JP5370773B2 - 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 - Google Patents

磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 Download PDF

Info

Publication number
JP5370773B2
JP5370773B2 JP2009539029A JP2009539029A JP5370773B2 JP 5370773 B2 JP5370773 B2 JP 5370773B2 JP 2009539029 A JP2009539029 A JP 2009539029A JP 2009539029 A JP2009539029 A JP 2009539029A JP 5370773 B2 JP5370773 B2 JP 5370773B2
Authority
JP
Japan
Prior art keywords
ferromagnetic layer
effect element
layer
domain wall
ferromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009539029A
Other languages
English (en)
Other versions
JPWO2009057504A1 (ja
Inventor
俊輔 深見
延行 石綿
哲広 鈴木
則和 大嶋
聖万 永原
有光 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009539029A priority Critical patent/JP5370773B2/ja
Publication of JPWO2009057504A1 publication Critical patent/JPWO2009057504A1/ja
Application granted granted Critical
Publication of JP5370773B2 publication Critical patent/JP5370773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気抵抗効果素子、及び磁気ランダムアクセスメモリとその初期化方法に関し、特に、磁壁移動方式の磁気抵抗効果素子、及び磁気ランダムアクセスメモリとその初期化方法に関する。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory;MRAM)は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、盛んな開発が行われている。MRAMではメモリセルに磁気抵抗効果素子が集積化され、磁気抵抗効果素子の強磁性層の磁化の向きとしてデータが記憶される。この強磁性層の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、2006 Symposium on VLSI Circuits, Digest of Technical Papers, p.136によれば0.5mA以下への低減、さらに好ましくは0.2mA以下への低減が求められている。
MRAMへの情報の書き込み方法のうちで最も一般的なのは、磁気抵抗効果素子の周辺に書き込み電流を流すための配線を配置し、書き込み電流を流すことで発生する電流磁界によって磁気抵抗効果素子の強磁性層の磁化の方向をスイッチングさせる方法である。この方法は、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。例えば、特開2005−150303号公報は、電流磁界によってデータ書き込みを行うMRAMについて、磁化固定層の端部の磁化が膜厚方向に向けられている構造を開示している。
しかしながら熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数10(Oe)程度となり、このような磁界を発生させるためには数mA程度の大きな書き込み電流が必要となる。書き込み電流が大きいと、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、メモリセルが微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する手段として、以下の2つの方法が提案されている。第1の方法は、スピン注入磁化反転を利用することである。スピン注入磁化反転が利用されるMRAMでは、メモリセルの磁気抵抗効果素子が、反転可能な磁化を有する第1の強磁性層(しばしば、フリー層と呼ばれる)と、磁化が固定された第2の強磁性層(しばしば、ピン層と呼ばれる)と、これらの強磁性層の間に設けられたトンネルバリア層を備える積層体で構成される。このようなMRAMのデータ書き込みでは、フリー層とピン層の間で電流を流したときのスピン偏極した伝導電子のフリー層中の局在電子との間の相互作用を利用してフリー層の磁化が反転される。スピン注入磁化反転の発生の有無は、(電流の絶対値ではなく)電流密度に依存することから、スピン注入磁化反転をデータ書き込みに利用する場合には、メモリセルのサイズが小さくなれば、書き込み電流も低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、データ書き込みの際、膜厚が薄いトンネルバリア層に書き込み電流を流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
第2の方法は、電流駆動磁壁移動現象を利用することである。電流駆動磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流駆動磁壁移動現象を利用したMRAMは、例えば、特開2005−191032号公報、特開2006−73930号公報、特開2006−270069号公報に開示されている。電流駆動磁壁移動現象を利用したMRAMの最も一般的な構成では、データを保持する強磁性層(しばしば、磁気記録層と呼ばれる。)が、反転可能な磁化を有する磁化反転部と、その両端に接続された、固定された磁化を有する2つの磁化固定部とで構成される。データは、磁化反転部の磁化として記憶される。2つの磁化固定部の磁化は、互いに略反平行となるように固定されている。磁化がこのように配置されると、磁気記録層に磁壁が導入される。Physical Review Letters, vol. 92, number 7, p.077205, (2004)で報告されているように、磁壁を貫通する方向に電流を流すと磁壁は伝導電子の方向に移動することから、磁気記録層に電流を流すことによりデータ書き込みが可能となる。電流駆動磁壁移動の発生の有無も電流密度に依存することから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したMRAMのメモリセルでは、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路とは別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
しかしながら、電流駆動磁壁移動を利用したMRAMでは、書き込み電流の絶対値が比較的大きくなってしまうという課題がある。電流誘起磁壁移動の観測は数多く報告されているが、概ね磁壁移動には1×10[A/cm]程度の電流密度を要している。この場合、例えば磁壁移動の起こる強磁性膜の幅を100nm、膜厚を10nmとした場合の書き込み電流は1mAとなる。これ以下に書き込み電流を低減するためには、強磁性膜の幅を小さく、且つ、膜厚を薄くすればよい。しかしながら、膜厚を薄くすると書き込みに要する電流密度は更に上昇してしまうことが報告されている(例えば、Japanese Journal of Applied Physics, vol.45, No.5A, pp.3850−3853,(2006)参照)。また、強磁性膜の幅を100nm以下に小さくすることは、加工技術の点で大いなる困難を伴う。
また、1×10[A/cm]に近い電流密度を用いて書き込みを行う場合、エレクトロンマイグレーションや温度上昇の影響が懸念される。
これに加えて電流駆動磁壁移動を利用したMRAMでは、前述のように磁気記録層の2つの磁化固定部の磁化が互いに反平行となるように固定される必要があり、これを実現するためには複雑な製造工程が必要となる。製造工程の複雑化は、製造コストの上昇を招く。
したがって、本発明の目的は、書き込み電流が十分小さく低減され、且つ電流密度自体も低減され(望ましくは1×10[A/cm]以下に低減され)、さらに容易に製造することができる、電流駆動磁壁移動現象を利用したMRAMを提供することにある。
本発明の磁気抵抗効果素子は、長手方向に長い形状を有し、且つ、磁壁移動が起こるように形成された第1強磁性層と、前記第1強磁性層に対向するように設けられた、磁化が固定された第2強磁性層と、前記第1強磁性層と前記第2強磁性層の間に形成される非磁性のスペーサ層と、前記第1強磁性層の前記長手方向の一端の近傍の部分に磁気的に結合された第3強磁性層と、前記第1強磁性層の前記長手方向の他端の近傍の部分に磁気的に結合された第4強磁性層とを具備する。前記第1強磁性層及び前記第2強磁性層は、膜厚方向の磁気異方性を有し、前記第3強磁性層及び第4強磁性層は、面内方向に磁気異方性を有する。
本発明の磁気抵抗効果素子は、電流駆動磁壁移動の起こる第1強磁性層が、膜厚方向に磁気異方性を有することにより、スピン偏極電流を考慮に入れたLLG方程式のうちの断熱スピントルク項によって小さな電流密度でも磁壁を駆動することができる。このとき磁壁がデピンされる閾値磁界による影響をほとんど受けることなく磁壁移動が可能となるため、高い熱安定性や外乱磁界耐性を維持したまま書き込みに要する電流を低減することができる。これに加えて、第1強磁性層に磁気的に結合するように形成された、面内方向に磁気異方性を有する第3強磁性層、第4強磁性層を設けることにより、第1強磁性層の所望の位置に磁壁を容易に導入することができる。第3強磁性層、第4強磁性層の特性は同一でよいため、単純な製造工程で第3強磁性層、第4強磁性層を形成することができる。
本発明の第1実施例の磁気抵抗効果素子の構成を示す斜視図である。 第1実施例の磁気抵抗効果素子の構成を示す断面図である。 第1実施例における磁気抵抗効果素子の第1の初期化過程を示す断面図である。 第1実施例における磁気抵抗効果素子の第1の初期化過程を示す断面図である。 第1実施例における磁気抵抗効果素子の第1の初期化過程を示す断面図である。 第1実施例における磁気抵抗効果素子の第2の初期化過程を示す断面図である。 第1実施例における磁気抵抗効果素子の第2の初期化過程を示す断面図である。 第1実施例における磁気抵抗効果素子の第2の初期化過程を示す断面図である。 第1実施例における磁気抵抗効果素子へのデータの書き込み方法を説明するための断面図である。 第1実施例における磁気抵抗効果素子へのデータの書き込み方法を説明するための断面図である。 デピン電流密度の膜厚依存性についての計算結果を示すグラフである。 温度上昇の電流密度依存性についての測定結果を示すグラフである。 第1実施例における磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 第1実施例における磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 第1実施例のメモリセルの回路構成の例を示す回路図である。 第1実施例のメモリセルのレイアウトの例を表す平面図である。 第1実施例のメモリセルの構造の例を示す断面図である。 第1実施例の磁気抵抗効果素子の第1変形例の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第1変形例の他の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第1変形例の他の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第2変形例の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第2変形例の他の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第2変形例の更に他の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第2変形例の更に他の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第3変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第3変形例の他の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第3変形例の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第3変形例の他の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第3変形例の更に他の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第3変形例の更に他の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第4変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第4変形例の他の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第5変形例の他の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第5変形例の更に他の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第5変形例の他の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第6変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第7変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第8変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第9変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第9変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第10変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第10変形例の構造を表す断面図である。 第1実施例の磁気抵抗効果素子の第11変形例の構造を表す斜視図である。 第1実施例の磁気抵抗効果素子の第11変形例の構造を表す平面図である。 第1実施例の磁気抵抗効果素子の第11変形例の他の構造を表す斜視図である。 第1実施例の磁気抵抗効果素子の第11変形例の他の構造を表す平面図である。 第2実施例の磁気抵抗効果素子の構造を表す斜視図である。 第2実施例の磁気抵抗効果素子の構造を表す断面図である。 第2実施例の磁気抵抗効果素子の第1の初期化過程を模式的に表す断面図である。 第2実施例の磁気抵抗効果素子の第1の初期化過程を模式的に表す断面図である。 第2実施例の磁気抵抗効果素子の第1の初期化過程を模式的に表す断面図である。 第2実施例の磁気抵抗効果素子の第2の初期化過程を模式的に表す断面図である。 第2実施例の磁気抵抗効果素子の第2の初期化過程を模式的に表す断面図である。 第2実施例の磁気抵抗効果素子の第2の初期化過程を模式的に表す断面図である。 第2実施例の磁気抵抗効果素子へのデータの書き込み方法を説明するための断面図である。 第2実施例の磁気抵抗効果素子へのデータの書き込み方法を説明するための断面図である。 第2実施例の磁気抵抗効果素子の第1変形例の構造を表す断面図である。 第2実施例の磁気抵抗効果素子の第2変形例の構造を表す断面図である。 第2実施例の磁気抵抗効果素子の第3変形例の構造を表す断面図である。 第2実施例の磁気抵抗効果素子の第3変形例の構造を表す断面図である。
添付図面を参照して、本発明の磁気ランダムアクセスメモリの実施例を説明する。本実施例の磁気ランダムアクセスメモリは、アレイ状に配置された複数のメモリセルを有しており、各メモリセルは磁気抵抗効果素子を有している。以下、磁気抵抗効果素子及びメモリセルの構成の実施例を説明する。以下の説明においては、添付図面に図示されているようなxyz直交座標系が導入され、そのxyz直交座標系を用いて磁気抵抗効果素子及び磁気ランダムアクセスメモリの構造が説明される。
第1実施例:
(磁気抵抗効果素子の構成)
図1は、本発明の第1実施例の磁気抵抗効果素子80の主要な部分の構造を示す斜視図であり、図2は、磁気抵抗効果素子80の構成を示す断面図である。磁気抵抗効果素子80は、x軸方向に延伸して設けられる第1強磁性層10と、非磁性のスペーサ層20と、第2強磁性層30とを備えている。スペーサ層20は、第1強磁性層10と第2強磁性層30に挟まれている。第1強磁性層10及び第2強磁性層30は、強磁性体で形成される。スペーサ層20は、好適には、絶縁体で形成される。この場合、第1強磁性層10、スペーサ層20、第2強磁性層30によって磁気トンネル接合(MTJ)が形成される。またスペーサ層20は絶縁体から構成されることが望ましいが、非磁性の導体や半導体により構成されても構わない。
第1強磁性層10のスペーサ層20が接合されている面と反対側の面には、いずれも強磁性体で形成された第3強磁性層15aと第4強磁性層15bとが接合されている。第3強磁性層15aは、第1強磁性層10の一方の端の近傍に接合され、第4強磁性層15bは、他方の端の近傍に接合されている。
図2には、第1強磁性層10、第2強磁性層30、第3強磁性層15a、第4強磁性層15bの磁気異方性の向きが矢印で示されている。第1強磁性層10、第2強磁性層30としては、垂直磁化膜が使用される;即ち、第1強磁性層10、第2強磁性層30は、いずれも、膜厚方向(膜面に垂直な方向)に磁気異方性を有している。第2強磁性層30の磁化は実質的にz軸に略平行方向で一方向に固定される。一方、第1強磁性層10のうちの、少なくとも第2強磁性層30と対向する部分の磁化は反転可能である。当該部分の磁化は、記憶されるデータに応じて、第2強磁性層30の磁化に対して平行又は反平行の方向に向けられる。
第1強磁性層10及び第2強磁性層30については、膜厚方向に磁気異方性を実現させるために、垂直磁気異方性を有する材料で形成された単層膜、または複数の膜で形成された積層体により形成されることが好ましい。この場合の積層体とは、複数の強磁性体膜で構成された積層体でもよいし、強磁性体膜と非磁性体膜とからなる積層体でもよい。
一方、第3強磁性層15a及び第4強磁性層15bとしては、面内磁化膜が使用される;即ち、第3強磁性層15a及び第4強磁性層15bは、いずれも、面内方向に平行に磁気異方性を有している。本実施例では、第3強磁性層15a及び第4強磁性層15bは、その磁気異方性が(第1強磁性層10の長手方向である)x軸方向に略平行であるように設計される。第3強磁性層15a及び第4強磁性層15bは、第1強磁性層10の所望の位置に磁壁をピニングする機能を有している。第3強磁性層15aは、第1強磁性層10のx軸方向における一端の近傍の部分に磁気的に結合され、第4強磁性層15bは、第1強磁性層10のx軸方向における他端の近傍の部分に磁気的に結合される。第1強磁性層10、第3強磁性層15a及び第4強磁性層15bが上述のような磁化配置にある場合、第1強磁性層10のうちの第2強磁性層30と対向する領域の磁化方向に応じて、第1強磁性層10内には磁壁が形成される。
第3強磁性層15a、第4強磁性層15bの磁化方向は、x軸方向に平行な同一方向に向けられている。このことは、MRAMの製造工程を容易にするために有効である。本実施例では、製造工程において第3強磁性層15a、第4強磁性層15bの磁化が向けられるべき方向が同一であるから、外部磁界の印加により容易に初期化が可能である。図2の例では、第3強磁性層15a、第4強磁性層15bの磁化は、いずれも、+x方向(図2では右方向)に向けられている。
第1強磁性層10のうちの第3強磁性層15aと接合されている部分10aは、磁化の反転が起こらない。このため、以下では、部分10aを第1磁化固定部10aと記載することがある。同様に、第1強磁性層10のうちの第4強磁性層15bと接合されている部分10bは、第2磁化固定部10bと記載することがある。第1磁化固定部10aと第2磁化固定部10bの間の部分10cは、磁壁が移動することができる。このため、以下では、部分10cを磁壁移動部10cと記載することがある。
第2強磁性層30、第3強磁性層15a、第4強磁性層15bは、外部の異なる配線に電気的に接続される。これから理解されるように、磁気抵抗効果素子80は3端子素子である。図1及び図2には示されていないが、配線との電気的接続を得るための電極層を、第2強磁性層30、第3強磁性層15a及び第4強磁性層15bのそれぞれに接合させることが望ましい。
(材料)
以下では、第1強磁性層10、スペーサ層20、第2強磁性層30、第3強磁性層15a及び第4強磁性層15bの材料について説明する。なお、ここで示される材料は全て例であり、実際には、図2に示されるような磁化状態が実現できればいかなる材料を用いてもよい。
第1強磁性層10、第2強磁性層30、及び第3強磁性層15a、第4強磁性層15bは、Fe、Co、Niのうちから選択される少なくとも一つの材料を含むことが望ましい。さらに第1強磁性層10及び第2強磁性層30がPt及び/又はPdを含むことで垂直磁気異方性を安定化することができる。第1強磁性層10、第2強磁性層30にB、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはCo、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Co、Gd−Fe−Co、Tb−Fe−Co、Gd−Tb−Fe−Coなどが例示される。この他、Fe、Co、Niのうちから選択されるいずれか一つの材料を含む膜と、その膜とは異なる材料で形成された膜とを積層させることにより垂直方向の磁気異方性を発現させることもできる。具体的にはCo/Pd、Co/Pt、Co/Ni、Fe/Auの積層膜などが例示される。また第3強磁性層15a、第4強磁性層15bの材料としては、具体的には、Ni−Fe、Co−Fe、Co−Fe−Bなどが使用され得る。
スペーサ層20は、絶縁体から構成されることが望ましい。スペーサ層20の材料としては、具体的にはMg−O、Al−O、Al−N、Ni−O、Hf−Oなどが使用され得る。ただし、スペーサ層20として半導体や金属材料を用いても本発明は実施できることに留意されたい。スペーサ層20として使用され得る半導体や金属材料としては、具体的にはCr、Al、Cu、Znなど挙げられる。
(初期化方法)
次に第1実施例の磁気抵抗効果素子80の初期化方法について、図3A〜3C及び図4A〜4Cを用いて説明する。当該磁気抵抗効果素子80では、第1強磁性層10に磁壁を導入する必要があり、図3A〜3C及び図4A〜4Cは、その過程を示している。なお、図3A〜3C及び図4A〜4Cでは、第1強磁性層10、第3強磁性層15a、及び第4強磁性層15bのみが示されている。
第1強磁性層10に磁壁を導入するためには、はじめに磁気抵抗効果素子80に一様かつ十分大きな外部磁界が、(第1強磁性層10の長手方向である)x軸方向に略平行方向に印加される。このとき、図3Aに示されるように、全ての磁気モーメントが外部磁界の方向に揃い飽和した状態となる。次にこの状態から外部磁界を減少させる。外部磁界の減少のスピードは適度に遅いことが望ましい。外部磁界の減少を開始すると、磁化の緩和が始まる。図3Bに示されるように、第1強磁性層10はz軸方向の磁気異方性を有するため、はじめに第1強磁性層10の第3強磁性層15a、第4強磁性層15bとの接続面付近の磁化が、第3強磁性層15a、第4強磁性層15bの磁化と緩やかに繋がるようにz軸方向に回転を始める。この回転を始めた磁化は膜厚方向の磁化を有する磁区を形成し、この磁区が第1強磁性層10の中で成長する。ここで、図3Cに示されるように、第1強磁性層10の中で成長する二つの磁区は互いに反平行方向の磁化を有する。従って、図3Cに示されるように、二つの磁区が成長して出会ったとき、そこに磁壁が形成される。以上が第1実施例における磁気抵抗効果素子80の第1の初期化過程である。
第1の初期化過程によって第1強磁性層10に導入された磁壁は、図4A〜図4Cに示されるような第2の初期化過程によって所望の位置に移動される。図4Aは第1の初期化過程が終了した時点での磁化状態の例である。図4Aの状態において、第1強磁性層10の膜厚方向(即ち、z軸方向)に磁界が印加される。この磁界は適度に小さいことが望ましい。磁界は、+z方向、−z方向のいずれに印加されてもよい。+z方向に磁界を印加することにより、図4Aにおいて第1強磁性層10の中央付近に形成されていた磁壁は、図4Bに示されているように、右側に(即ち、第4強磁性層15bの近傍に)移動する。また、−z方向に磁界が印加された場合には、第1強磁性層10の中央付近に形成されていた磁壁は、図4Cに示されているように、左側に(即ち、第3強磁性層15aの近傍に)移動する。図4Bと図4Cは、それぞれ、異なるデータを記憶した状態に対応している。このように、図4Aの状態においてz軸方向に小さな外部磁界を印加することにより、任意のデータを記憶した状態への初期化が可能である。なお、ここでは第2の初期化過程でz軸方向の磁界を印加する例を示したが、印加される磁界は、x成分、y成分(即ち、z軸方向に平行でない成分)を有していてもよい。また、磁界を用いることなく、後に図5A、図5Bを用いて説明されるように、書き込み電流を第1強磁性層10に流すことによってメモリ状態を初期化してもよい。
(データ書き込み)
次に本発明の第1実施例に係る磁気抵抗効果素子80へのデータ書き込みの方法について図5A、図5Bを用いて説明する。図5A、図5Bは、当該磁気抵抗効果素子80が異なるデータを記憶している状態(データ”0”を記憶している“0状態”と、データ”1”を記憶している“1”状態)での第1強磁性層10の磁化状態を、x−z断面で模式的に示している。図5A、図5Bの例では、第3強磁性層15a及び第4強磁性層15bの磁化は+x方向に向けられている。また、第1強磁性層10の中央部の磁化が+z方向に向けられている状態が“0”状態と定義され(図5A参照)、第1強磁性層10の中央部の磁化が−z方向に向けられている状態が”1”状態と定義される(図5B参照)。ただし、磁化方向と記憶されるデータに関する定義が上述の限りでないことは言うまでもない。
磁気抵抗効果素子80が上述のような磁化状態を有するとき、“0”状態では磁壁が第1強磁性層10の右側(すなわち、第4強磁性層15bの近傍)に、“1”状態では磁壁が第1強磁性層10の左側(すなわち、第3強磁性層15aの近傍)に形成される。本実施例では、第1強磁性層10に書き込み電流を面内方向に流すことによってデータ書き込みが行われる。この書き込み電流の向きを適切に選択することにより、磁壁を第1強磁性層10内で所望の位置に移動させ、これにより、データ”0”、”1”を書き分けることができる。例えば、磁気抵抗効果素子80が図5Aの“0”状態にあるときに+x方向(図5Aの右方向)に書き込み電流を流すと、−x方向(図5Aの左方向)に伝導電子の流れが発生する。第1強磁性層10の右側にあった磁壁は、伝導電子によるスピントランスファートルクを受けて伝導電子と同じ方向、即ち、第1強磁性層10の左側に移動する。同様に、磁気抵抗効果素子80が図5Bの“1”状態にあるときに、−x方向に書き込み電流を流すと、+x方向に伝導電子の流れが発生する。第1強磁性層10の左側にあった磁壁は、伝導電子によるスピントランスファートルクを受けて伝導電子と同じ方向、即ち、第1強磁性層10の右側に移動する。このようにして“0”状態から“1”状態へ、及び“1”状態から“0”状態への書き込みができる。
また、磁気抵抗効果素子80が図5Aの“0”状態にあるときに−x方向に書き込み電流を流した場合、つまりデータ“0”を書き込んだ場合、磁壁は+x方向に移動しようとする。しかしながら、第4強磁性層15bが面内方向の磁気異方性を有するため、第1強磁性層10のうちの第4強磁性層15bと磁気的に結合した領域では実質的にz軸方向に大きな磁化成分を有することはできず、したがって、第1強磁性層10のうちの第4強磁性層15bと磁気結合した領域での磁壁移動は起こらない。すなわち、”0”状態にあるときにデータ”0”を書き込むオーバーライトが可能である。或いは、磁壁移動により、第1強磁性層10の一部分の磁化が+z方向に反転を起こしても、書き込み電流が切られたときに当該部分の磁化が再び元の状態、すなわち+x方向を向く状態に回復するように設計すれば、上述のようなオーバーライトは可能となる。この回復の手段としては、第4強磁性層15bとの磁気的相互作用が利用でき、また第1強磁性層10と第4強磁性層15bの幾何学的形状(例えば、第1強磁性層10、第4強磁性層15bそれぞれの大きさ)及び位置関係によってもコントロールできる。
磁気抵抗効果素子80が図5Bの“1”状態にあるときに+x方向に書き込み電流を流した場合、つまりデータ“1”を書き込んだ場合も同様である。第3強磁性層15aが面内方向の磁気異方性を有することにより、磁気抵抗効果素子80が”1”状態にあるときにデータ”1”を書き込むオーバーライトが可能である。
本実施例の特徴の一つは、データ書き込みの際に磁壁移動が起こる層である第1強磁性層10が垂直方向に磁気異方性を有することである。発明者は、スピントランスファートルクを考慮に入れたLLG方程式を用いたマイクロマグネティクス計算を行うことにより、垂直磁気異方性を有する材料で形成される磁壁は面内磁気異方性を有する材料で形成される磁壁に比べると、電流で駆動する場合に必要となる電流密度は十分小さく、一方磁界で駆動する場合に必要となる磁界は十分大きくなることを見出した。Europhysics Letters, vol.69, pp.990−996(2005)に記載されているように、スピントランスファートルクを考慮に入れたLLG方程式によれば、磁化の時間変化(∂m/∂t)は、[1]磁界によるトルクを表す項、[2]ダンピング項、[3]断熱スピントルク項、及び[4]非断熱スピントルク項の和として表される。マイクロマグネティクス計算によれば、垂直磁気異方性を有する材料で形成される磁壁は、1×10[A/cm]程度の電流密度においても[3]の断熱スピントルク項により駆動され、一方で面内磁化膜の場合には1×10[A/cm]程度の電流密度では[4]の非断熱スピントルク項がなければ磁壁は駆動されないことがわかった。ここで[3]の断熱スピントルク項による磁壁駆動の場合、過度に大きくないピニングのときには、ピニング磁界に依存せずに磁壁はピンサイトからデピンできることが知られている。従って、[3]の断熱スピントルク項での磁壁駆動が不可能な面内磁気異方性を有する材料に比べて、[3]の断熱スピントルク項での磁壁駆動が可能な垂直磁気異方性を有する材料は、強い磁壁のピニングと低電流密度による磁壁駆動を両立させ易いことがわかる。すなわち垂直磁気異方性を有する材料を用いることにより、熱安定性として十分な値を保った上で書き込みに要する電流を低減することが可能である。
これに加えて、発明者は、マイクロマグネティクス計算により、垂直磁気異方性を有する材料で形成された細線に形成される磁壁を駆動するために必要な電流密度が、当該細線の膜厚が薄くなるほど小さくなることを見出した。図6はこの計算結果を示している。図6の縦軸は十分大きな閾値磁界を有するピンサイトによってピニングされた磁壁がピンサイトからデピンするのに必要な電流密度を意味している。詳細には、左側の縦軸に示されているuは:
Figure 0005370773
で定義される物理量であり、実効的なスピン偏極電流密度を意味している:式(1)において、Pはスピン分極率であり、gは、ランデのg因子であり、eは電気素量であり、Msは、磁化である。また右側の縦軸には、Mが500[emu/cm]、分極率Pが0.5である場合の電流密度jの値が示されている。一般的に1×10[A/cm]以上の電流密度を用いる場合、エレクトロンマイグレーション等の影響が顕在化するため、メモリセルへの適用は現実的ではない。図6を見ると膜厚が20nm以下のときデピンに要する電流密度が1×10[A/cm]以下になっていることから、第1強磁性層10の膜厚は、20nm以下であることが好ましいといえる。
また書き込み電流密度が大きい場合には、エレクトロンマイグレーションの他にも発熱の影響等も懸念される。図7は、磁性材料に電流を印加したときの温度上昇を、抵抗の上昇を測定することで見積もった結果である。MRAMに書き込みを行う際の温度上昇は、動作保障温度、磁気抵抗効果素子80の信頼性及び寿命を考慮すると、120℃以下、より好適には60℃以下であることが望ましい。図6を見ると温度上昇が120℃、及び60℃となるのはそれぞれ電流密度が約0.7×10[A/cm]、0.6×10[A/cm]のときであり、このような電流密度での磁壁のデピンが可能な膜厚範囲は、図6からそれぞれ10nm、8nm以下であることがわかる。すなわち、第1強磁性層10の膜厚は、10nm以下であることが好ましく、8nm以下であることがより好ましい。
また、第1強磁性層10は、1nm以上であることが好ましい。Applied Physics Letters, vol. 90, p. 132507,(2007)の記載から理解されるように、室温において垂直磁化を安定化させるためには、強磁性膜の膜厚が1nm以上であることが好適である。
(データ読み出し)
次に、本実施例の磁気抵抗効果素子80からの情報の読み出しについて図8A、図8Bを用いて説明する。これまでに述べたように、本実施例では、第1強磁性層10の磁化方向としてデータが記憶される一方で、第1強磁性層10の中央部がスペーサ層20を介して第2強磁性層30に接合されている。本実施例の磁気抵抗効果素子80では、データ読み出しに磁気抵抗効果によるMTJの抵抗値の変化が利用される。すなわち、第1強磁性層10と第2強磁性層30の間で読み出し電流を流すことにより、第1強磁性層10に記憶されたデータを読み出すことができる。例えば図8Aのように第1強磁性層10の中央部の磁化の向きと第2強磁性層30の磁化の向きが平行のとき(即ち、データ”0”が記憶されているとき)には磁気抵抗効果素子80に形成されるMTJの抵抗値が相対的に低くなる。一方、図8Bのように第1強磁性層10の中央部の磁化の向きと第2強磁性層30の磁化の向きが反平行のとき(即ち、データ”1”が記憶されているとき)には、MTJの抵抗値が相対的に高くなる。そのMTJの抵抗値を、電流信号、又は電圧信号として読み出すことにより、第1強磁性層10に記憶されているデータを判別することができる。
(本実施例の磁気抵抗効果素子の技術的優位性)
本実施例の磁気抵抗効果素子80を使用することにより、熱安定性及び外乱磁界耐性に優れ、書き込み電流が低減され、さらにスケーリング性に優れた磁気ランダムアクセスメモリを容易な製造プロセスで提供することができる。これは、第1強磁性層10の磁化方向が垂直方向を向き、且つ、その膜厚が低減され、さらに第1強磁性層10に隣接して、膜面方向に磁気異方性を有する第3強磁性層15a、第4強磁性層15bが設けられることに因っている。以下では、データ記憶に垂直磁化膜を使用する磁気抵抗効果素子と、データ記憶に面内磁化膜を使用する磁気抵抗効果素子の特性を概算し、比較した結果を示す。
まず面内磁化膜をデータ記憶に用いる磁気抵抗効果素子については、素子幅(w)が100nm、膜厚(t)が10nm、磁壁のピンサイトの幅の半分(q)が40nmと仮定され、また飽和磁化(M)が800[emu/cm]、スピン分極率(P)が0.7、磁壁のピンサイトがデピンする閾値磁界(H)が50[Oe]と仮定された。一方、垂直磁化膜をデータ記憶に用いる磁気抵抗効果素子については、素子幅(w)が100nm、膜厚(t)が2nm、磁壁のピンサイトの幅の半分(q)が15nmと仮定され、また飽和磁化(M)が500[emu/cm]、スピン分極率(P)がを0.5、磁壁のピンサイトのデピン磁界(H)が1000[Oe]と仮定された。なお、ピンサイトの幅についてはマイクロマグネティックシミュレーションを用いて求めた値である。
上述のように仮定した場合、系のエネルギーバリアの大きさ(ΔE)はMwtで概算できる。結果として、系の熱安定性指標となるΔE/kTは、面内磁化膜、垂直磁化膜ともに40となる。ここでkはボルツマン定数でTは絶対温度である。
また、膜厚が10nmで閾値磁界が50Oeの面内磁化膜のデピン電流密度は、マイクロマグネティックシミュレーションによればu=300[m/s]程度となり、これは約6×10[A/cm]に相当する。本来このような電流密度は発熱やエレクトロンマイグレーション効果の観点から素子に通ずることは非現実的ではあるが、ここでは比較のためにこの値を用いる。このとき、面内磁化膜での素子への書き込み電流は6[mA]となる。
一方、垂直磁化膜について、膜厚を2nm、閾値磁界を1000[Oe]とした場合のデピン電流密度は、図6よりu=10[m/s]程度と読み取ることができ、これは、約2×10[A/cm]に相当する。このとき素子への書き込み電流は0.04[mA]となる。このように、垂直磁化膜を第1強磁性層10に用いることによって、書き込み電流の大幅な低減が実現されることがわかる。
なお、ここで用いたパラメータはあくまでも目安であり、他の値を用いることもできる。従って、書き込みに要する電流値や、熱安定性ΔE/kTもそれに応じて変化し得る。しかしながら、電流値と熱安定性は概ね連動して変化するため、上述のような面内磁化膜と垂直磁化膜での書き込み電流の大小関係が大幅に覆ることはない。
また、通常MRAMを製造する上では、磁気シールド等を具備する必要があるが、垂直磁化膜を用いた場合には、磁気シールドを省略することができ、これによって低コスト化がもたらされる。これは、一般的な垂直磁化膜は結晶磁気異方性が十分大きいため、外乱磁界に対する耐性が面内磁化膜に比べて極めて大きいためである。
また膜厚の低減で、書き込みに必要な電流密度は減少するため、膜厚を薄くすることで発熱の影響を軽減でき、動作保障温度範囲を広げることができる上、磁気抵抗効果素子の寿命、信頼性も飛躍的に向上する。
さらに本実施例の磁気抵抗効果素子80では、第3強磁性層15a、第4強磁性層15bを第1強磁性層10の両端部に隣接して設けることによって、第1強磁性層10に容易に磁壁を導入することができる。第3強磁性層15a、第4強磁性層15bの材料特性は同一でよいため、製造プロセスにおいて同時に作製することができ、これによって工程数が低減され、製造コストが低減される。加えて、製造プロセスにおいて第3強磁性層15a、第4強磁性層15bの磁化が向けられるべき方向が同一であるから、外部磁界の印加により容易に初期化が可能である。
(回路構成、及びレイアウト)
次に、第1実施例の磁気抵抗効果素子80のMRAMへの集積化について、図9〜図11を用いて説明する。
図9は、第1実施例の磁気抵抗効果素子80が集積化されたメモリセル90の回路構成の例を示す図である。図9には、単一のメモリセル90の回路構成が図示されているが、実際には複数のメモリセル90がアレイ状に配置されてMRAMに集積化されていることは、当業者には理解されよう。
メモリセル90は、2つのMOSトランジスタ100a、100bと、1つの磁気抵抗効果素子80とで構成される。磁気抵抗効果素子80の第2強磁性層30は、読み出しのためのグラウンド線101に電気的に接続される。一方、第3強磁性層15aは、MOSトランジスタ100aの一方のソース/ドレインに電気的に接続され、第4強磁性層15bは、MOSトランジスタ100bの一方のソース/ドレインに電気的に接続される。MOSトランジスタ100aの他方のソース/ドレインは、書き込みのためのビット線102aに接続され、MOSトランジスタ100bの他方のソース/ドレインは、ビット線102bに接続される。MOSトランジスタ102a、102bのゲート電極は、ワード線103に接続される。
図9に示された回路での書き込み、読み出し方法について説明する。書き込みを行う場合には、ワード線103が“high”レベルにプルアップされ、MOSトランジスタ100a、100bが“ON”状態にされる。加えて、ビット線102a、102bの一方が“high”レベルにプルアップし、他方が“low”レベルにプルダウンされ、これにより、第1強磁性層10に書き込み電流が流される。第1強磁性層10を流れる書き込み電流の方向は、ビット線102a、102bのいずれを“high”レベルにし、いずれを“low”レベルにするかに依存しているから、書き込み電流の方向を適切に選択することにより、磁気抵抗効果素子80に所望のデータを書き込むことが可能となる。
一方、読み出しの際には、ワード線103が“high”にプルアップされ、MOSトランジスタ100a、100bが“ON”状態にされる。加えて、ビット線102a、102bのいずれか一方を“high”レベルにプルアップされ、他方がフローティング(ハイインピーダンス状態)に設定される。これにより、読み出し電流が、プルアップされたビット線(ビット線102a又は102b)から磁気抵抗効果素子80を貫通してグラウンド線101へと流れるため、磁気抵抗効果による高速での読み出しが可能となる。ただし、図9に示された回路、及びここで述べられた回路の設定は本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
図10、図11は、図9に示されたような回路構成のメモリセル90の集積化の態様の例を示す図である;図10は、メモリセル90のレイアウトの例を示す平面図であり、図11は、図10のA−B−C−D断面における構造を示す断面図である。図10に示されているように、グラウンド線101及びワード線103がx軸方向に延伸するように設けられ、ビット線102a、102bは、y軸方向に延伸するように設けられる。磁気抵抗効果素子80は、ビット線102a、102bとワード線103とが交差する位置の近傍に設けられる。
図11に示されているように、基板110には、MOSトランジスタ100a、100bのソース/ドレインとして使用される拡散層111a、112a、111b、112bが形成されている。MOSトランジスタ100a、100bのチャネル領域の上にはゲート絶縁膜113が形成され、ゲート絶縁膜113の上にはゲート電極114が形成されている。MOSトランジスタ100a、100bのゲート電極114は、図示されないビアコンタクトを介してワード線103に接続されている。
磁気抵抗効果素子80と、グラウンド線101及びビット線102a、102bとの電気的接続は、下記の構造によって達成されている。磁気抵抗効果素子80の第2強磁性層30は、その上に形成された電極層115、及びビアコンタクト116を介してグラウンド線101に接続されている。一方、磁気抵抗効果素子80の第3強磁性層15aは、ビアコンタクト117a及び配線層118aを介して、MOSトランジスタ100aの拡散層111aに接続されている。MOSトランジスタ100aの拡散層112aは、ビアコンタクト119a、及び配線層120aを介してビット線102aに接続されている。同様に、磁気抵抗効果素子80の第4強磁性層15bは、ビアコンタクト117b及び配線層118bを介して、MOSトランジスタ100bの拡散層111bに接続されている。MOSトランジスタ100bの拡散層112bは、ビアコンタクト119b、及び配線層120bを介してビット線102bに接続されている。
図10、図11に示されている構造は、一例に過ぎないことに留意されるべきである;メモリセル90の集積化には、他のレイアウト、他の構造が用いれ得る。例えば、図10、図11では、MOSトランジスタ100a、100bがy軸方向に沿って並べられているが、MOSトランジスタ100a、100bは、x軸方向に沿って並べられても良い。この場合、ワード線103には、MOSトランジスタ100a、100bのゲート電極と接続するための突起が形成されることが望ましい。
本実施例の磁気抵抗効果素子80は、様々に変形可能である。以下では、第1実施例の磁気抵抗効果素子80の変形例について説明する。
(第1変形例)
図12A〜12Cは、第1実施例の磁気抵抗効果素子80の第1変形例の構造を模式的に示している。第1変形例では、磁壁をピニングするためのピンサイト12a、12bが第1強磁性層10の中に形成される。この場合、第1強磁性層10の一端とピンサイト12aとの間の部分が第1磁化固定部10aとなり、第1強磁性層10の他端とピンサイト12bとの間の部分が第2磁化固定部10bとなる;第3強磁性層15a、第4強磁性層15bは、それぞれ、第1磁化固定部10a、第2磁化固定部10bに接合される。一方、第1強磁性層10のうちのピンサイト12a、12bの間の部分が磁壁移動部10cとなる。第1強磁性層10にピンサイト12a、12bを形成することは、磁壁を強く拘束し、データ保持の安定性を高めるために有効である。
図12A〜12Cに示されるように、ピンサイト12a、12bは、第1強磁性層10のピンサイト12a、12bを形成しようとする位置に、特殊な構造を形成することで形成可能である。例えば、図12Aに示されているように、ピンサイト12a、12bを形成しようとする位置において第1強磁性層10の平面形状を局所的に変化させることにより、ピンサイト12a、12bを形成されている。図12Aは、ノッチを形成することによってピンサイト12a、12bが形成されている例であるが、ノッチに代えてに突起を設けてもよい。また図12Aでは、第1強磁性層10のx軸方向に延伸する2つのエッジの両方にノッチが設けられているが、一方のエッジのみにノッチ又は突起が設けられてもよい。
また、図12B、図12Cに示されるように、ピンサイト12a、12bを形成しようとする位置において第1強磁性層10の断面形状を局所的に変化させることにより、ピンサイト12a、12bを形成することも可能である。図12Bに示されているように、一実施例では、第1強磁性層10が、磁壁のピンサイト12a、12bとなる部分のみが、他の部分に対してずれているような構造が採用され得る。他の実施例では、図12Cに示されているように、ピンサイト12a、12b及び磁壁移動部10cが、他の部分(即ち、第1磁化固定部10a及び第2磁化固定部10b)に対してずれている構造が採用され得る。
その他、図示はされていないが、第1強磁性層10のうち、磁壁のピンサイト12a、12bが形成される部分の材料特性を局所的に変化させることによっても磁壁を拘束することができる。このような材料特性の変化は、異なる材料を用いることによって実施することもできるし、異元素を注入する、あるいは欠陥等を導入することによっても実施することができる。
(第2変形例)
図13A〜図13Dは、第1実施例の磁気抵抗効果素子80の第2変形例の構造を模式的に示している。第2変形例は、いずれも、第1強磁性層10の形状に関連している;第1強磁性層10を最適な形状に形成することにより、磁気抵抗効果素子80がとり得る2つの状態を安定化させることができる。
第1強磁性層10として垂直磁化膜が使用される場合、第1強磁性層10のうちの第3強磁性層15a、第4強磁性層15bと接合している部分から離れた位置で磁壁が停止する状態がさして不安定にはならない。このような状態は“0”状態と“1”状態の中間の状態であり、回避しなければならない。“0”状態と“1”状態の中間の状態を回避するために、第2変形例では磁壁の挙動が利用される。磁壁は、系全体のエネルギーを下げるために、その面積がなるべく小さくなる方向に動こうとする。従って、第1強磁性層10の中央付近が他の部分よりも幅が広ければ、中央付近に磁壁が位置する状態が不安定となるため、上述のような中間状態は回避できる。図13A〜図13Dに示された第1強磁性層10の構造は、いずれもこの概念に基づいている。図13A〜図13Cに示されているように、第1強磁性層10の幅Wが第1強磁性層10の両端に近づくにつれて広義に単調に減少するような形状に第1強磁性層10を形成することにより、“0”状態と“1”状態の中間の状態を回避することができる。ここで、幅Wが「広義に」単調に減少するとは、図13Cに示されているように、第1強磁性層10の一部分について幅Wが変化しない部分があることが許容されることを意味している。
加えて、図13Dに示されているように、第1強磁性層10の幅Wが、第1強磁性層10の中央部から両端に近づくにつれて一旦狭くなった後、両端に近づくにつれて徐々に増加するように第1強磁性層10を形成することも可能である。このような形状では、第1強磁性層10の幅Wが最も小さくなる位置にピンサイトが形成される;第1強磁性層10の幅Wが最も小さくなる位置が、第1磁化固定部10a及び第2磁化固定部10bと、磁壁移動部10cの境界になる。磁壁移動部10cの幅は、第1強磁性層10の両端に近づくにつれ、広義に単調に減少される。一方、第1磁化固定部10a及び第2磁化固定部10bの幅は、第1強磁性層10の両端に近づくにつれ、広義に単調に増加される。
なお、図13A〜13Dは、第1強磁性層10の幅Wを変化させる例が示されているが、第1強磁性層10の中央部の膜厚を厚くするなど、膜厚を変化させることによっても中間状態を効果的に回避することもできる。例えば、第1強磁性層10の膜厚が第1強磁性層10の両端に近づくにつれて広義に単調に減少するような形状に第1強磁性層10を形成することが可能である。また、第1強磁性層10の膜厚が、第1強磁性層10の中央部から両端に近づくにつれて一旦薄くなった後、両端に近づくにつれて徐々に厚くなるように第1強磁性層10を形成することも可能である。
(第3変形例)
図14A、図14B、図15A〜図15Dは、第1実施例の磁気抵抗効果素子80の第3変形例の構造を模式的に示している。第3変形例は、第1強磁性層10と第3強磁性層15の位置関係、及び大小関係に関する。
磁気抵抗効果素子80における第1強磁性層10と第3強磁性層15の幾何学的形状及び位置関係に関する要求は、第1強磁性層10の長手方向の両端付近において第3強磁性層が磁気的に結合されていることである。このような要求を満足する限り、幾何学的形状及び位置関係は、任意に決定され得る。
例えば図14Aに示されるように、第3強磁性層15a、第4強磁性層15bは、第1強磁性層10に対してx軸方向について外側にはみ出すようにして設けられてもよい。また図14Bに示されるように、第1強磁性層10が第3強磁性層15a及び第4強磁性層15bに対して外側にはみ出すように設けられてもよい。また図15Aに示されるように、第3強磁性層15a、第4強磁性層15bは、第1強磁性層10と同じ幅を有するように形成されてもよく、図15Bに示されるように、第1強磁性層10よりも細い幅を有するように形成されてもよい。あるいは図15Cに示されるように、第3強磁性層15a、第4強磁性層15bは、第1強磁性層10よりも太い幅を有するように形成されてもよい。さらには、図15Dに示されるように、複数の第3強磁性層15a−1、15a−2が第1強磁性層10の端付近において設けられてもよい。同様に、複数の第4強磁性層15b−1、15b−2が第1強磁性層10の端付近において設けられてもよい。
第1強磁性層10と第3強磁性層15a、第4強磁性層15bの幾何学的形状及び位置関係を適当に調整することによって、実現される磁化状態やピンポテンシャルの強さをコントロールすることができる。
(第4変形例)
図16A、図16Bは、第1実施例の磁気抵抗効果素子80の第4変形例の構造を模式的に示している。第4変形例は、第3強磁性層15a、第4強磁性層15bの断面形状に関する。
第3強磁性層15a及び第4強磁性層15bの断面形状は様々に変更され得る。例えば、図16Aに示されるように、第3強磁性層15a及び第4強磁性層15bが平行四辺形の断面形状を有していてもよい。また、図16Bに示されるように、第3強磁性層15a及び第4強磁性層15bが台形の断面形状を有していてもよい。図16Bには、上底が下底よりも長いような台形の断面形状を有するように形成された第3強磁性層15a及び第4強磁性層15bの構造が図示されているが、下底のほうが上底よりも長くてもよい。同様に、図16Aでは、側辺が内側に傾くような傾斜を有する平行四辺形の断面形状を有するように形成された第3強磁性層15a及び第4強磁性層15bの構造が図示されているが、側辺が外側に傾斜していてもよい。
第3強磁性層10の断面形状を適切に調整することによって、実現される磁化状態やピンポテンシャルの強さをコントロールすることができる。また、第3強磁性層10の断面形状の適切な調整は、図3A〜図3Cに示される第1の初期化過程をより安定化するために有効である。
(第5変形例)
図17A、図17Bは、第1実施例の磁気抵抗効果素子80の第5変形例の構造を模式的に示している。第5変形例では、図17Aに示されているように、第1強磁性層10と第3強磁性層15aの間に導電層16aが設けられ、第1強磁性層10と第4強磁性層15bの間に導電層16bが設けられる。導電層16a、16bは強磁性体により構成されてもよいし、非磁性体により構成されてもよい。導電層16a、16bを設けることによって、第1強磁性層10と第3強磁性層15a及び第4強磁性層15bとの磁気的結合の強さを調整することができる。これによって、実現される磁化状態やピンポテンシャルの強さをコントロールすることができる。また、導電層16a、16bを設けることによって、図3A〜図3Cに示される第1の初期化過程を制御することもできる。
図17Bに示されるように、導電層16が第1強磁性層10の一面の全体に隣接して設けられてもよい。この場合、導電層16は第1強磁性層10の下地層の役割を兼ねることができる。導電層16を下地層として使用することにより、第1強磁性層10の磁気特性を調整することができる。
導電層16、16a、16bは、第3強磁性層15a及び第4強磁性層15bのキャップ層(保護層)の役割を兼ねることもできる。これによって製造プロセスが容易になる。
導電層16、16a、16bの材料としては様々なものを用いることができる。例えば、導電層16、16a、16bとしてRuなどのRKKY相互作用を示す材料を用いることによって、第3強磁性層15a及び第3強磁性層15bをRKKY相互作用で第1強磁性層10に磁気的に結合させることができる。また、導電層16、16a、16bとしては、Taなどの非磁性体で形成された極薄の薄膜を用いることもできる。またJournal of Magnetism and Magnetic Materials, vol.247, pp.153−158,(2002)によれば、垂直磁気異方性材料で形成された磁性層は、その下地層の選択によって垂直方向の磁気特性が大きく変化すること、及び、Co−Cr−Pt−Taが垂直磁気異方性材料の下地層として好適であることが記されている。Co−Cr−Pt−Taは磁気モーメントを有するため、Co−Cr−Pt−Taを導電層16として使用することにより、第1強磁性層10と第3強磁性層15a及び第4強磁性層15bとを磁気的に強く結合させることができる上、第1強磁性層10の下地層として第1強磁性層10の特性を向上させることもできる。また、導電層16、16a、16bの材料としては、Ni−Fe、Co−Feなどの一般的な強磁性体を用いてもよい。
図18に示されるように、第1強磁性層10と第3強磁性層15aの間に第5強磁性層17aを設け、第1強磁性層10と第4強磁性層15bの間に第6強磁性層17bを設けてもよい。ここで第5強磁性層17a、第6強磁性層17bは、長手方向に発現する形状磁気異方性が小さな材料により構成される。これによって、例えば図18に矢印で示されるように、第1強磁性層10と第3強磁性層15a及び第4強磁性層15bとの間で、磁化の方向を徐々に変化させることができる。第5強磁性層17a、第6強磁性層17bの磁気特性、形状、及び膜厚を調整することにより、実現される磁化状態やピンポテンシャルの強さをコントロールすることができる。また、図3A〜図3Cに示される第1の初期化過程を制御することができる。
また、図17Aに図示された導電層16a、16b、図17Bに図示された導電層16、及び図18に示されている第5強磁性層17a、第6強磁性層17bとしてスピン偏極率の高い強磁性体を用いることにより、書き込みに要する電流密度を低減することができる。これは磁壁駆動に必要な電流密度は、伝導電子のスピン偏極率が高いほど小さくなり、伝導電子のスピン偏極率は、伝導電子が通過する強磁性体のスピン偏極率が高いほど高くなるためである。
(第6変形例)
図19は、第1実施例の磁気抵抗効果素子80の第6変形例の構造を模式的に示している。第6変形例では、第3強磁性層15a及び第4強磁性層15bの第1強磁性層10と反対側の面の少なくとも一部分に隣接してピニング層40a、40bが設けられる。
ピニング層40a、40bは、第3強磁性層15a、第4強磁性層15bの磁化方向を一方向に固定する役割を果たす。そのために、ピニング層40a、40bの材料としては、永久磁石材料や反強磁性層材料が望ましい。具体的にはPt−Mn、Ir−Mn、Fe−Mn、Ni−Mn、Mn−Rhなどが例示される。
第3強磁性層15a、15bに隣接してピニング層40a、40bを設けることによって第3強磁性層15a、15bの磁化を安定化することができ、書き込みエラーなどを回避することができる。また磁化状態やピンポテンシャルの強さをコントロールすることができる。
(第7変形例)
図20は、第1実施例の磁気抵抗効果素子80の第7変形例の構造を模式的に示している。第7変形例では、スペーサ層20と第1強磁性層10との界面の少なくとも一部分に、第1強磁性層10よりも高いスピン分極率を有する高分極層70が挿入され、スペーサ層20と第2強磁性層30との界面の少なくとも一部分に、第2強磁性層30よりも高いスピン分極率を有する高分極層71が挿入される。高分極層70、71の一方のみが磁気抵抗効果素子80に挿入されることも可能である。
高分極層70、71は、読み出し信号のSN比を大きくするために使用される。磁気抵抗効果素子80本発明で、データ読み出しに磁気抵抗効果が利用される。このとき、第1強磁性層10と第2強磁性層30のスピン分極率が高いほど、高い磁気抵抗効果比が発現され、大きな読み出し信号が得られる。本変形例では、スペーサ層20の界面に高分極層70及び/又は高分極層71が挿入される、磁気抵抗効果に影響を及ぼす第1強磁性層10、及び第2強磁性層30の実効的なスピン分極率を増大させることができ、結果として高い磁気抵抗効果比を得ることができる。
高分極層70、71として、垂直磁気異方性を有する材料が使用可能であることは自明的であるが、高分極層70、71として、その膜厚が充分に薄ければ、膜面方向の磁気異方性を有する材料が使用されてもよい。高分極層70の膜厚が充分に薄い場合、高分極層70と第1強磁性層10との間の磁気的な相互作用により高分極層70を膜面垂直方向に磁化させることができ、系の磁化状態を乱すことはない。高分極層71についても同様である。高分極層70、71として使用され得る材料としては、具体的には、Co、Fe、Co−Feなどが挙げられる。これらの材料に、その他の元素を添加することで所望の特性が得られるように調整することもできる。
さらに、高分極層70はスペーサ層20の成長の下地層としても機能するので、高分極層70に用いられる材料の選択によっては、スペーサ層20の結晶配向を制御する制御層としての役割を併せ持たせることもできる。例えば、近年、MTJにおいてトンネルバリア層として(001)配向したMgOを用いたときに非常に大きな磁気抵抗効果比が発現されることが報告されているが、このMgOの(001)配向は、例えば、高分極層70としてCo−Fe−Bを用いることによって実現することができる。
(第8実施例)
図21は、第1実施例の磁気抵抗効果素子80の第8変形例の構造を模式的に示している。第8変形例は、第3強磁性層15a及び第4強磁性層15bと、第2強磁性層30との位置関係に関する。図1〜図20に図示されている構造では、第3強磁性層15及び第4強磁性層15bと第2強磁性層30とは、第1強磁性層10に対して互いに反対側に配置されているが、第3強磁性層15及び第4強磁性層15bと第2強磁性層30の位置関係は、これに限定されない。例えば、図21のように、第3強磁性層15及び第4強磁性層15bと第2強磁性層30とが、第1強磁性層10の同一の側に位置していてもよい。
(第9変形例)
図22Aは、第1実施例の磁気抵抗効果素子80の第9変形例の構造を模式的に示している。第9実施例の磁気抵抗効果素子80は、放熱性を向上するための構造を有している。磁気抵抗効果素子80へのデータ書き込みの際には第1強磁性層10に直接に書き込み電流が流されるが、このとき第1強磁性層10の発熱による動作の不安定性や素子の寿命の低下が懸念される。発熱の影響を軽減するためには、第1強磁性層10を熱伝導率の高い材料となるべく広い面積で接合させ、放熱を起こり易くさせることが有効である。第9変形例では、第2強磁性層30が、より広い面積で第1強磁性層10と対向するように配置され、これにより、放熱性が向上されている。
以下では、図22Aに示されている第9変形例の磁気抵抗効果素子80の構造を、図2の磁気抵抗効果素子80の構造と対比しながら説明する。図2の磁気抵抗効果素子80では、第2強磁性層30が、第3強磁性層15a及び第4強磁性層15bとオーバーラップしないように(即ち、第3強磁性層15a及び第4強磁性層15bと対向しないように)配置されている。即ち、第3強磁性層15a及び第4強磁性層15bは、第2強磁性層30に対してx軸方向にずれて位置している。一方、第9変形例では、第2強磁性層30が第3強磁性層15a及び第4強磁性層15bとオーバーラップするように(或いは第2強磁性層30の一部分が第3強磁性層15a及び第4強磁性層15bと対向するように)、第2強磁性層30が配置されている。これにより、第2強磁性層30が第1強磁性層10と対向する面積が増大し、放熱性が向上する。
なお、図22Aでは、第2強磁性層30は、第1強磁性層10の第3強磁性層15と接する面と反対側の全面と対向しているが、スペーサ層20及び第2強磁性層30の形状及び配置は、様々に変更可能である。例えば、図22Bに示されているように、第2強磁性層30が、第3強磁性層15a及び第4強磁性層15bとオーバーラップしているものの、第1強磁性層10の第3強磁性層15と接する面と反対側の面の一部分にのみ対向するように配置されることも可能である。
(第10変形例)
図23A、図23Bは、第1実施例の磁気抵抗効果素子80の第10変形例の構造を模式的に示している。第10変形例は第1強磁性層10、スペーサ層20、及び第2強磁性層30の積層順に関する。図11の構造では、第1強磁性層10が第2強磁性層30に対して基板110に近い側に配置されるが、第10変形例では、第2強磁性層30が第1強磁性層10に対して基板に近い側に配置される。
ここで第2強磁性層30の形状は、図23Aに示されるように第1強磁性層10よりも小さく形成されてもよく、あるいは図23Bに示されるように第1強磁性層10よりも大きく形成されてもよい。図23Bのような構造を用いた場合には、第9変形例で述べられているように発熱の影響を軽減できるほか、第2強磁性層30から第1強磁性層10への磁束の影響を低減することができる。
(第11変形例)
図24Aは、第1実施例の磁気抵抗効果素子80の第11変形例の構造を模式的に示している;詳細には、図24Aは、第11変形例の斜視図であり、図24Bは平面図である。
第11変形例では、第1強磁性層10が第1の方向(図中のx軸方向)に延伸して設けられる磁壁移動部10cと、磁壁移動部10cの一端から第2の方向(図中の+y方向)に略平行に延伸するように設けられる第1磁化固定部10aと、磁壁移動部10cの他端から第2の方向とは反対の方向(図中の−y方向)に略平行に延伸するように設けられる第2磁化固定部10bとを備えている。また、第1磁化固定部10a及び第2磁化固定部10bには、それぞれ第3強磁性層15a及び第4強磁性層15bが接合されている。第3強磁性層15a及び第4強磁性層15bは、第1強磁性層10の同一の面に接合される。また図24Aでは省略されているが、磁壁移動部10cにはスペーサ層20が接合され、さらにスペーサ層20に接合して第2強磁性層30が設けられることに留意されたい。
第11変形例でも、上述のような初期化過程により第1強磁性層10内にひとつの磁壁を導入することができる。但しこの場合、第1の初期化過程においては、第3強磁性層15a及び第4強磁性層15bを初期化するための外部磁界は、図中のy軸に略平行方向に印加される。この外部磁界によって+y方向に飽和した磁化が、図3A〜図3Cで示されるような過程で緩和された後の磁化状態が図24Bでは矢印で示されている。図24Bに示されるように、磁壁移動部10cの磁化方向は定まらないが、磁壁移動部10cと第1磁化固定部10aの境界付近の磁化と、磁壁移動部10cと第2磁化固定部10bの境界付近の磁化は、いずれもz軸方向に平行であり、且つ、互いに反平行な方向を向く。これによって、磁壁移動による書き込みが可能となる。
また図24Aの構造では、第1磁化固定部10a及び第2磁化固定部10bの長手方向は、磁壁移動部10cの長手方向に対して膜面内で垂直な方向であるが、磁壁移動部10cの長手方向が、第1磁化固定部10a及び第2磁化固定部10bの長手方向となす角度は、任意に調節可能である。第1磁化固定部10a、第2磁化固定部10bの長手方向が磁壁移動部10cの長手方向と平行になるとき、第11変形例の磁気抵抗効果素子80の構造は、図1、図2に示された構造に一致する。
第11変形例では、
(1)第3強磁性層15a、第4強磁性層15bの材料、形状、及び膜厚、並びに
(2)第1磁化固定部10a、第2磁化固定部10bの長手方向と磁壁移動部10cの長手方向のなす角
を調整することにより、磁壁のピンポテンシャルを調整することができる。
(初期化磁界の角度)
第11変形例において言及されているように、第1強磁性層10の幾何学的形状や、第1強磁性層10、第3強磁性層15a及び第4強磁性層15bの位置関係には任意性がある。第1強磁性層10の幾何学的形状や、第1強磁性層10、第3強磁性層15a及び第4強磁性層15bの位置関係は、上述の第1の初期化過程において外部磁界が印加されるべき方向に影響を及ぼす。以下では、第1強磁性層10の好適な幾何学的形状、第3強磁性層15a、第4強磁性層15bの第1強磁性層10に対する好適な位置、及び第1の初期化過程における外部磁界の印加方向に関する好適な条件について、主に図2、図24A、図24Bを参照しながら説明する。
図24A、図24Bを参照して、磁気抵抗効果素子80の第1強磁性層10は、第1の方向(図中のx軸方向)に延伸して設けられる磁壁移動部10cと、磁壁移動部10cの一端から第2の方向(図2では−x方向、図24A、図24Bでは+y方向)に延伸して設けられる第1磁化固定部10aと、磁壁移動部10cの他端から第3の方向(図2では+x方向、図24A、図24Bでは−y方向)に延伸して設けられる第2磁化固定部10bとを備えている。第2の方向を示す方向ベクトルnと、第3の方向を示す方向ベクトルnは、(平行ではなく)互いに反平行な成分を有している;例えば、図24A、図24Bの構成では、方向ベクトルnが+y方向の成分を有しているのに対し、方向ベクトルnが−y方向の成分を有している。又、図2の構成では、方向ベクトルnが−x方向の成分を有しているのに対し、方向ベクトルnが+x方向の成分を有している。後述されるように、方向ベクトルn、nは、必ずしも反対の方向に向いていなくてもよいことに留意されたい。第1磁化固定部10aには第3強磁性層15aが磁気的に結合され、第2磁化固定部10bには第4強磁性層15bが磁気的に結合される。
ここで第3強磁性層15a及び第4強磁性層15bは、第1強磁性層10に対して積層方向において異なる高さで且つ同一の側に設けられる。すなわち、第1強磁性層10の膜厚方向の中心を通る面を第1の面S1、第3強磁性層15aの膜厚方向の中心を通る面を第2の面S2、第4強磁性層15bの膜厚方向の中心を通る面を第3の面S3としたとき、面S1、S2、S3上の各位置の基板からの高さの平均値をそれぞれ第1の高さZ1、第2の高さZ2、第3の高さZ3と定義したとき、Z1<Z2且つZ1<Z3が成り立たなくてはならない。あるいは、Z1>Z2且つZ1>Z3が成り立たなくてはならない。なお、図2はZ1>Z2且つZ1>Z3の例であり、図21はZ1<Z2且つZ1<Z3の例である。
第1強磁性層10、第3強磁性層15a及び第4強磁性層15bが上述された位置関係にある場合、第1の初期化過程では、方向ベクトルn、nが有する反平行な成分の方向に略平行な方向(図2の構成ではx軸方向、図24A、図24Bの構成ではy軸方向)に十分大きな外部磁界が印加される。この外部磁界によって飽和した第1強磁性層10の磁化が緩和する過程で、第3強磁性層15a及び第4強磁性層15bとの磁気的相互作用により第1強磁性層10の中には少なくとも一つの磁壁が形成される。
上述の考察から、図25A、図25Bに示されるような磁気抵抗効果素子80の構成も許容されることは当業者には理解されよう。図25Aは、磁気抵抗効果素子80の構成の一例を示す斜視図であり、図25Bは、平面図である。図25A、図25Bの構成では、第1磁化固定部10aが延伸して設けられる第2の方向とは図25Bの+s方向である。また第2磁化固定部10bが延伸して設けられる第3の方向とは、図25Bの+t方向である。また第2の方向(+s方向)の方向ベクトルnと第3の方向(+t方向)の方向ベクトルnの互いに反平行の成分とは、この場合+x成分、−x成分である。従って、x軸方向に略平行に十分大きな磁界を印加した後、緩和した場合、図25Bに矢印で示されるような磁化配置が実現され、メモリ状態の初期化が可能であることがわかる。
第2実施例:
(磁気メモリセルの構成)
図26は、本発明の第2実施例の磁気抵抗効果素子80の主要な部分の構造を表す斜視図であり、図27は、x−z断面図である。第2実施例の磁気抵抗効果素子80の構造は、第1実施例の磁気抵抗効果素子80の構造と類似しているが、第1強磁性層10に電極層200a、200bが接合されている点で相違している。電極層200aは、第3強磁性層15aよりも第2強磁性層30に近い位置に接合され、電極層200bは、第4強磁性層15aよりも第2強磁性層30に近い位置に接合されている。電極層200a、200b及び第2強磁性層30は、外部の異なる配線に接続されている;第3強磁性層15a、第4強磁性層15bは、外部の配線に接続されない。このように第2の実施例においても、磁気抵抗効果素子80は3端子素子である。電極層200a、200bは電気抵抗の小さな導体材料により構成されることが望ましい。電極層200a、200bの材料の例としては、Cu、Alなどが挙げられる。また、電極層200a、200bは、異なる材料で形成された膜の積層体により構成されてもよい。
(初期化方法)
以下では、第2実施例の磁気抵抗効果素子80の初期化方法について図28A〜28C、及び図29A〜29Cを用いて説明する。当該磁気抵抗効果素子80では、第1強磁性層10に磁壁を導入する必要があり、図28A〜28C及び図29A〜29Cはその過程を示している。なお、図28A〜28C、及び図29A〜29Cでは、第1強磁性層10、第3強磁性層15、及び電極層200のみが示されていることに留意されたい。
第2の実施例においても第1の実施例における初期化方法と同様な原理を用いてメモリ状態の初期化を行う。すなわち、第1強磁性層10に磁壁を導入するためには、まず、磁気抵抗効果素子80に、一様かつ十分大きな外部磁界がx軸方向に略平行な方向に印加される。外部磁界の印加により、図28Aに示されるように、全ての磁気モーメントが外部磁界の方向に揃い飽和した状態となる。次にこの状態から外部磁界が減少される。外部磁界の減少のスピードは適度に遅いことが望ましい。外部磁界の減少が開始されると、磁化の緩和が始まる。図28Bに示されるように、第1強磁性層10はz軸方向の磁気異方性を有するため、第1強磁性層10のうちの第3強磁性層15a及び第4強磁性層15bとの接続面付近の磁化が、まず、第3強磁性層15a及び第4強磁性層15bの磁化と緩やかに繋がるようにz軸方向に回転を始める。回転した磁化は膜面垂直方向の磁化を有する磁区を形成し、この磁区が第1強磁性層10の中で成長する。ここで、図28Bに示されるように、第1強磁性層10の中で成長する二つの磁区は互いに略反平行方向の磁化を有する。従って、図28Cに示されるように、二つの磁区が成長して出会ったとき、そこに磁壁が形成される。以上が本発明の第2の実施例における磁気抵抗効果素子80の第1の初期化過程である。
第1の初期化過程によって第1強磁性層10に導入された磁壁は、図29A〜29Cに示されるような第2の初期化過程によって所望の位置に移動される。図29Aは第1の初期化過程が終了した時点での磁化状態の例である。磁気抵抗効果素子80が図29Aの状態にあるときに書き込み電流を複数の電極層200a、200bの間で流すと(図29B、図29C中の破線矢印方向)、書き込み電流の方向によって図29Bまたは図29Bのいずれかの状態に磁気抵抗効果素子80を初期化することができる。この他、後に述べるように第1強磁性層10に磁壁のピニングサイトを設けた場合には、第1実施例で言及されているように、z軸方向の磁界を用いて第2の初期化過程を行うこともできる。
(データ書き込み、読み出し)
次に本発明の第2実施例の磁気抵抗効果素子80へのデータ書き込みの方法について図30A、図30Bを用いて説明する。図30A、図30Bは、当該磁気抵抗効果素子80が異なるデータを記憶している状態(データ”0”を記憶している“0状態”と、データ”1”を記憶している“1”状態)での第1強磁性層10の磁化状態を、x−z断面で模式的に示している。図30A、図30Bの例では、第3強磁性層15a及び第4強磁性層15bの磁化は+x方向に向けられている。また、第1強磁性層10の中央部の磁化が+z方向に向けられている状態が“0”状態と定義され(図30A参照)、第1強磁性層10の中央部の磁化が−z方向に向けられている状態が”1”状態と定義される(図30B参照)。ただし、磁化方向と記憶されるデータに関する定義が上述の限りでないことは言うまでもない。
磁気抵抗効果素子80が上述のような磁化状態を有するとき、“0”状態では磁壁が第1強磁性層10の右側の電極層200bとの接合面付近に形成され、“1”状態では磁壁が第1強磁性層10の左側の電極層200aとの接合面付近に形成される。本実施例では、第1強磁性層10に書き込み電流を面内方向に流して磁壁を移動させることによってデータ書き込みが行われる。この書き込み電流の向きを適切に選択することにより、磁壁を第1強磁性層10内で所望の位置に移動させ、これにより、データ”0”、”1”を書き分けることができる。例えば、磁気抵抗効果素子80が図30Aの“0”状態にあるときに+x方向(図30Aの右方向)に書き込み電流を流すと、−x方向(図30Aの左方向)に伝導電子の流れが発生する。第1強磁性層10の右側の電極層200bとの接合面付近にあった磁壁は、伝導電子によるスピントランスファートルクを受けて伝導電子と同じ方向に移動し、第1強磁性層10の左側の電極層200aとの接合面付近に到達する。同様に、磁気効果抵抗素子80が図30Bの“1”状態にあるときに、−x方向に書き込み電流を流すと、+x方向に伝導電子の流れが発生する。第1強磁性層10の左側の電極層200aとの接合面付近にあった磁壁は、伝導電子によるスピントランスファートルクを受けて伝導電子と同じ方向に移動し、第1強磁性層10の電極層200aとの接合面付近に到達する。このようにして“0”状態から“1”状態へ、及び“1”状態から“0”状態への書き込みができる。
ここで例えば“0”状態から“1”状態への遷移のときには、磁壁は、第1強磁性層10の電極層200bとの接合面付近から電極層200aの接合面付近にまで移動するが、この電極層200aとの接合面付近を越えて更に左方向へと移動することはない。これは、書き込み電流は第1強磁性層10から電極層200aへと流れるため、電極層200aよりも左側では電流が流れず、磁壁は移動できないためである。“1”状態から“0”状態への遷移の場合も同様に、磁壁は、電極層200bとの接合面付近を越えて更に右方向へと移動することはない。
また、第1実施例と同様に第2実施例においてもオーバーライトは可能である。加えて、書き込み特性をより安定化させるためには、図12A〜図12Cに示されるような磁壁のピンサイトを第1強磁性層10と電極層200a、200bとの接合面の付近に意図的に形成してもよい。
第2実施例の磁気抵抗効果素子80からのデータ読み出しは、第1実施例と同様の手順で行われる。第1実施例と同様に、データ読み出しには磁気抵抗効果が利用される。
(第1変形例)
図31は、第2実施例の磁気抵抗効果素子80の第1変形例の構造を模式的に示している。第1変形例では、第3強磁性層15a及び第4強磁性層15bが、第1強磁性層10の電極層200a、200bが接合されている面とは異なる面に接合される。ここで電極層200a、200bは、第1強磁性層10の長手方向において第3強磁性層15a、第4強磁性層15bよりも内側に設けられることが望ましい。また第1強磁性層10と第3強磁性層15a、第4強磁性層15bとは磁気的に結合していればよく、その間に異なる層が挿入されてもよい。
第1変形例では、第3強磁性層15a、第4強磁性層15bが、電極層200a、200bと異なるレイヤーに設けられるため、製造が容易となる。例えば、初めに電極層200a、200bを形成した後、第1強磁性層10、スペーサ層20、及び第2強磁性層30を成膜、パターニングし、その後第3強磁性層15a、第4強磁性層15bを成膜、パターニングすることにより、図31の構造を形成することができる。
また、図31で示されているように、電極層200a、200bと、第3強磁性層15a、第4強磁性層15bは、x−y平面において互いにオーバーラップすることが許容される。すなわち、電極層200a、200b、第3強磁性層15a、第4強磁性層15bの配置に関する製造プロセス上の制約が少なくなくなるため、セル面積を低減することができる。
また、磁壁が第1強磁性層10の電極層200a、200bとの接合面付近においてピニングされる必要がある第2実施例においては、第1変形例の構造は、第3強磁性層15a、第4からの漏れ磁束でピニングすることができるため好都合である。漏れ磁束の大きさは、第3強磁性層15a、第4強磁性層15bに用いられる材料の飽和磁化や膜厚、及び第3強磁性層15、第4強磁性層15b及び電極層200a、200bの位置関係により調節することができる。漏れ磁束の大きさを調節することによってピンポテンシャルの大きさを制御でき、安定した動作が可能な素子を容易に設計することができる。
(第2変形例)
図32は、第2実施例の磁気抵抗効果素子80の第2変形例の構造を模式的に示している。前述のように第1強磁性層10と第3強磁性層15は磁気的に結合していればよく、空間的には離れていてもよい。第2変形例においては、第1強磁性層10と第3強磁性層15は空間的に隔離して設けられる。
図32のような第1強磁性層10と第3強磁性層15の位置関係においても図28A〜28C、図29A〜図29Cに示されるような初期化方法により、磁壁を導入できることがマイクロマグネティックシミュレーションにより確認されている。
第2変形例では第3強磁性層15を隔離して設けることができるため、素子、プロセスの設計の自由度が高まり、製造が容易となる。
(第3変形例)
図33A、図33Bは、第2実施例の磁気抵抗効果素子の第3変形例の構造を模式的に示している。図33A、図33Bでは、2つの磁気抵抗効果素子80A、80Bの構造がx−z断面図で示されている。第3変形例においては、第3強磁性層15a、第4強磁性層15bが隣接するビット間で共有される。図33Aに示されているように、第3強磁性層15a、第4強磁性層15bは、第1強磁性層10に直接に接合されてもよく、図33Bに示されているように、空間的に隔離されて設けられてもよい。なお、図33Aに示されるように第3強磁性層15a、第4強磁性層15bが第1強磁性層10に直接に接合される場合第3強磁性層15a、第4強磁性層15bは、電気抵抗の大きな強磁性体で形成されることが望ましい。これは、書き込み電流が隣り合うビットに流れることを防ぐためである。電気抵抗の大きな強磁性体としては、例えば、Feなどの酸化物磁性体が挙げられる。第3変形例では第3強磁性層15を共有することにより、セル面積が低減される。
(その他の変形例)
この他、第2実施例においても第1実施例で挙げたような様々な変形例が適用可能である。例えば、磁壁のピンサイトを形成するために、第1強磁性層10に図12A、図12Bに示されるようなノッチや段差を設けてもよい。また、安定動作のために、図13A〜13Dに示されているように、第1強磁性層10の平面形状を適切に設計することができる。また図24A、24B、図25A、25Bに示されるように、第1強磁性層10が屈曲した平面形状を有していてもよい。この場合、電極層200aは、第3強磁性層15aよりも磁壁移動部10cに近い位置に接合され、電極層200bは、第4強磁性層15bよりも磁壁移動部10cに近い位置に接合されてもよい。上述された変形例は、矛盾しない限り、その複数が組み合わせて適用可能であることは、当業者には容易に理解されよう。
この出願は、2007年11月2日に出願された日本国特許出願特願2007−286753を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (21)

  1. 長手方向に長い形状を有し、且つ、磁壁を有するように形成された第1強磁性層と、
    前記第1強磁性層に対向するように設けられた、磁化が固定された第2強磁性層と、
    前記第1強磁性層と前記第2強磁性層の間に形成される非磁性のスペーサ層と、
    前記第1強磁性層の前記長手方向の一端に磁気的に結合された第3強磁性層と、
    前記第1強磁性層の前記長手方向の他端に磁気的に結合された第4強磁性層
    とを具備し、
    前記第1強磁性層及び前記第2強磁性層は、膜厚方向に磁気異方性を有し、
    前記第3強磁性層及び前記第4強磁性層は、面内方向に磁気異方性を有し、
    前記第1強磁性層における前記磁壁の位置に対応づけてデータが記憶され、
    前記第1強磁性層へのデータ書き込みが、前記磁壁を電流駆動磁壁移動現象によって移動させることで行われる
    磁気抵抗効果素子。
  2. 請求1記載の磁気抵抗効果素子であって、
    前記第1強磁性層は、
    第1の方向に延伸して設けられる磁壁移動部と、
    前記磁壁移動部の一端から第2の方向に延伸するように設けられる第1磁化固定部と、
    前記磁壁移動部の他端から第3の方向に延伸するように設けられる第2磁化固定部
    とを備え、
    第2の方向と第3の方向は反平行な成分を有し、
    前記第1磁化固定部には前記第3強磁性層が磁気的に結合され、
    前記第2磁化固定部には前記第4強磁性層が磁気的に結合され、
    前記第1強磁性層の膜厚方向の中心を通る面である第1の面の、積層方向における平均高さである第1の高さZ1と、前記第3強磁性層の膜厚方向の中心を通る面である第2の面の、積層方向における平均高さである第2の高さZ2と、前記第4強磁性層の膜厚方向の中心を通る面である第3の面の、積層方向における平均高さである第3の高さZ3の間に、
    Z1<Z2且つZ1<Z3、または、
    Z1>Z2且つZ1>Z3
    が成り立つ
    磁気抵抗効果素子。
  3. 請求1又は2に記載の磁気抵抗効果素子であって、
    前記第3強磁性層及び前記第4強磁性層は、外部の配線に電気的に接続される
    磁気抵抗効果素子。
  4. 請求1又は2に記載の磁気抵抗効果素子であって、
    更に、
    前記第1強磁性層の長手方向において前記第2強磁性層に対して前記第3強磁性層よりも近い位置において前記第1強磁性層に接合された第1電極層と、
    前記第1強磁性層の長手方向において前記第2強磁性層に対して前記第4強磁性層よりも近い位置において前記第1強磁性層に接合された第2電極層
    とを具備する
    磁気抵抗効果素子。
  5. 請求4に記載の磁気抵抗効果素子であって、
    前記第1電極層と前記第2電極層とが、外部の配線に電気的に接続される
    磁気抵抗効果素子。
  6. 請求1乃至5のいずれかに記載の磁気抵抗効果素子であって、
    前記第1強磁性層の膜厚が1nm以上20nm以下である
    磁気抵抗効果素子。
  7. 請求記載の磁気抵抗効果素子であって、
    前記第1強磁性層の膜厚が1nm以上10nm以下である
    磁気抵抗効果素子。
  8. 請求記載の磁気抵抗効果素子であって、
    前記第1強磁性層の膜厚が1nm以上8nm以下である
    磁気抵抗効果素子。
  9. 請求1乃至7のいずれかに記載の磁気抵抗効果素子であって、
    前記第1強磁性層が、磁壁をピニングする第1及び第2ピニングサイトを備え、
    前記第2強磁性層は、前記第1強磁性層の前記第1及び第2ピニングサイトの間の部分に対向するように位置し、
    前記第3強磁性層は、前記第1強磁性層の一端と前記第1ピニングサイトの間の部分に磁気的に接合し、
    前記第4強磁性層は、前記第1強磁性層の他端と前記第2ピニングサイトの間の部分に磁気的に接合する
    磁気抵抗効果素子。
  10. 請求9に記載の磁気抵抗効果素子であって、
    前記第1及び第2ピニングサイトは、平面形状において、前記第1強磁性層にノッチ又は突出部を形成することによって形成された
    磁気抵抗効果素子。
  11. 請求9に記載の磁気抵抗効果素子であって、
    前記第1及び第2ピニングサイトは、前記第1強磁性層に段差を形成することによって形成された
    磁気抵抗効果素子。
  12. 請求1乃至11のいずれかに記載の磁気抵抗効果素子であって、
    前記第1強磁性層の前記長手方向に垂直な方向における幅は、前記第1強磁性層の端に近づくにつれて広義に単調に減少する
    磁気抵抗効果素子。
  13. 請求1乃至11のいずれかに記載の磁気抵抗効果素子であって、
    前記第1強磁性層は、
    2つの端部分と、
    前記端部分に挟まれた中央部分
    とを備え、
    前記2つの端部分と前記中央部分は、長手方向に並んで配置され、
    前記中央部分の前記長手方向に垂直な方向における幅は、前記第1強磁性層の端に近づくにつれて単調に減少し、
    前記端部分の前記長手方向に垂直な方向における幅は、前記第1強磁性層の端に近づくにつれて単調に増加する
    磁気抵抗効果素子。
  14. 請求1乃至13のいずれかに記載の磁気抵抗効果素子であって、
    更に、
    前記第1強磁性層と前記第3強磁性層の間に設けられた第1導電層と、
    前記第1強磁性層と前記第4強磁性層の間に設けられた第2導電層
    とを具備する
    磁気抵抗効果素子。
  15. 請求14に記載の磁気抵抗効果素子であって、
    前記第1導電層及び前記第2導電層が、強磁性体で形成された
    磁気抵抗効果素子。
  16. 請求1乃至13のいずれかに記載の磁気抵抗効果素子であって、
    前記第1強磁性層に接合された導電層を更に具備し、
    前記第3強磁性層及び前記第4強磁性層は、前記導電層に接合された
    磁気抵抗効果素子。
  17. 請求1乃至16のいずれかに記載の磁気抵抗効果素子であって、
    更に、
    前記第3強磁性層に接合された、前記第3強磁性層の磁化を固定する第1ピニング層と、
    前記第4強磁性層に接合された、前記第3強磁性層の磁化を固定する第2ピニング層
    とを具備する
    磁気抵抗効果素子。
  18. 請求4記載の磁気抵抗効果素子である第1及び第2磁気抵抗効果素子を具備し
    前記第1磁気抵抗効果素子と前記第2磁気抵抗効果素子とが、前記第3強磁性層を共有する
    磁気抵抗効果素子対。
  19. 複数のメモリセルを具備し、
    前記複数のメモリセルのそれぞれが、請求1乃至14のいずれかに記載の磁気抵抗効果素子を備える
    磁気ランダムアクセスメモリ。
  20. 請求1に記載の磁気抵抗効果素子の初期化方法であって、
    面内方向に外部磁界を印加するステップと、
    前記外部磁界を立ち下げて前記第1強磁性層内に磁壁を導入するステップ
    とを具備する
    磁気抵抗効果素子の初期化方法。
  21. 請求20記載の磁気抵抗効果素子の初期化方法であって、
    前記第1強磁性層は、
    第1の方向に延伸して設けられる磁壁移動部と、
    前記磁壁移動部の一端から第2の方向に延伸するように設けられる第1磁化固定部と、
    前記磁壁移動部の他端から第3の方向に延伸するように設けられる第2磁化固定部
    とを備え、
    第2の方向と第3の方向は反平行な成分を有し、
    前記第1磁化固定部には前記第3強磁性層が磁気的に結合され、
    前記第2磁化固定部には前記第4強磁性層が磁気的に結合され、
    前記第1強磁性層の膜厚方向の中心を通る面である第1の面の、積層方向における平均高さである第1の高さZ1と、前記第3強磁性層の膜厚方向の中心を通る面である第2の面の、積層方向における平均高さである第2の高さZ2と、前記第4強磁性層の膜厚方向の中心を通る面である第3の面の、積層方向における平均高さである第3の高さZ3の間に、
    Z1<Z2且つZ1<Z3、または、
    Z1>Z2且つZ1>Z3
    が成り立ち、
    前記外部磁界は、前記反平行な成分に略平行方向に印加される
    磁気抵抗効果素子の初期化方法。
JP2009539029A 2007-11-02 2008-10-23 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 Active JP5370773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009539029A JP5370773B2 (ja) 2007-11-02 2008-10-23 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007286753 2007-11-02
JP2007286753 2007-11-02
JP2009539029A JP5370773B2 (ja) 2007-11-02 2008-10-23 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
PCT/JP2008/069222 WO2009057504A1 (ja) 2007-11-02 2008-10-23 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法

Publications (2)

Publication Number Publication Date
JPWO2009057504A1 JPWO2009057504A1 (ja) 2011-03-10
JP5370773B2 true JP5370773B2 (ja) 2013-12-18

Family

ID=40590895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009539029A Active JP5370773B2 (ja) 2007-11-02 2008-10-23 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法

Country Status (2)

Country Link
JP (1) JP5370773B2 (ja)
WO (1) WO2009057504A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013566A1 (ja) * 2008-07-31 2010-02-04 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ及びその初期化方法
WO2011118461A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 磁気メモリ
JP6801405B2 (ja) * 2016-11-30 2020-12-16 Tdk株式会社 スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ
JP7056234B2 (ja) * 2018-02-28 2022-04-19 Tdk株式会社 着磁構造体、磁壁移動型磁気記録素子及び磁気メモリ
JP6555404B1 (ja) * 2018-08-02 2019-08-07 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
JP7400502B2 (ja) * 2019-02-22 2023-12-19 Tdk株式会社 磁壁移動素子及び磁気記録アレイ
US20230215480A1 (en) * 2020-06-02 2023-07-06 Tdk Corporation Magnetoresistance effect element and magnetic recording array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2007221131A (ja) * 2006-02-17 2007-08-30 Samsung Electronics Co Ltd マグネチックドメイン移動を利用した磁気メモリ
JP2007258460A (ja) * 2006-03-23 2007-10-04 Nec Corp 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150303A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) * 2003-12-24 2005-07-14 Toshiba Corp 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP2007221131A (ja) * 2006-02-17 2007-08-30 Samsung Electronics Co Ltd マグネチックドメイン移動を利用した磁気メモリ
JP2007258460A (ja) * 2006-03-23 2007-10-04 Nec Corp 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013028681; RAVELOSONA,D. et al: 'Current-driven narrow domain wall depinning in perpendicular spin valves' IEEE Transactions on Magnetics vol.41, no.10, 200510, pp.2618-2620 *

Also Published As

Publication number Publication date
WO2009057504A1 (ja) 2009-05-07
JPWO2009057504A1 (ja) 2011-03-10

Similar Documents

Publication Publication Date Title
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
US8023315B2 (en) Magnetoresistive effect element and magnetic random access memory
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP6029020B2 (ja) 磁気メモリ素子および磁気メモリ
US8514616B2 (en) Magnetic memory element and magnetic memory
US8315087B2 (en) Magnetic random access memory
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5370773B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5652472B2 (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP5397224B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5299643B2 (ja) 磁気ランダムアクセスメモリ
JP5445133B2 (ja) 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
US8908423B2 (en) Magnetoresistive effect element, and magnetic random access memory
US7505306B2 (en) Magnetic memory device
WO2012137911A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US20130075847A1 (en) Magnetic memory
WO2010013566A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ及びその初期化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130904

R150 Certificate of patent or registration of utility model

Ref document number: 5370773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150