WO2010095589A1 - 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ - Google Patents

磁気抵抗効果素子、及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
WO2010095589A1
WO2010095589A1 PCT/JP2010/052189 JP2010052189W WO2010095589A1 WO 2010095589 A1 WO2010095589 A1 WO 2010095589A1 JP 2010052189 W JP2010052189 W JP 2010052189W WO 2010095589 A1 WO2010095589 A1 WO 2010095589A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
magnetization
magnetic
magnetoresistive effect
effect element
Prior art date
Application number
PCT/JP2010/052189
Other languages
English (en)
French (fr)
Inventor
延行 石綿
則和 大嶋
俊輔 深見
聖万 永原
哲広 鈴木
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US13/201,815 priority Critical patent/US8514616B2/en
Priority to JP2011500596A priority patent/JPWO2010095589A1/ja
Publication of WO2010095589A1 publication Critical patent/WO2010095589A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Definitions

  • the present invention relates to a magnetoresistive effect element and a magnetic random access memory.
  • Magnetic Random Access Memory Magnetic Random Access Memory
  • MRAM Magnetic Random Access Memory
  • a magnetic material is used as a storage element, and information is stored in correspondence with the magnetization direction of the magnetic material.
  • Several methods have been proposed as a method for switching the magnetization of the magnetic material, but all of them are common in that current is used. In putting MRAM into practical use, it is very important how much the write current can be reduced. According to Non-Patent Document 1, a reduction to 0.5 mA or less, more preferably a reduction to 0.2 mA or less. It has been demanded.
  • the most common method of writing information to the MRAM is to arrange a wiring for writing around the magnetic memory element and to change the magnetization direction of the magnetic memory element by a magnetic field generated by passing a current through the wiring. It is a method of switching. Since this method is a magnetization reversal by a magnetic field, in principle, writing can be performed in 1 nanosecond or less, which is suitable for realizing a high-speed MRAM.
  • the magnetic field for switching the magnetization of the magnetic material that has ensured thermal stability and disturbance magnetic field resistance is generally about several tens of Oe (Yersted). In order to generate such a magnetic field, about several mA is required. A current is required.
  • the chip area is inevitably increased, and the power consumption required for writing increases, so that it is inferior in competitiveness compared to other random access memories.
  • the write current further increases, which is not preferable in terms of scaling.
  • the first method is to use spin injection magnetization reversal.
  • This is a laminated film composed of a first magnetic layer having reversible magnetization and a second magnetic layer electrically connected to and fixed in magnetization.
  • This is a method of reversing the magnetization of the first magnetic layer by utilizing the interaction between spin-polarized conduction electrons and a localized electron in the first magnetic layer when a current is passed between the layers. . Since spin injection magnetization reversal occurs at a certain current density or higher, the current required for writing is reduced as the element size is reduced. That is, it can be said that the spin injection magnetization reversal method is excellent in scaling.
  • an insulating layer is provided between the first magnetic layer and the second magnetic layer, and a relatively large current must be passed through the insulating layer at the time of writing. Sex is an issue.
  • the current path for writing and the current path for reading are the same, there is a concern about erroneous writing during reading.
  • spin injection magnetization reversal is excellent in scaling, it can be said that there are some barriers to practical use.
  • Patent Documents 1 to 5 disclose MRAMs using the current-driven domain wall motion phenomenon.
  • Patent Document 3 discloses a magnetoresistive effect element formed of a magnetic film having magnetization in the film thickness direction.
  • the MRAM using the current-driven domain wall motion phenomenon is generally fixed so that the magnetizations at both ends of the first magnetic layer having reversible magnetization are substantially antiparallel to each other.
  • a domain wall is introduced into the first magnetic layer.
  • current-driven domain wall motion also occurs when the current density is higher than a certain current density, it can be said that there is scaling as in spin injection magnetization reversal.
  • the write current does not flow through the insulating layer, and the write current path and the read current path are different, so that the spin injection magnetization reversal can be mentioned. It can be seen that the above problem is solved.
  • the magnetoresistive effect element includes a magnetization free layer, a spacer layer provided adjacent to the magnetization free layer, and a first magnetization fixed layer provided adjacent to the spacer layer and opposite to the magnetization free layer. And at least two second magnetization fixed layers provided adjacent to the magnetization free layer.
  • the magnetization free layer, the first magnetization fixed layer, and the second magnetization fixed layer have magnetization components in a direction substantially perpendicular to the film surface.
  • the magnetization free layer includes two magnetization fixed portions and a domain wall moving portion disposed between the two magnetization fixed portions.
  • the magnetizations of the two magnetization fixed portions constituting the magnetization free layer are fixed by the two second magnetization fixed layers so as to be substantially antiparallel to each other in the direction substantially perpendicular to the film surface.
  • the domain wall moving part is given magnetic anisotropy in the direction perpendicular to the film surface.
  • the domain wall motion part of the magnetization free layer, the spacer layer, and the first magnetization fixed layer constitute a magnetic tunnel junction (MTJ).
  • a write current passes through one of the two second magnetization fixed layers, the magnetization free layer, and the other of the two second magnetization fixed layers. To do.
  • the read current passes through one of the two second magnetization fixed layers, the magnetization free layer, the spacer layer, and the first magnetization fixed layer.
  • this magnetoresistive effect element uses a magnetic film having perpendicular magnetic anisotropy and utilizes the domain wall motion phenomenon. Accordingly, a magnetoresistive effect element that performs magnetization reversal using a current-driven domain wall motion phenomenon, in which a write current is sufficiently reduced and current density itself is reduced, and an MRAM that uses the magnetoresistive effect element as a memory cell are provided. Is done.
  • the magnetization free layer constituting the write domain wall moving part and the magnetization free layer (domain wall moving part) constituting the read magnetic tunnel junction (MTJ) are combined. For this reason, optimization of the magnetic characteristics as the writing domain wall moving section and optimization of the magnetic characteristics as the magnetization free layer (domain wall moving section) of the reading MTJ cannot be performed independently. As a result, the reduction of the write current and the increase of the read magnetoresistance effect (MR) were not compatible.
  • JP 2005-123617 A Japanese Patent Laid-Open No. 2005-191032 JP 2006-73930 A JP 2006-270069 A JP 2006-287081 A
  • An object of the present invention is to provide a magnetoresistive element and an MRAM in which the write current is sufficiently small and the read magnetoresistive effect is sufficiently large.
  • the magnetoresistive effect element of the present invention includes a magnetization free layer, a nonmagnetic insertion layer, a magnetic insertion layer, a spacer layer, and a first magnetization fixed layer.
  • the nonmagnetic insertion layer is provided adjacent to the magnetization free layer.
  • the magnetic insertion layer is provided adjacent to the nonmagnetic insertion layer and on the opposite side of the magnetization free layer.
  • the spacer layer is provided adjacent to the magnetic insertion layer and on the side opposite to the nonmagnetic insertion layer.
  • the first magnetization fixed layer is provided adjacent to the spacer layer and on the side opposite to the magnetic insertion layer.
  • the magnetization free layer and the first magnetization fixed layer have a magnetization component in a direction substantially perpendicular to the film surface.
  • the magnetization free layer includes two magnetization fixed parts and a domain wall moving part arranged between the two magnetization fixed parts.
  • the magnetizations of the two magnetization fixed portions are fixed substantially antiparallel to each other in a direction substantially perpendicular to the film surface.
  • the domain wall moving part has magnetic anisotropy in the direction perpendicular to the film surface.
  • a magnetic random access memory includes the above magnetoresistive effect element and includes a plurality of memory cells arranged in an array.
  • the present invention it is possible to provide a magnetoresistive element having a sufficiently small write current and a sufficiently large read magnetoresistive effect, and an MRAM using this as a memory cell.
  • FIG. 1A is a perspective view showing a configuration of a main part of a magnetoresistive effect element according to an embodiment of the present invention.
  • FIG. 1B is a plan view showing a configuration of a main part of the magnetoresistive effect element according to the exemplary embodiment of the present invention.
  • FIG. 1C is a cross-sectional view showing the configuration of the main part of the magnetoresistive element according to the embodiment of the present invention.
  • FIG. 2A is a plan view for explaining a method of writing data to the magnetoresistive effect element according to the exemplary embodiment of the present invention.
  • FIG. 2B is a plan view for explaining a method of writing data to the magnetoresistance effect element according to the exemplary embodiment of the present invention.
  • FIG. 1A is a perspective view showing a configuration of a main part of a magnetoresistive effect element according to an embodiment of the present invention.
  • FIG. 1B is a plan view showing a configuration of a main part of the magnetoresistive effect element
  • FIG. 3A is a cross-sectional view for explaining a method of reading data from the magnetoresistive effect element according to the exemplary embodiment of the present invention.
  • FIG. 3B is a cross-sectional view for explaining a method of reading data from the magnetoresistive effect element according to the exemplary embodiment of the present invention.
  • FIG. 4 is a graph showing the Ru film thickness dependence of the strength of antiparallel magnetic coupling when Ru is used for the nonmagnetic insertion layer.
  • FIG. 5 is a circuit diagram showing an example of the configuration of one magnetic memory cell according to the embodiment of the present invention.
  • FIG. 6 is a plan view showing an example of the layout of the magnetic memory cell according to the embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a configuration of the magnetic memory cell of FIG. 6 taken along the line ABCD.
  • FIG. 8 is a block diagram showing an example of the configuration of the MRAM in which the magnetic memory cells according to the embodiment of the present invention are integrated.
  • FIG. 1A is a perspective view showing a configuration of a main part of a magnetoresistive effect element according to an embodiment of the present invention.
  • an xyz orthogonal coordinate system is defined as shown in FIG. 1A.
  • FIG. 1B is an xy plan view showing the configuration of the main part of the magnetoresistive effect element.
  • the white circles and the white circles indicate the upward and downward magnetization directions perpendicular to the paper surface (the same applies hereinafter). If both are present, it indicates that both orientations are possible.
  • FIG. 1C is an xz sectional view showing a configuration of a main part of the magnetoresistive effect element.
  • the arrow indicates the direction of magnetization (the same applies hereinafter).
  • An indication of both orientations indicates that both orientations can be taken.
  • the magnetoresistive effect element 80 includes a magnetization free layer 10, a nonmagnetic insertion layer 40, a magnetic insertion layer 50, a spacer layer 20, a first magnetization fixed layer 30, Second magnetization fixed layers 15a and 15b.
  • the magnetization free layer 10 is provided extending in the x direction.
  • the nonmagnetic insertion layer 40 is provided adjacent to the magnetization free layer 10.
  • the magnetic insertion layer 50 is provided adjacent to the nonmagnetic insertion layer 40 on the side opposite to the magnetization free layer 10.
  • the spacer layer 20 is provided adjacent to the magnetic insertion layer 50 on the side opposite to the nonmagnetic insertion layer 40.
  • the first magnetization fixed layer 30 is provided adjacent to the spacer layer 20 on the side opposite to the magnetic insertion layer 50.
  • the second magnetization fixed layers 15 a and 15 b are provided adjacent to both ends of the magnetization free layer 10.
  • the spacer layer 20 is preferably made of a nonmagnetic insulator.
  • the magnetic insertion layer 50, the spacer layer 20, and the magnetization fixed layer 30 function as a magnetic tunnel junction (MTJ) exhibiting a TMR (Tunneling MagnetoResistance) effect.
  • the spacer layer 20 may be made of a conductor or a semiconductor.
  • the magnetic insertion layer 50, the spacer layer 20, and the magnetization fixed layer 30 function as a spin valve exhibiting a GMR (Giant MagnetoResistance) effect.
  • the magnetization free layer 10, the magnetic insertion layer 50, the first magnetization fixed layer 30, and the second magnetization fixed layers 15a and 15b are made of a ferromagnetic material.
  • FIG. 1C the magnetization directions of the magnetization free layer 10, the magnetic insertion layer 50, the first magnetization fixed layer 30, and the second magnetization fixed layers 15a and 15b are indicated by arrows.
  • the magnetizations of the magnetization free layer 10, the magnetic insertion layer 50, the first magnetization fixed layer 30, and the second magnetization fixed layers 15a and 15b are all substantially parallel to the z-axis. Is directed.
  • the magnetization free layer 10, the magnetic insertion layer 50, the first magnetization fixed layer 30, and the second magnetization fixed layer 15 are formed of a material having perpendicular magnetization or a laminated film. It is preferable.
  • the laminated film in this case may be a laminated film of ferromagnetic materials or a laminated film made of a ferromagnetic material and a nonmagnetic material.
  • the magnetization free layer 10 includes magnetization fixed portions 11a and 11b, a domain wall moving unit 13, and domain wall pin sites 12a and 12b.
  • the magnetic insertion layer 50 is provided so as to overlap with at least a part of the domain wall motion part 13.
  • the magnetization pinned portions 11a and 11b are provided with second magnetization pinned layers 15a and 15b adjacent to each other, and the magnetization directions of the magnetization pinned portions 11a and 11b are thus fixed in substantially antiparallel directions. Yes.
  • the domain wall moving part 13 is formed such that its magnetization can be reversed between the + z direction and the ⁇ z direction.
  • a domain wall is formed at one of the domain wall pin site 12a and the domain wall pin site 12b according to the magnetization directions of the magnetization fixed portions 11a and 11b and the domain wall moving unit 13.
  • the domain wall pin sites 12a and 12b have a function of stably retaining the domain wall when no magnetic field or current is applied to the system.
  • the domain wall pin sites 12a and 12b may be devised to intentionally increase the pinning potential.
  • a dent is provided at that position, or the domain wall moving part 13 is made smaller than the magnetization fixed parts 11a and 11b, and the yz cross-sectional area at that position is substantially equal to the cross-sectional area of the magnetization fixed parts 11a and 11b.
  • discontinuity For example, discontinuity.
  • the magnetization fixed portions 11a and 11b and the first magnetization fixed layer 30 are electrically connected to different external wirings.
  • the magnetization fixed portions 11a and 11b may be electrically connected to an external wiring through the second magnetization fixed layers 15a and 15b.
  • the magnetoresistive effect element 80 is a three-terminal element.
  • an electrode layer for contact with the wiring is provided on the first magnetization fixed layer 30 and the magnetization free layer 10 or the second magnetization fixed layer 15. It is preferable to provide them adjacent to each other.
  • FIG. 1 A method for writing data to the magnetoresistive element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • FIG. 1 A method for writing data to the magnetoresistive effect element 80 will be described.
  • the “1” state is defined as the domain wall moving unit 13 magnetized in the ⁇ z direction (FIG. 2B).
  • the magnetization of the first magnetization fixed unit 11a is fixed in the + z direction and the magnetization of the second magnetization fixed unit 11b is fixed in the ⁇ z direction, as shown in FIGS. 2A and 2B. Is done.
  • the magnetization directions of the magnetization fixed portions 11a and 11b are not limited to the above-described directions as long as they are substantially antiparallel to each other. Needless to say, the definition of the relationship between the data value and the magnetization direction of the domain wall motion unit 13 is not limited to the above case.
  • the domain wall is formed at the domain wall pin site 12b in the “0” state, and the domain wall is formed at the domain wall pin site 12a in the “1” state.
  • the domain wall is moved between the domain wall pin sites 12 a and 12 b, whereby desired data is written in the magnetoresistive effect element 80.
  • the magnetoresistive effect element 80 is in the “0” state of FIG. 2A, if a write current flows in the + x direction (that is, if conduction electrons flow in the ⁇ x direction as shown by the arrow in FIG. 2A).
  • the domain wall at the domain wall pin site 12b receives the spin transfer torque due to the conduction electrons (spin polarized electrons), moves in the same direction as the conduction electrons, and reaches the domain wall pin site 12a. Further, when the magnetoresistive element 80 is in the “1” state of FIG. 2B, when a write current flows in the ⁇ x direction (that is, when conduction electrons flow in the + x direction as indicated by the arrows in FIG. 2B). The domain wall existing at the domain wall pin site 12a receives the spin transfer torque due to the conduction electrons (spin polarized electrons), moves in the same direction as the conduction electrons, and reaches the domain wall pin site 12b. In this way, writing from the “0” state to the “1” state and from the “1” state to the “0” state can be performed.
  • magnetic interaction with the second magnetization fixed layer 15 can be used. The same applies when a write current is passed in the + x direction when the magnetoresistive effect element 80 is in the “1” state shown in FIG. 2B, that is, when data “1” is written.
  • FIG. 3A and 3B are cross-sectional views for explaining a method of reading data from the magnetoresistive effect element according to the embodiment of the present invention.
  • data is stored in the magnetization direction of the domain wall motion unit 13.
  • the domain wall motion part 13 is connected to the magnetic insertion layer 50 through the nonmagnetic insertion layer 40, and the magnetic insertion layer 50 is connected to the first magnetization fixed layer 30 through the spacer layer 20.
  • whether the magnetization direction of the domain wall moving part 13 and the magnetization direction of the magnetic insertion layer 50 are parallel or anti-parallel depends on the selection of the nonmagnetic insertion layer 40.
  • FIG. 3A and FIG. 3B show a case where they are antiparallel.
  • a Ta film having a thickness of 1 nm or less as the nonmagnetic insertion layer 40.
  • a Ru film having a film thickness of about 0.8 nm or about 2 nm as the nonmagnetic insertion layer 40.
  • the magnetoresistive effect In reading data from the magnetoresistive effect element 80, the magnetoresistive effect (MR) is used. Due to the magnetoresistive effect, the resistance value of the magnetic tunnel junction (or spin valve) formed by the magnetic insertion layer 50, the spacer layer 20, and the first magnetization fixed layer 30 varies depending on the magnetization direction of the magnetic insertion layer 50. Therefore, data can be read by passing a read current between the magnetization free layer 10 and the first magnetization fixed layer 30. For example, as shown in FIG. 3A, the high resistance state is realized when the magnetization direction of the magnetic insertion layer 50 and the magnetization direction of the first magnetization fixed layer 30 are antiparallel. On the other hand, the low resistance state is realized when the magnetization direction of the magnetic insertion layer 50 and the magnetization direction of the first magnetization fixed layer 30 are parallel as shown in FIG. 3B. Data can be read by measuring the high resistance state and the low resistance state.
  • the material selection of the magnetization free layer 10 that performs writing by domain wall movement by current and the material selection of the magnetic insertion layer 50 that corresponds to the magnetization inversion layer that performs reading by the magnetoresistance effect are independent. Can be done. For this reason, the domain wall motion writing can be realized with a low current and a high MR output with high MR.
  • the material of the magnetization free layer 10, the first magnetization fixed layer 30, and the second magnetization fixed layer 15 is a magnetic material having perpendicular magnetization, and is at least one material selected from Fe, Co, and Ni. It is preferable to contain. Furthermore, perpendicular magnetic anisotropy can be stabilized by including Pt and Pd.
  • B, C, N, O, Al, Si, P, Ti, V, Cr, Mn, Cu, Zn, Zr, Nb, Mo, Tc, Ru, Rh, Ag, Hf, Ta, W , Re, Os, Ir, Au, Sm, and the like can be added so that desired magnetic properties are expressed.
  • a layer containing any one material selected from Fe, Co, and Ni can be laminated with a different layer to develop perpendicular magnetic anisotropy. Specific examples include Co / Pd, Co / Pt, Co / Ni, Co / Fe, Fe / Au, Fe / Pt, Fe / Pd, and Fe / Ni laminated films.
  • the magnetic insertion layer 50 is magnetically coupled in parallel or antiparallel to the magnetization free layer 10 via the nonmagnetic insertion layer 40, it does not necessarily have perpendicular magnetization.
  • the same material as the material of the magnetization free layer 10, the first magnetization fixed layer 30, and the second magnetization fixed layer 15 can be used.
  • the in-plane magnetization film preferably includes at least one material selected from Fe, Co, and Ni.
  • B, C, N, O, Al, Si, P, Ti, V, Cr, Mn, Cu, Zn, Zr, Nb, Mo, Tc, Ru, Rh, Ag, Hf, Ta, W , Re, Os, Ir, Au, Sm, and the like can be added so that desired magnetic properties are expressed.
  • Fe, Co, Ni, CoFe, NiFe, CoFeNi, CoFeB, and the like are suitable.
  • the nonmagnetic insertion layer 40 is a material that magnetically couples the magnetization free layer 10 and the magnetic insertion layer 50, and includes Ti, V, Cr, Mn, Cu, Zn, Zr, Nb, Mo, Tc, Ru, and Rh. It is preferable to include at least one material selected from Ag, Hf, Ta, W, Re, Os, Ir, Au, and Sm.
  • FIG. 4 is a graph showing the Ru film thickness dependence of the strength at which the magnetization of the magnetization free layer 10 and the magnetization of the magnetic insertion layer 50 are coupled antiparallel when the nonmagnetic insertion layer 40 is Ru. is there.
  • the vertical axis represents the strength [Oe] of antiparallel magnetic coupling
  • the horizontal axis represents the film thickness of Ru.
  • the spacer layer 20 is preferably made of an insulator.
  • Specific examples of the material of the spacer layer 20 include Mg—O, Al—O, Al—N, Ni—O, and Hf—O.
  • the present invention can also be implemented using a semiconductor or a metal material. Specifically, Cr, Al, Cu, Zn and the like are exemplified.
  • FIG. 5 is a circuit diagram showing an example of the configuration of one magnetic memory cell 90 according to the embodiment of the present invention.
  • the magnetoresistive effect element 80 is a three-terminal element. Of the three terminals, the terminal connected to the first magnetization fixed layer 30 is connected to the ground line 101 (GL) for reading. On the other hand, two terminals connected to both ends of the magnetization free layer 10 are respectively connected to the first source / drain of the two transistors 100a and 100b.
  • the second sources / drains of the transistors 100a and 100b are connected to bit lines 102a (BLa) and 102b (BLb) for writing, respectively.
  • the gate electrodes of the transistors 100a and 100b are connected to the word line 103 (WL).
  • the magnetic memory cells 90 shown in FIG. 5 are arranged in an array and connected to a peripheral circuit, thereby forming a magnetic random access memory (MRAM).
  • the word line 103 is set to “high” and the transistors 100a and 100b are set to “ON”.
  • One of the bit lines 102a (BLa) and 102b (BLb) is set to “high” and the other is set to “low”. Since the direction of the write current flowing through the magnetization free layer 10 changes depending on which of the bit lines 102a (BLa) and 102b (BLb) is “high” and which is “low”, data to the magnetoresistive effect element 80 Can be written.
  • the word line 103 is set to “high” and the transistors 100 a and 100 b are set to “ON”.
  • One of the bit lines 102a (BLa) and 102b (BLb) is set to “high” and the other is set to “open”.
  • a current passing through the magnetoresistive effect element 80 flows from one of the bit lines 102a (BLa) and 102b (BLb) to the ground line 101 (GL)
  • high-speed reading by the magnetoresistive effect is possible.
  • the setting of the circuit shown in FIG. 5 and the circuit described here is merely an example of a method for carrying out the present invention, and can be implemented by other circuit configurations.
  • FIG. 6 is an xy plan view showing an example of the layout of the magnetic memory cell 90 according to the embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a configuration of the magnetic memory cell of FIG. 6 taken along the line ABCD.
  • NMOS transistors 100 a and 100 b are formed on the substrate 100.
  • the gates of the NMOS transistors 100a and 100b extend in the x-axis direction and are used as the word line 103 (WL).
  • the first source / drain 111a of the NMOS transistor 100a is connected to the magnetization fixed layer 15a via the contact 112 and the wiring layer 113, and the second source / drain 111b is connected to the contact 114 and the wiring layer.
  • the first source / drain 116a of the NMOS transistor 100b is connected to the magnetization fixed layer 15b via the contact 117 and the wiring layer 118, and the second source / drain 116b connects the contact 119 and the wiring layer 120 to each other.
  • the bit lines 102a and 102b extend in the y-axis direction.
  • an electrode layer 121 is formed on the magnetization fixed layer 30 of the magnetoresistive effect element 80, and the electrode layer 121 is connected to the ground line 101 (GL) via the contact 122.
  • the ground line 101 (GL) extends in the x-axis direction.
  • Such a layout is suitable for reducing the area of the magnetic memory cell 90.
  • the magnetic memory cell 90 can be formed using other layouts.
  • the NMOS transistors 100a and 100b are provided along the y-axis direction, but the NMOS transistors 100a and 100b may be provided along the x-axis direction.
  • FIG. 8 is a block diagram showing an example of the configuration of the MRAM in which the magnetic memory cells according to the embodiment of the present invention are integrated.
  • the MRAM 95 includes a memory array 91 in which a plurality of magnetic memory cells 90 are arranged in a matrix.
  • the memory array 91 includes reference cells 90r that are referred to when data is read, together with the magnetic memory cells 90 used for data recording described in FIG.
  • one column is a reference cell 90r.
  • the structure of the reference cell 90r is the same as that of the magnetic memory cell 90.
  • the MTJ of the reference cell 90r has a resistance R0.5 intermediate between the resistance R0 when data “0” is stored and the resistance R1 when data “1” is stored.
  • two columns can be used as reference cells 90r, one of which can be used as a reference cell 90r for resistor R0, and the other can be used as a reference cell 90r for resistor R1.
  • a resistor 0.5 is created from the reference cell 90r of the resistor R0 and the reference cell 90r of the resistor R1, and is used for reading.
  • the word line WL (103) and the ground line GL (101) each extend in the x-axis direction.
  • One end of the word line WL is connected to the X-side control circuit 92.
  • the X-side control circuit 92 selects the word line WL connected to the target magnetic memory cell 90 as the selected word line WL during the data write operation and the read operation.
  • Each of the bit lines BLa (102a) and BLb (102b) extends in the y-axis direction, and one end thereof is connected to the Y-side control circuit 93.
  • the Y-side control circuit 93 selects the bit lines BLa and BLb connected to the target magnetic memory cell 90 as the selected bit lines BLa and BLb during the data write operation and the read operation.
  • the control circuit 94 controls the X-side control circuit 92 and the Y-side control circuit 93 during a data write operation and a read operation.
  • the X side control circuit 92 selects the selected word line WL. As a result, the selected word line WL is pulled up to the “high” level, and the NMOS transistors 100a and 100b are turned “ON”.
  • the Y-side control circuit 93 selects the selected bit lines BLa and BLb. Accordingly, one of the selected bit lines BLa and BLb is pulled up to the “high” level, and the other is pulled down to the “Low” level.
  • the X-side control circuit 92, the Y-side control circuit 93, and the control circuit 94 for controlling them constitute a “write current supply circuit” for supplying a write current to the magnetic memory cell 90.
  • the X side control circuit 92 selects the selected word line WL. As a result, the selected word line WL is pulled up to the “high” level, and the NMOS transistors 100a and 100b are turned “ON”.
  • the Y-side control circuit 93 selects the selected bit lines BLa and BLb. Thereby, one of the selected bit lines BLa and BLb is pulled up to the “high” level, and the other is set to “open”.
  • the read current from one of the selected bit lines BLa and BLb is, for example, the second magnetization fixed layer 15, the magnetization free layer 10, the nonmagnetic insertion layer 40, the magnetic insertion layer 50, the spacer layer 20, and the first It flows to the ground line GL via the magnetization fixed layer 30.
  • the potential of the bit line BL through which the read current flows or the magnitude of the read current is determined by a magnetic tunnel junction (or a magnetic tunnel junction formed by the magnetoresistive effect 50, the spacer layer 20, and the first magnetization fixed layer 30). It depends on the change of the resistance value of the spin valve.
  • the X-side control circuit 92, the Y-side control circuit 93, and the control circuit 94 that controls them constitute a “read current supply and sense circuit” for supplying and reading the read current to the memory cell 80.
  • the magnetoresistive effect element includes the magnetization free layer that constitutes the domain wall motion part for writing, and the magnetic insertion layer (so-called free layer) that constitutes the magnetic tunnel junction (MTJ) for reading.
  • the magnetization free layer that constitutes the domain wall motion part for writing
  • the magnetic insertion layer that constitutes the magnetic tunnel junction (MTJ) for reading.
  • MTJ magnetic tunnel junction
  • optimization of the magnetic characteristics as the writing domain wall moving part and optimization of the magnetic characteristics as the magnetic insertion layer of the reading MTJ can be performed independently.
  • the write current can be reduced sufficiently small and the read magnetoresistance effect can be sufficiently increased. That is, it is possible to provide a magnetoresistive element and an MRAM in which the write current is sufficiently reduced and the read magnetoresistive effect is sufficiently large.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

　磁気抵抗効果素子は、磁化自由層と、磁化自由層に隣接して設けられた非磁性挿入層と、非磁性挿入層に隣接して磁化自由層とは反対側に設けられた磁性挿入層と、磁性挿入層に隣接して非磁性挿入層とは反対側に設けられたスペーサ層と、スペーサ層に隣接して磁性挿入層とは反対側に設けられた第１の磁化固定層とを具備する。磁化自由層及び第１の磁化固定層は、膜面に略垂直方向の磁化成分を有する。磁化自由層は、二つの磁化固定部と、二つの磁化固定部の間に配置される磁壁移動部とを備える。二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に固定される。磁壁移動部は、膜面垂直方向の磁気異方性を有する。

Description

磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
　本発明は、磁気抵抗効果素子、及び磁気ランダムアクセスメモリに関する。
　磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ：ＭＲＡＭ）は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され開発が行われている。ＭＲＡＭでは記憶素子として磁性体を用い、磁性体の磁化の向きに対応させて情報を記憶する。この磁性体の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。ＭＲＡＭを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、非特許文献１によれば０．５ｍＡ以下への低減、さらに好ましくは０．２ｍＡ以下への低減が求められている。
　ＭＲＡＭへの情報の書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に電流を流すことで発生する磁界によって磁性記憶素子の磁化の方向をスイッチングさせる方法である。この方法は磁界による磁化反転となるため、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭを実現する上では好適である。しかしながら熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数１０Ｏｅ（エールステッド）程度となり、このような磁界を発生させるためには数ｍＡ程度の電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
　近年このような問題を解決する方法として、以下の２つの方法が提案されている。第１の方法は、スピン注入磁化反転を利用することである。これは反転可能な磁化を有する第１の磁性層と、それに電気的に接続され、磁化が固定された第２の磁性層から構成された積層膜において、第２の磁性層と第１の磁性層の間で電流を流したときのスピン偏極した伝導電子と第１の磁性層中の局在電子との間の相互作用を利用して第１の磁性層の磁化を反転する方法である。スピン注入磁化反転はある電流密度以上のときに起こることから、素子のサイズが小さくなれば、書き込みに要する電流は低減される。すなわちスピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第１の磁性層と第２の磁性層の間には絶縁層が設けられ、書き込みの際には比較的大きな電流をこの絶縁層に流さなければならず、書き換え耐性や信頼性が課題となる。また、一般的には書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。つまりスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁があると言える。
　もう一つの方法は、電流駆動磁壁移動現象を利用することである。電流駆動磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流駆動磁壁移動現象を利用したＭＲＡＭは、例えば特許文献１～５に開示されている。特に、特許文献３は、膜厚方向に磁化を有する磁性体膜で構成された磁気抵抗効果素子を開示している。
　電流駆動磁壁移動現象を利用したＭＲＡＭは、一般的には反転可能な磁化を有する第１の磁性層の両端部の磁化が互いに略反平行となるように固定されている。このような磁化配置のとき、第１の磁性層内には磁壁が導入される。ここで、非特許文献２で報告されているように、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第１の磁性層内に電流を流すことにより書き込みが可能となる。電流駆動磁壁移動もある電流密度以上のときに起こることから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したＭＲＡＭ素子では、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路は別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることがわかる。
　しかし、発明者は、今回、以下の事実を発見した。
　電流駆動磁壁移動を利用したＭＲＡＭでは、書き込み電流の絶対値が比較的大きくなってしまうことが懸念される。非特許文献２のほかにも、電流誘起磁壁移動の観測は数多く報告されているが、概ね磁壁移動には１×１０８［Ａ／ｃｍ２］程度の電流密度を要している。この場合、例えば磁壁移動の起こる層の幅を１００ｎｍ、膜厚を１０ｎｍとした場合の書き込み電流は１ｍＡとなる。これ以下に書き込み電流を低減するためには膜厚を薄くすればよいが、膜厚を薄くすると書き込みに要する電流密度は更に上昇してしまうことが知られている（例えば、非特許文献３参照）。
　また、電流駆動磁壁移動を起こすためには、磁壁移動の起こる層の幅を数１０ｎｍ以下に低減する必要があるが、このことは、加工技術の点で大いなる困難を伴う。加えて、磁壁移動のために１×１０８［Ａ／ｃｍ２］に近い電流密度を使用することには、エレクトロンマイグレーションや温度上昇の影響が懸念される。
　以上を解決する方法として、発明者は以下の磁気抵抗効果素子を考えた。すなわち、その磁気抵抗効果素子は、磁化自由層と、磁化自由層に隣接して設けられるスペーサ層と、スペーサ層に隣接して磁化自由層とは反対側に設けられる第１の磁化固定層と、磁化自由層に隣接して設けられる少なくとも二つの第２の磁化固定層とを具備している。磁化自由層と第１の磁化固定層と第２の磁化固定層は、膜面に略垂直方向の磁化成分を有している。磁化自由層は、二つの磁化固定部と、二つの磁化固定部の間に配置される磁壁移動部とを備えている。磁化自由層を構成するそれら二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に、二つの第２の磁化固定層により固定されている。磁壁移動部は、膜面垂直方向の磁気異方性が付与されている。磁化自由層の磁壁移動部と、スペーサ層と、第１の磁化固定層とは磁気トンネル接合（Ｍａｇｎｅｔｉｃ　Ｔｕｎｎｅｒｉｎｇ　Ｊｕｎｃｔｉｏｎ：ＭＴＪ）を構成している。
　この発明者の考えた磁気抵抗効果素子では、情報の書き込み動作時に、書き込み電流は、二つの第２の磁化固定層の一方、磁化自由層、及び二つの第２の磁化固定層の他方を経由する。一方、情報の読み出し動作時に、読み出し電流は、二つの第２の磁化固定層の一方、磁化自由層、スペーサ層、及び第１の磁化固定層を経由する。
　このように、この磁気抵抗効果素子は、垂直磁気異方性を有する磁性膜を用い、磁壁移動現象を利用している。それにより、書き込み電流が十分に小さく低減され、且つ電流密度自体も低減された、電流駆動磁壁移動現象を利用して磁化反転を行う磁気抵抗効果素子、及びそれをメモリセルとして使用するＭＲＡＭが提供される。
　しかしながら、この磁気抵抗効果素子は、書き込み用の磁壁移動部を構成する磁化自由層と、読み出し用の磁気トンネル接合（ＭＴＪ）を構成する磁化自由層（磁壁移動部）とが兼用となる。そのため、書き込み用磁壁移動部としての磁気特性の最適化と、読み出し用ＭＴＪの磁化自由層（磁壁移動部）としての磁気特性の最適化とが、各々独立に行うことができない。その結果、書込み電流の低減と、読出し磁気抵抗効果（ＭＲ）の増大が両立しなかった。
特開２００５－１２３６１７号公報 特開２００５－１９１０３２号公報 特開２００６－７３９３０号公報 特開２００６－２７００６９号公報 特開２００６－２８７０８１号公報
２００６　Ｓｙｍｐｏｓｉｕｍ　Ｏｎ　ＶＬＳＩ　Ｃｉｒｃｕｉｔｓ，　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ，ｐ．１３６（２００６）． Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｌｅｔｔｅｒｓ，ｖｏｌ．９２，Ｎｏ．７，０７７２０５（２００４）． Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，ｖｏｌ．４５，Ｎｏ．５Ａ，ｐｐ．３８５０－３８５３（２００６）． Ｅｕｒｏｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ，ｖｏｌ．６９，ｐｐ．９９０－９９６（２００５）． Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ，ｖｏｌ．９０，１３２５０７（２００７）． Ｊｏｕｒｎａｌ　ｏｆ　Ｍａｇｎｅｔｉｓｍ　ａｎｄ　Ｍａｇｎｅｔｉｃ　Ｍａｔｅｒｉａｌｓ，ｖｏｌ．２４７，　ｐｐ．１５３－１５８（２００２）．
　本発明の目的は、書き込み電流が十分に小さく低減され、且つ読み出し磁気抵抗効果が十分に大きい磁気抵抗効果素子、及びＭＲＡＭを提供することにある。
　本発明の磁気抵抗効果素子は、磁化自由層と、非磁性挿入層と、磁性挿入層と、スペーサ層と、第１の磁化固定層とを具備する。非磁性挿入層は、磁化自由層に隣接して設けられている。磁性挿入層は、非磁性挿入層に隣接して、磁化自由層とは反対側に設けられている。スペーサ層は、磁性挿入層に隣接して、非磁性挿入層とは反対側に設けられている。第１の磁化固定層は、スペーサ層に隣接して、磁性挿入層とは反対側に設けられている。磁化自由層及び第１の磁化固定層は、膜面に略垂直方向の磁化成分を有している。磁化自由層は、二つの磁化固定部と、二つの磁化固定部の間に配置される磁壁移動部とを備えている。二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に固定されている。磁壁移動部は、膜面垂直方向の磁気異方性を有している。
　本発明の磁気ランダムアクセスメモリは、上記の磁気抵抗効果素子を備え、かつアレイ状に配置された複数のメモリセルを具備している。
　本発明により、書き込み電流が十分に小さく低減され、且つ読み出し磁気抵抗効果が十分に大きい磁気抵抗効果素子、及びこれをメモリセルとして使用するＭＲＡＭを提供することができる。
図１Ａは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す斜視図である。 図１Ｂは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す平面図である。 図１Ｃは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す断面図である。 図２Ａは、本発明の実施の形態に係る磁気抵抗効果素子へのデータの書き込み方法を説明するための平面図である。 図２Ｂは、本発明の実施の形態に係る磁気抵抗効果素子へのデータの書き込み方法を説明するための平面図である。 図３Ａは、本発明の実施の形態に係る磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 図３Ｂは、本発明の実施の形態に係る磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。 図４は、非磁性挿入層にＲｕを用いた場合における反平行磁気結合の強さのＲｕ膜厚依存性を示すグラフである。 図５は、本発明の実施の形態に係る磁気メモリセルの１セル分の構成の一例を示す回路図である。 図６は、本発明の実施の形態に係る磁気メモリセルのレイアウトの一例を示す平面図である。 図７は、図６の磁気メモリセルのＡ－Ｂ－Ｃ－Ｄ断面における構成を示す断面図ある。 図８は、本発明の実施の形態に係る磁気メモリセルが集積化されたＭＲＡＭの構成の一例を示すブロック図である。
　以下、本発明の磁気抵抗効果素子、及びＭＲＡＭの実施の形態に関して、添付図面を参照して説明する。
（磁気抵抗効果素子の構成）
　図１Ａは、本発明の実施の形態に係る磁気抵抗効果素子の主要部の構成を示す斜視図である。以下では、図１Ａに示されているようにｘｙｚ直交座標系を定義して説明を行う。図１Ｂは、その磁気抵抗効果素子主要部の構成を示すｘ－ｙ平面図である。ここで、白丸に点及び白丸にバツの記号は、紙面に垂直上向き及び下向きの磁化の向きを示す（以下同様）。両方ある場合には、両方の向きを取り得ることを示している。図１Ｃは、その磁気抵抗効果素子の主要部の構成を示すｘ－ｚ断面図である。ここで、矢印は、磁化の向きを示す（以下同様）。両方の向きを示すものは、両方の向きを取り得ることを示している。
　図１Ａに示されているように、磁気抵抗効果素子８０は、磁化自由層１０と、非磁性挿入層４０と、磁性挿入層５０と、スペーサ層２０と、第１の磁化固定層３０と、第２の磁化固定層１５ａ、１５ｂとを具備する。磁化自由層１０は、ｘ方向に延伸して設けられている。非磁性挿入層４０は、磁化自由層１０に隣接して設けられている。磁性挿入層５０は、非磁性挿入層４０に隣接して磁化自由層１０とは反対側に設けられている。スペーサ層２０は、磁性挿入層５０に隣接して非磁性挿入層４０と反対側に設けられている。第１の磁化固定層３０は、スペーサ層２０に隣接して磁性挿入層５０とは反対側に設けられている。第２の磁化固定層１５ａ、１５ｂは、磁化自由層１０の両端に隣接して設けられている。
　スペーサ層２０は、好適には、非磁性の絶縁体から構成される。この場合、磁性挿入層５０、スペーサ層２０、磁化固定層３０は、ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ　ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果を示す磁気トンネル接合（ＭＴＪ）として機能する。スペーサ層２０は、導体や半導体により構成されても構わない。この場合、磁性挿入層５０、スペーサ層２０、磁化固定層３０は、ＧＭＲ（Ｇｉａｎｔ　ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果を示すスピンバルブとして機能する。
　磁化自由層１０、磁性挿入層５０、第１の磁化固定層３０、及び第２の磁化固定層１５ａ、１５ｂは強磁性体により構成される。図１Ｃには、磁化自由層１０、磁性挿入層５０、第１の磁化固定層３０、及び第２の磁化固定層１５ａ、１５ｂの磁化の向きが矢印で示されている。図１Ｃに示されているように、磁化自由層１０、磁性挿入層５０、第１の磁化固定層３０、及び第２の磁化固定層１５ａ、１５ｂの磁化は、いずれもｚ軸に略平行方向を向けられている。このような磁化方向を実現させるために、磁化自由層１０、磁性挿入層５０、第１の磁化固定層３０、及び第２の磁化固定層１５は垂直磁化を有する材料、または積層膜により形成されることが好ましい。この場合の積層膜とは、強磁性体同士の積層膜でもよいし、強磁性体と非磁性体からなる積層膜でもよい。
　図１Ｂに示されているように、磁化自由層１０は、磁化固定部１１ａ、１１ｂ、磁壁移動部１３、及び磁壁ピンサイト１２ａ、１２ｂを備えている。図１Ｃに示されているように、磁性挿入層５０は磁壁移動部１３の少なくとも一部とオーバーラップするように設けられている。磁化固定部１１ａ、１１ｂには、第２の磁化固定層１５ａ、１５ｂが隣接して設けられ、且つ、これにより、磁化固定部１１ａ、１１ｂの磁化方向は、互いに略反平行方向に固定されている。また磁壁移動部１３は、その磁化が＋ｚ方向、－ｚ方向の間で反転可能であるように形成されている。このとき、磁化固定部１１ａ、１１ｂ、及び磁壁移動部１３の磁化の方向に応じて、磁壁ピンサイト１２ａと磁壁ピンサイト１２ｂのいずれか一方に磁壁が形成されることになる。磁壁ピンサイト１２ａ、１２ｂは、この系に磁界や電流が印加されていない場合に、この磁壁を安定に停留させる機能を有する。なお、図１Ａ～図１Ｃに示されるような構造では、磁壁ピンサイト１２ａ、１２ｂとして特別な構造を設けなくても、自然に磁壁をピニングできることがマイクロマグネティクス計算から判明している。しかしながら、意図的にピニングポテンシャルをより強くするような工夫が磁壁ピンサイト１２ａ、１２ｂになされてもよい。例えば、その位置に窪みを設けることや、磁壁移動部１３を磁化固定部１１ａ、１１ｂより小さくしてその位置でのｙ－ｚ断面積を、磁化固定部１１ａ、１１ｂの断面積に対して略不連続にすることなどである。
　磁化固定部１１ａ、１１ｂ、及び第１の磁化固定層３０は、外部の異なる配線に電気的に接続される。ここで磁化固定部１１ａ、１１ｂは、第２の磁化固定層１５ａ、１５ｂを通って外部の配線に電気的に接続されてもよい。このように磁気抵抗効果素子８０は３端子の素子となる。また図１Ａ～図１Ｃには示されていないが、この他に、配線とのコンタクトのための電極層を第１の磁化固定層３０、及び磁化自由層１０または第２の磁化固定層１５に隣接させて設けることが好ましい。
（書き込み方法）
　磁気抵抗効果素子８０へのデータの書き込み方法について説明する。図２Ａ及び図２Ｂは、本発明の実施の形態に係る磁気抵抗効果素子へのデータの書き込み方法を説明するための平面図である。図２Ａ、図２Ｂは、磁気抵抗効果素子８０が取り得る２つの状態、即ち、“０状態”と“１”状態とを模式的に示している。ここで、“０”状態とは、磁気抵抗効果素子８０にデータ“０”が書き込まれた状態をいい、“１”状態とは、磁気抵抗効果素子８０にデータ“１”が書き込まれた状態をいう。ただし、“０”状態は磁壁移動部１３が＋ｚ方向に（図２Ａ）、“１”状態は磁壁移動部１３が－ｚ方向に（図２Ｂ）磁化しているものと定義している。以下では、図２Ａ、図２Ｂに示されているように、第１の磁化固定部１１ａの磁化は＋ｚ方向に、第２の磁化固定部１１ｂの磁化は－ｚ方向に固定されているとして説明が行われる。なお、磁化固定部１１ａ、１１ｂの磁化方向は、互いに略反平行であればよく、上述の方向に限られない。また、データの値と磁壁移動部１３の磁化方向との関係に関する定義が上述の場合に限られないことは言うまでもない。
　上述のような磁化状態のとき、“０”状態では磁壁は磁壁ピンサイト１２ｂに、“１”状態では磁壁は磁壁ピンサイト１２ａに形成される。本実施形態では、磁化自由層１０中を流れる書き込み電流の向きを変えることにより、磁壁を磁壁ピンサイト１２ａ、１２ｂ間で移動させ、これにより所望のデータが磁気抵抗効果素子８０に書きこまれる。例えば、磁気抵抗効果素子８０が図２Ａの“０”状態にあるときに、＋ｘ方向に書き込み電流が流されると（即ち、図２Ａの矢印に示すように－ｘ方向に伝導電子が流されると）、磁壁ピンサイト１２ｂにあった磁壁は、伝導電子（スピン偏極電子）によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイト１２ａに至る。また磁気抵抗効果素子８０が図２Ｂの“１”状態にあるときに、－ｘ方向に書き込み電流が流されると（即ち、図２Ｂの矢印に示すように＋ｘ方向に伝導電子が流されると）、磁壁ピンサイト１２ａにあった磁壁は、伝導電子（スピン偏極電子）によるスピントランスファートルクを受け、伝導電子と同じ方向に移動し、磁壁ピンサイト１２ｂに至る。このようにして“０”状態から“１”状態へ、及び“１”状態から“０”状態への書き込みができる。
　また、磁気抵抗効果素子８０が図２Ａに示された“０”状態にあるときに、－ｘ方向に書き込み電流を流した場合、つまりデータ“０”を書き込んだ場合、磁壁は＋ｘ方向に移動しようとするが、磁化固定部１１ｂの磁化が十分強く固定されていれば、磁壁移動は起こらない。従って、磁化の方向を反転させない書き込み動作も可能である。或いは、磁化固定部１１ｂの磁化が磁壁移動により＋ｚ方向に反転しても、書き込み電流が切られたときに再び元の状態、すなわち－ｚ方向を向く状態に回復する手段を備えれば、上述のような磁化の方向を反転させない書き込み動作は可能となる。この回復の手段としては、第２の磁化固定層１５との磁気的相互作用が利用できる。磁気抵抗効果素子８０が図２Ｂに示された“１”状態にあるときに、＋ｘ方向に書き込み電流を流した場合、つまりデータ“１”を書き込んだ場合、も同様である。
（読み出し方法）
　次に、本実施例の磁気抵抗効果素子８０からのデータの読み出しについて説明する。図３Ａ及び図３Ｂは、本発明の実施の形態に係る磁気抵抗効果素子からのデータの読み出し方法を説明するための断面図である。これまでに述べたように、本実施形態では磁壁移動部１３の磁化方向でデータを記憶している。また、その磁壁移動部１３は非磁性挿入層４０を介して磁性挿入層５０に接続され、磁性挿入層５０はスペーサ層２０を介して第１の磁化固定層３０に接続されている。このとき、磁壁移動部１３の磁化方向と磁性挿入層５０の磁化方向とが平行となるか反平行となるかは、非磁性挿入層４０の選択によって異なる。図３Ａ、図３Ｂでは反平行となる場合を示している。ここで、平行となるためには、例えば、非磁性挿入層４０として膜厚１ｎｍ以下のＴａ膜を用いる方法がある。また、反平行となるためには、例えば、非磁性挿入層４０として膜厚０．８ｎｍ前後又は２ｎｍ前後のＲｕ膜を用いる方法がある。
　磁気抵抗効果素子８０からのデータの読み出しには、磁気抵抗効果（ＭＲ）を利用する。磁気抵抗効果により、磁性挿入層５０とスペーサ層２０と第１の磁化固定層３０とで構成された磁気トンネル接合（又はスピンバルブ）の抵抗値は、磁性挿入層５０の磁化方向によって異なる。したがって、磁化自由層１０と第１の磁化固定層３０との間で読み出し電流を流すことによりデータを読み出すことができる。例えば、図３Ａのように磁性挿入層５０の磁化の向きと第１の磁化固定層３０の磁化の向きとが反平行のときには高抵抗状態が実現される。一方、図３Ｂのように磁性挿入層５０の磁化の向きと第１の磁化固定層３０の磁化の向きとが平行のときには低抵抗状態が実現される。これら高抵抗状態及び低抵抗状態を計測することにより、データを読み出すことができる。
（磁気抵抗効果素子の利点）
　本実施形態の磁気抵抗効果素子８０は、電流による磁壁移動による書き込みを行う磁化自由層１０の材料選択と、磁気抵抗効果により読出しを行う磁化反転層に相当する磁性挿入層５０の材料選択を独立に行うことができる。そのため、磁壁移動書き込みの低電流化、高ＭＲ化による読み出しの高出力化が実現する。
　具体的な材料は以下に例示される。まず磁化自由層１０、第１の磁化固定層３０、及び第２の磁化固定層１５の材料は垂直磁化を有する磁性材料であって、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが好ましい。さらにＰｔやＰｄを含むことで垂直磁気異方性を安定化することができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって所望の磁気特性が発現されるように調整することができる。例えばＣｏ、Ｃｏ－Ｐｔ、Ｃｏ－Ｐｄ、Ｃｏ－Ｃｒ、Ｃｏ－Ｐｔ－Ｃｒ、Ｃｏ－Ｃｒ－Ｔａ、Ｃｏ－Ｃｒ－Ｂ、Ｃｏ－Ｃｒ－Ｐｔ－Ｂ、Ｃｏ－Ｃｒ－Ｔａ－Ｂ、Ｃｏ－Ｖ、Ｃｏ－Ｍｏ、Ｃｏ－Ｗ、Ｃｏ－Ｔｉ、Ｃｏ－Ｒｕ、Ｃｏ－Ｒｈ、Ｆｅ－Ｐｔ、Ｆｅ－Ｐｄ、Ｆｅ－Ｃｏ－Ｐｔ、Ｆｅ－Ｃｏ－Ｐｄ、Ｓｍ－Ｃｏなどが例示される。この他、Ｆｅ、Ｃｏ、Ｎｉのうちから選択されるいずれか一つの材料を含む層が、異なる層と積層されることにより垂直方向の磁気異方性を発現させることもできる。具体的にはＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｎｉ、Ｃｏ／Ｆｅ、Ｆｅ／Ａｕ、Ｆｅ／Ｐｔ、Ｆｅ／Ｐｄ、Ｆｅ／Ｎｉの積層膜などが例示される。
　磁性挿入層５０は非磁性挿入層４０を介して、磁化自由層１０と平行あるいは反平行に磁気結合するため、必ずしも垂直磁化を有しなくてもよい。垂直磁化を有する磁性材料であれば、前述の磁化自由層１０、第１の磁化固定層３０、及び第２の磁化固定層１５の材料と同様の材料が可能である。また、面内磁化膜であれば、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含むことが好ましい。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって所望の磁気特性が発現されるように調整することができる。例えば、Ｆｅ、Ｃｏ、Ｎｉ、ＣｏＦｅ、ＮｉＦｅ、ＣｏＦｅＮｉ、ＣｏＦｅＢなどが好適である。
　非磁性挿入層４０は磁化自由層１０と磁性挿入層５０とを磁気的に結合させる材料であって、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍから選択される少なくとも一つの材料を含むことが好ましい。例えば、図４は、非磁性挿入層４０をＲｕとした場合における、磁化自由層１０の磁化と磁性挿入層５０の磁化とが反平行に結合する強さのＲｕ膜厚依存性を示すグラフである。縦軸は反平行磁気結合の強さ［Ｏｅ］であり、横軸はＲｕの膜厚である。適切なＲｕ膜厚を設定することによって、磁化自由層１０の磁化と磁性挿入層５０の磁化とを反平行に結合させることができる。この場合、Ｒｕ膜厚としては０．８ｎｍ前後、あるいは２ｎｍ前後が適切である。
　スペーサ層２０は、絶縁体から構成されることが好ましい。スペーサ層２０の材料としては、具体的にはＭｇ－Ｏ、Ａｌ－Ｏ、Ａｌ－Ｎ、Ｎｉ－Ｏ、Ｈｆ－Ｏなどが例示される。ただし、この他に半導体や金属材料を用いても本発明は実施できる。具体的にはＣｒ、Ａｌ、Ｃｕ、Ｚｎなどが例示される。
（磁気メモリセルの回路構成及びレイアウト）
　次に、本実施形態の磁気抵抗効果素子８０を用いて構成された磁気メモリセル９０の回路構成、及びレイアウトについて説明する。図５は、本発明の実施の形態に係る１つの磁気メモリセル９０の構成の一例を示す回路図である。上述のとおり、磁気抵抗効果素子８０は、３端子素子である。その３端子のうちの第１の磁化固定層３０に接続される端子は、読み出しのためのグラウンド線１０１（ＧＬ）に接続される。一方、磁化自由層１０の両端に接続される２つの端子は、二つのトランジスタ１００ａ、１００ｂの第１ソース／ドレインにそれぞれに接続される。また、トランジスタ１００ａ、１００ｂの第２ソース／ドレインは、書き込みのためのビット線１０２ａ（ＢＬａ）、１０２ｂ（ＢＬｂ）にそれぞれ接続される。また、トランジスタ１００ａ、１００ｂのゲート電極はワード線１０３（ＷＬ）に接続される。更に、図５に示した磁気メモリセル９０は、後述されるように、アレイ状に配置され、周辺回路に接続され、これにより磁気ランダムアクセスメモリ（ＭＲＡＭ）が構成される。
　次に、図５に示された磁気メモリセル９０の書き込み、及び読み出し動作について説明する。まず書き込みを行う場合、ワード線１０３（ＷＬ）を“ｈｉｇｈ”にし、トランジスタ１００ａ、１００ｂを“ＯＮ”にする。また、ビット線１０２ａ（ＢＬａ）、１０２ｂ（ＢＬｂ）のいずれか一方を“ｈｉｇｈ”にし、他方を“ｌｏｗ”にする。ビット線１０２ａ（ＢＬａ）、１０２ｂ（ＢＬｂ）のどちらを“ｈｉｇｈ”にし、どちらを“ｌｏｗ”にするかで磁化自由層１０を流れる書き込み電流の方向が変わるため、磁気抵抗効果素子８０へのデータの書き込みが可能となる。
　また、読み出しを行う場合、ワード線１０３（ＷＬ）を“ｈｉｇｈ”にし、トランジスタ１００ａ、１００ｂを“ＯＮ”にする。またビット線１０２ａ（ＢＬａ）、１０２ｂ（ＢＬｂ）のいずれか一方を“ｈｉｇｈ”にし、他方を“ｏｐｅｎ”とする。このときビット線１０２ａ（ＢＬａ）、１０２ｂ（ＢＬｂ）のいずれか一方から磁気抵抗効果素子８０を貫通する電流がグラウンド線１０１（ＧＬ）へと流れるため、磁気抵抗効果による高速での読み出しが可能となる。ただし、図５に示された回路、及びここで述べられた回路の設定は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
　図５に示された回路構成を有する磁気メモリセル９０は、以下に示されるレイアウトで実現することが可能である。図６は、本発明の実施の形態に係る磁気メモリセル９０のレイアウトの一例を示すｘ－ｙ平面図である。図７は、図６の磁気メモリセルのＡ－Ｂ－Ｃ－Ｄ断面における構成を示す断面図である。図７に示されているように、基板１００にＮＭＯＳトランジスタ１００ａ、１００ｂが形成されている。図６に示されているように、ＮＭＯＳトランジスタ１００ａ、１００ｂのゲートは、ｘ軸方向に延設されており、ワード線１０３（ＷＬ）として使用される。図７に戻り、ＮＭＯＳトランジスタ１００ａの第１ソース／ドレイン１１１ａは、コンタクト１１２と配線層１１３とを介して磁化固定層１５ａに接続されており、第２ソース／ドレイン１１１ｂは、コンタクト１１４と配線層１１５とを介してビット線１０２ａ（ＢＬａ）に接続されている。一方、ＮＭＯＳトランジスタ１００ｂの第１ソース／ドレイン１１６ａは、コンタクト１１７と配線層１１８とを介して磁化固定層１５ｂに接続されており、第２ソース／ドレイン１１６ｂは、コンタクト１１９と配線層１２０とを介してビット線１０２ｂ（ＢＬｂ）に接続されている。図６に示されているように、ビット線１０２ａ、１０２ｂは、ｙ軸方向に延設されている。
　図７を再度に参照して、磁気抵抗効果素子８０の磁化固定層３０の上には電極層１２１が形成されており、電極層１２１は、コンタクト１２２を介してグラウンド線１０１（ＧＬ）に接続されている。図６に示されているように、グラウンド線１０１（ＧＬ）は、ｘ軸方向に延設されている。このようなレイアウトは、磁気メモリセル９０の面積を低減させるのに好適である。
　ただし、ここで示されているのは一例に過ぎず、他のレイアウトを用いても磁気メモリセル９０を形成することは可能である。例えば図６、図７ではＮＭＯＳトランジスタ１００ａ、１００ｂはｙ軸方向に沿って設けられているが、ＮＭＯＳトランジスタ１００ａ、１００ｂは、ｘ軸方向に沿って設けられても良い。この場合にはワード線１０３（ＷＬ）はＮＭＯＳトランジスタ１００ａ、１００ｂのゲートと接続されるように突起が形成されることが望ましい。
（ＭＲＡＭの構成と動作）
　次に、本発明の実施の形態に係るＭＲＡＭの構成及び動作について説明する。図８は、本発明の実施の形態に係る磁気メモリセルが集積化されたＭＲＡＭの構成の一例を示すブロック図である。図８に示されるように、ＭＲＡＭ９５は、複数の磁気メモリセル９０が行列状に配置されたメモリアレイ９１を具備している。このメモリアレイ９１は、図５で説明されたデータの記録に用いられる磁気メモリセル９０と共に、データ読み出しの際に参照されるリファレンスセル９０ｒを含んでいる。図８の例では、１列分がリファレンスセル９０ｒである。リファレンスセル９０ｒの構造は、磁気メモリセル９０と同じである。この場合、リファレンスセル９０ｒのＭＴＪは、データ“０”を記憶した場合の抵抗Ｒ０とデータ“１”を記憶した場合の抵抗Ｒ１との中間の抵抗Ｒ０．５を有する。ただし、２列分をリファレンスセル９０ｒとし、そのうち一方の１列を抵抗Ｒ０のリファレンスセル９０ｒとし、他の１列を抵抗Ｒ１のリファレンスセル９０ｒとすることもできる。その場合、抵抗Ｒ０のリファレンスセル９０ｒと抵抗Ｒ１のリファレンスセル９０ｒとから、抵抗０．５を作り出し、読み出しに用いる。
　ワード線ＷＬ（１０３）及びグランド線ＧＬ（１０１）は、それぞれ、ｘ軸方向に延在している。ワード線ＷＬは、一端をＸ側制御回路９２に接続されている。Ｘ側制御回路９２は、データの書込み動作時、及び読出し動作時において、対象の磁気メモリセル９０につながるワード線ＷＬを選択ワード線ＷＬとして選択する。ビット線ＢＬａ（１０２ａ）、ＢＬｂ（１０２ｂ）は、それぞれ、ｙ軸方向に延在し、一端をＹ側制御回路９３に接続されている。Ｙ側制御回路９３は、データの書込み動作時、及び読出し動作時において、対象の磁気メモリセル９０につながるビット線ＢＬａ、ＢＬｂを選択ビット線ＢＬａ、ＢＬｂとして選択する。制御回路９４は、データの書込み動作時、及び読出し動作時において、Ｘ側制御回路９２及びＹ側制御回路９３を制御する。
　次に、図８に示されるＭＲＡＭにおける書き込み方法、読み出し方法について説明する。まず、書き込みを行う場合について説明する。Ｘ側制御回路９２は、選択ワード線ＷＬを選択する。それにより、選択ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＮＭＯＳトランジスタ１００ａ、１００ｂが“ＯＮ”になる。また、Ｙ側制御回路９３は、選択ビット線ＢＬａ、ＢＬｂを選択する。それにより、選択ビット線ＢＬａ、ＢＬｂのいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“Ｌｏｗ”レベルにプルダウンされる。選択ビット線ＢＬａ、ＢＬｂのどちらを“ｈｉｇｈ”レベルにプルアップし、どちらを“Ｌｏｗ”レベルにプルダウンするかは、当該磁気メモリセル９０に書き込まれるべきデータにより決定される。すなわち、磁化自由層１０に流す書込み電流の方向に応じて決定される。以上により、データ“０”とデータ“１”とを書き分けることができる。Ｘ側制御回路９２とＹ側制御回路９３及びそれらを制御する制御回路９４は、磁気メモリセル９０に書き込み電流を供給するための「書き込み電流供給回路」を構成している。
　次に、読み出しを行う場合について説明する。Ｘ側制御回路９２は、選択ワード線ＷＬを選択する。それにより、選択ワード線ＷＬが“ｈｉｇｈ”レベルにプルアップされ、ＮＭＯＳトランジスタ１００ａ、１００ｂが“ＯＮ”になる。また、Ｙ側制御回路９３は、選択ビット線ＢＬａ、ＢＬｂを選択する。それにより、選択ビット線ＢＬａ、ＢＬｂのいずれか一方が“ｈｉｇｈ”レベルにプルアップされ、他方が“ｏｐｅｎ”に設定される。このとき選択ビット線ＢＬａ、ＢＬｂの一方から、読み出し電流が、例えば、第２の磁化固定層１５、磁化自由層１０、非磁性挿入層４０、磁性挿入層５０、スペーサ層２０、及び第１の磁化固定層３０を経由してグラウンド線ＧＬへと流れる。読み出し電流が流されるビット線ＢＬの電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁性挿入層５０とスペーサ層２０と第１の磁化固定層３０とで構成された磁気トンネル接合（又はスピンバルブ）の抵抗値の変化に依存する。したがって、同様に読み出し電流が流されるリファレンスセル９０ｒのリファレンスビット線ＢＬｒの出力と比較して、この抵抗値の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。Ｘ側制御回路９２とＹ側制御回路９３及びそれらを制御する制御回路９４は、メモリセル８０に読み出し電流を供給し読み出すための「読み出し電流供給及びセンス回路」を構成している。
　以上のように本実施の形態の磁気抵抗効果素子は、書き込み用の磁壁移動部を構成する磁化自由層と、読み出し用の磁気トンネル接合（ＭＴＪ）を構成する磁性挿入層（いわゆるフリー層）とを別の構成にすることができる。そのため、書き込み用磁壁移動部としての磁気特性の最適化と、読み出し用ＭＴＪの磁性挿入層としての磁気特性の最適化とが、各々独立に行うことができる。それにより、当該最適化を実施することにより、書き込み電流を十分に小さく低減し、且つ読み出し磁気抵抗効果を十分に大きくすることができる。すなわち、書き込み電流が十分に小さく低減され、且つ読み出し磁気抵抗効果が十分に大きい磁気抵抗効果素子、及びＭＲＡＭを提供することが可能となる。
　以上、実施の形態を参照して本発明を説明したが、本発明は上記実施の形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
　この出願は、２００９年２月１７日に出願された特許出願番号２００９－０３３３６８号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (10)

  1. 　磁化自由層と、
    　前記磁化自由層に隣接して設けられた非磁性挿入層と、
    　前記非磁性挿入層に隣接して、前記磁化自由層とは反対側に設けられた磁性挿入層と、
    　前記磁性挿入層に隣接して、前記非磁性挿入層とは反対側に設けられたスペーサ層と、
    　前記スペーサ層に隣接して、前記磁性挿入層とは反対側に設けられた第１の磁化固定層と
    　を具備し、
    　前記磁化自由層及び前記第１の磁化固定層は、膜面に略垂直方向の磁化成分を有し、
    　前記磁化自由層は、二つの磁化固定部と、前記二つの磁化固定部の間に配置される磁壁移動部とを備え、
    　前記二つの磁化固定部の磁化は、膜面に略垂直方向において互いに略反平行に固定され、
    　前記磁壁移動部は、膜面垂直方向の磁気異方性を有する
    　磁気抵抗効果素子。
  2. 　前記磁化自由層と前記磁性挿入層とは反平行方向に磁気結合している
    　請求項１記載の磁気抵抗効果素子。
  3. 　前記磁化自由層と前記磁性挿入層とは平行方向に磁気結合している
    　請求項１記載の磁気抵抗効果素子。
  4. 　前記磁性挿入層は膜面に略垂直方向に磁化している
    　請求項１乃至３のいずれか一項に記載の磁気抵抗効果素子。
  5. 　前記磁性挿入層は少なくとも２層の磁性層が反平行方向に磁気結合した積層膜である
    　請求項１乃至４のいずれか一項に記載の磁気抵抗効果素子。
  6. 　前記磁性挿入層はＣｏ、Ｆｅ、及びＢを主成分とする
    　請求項１乃至５のいずれか一項に記載の磁気抵抗効果素子。
  7. 　前記非磁性挿入層はＲｕを主成分とする
    　請求項１乃至６のいずれか一項に記載の磁気抵抗効果素子。
  8. 　情報の書き込み動作時に、書き込み電流が、前記二つの磁化固定部のいずれか一方、前記磁壁移動部、及び他方を経由し、
    　情報の読み出し動作時に、読み出し電流が、前記磁化自由層、前記非磁性挿入層、前記磁性挿入層、前記スペーサ層、及び前記第１の磁化固定層を経由する
    　請求項１記載の磁気抵抗効果素子。
  9. 　前記二つの磁化固定部に隣接して設けられる二つの第２の磁化固定層を更に具備し、
    　前記二つの第２の磁化固定層は、膜面に略垂直方向の磁化成分を有する
    　請求項１乃至８のいずれか一項に記載の磁気抵抗効果素子。
  10. 　請求項１乃至９のいずれか一項に記載の磁気抵抗効果素子を備え、アレイ状に配置された複数のメモリセルを具備する
    　磁気ランダムアクセスメモリ。
PCT/JP2010/052189 2009-02-17 2010-02-15 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ WO2010095589A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/201,815 US8514616B2 (en) 2009-02-17 2010-02-15 Magnetic memory element and magnetic memory
JP2011500596A JPWO2010095589A1 (ja) 2009-02-17 2010-02-15 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009033368 2009-02-17
JP2009-033368 2009-02-17

Publications (1)

Publication Number Publication Date
WO2010095589A1 true WO2010095589A1 (ja) 2010-08-26

Family

ID=42633871

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/052189 WO2010095589A1 (ja) 2009-02-17 2010-02-15 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8514616B2 (ja)
JP (1) JPWO2010095589A1 (ja)
WO (1) WO2010095589A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160937A1 (ja) * 2011-05-20 2012-11-29 日本電気株式会社 磁気メモリ素子および磁気メモリ
JP2013008865A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 磁気抵抗素子及び磁気記憶装置
JP2013149857A (ja) * 2012-01-20 2013-08-01 Renesas Electronics Corp 磁気抵抗効果素子及び磁気メモリ
JP2015060971A (ja) * 2013-09-19 2015-03-30 株式会社東芝 磁壁移動型メモリおよびその書き込み方法
JPWO2013190924A1 (ja) * 2012-06-21 2016-05-26 日本電気株式会社 半導体装置及びその製造方法
WO2016182085A1 (ja) * 2015-05-14 2016-11-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
WO2021166892A1 (ja) * 2020-02-19 2021-08-26 Tdk株式会社 磁壁移動素子および磁気記録アレイ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001706A1 (ja) * 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5445133B2 (ja) * 2007-09-19 2014-03-19 日本電気株式会社 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
US8357582B2 (en) * 2010-11-01 2013-01-22 Micron Technology, Inc. Methods of forming electrical components and memory cells
JP5836163B2 (ja) 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
JP6219200B2 (ja) 2014-02-27 2017-10-25 株式会社東芝 磁気装置
US9570138B2 (en) * 2015-02-03 2017-02-14 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with fast read/write speed
US9831419B2 (en) * 2015-07-13 2017-11-28 Western Digital Technologies, Inc. Magnetoresistive device with laminate insertion layer in the free layer
WO2017212895A1 (ja) * 2016-06-08 2017-12-14 国立大学法人東北大学 磁気トンネル接合素子および磁気メモリ
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备
US11605409B2 (en) * 2020-10-27 2023-03-14 International Business Machines Corporation MTJ-based analog memory device
US11664059B2 (en) 2021-06-02 2023-05-30 International Business Machines Corporation Low power MTJ-based analog memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
WO2009001706A1 (ja) * 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
JP2006073930A (ja) 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP4932275B2 (ja) 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
JP2006287081A (ja) 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2008009926A2 (en) 2006-07-17 2008-01-24 Flexitral, Inc Safrole replacements
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
WO2009060749A1 (ja) * 2007-11-05 2009-05-14 Nec Corporation 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP2011249356A (ja) * 2010-05-21 2011-12-08 Renesas Electronics Corp 磁気ランダムアクセスメモリ及びその初期化方法
JP2013026337A (ja) * 2011-07-19 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203443A (ja) * 2004-01-13 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
WO2009001706A1 (ja) * 2007-06-25 2008-12-31 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799822B2 (en) 2011-05-20 2017-10-24 Nec Corporation Magnetic memory element and magnetic memory
JP2016197754A (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP6029020B2 (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
WO2012160937A1 (ja) * 2011-05-20 2012-11-29 日本電気株式会社 磁気メモリ素子および磁気メモリ
JP2013008865A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 磁気抵抗素子及び磁気記憶装置
JP2013149857A (ja) * 2012-01-20 2013-08-01 Renesas Electronics Corp 磁気抵抗効果素子及び磁気メモリ
US9653677B2 (en) 2012-01-20 2017-05-16 Renesas Electronics Corporation Magnetoresistive effect element and magnetic memory
JPWO2013190924A1 (ja) * 2012-06-21 2016-05-26 日本電気株式会社 半導体装置及びその製造方法
JP2015060971A (ja) * 2013-09-19 2015-03-30 株式会社東芝 磁壁移動型メモリおよびその書き込み方法
WO2016182085A1 (ja) * 2015-05-14 2016-11-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
JPWO2016182085A1 (ja) * 2015-05-14 2018-04-12 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
US10410703B2 (en) 2015-05-14 2019-09-10 Tohoku University Magnetoresistance effect element and magnetic memory device
WO2021166892A1 (ja) * 2020-02-19 2021-08-26 Tdk株式会社 磁壁移動素子および磁気記録アレイ

Also Published As

Publication number Publication date
US20110298067A1 (en) 2011-12-08
JPWO2010095589A1 (ja) 2012-08-23
US8514616B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
JP5046194B2 (ja) ワード線駆動電位可変のｍｒａｍ
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US9799822B2 (en) Magnetic memory element and magnetic memory
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
WO2010007893A1 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP5370773B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
WO2011037143A1 (ja) 磁気メモリ
JP5397384B2 (ja) 磁性記憶素子の初期化方法
JPWO2009078244A1 (ja) 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP2007123455A (ja) 半導体記憶装置
JP5327543B2 (ja) 磁気ランダムアクセスメモリ
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法
WO2012137911A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2011118461A1 (ja) 磁気メモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10743715

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011500596

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13201815

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10743715

Country of ref document: EP

Kind code of ref document: A1