JP5382348B2 - 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ - Google Patents

磁気抵抗効果素子、及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP5382348B2
JP5382348B2 JP2009540021A JP2009540021A JP5382348B2 JP 5382348 B2 JP5382348 B2 JP 5382348B2 JP 2009540021 A JP2009540021 A JP 2009540021A JP 2009540021 A JP2009540021 A JP 2009540021A JP 5382348 B2 JP5382348 B2 JP 5382348B2
Authority
JP
Japan
Prior art keywords
magnetization
layer
magnetization free
region
effect element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009540021A
Other languages
English (en)
Other versions
JPWO2009060749A1 (ja
Inventor
俊輔 深見
延行 石綿
哲広 鈴木
聖万 永原
則和 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009540021A priority Critical patent/JP5382348B2/ja
Publication of JPWO2009060749A1 publication Critical patent/JPWO2009060749A1/ja
Application granted granted Critical
Publication of JP5382348B2 publication Critical patent/JP5382348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、磁気抵抗効果素子、及び磁気ランダムアクセスメモリに関し、特に、磁壁移動方式の磁気抵抗効果素子、及び磁気ランダムアクセスメモリに関する。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory;MRAM)は高速動作、および無限回の書き換えが可能な不揮発性メモリとして期待され、盛んな開発が行われている。MRAMではメモリセルに磁気抵抗効果素子が集積化され、磁気抵抗効果素子の強磁性層の磁化の向きとしてデータが記憶される。この強磁性層の磁化をスイッチングさせる方法としていくつかの方式が提案されているが、いずれも電流を使う点では共通している。MRAMを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要であり、2006 Symposium on VLSI Circuits, Digest of Technical Papers, p.136によれば0.5mA以下への低減、さらに好ましくは0.2mA以下への低減が求められている。
MRAMへの情報の書き込み方法のうちで最も一般的なのは、磁気抵抗効果素子の周辺に書き込み電流を流すための配線を配置し、書き込み電流を流すことで発生する電流磁界によって磁気抵抗効果素子の強磁性層の磁化の方向をスイッチングさせる方法である。この方法は、原理的には1ナノ秒以下での書き込みが可能であり、高速MRAMを実現する上では好適である。例えば、特開2005−150303号公報は、電流磁界によってデータ書き込みを行うMRAMについて、磁化固定層の端部の磁化が膜厚方向に向けられている構造を開示している。
しかしながら熱安定性、外乱磁界耐性が確保された磁性体の磁化をスイッチングするための磁界は一般的には数10(Oe)程度となり、このような磁界を発生させるためには数mA程度の大きな書き込み電流が必要となる。書き込み電流が大きいと、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、メモリセルが微細化されると、書き込み電流はさらに増大してしまい、スケーリングの点でも好ましくない。
近年このような問題を解決する手段として、以下の2つの方法が提案されている。第1の方法は、スピン注入磁化反転を利用することである。スピン注入磁化反転が利用されるMRAMでは、メモリセルの磁気抵抗効果素子が、反転可能な磁化を有する第1の強磁性層(しばしば、磁化自由層と呼ばれる)と、磁化が固定された第2の強磁性層(しばしば、磁化固定層と呼ばれる)と、これらの強磁性層の間に設けられたトンネルバリア層を備える積層体で構成される。このようなMRAMのデータ書き込みでは、磁化自由層と磁化固定層の間で電流を流したときのスピン偏極した伝導電子の磁化自由層中の局在電子との間の相互作用を利用して磁化自由層の磁化が反転される。スピン注入磁化反転の発生の有無は、(電流の絶対値ではなく)電流密度に依存することから、スピン注入磁化反転をデータ書き込みに利用する場合には、メモリセルのサイズが小さくなれば、書き込み電流も低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、データ書き込みの際、膜厚が薄いトンネルバリア層に書き込み電流を流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込みの電流経路と読み出しの電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このようにスピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
第2の方法は、電流駆動磁壁移動現象を利用することである。電流駆動磁壁移動現象を利用した磁化反転方法は、スピン注入磁化反転の抱える上述のような問題を解決することができる。電流駆動磁壁移動現象を利用したMRAMは、例えば、特開2005−191032号公報、特開2006−73930号公報、特開2006−270069号公報に開示されている。電流駆動磁壁移動現象を利用したMRAMの最も一般的な構成では、データを保持する強磁性層(しばしば、磁気記録層と呼ばれる。)が、反転可能な磁化を有する磁化反転部と、その両端に接続された、固定された磁化を有する2つの磁化固定部とで構成される。データは、磁化反転部の磁化として記憶される。2つの磁化固定部の磁化は、互いに略反平行となるように固定されている。磁化がこのように配置されると、磁気記録層に磁壁が導入される。Physical Review Letters, vol. 92, number 7, p.077205, (2004)で報告されているように、磁壁を貫通する方向に電流を流すと磁壁は伝導電子の方向に移動することから、磁気記録層に電流を流すことによりデータ書き込みが可能となる。電流駆動磁壁移動の発生の有無も電流密度に依存することから、スピン注入磁化反転と同様にスケーリング性があると言える。これに加えて、電流駆動磁壁移動を利用したMRAMのメモリセルでは、書き込み電流が絶縁層を流れることはなく、また書き込み電流経路と読み出し電流経路とは別となるため、スピン注入磁化反転で挙げられるような上述の問題は解決されることになる。
しかしながら、電流駆動磁壁移動を利用したMRAMでは、書き込み電流の絶対値が比較的大きくなってしまうという課題がある。電流誘起磁壁移動の観測は数多く報告されているが、概ね磁壁移動には1×10[A/cm]程度の電流密度を要している。この場合、例えば磁壁移動の起こる強磁性膜の幅を100nm、膜厚を10nmとした場合の書き込み電流は1mAとなる。これ以下に書き込み電流を低減するためには、強磁性膜の幅を小さく、且つ、膜厚を薄くすればよい。しかしながら、膜厚を薄くすると書き込みに要する電流密度は更に上昇してしまうことが報告されている(例えば、Japanese Journal of Applied Physics, vol.45, No.5A, pp.3850−3853,(2006)参照)。また、強磁性膜の幅を100nm以下に小さくすることは、加工技術の点で大いなる困難を伴う。
書き込み電流を低減する有力なアプローチの一つは、磁気記録層(磁壁移動が起こる層)に、膜厚方向に磁気異方性を有する垂直磁気異方性材料の膜を使用することである。垂直磁気異方性材料の膜を使用する磁気抵抗効果素子では、10[A/cm]台の閾値電流密度が観測されている(例えば、Applied Physics Letters, vol.90,p.072508(2007)参照)。
しかしながら、磁気記録層に垂直磁気異方性材料の膜を使用すると、MRAMの読み出し信号のSN比に相当する磁気抵抗効果比(MR比)を高くすることが難しくなり、読み出し特性との両立が困難になるという問題が発生する。例えば、近年、CoFeB/MgO/CoFeBの構造を有する磁気トンネル接合を中心に、磁気抵抗効果比として非常に大きな値が報告されている。しかしながら、CoFeBは、面内方向に磁気異方性を有する材料である。この他にも、多くの材料について磁気トンネル接合の開発が行われているが、それらのほとんどは面内方向に磁気異方性を有する材料である;垂直磁気異方性材料については、高い磁気抵抗効果比や高い信頼性を有する磁気トンネル接合を実現したという実績はほとんどない。
したがって、本発明の目的は、データを記憶するために使用される層が膜厚方向に磁気異方性を有する磁気抵抗効果素子の磁気抵抗効果比を向上するための技術を提供することにある。
本発明の磁気抵抗効果素子は、第1磁化自由層と、第2磁化自由層と、第2磁化自由層に隣接して設けられる非磁性層と、非磁性層に隣接して第2磁化自由層とは反対側に設けられる第1磁化固定層とを具備する。第1磁化自由層は、強磁性体から構成され、且つ、膜厚方向の磁気異方性を有する。一方、第2磁化自由層及び第1磁化固定層は、強磁性体から構成され、面内方向の磁気異方性を有する。第1磁化自由層は、第1磁化固定領域と第2磁化固定領域と第1磁化固定領域と第2磁化固定領域とに接続された磁化自由領域とを有する。磁化自由領域と第2磁化自由層とは、磁気的に結合されている。加えて、磁化自由領域の重心と第2磁化自由層の重心とが面内方向である特定方向にずれて位置している。
本発明の磁気抵抗効果素子は、電流駆動磁壁移動の起こる第1磁化自由層が、膜厚方向に磁気異方性を有する材料から構成されることにより、スピン偏極電流を考慮に入れたLLG方程式のうちのスピントルク項によって小さな電流密度でも磁壁を駆動することができる。このときデピン磁界による影響をほとんど受けることなく磁壁移動が可能となるため、本発明の磁気抵抗効果素子は、高い熱安定性や外乱磁界耐性を維持したまま書き込みに要する電流を低減することができる。これに加えて、第1磁化自由層の磁化自由領域の磁化の方向として記憶されたデータは、磁化自由領域と第2磁化自由層の磁気結合によって、面内方向に磁気異方性を有する第2磁化自由層へと伝達される。これによって膜面長手方向に磁化成分を有する第2磁化自由層と第1磁化固定層から形成される磁気トンネル接合による読み出しが可能となる。従って、第2磁化自由層、非磁性層、第1磁化固定層の材料を適切に選択することによって高い磁気抵抗効果比を得ることができる。
本発明の一実施例の磁気抵抗効果素子の主要な部分の構造を表す斜視図である。 図1Aの磁気抵抗効果素子の主要な部分の構造を表す平面図である。 図1Aの磁気抵抗効果素子の主要な部分の構造を表す断面図である。 図1Aの磁気抵抗効果素子の主要な部分の構造を表す断面図である。 本実施例の磁気抵抗効果素子における磁束の状態を説明するための断面図である。 本実施例の磁気抵抗効果素子が取りうる2つの状態を説明するための断面図である。 本実施例の磁気抵抗効果素子が取りうる2つの状態を説明するための断面図である。 本実施例の磁気抵抗効果素子が集積化されたメモリセルの回路構成の例を示す図である。 本実施例の磁気抵抗効果素子の第1変形例の構成を表す斜視図である。 図4Aの磁気抵抗効果素子の構成を表す断面図である。 図4Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第1変形例の他の構成を表す斜視図である。 図5Aの磁気抵抗効果素子の構成を表す断面図である。 図5Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第2変形例の構成を表す斜視図である。 図6Aの磁気抵抗効果素子の構成を表す平面図である。 図6Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第2変形例の他の構成を表す斜視図である。 図7Aの磁気抵抗効果素子の構成を表す平面図である。 図7Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第2変形例の更に他の構成を表す斜視図である。 図8Aの磁気抵抗効果素子の構成を表す平面図である。 図8Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第3変形例の構成を表す斜視図である。 図9Aの磁気抵抗効果素子の第3変形例の構成を表す平面図である。 図9Aの磁気抵抗効果素子の第3変形例の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第4変形例の構成を表す斜視図である。 図10Aの磁気抵抗効果素子の第4変形例の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第4変形例の他の構成を表す斜視図である。 図11Aの磁気抵抗効果素子の第4変形例の他の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第5変形例の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第5変形例の他の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第5変形例の更に他の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第5変形例の更に他の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第5変形例の更に他の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第5変形例の更に他の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第5変形例の更に他の構成を表す斜視図である。 図13Aの磁気抵抗効果素子の構成を表す平面図である。 図13Aの磁気抵抗効果素子が集積化されたメモリセルの回路構成を示す回路図である。 図13Aの磁気抵抗効果素子が集積化されたメモリセルの他の回路構成を示す回路図である。 本実施例の磁気抵抗効果素子の第6変形例の構成を表す斜視図である。 図14Aの磁気抵抗効果素子の構成を表す断面図である。 図14Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第7変形例の構成を表す斜視図である。 図15Aの磁気抵抗効果素子の構成を表す断面図である。 図15Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第8変形例の構成を表す斜視図である。 図16Aの磁気抵抗効果素子の構成を表す断面図である。 図16Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第9変形例の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第9変形例の他の構成を表す平面図である。 本実施例の磁気抵抗効果素子の第10変形例の構成を表す斜視図である。 図18Aの磁気抵抗効果素子の構成を表す断面図である。 図18Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第10変形例の他の構成を表す斜視図である。 図19Aの磁気抵抗効果素子の構成を表す断面図である。 図19Aの磁気抵抗効果素子の構成を表す断面図である。 本実施例の磁気抵抗効果素子の第10変形例の更に他の構成を表す斜視図である。 図20Aの磁気抵抗効果素子の構成を表す断面図である。 図20Aの磁気抵抗効果素子の構成を表す断面図である。
(磁気抵抗効果素子の構成)
図1A〜図1Dは、本発明の一実施例の磁気抵抗効果素子の構造を模式的に示している。詳細には、図1Aは斜視図であり、図1B、図1C、及び図1Dは、それぞれ、図1Aに示されるx−y−z座標系におけるx−y平面図、x−z断面図、y−z断面図である。
本実施例の磁気抵抗効果素子は、第1磁化自由層10と、第2磁化自由層20と、非磁性層30と、第1磁化固定層40とを具備する。第2磁化自由層20は非磁性層30の一方の面に隣接して設けられ、第1磁化固定層40は非磁性層30の他方の面に隣接して設けられる。
第1磁化自由層10、第2磁化自由層20、及び第1磁化固定層40は強磁性体により構成される。第1磁化自由層10は、膜厚方向(図のz軸方向)の磁気異方性を有し、第2磁化自由層20と第1磁化固定層40とは、面内方向の磁気異方性を有する。本実施例では、非磁性層30は絶縁体により構成されており、第2磁化自由層20、非磁性層30、及び第1磁化固定層40で磁気トンネル接合(MTJ)が形成されている。非磁性層30は、絶縁体により構成されることが望ましいが、半導体や導体から構成されてもよい。また、図1A〜図1Dには示されていないが、上述の層に加えて、電極層、拡散防止層、下地層などが適宜設けられることが望ましい。
本実施例の磁気抵抗効果素子においては、第1磁化自由層10は、第1磁化固定領域11a、第2磁化固定領域11b、及び磁化自由領域12から構成される。磁化自由領域12は、第1磁化固定領域11aと第2磁化固定領域11bとの間に設けられている。また、第1磁化自由層10は、磁化自由領域12が第2磁化自由層20の少なくとも一部と磁気的に結合されるように設計される。言い換えると、第1磁化自由層10は、磁化自由領域12の磁化状態が第2磁化自由層20の磁化状態に影響を及ぼすように設計されている。磁化自由領域12は、電気的にも第2磁化自由層20に接続して設けられている。
第1磁化固定領域11a、第2磁化固定領域11bのそれぞれは、少なくとも一部分において固定された磁化を有する。第1磁化固定領域11a、第2磁化固定領域11bの磁化は、膜厚方向(図のz軸方向)に固定されており、且つ、それらは互いに略反平行方向を向けられている。一方、磁化自由領域12の磁化は反転可能であり、その磁化は第1磁化固定領域11a、第2磁化固定領域11bの磁化のいずれかと略平行方向となる。本実施例の磁気抵抗効果素子においては、磁化自由領域12の磁化の方向が記憶されるデータに対応する。
また、第2磁化自由層20は、面内方向(x−y面内の方向)において反転可能な磁化を有しており、第1磁化固定層40は、面内方向(x−y面内の方向)において所定の方向に固定されている。
前述のように、磁化自由領域12と第2磁化自由層20とは、磁気的に結合されている。好適には、磁化自由領域12の重心G12と第2磁化自由層20の重心G20はx−y面内においてずれるように設計される。これによって、後述のように第2磁化自由層20の磁化方向は磁化自由領域12の磁化方向に応じて一意的に決まる。従って、磁化自由領域12の磁化方向として記憶されているデータは、磁化自由領域12と第2磁化自由層20の間の磁気結合を介して第2磁化自由層20に伝達される。なお、図1A〜図1Dは、磁化自由領域12の重心G12に対して、第2磁化自由層20の重心G20が+y方向にずれた例を示しているが、一般的には、第2磁化自由層20の重心G20が磁化自由領域12の重心G12に対してx−y平面においてずれる方向は、第2磁化自由層20の磁化が反転可能な方向と略平行であればよい。また、第1磁化固定層40の磁化は、第2磁化自由層20の重心G20が磁化自由領域12の重心G12に対してx−y平面においてずれる方向と略平行な方向に固定されることが望ましい。
なお、ここでいう重心とは、x−y平面における幾何学的な意味での重心である。すなわち重心の位置ベクトルをRg=(Xg,Yg)とし、任意の点iの位置ベクトルをRi=(Xi,Yi)としたとき、重心の位置ベクトルRgはΣi(Ri−Rg)=0を満たす。ここでΣiはiに関する総和を意味する。例えば、長方形、平行四辺形の場合には重心は対角線の交点であり、楕円形の場合には重心はその中心である。
ここでは各層の材料について例示する。なお、ここで示される材料は全て例であり、実際には前述のような磁化状態が実現できればいかなる材料を用いても構わない。
まず、第1磁化自由層10は、Fe、Co、Niのうちから選択される少なくとも一つの材料を含むことが望ましい。さらにPtやPdを含むことで垂直磁気異方性を安定化することができる。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Au、Smなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはCo、Co−Pt、Co−Pd、Co−Cr、Co−Pt−Cr、Co−Cr−Ta、Co−Cr−B、Co−Cr−Pt−B、Co−Cr−Ta−B、Co−V、Co−Mo、Co−W、Co−Ti、Co−Ru、Co−Rh、Fe−Pt、Fe−Pd、Fe−Co−Pt、Fe−Co−Pd、Sm−Co、Gd−Fe−Co、Tb−Fe−Co、Gd−Tb−Fe−Coなどが例示される。この他、Fe、Co、Niのうちから選択されるいずれか一つの材料を含む層を、異なる層と積層させることにより垂直方向の磁気異方性を発現させることもできる。具体的にはCo/Pd、Co/Pt、Co/Ni、Fe/Auの積層膜などが例示される。
また、第2磁化自由層20、第1磁化固定層40はFe、Co、Niのうちから選択される少なくとも一つの材料を含むことが望ましい。これに加えて、B、C、N、O、Al、Si、P、Ti、V、Cr、Mn、Cu、Zn、Zr、Nb、Mo、Tc、Ru、Rh、Ag、Hf、Ta、W、Re、Os、Ir、Auなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的には、Ni−Fe、Co−Fe、Fe−Co−Ni、Ni−Fe−Zr、Co−Fe−B、Co−Fe−Zr−Bなどが例示される。
また非磁性層30は絶縁体から構成されることが望ましい。非磁性層30として好適な材料としては、具体的にはMg−O、Al−O、Al−N、Ni−O、Hf−Oなどが挙げられる。ただし、この他に、非磁性層30として半導体や金属材料を用いても本発明は実施できる。具体的には、非磁性層30として使用可能な材料としては、Cr、Al、Cu、Znなどが挙げられる。
なお、第2磁化自由層20、非磁性層30、第1磁化固定層40には、読み出し信号のSN比に相当する磁気抵抗効果比が大きくなるような材料が選択されることが好ましい。例えばCo−Fe−B/Mg−O/Co−Fe−B系のMTJにおいては近年500%級の非常に大きな磁気抵抗効果比が報告されている。この観点では、第2磁化自由層20、第1磁化固定層40をCo−Fe−B系の材料とし、非磁性層30をMg−O系とすることが望ましい。
以下では、磁化自由領域12と第2磁化自由層20の磁気結合、及び当該磁気抵抗効果素子において磁化がとり得る2つの状態について、図2A〜図2Cを用いてより詳細に説明する。図2Aは、磁化自由領域12の磁化方向で第2磁化自由層20の磁化方向が一意的に決まることを説明するための模式図である。単純化のため、図2Aにおいて、磁化自由領域12の磁化は、膜厚方向で実質的に一方向を向いているものと仮定されている。図2Aには、磁化自由領域12からの漏れ磁束の様子が模式的に示されている。図2Aに示されているように、漏れ磁束は滑らかに繋がる必要があるため、磁化自由領域12の端部に行くに従って磁束は面内方向に平行な成分を有するようになる。第2磁化自由層20の磁化方向は、この磁束の面内方向に平行な成分によって決定される。
図2B、図2Cは、当該磁気抵抗効果素子における“0”、“1”のそれぞれの状態における各層の磁化状態を模式的に示している。なお、図2B、図2Cでは第1磁化固定層40の磁化方向が+y方向に固定されているものとして図示されているが、第1磁化固定層40の磁化方向は、−y方向であっても構わない。今、図2Bのように磁化自由領域12の磁化が+z方向を向いている場合、図2Aに示されるような漏れ磁束によって、第2磁化自由層20の磁化は+y方向を向く。これによって第2磁化自由層20と第1磁化固定層40の磁化は平行となる。一方、図2Cのように磁化自由領域12の磁化が−z方向を向いている場合、図2Aとは逆方向の漏れ磁束によって、第2磁化自由層20の磁化は−y方向を向く。これによって、第2磁化自由層20と第1磁化固定層40の磁化は反平行となる。上述のように第2磁化自由層20の重心G20が磁化自由領域12の重心G12に対して特定方向にずれて設けられることで、第2磁化自由層20の磁化は当該特定方向に沿って、磁化自由領域12の磁化方向に応じて正負いずれかの方向を向く。これは磁化自由領域12の重心G12から放射状に漏れ磁束の面内方向成分が分布するためである。これによって第2磁化自由層20と第1磁化固定層40の磁化は平行、反平行のいずれかの状態を取りうる。
磁化自由領域12において垂直方向の磁化成分として記憶されたデータが、磁気結合によって第2磁化自由層20の膜面方向の磁化成分へと伝達されることは、本実施例の磁気抵抗効果素子の重要な特徴の一つである。従って、ここで示された漏れ磁束を用いる方法に限らず、例えば交換結合を利用するなど、あらゆる磁気結合様式によって第2磁化自由層20と磁化自由領域12の磁化を関連付けてもよい。
なお、第2磁化自由層20の磁化は磁化自由領域12の磁化に応じてその方向を変えることができれば、その磁化容易軸の方向は任意である。従って、第2磁化自由層20の磁化容易軸の方向はy方向を向いていてもよいし、x方向を向いていてもよい。y方向を向いている場合には、磁化容易軸間での磁化反転となり、一方、x方向を向いていれば、磁化容易軸を中心とした困難軸方向への磁化回転となる。
また第2磁化自由層20の磁気異方性は極度に大きくないことが望ましい。これは、極度に大きい場合には磁化自由領域12からの漏れ磁束による磁化反転が困難になるためである。なお、第2磁化自由層20の磁気異方性は、結晶磁気異方性によって設けてもよく、形状磁気異方性によって設けてもよい。また第2磁化自由層20は複数の強磁性層からなる積層膜であってもよい。また、強磁性層の間に磁化状態を乱さない範囲で非磁性体からなる層が挿入されても構わない。
(動作方法)
次に本実施形態の磁気抵抗効果素子の動作方法、具体的には、書き込み方法及び読み出し方法について説明する。
はじめに、書き込み方法について説明する。本実施例の磁気抵抗効果素子へのデータの書き込みは、第1磁化自由層10内に形成される磁壁を移動させることによって行われる。前述のように、第1磁化自由層10は磁化が膜厚方向で互いに略反平行に固定された第1磁化固定領域11aと第2磁化固定領域11bと、それらに電気的に接続された磁化自由領域12を具備し、磁化自由領域12の磁化は第1磁化固定領域11aか第2磁化固定領域11bのいずれかと略平行方向となる。このような磁化状態の制約によって、第1磁化自由層10内には磁壁が導入される。例えば、磁化自由領域12の磁化が第1磁化固定領域11aの磁化と略平行であり、第2磁化固定領域11bの磁化とは略反平行にあるとき、磁化自由領域12と第2磁化固定領域11bの境界付近に磁壁が形成される。また、磁化自由領域12の磁化が第2磁化固定領域11bの磁化と略平行であり、第1磁化固定領域11aの磁化とは略反平行にあるとき、磁化自由領域12と第1磁化固定領域11aの境界付近に磁壁が形成される。
形成された磁壁は、第1磁化自由層10内に直接電流を流すことによってその位置を移動させることができる。例えば、磁化自由領域12と第1磁化固定領域11aの境界付近に磁壁が形成されている場合、磁化自由領域12から第1磁化固定領域11aへ向かう方向に電流を流すことによって、第1磁化固定領域11aから磁化自由領域12へと伝導電子が流れ、伝導電子の流れと同方向に磁壁が移動する。磁壁の移動により、磁化自由領域12の磁化は第1磁化固定領域11aと平行方向になる。また、磁化自由領域12と第2磁化固定領域11bの境界付近に磁壁が形成されている場合、磁化自由領域12から第2磁化固定領域11bへ向かう方向に電流を流すことによって、第2磁化固定領域11bから磁化自由領域12へと伝導電子が流れ、伝導電子の流れと同方向に磁壁が移動する。磁壁の移動により、磁化自由領域12の磁化は第2磁化固定領域11bと平行方向になる。このようにして“0”状態と“1”状態の間での情報の書き換えが可能である。
実際には、上述のような書き込み電流を導入するために、第1磁化固定領域11aと第2磁化固定領域11bに、外部の配線に接続される端子が設けられることが望ましい。このとき書き込み電流は、第1磁化固定領域11aに接続される第1端子と第2磁化固定領域11bに接続される第2端子の間で流される。但し、本実施例の磁気抵抗効果素子にデータを書き込むための書き込み電流の経路はこの限りではなく、他の方法も後に説明される。
次に、本実施例の磁気抵抗効果素子からのデータの読み出し方法について説明する。本実施例の磁気抵抗効果素子からのデータの読み出しには、磁気抵抗効果が利用される。具体的には、非磁性層30を介して第1磁化固定層40と第2磁化自由層20の間で電流を流し、第1磁化固定層40と第2磁化自由層20の磁化の相対角に応じた抵抗の変化を検出することでデータを読み出す。例えば、図2Bに示されるような第1磁化固定層40と第2磁化自由層20の磁化が平行の場合、低抵抗状態が実現され、図2Cに示されるような第1磁化固定層40と第2磁化自由層20の磁化が反平行の場合、高抵抗状態が実現される。磁気抵抗効果素子の抵抗の変化が、電圧信号、又は電流信号として検知され、その電圧信号、又は電流信号を用いて磁気抵抗効果素子に記憶されているデータが判別される。
(回路構成)
次に、本実施例の磁気抵抗効果素子が集積化されたMRAMメモリセルの回路構成について、図3を用いて説明する。
図3は、本実施例の磁気抵抗効果素子が集積化されたメモリセル90の回路の構成例を示している。図3には、単一のメモリセル90の回路構成が図示されているが、実際には複数のメモリセル90がアレイ状に配置されてMRAMに集積化されていることは、当業者には理解されよう。
なお、図3は、本実施例の磁気抵抗効果素子が3端子素子である場合の回路の構成例を示していることに留意されたい。このとき、第1磁化固定層40に接続される端子は、読み出しのためのグラウンド線101に接続され、一方第1磁化自由層10に接続される2つの端子は、異なる二つのMOSトランジスタ100a、100bの一方のソース/ドレインに接続される。またMOSトランジスタ100a、100bの他方のソース/ドレインは書き込みのためのビット線102a、102bに接続され、またゲート電極はワード線103に接続される。
次に、図3に示された回路での書き込み、読み出し方法について説明する。まず書き込みを行う場合には、ワード線103が“high”レベルにプルアップされ、MOSトランジスタ100a、100bが“ON”にされる。また、ビット線102a、102bのいずれか一方が“high”レベルにプルアップされ、他方が“low”レベルにプルダウンされる。ビット線102のどちらを“high”レベルにプルアップし、どちらを“low”レベルにプルダウンするかは、当該磁気抵抗効果素子に書き込まれるべきデータ、即ち、第1磁化自由層10を流れる電流の方向に応じて決定される。
一方、読み出しの際には、ワード線103が“high”にされ、MOSトランジスタ100a、100bが“ON”にされる。またビット線102a、102bのいずれか一方が“high”レベルにプルアップされ、他方が“open”(フローティング)に設定される。このときビット線102a、102bの一方から、磁気抵抗効果素子を貫通する読み出し電流が第1磁化自由層10、第2磁化自由層20、非磁性層30、第1磁化固定層40を経由してグラウンド線101へと流れる。読み出し電流が流されるビット線の電位、又は、読み出し電流の大きさは、磁気抵抗効果による磁気抵抗効果素子の抵抗の変化に依存する。この抵抗の変化を電圧信号、又は電流信号として検知することにより高速での読み出しが可能となる。
ただし、図3に示された回路構成、及び、ここで述べられた回路動作は、本発明を実施する方法の一例に過ぎず、他の回路構成による実施も可能である。
(本実施例の磁気抵抗効果素子の技術的利点)
本実施例の磁気抵抗効果素子の第1の技術的利点は、書き込み電流の低減である。これは、データ書き込みの際に磁壁移動が起こる層である第1磁化自由層10が垂直方向に磁気異方性を有することに起因する。発明者は、スピントランスファートルクを考慮に入れたLLG方程式を用いたマイクロマグネティクス計算を行うことにより、垂直磁気異方性を有する材料で形成される磁壁は面内磁気異方性を有する材料で形成される磁壁に比べると、電流で駆動する場合に必要となる電流密度は十分小さく、一方磁界で駆動する場合に必要となる磁界は十分大きくなることを見出した。Europhysics Letters, vol.69, pp.990−996(2005)に記載されているように、スピントランスファートルクを考慮に入れたLLG方程式によれば、磁化の時間変化(∂m/∂t)は、[1]磁界によるトルクを表す項、[2]ダンピング項、[3]断熱スピントルク項、及び[4]非断熱スピントルク項の和として表される。マイクロマグネティクス計算によれば、垂直磁気異方性を有する材料で形成される磁壁は、1×10[A/cm]程度の電流密度においても[3]の断熱スピントルク項により駆動され、一方で面内磁化膜の場合には1×10[A/cm]程度の電流密度では[4]の非断熱スピントルク項がなければ磁壁は駆動されないことがわかった。ここで[3]の断熱スピントルク項による磁壁駆動の場合、過度に大きくないピニングのときには、ピニング磁界に依存せずに磁壁はピンサイトからデピンできることが知られている。従って、[3]の断熱スピントルク項での磁壁駆動が不可能な面内磁気異方性を有する材料に比べて、[3]の断熱スピントルク項での磁壁駆動が可能な垂直磁気異方性を有する材料は、強い磁壁のピニングと低電流密度による磁壁駆動を両立させ易いことがわかる。すなわち垂直磁気異方性を有する材料を用いることにより、熱安定性として十分な値を保った上で書き込みに要する電流を低減することが可能である。
例えば、簡単な例として、磁気抵抗効果素子の幅(w)が100nm、第1磁化自由層10の膜厚(t)が2nm、磁壁のピンサイトの幅の半分(q)が15nmであり、また、第1磁化自由層10の飽和磁化(M)が500[emu/cm]、スピン分極率(P)が0.5、磁壁のピンサイトのデピン磁界(H)が1000[Oe]である構成について考えよう。この場合の熱安定性指標ΔE/kTは、約40となる。ここでkはボルツマン定数でTは絶対温度である。このような系を仮定した場合の、磁壁をピンサイトからデピンさせるのに必要な電流密度は、マイクロマグネティクス計算から約2×10[A/cm]となることがわかった。このとき、当該素子の書き込み電流は0.04[mA]となる。
一方で、面内方向に磁気異方性を有する材料を用いて同じ熱安定性指標(ΔE/kT=40)を実現するための構造として、例えば、磁気抵抗効果素子の幅(w)が100nm、磁化自由層の膜厚(t)を10nm、磁壁のピンサイトの幅の半分(q)が40nmであり、また飽和磁化(M)が800[emu/cm]、スピン分極率(P)が0.7、磁壁のピンサイトのデピン磁界(H)が50[Oe]である構成について考える。マイクロマグネティクス計算によればこのような系で磁壁をピンサイトからデピンさせるのに必要な電流密度は、約6×10[A/cm]となることがわかった。本来、このような電流密度は発熱やエレクトロンマイグレーション効果の観点から素子に通ずることは非現実的ではあるが、ここでは比較のためにこの電流密度の値を用いる。このとき、面内磁化膜での素子への書き込み電流は6[mA]となる。このように、垂直方向に磁気異方性を有する材料を磁壁移動が起こる層に用いることで、大幅な書き込み電流の低減がもたらされることがわかる。
なお、ここで用いた磁気抵抗効果素子のパラメータはあくまでも目安であり、磁気抵抗効果素子のパラメータは様々に変更され得る。従って、書き込みに要する電流値や、熱安定性ΔE/kTも、そのパラメータの変更に応じて変化するが、電流値と熱安定性は概ね連動して変化するため、上述のような面内磁化膜と垂直磁化膜での書き込み電流の大小関係が大幅に覆ることはない。
さらに加えて、垂直方向に磁気異方性を有する材料においては、面内方向に磁気異方性を有する材料とは異なり、電流で磁壁を駆動する場合に必要となる電流密度は膜厚が薄くなるほど低減することが、マイクロマグネティクス計算からわかった。膜厚を薄くすれば、当然トータルの電流量は低減するが、垂直磁気異方性材料では、これに加えて電流密度が低減するため、垂直磁気異方性材料を用いることにより、書き込み電流を効果的に低減することができる。
本実施例の磁気抵抗効果素子の第2の技術的利点は、読み出し信号の増大である。これは、垂直磁気異方性を有する第1磁化自由層10で記憶されているデータが面内方向に磁気異方性を有する第2磁化自由層20へと伝達され、読み出しのためのMTJは膜面方向に磁化を有する強磁性層により構成されるためである。MTJを構成する強磁性層として、Co−Fe−B/Mg−O/Co−Fe−B系の材料や、それに順ずる材料を用いれば、一層に高いMR比が実現可能である。
本実施例の磁気抵抗効果素子の第3の技術的利点は、書き込みと読み出しのトレードオフの解消及び製造プロセスの容易化である。これは書き込みのための第1磁化自由層10と読み出しのための第2磁化自由層20を、独立に設計することができるためである。例えば一般的な磁界書き込み型のMRAMの場合、読み出し信号を大きくするためにCo−Feなどのスピン偏極率の高い材料を用いた場合、概して素子の磁気異方性が大きくなってしまうため、書き込みに必要な電流が増加する。しかるに本実施例の磁気抵抗効果素子では、書き込み電流の低減と読み出し信号の増大は、別の層の特性を調整することで実現できるため、上述のようなトレードオフは解消される。これに加えて、第1磁化自由層10と第2磁化自由層20は別々に製造することもできるため、製造プロセスは容易となる。
本実施例の磁気抵抗効果素子の第3の技術的利点は、磁気シールドの省略、または磁気シールドへの要求の低減による低コスト化である。これは、情報の記憶層である第1磁化自由層10に用いられる垂直磁気異方性材料では、結晶磁気異方性が十分大きいため、外乱磁界に対する耐性が面内磁化膜に比べて極めて大きくなるたるためである。面内方向に磁気異方性を有する材料では、現状では磁気シールドは事実上必須となるが、本発明に因れば外乱磁界耐性の保障に磁気シールドが必要なくなる、あるいは必要であっても磁気シールドの性能への要求は低減されるため、低コストでの製造が可能となる。
(第1変形例)
図4A〜図4C、及び図5A〜図5Cは、本実施例の磁気抵抗効果素子の第1変形例の構造を模式的に示している。図4A〜図4Cは、第1変形例の一形態を示しており、図5A〜図5Cは、他の形態を示している。このうち図4A、図5Aは斜視図であり、図4B、図5Bは図4A、図5Aにおけるx−z断面図、図4C、図5Cは図4A、図5Aにおけるy−z断面図を示している。
詳細には、第1変形例では第1磁化自由層10と第2磁化自由層20の間に導電層50が設けられる。導電層50は導体から構成される。なお、導電層50は磁性体であってもよいし、非磁性体であってもよい。磁性体である場合、比較的ソフトな磁性体であることが好ましい。また導電層50は複数の材料の積層膜により構成されてもよい。導電層50は、第1磁化自由層10と第2磁化自由層20とを電気的に接続する役割も有している。
導電層50の形状は、図4A〜図4Cに示されているように、第2磁化自由層20の下側のみに設けられてもよいし、図5A〜図5Cに示されるように第1磁化自由層10の上面、及び第2磁化自由層20の下側の全面を覆うように設けられてもよい。また、図には示されていないが、第1磁化自由層10、第2磁化自由層20の少なくとも一部分のみを覆うように設けられてもよい。
導電層50が設けられることで、製造プロセスを容易にすることができる。これは導電層50の上下を分けて形成することができるためである。この際、導電層50は導電層50の下側の層のキャップ層の役割を果たし、また導電層50の上側の層の下地層の役割を果たすことができる。これによって、導電層50の下側の層の酸化や化学的な変質を防止することができ、また導電層50の上側の層の結晶配向をコントロールしたり化学的な変質を防止したりすることができる。また導電層50が設けられることで、第1磁化自由層10と第2磁化自由層20の電気的なコンタクトを良好にすることができる。
また導電層50に磁性材料を用いた場合、第1磁化自由層10の磁化自由領域12の磁化のデータを第2磁化自由層20へと効率的に伝達することができる。このためには導電層50に透磁率の高い材料を用いることが望ましい。これによって第2磁化自由層20の磁化をより容易に反転させることができる。導電層50を用いて効率的に磁化自由領域12の磁化の情報を第2磁化自由層20へと伝達するためには、導電層50の材料はFe,Co,Niのうちの少なくとも一つの元素を含むことが望ましい。
(第2変形例)
図6A〜図6C、図7A〜図7C、及び図8A〜図8Cは、本実施例の磁気抵抗効果素子の第2変形例の構造を模式的に示している。第2変形例は、第1磁化自由層10と第2磁化自由層20の位置関係に関する。
本実施例の磁気抵抗効果素子では、第2磁化自由層20の重心G20が第1磁化自由層10の磁化自由領域12の重心G12に対して、面内方向(即ち、x−y平面に平行な方向)でずれて形成されることが特徴の一つであるが、その位置関係、大小関係は、様々に変更可能である。従って、本実施例の磁気抵抗効果素子には、図1A〜図1Dに示されるような構造の他、様々な構造を用いることができる。図6A、図7A、図8Aは、それぞれの構造の斜視図であり、図6B、図7B、図8Bは、そのx−y平面図であり、図6C、図7C、図8Cはそのy−z断面図である。なお、これらはいずれも第2磁化自由層20の重心G20が磁化自由領域12の重心G12に対してx−y面内で+y方向にずれて設けられている。ここで図6A〜図6Cは、第2磁化自由層20が磁化自由領域12を横断するように設けられた例であり、図7A〜図7Cは、第2磁化自由層20が磁化自由領域12内でx−y面内において収まるように設けられた例である。また、図8A〜図8Cは、第2磁化自由層20と磁化自由領域12がx−y面内において全くオーバーラップせずに、導電層50を介して電気的に接続される例である。いずれの場合においても磁化自由領域12の磁化方向に応じて図2A〜図2Cを用いて説明された原理によって第2磁化自由層20の磁化方向を決定することができる。
どのような構成を用いるかは、製造プロセスとの兼ね合いで適宜選択することができる。また磁化自由領域12と第2磁化自由層20の位置関係、大小関係を適当に調整することで、磁化自由領域12から第2磁化自由層20への磁化方向の伝達をより最適化することができる。
(第3変形例)
図9A〜図9Cは、本実施例の磁気抵抗効果素子の第3変形例の構造を模式的に示している。第3変形例は第2磁化自由層20と第1磁化固定層40の位置関係、大小関係に関する。
本実施例の磁気抵抗効果素子では、第2磁化自由層20と第1磁化固定層40とは、少なくとも一部分において、x−y面内においてオーバーラップしていればよく、その位置関係、大小関係は任意である。従って、本実施例の磁気抵抗効果素子には、図1A〜図1Dに示されるような構造の他に、図9A〜図9Cに示されるような構造を用いてもよい。図9Aは、第3変形例の磁気抵抗効果素子の斜視図であり、図9Bはx−y平面図、図9Cはy−z断面図である。図9A〜図9Cは第1磁化固定層40が第2磁化自由層20の一部分にオーバーラップして設けられる例である。磁化自由領域12と第2磁化自由層20の磁気特性やそれらの磁気結合の強度によっては、第2磁化自由層20内の一部では磁化状態の乱れも起こりうる。この場合、第1磁化固定層40を第2磁化自由層20の磁化状態が乱れにくい領域のみにオーバーラップして設けることでより高い読み出し信号を得ることができる。
また図では第1磁化固定層40が第2磁化自由層20に比べて小さい場合が示されているが、第1磁化固定層40が第2磁化自由層20に比べて大きくてもよい。
(第4変形例)
図10A、図10B、図11A、図11Bは、本実施例の磁気抵抗効果素子の第4変形例の構造を模式的に示している。第4変形例では、新たに第2磁化固定層60a及び/又は第3磁化固定層60bが設けられる。このうち、図10A、図10Bは、第2磁化固定層60aと第3磁化固定層60bの両方が設けられる構造を示しており、図11A、図11Bは、第2磁化固定層60aのみが設けられる構造を示している。図10A、図11Aは斜視図を、図10B、図11Bは、x−z断面図を示している。なお、図10B、図11Bの断面図では、各層の磁化方向の例が矢印で示されている。
第2磁化固定層60a、第3磁化固定層60bは、第1磁化自由層10に磁気的に接して設けられる。より好適には、第2磁化固定層60aが第1磁化自由層10の第1磁化固定領域11aの少なくとも一部分に磁気的に結合するように設けられ、第3磁化固定層60bが第1磁化自由層10の第2磁化固定領域11bの少なくとも一部分に磁気的に結合するように設けられる。第2磁化固定層60a及び第3磁化固定層60bを設けることによって、第1磁化自由層10の固定磁化を安定させ、また第1磁化自由層10の磁化状態の初期化をより容易に行うことができる。以下では、第1磁化自由層10の初期化方法を簡単に説明する。
はじめに、図10A、図11Bのように第2磁化固定層60a、第3磁化固定層60bの両方が設けられる場合について説明する。この場合には、以下のような2つの方法で初期化を行うことができる。
第1の方法では、第2磁化固定層60aと第3磁化固定層60bの膜厚方向(z方向)の保磁力に差が設けられる。第2磁化固定層60aと第3磁化固定層60bの間に保磁力の差が設けられるとき、膜厚方向に2段階で磁界を印加することによって初期化が可能となる。例えば、第2磁化固定層60aの保磁力をHca、第3磁化固定層60bの保磁力をHcbとし、Hca>Hcbが成り立つ場合を考える。ただし、第1磁化自由層10の保磁力Hc0は、Hcb>Hc0を満たすものとする。このとき、初めに膜厚方向(図の+z方向)にHext>Hcaを満たす外部磁界Hextを印加すると、第1磁化自由層10、第2磁化固定層60a、第3磁化固定層60bの磁化はいずれも+z方向に飽和する。次にHca>Hext>Hcbを満たす外部磁界Hextを−z方向に印加する。このとき、第2磁化固定層60aは磁化反転が起こらず、従って第2磁化固定層60aと磁気的に結合した第1磁化固定領域11aの磁化も反転が起こらない。そして、これ以外の部分ではHextによる磁化反転が起こる。従って第1磁化固定領域11aと磁化自由領域12の境界に磁壁を導入することができる。
膜厚方向への保磁力の差は、例えば、以下のような方法で実現できる:
(1)構成元素や組成の異なる材料を用いる。
(2)磁化容易軸の方向や大きさが異なる材料を用いる。
(3)異なる膜厚に設定する。
(4)片方の第2磁化固定層に更なる層を隣接して設ける。
(5)異なるサイズ、異なる形状にパターニングする。
また、これらの5つの方法は組み合わせて用いることもできる。
また第2の方法では、第1の方法で膜厚方向の磁界により初期化を行ったのとは異なり、面内方向への磁界により初期化を行う。具体的には、第2磁化固定層60a、第3磁化固定層60b、及び第1磁化自由層10に対して面内方向に十分大きな磁界を印加し、磁化を飽和させる。この後、この外部磁界を立ち下げると、第2磁化固定層60a、第3磁化固定層60b、及び第1磁化自由層10内では磁化の緩和が起こるが、このとき各層の位置関係を適切に設計することによって第1磁化自由層10内に磁壁を導入し、かつ第1磁化固定領域11a、第2磁化固定領域11bの磁化を所望の方向に固定することができる。
なお、第2の方法においては、第2磁化固定層60a、第3磁化固定層60bの磁気異方性は膜厚方向でもよいし、面内方向でもよい。また第2磁化固定層60aと第3磁化固定層60bの特性が異なる必要はないので、同じプロセスで製造することができる。
なお、図10A、図10Bでは、第1磁化固定領域11a及び第2磁化固定領域11bのそれぞれに、一つずつの磁化固定層(即ち、第2磁化固定層60a及び第3磁化固定層60b)が設けられているが、第1磁化固定領域11aに対して複数の磁化固定層が設けられることが可能である。同様に、第2磁化固定領域11b対して複数の磁化固定層が設けられることが可能である。
次に、図11A、図11Bのように第2磁化固定層60aが一つだけ設けられる場合の初期化方法について説明する。この場合の第2磁化固定層60aは、膜厚方向の磁気異方性を有する材料により構成されてもよいし、面内方向の磁気異方性を有する材料により構成されてもよい。図11A,図11Bのように第2磁化固定層60aが一つだけ設けられる場合の初期化方法は、本質的には図10A、図10Bに示されるような、第2磁化固定層60a、第3磁化固定層60bが設けられ、且つそれらの保磁力が異なる第1の方法における初期化方法と同一である。すなわち、いま図11Aで示されるように第2磁化固定層60aが第1磁化固定領域11aに隣接しているものとし、第2磁化固定層60aの保磁力が第1磁化自由層10に比べて大きい場合、見かけ上は第1磁化固定領域11aの保磁力が第2磁化固定領域11bに比べると大きくなる。従って、2段階に分けて磁界を印加することにより前述のようにして初期化が可能である。
なお、図10A、10Bの構造、及び図11A、11Bの構造のいずれについても、第2磁化固定層60a、第3磁化固定層60bの第1磁化自由層10に対する位置には任意性がある。従って、図10A、図10B、図11A、図11Bでは第2磁化固定層60a、第3磁化固定層60bは第1磁化自由層10に対して第2磁化自由層20とは反対側に設けられているが、同じ側に設けられてもよい。また、第第2磁化固定層60a及び第3磁化固定層60bは、第1磁化自由層10に対して磁気的に結合していればよく、空間的には隔離されていてもよい。
また図3の回路構成は、第1磁化自由層10が外部の配線へと接続される例が示されているが、この経路上に第2磁化固定層60a、第3磁化固定層60bが形成されてもよい。すなわち、第1磁化自由層10に第2磁化固定層60a、第3磁化固定層60bが電気的に接続して設けられ、第2磁化固定層60a、第3磁化固定層60bに外部の配線に接続される端子が設けられてもよい。
(第5変形例)
図12A〜図12Fは、本実施例の磁気抵抗効果素子の第5変形例の構造を模式的に示している。第5の変形例は第1磁化自由層10の形状に関する。
本実施例の磁気抵抗効果素子では、第1磁化自由層10の形状には任意性がある。例えば、図12A、図12Bのx−y平面図で示されるように例えば形状に変調を設けて磁壁のピンサイトを意図的に形成してもよい。図12Aは磁壁のピンサイトとしてノッチ(くぼみ)が形成された例である。図12Aでは、第1磁化固定領域11aと磁化自由領域12の境界部分、及び、第2磁化固定領域11bと磁化自由領域12の境界部分にノッチが形成されている。また図12Bは、H字型形状にパターニングされた例である。図12Bの構造では、第1磁化自由層10が、第1磁化固定領域11a及び第2磁化固定領域11bのy軸方向の幅が、磁化自由領域12の幅よりも広くなるように形成されている。この場合にはH字の三叉路部分が磁壁のピンサイトとなることがマイクロマグネティックシミュレーションから確認されている。また、図12Bのように幅に変調を設けることによって、電流密度の変化によって書き込みの際に磁壁を所望の場所で停止することができる。
また図12C〜図12Eの平面図で示されるように、第1磁化自由層10の中央部の幅を広く形成することによって、磁壁を真ん中で(即ち、磁化自由領域12で)止まりにくくすることができる。これらによってより安定した動作が実現される。
加えて、図12Fに示されているように、第1磁化自由層10の幅Wが、第1磁化自由層10の中央部から両端に近づくにつれて一旦狭くなった後、両端に近づくにつれて徐々に増加するように第1磁化自由層10を形成することも可能である。このような形状では、第1磁化自由層10の幅Wが最も小さくなる位置にピンサイトが形成される;第1磁化自由層10の幅Wが最も小さくなる位置が、第1磁化固定領域11a及び第2磁化固定領域11bと、磁化自由領域12の境界になる。磁化自由領域12の幅は、第1磁化自由層10の両端に近づくにつれ、広義に単調に減少される。一方、第1磁化固定領域11a及び第2磁化固定領域11bの幅は、第1磁化自由層10の両端に近づくにつれ、広義に単調に増加される。
また図13A、図13Bは、第5変形例の他の構造を示している。図13Aはその斜視図を、図13Bはx−y平面図を、そして図13C及び図13Dは、磁気抵抗効果素子が図13A、図13Bの構成を有している場合に採用される回路構成の二つの例を示している。
図13A、図13Bの構造においても、第1磁化自由層10は、第1磁化固定領域11a、第2磁化固定領域11b、磁化自由領域12から構成される。ただし、図1A〜図1Dに示されるように、磁化自由領域12の一方の端部に第1磁化固定領域11aが接続して設けられ、他方の端部に第2磁化固定領域11bが接続して設けられるのではなく、磁化自由領域12の一方の端部に第1磁化固定領域11a、及び第2磁化固定領域11bが接続して設けられる。すなわち、第1磁化固定領域11a、第2磁化固定領域11b、及び磁化自由領域12は三叉路を形成する。なお、図13A、図13Bの構造においても、各層の位置関係や磁気特性は上述の通りである。すなわち、第1磁化自由層10は膜厚方向に磁気異方性を有し、一方、第2磁化自由層20、第1磁化固定層40は面内方向の磁気異方性を有する。また第2磁化自由層20の重心G20はx−y面内において磁化自由領域12の重心G12に対してずれるようにして設けられる。また、第1磁化自由層10を構成する第1磁化固定領域11a、第2磁化固定領域11bの磁化は膜厚方向で互いに反平行方向に固定されている。なお、図13A、図13Bの構造においても第4変形例で示したように第2磁化固定層60a及び/又は第3磁化固定層60bが第1磁化自由層10に磁気的に結合して設けられてもよい。
図13A、図13Bの構造の磁気抵抗効果素子は4端子素子である。4つの端子のうちの1つは第1磁化固定層40に設けられ、他の2つの端子は第1磁化固定領域11aと第2磁化固定領域11bに設けられ、残りの1つの端子は磁化自由領域12に設けられる。図13A、図13Bの構造においても、第1磁化固定領域11aと磁化自由領域12の境界付近、または第2磁化固定領域11bと磁化自由領域12の境界付近のいずれか一方に磁壁が形成される。また図13A、図13Bの構造においては、第1磁化固定領域11aと磁化自由領域12の間、若しくは第2磁化固定領域11bと磁化自由領域12の間で電流を流すことにより書き込みを行う。この場合には、磁壁は第1磁化固定領域11a、または第2磁化固定領域11bと磁化自由領域12の境界から出発して、磁化自由領域12のもう一方の端部から抜けることで書き込みが行われる。
図13Cは、図13A、図13Bの構造の磁気抵抗効果素子が集積化されたメモリセル90の回路構成の一例を示している。図13Cでは、1つのメモリセル90に対して2つのMOSトランジスタ200a、200bが設けられている。MOSトランジスタ200aのソース/ドレインの一方がグラウンド線202に接続されており、他方が第1磁化固定領域11aの一端(磁化自由領域12との境界とは反対側)に接続されている。また、MOSトランジスタ200bのソース/ドレインの一方がグラウンド線202に接続されており、他方が第2磁化固定領域11bの一端(磁化自由領域12との境界とは反対側)に接続されている。MOSトランジスタ200aのゲートは、第1ワード線203aに接続されており、MOSトランジスタ200bのゲートは、第2ワード線203bに接続されている。
また、磁化自由領域12の端部(第1磁化固定領域11a及び第2磁化固定領域11bとの境界とは反対側)には、第1ビット線204が接続されている。この第1ビット線204は、書き込み電流を第1磁化自由層10に供給するための書き込み配線である。また、MTJの一端である第1磁化固定層40には、第2ビット線201が接続されている。この第2ビット線201は、MTJに読み出し電流を供給するための読み出し配線である。
図13Cのような回路構成においては、第1ワード線203a、第2ワード線203bのどちらを“high”レベルにプルアップし、どちらを“low”レベルにプルダウンするかでデータの書き分けができる。例えば、第1ワード線203aが“low”レベルに、第2ワード線203bが“high”レベルに、第1ビット線204が“high”レベルに、グラウンド線202が“low”レベルに設定された場合、MOSトランジスタ200aは“OFF”となる一方、MOSトランジスタ200bは“ON”となる。結果として、第1ビット線204から磁化自由領域12、第2磁化固定領域11b、MOSトランジスタ200bを経由して、グラウンド線202へと書き込み電流が流れる。また第2ワード線203bが“low”レベルに、第1ワード線203aが“high”に、第1ビット線204が“high”に、グラウンド線202が“low”レベルに設定された場合、MOSトランジスタ200bが“OFF”となり、一方、MOSトランジスタ200aは“ON”となる。結果として、第1ビット線204から磁化自由領域12、第1磁化固定領域11a、MOSトランジスタ200aを経由して、グラウンド線202へと書き込み電流が流れる。このようにしてデータの書き分けが可能である。
またデータの読み出しは、例えば以下で述べる第1の方法によって行うことができる。第1の方法においては、第1ワード線203a、第2ワード線203bは“Low”に、第2ビット線201は“High”に、第1ビット線204は“Ground”に設定される。このとき第1、及びMOSトランジスタ200a、200bは“OFF”となり、電流は第2ビット線201からMTJを貫通し、第1ビット線204へと流れる。これによってMTJの抵抗を読み出すことができ、磁気抵抗効果素子のデータの読み出しが可能となる。この場合には第1ビット線204と第2ビット線201の交点のセルの情報が読み出され、すなわちクロスポイント読み出しとなる。
また、図13Cに示されるメモリセル90からのデータの読み出しには、以下に述べるような第2の方法を用いてもよい。まず、第1ワード線203aが“high”レベルに、第2ワード線203bが“low”レベルに設定され、これにより、MOSトランジスタ200aが“ON”に、MOSトランジスタ200bが“OFF”にされる。またグラウンド線202が“low”レベルに設定され、第2ビット線201は“high”レベルに設定される。さらに第1ビット線204が適切な電位に設定される。このとき、読み出し電流は第2ビット線201からMTJを貫通し、第1ビット線204に流れることなく、MOSトランジスタ200aを経由してグラウンド線202へと流れる。これによってもMTJの抵抗値を読み出すことができる。第2の方法は、第1の方法で用いられている読み出しとは異なり、MOSトランジスタ200aによって一つのメモリセルが選択されるため、高速での読み出しが可能となる。
本実施例のメモリセル90に、図13Dに示されるような他の回路構成が適用されてもよい。図13Dの図13Cとの違いは、メモリセル90に3つのMOSトランジスタが設けられることにある。具体的には、磁化自由領域12の端部(第1磁化固定領域11a、及び第2磁化固定領域11bとは反対側)にMOSトランジスタ200cのソース/ドレインの一方が接続され、MOSトランジスタ200cの他方のソース/ドレインは第3ビット線205に接続される。またMOSトランジスタ200cのゲートは第3ワード線203cに接続される。
図13Dに示されるメモリセル90においても、第1ワード線203a、第2ワード線203bのどちらを“low”レベルにし、どちらを“high”レベルにするかでデータの書き分けができる。例えば、第1ワード線203aが“low”レベルに、第2ワード線203bが“high”レベルに、第3ワード線203cが“high”レベルに設定された場合、MOSトランジスタ200aは“OFF”に、MOSトランジスタ200bは“ON”に、MOSトランジスタ200cは“ON”になる。ここで第3ビット線205を“high”レベルにし、グラウンド線202を“low”レベルにした場合、第3ビット線205からMOSトランジスタ200c、磁化自由領域12、第2磁化固定領域11b、MOSトランジスタ200bを経由して、グラウンド線202へと書き込み電流が流れる。また第2ワード線203bが“low”レベルに、第1ワード線203aが“high”に、第3ワード線203cが“high”に設定された場合、MOSトランジスタ200bは“OFF”に、MOSトランジスタ200aは“ON”に、MOSトランジスタ200cは“ON”になる。ここで第3ビット線205を“high”レベルにし、グラウンド線202を“low”レベルにした場合、第3ビット線205からMOSトランジスタ200c、磁化自由領域12、第1磁化固定領域11a、MOSトランジスタ200aを経由して、グラウンド線202へと書き込み電流が流れる。このようにしてデータの書き分けが可能である。
また、図13Dに示される磁気メモリセル90からのデータの読み出しは例えば以下のようにして行うことができる。まず第1ワード線203aが“low”レベルに、第2ワード線203bが“low”レベルに、第3ワード線203cが“high”レベルに設定される。このときMOSトランジスタ200a、MOSトランジスタ200bは“OFF”に、MOSトランジスタ200cは“ON”になる。ここで第2ビット線201を“high”レベルにして第3ビット線205を“ON”にすることで、読み出し電流は第2ビット線201からMTJを貫通し、MOSトランジスタ200cを経由し、第3ビット線205へと流れる。これによってデータの読み出しを行うことができる。
なお、ここで述べた回路構成、及び回路の動作は、一つの例に過ぎず、他の回路構成、及び回路設定を用いても図13A、図13Bの構造の磁気抵抗効果素子をメモリセル90に集積化することができる。
(第6の変形例)
図14A〜図14Cは、本実施例の磁気抵抗効果素子の第6変形例の構造を模式的に示している。図14Aは斜視図を、図14Bはx−z断面図を、図14Cはy−z断面図を示している。なお、図14B、図14Cでは各層の磁化方向の例が矢印で示されている。第6変形例においては、第1磁化固定層40に、複数の強磁性層を含んで構成される積層フェリ結合構成が採用される。
本実施例の磁気抵抗効果素子では、第1磁化固定層40は非磁性層30と接する面において磁化が一方向に固定されていればよく、複数の層により構成されてもよい。特に図14A〜図14Cに示されるように積層フェリ結合構成を採用することで、外乱磁界への耐性が高まる上、第2磁化自由層20、第1磁化自由層10に印加されるオフセット磁界の影響を低減することができる。図14Bには、第1磁化固定層40において、強磁性膜40a、40bが結合層70を介して反平行方向に結合された状態が示されている。このような積層フェリ結合構成が採用された場合、第1磁化固定層40の磁化が外乱磁界に対して強くなる。加えて、強磁性膜40a、40bの飽和磁化(Ms)と膜厚(t)の積(Ms・t)を略等しくすることによって、外部への漏れ磁束の影響を低減することができる。これによって、第2磁化自由層20、第1磁化自由層10、及び隣接メモリセルへの磁気的な影響を低減することができる。なお、図14A〜図14Cでは第1磁化固定層40は2層の強磁性膜と1層の結合層により構成される例が示されているが、更に多くの層により形成されても構わない。
結合層70の材料としては、例えばRuが挙げられる。結合層70としてRuが使用されると、RKKY相互作用により隣り合う強磁性膜40a、40bが強固に結合される。ただし、強磁性膜40a、40bは漏れ磁束により結合させることもでき、このような観点からは、結合層70の材料としては、あらゆる導電性の材料を用いることができる。
(第7変形例)
図15A〜図15Cは、本実施例の磁気抵抗効果素子の第7変形例の構造を模式的に示している。図15Aはその斜視図を、図15Bはx−z断面図を、図15Cはy−z断面図を示している。第7変形例においては、第1磁化固定層40に接合するピニング層80が設けられる。
本実施例の磁気抵抗効果素子では、第1磁化固定層40の磁化は、特定の方向に実質的に固定して設けられる。第7変形例ではピニング層80を第1磁化固定層40の少なくとも一部分に接合して設け、これによって第1磁化固定層40の固定磁化をより安定化することができる。ピニング層80の材料としては、例えばPt−Mnなどの反強磁性材料を用いることができる。
(第8変形例)
図16A〜図16Cは、本実施例の磁気抵抗効果素子の第8変形例の構造を模式的に示している。図16Aはその斜視図を、図16Bはx−z断面図を、図16Cはy−z断面図を示している。第8の変形例は、各層の積層順に関する。
本実施例の磁気抵抗効果素子においては、第2磁化自由層20、非磁性層30、第1磁化固定層40が隣接してこの順に設けられればよく、これらと第1磁化自由層10、あるいは第2磁化固定層60a、第3磁化固定層60bの積層順には任意性がある。従って、図16A〜図16Cに示されているように、第1磁化自由層10が最上面に形成されてもよい。またこの場合も磁化自由領域12と第2磁化自由層20の重心はx−y面内においてずれるように形成される必要があり、その位置関係、大小関係には任意性がある。
(第9変形例)
図17Aは、本実施例の磁気抵抗効果素子の第9変形例の構造を模式的に示した平面図である。本実施例においては、第2磁化自由層20の重心G20は第1磁化自由層10の磁化自由領域12の重心G12に対して面内方向(x−y平面に平行な方向)で特定の方向にずれて設けられる。これまでの図ではこの特定の方向が+y方向に略平行方向になるものとして描かれているが、この特定の方向は任意に決定され得る。従って図17Aに示されるように当該特定の方向がx成分を有していても構わない。また図13A、図13Bを用いて説明されたような第1磁化自由層10が三叉路を形成する形状により構成される場合、図17Bに示されるような第2磁化自由層20の重心G20と磁化自由領域12の重心G12の位置関係となっていても構わない。
(第10変形例)
図18A〜18C、図19A〜図19C、図20A〜図20Cは、本実施例の磁気抵抗効果素子の第10変形例の構造を模式的に示す図である。詳細には、図18A、図19Aはその斜視図を、図18B、図19Bはx−z断面図を、図18C、図19Cはy−z断面図を示している。図1A〜図1Dには第1磁化自由層10に隣接して第2磁化自由層20が設けられる基本構成が図示され、また、図4A〜図4C、図5A〜図5Cには第1磁化自由層10と第2磁化自由層20の間に導電層50が設けられている構成が図示されているが、第10変形例は、図1A〜図1D、図4A〜図4C、図5A〜図5Cの構成の変形に関する。
第10変形例においては、第1磁化自由層10と第2磁化自由層20の間に、分流防止層51が設けられる。分流防止層51は、第1磁化自由層10よりもシート抵抗が高い膜で形成される。分流防止層51は、第1磁化自由層10と第2磁化自由層20の間の様々な位置に設けられ得る。
例えば、図18A〜図18Cに示されているように、導電層50が設けられている場合には、分流防止層51は、導電層50と第1磁化自由層10の間に挟まれて設けられてもよく、また図19A〜図19Cに示されるように、導電層50の中に設けられてもよい。また図20A〜図20Cのように、第1磁化自由層10と第2磁化自由層20が直接接続される場合、第1磁化自由層10と第2磁化自由層20の間に挟まれて設けられてもよい。
分流防止層51が設けられることで、以下のような効果が得られる。前述のように磁気抵抗効果素子においては第1磁化自由層10に電流が導入されることで磁壁移動が起こり、データの書き込みが行われる。従って電流の磁壁移動に対する効率を高めるためには、第1磁化自由層10を流れる書き込み電流の割合がなるべく高いことが望ましい。ここで導電層50が設けられた場合、または第2磁化自由層20が第1磁化自由層10に隣接して設けられる場合、第1磁化自由層10のうち、導電層50又は第2磁化自由層20と接続される部分では、書き込み電流は第1磁化自由層10の他に、導電層50、または第2磁化自由層20にも分流することになる。これは書き込み電流の増大や、中間状態形成などの不安定動作の原因となりうる。ここで本変形例にように、分流防止層51を第1磁化自由層10と第2磁化自由層20の間に、好適には第1磁化自由層10と導電層50の間に設けることによって、書き込み電流のうち導電層50及び/または第2磁化自由層20に流れる分流分を減らすことができるため、このような問題が解決される。
なお、読み出し電流は前述の通り導電層50、または第2磁化自由層20、及びこの分流防止層51を貫通する方向に導入されるので、分流防止層51の抵抗値は過度に大きくないことが好ましい。したがって分流防止層51の抵抗値は書き込み電流の分流が十分低減される程度に大きく、かつ読み出し信号を劣化させない程度に小さく設計されることが好ましい。
分流防止層51の材料としては、Mg、Alなどの金属の酸化物、窒化物などが例示される。例えば膜厚が0.3nm以上1.2nm以下のMgOで構成することによって好ましい特性が得られる。
なお、分流防止層51は、上述のような導電層51や第2磁化自由層20への電流の分流を防止するとうい観点だけでなく、設けられる位置、材料や構成を適切に選択することによって製造プロセスを容易にしたり、あるいは膜の特性を向上させたりすることもできる。
なお、以上には本発明の実施例、及びその様々な変形例が記載されているが、本発明は、上述の実施例及び変形例に限定して解釈されてはならない。上述の変形例は、矛盾しない限り、その複数が組み合わせて適用可能であることは、当業者には容易に理解されよう。
この出願は、2007年11月5日に出願された日本国特許出願特願2007−287901を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (13)

  1. 第1磁化自由層と、
    第2磁化自由層と、
    第2磁化自由層に隣接して設けられる非磁性層と、
    前記非磁性層に隣接して前記第2磁化自由層とは反対側に設けられる第1磁化固定層と
    を具備し、
    前記第1磁化自由層は、強磁性体から構成され、且つ、膜厚方向の磁気異方性を有し、
    前記第2磁化自由層及び前記第1磁化固定層は、強磁性体から構成され、且つ、面内方向の磁気異方性を有し、
    前記第1磁化自由層は、
    磁化が固定される第1磁化固定領域と
    磁化が固定される第2磁化固定領域と
    前記第1磁化固定領域と前記第2磁化固定領域とに接続された、磁化が反転可能な磁化自由領域を有し、
    前記磁化自由領域と前記第2磁化自由層とが、磁気的に結合しており、
    前記磁化自由領域の重心と前記第2磁化自由層の重心とが、面内方向である特定方向にずれて位置しており、
    書き込み電流が、前記磁化自由領域から前記第1磁化固定領域に向かう方向、又は、前記磁化自由領域から前記第2磁化固定領域に向かう方向に流され、
    読み出し電流が、前記第2磁化自由層と前記第1磁化固定層の間で流される
    磁気抵抗効果素子。
  2. 請求1に記載の磁気抵抗効果素子であって、
    前記第1磁化固定層の磁化が、前記特定方向に略平行な方向に固定されている
    磁気抵抗効果素子。
  3. 請求1又は2に記載の磁気抵抗効果素子であって、
    更に、前記第1磁化自由層と前記第2磁化自由層の間に設けられた導電層を備える
    磁気抵抗効果素子。
  4. 請求1乃至3のいずれかに記載の磁気抵抗効果素子であって、
    更に、
    前記第1磁化固定領域と前記第2磁化固定領域の一方に接合された第2磁化固定層を備える
    磁気抵抗効果素子。
  5. 請求4に記載の磁気抵抗効果素子であって、
    更に、
    前記第1磁化固定領域と前記第2磁化固定領域の他方に接合された第3磁化固定層を備える
    磁気抵抗効果素子。
  6. 請求1乃至5のいずれかに記載の磁気抵抗効果素子であって、
    前記第1磁化固定領域が前記磁化自由領域の一方の端部に隣接して設けられ、
    前記第2磁化固定領域が前記磁化自由領域の他方の端部に隣接して設けられる
    磁気抵抗効果素子。
  7. 請求1乃至6のいずれかに記載の磁気抵抗効果素子であって、
    前記第1磁化固定領域が前記磁化自由領域の一方の端部に隣接して設けられ、
    前記第2磁化固定領域が前記磁化自由領域の前記一方の端部に隣接して設けられ、
    前記第1磁化固定領域と前記第2磁化固定領域と前記磁化自由領域とが、三叉路を形成する
    磁気抵抗効果素子。
  8. 請求3に記載の磁気抵抗効果素子であって、
    前記導電層が、Fe、Co、Niから選択される少なくとも一つの元素を含有する
    磁気抵抗効果素子。
  9. 請求1乃至8のいずれかに記載の磁気抵抗効果素子であって、
    前記非磁性層がMgOを含有する
    磁気抵抗効果素子。
  10. 請求1乃至9のいずれかに記載の磁気抵抗効果素子であって、
    前記第2磁化自由層と前記第1磁化固定層のうちの少なくとも一方がCo−Fe−Bを含有する
    磁気抵抗効果素子。
  11. 請求1乃至10のいずれかに記載の磁気抵抗効果素子であって、
    前記第1磁化自由層と前記第2磁化自由層の間に設けられた分流防止層を更に具備する
    磁気抵抗効果素子。
  12. 請求3に記載の磁気抵抗効果素子であって、
    前記第1磁化自由層と前記導電層の間に設けられた分流防止層を更に具備する
    磁気抵抗効果素子。
  13. 請求11又は12に記載の磁気抵抗効果素子であって、
    前記分流防止層は、前記第1磁化自由層よりもシート抵抗が大きい膜で形成されている
    磁気抵抗効果素子。
JP2009540021A 2007-11-05 2008-10-28 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ Active JP5382348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009540021A JP5382348B2 (ja) 2007-11-05 2008-10-28 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007287901 2007-11-05
JP2007287901 2007-11-05
JP2009540021A JP5382348B2 (ja) 2007-11-05 2008-10-28 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
PCT/JP2008/069498 WO2009060749A1 (ja) 2007-11-05 2008-10-28 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2009060749A1 JPWO2009060749A1 (ja) 2011-03-24
JP5382348B2 true JP5382348B2 (ja) 2014-01-08

Family

ID=40625643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009540021A Active JP5382348B2 (ja) 2007-11-05 2008-10-28 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8174086B2 (ja)
JP (1) JP5382348B2 (ja)
WO (1) WO2009060749A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095589A1 (ja) * 2009-02-17 2010-08-26 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
KR101616042B1 (ko) * 2009-07-23 2016-04-27 삼성전자주식회사 자구벽을 이용한 발진기 및 그 동작방법
WO2011118395A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 磁気メモリ素子、磁気メモリ、及びその製造方法
KR101766899B1 (ko) 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
JP6029020B2 (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
TW201308343A (zh) 2011-08-02 2013-02-16 Ind Tech Res Inst 磁性移位暫存器的讀取器
GB201117446D0 (en) * 2011-10-10 2011-11-23 Univ York Method of pinning domain walls in a nanowire magnetic memory device
JP6191941B2 (ja) * 2013-01-24 2017-09-06 日本電気株式会社 磁気メモリセル及び磁気ランダムアクセスメモリ
JP6204769B2 (ja) * 2013-09-18 2017-09-27 東芝メモリ株式会社 磁気記憶装置及びその駆動方法
US9576636B1 (en) * 2015-04-03 2017-02-21 Everspin Technologies, Inc. Magnetic memory having ROM-like storage and method therefore
JP6496036B2 (ja) * 2015-04-27 2019-04-03 東芝メモリ株式会社 磁気メモリ装置
JP7003991B2 (ja) * 2017-04-14 2022-01-21 Tdk株式会社 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
JP2019079959A (ja) * 2017-10-25 2019-05-23 Tdk株式会社 磁壁移動型磁気記録装置及び磁気記録アレイ
CN115101284B (zh) * 2022-08-25 2022-12-20 季华实验室 一种磁性多层膜及其制备方法和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
JP4932275B2 (ja) 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
US7446984B2 (en) * 2005-12-14 2008-11-04 Hitachi Global Storage Technologies Netherlands B.V. Magnetic random access memory (MRAM) having increased reference layer anisotropy through ion beam etch of magnetic layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
WO2007119748A1 (ja) * 2006-04-11 2007-10-25 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法

Also Published As

Publication number Publication date
JPWO2009060749A1 (ja) 2011-03-24
US8174086B2 (en) 2012-05-08
US20100237449A1 (en) 2010-09-23
WO2009060749A1 (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
US9799822B2 (en) Magnetic memory element and magnetic memory
US8787076B2 (en) Magnetic memory and method of manufacturing the same
JP5360599B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2010074132A1 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
JPWO2009019947A1 (ja) 磁壁ランダムアクセスメモリ
JP5299643B2 (ja) 磁気ランダムアクセスメモリ
JP5370773B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
WO2009122990A1 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5445133B2 (ja) 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
JP5397224B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法
JP5360600B2 (ja) 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
WO2011065323A1 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
WO2012137911A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US20130075847A1 (en) Magnetic memory
JPWO2009038004A1 (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Ref document number: 5382348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150