JPWO2009019947A1 - 磁壁ランダムアクセスメモリ - Google Patents

磁壁ランダムアクセスメモリ Download PDF

Info

Publication number
JPWO2009019947A1
JPWO2009019947A1 JP2009526372A JP2009526372A JPWO2009019947A1 JP WO2009019947 A1 JPWO2009019947 A1 JP WO2009019947A1 JP 2009526372 A JP2009526372 A JP 2009526372A JP 2009526372 A JP2009526372 A JP 2009526372A JP WO2009019947 A1 JPWO2009019947 A1 JP WO2009019947A1
Authority
JP
Japan
Prior art keywords
magnetic
magnetization
layer
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009526372A
Other languages
English (en)
Other versions
JP5338666B2 (ja
Inventor
鈴木　哲広
哲広 鈴木
俊輔 深見
俊輔 深見
則和 大嶋
則和 大嶋
石綿　延行
延行 石綿
聖万 永原
聖万 永原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009526372A priority Critical patent/JP5338666B2/ja
Publication of JPWO2009019947A1 publication Critical patent/JPWO2009019947A1/ja
Application granted granted Critical
Publication of JP5338666B2 publication Critical patent/JP5338666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

磁気ランダムアクセスメモリは、垂直磁気異方性を有する強磁性層である磁化記録層（１０）と、磁気記録層（１０）上に設けられ情報を読み出すための磁気読出し層（５０）とを具備する。磁化記録層（１０）は、反転可能な磁化を有する磁化反転領域（１３）と、磁化反転領域（１３）の第１境界に接続され磁化の向きが第１方向に固定された第１磁化固定領域（１１ａ）と、磁化反転領域（１３）の第２境界に接続され磁化の向きが第２方向に固定された第２磁化固定領域（１１ｂ）とを備える。磁気読出し層（５０）は、磁化反転領域（１３）の磁化の方向に対応して磁化の方向が変化する磁気センス層（３３）と、磁気センス層（３３）上に設けられた非磁性バリア層（３２）と、非磁性バリア層（３２）上に設けられたピン層（３０）とを備える。

Description

本発明は、磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に関し、特に、磁壁移動方式のＭＲＡＭに関する。
ＭＲＡＭは、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭにおいては、ＴＭＲ（Ｔｕｎｎｅｌ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。その磁気抵抗素子には、例えばトンネルバリヤ層が二層の強磁性層で挟まれた磁気トンネル接合（ＭＴＪ；Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）が形成される。その二層の強磁性層は、磁化の向きが固定された磁化固定層（ピン層）と、磁化の向きが反転可能な磁化自由層（フリー層）とを有している。
ピン層とフリー層の磁化の向きが“反平行”である場合のＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、それらが“平行”である場合の抵抗値（Ｒ）よりも大きくなることが知られている。ＭＲＡＭは、このＭＴＪを有する磁気抵抗素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。例えば、反平行状態はデータ“１”に対応付けられ、平行状態はデータ“０”に対応付けられる。メモリセルに対するデータの書き込みは、フリー層の磁化の向きを反転させることによって行われる。
ＭＲＡＭに対するデータの書き込み方法として、「アステロイド方式」や「トグル方式」が知られている。これらの書き込み方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。
微細化に伴う書き込み電流の増加を抑制することができる書き込み方式として、「スピン注入（ｓｐｉｎ ｔｒａｎｓｆｅｒ）方式」が提案されている（例えば、特開２００５−９３４８８号公報（対応米国特許ＵＳ７１９３２８４（Ｂ２））、“Ｃｕｒｒｅｎｔ−ｄｒｉｖｅｎ ｅｘｃｉｔａｔｉｏｎ ｏｆ ｍａｇｎｅｔｉｃ ｍｕｌｔｉｌａｙｅｒｓ”，Ｊ．Ｃ．Ｓｌｏｎｃｚｅｗｓｋｉ，Ｊｏｕｒｎａｌ ｏｆ Ｍａｇｎｅｔｉｓｍ ＆ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ，１５９，Ｌ１−Ｌ７（１９９６）、を参照）。スピン注入方式によれば、強磁性導体にスピン偏極電流（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ ｃｕｒｒｅｎｔ）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Ｓｐｉｎ Ｔｒａｎｓｆｅｒ Ｍａｇｎｅｔｉｚａｔｉｏｎ Ｓｗｉｔｃｈｉｎｇ」と参照される）。
米国特許第６８３４００５号公報には、スピン注入を利用した磁気シフトレジスタが開示されている。この磁気シフトレジスタは、磁性体中の磁壁（ｄｏｍａｉｎ ｗａｌｌ）を利用して情報を記憶する。多数の領域（磁区）に分けられた磁性体において、磁壁を通過するように電流が注入され、その電流により磁壁が移動する。各領域の磁化の向きが、記録データとして扱われる。このような磁気シフトレジスタは、例えば、大量のシリアルデータの記録に利用される。尚、磁性体中の磁壁の移動は、“Ｒｅａｌ−Ｓｐａｃｅ Ｏｂｓｅｒｖａｔｉｏｎ ｏｆ Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅｎ Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ ｉｎ Ｓｕｂｍｉｃｒｏｎ Ｍａｇｎｅｔｉｃ Ｗｉｒｅｓ”，Ａ．Ｙａｍａｇｕｃｈｉ ｅｔ ａｌ．，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，Ｖｏｌ．９２，ｐｐ．０７７２０５−１−４（２００４）にも報告されている。
このようなスピン注入による磁壁移動（Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ）を利用した「磁壁移動方式のＭＲＡＭ」が、特開２００５−１９１０３２号公報、及び“Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｔｈｒｅｓｈｏｌｄ Ｃｕｒｒｅｎｔ Ｄｅｎｓｉｔｙ ｆｏｒ Ｃｕｒｒｅｎｔ−Ｄｒｉｖｅｎ Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ ｕｓｉｎｇ Ｓｈａｐｅ Ｃｏｎｔｒｏｌ”，Ａ．Ｙａｍａｇｕｃｈｉ ｅｔ ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．４５，Ｎｏ．５Ａ，ｐｐ．３８５０−３８５３（２００６）に記載されている。
特開２００５−１９１０３２号公報に記載されたＭＲＡＭは、磁化が固定された磁化固定層と、磁化固定層上に積層されたトンネル絶縁層と、トンネル絶縁層に積層された磁化記録層とを備える。磁化記録層には、磁化の向きが反転可能な部分と実質的に変化しない部分も含まれているため、磁化自由層ではなく、磁化記録層と呼ぶことにする。図１は、特開２００５−１９１０３２号公報の磁化記録層の構造を示す概略平面図である。図１において、磁化記録層１００は、直線形状を有している。具体的には、磁化記録層１００は、トンネル絶縁層及び磁化固定層と重なる接合部１０３、接合部１０３の両端に隣接するくびれ部１０４、及びくびれ部１０４に隣接形成された一対の磁化固定領域１０１、１０２を有する。一対の磁化固定領域１０１、１０２には、互いに反対向きの固定磁化が付与されている。更に、ＭＲＡＭは、一対の磁化固定領域１０１、１０２に電気的に接続された一対の書き込み用端子１０５、１０６を備える。この書き込み用端子１０５、１０６により、磁化記録層１００の接合部１０３、一対のくびれ部１０４及び一対の磁化固定領域１０１、１０２を貫通する電流が流れる。
図２は、“Ｍａｇｎｅｔｉｃ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ｏｆ Ａ Ｎｅｗ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｕｔｉｌｉｚｉｎｇ Ｄｏｍａｉｎ Ｗａｌｌ Ｍｏｔｉｏｎ”，Ｈ．Ｎｕｍａｔａ ｅｔ ａｌ．，Ｉｎｔｅｒｍａｇ ２００６ Ｄｉｇｅｓｔ，ＨＱ−０３（２００６）に記載された磁気メモリセルの磁気記録層１２０の構造を示している。磁気記録層１１０は、Ｕ字型の形状を有している。具体的には、磁気記録層１２０は、第１磁化固定領域１２１、第２磁化固定領域１２２、及び磁化反転領域１２３を有している。磁化反転領域１２３は、ピン層１３０とオーバーラップしている。磁化固定領域１２１、１２２は、Ｙ方向に延びるように形成されており、その磁化の向きは同じ方向に固定されている。一方、磁化反転領域１２３は、Ｘ方向に延びるように形成されており、反転可能な磁化を有している。従って、磁壁が、第１磁化固定領域１２１と磁化反転領域１２３との境界Ｂ１、あるいは、第２磁化固定領域１２２と磁化反転領域１２３との境界Ｂ２に形成される。磁化状態の初期化は、例えば、ＸＹ面内で斜め４５度方向に十分大きな初期磁界を印加することによりおこなわれ、初期磁界を除いた後に、磁化固定領域の磁化が＋Ｙ方向、磁化反転領域の磁化が＋Ｘ方向を向き、磁壁が境界Ｂ１に形成された状態が実現される。
磁化固定領域１２１、１２２は、電流供給端子１２５、１２６のそれぞれに接続されている。これら電流供給端子１２５、１２６を用いることにより、磁気記録層１２０に書き込み電流を流すことが可能である。その書き込み電流の方向に応じて、磁壁は磁化反転領域１２３中を移動する。この磁壁移動により、磁化反転領域１２３の磁化方向を制御することができる。
しかし、電流駆動磁壁移動を利用したＭＲＡＭでは、書き込み電流の絶対値が比較的大きくなってしまうことが懸念される。前掲のＰｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，Ｖｏｌ．９２，ｐｐ．０７７２０５−１−４（２００４）のほかにも、電流駆動磁壁移動の観測は数多く報告されている。しかし、磁壁移動には概ね１×１０８Ａ／ｃｍ２程度の閾値電流密度を要している。この場合、例えば磁壁移動の起こる層の幅を１００ｎｍ、膜厚を１０ｎｍとした場合でも書き込み電流は１ｍＡとなる。これ以下に書き込み電流を低減するためには膜厚を薄くすればよいが、この場合には書き込みに要する電流密度は更に上昇してしまうことが知られている（例えば、前掲のＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．４５，Ｎｏ．５Ａ，ｐｐ．３８５０−３８５３（２００６）参照）。 電流駆動磁壁移動を利用したＭＲＡＭにおいて、書込み電流を低減できる技術が期待される。
一方、磁化記録層の磁気異方性が基板面に垂直である垂直磁気異方性材料を用いた素子においては、１０６Ａ／ｃｍ２台の閾値電流密度が観測されている（例えば、“Ｔｈｒｅｓｈｏｌｄ ｃｕｒｒｅｎｔｓ ｔｏ ｍｏｖｅ ｄｏｍａｉｎ ｗａｌｌｓ ｉｎ ｆｉｌｍｓ ｗｉｔｈ ｐｅｒｐｅｎｄｉｃｕｌａｒ ａｎｉｓｏｔｒｏｐｙ”，Ｄ．Ｒａｖｅｌｏｓｏｎａ ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．９０，０７２５０８（２００７）参照）。
垂直磁気異方性材料を用いた素子に関連して、特開２００３−１１００９４号公報（対応米国特許ＵＳ６８４４６０５（Ｂ２））に垂直磁化膜を用いた磁気メモリ及びその製造方法が開示されている。この磁気メモリは、垂直磁化膜からなる第１磁性層と非磁性層と垂直磁化膜からなる第２磁性層が積層されてなり、該第２磁性層の反転磁界が、該第１磁性層の反転磁界より小さく、該第１磁性層の磁化方向と該第２磁性層の磁化方向の相対角度によって、該第１磁性層と該第２磁性層間に電流を流した時の抵抗値が異なる磁気抵抗素子と、該磁気抵抗素子の該第１磁性層の磁化方向を反転させるために設けられた磁界発生機構と、を有している。この磁気メモリは、以下の式（１）であらわされる該第１磁性層の反転磁界Ｈｃが、該磁界発生機構から発生する磁界よりも小さくなるように設定されることを特徴とする。
Ｈｃ＝２（Ｋｕ−２πＭｓ２ｆ）／Ｍｓ・・・（１）
ここで、Ｋｕ，Ｍｓは、各々、第１磁性層１１の垂直磁気異方性定数、飽和磁化であり、ｆは、第１磁性層１１の膜厚をＴ、幅と長さをＷとすると、ｆ＝７×１０−１３（Ｔ／Ｗ）４−２×１０−９（Ｔ／Ｗ）３＋３×１０−６（Ｔ／Ｗ）２−０．００１９（Ｔ／Ｗ）＋０．９６８１である。
また、特開２００６−７３９３０号公報に磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリが開示されている。この磁気メモリ素子は、第一の磁性層と中間層と第二の磁性層とを有し、情報を第一の磁性層と、第二の磁性層との磁化の方向で記録する。この磁気メモリ素子は、少なくとも一方の磁性層内に互いに反平行磁化となる磁区とそれらの磁区を隔てる磁壁を定常的に形成し、前記磁壁を磁性層内で移動させることで、隣り合う磁区の位置を制御して情報記録を行うことを特徴とする。前記第二の磁性層は膜面垂直方向に磁気異方性を有していても良い。
既述のように、電流駆動磁壁移動を利用したＭＲＡＭでは、書き込み電流の絶対値が比較的大きくなってしまうことが懸念される。従って、発明者は、以下に示すように、電流駆動磁壁移動を利用したＭＲＡＭにおいて、磁化記録層として垂直磁気異方性材料を用いることにより、書込み電流を低減できることを検討した。
図３Ａ及び図３Ｂは、それぞれ想定しうる垂直磁気異方性材料を用いた磁気抵抗素子の平面図及び断面図である。磁化記録層１０は、磁化反転領域１３と、一対の磁化固定領域１１ａ、１１ｂとを備える。ただし、図３Ａ及び図３Ｂにおいて、白丸と点の記号、白丸とバツの記号、白矢印は、それらが記載された磁化反転領域１３や磁化固定領域１１ａ、１１ｂの磁化方向を示している。
磁化反転領域１３は、トンネル絶縁層３２及びピン層３０と重なり、フリー層としての機能を有する。磁化固定領域１１ａは磁化反転領域１３の一端に、磁化固定領域１１ｂは磁化反転領域１３の他端にそれぞれ隣接されている。磁化反転領域１３と磁化固定領域１１ａ、１１ｂとの接合部にはくびれ部１５が設けられる。一対の磁化固定領域１１ａ、１１ｂには、互いに反対向きの固定磁化が付与される。また、くびれ部１５は磁壁に対するピンポテンシャルとして機能し、磁壁はくびれ部付近の領域１２ａ、又は、領域１２ｂに位置するように初期化される。データの読出しは磁化反転領域１３とピン層３０との磁化の相対的な向きに依存して、トンネル抵抗が異なることを利用しておこなわれる。磁化反転領域１３の磁化が膜面に垂直方向であるので、ピン層３０の磁化も膜面に垂直でなければならない（例えば、特開２００３−１１００９４号公報 、特開２００６−７３９３０号公報）。
一方、情報の格納及び読み出しに関しては、一般にＭＲ比ができるだけ大きいことが望ましい。これまで、磁気トンネル接合としては、フリー層、ピン層共に面内の磁化成分を有する構成について、多く報告されている。例えば、フリー層、ピン層としてＣｏＦｅＢを用い、トンネルバリヤとしてＭｇＯを用いた場合、２００％以上のＭＲ比が観測されている（“２３０％ ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ ｉｎ ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎｓ”，Ｄ．Ｄ．Ｄｊａｙａｐｒａｗｉｒａ ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．８６，０９２５０２（２００５）参照）。しかし、図３Ａ及び図３Ｂのように想定される垂直異方性を有する磁性層を用いた磁気トンネル接合において、このような大きなＭＲ比は観測されていない。そのため、情報の格納及び読み出しを適切に行うことができるか否かについて問題がある。
本発明の目的は、磁化記録層の磁気異方性が垂直方向である電流駆動磁壁移動型ＭＲＡＭにおいて、情報の格納及び読み出しを適切に行うことが可能な構造を有する磁気ランダムアクセスメモリを提供することにある。
本発明の磁気ランダムアクセスメモリは、垂直磁気異方性を有する強磁性層である磁化記録層と、磁気記録層上に設けられた情報を読み出すための磁気読出し層とを具備する。磁化記録層は、反転可能な磁化を有する磁化反転領域と、磁化反転領域の第１境界に接続され磁化の向きが第１方向に固定された第１磁化固定領域と、磁化反転領域の第２境界に接続され磁化の向きが第２方向に固定された第２磁化固定領域とを備える。磁気読出し層は、磁化反転領域の磁化の方向に対応して磁化の方向が変化する磁気センス層と、磁気センス層上に設けられた非磁性バリア層と、非磁性バリア層上に設けられたピン層とを備える。
この発明の前記及びそれ以外の他の目的と特徴は、添付図面と併せて説明される以降の実施の形態の記載からより明確になるであろう。ただし、当該添付図面において、
図１は、特開２００５−１９１０３２号公報の磁化記録層の構造を示す概略平面図である。 図２は、Ｉｎｔｅｒｍａｇ ２００６ Ｄｉｇｅｓｔ，ＨＱ−０３（２００６）に記載された磁気メモリセルの磁気記録層の構造を示している。 図３Ａは、それぞれ想定しうる垂直磁気異方性材料を用いた磁気抵抗素子の平面図及び断面図である。 図３Ｂは、それぞれ想定しうる垂直磁気異方性材料を用いた磁気抵抗素子の平面図及び断面図である。 図４Ａは、本実施の形態に係る磁気抵抗素子の構成の一例を示す平面図である。 図４Ｂは、本実施の形態に係る磁気抵抗素子の構成の一例を示す断面図である。 図４Ｃは、本実施の形態に係る磁気抵抗素子の構成の一例を示す断面図である。 図５は、本実施の形態に係る磁気抵抗素子の構成の変形例を示す断面図である。 図６は、本実施の形態に係る磁気抵抗素子の構成の他の変形例を示す断面図である。 図７は、本実施の形態に係る磁気抵抗素子の構成の更に他の変形例を示す断面図である。 図８は、本実施の形態に係る磁気抵抗素子の構成の更に他の変形例を示す断面図である。 図９は、本実施の形態に係る磁気抵抗素子の構成の更に他の変形例を示す断面図である。 図１０は、本実施の形態に係る磁気メモリセル（磁気抵抗素子）に対するデータの書込み原理を示す断面図である。 図１１Ａは、本実施の形態に係る磁気メモリセル（磁気抵抗素子）に対するデータの読出し原理を示す断面図である。 図１１Ｂは、本実施の形態に係る磁気メモリセル（磁気抵抗素子）に対するデータの読出し原理を示す断面図である。 図１２Ａは、本実施の形態に係る磁気抵抗素子（磁気メモリセル）の別の構成を示す断面図である。 図１２Ｂは、本実施の形態に係る磁気抵抗素子（磁気メモリセル）の別の構成を示す断面図である。 図１３は、本実施の形態に係るＭＲＡＭの構成の一例を示すブロック図である。
以下、添付図面を参照して、本発明の実施の形態に係るＭＲＡＭを説明する。本実施の形態に係るＭＲＡＭは垂直磁気異方性を持つ磁性層を用いた磁壁移動方式のＭＲＡＭである。
１．磁気メモリセルの構成
図４Ａは本実施の形態に係る磁気抵抗素子の構成の一例を示す平面図である。図４Ｂ及び図４Ｃは、それぞれ本実施の形態に係る磁気抵抗素子の構成の一例を示す断面図である。その磁気抵抗素子２を磁気メモリセルに用いた例について説明する。図４Ｂは例えば“１”を記憶した場合を示し、図４Ｃは、例えば、“０”を記憶した場合を示す。ただし、図４Ｂ及び図４Ｃにおいて、白丸とバツの記号や白矢印は、各層における磁化方向を示している（以下同じ）。磁気抵抗素子２は、強磁性体層である磁気記録層１０と磁気読出し層５０から構成されている。磁気記録層１０と磁気読出し層５０との間には分離層３４が配置されている。磁気記録層１０の両端部には電流端子１４ａ、１４ｂが設けられている。磁気読出し層５０には電流引き出し用の配線３１が接続されている。
磁気記録層１０は基板面（ＸＹ平面）に垂直な方向の異方性を持つ。材料として、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つ以上の材料を含むことが望ましい。さらに、ＰｔやＰｄを含むことで垂直磁気異方性を安定化させることができる。これに加えて、Ｂ、Ｃ、Ｎ、Ｏ、Ａｌ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ａｕ、Ｓｍなどを添加することによって所望の磁気特性が発現されるように調整することができる。具体的にはＣｏ、Ｃｏ−Ｐｔ、Ｃｏ−Ｐｄ、Ｃｏ−Ｃｒ、Ｃｏ−Ｐｔ−Ｃｒ、Ｃｏ−Ｃｒ−Ｔａ、Ｃｏ−Ｃｒ−Ｂ、Ｃｏ−Ｃｒ−Ｐｔ−Ｂ、Ｃｏ−Ｃｒ−Ｔａ−Ｂ、Ｃｏ−Ｖ、Ｃｏ−Ｍｏ、Ｃｏ−Ｗ、Ｃｏ−Ｔｉ、Ｃｏ−Ｒｕ、Ｃｏ−Ｒｈ、Ｆｅ−Ｐｔ、Ｆｅ−Ｐｄ、Ｆｅ−Ｃｏ−Ｐｔ、Ｆｅ−Ｃｏ−Ｐｄ、Ｓｍ−Ｃｏなどが例示される。この他、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つの材料を含む層が、異なる層と積層されることにより垂直方向の磁気異方性を発現させることもできる。具体的にはＣｏ／Ｐｄ、Ｃｏ／Ｐｔ、Ｆｅ／Ａｕの積層膜などが例示される。
図４Ａ、図４Ｂ及び図４Ｃに示されるように、本実施の形態に係る磁気記録層１０は、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化反転領域１３を有している。本実施の形態において、磁化反転領域１３と第１磁化固定領域１１ａとの境界、及び、磁化反転領域１３と第２磁化固定領域との境界には、それぞれくびれ部１５が形成されている。このくびれ部１５は磁壁（ｄｏｍａｉｎ ｗａｌｌ）ＤＷに対して、ピンポテンシャルの役割を果たす。磁化反転領域１３と磁化固定領域１１ａ、１１ｂとの境界付近の形状・磁気特性は、この境界がピンポテンシャルの極小になる条件であれば、くびれに限定されない。
第１磁化固定領域１１ａと第２磁化固定領域１１ｂの磁化は、互いに反平行な方向に固定される。尚、「磁化が固定されている」とは、書き込み動作の前後で磁化の方向が変わらないことを意味する。すなわち、書き込み動作中に、これら磁化固定領域の一部の磁化の方向が変化しても、書き込み動作終了後には元に戻り、結果として書き込み動作の前後で磁化の方向が変わらない。
一方、磁化反転領域１３の磁化の向きは反転可能であり、＋Ｚ方向及び−Ｚ方向のいずれかの向きである。図４Ｂに示されるように、磁化反転領域１３の磁化の向きが−Ｚ方向の場合、第１磁化固定領域１１ａが１つの磁区（ｍａｇｎｅｔｉｃ ｄｏｍａｉｎ）を形成し、磁化反転領域１３と第２磁化固定領域１１ｂが別の磁区を形成する。つまり、第１磁化固定領域１１ａと磁化反転領域１３の間に磁壁ＤＷが形成される。一方、図４Ｃに示されるように、磁化反転領域１３の磁化の向きが＋Ｚ方向の場合、第１磁化固定領域１１ａと磁化反転領域１３が１つの磁区を形成し、第２磁化固定領域１１ｂが別の磁区を形成する。つまり、第１磁化固定領域１１ｂと磁化反転領域１３の間に磁壁ＤＷが形成される。
図４Ｂ及び図４Ｃに示されるように、本実施の形態に係る磁気読出し層５０は、磁気センス層３３、トンネルバリヤ層３２、ピン層３０から構成され、磁気トンネル接合を形成している。磁気センス層３３及びピン層３０は、共に各層の面内に磁気異方性を持つ磁性膜である。すなわち、これらの層の磁気異方性の向きと、磁気記録層１０の磁気異方性の向きとは略直角である。磁気センス層３３及びピン層３０の材料としては、Ｆｅ、Ｃｏ、Ｎｉのうちから選択される少なくとも一つ以上の材料を含むことが望ましい。具体的にはＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＢなどがあげられる。ピン層３０の磁化の向きは、書込み動作、及び、読出し動作のいずれによっても変化しない。そのため、ピン層３０の磁気異方性は磁気センス層３３よりも大きいことが望ましい。これは、磁化記録層１０とピン層３０の材料、組成を変えることにより実現される。また、ピン層３０のトンネルバリヤ層３３とは反対側の面にＰｔＭｎ、ＩｒＭｎ、ＦｅＭｎなどの反強磁性体層（図示されず）を積層し、磁化をピン止めすることによっても実現される。さらにピン層３０を強磁性層、非磁性層、強磁性層からなる積層膜にすることもできる。ここで、非磁性層としてはＲｕ、Ｃｕなどが用いられる、２つの強磁性層の磁化は互いに反平行になる。２つの強磁性層の磁化を等しくすれば、ピン層からの漏洩磁界を抑制することができる。トンネルバリヤ層３２としては、Ａｌ２Ｏ３膜やＭｇＯ膜等の薄い絶縁膜を用いることができる。
磁気読出し層５０と磁気記録層１０との相対位置は、磁気センス層３３の磁化が磁気記録層１０の磁壁ＤＷ及び磁区からの磁束に応じて、その方向が変化するように配置される。また、磁気センス層３３の磁気異方性の方向、及び、ピン層３０の磁気異方性の方向は、“０”状態のトンネル抵抗と“１”状態のトンネル抵抗とが異なるように定める必要がある。図４Ａ及び図４Ｂにおいては、磁気読出し層５０は、磁気記録層１０の第１磁化固定領域１１ａと磁化反転領域１３との境界付近に配置されている。そして、磁気センス層３３の磁化容易軸、及び、ピン層３０の磁化容易軸は、磁気記録層１０の磁壁ＤＷが移動する方向と垂直な方向に付与されている。磁気センス層３３の磁気異方性の起源としては、図４Ａに示したような形状異方性（楕円形状）の他に、結晶磁気異方性、歪み誘導異方性などを用いることができる。このとき、磁気記録層１０と磁気読出し層５０との間の分離層３４は、その少なくとも一部としてＰｔＭｎ、ＩｒＭｎ、ＦｅＭｎなどの反強磁性体層を用いることができる。それにより、磁気センス層３３の磁区の安定化をはかることもできる。
このように、本発明の磁気抵抗素子（磁気メモリセル）は、磁気記録層１０における磁壁ＤＷの位置が変更されることにより、データが書き込まれる。そのとき、磁気読出し層５０の状態も磁気記録層１０の状態の変化に伴い変更される。そして、その磁気記録層１０の状態を反映した磁気読出し層５０の状態が検知されることで、データが読み出される。
図５は、本実施の形態に係る磁気抵抗素子の構成の変形例を示す断面図である。この磁気抵抗素子２ａは、分離層３４を省略し、磁気記録層１０の上に磁気読出し層５０を直接形成している。それにより、この磁気抵抗素子２ａは、書込み電流が分離３４へ分流することがない。従って、書込み電流を低減することが可能になる。
図６は、本実施の形態に係る磁気抵抗素子の構成の他の変形例を示す断面図である。この磁気抵抗素子２ｂは、磁気センス層３３ａを磁気記録層１０と同時に加工している。ことにより、磁気センス層３３ａの形状と磁気記録層１０の形状とをほぼ等しくすることもできる。この場合、バリア層３２より上の磁気読出し層５０の加工（成形）において、バリア層３２で止める（エッチングのストッパとする）ことができる。それにより、エッチングによる磁気読み出し層５０の成形を高歩留りで行うことができる。
図７は、本実施の形態に係る磁気抵抗素子の構成の更に他の変形例を示す断面図である。この磁気抵抗素子２ｃは、磁気記録層１０と磁気読出し層５０との位置関係を、図４Ｂ及び図４Ｃとは上下反対にしている。本変形例においては、磁気読み出し層５０を加工（成形）し、層間絶縁層を成膜して、ＣＭＰによる平坦化プロセスを行った後、磁気記録層１０の成膜、及び、加工（成形）を行う。
図８は、本実施の形態に係る磁気抵抗素子の構成の更に他の変形例を示す断面図である。この磁気抵抗素子２ｄは、磁気記録層１０において、第１磁化固定領域１１ａに重ねて第１磁化固定用磁性層１９ａを設け、第２磁化固定領域１１ｂに重ねて第２磁化固定用磁性層１９ｂを設けた例である。磁化固定用磁性層１９ａ、１９ｂは、それぞれ磁化固定領域１１ａ、１１ｂの磁化を固定する役割、及び、スピン偏極電流源としての役割を果たす。第１磁化固定用磁性層１９ａと第２磁化固定用磁性層１９ｂの保磁力を変えることにより、ヒステリシスを利用して磁化固定領域１１ａと磁化固定領域１１ｂの磁化を互いに反平行にすることができる。
図９は、本実施の形態に係る磁気抵抗素子の構成の更に他の変形例を示す断面図である。この磁気抵抗素子２ｅは、２つの磁気読出し層５０ａ、５０ｂ設けている。磁気読出し層５０ａ、５０ｂは、それぞれ第１磁化固定領域１１ａと磁化反転領域１３との境界、及び、第２磁化固定領域１１ｂと磁化反転領域１３との境界に設けられている。読み出し動作時に、２つの磁気読出し層５０ａ、５０ｂの各々からの信号は磁壁ＤＷの有無により異なるので、両信号の差動出力をとることにより、読み出し信号の信号品質を高めることができる。
２．書込み動作
次に、磁気抵抗素子（磁気メモリセル）に対するデータの書込み原理を説明する。なお、他の磁気抵抗素子２ａ〜２ｅの書込み原理も同様である。
図１０は、本実施の形態に係る磁気抵抗素子（磁気メモリセル）に対するデータの書込み原理を示す断面図である。データ書き込みは、スピン注入を利用した磁壁移動方式で行われる。書き込み電流Ｉｗは、ＭＴＪを貫通する方向ではなく、磁気記録層１０内を平面的に流れる。その書き込み電流Ｉｗは、上記電流供給端子１４ａ、１４ｂから磁気記録層１０に供給される。図１０における左側の図（“０”ｓｔａｔｅ）に示されるように、データ“０”状態において、磁化反転領域１３の磁化の向きは−Ｚ方向である。磁壁ＤＷは、磁化反転領域１３と第２磁化固定領域１１ｂとの境界に存在する。一方、図１０における右側の図（“１”ｓｔａｔｅ）に示されるように、データ“１”状態において、磁化反転領域１３の磁化の向きは＋Ｚ方向である。磁壁ＤＷは、磁化反転領域１３と第１磁化固定領域１１ａとの境界に存在する。
データ“１”の書き込み動作時、第１書き込み電流Ｉｗ１が、電流供給端子１４ａから供給され、第１磁化固定領域１１ａから磁化反転領域１３を通って第２磁化固定領域１１ｂに流れ、電流供給端子１４ｂから送出される（図１０における中央上側の図）。この場合、磁化反転領域１３には、第２磁化固定領域１１ｂからスピン電子が注入される。注入された電子のスピンは、磁化反転領域１３と第２磁化固定領域１１ｂとの境界にある磁壁ＤＷを第１磁化固定領域１１ａの方向に駆動する。その結果、磁化反転領域１３の磁化の向きは、＋Ｚ方向へスイッチする。つまり、スピントランスファー効果により、磁化反転領域１３の磁化が反転し、その磁化の向きが＋Ｚ方向に変わる。そして、磁壁ＤＷは、磁化反転領域１３と第１磁化固定領域１１ａとの境界に移動する（図１０における右側の図）。第１磁化固定領域１１ａの磁化は＋Ｚ方向、磁化反転領域１３の磁化は−Ｚ方向になる。このとき、磁気センス層３３には磁化反転領域１３から磁化固定領域１１ａに向かって＋Ｘ方向の磁界がかかり、磁気センス層３３の磁化は＋Ｘ方向を向く。
一方、データ“０”の書き込み動作時、第２書き込み電流Ｉｗ２が、電流供給端子１４ｂから供給され、第２磁化固定領域１１ｂから磁化反転領域１３を通って第１磁化固定領域１１ａに流れ、電流供給端子１４ａから送出される（図１０における中央下側の図）。この場合、磁化反転領域１３には、第１磁化固定領域１１ａからスピン電子が注入される。注入された電子のスピンは、磁化反転領域１３と第１磁化固定領域１１ａとの境界にある磁壁ＤＷを第２磁化固定領域１１ｂの方向に駆動する。その結果、磁化反転領域１３の磁化の向きは、−Ｚ方向へスイッチする。つまり、スピントランスファー効果により、磁化反転領域１３の磁化が反転し、その磁化の向きが−Ｚ方向に変わる。そして、磁壁ＤＷは、磁化反転領域１３と第２磁化固定領域１１ｂとの境界に移動する（図１０における左側の図）。磁気センス層３３付近では、磁気記録層１０には磁壁ＤＷはなく、その磁化は＋Ｚ方向を向いている。ピン層３０の磁化は＋Ｙ方向に固定され、磁気センス層３３の磁気異方性も同様に＋Ｙ方向である。この場合、磁気センス層３３は、磁気記録層１０の磁化の影響よりも形状磁気異方性により、＋Ｙ方向に向く。
このように、磁気記録層１０内を平面的に流れる書き込み電流Ｉｗ１，Ｉｗ２によって、磁化反転領域１３の磁化の方向がスイッチする。第１磁化固定領域１１ａ及び第２磁化固定領域１１ｂは、異なるスピンを有する電子の供給源の役割を果たしている。
この場合、磁気記録層１０は、垂直磁気異方性材料により形成されている。そのため、書き込み電流Ｉｗ１，Ｉｗ２に対して磁気記録層１０の各領域の磁化方向は垂直である。従って、書き込み電流Ｉｗ１、Ｉｗ２の大きさを著しく低減することができる。
また、ピン層３０の磁界と磁気センス層３３の磁気異方性と磁気記録層１０の磁壁の位置との関係で書き込み動作が行われるので、誤書き込みが起こり難く、熱擾乱にも強いようにデータを書き込むことが可能となる。
３．読出し動作
次に、磁気抵抗素子（磁気メモリセル）に対するデータの読出し原理を説明する。なお、他の磁気抵抗素子２ａ〜２ｅの読出し原理も同様である。
図１１Ａ及び図１１Ｂは、本実施の形態に係る磁気抵抗素子（磁気メモリセル）に対するデータの読出し原理を示す断面図である。データの読出しにおいては、読出し電流ＩＲが磁気読出し層５０に供給される。すなわち、読出し電流ＩＲは配線層３１からピン層３０、バリア層２０、磁気センス層３３、分離層３４、第１磁化固定領域１１ａを経由して、電流供給端子１４ａに流れる。
図１１Ａを参照して、データ“０”が記憶されている（図１０における左側の図を参照）場合、ピン層３０の磁化は＋Ｙ方向に固定されている。磁気センス層３３の磁気異方性も同様に＋Ｙ方向である。このデータ“０”状態において、磁気センス層３３付近では、磁気記録層１０には磁壁ＤＷはなく、その磁化は−Ｚ方向を向いている。このとき、磁気センス層３３にかかる磁界も−Ｚ方向である。磁気センス層３３は±Ｚ方向には反磁界のため向きにくいため、磁気記録層１０からの磁界によりほとんど磁化の方向を変えず、磁化容易軸方向を向く。このとき、磁気センス層３３とピン層３０の磁化の相対角は平行となり、磁気読出し層５０のトンネル抵抗は低抵抗状態になる。この低抵抗を検出することで、データ“０”を読み出すことができる。
図１１Ｂを参照して、データ“１”が記憶されている（図１０における右側の図を参照）状態において、磁気センス層３３付近では、磁気記録層１０には磁壁ＤＷが形成される。すなわち、第１磁化固定領域１１ａの磁化は−Ｚ方向、磁化反転領域１３の磁化は＋Ｚ方向になる。このとき、磁気センス層３３には磁化反転領域１３から磁化固定領域１１ａに向かって−Ｘ方向の磁界がかかり、磁気センス層３３の磁化は−Ｘ方向を向く。このとき、磁気センス層３３とピン層３０の磁化の相対角は約９０度となり、磁気読出し層５０の抵抗は中抵抗状態になる。ここで、中抵抗状態とは抵抗変化が磁気読出し層５０の最大抵抗変化の約半分であることを示している。この中抵抗を検出することで、データ“１”を読み出すことができる。
このように、本実施の形態における磁気抵抗素子では、通常のＭＲＡＭと同じ低抵抗状態と、通常のＭＲＡＭの最大抵抗状態の約半分程度の中抵抗状態との二つの状態を用いて、データを格納することができる。これにより、図３Ａ及び図３Ｂの場合と比較して、ＭＲ比の大きさを十分大きく、通常のＭＲＡＭ程度にすることができる。したがって、そのＭＲ比により読み出し電流の大きさを十分に大きくとることが可能となる。
磁気センス層３３、及び、ピン層３０の磁気異方性の方向は図１０、図１１Ａ、図１１Ｂに示した方向以外であっても良い。図１２Ａ及び図１２Ｂは、本実施の形態に係る磁気抵抗素子（磁気メモリセル）の別の構成を示す断面図である。図１２Ａでは、ピン層３０の磁化固定方向を−Ｘ方向、磁気センス層３３の磁気異方性を＋Ｘ方向とした場合の“０”状態を示している。図１２Ｂでは、ピン層３０の磁化固定方向を−Ｘ方向、磁気センス層３３の磁気異方性を−Ｘ方向とした場合の“１”状態を示している。ここで、磁気センス層３３には＋Ｘ方向にバイアス磁界を印加されており、磁気記録層１０の磁壁ＤＷ近傍からの磁界がない場合、その磁化は＋Ｘ方向を向いているとする。このバイアス磁界はピン層３０端面からの漏洩磁界を利用してもよいし、別にバイアス磁界印加用の磁性層を磁気読出し層５０の内部に設けても良い。図１２Ａ及び図１２Ｂでは“０”状態は高抵抗状態、“１”状態は低抵抗状態に対応し、読出し信号として最大抵抗変化を利用できるという特徴がある。
この場合の磁気抵抗素子では、通常のＭＲＡＭと同じ低抵抗状態と、通常のＭＲＡＭの最大抵抗状態との二つの状態を用いて、データを格納することができる。これにより、図３Ａ及び図３Ｂの場合と比較して、ＭＲ比の大きさを更に十分大きくし、通常のＭＲＡＭ程度にすることができる。したがって、そのＭＲ比により読み出し電流の大きさを更に十分に大きくとることが可能となる。
４．ＭＲＡＭの構成
図１３は、本実施の形態に係るＭＲＡＭの構成の一例を示すブロック図である。図１３において、ＭＲＡＭ６０は、複数の磁気メモリセル１がマトリックス状に配置されたメモリセルアレイ６１を有している。このメモリセルアレイ６１は、データの記録に用いられる磁気メモリセル１と共に、データ読み出しの際に参照されるリファレンスセル１ｒを含んでいる。リファレンスセル１ｒの構造は、磁気メモリセル１と同じである。
各磁気メモリセル１は、図４Ａ〜図１２Ｂに示された磁気抵抗素子２（２ａ〜２ｅを含む）に加え、選択トランジスタＴＲ１、ＴＲ２を有している。選択トランジスタＴＲ１のソース／ドレインの一方は、第１磁化固定領域１１ａの電流供給端子１４ａに接続され、他方は第１ビット線ＢＬ１に接続されている。選択トランジスタＴＲ２のソース／ドレインの一方は、第２磁化固定領域１１ｂの電流供給端子１４ｂに接続され、他方は第２ビット線ＢＬ２に接続されている。選択トランジスタＴＲ１、ＴＲ２のゲートはワード線ＷＬに接続されている。磁気メモリセル１のピン層３０は、電流引き出し用の配線３１を介して図のようにグランド線Ｇに接続されている。
ワード線ＷＬは、Ｘセレクタ６２に接続されている。Ｘセレクタ６２は、データの書込み動作時、及び読出し動作時において、対象メモリセル１ｓにつながるワード線ＷＬを選択ワード線ＷＬｓとして選択する。第１ビット線ＢＬ１はＹ側電流終端回路６４に接続されており、第２ビット線ＢＬ２はＹセレクタ６３に接続されている。Ｙセレクタ６３は、対象メモリセル１ｓにつながる第２ビット線ＢＬ２を選択第２ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路６４は、対象メモリセル１ｓにつながる第１ビット線ＢＬ１を選択第１ビット線ＢＬ１ｓとして選択する。
Ｙ側電流源回路６５は、データ書込み動作時、選択第２ビット線ＢＬ２ｓに対し、所定の書き込み電流（Ｉｗ１，Ｉｗ２）の供給又は引き込みを行う。Ｙ側電源回路６６は、データ書き込み動作時、Ｙ側電流終端回路６４に所定の電圧を供給する。その結果、書き込み電流（Ｉｗ１，Ｉｗ２）は、Ｙセレクタ６３へ流れ込む、あるいは、Ｙセレクタ６３から流れ出す。これらＸセレクタ６２、Ｙセレクタ６３、Ｙ側電流終端回路６４、Ｙ側電流源回路６５、及びＹ側電源回路６６は、磁気メモリセル１に書き込み電流Ｉｗ１，Ｉｗ２を供給するための「書き込み電流供給回路」を構成している。
データ読み出し動作時、第１ビット線ＢＬ１は“Ｏｐｅｎ”に設定される。読み出し電流負荷回路６７は、選択第２ビット線ＢＬ２ｓに所定の読み出し電流を流す。また、読み出し電流負荷回路６７は、リファレンスセル１ｒにつながるリファレンス第２ビット線ＢＬ２ｒに所定の電流を流す。センスアンプ６８は、リファレンス第２ビット線ＢＬ２ｒの電位と選択第２ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル１ｓからデータを読み出し、そのデータを出力する。
本発明では、磁気読出し層が、磁化記録層とは独立に磁気トンネル結合を有している。そして、書込み動作により磁気記録層の状態を変化させると、磁気読み出し層は、磁気記録層に近接して設けられているので、その変化の影響を受ける。その結果、磁気読み出し層の磁気トンネル結合の状態も変化する。従って、その磁気トンネル結合の状態を検知することで、データを読み出すことができる。この場合、書込み電流の大きさを左右するのは、磁気記録層が垂直磁気異方性を有しているか否かである。本発明では、磁気記録層は垂直磁気異方性を有しているので、書き込み電流の大きさを著しく低減することができる。一方、出力信号の大きさを左右するのは、磁気トンネル結合のＭＲ比の大きさである。本発明では、磁気トンネル結合が垂直磁気異方性を有するように構成する必要がない。そのため、磁気トンネル結合をＭＲ比の大きい磁気トンネル結合にすることができるので、出力信号を大きくすることが可能となる。それにより、本発明では、磁化記録層の磁気異方性が垂直方向である電流駆動磁壁移動型ＭＲＡＭにおいて、信号出力を大きくして情報の格納及び読み出しを適切に行うことが可能となる。
以上、実施形態を本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、２００７年８月３日に出願された特許出願番号２００７−２０２９４３号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (10)

  1. 垂直磁気異方性を有する強磁性層である磁化記録層と、
    前記磁気記録層上に設けられた情報を読み出すための磁気読出し層と
    を具備し、
    前記磁化記録層は、
    反転可能な磁化を有する磁化反転領域と、
    前記磁化反転領域の第１境界に接続され、磁化の向きが第１方向に固定された第１磁化固定領域と、
    前記磁化反転領域の第２境界に接続され、磁化の向きが第２方向に固定された第２磁化固定領域と
    を備え、
    前記磁気読出し層は、
    前記磁化反転領域の磁化の方向に対応して磁化の方向が変化する磁気センス層と、
    前記磁気センス層上に設けられた非磁性バリア層と、
    前記非磁性バリア層上に設けられたピン層と
    を備える
    磁気ランダムアクセスメモリ。
  2. 請求の範囲１に記載の磁気ランダムアクセスメモリであって、
    前記磁気センス層の磁気異方性は、面内である
    磁気ランダムアクセスメモリ。
  3. 請求の範囲１に記載の磁気ランダムアクセスメモリであって、
    前記磁気読み出し層が、前記第１境界付近、前記第２境界付近、及び、前記第１境界付近及び前記第２境界付近の両方、のいずれかの位置に設けられている
    磁気ランダムアクセスメモリ。
  4. 請求の範囲１に記載の磁気ランダムアクセスメモリであって、
    前記ピン層の磁化固定方向は、面内、かつ、前記磁気記録層に印加する書込み電流方向と直交している
    磁気ランダムアクセスメモリ。
  5. 請求の範囲１に記載の磁気ランダムアクセスメモリであって、
    前記ピン層の磁化固定方向は、面内、かつ、前記磁気記録層に印加する書込み電流方向と平行であることを特徴とする磁気ランダムアクセスメモリ。
  6. 請求の範囲５に記載の磁気ランダムアクセスメモリであって、
    前記磁気センス層の磁気異方性は、面内、かつ、前記磁気記録層に印加する書込み電流方向と平行又は直交である
    磁気ランダムアクセスメモリ。
  7. 請求の範囲６に記載の磁気ランダムアクセスメモリであって、
    前記磁気センス層にはバイアス磁界が印加されている
    磁気ランダムアクセスメモリ。
  8. 請求の範囲１に記載の磁気ランダムアクセスメモリであって、
    前記磁化記録層と前記磁気読出し層との間に設けられた非強磁性金属を更に具備する
    磁気ランダムアクセスメモリ。
  9. 請求の範囲１に記載の磁気ランダムアクセスメモリであって、
    前記磁化記録層と前記磁気センス層とが直接接する
    磁気ランダムアクセスメモリ。
  10. 請求の範囲１に記載の磁気ランダムアクセスメモリであって、
    前記磁化記録層は、
    前記第１磁化固定領域に接して設けられ、磁化の向きが第１方向に固定された第１磁化固定用磁性層と、
    前記第２磁化固定領域に接して設けられ、磁化の向きが第２方向に固定された第２磁化固定用磁性層と
    を更に備える
    磁気ランダムアクセスメモリ。
JP2009526372A 2007-08-03 2008-07-07 磁壁ランダムアクセスメモリ Active JP5338666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009526372A JP5338666B2 (ja) 2007-08-03 2008-07-07 磁壁ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007202943 2007-08-03
JP2007202943 2007-08-03
JP2009526372A JP5338666B2 (ja) 2007-08-03 2008-07-07 磁壁ランダムアクセスメモリ
PCT/JP2008/062277 WO2009019947A1 (ja) 2007-08-03 2008-07-07 磁壁ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2009019947A1 true JPWO2009019947A1 (ja) 2010-10-28
JP5338666B2 JP5338666B2 (ja) 2013-11-13

Family

ID=40341183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009526372A Active JP5338666B2 (ja) 2007-08-03 2008-07-07 磁壁ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8040724B2 (ja)
JP (1) JP5338666B2 (ja)
WO (1) WO2009019947A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093387A1 (ja) * 2008-01-25 2009-07-30 Nec Corporation 磁気ランダムアクセスメモリ及びその初期化方法
WO2009104428A1 (ja) * 2008-02-19 2009-08-27 日本電気株式会社 磁気ランダムアクセスメモリ
US8787076B2 (en) * 2008-09-02 2014-07-22 Nec Corporation Magnetic memory and method of manufacturing the same
WO2010087271A1 (ja) * 2009-01-28 2010-08-05 日本電気株式会社 不揮発ロジック回路
JP5483025B2 (ja) * 2009-01-30 2014-05-07 日本電気株式会社 磁気メモリ素子、磁気メモリ
JP5150531B2 (ja) * 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP2010219104A (ja) * 2009-03-13 2010-09-30 Nec Corp 磁気メモリ素子、磁気メモリ、及びその製造方法
KR101598831B1 (ko) * 2009-10-14 2016-03-03 삼성전자주식회사 자기저항소자, 이를 포함하는 정보저장장치 및 상기 정보저장장치의 동작방법
KR101598833B1 (ko) * 2009-12-21 2016-03-03 삼성전자주식회사 자기 메모리 소자 및 그 동작방법
WO2011093363A1 (ja) * 2010-01-29 2011-08-04 株式会社アルバック 記憶素子及び記憶方法
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5803079B2 (ja) * 2010-09-13 2015-11-04 ソニー株式会社 記憶素子、メモリ装置
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
US9208845B2 (en) * 2011-11-15 2015-12-08 Massachusetts Instiute Of Technology Low energy magnetic domain wall logic device
JP5836163B2 (ja) * 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
US9117523B1 (en) * 2012-05-01 2015-08-25 Iron City Integrated Circuits Chainlink memory
US20140003118A1 (en) * 2012-07-02 2014-01-02 International Business Machines Corporation Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices
EP2712079B1 (en) 2012-09-25 2015-06-03 Crocus Technology S.A. Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
EP2712078B1 (en) 2012-09-25 2015-06-03 Crocus Technology S.A. Magnetic logic unit (MLU) cell and amplifier having a linear magnetic signal
JP6093146B2 (ja) * 2012-10-25 2017-03-08 株式会社東芝 磁性細線を有する磁気メモリおよびその書き込み方法
JP6219200B2 (ja) * 2014-02-27 2017-10-25 株式会社東芝 磁気装置
US9779865B2 (en) * 2014-10-17 2017-10-03 The Arizona Board Of Regents On Behalf Of The University Of Arizona Voltage-controlled magnetic devices
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
JP3550524B2 (ja) 2000-03-10 2004-08-04 シャープ株式会社 磁気抵抗効果素子及びそれを用いた磁気メモリ
JP2003045010A (ja) 2000-08-04 2003-02-14 Tdk Corp 磁気抵抗効果装置およびその製造方法ならびに薄膜磁気ヘッドおよびその製造方法
JP3854836B2 (ja) * 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP3863484B2 (ja) 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP2005093488A (ja) 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4413603B2 (ja) * 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
EP1708257B1 (en) 2004-01-15 2010-11-24 Japan Science and Technology Agency Current injection magnetic domain wall moving element
US7099729B2 (en) 2004-02-20 2006-08-29 Powerchip Semiconductor Corp. Semiconductor process and yield analysis integrated real-time management method
JP2006073930A (ja) * 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
JP4920881B2 (ja) 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
JP4945721B2 (ja) 2004-10-27 2012-06-06 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
JP4932275B2 (ja) 2005-02-23 2012-05-16 株式会社日立製作所 磁気抵抗効果素子
JP2006287081A (ja) 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
WO2007020823A1 (ja) 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
JP2007103663A (ja) 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
JP5077732B2 (ja) * 2006-03-23 2012-11-21 日本電気株式会社 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
JP2007317895A (ja) * 2006-05-26 2007-12-06 Fujitsu Ltd 磁気抵抗メモリ装置
JP5299735B2 (ja) * 2007-08-24 2013-09-25 日本電気株式会社 磁壁ランダムアクセスメモリ

Also Published As

Publication number Publication date
US8040724B2 (en) 2011-10-18
WO2009019947A1 (ja) 2009-02-12
JP5338666B2 (ja) 2013-11-13
US20100193890A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
JP5366014B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP5146836B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US8687414B2 (en) Magnetic memory element and magnetic random access memory
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
JP5299735B2 (ja) 磁壁ランダムアクセスメモリ
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5545213B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP5488465B2 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JPWO2007020823A1 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
JP5257831B2 (ja) 磁気ランダムアクセスメモリ、及びその初期化方法
JPWO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP5472820B2 (ja) 磁気抵抗素子、ｍｒａｍ及び磁気抵抗素子の初期化方法
JP5360600B2 (ja) 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法
JP5472830B2 (ja) 強磁性ランダムアクセスメモリ
JP2008171862A (ja) 磁気抵抗効果素子及びｍｒａｍ
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
JP5472821B2 (ja) 磁気抵抗素子の初期化方法、及び磁気抵抗素子
US6992921B2 (en) Magnetic random access memory and data write method for the same
WO2009122992A1 (ja) 磁気抵抗記憶装置
WO2009122995A1 (ja) 磁気抵抗記憶装置
JP2013168667A (ja) 磁気抵抗効果素子及びｍｒａｍ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Ref document number: 5338666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150