CN108666339B - 磁性随机存储器及其存储单元的制造方法 - Google Patents

磁性随机存储器及其存储单元的制造方法 Download PDF

Info

Publication number
CN108666339B
CN108666339B CN201710190486.3A CN201710190486A CN108666339B CN 108666339 B CN108666339 B CN 108666339B CN 201710190486 A CN201710190486 A CN 201710190486A CN 108666339 B CN108666339 B CN 108666339B
Authority
CN
China
Prior art keywords
layer
fixed layer
free
random access
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710190486.3A
Other languages
English (en)
Other versions
CN108666339A (zh
Inventor
宋以斌
陈卓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710190486.3A priority Critical patent/CN108666339B/zh
Priority to US15/898,189 priority patent/US11257863B2/en
Publication of CN108666339A publication Critical patent/CN108666339A/zh
Application granted granted Critical
Publication of CN108666339B publication Critical patent/CN108666339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Abstract

本发明公开了一种磁性随机存储器及其存储单元的制造方法，涉及半导体技术领域。该磁性随机存储器包括：存储单元，包括：第一固定层、第二固定层和自由层；自由层位于第一固定层和第二固定层之间；多个存储单元的第一固定层为共用的第一固定层，多个存储单元的第二固定层为共用的第二固定层。本发明的磁性随机存储器能够提高MRAM的集成度并能降低电磁干扰，结构比较简单，从而可以简化制造工艺，提高工艺集成度。

Description

磁性随机存储器及其存储单元的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种磁性随机存储器及其存储单元的制造方法。
背景技术
MRAM(Magnetic Random Access Memory，磁性随机存储器)是指以磁电阻性质来存储数据的随机存储器。它采用磁化的方向不同所导致的磁电阻不同来记录0和1，只要外部磁场不改变，磁化的方向就不会变化。随着技术要求的增加，三维MRAM越来越受到重视。三维MRAM的存储单元包括被绝缘物层隔开的固定层和自由层。存储单元的自由层与位线相连，固定层与字线相连。当自由层与固定层的磁场方向平行时，存储单元呈现低电阻，可以存储数据0；当磁场方向相反时，存储单元呈现高电阻，可以存储数据1。
目前，MRAM的存储单元的固定层、自由层以及绝缘物层之间相互间隔，每个存储单元都具有各自独立的固定层、自由层以及绝缘物层。当MRAM的存储单元集成度高时，对固定层和自由层进行线路连接的工艺难度比较大，影响MRAM集成度的提高，并且，当MRAM的存储单元集成度高时，加载在自由层与固定层上的电压、电流会对相邻的存储单元的固定层、自由层的磁场形成干扰，降低了MRAM的可靠性。
发明内容
本发明需要解决的一个技术问题是：提供一种磁性随机存储器。
根据本发明的第一方面，提供了一种磁性随机存储器，包括：存储单元，存储单元包括：第一固定层、第二固定层和自由层；所述自由层位于所述第一固定层和所述第二固定层之间；其中，多个所述存储单元的第一固定层为共用的第一固定层，多个所述存储单元的第二固定层为共用的第二固定层。
在一个实施例中，所述存储单元包括：位于所述第一固定层与所述自由层之间的第一绝缘物层、位于所述第二固定层与所述自由层之间的第二绝缘物层。
在一个实施例中，多个所述存储单元的第一绝缘物层为共用的第一绝缘物层，多个所述存储单元的第二绝缘物层为共用的第二绝缘物层。
在一个实施例中，多个所述存储单元的自由层沿着所述第一绝缘物层和所述第二绝缘物层的延伸方向排列。
在一个实施例中，在相邻的所述存储单元的自由层之间设置有电介质层。
在一个实施例中，还包括：所述存储单元包括：第一MTJ单元和第二MTJ单元；所述第一MTJ单元包括：第一MTJ和第一晶体管，所述第二MTJ单元包括：第二MTJ和第二晶体管；所述第一MTJ和所述第二MTJ共用所述自由层；第一MTJ由所述第一晶体管控制；所述第二MTJ由所述第二晶体管控制；其中，所述第一MTJ包括：所述第一固定层、所述第一绝缘物层、所述自由层；所述第二MTJ包括：所述第二固定层、所述第二绝缘物层、所述自由层。
在一个实施例中，还包括：字线、选择线、第一位线和第二位线；所述第一晶体管和所述第二晶体管的栅极分别与所述字线连接，所述第一晶体管和所述第二晶体管的漏极分别与所述第一固定层和所述第二固定层连接，所述第一晶体管和所述第二晶体管的源极分别与所述第一位线和所述第二位线连接；所述选择线与所述自由层连接并从所述存储单元中伸出，所述选择线分别与所述第一位线和所述第二位线连通，用于将所述第一位线或所述第二位线上的电压加载在所述自由层。
在一个实施例中，还包括：衬底，其中所述存储单元位于所述衬底之上。
在一个实施例中，所述固定层为磁性固定层，所述自由层为磁性自由层。
本发明提供了一种磁性随机存储器，多个存储单元具有共用的第一固定层和第二固定层，能够提高集成度并能降低电磁干扰，相比现有MRAM的性能，本发明的磁性随机存储器的性能得到了提高。
根据本发明的第二方面，提供了一种磁性随机存储器的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的、由多个自由层和多个第一电介质层交替层叠形成的层叠结构；蚀刻所述层叠结构以形成延伸到所述衬底的多个沟槽，将所述层叠结构分割为多个子层叠结构；在所述子层叠结构的表面以及所述沟槽的侧壁、底部依次形成绝缘物层、固定层；在所述沟槽中填充第二电介质层。
在一个实施例中，在依次形成所述绝缘物层、固定层之后、并在所述沟槽中填充第二电介质层之前，刻蚀位于所述沟槽底部的绝缘物层、固定层。
在一个实施例中，以沉积在所述沟槽侧壁的固定层作为掩模，刻蚀所述沟槽底部，以使所述沟槽底部露出衬底的上表面。
在一个实施例中，所述固定层为磁性固定层，所述自由层为磁性自由层。
在一个实施例中，在所述层叠结构之上形成硬掩模层；利用图案化的掩模通过刻蚀形成延伸到所述衬底的所述多个沟槽。
通过上述制造方法，形成了一种磁性随机存储器。在上述制造方法中，形成多个存储单元共用的第一固定层和第二固定层，能够提高集成度并能降低电磁干扰，相比现有MRAM的性能，本发明的磁性随机存储器的性能得到了提高。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出三维磁性随机存储器的存储单元截面示意图。
图2A和2B是示意性地示出MTJ与晶体管以及位线、字线的线路连接示意图。
图3是示出根据本发明一个实施例的磁性随机存储器的存储单元的制造方法的流程图。
图4至图9是示意性地示出根据本发明一个实施例的磁性随机存储器的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
如图1所示，本发明提供了一种磁性随机存储器，包括：存储单元，存储单元包括：第一固定层102、第二固定层103和自由层101。多个存储单元共用第一固定层102和第二固定层103，多个存储单元的自由层101位于第一固定层102和第二固定层103之间，该多个存储单元的第一固定层102和第二固定层103连接成为一体，可以简化三维磁性随机存储器的结构。
在第一固定层102与自由层101之间具有第一绝缘物层104，在第二固定层103与自由层101之间具有第二绝缘物层105。多个存储单元共用的第一绝缘物层104和第二绝缘物层105，第一绝缘物层104和第二绝缘物层105的材料可以为氧化硅等。该多个存储单元的第一绝缘物层104和第二绝缘物层105连接成为一体，可以简化三维磁性随机存储器的结构。
多个存储单元的自由层101沿着第一绝缘物层104和第二绝缘物层105的延伸方向排列。相邻的存储单元的自由层101之间设置有电介质层106，电介质层106的材料可以是硅的氧化物。多个存储单元的外部包绕电介质层107，电介质层107的材料可以是硅的氧化物。
第一固定层102和第二固定层103可以为磁性固定层，自由层101可以为磁性自由层。存储单元具有2个MTJ(Magnetic Tunnel Junction，磁遂道结)：第一MTJ包括：第一固定层102、第一绝缘物层104、自由层101；第二MTJ单元包括：第二固定层103、第二绝缘物层105、自由层101。存储单元包括2个MTJ单元，第一MTJ单元包括：第一MTJ和第一晶体管M1，第二MTJ单元包括：第二MTJ和第二晶体管M2。
如图2A、2B所示，第一晶体管M1和第二晶体管M2的栅极分别与字线WL连接，字线WL能够接入高电平VDD。第一晶体管M1和第二晶体管M2的漏极分别与第一固定层102和第二固定层103连接。
第一晶体管M1和第二晶体管M2的源极分别与第一位线BL1和第二位线BL2连接，第一位线BL1和第二位线BL2能够接入电平VDD或接地(GND)。第一位线BL1和第二位线BL2通过选择线SL连通，选择线SL与自由层101连接，并从存储单元中伸出。
如图2A所示，在进行写操作时，字线WL接入高电平VDD，第一晶体管M1和第二晶体管M2处于导通状态。第一位线BL1接入高电平VDD，第二位线BL2接地(GND)。第一位线BL1上的高电平VDD通过选择线SL能够加载到自由层101上，使得第二固定层103中的电子通过磁遂道运动到自由层101，完成写“0”操作。
如图2B所示，在进行写操作时，字线WL接入高电平VDD，第一晶体管M1和第二晶体管M2处于导通状态。第一位线BL1接地(GND)，第二位线BL2接入高电平VDD，第二位线BL2上的高电平VDD通过选择线SL加载到自由层101上，使得第一固定层102中的电子通过磁遂道运动到自由层101，完成写“1”操作。
上述实施例中的磁性随机存储器，多个存储单元具有共用的第一固定层102和第二固定层103，对于此多个存储单元只需设置一个第一晶体管M1和一个第二晶体管M2，以及一条第一位线BL1和一条第二位线BL2，对于多个存储单元的自由层101分别设置相对应的选择线SL，能够降低对MRAM设置线路连接工艺的难度，可以提高MRAM的集成度并能降低电磁干扰，使MRAM的性能得到了提高。
图3是示出根据本发明一个实施例的磁性随机存储器的存储单元的制造方法的流程图。图4至图9是示意性地示出根据本发明一个实施例的磁性随机存储器的存储单元的制造过程中若干阶段的结构的截面示意图。下面结合图3以及图4至图9来详细描述根据本发明一个实施例的磁性随机存储器的存储单元的制造过程。
如图3所示，在步骤S301，提供衬底结构，衬底结构包括：衬底；位于衬底上的、由多个自由层和多个第一电介质层交替层叠形成的层叠结构。
图4是示意性地示出了该步骤S301的结构的横截面示意图，如图4所示，提供衬底400。需要说明的是，这里的衬底可以是硅衬底，也可以是其他类型的衬底，或者也可以是包括一些其他结构或薄膜的半导体结构，因此本发明的范围并不仅限于此。
可选地，该步骤S301还可以包括：如图4所示，在该衬底400上形成交替层叠的多个自由层420和多个第一电介质层410。自由层101可以为磁性自由层，第一电介质层410的材料可以包括硅的氧化物。例如，可以先在衬底400上沉积一层第一电介质层410，然后在该第一电介质层410上沉积自由层420，再在该自由层420上沉积第一电介质层410，以此类推，从而依次交替层叠地形成多个自由层420和多个第一电介质层410。
回到图3，在步骤S302，蚀刻步骤S301提供的层叠结构以形成延伸到衬底的多个沟槽，将层叠结构分割为多个子层叠结构。
图5是示意性地示出了该步骤S302的结构的截面示意图。如图5所示，(例如通过光刻和蚀刻工艺)蚀刻步骤S301提供的层叠结构，形成延伸到衬底400的多个沟槽430，将层叠结构分割为多个子层叠结构，该沟槽430可以露出衬底300的上表面。
回到图3，在步骤S303，在子层叠结构的表面以及沟槽的侧壁、底部依次形成绝缘物层、固定层。
图6、7是示意性地示出了该步骤S303的结构的截面示意图。如图6所示，在子层叠结构的表面以及沟槽430的侧壁、底部沉积绝缘物层440，绝缘物层440的材料可以为氧化硅等。
如图7所示，在绝缘物层440上沉积固定层450。例如通过ALD(Atomic LayerDeposition，原子层沉积)工艺在绝缘物层440上形成固定层450，该固定层450可以为磁性固定层。
回到图3，在步骤304，在沟槽中填充第二电介质层。
可选地，在依次形成绝缘物层440、固定层450之后、并在沟槽430中填充第二电介质层之前，刻蚀位于沟槽430底部的绝缘物层440、固定层450。例如，以沉积在沟槽430侧壁的固定层450作为掩模，刻蚀沟槽430底部，以使沟槽430底部露出衬底的上表面。
可选地，在刻蚀沟槽430底部的绝缘物层440、固定层450后，通过蚀刻工艺去除位于沟槽430的侧壁底部的、裸露在外的绝缘物层440，并在其上沉积与固定层450相同的材料，以使沟槽430的侧壁的外侧均为固定层450，而第二电介质层440没有向外裸露。
图9是示意性地示出了该步骤S304的结构的截面示意图。通过沉积工艺在沟槽中填充第二电介质层460，第二电介质层460的材料可以包括硅的氧化物。
至此，提供了根据本发明一个实施例的磁性随机存储器的存储单元的制造方法。通过上述制造方法，形成了多个存储单元共用的第一固定层和第二固定层，可以提高MRAM的集成度并能降低电磁干扰，使MRAM的性能得到了提高。
本发明上述实施例的磁性随机存储器的结构比较简单，从而可以简化制造工艺，提高工艺集成度。此外，相比现有MRAM的性能，本发明实施例的磁性随机存储器的性能也得到了提高。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (12)

1.一种磁性随机存储器，其特征在于，包括：
存储单元，包括：第一固定层、第二固定层和自由层；所述自由层位于所述第一固定层和所述第二固定层之间；
所述存储单元还包括位于所述第一固定层与所述自由层之间的第一绝缘物层、位于所述第二固定层与所述自由层之间的第二绝缘物层；
其中，多个所述存储单元的第一固定层为共用的第一固定层，多个所述存储单元的第二固定层为共用的第二固定层；多个所述存储单元的第一绝缘物层为共用的第一绝缘物层，多个所述存储单元的第二绝缘物层为共用的第二绝缘物层。
2.如权利要求1所述的磁性随机存储器，其特征在于，
多个所述存储单元的自由层沿着所述第一绝缘物层和所述第二绝缘物层的延伸方向排列。
3.如权利要求2所述的磁性随机存储器，其特征在于，
在相邻的所述存储单元的自由层之间设置有电介质层。
4.如权利要求1所述的磁性随机存储器，其特征在于，
所述存储单元包括：第一MTJ单元和第二MTJ单元；所述第一MTJ单元包括：第一MTJ和第一晶体管，所述第二MTJ单元包括：第二MTJ和第二晶体管；所述第一MTJ和所述第二MTJ共用所述自由层；第一MTJ由所述第一晶体管控制；所述第二MTJ由所述第二晶体管控制；
其中，所述第一MTJ包括：所述第一固定层、所述第一绝缘物层、所述自由层；所述第二MTJ包括：所述第二固定层、所述第二绝缘物层、所述自由层。
5.如权利要求4所述的磁性随机存储器，其特征在于，还包括：
字线、选择线、第一位线和第二位线；
所述第一晶体管和所述第二晶体管的栅极分别与所述字线连接，所述第一晶体管和所述第二晶体管的漏极分别与所述第一固定层和所述第二固定层连接，所述第一晶体管和所述第二晶体管的源极分别与所述第一位线和所述第二位线连接；所述选择线与所述自由层连接并从所述存储单元中伸出，所述选择线分别与所述第一位线和所述第二位线通过源极线连通，用于将所述第一位线或所述第二位线上的电压加载在所述自由层。
6.如权利要求1所述的磁性随机存储器，其特征在于，还包括：
衬底，其中所述存储单元位于所述衬底之上。
7.如权利要求1所述的磁性随机存储器，其特征在于，
所述固定层为磁性固定层，所述自由层为磁性自由层。
8.一种磁性随机存储器的存储单元的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括：
衬底；
位于所述衬底上的、由多个自由层和多个第一电介质层交替层叠形成的层叠结构；
蚀刻所述层叠结构以形成延伸到所述衬底的多个沟槽，将所述层叠结构分割为多个子层叠结构；
在所述子层叠结构的表面以及所述沟槽的侧壁、底部依次形成绝缘物层、固定层；
在所述沟槽中填充第二电介质层。
9.如权利要求8所述的制造方法，其特征在于，还包括：
在依次形成所述绝缘物层、固定层之后、并在所述沟槽中填充第二电介质层之前，刻蚀位于所述沟槽底部的绝缘物层、固定层。
10.如权利要求9所述的制造方法，其特征在于，还包括：
以沉积在所述沟槽侧壁的固定层作为掩模，刻蚀所述沟槽底部，以使所述沟槽底部露出所述衬底的上表面。
11.根据权利要求9所述的制造方法，其特征在于，
所述固定层为磁性固定层，所述自由层为磁性自由层。
12.如权利要求8所述的制造方法，其特征在于，还包括：
在所述层叠结构之上形成硬掩模层；
利用图案化的掩模通过刻蚀形成延伸到所述衬底的所述多个沟槽。
CN201710190486.3A 2017-03-28 2017-03-28 磁性随机存储器及其存储单元的制造方法 Active CN108666339B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710190486.3A CN108666339B (zh) 2017-03-28 2017-03-28 磁性随机存储器及其存储单元的制造方法
US15/898,189 US11257863B2 (en) 2017-03-28 2018-02-15 Device and method for disturbance free 3D MRAM fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710190486.3A CN108666339B (zh) 2017-03-28 2017-03-28 磁性随机存储器及其存储单元的制造方法

Publications (2)

Publication Number Publication Date
CN108666339A CN108666339A (zh) 2018-10-16
CN108666339B true CN108666339B (zh) 2020-11-13

Family

ID=63669923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710190486.3A Active CN108666339B (zh) 2017-03-28 2017-03-28 磁性随机存储器及其存储单元的制造方法

Country Status (2)

Country Link
US (1) US11257863B2 (zh)
CN (1) CN108666339B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108010547B (zh) * 2016-10-31 2021-03-16 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制造方法
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505146A (zh) * 2015-09-07 2017-03-15 林育中 磁穿隧接面及三维磁穿隧接面数组

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469926B1 (en) * 2000-03-22 2002-10-22 Motorola, Inc. Magnetic element with an improved magnetoresistance ratio and fabricating method thereof
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP2002150512A (ja) * 2000-11-08 2002-05-24 Sony Corp 磁気抵抗効果素子および磁気抵抗効果型磁気ヘッド
KR100542849B1 (ko) * 2001-11-30 2006-01-20 가부시끼가이샤 도시바 자기 기억 장치, 그 제조 방법 및 자기 기억 장치의 데이터 판독 방법
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
US6826077B2 (en) * 2002-05-15 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic random access memory with reduced parasitic currents
JP3729159B2 (ja) * 2002-06-26 2005-12-21 ソニー株式会社 磁気メモリ装置
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6639830B1 (en) * 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
US6956766B2 (en) * 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
JP2006196687A (ja) * 2005-01-13 2006-07-27 Tdk Corp 磁気メモリ
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
TWI279798B (en) * 2005-08-04 2007-04-21 Ind Tech Res Inst Magnetoresistive memory arrays
JP2007080952A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8427863B2 (en) * 2007-02-12 2013-04-23 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
JP5201539B2 (ja) * 2007-03-29 2013-06-05 日本電気株式会社 磁気ランダムアクセスメモリ
WO2009019947A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁壁ランダムアクセスメモリ
JP2009081390A (ja) * 2007-09-27 2009-04-16 Nec Corp 磁壁移動型ｍｒａｍ及びその製造方法
WO2009078244A1 (ja) * 2007-12-18 2009-06-25 Nec Corporation 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法
JP5504704B2 (ja) * 2009-06-16 2014-05-28 ソニー株式会社 記憶素子及びメモリ
US8450818B2 (en) * 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
US9379312B2 (en) * 2009-12-24 2016-06-28 Nec Corporation Magnetoresistive effect element and magnetic random access memory using the same
WO2011093363A1 (ja) * 2010-01-29 2011-08-04 株式会社アルバック 記憶素子及び記憶方法
WO2011118395A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 磁気メモリ素子、磁気メモリ、及びその製造方法
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8300454B2 (en) * 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
US8604886B2 (en) * 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US20130187247A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
US8804413B2 (en) * 2012-02-07 2014-08-12 Qualcomm Incorporated Multi-free layer MTJ and multi-terminal read circuit with concurrent and differential sensing
US8841739B2 (en) * 2012-09-08 2014-09-23 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
US9520443B2 (en) * 2012-09-08 2016-12-13 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
JP6414754B2 (ja) * 2013-11-06 2018-10-31 日本電気株式会社 磁気抵抗効果素子および磁気メモリ
JP2015138863A (ja) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置
JP6106118B2 (ja) * 2014-03-13 2017-03-29 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US9443577B2 (en) * 2014-05-19 2016-09-13 Avalanche Technology, Inc. Voltage-switched magnetic random access memory (MRAM) and method for using the same
JP6271370B2 (ja) * 2014-08-25 2018-01-31 株式会社東芝 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法
US9564580B2 (en) * 2014-12-29 2017-02-07 International Business Machines Corporation Double synthetic antiferromagnet using rare earth metals and transition metals
JP6861996B2 (ja) * 2015-05-14 2021-04-21 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
US9412935B1 (en) * 2015-09-07 2016-08-09 Yeu-Chung LIN Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
CN106898693A (zh) * 2015-12-21 2017-06-27 Imec 非营利协会 自旋转矩多栅极器件
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array
US10049710B2 (en) * 2016-09-29 2018-08-14 The United States Of America, As Represented By The Secretary Of Commerce Magnetic article and rotation of magnetic spins via spin-orbit effect in same
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US10319424B1 (en) * 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10446743B2 (en) * 2018-01-11 2019-10-15 Qualcomm Incorporated Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density
US10734573B2 (en) * 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US20200098409A1 (en) * 2018-09-24 2020-03-26 Qualcomm Incorporated Magnetic random access memory (mram) integration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505146A (zh) * 2015-09-07 2017-03-15 林育中 磁穿隧接面及三维磁穿隧接面数组

Also Published As

Publication number Publication date
US20180286917A1 (en) 2018-10-04
US11257863B2 (en) 2022-02-22
CN108666339A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
US9721990B2 (en) Magnetic tunnel junction and 3-D magnetic tunnel junction array
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
US9893121B2 (en) Magnetic memory and method of manufacturing magnetic memory
US9312476B2 (en) Magnetic memory
KR101920626B1 (ko) 정보 저장 장치 및 그 제조 방법
KR102444236B1 (ko) 자기 소자 및 그 제조 방법
CN103066198B (zh) 一种新型的磁隧穿结器件及其制造方法
US20180277746A1 (en) Magnetic memory
US8803266B2 (en) Storage nodes, magnetic memory devices, and methods of manufacturing the same
KR20160093512A (ko) 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리（ｍｒａｍ）구조물
US20130040408A1 (en) Method of fabricating resistance variable memory device and devices and systems formed thereby
JP2010219098A (ja) 半導体記憶装置及びその製造方法
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
KR102634750B1 (ko) 자기 기억 소자
CN108010547B (zh) 磁性随机存储器及其制造方法
US9368717B2 (en) Magnetoresistive element and method for manufacturing the same
CN108666339B (zh) 磁性随机存储器及其存储单元的制造方法
CN103066199B (zh) 一种新型的磁隧穿结器件及其制造方法
US6465262B2 (en) Method for manufacturing a semiconductor device
CN110061125B (zh) 一种立体结构磁性随机存储器的制作方法
US11004898B2 (en) Method for manufacturing a magnetic tunnel junction device and device manufactured using such method
KR20120050235A (ko) 자기터널접합소자 및 그 제조 방법
JP2022139928A (ja) 磁気記憶装置
CN117677275A (zh) 半导体结构及其制作方法、存储器
CN112670313A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant