KR20120050235A - 자기터널접합소자 및 그 제조 방법 - Google Patents

자기터널접합소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120050235A
KR20120050235A KR1020100111637A KR20100111637A KR20120050235A KR 20120050235 A KR20120050235 A KR 20120050235A KR 1020100111637 A KR1020100111637 A KR 1020100111637A KR 20100111637 A KR20100111637 A KR 20100111637A KR 20120050235 A KR20120050235 A KR 20120050235A
Authority
KR
South Korea
Prior art keywords
tunnel junction
magnetic tunnel
film
layer
ferromagnetic
Prior art date
Application number
KR1020100111637A
Other languages
English (en)
Inventor
신창협
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100111637A priority Critical patent/KR20120050235A/ko
Publication of KR20120050235A publication Critical patent/KR20120050235A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 고리형상의 반강자성막, 상기 반강자성막 상에 배치된 제1 강자성막, 상기 제1 강자성막 상에 배치된 터널절연막 및 상기 터널절연막 상에 배치된 제2 강자성막을 포함하는 자기터널접합소자를 제공한다.

Description

자기터널접합소자 및 그 제조 방법{MAGNETIC TUNNEL JUNCTION AND METHOD FOR FABRICATING THE SAME}
본 발명은 자기터널접합소자 및 그 제조 방법에 관한 것으로, 구체적으로 설명하면 데이터 저장시간을 충분히 확보하는 자기터널접합소자 및 그 제조 방법에 관한 것이다.
반도체 소자를 대표하는 것은 DRAM과 플래시 메모리 소자이다. DRAM은 데이터 접근이 자유로워 데이터 처리 속도가 빠르고, 플래시 메모리 소자는 데이터를 비휘발하는 장점이 있다. 그러나, DRAM은 주기적으로 데이터를 리프레쉬시켜야 하고, 플래시 메모리 소자는 데이터 접근이 용이하지 못하여 데이터 처리 속도가 느리다는 단점도 있다.
최근, 반도체 소자 업계에서는 DRAM과 플래시 메모리 소자의 장점만을 취해 새로운 반도체 소자를 생산하기 위한 노력을 진행하고 있으며, 결과물로서는 가변저항소자를 이용한 반도체 소자(이하, 가변저항 메모리 소자로 약칭함)가 있다. 가변저항 메모리 소자는 자기저항(magnetoresistance)이라는 양자역학적 효과를 이용한 반도체 소자로서, DRAM의 자유로운 데이터 접근성과 플래시 메모리 소자의 데이터 비휘발성을 고루 갖춘 반도체 소자이다.
가변저항 메모리 소자는 데이터를 저장하기 위해 가변저항소자인 자기터널접합소자(Magnetic Tunnel Junction, MTJ)를 포함한다. 일반적으로, 두 개의 강자성막의 자화방향(magnetization direction)에 따라 자기저항비(magnetoresistance, MR)가 달라진다. 가변저항 메모리 소자는 이러한 자기저항비 변화를 이용하여 자기터널접합소자에 데이터를 기입한다.
그런데, 가변저항 메모리 소자를 포함하는 비휘발성 메모리 소자가 데이터를 비휘발한다고 명시하고 있으나, 실제적으로는 5~10년이면 데이터의 일부가 손실되어 데이터의 신뢰성이 감소한다. 더욱이 비휘발성 메모리 소자에 외부 충격(stress)이 가해질 경우 데이터의 신뢰성은 더욱 감소한다. 또한, 현재의 자기터널접합소자는 레이아웃(layout)상 원형이 아닌 종횡비(W1:W2)가 1:2인 타원형이기 때문에, 자기터널접합소자의 자화특성이 일정하지 않아서 자화방향이 변하는 문제점이 발생한다. 이 또한, 가변저항 메모리 소자의 신뢰성을 감소시키는 원인이 된다. 따라서, 더욱 충분한 데이터 저장 시간(retention time)을 확보하고 자화특성이 일정한 가변저항 메모리 소자의 개발이 주요 쟁점으로 부각되고 있다.
본 발명은 가변저항 메모리 소자의 신뢰성을 향상시키기 위한 것이다.
본 발명은 고리형상의 반강자성막, 상기 반강자성막 상에 배치된 제1 강자성막, 상기 제1 강자성막 상에 배치된 터널절연막 및 상기 터널절연막 상에 배치된 제2 강자성막을 포함하는 자기터널접합소자를 제공한다.
또한, 본 발명은 기판 상에 자기터널접합층 및 고리형상의 스페이서패턴을 형성하는 단계 및 상기 스페이서패턴을 식각장벽으로 상기 자기터널접합층을 식각하는 단계를 포함하는 자기터널접합소자 제조 방법을 제공한다.
본 발명은 자기터널접합소자를 원형의 고리형상으로 형성하여 가변저항 메모리 소자의 데이터 저장 시간을 충분히 확보함과 동시에, 자기터널접합소자가 일정한 자화방향을 갖도록 한다. 따라서, 본 발명에 따른 가변저항 메모리 소자는 장시간 전원공급이 차단되어도 데이터의 신뢰성이 열화되지 않는 효과가 있다.
도 1은 본 발명의 실시예를 설명하기 위해 참고적으로 자기터널접합소자를 도시한 도면이다.
도 2는 본 발명이 일실시예에 따른 자기터널접합소자를 나타낸 사시도이다.
도 3a 내지 도 3f는 도 2와 같은 자기터널접합소자의 제조 방법을 나타낸 공정 순서도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 실시예를 설명하기 위해, 참고적으로 자기터널접합소자를 도시한 도면이다.
도 1에 도시된 바와 같이, 자기터널접합소자는 원기둥(pillar) 형상으로서, 반강자성(antiferromagnetic)막으로 이루어진 피닝막(1, pinning layer), 피닝막(1)에 의하여 자화방향이 고정되고 강자성(ferromagnetic)막으로 이루어진 핀드막(2, pinned layer), 터널절연막(3, tunnel insulator) 및 강자성막으로 이루어지고 외부자극 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT) 의하여 자화방향이 변화되는 자유막(4, free layer)이 적층된 적층막으로 이루어진다. 이와 같은 자기터널접합소자에서, 핀드막(2)과 자유막(4)의 자화방향이 동일 방향으로 평행하면 자기터널접합소자의 저항이 낮아지는데, 이를 데이터 '0'을 저장한 것이라고 한다. 반대로, 핀드막(2)과 자유막(3)의 자화방향이 반대 방향으로 평행하면 자기터널접합소자의 저항이 높아지는데, 이를 데이터 '1'을 저장한 것이라고 한다. 이처럼, 자기터널접합소자는 핀드막(2)과 자유막(4)의 자화방향에 따라 데이터를 저장하는데, DRAM의 캐패시터와 같이 큰 면적을 차지하지 않으면서도 데이터를 비휘발하는 장점을 가진다.
도 2는 본 발명이 일실시예에 따른 자기터널접합소자를 나타낸 사시도이다.
도 2에 도시된 바와 같이, 일실시예에 따른 자기터널접합소자는 원형의 고리 형상으로서, 피닝막(11), 핀드막(12), 터널절연막(13) 및 자유막(14)이 적층된 적층막이다. 피닝막(11)은 핀드막(12)의 자화방향을 고정시키는 역할을 한다. 피닝막(11)은 반강자성막, 예컨대 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO을 포함하는 그룹중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막일 수 있다. 핀드막(12)은 피닝막(11)에 의하여 자화방향이 고정된다. 핀드막(12)은 강자성, 특히 질소를 함유하는 강자성막으로 형성한다. 질소를 함유하는 강자성막으로는 NiFeN이 있다. 터널절연막(13)은 핀드막(12)과 자유막(14) 사이에서 터널장벽(tunneling barrier)으로 작용한다. 터널절연막(109d)은 MgO, Al2O3, Si3N4, SiON, SiO2, Hf을 포함하는 절연막 및 Zr을 포함하는 절연막을 포함하는 그룹중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막일 수 있다. 자유막(14)은 외부자극 예컨대, 스핀전달토크에 의해 자화방향이 변화하며, 자유막(14)의 자화방향의 의하여 자기터널접합소자의 자기저항비가 결정된다. 자유막(14)은 강자성막, 예컨대 Ru, Fe, Co, Ni, Gd, Dy, NiFe, NiFeB, CoFe, CoFeB, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 을 포함하는 그룹 중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막일 수 있다. 이와 같은 자기터널접합소자는 원형의 고리 형상으로 형성된다. 자기터널접합소자가 원형의 고리 형상으로 형성하면 원기둥 형상보다 자기 이방성 에너지가 높기 때문에, 외부 스트레스에 의한 자화방향이 변하지 않는다. 자기 이방성 에너지란 특정방향으로 자화의 방향이 결정되기 쉬운 현상을 의미하며, 자기 이방성 에너지가 클수록 자기터널접합소자의 자화는 특정 방향으로 향하기 쉬워진다. 또한, 자기터널접합소자가 타원형이 아닌 원형이기 때문에 자기터널접합소자의 자화특성이 일정하다. 즉, 자기터널접합소자의 자화방향이 변하지 않는다. 따라서, 자기터널접합소자의 데이터 저장 시간을 충분히 확보할 수 있다.
전술한 자기터널접합소자는 다음과 같은 공정단계를 거쳐 형성된다.
도 3a 내지 도 3f는 도 2와 같은 자기터널접합소자의 제조 방법을 나타낸 공정 순서도이다.
도 3a에 도시된 바와 같이, 하부패턴(101)이 형성된 기판 상에 제1 전극(102), 자기터널접합층(103), 제2 전극(104), 식각정지막(105) 및 희생막(106)을 형성한다. 제1 전극(102)과 제2 전극(104)은 자기터널접합층(103)과 접하여 외부에서 전달된 전류를 자기터널접합소자에 공급하는 역할을 한다. 이를 위해, 제1 전극(102)과 제2 전극(104)은 도전성 물질, 예컨대 불순물이 첨가된 폴리실리콘막, 텅스텐막, 티타늄막, 구리막 및 알루미늄막을 포함하는 그룹중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막으로 형성한다. 한편, 자기터널접합층(103)에 직접적으로 전류를 공급할 수 있기 때문에, 제1 전극(102)과 제2 전극(104)은 생략 가능한 박막이다. 자기터널접합층(103)은 도 2에 도시된 바와 같이 피닝막(11), 핀드막(12), 터널절연막(13) 및 자유막(14)이 적층된 구조로서, 설명의 편의를 위해 도 3a 내지 도 3f에서는 단일층인 것으로 도시한다. 피닝막은 핀드막의 자화방향을 고정시키는 역할을 한다. 피닝막은 반강자성막, 예컨대 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO을 포함하는 그룹중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막일 수 있다. 핀드막은 피닝막에 의하여 자화방향이 고정된다. 핀드막은 강자성, 특히 질소를 함유하는 강자성막으로 형성한다. 질소를 함유하는 강자성막으로는 NiFeN이 있다. 터널절연막은 핀드막과 자유막 사이에서 터널장벽으로 작용한다. 터널절연막은 MgO, Al2O3, Si3N4, SiON, SiO2, Hf을 포함하는 절연막 및 Zr을 포함하는 절연막을 포함하는 그룹중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막일 수 있다. 자유막은 외부자극 예컨대, 스핀전달토크에 의해 자화방향이 변화하며, 자유막의 자화방향의 의하여 자기터널접합소자의 자기저항비가 결정된다. 자유막은 강자성막, 예컨대 Ru, Fe, Co, Ni, Gd, Dy, NiFe, NiFeB, CoFe, CoFeB, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 을 포함하는 그룹 중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막일 수 있다. 식각정지막(105)은 희생막(106) 식각시 제2 전극(104)이 노출되는 것을 방지하기 위한 절연막으로서, 희생막(106)과 높은 식각 선택비를 갖는다. 희생막(106)은 고리 형상의 자기터널접합소자를 형성하기 위한 틀로 사용되는 절연막으로서, HDP(High Density Plasma)산화막으로 형성한다. 이때, 희생막(106)은 1500~2500Å의 두께로 형성한다.
이어서, 희생막(106) 상에 자기터널접합소자가 형성될 예정 영역을 개방(open)하는 제1 마스크패턴(107)을 형성한다. 제1 마스크패턴(107)은 비정질카본막과 반사방지막 및 포토레지스트패턴을 순차적으로 형성한 후, 패터닝 공정을 진행하여 형성된다. 이때, 비정질카본막은 2700~3300Å의 두께 및 반사방지막은 2800~3200Å의 두께로 형성한다.
이어서, 제1 마스크패턴(107)을 식각장벽으로 희생막(106)을 식각한 후, 희생막(106)을 식각장벽으로 식각정지막(105)을 식각한다. 이로써, 원형상의 홀패턴(108)이 형성된다.
도 3b에 도시된 바와 같이, 홀패턴(108)이 형성된 기판의 상부 단차를 따라 티타늄질화막(109, TiN)을 증착한 후, 평탄화 공정을 진행하여 홀패턴(108)의 측벽면 및 바닥면과 접하는 컨케이브패턴(109A)을 형성한다. 티타늄질화막(109)의 증착은 MOCVD(Metal-Organic Chemical Vapor Deposition) 방식으로 진행하며, 280~320Å의 두께로 형성한다. 평탄화 공정은 화학적기계적 연마(CMP)로 진행한다.
도 3c에 도시된 바와 같이, 희생막(106)의 일부를 제거하여 희생막패턴(106A)을 형성한다. 이때, 컨케이브패턴(109A)의 상부 중 일부가 외부에 노출된다. 희생막(106)의 제거는 습식 식각(dip-out)으로 진행하며, 이때, 900~1200Å 두께의 희생막(106)이 제거된다. 이와 같이, 희생막(106)의 일부를 제거하는 이유는 후속 컨케이브패턴(109A)의 바닥면을 식각할 때, 식각로딩(etch loading)에 의해 컨케이브패턴(109A)의 바닥면이 바람직하게 식각되지 않을 수 있기 때문이다. 즉, 미리 희생막(106)의 일부를 제거하여 컨케이브패턴(109A) 내부와 외부(희생막(106))의 단차를 낮춤으로써, 식각로딩에 의한 식각결함을 방지하는 것이다.
도 3d에 도시된 바와 같이, 컨케이브패턴(109A)의 바닥면을 식각하여 스페이서패턴(109B)을 형성한다. 컨케이브패턴(109A)의 바닥면 식각은 전면식각(etch back)으로 진행하며, 결과적으로 스페이서패턴(109B)은 홀패턴(108)의 측벽면과만 접촉한다. 이때, 앞선 공정에서 희생막(106)의 일부를 제거하였기 때문에, 식각로딩에 의한 식각결함을 방생하지 않는다.
도 3e에 도시된 바와 같이, 희생막패턴(106a)을 제거한다. 희생막(106)의 제거는 습식 식각(dip-out)으로 진행한다.
도 3f에 도시된 바와 같이, 스페이서패턴(109B)을 식각장벽으로 식각정지막(105)과 제2 전극(104)과 자기터널접합층(103) 및 제1 전극(102)을 식각한다. 이로써, 원형의 고리 형상으로 제2 전극패턴(104A)과 자기터널접합소자(103A) 및 제1 전극패턴(103A)이 형성된다. 이후, 스페이서패턴(109B)을 제거한다.
앞서 설명한 바와 같이, 자기터널접합소자(103A)를 원형의 고리 형상으로 형성하면, 이방성에너지가 커져 외부 스트레스에 의한 자화방향이 변하지 않는다. 또한, 고리 형상의 자기터널접합소자는 종횡비(AR)의 구애를 받지 않고 축소(shrink)시킬 수 있고, 이방성에너지가 크기 때문에 전력 소비도 적다.
자기터널접합소자가 타원형이 아닌 원형이기 때문에 자기터널접합소자의 자화특성이 일정하다. 즉, 자기터널접합소자의 자화방향이 변하지 않는다. 따라서, 본 발명의 일실시예에 따른 가변저항 메모리 소자의 신뢰성은 향상된다. 또한, 자기터널접합소자가 타원형일 경우에는 가로와 세로의 비율이 2:1이기 때문에 14F2의 구조였으나, 본 실시예에서는 자기터널접합소자가 원형이기 때문에 8F2 및 6F2로 감소할 수 있다. 즉, 넷다이(net die) 측면에서 수율을 증가시킬 수 있기 때문에 매우 경제적이다. 또한, 자기터널접합소자가 원형이기 때문에 구조가 일정하여 자화특성의 변동이 적고, 자기터널접합소자간의 자성 간섭 현상도 감소시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
11: 피닝막 12: 핀드막
13: 터널절연막 14: 자유막

Claims (16)

  1. 고리형상의 반강자성막;
    상기 반강자성막 상에 배치된 제1 강자성막;
    상기 제1 강자성막 상에 배치된 터널절연막; 및
    상기 터널절연막 상에 배치된 제2 강자성막
    을 포함하는 자기터널접합소자.
  2. 제 1 항에 있어서,
    상기 고리형상은 원형인 자기터널접합소자.
  3. 제 1 항에 있어서,
    상기 반강자성막은 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO을 포함하는 그룹에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상의 박막이 적층되어 형성된 적층막인 자기터널접합소자.
  4. 제 1 항에 있어서,
    상기 제1 강자성막은 NiFeN인 자기터널접합소자.
  5. 제 1 항에 있어서,
    상기 터널절연막은 MgO, Al2O3, Si3N4, SiON, SiO2, Hf을 포함하는 절연막 및 Zr을 포함하는 절연막을 포함하는 그룹중에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상이 적층된 적층막인 자기터널접합소자.
  6. 제 1 항에 있어서,
    상기 제2 강자성막은 Ru, Fe, Co, Ni, Gd, Dy, NiFe, NiFeB, CoFe, CoFeB, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12을 포함하는 그룹에서 선택된 어느 하나의 박막이거나, 이들 중 적어도 2개 이상의 박막이 적층되어 형성된 적층막인 자기터널접합소자.
  7. 기판 상에 자기터널접합층 및 고리형상의 스페이서패턴을 형성하는 단계; 및
    상기 스페이서패턴을 식각장벽으로 상기 자기터널접합층을 식각하는 단계
    를 포함하는 자기터널접합소자 제조 방법.
  8. 제 7 항에 있어서,
    상기 스페이서패턴을 형성하는 단계는
    상기 자기터널접합층 상에 희생막을 형성하는 단계;
    상기 희생막을 선택적으로 식각하여 홀패턴을 형성하는 단계;
    상기 홀패턴의 측벽면에 고리형상의 스페이서패턴을 형성하는 단계; 및
    상기 희생막을 제거하는 단계
    를 포함하는 자기터널접합소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 홀패턴을 형성하는 단계 이후, 상기 홀패턴 내부의 단차를 따라 컨케이브패턴을 형성하는 단계;
    상기 희생막의 일부를 식각하여 상기 컨케이브패턴의 상부 중 일부를 노출시키는 단계; 및
    상기 컨케이브패턴의 바닥면을 식각하여 상기 스페이서패턴을 형성하는 단계
    를 더 포함하는 자기터널접합소자 제조 방법.
  10. 제 7 항에 있어서,
    상기 고리형상은 원형인 자기터널접합소자 제조 방법.
  11. 제 7 항에 있어서,
    상기 자기터널접합층은 반강자성막, 제1 강자성막, 터널절연막 및 제2 강자성막을 순차적으로 적층하여 형성하는 자기터널접합소자 제조 방법.
  12. 제 11 항에 있어서,
    상기 반강자성막은 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO을 포함하는 그룹에서 선택된 어느 하나의 박막으로 형성하거나, 이들 중 적어도 2개 이상의 박막이 적층되어 형성된 적층막으로 형성하는 자기터널접합소자 제조 방법.
  13. 제 11 항에 있어서,
    상기 제1 강자성막은 NiFeN인 자기터널접합소자 제조 방법.
  14. 제 11 항에 있어서,
    상기 터널절연막은 MgO, Al2O3, Si3N4, SiON, SiO2, Hf을 포함하는 절연막 및 Zr을 포함하는 절연막을 포함하는 그룹중에서 선택된 어느 하나의 박막으로 형성하거나, 이들 중 적어도 2개 이상이 적층된 적층막으로 형성하는 자기터널접합소자 제조 방법.
  15. 제 11 항에 있어서,
    상기 제2 강자성막은 Ru, Fe, Co, Ni, Gd, Dy, NiFe, NiFeB, CoFe, CoFeB, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12을 포함하는 그룹에서 선택된 어느 하나의 박막으로 형성하거나, 이들 중 적어도 2개 이상의 박막이 적층되어 형성된 적층막으로 형성하는 자기터널접합소자 제조 방법.
  16. 제 7 항에 있어서,
    상기 자기터널접합층의 상부와 하부에는 각각 제1 전극과 제2 전극을 개재하는 자기터널접합소자 제조 방법.

KR1020100111637A 2010-11-10 2010-11-10 자기터널접합소자 및 그 제조 방법 KR20120050235A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100111637A KR20120050235A (ko) 2010-11-10 2010-11-10 자기터널접합소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111637A KR20120050235A (ko) 2010-11-10 2010-11-10 자기터널접합소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120050235A true KR20120050235A (ko) 2012-05-18

Family

ID=46267780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111637A KR20120050235A (ko) 2010-11-10 2010-11-10 자기터널접합소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20120050235A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021110275A1 (en) * 2019-12-05 2021-06-10 Microsoft Technology Licensing Llc Method of selectively etching a metal component
US11211543B2 (en) 2019-12-05 2021-12-28 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device and its fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021110275A1 (en) * 2019-12-05 2021-06-10 Microsoft Technology Licensing Llc Method of selectively etching a metal component
US11211543B2 (en) 2019-12-05 2021-12-28 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device and its fabrication

Similar Documents

Publication Publication Date Title
US20130157385A1 (en) Method for fabricating semiconductor device
KR102099879B1 (ko) 자기 소자
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US20150021675A1 (en) Three-dimensional magnetic memory element
KR101073132B1 (ko) 자기터널접합 장치 제조방법
US8748197B2 (en) Reverse partial etching scheme for magnetic device applications
US8685757B2 (en) Method for fabricating magnetic tunnel junction
US8878319B2 (en) Magnetic tunnel junction device and method for fabricating the same
KR20170024486A (ko) 자기 소자 및 그 제조 방법
KR20120047356A (ko) 반도체 소자 및 그 제조 방법
KR20100076556A (ko) 자기터널접합 장치 제조방법
US9087984B2 (en) Semicondcutor device and method for fabricating the same
US20160181510A1 (en) Semiconductor device and method for fabricating the same
US20130099335A1 (en) Novel Magnetic Tunnel Junction Device And Its Fabricating Method
US20120241882A1 (en) Semiconductor memory device and method for fabricating the same
US20130037894A1 (en) Method for fabricating magnetic tunnel junction
KR20120050235A (ko) 자기터널접합소자 및 그 제조 방법
US9018720B2 (en) Semiconductor device and method for fabricating the same
JP4843194B2 (ja) マグネチックラムのｍｔｊセル形成方法
US7317219B2 (en) Magnetic random access memory (MRAM) and method of manufacturing the same
KR101997154B1 (ko) 자기 소자
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
KR20120094394A (ko) 자기저항소자 제조 방법
US20120068280A1 (en) Magnetic Nano-Ring Device and Method of Fabrication
KR101222117B1 (ko) 자기저항 메모리 소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid