JP4843194B2 - マグネチックラムのｍｔｊセル形成方法 - Google Patents

マグネチックラムのｍｔｊセル形成方法 Download PDF

Info

Publication number
JP4843194B2
JP4843194B2 JP2003430969A JP2003430969A JP4843194B2 JP 4843194 B2 JP4843194 B2 JP 4843194B2 JP 2003430969 A JP2003430969 A JP 2003430969A JP 2003430969 A JP2003430969 A JP 2003430969A JP 4843194 B2 JP4843194 B2 JP 4843194B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
mtj cell
pinned
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003430969A
Other languages
English (en)
Other versions
JP2004297039A (ja
Inventor
啓南 李
仁佑 張
泳震 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004297039A publication Critical patent/JP2004297039A/ja
Application granted granted Critical
Publication of JP4843194B2 publication Critical patent/JP4843194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、マグネチックラム(magnetic RAM、以下でＭＲＡＭと称する)のＭＴＪセル形成方法に関するもので、特に磁気抵抗(magnetic resistance、ＭＲ) の比率を向上させるために合成―反強磁性層(synthetic anti-ferromagnetic、以下ＳＡＦと称する)構造を有するＭＴＪセルの形成工程で、高い磁場と低い磁場を順次に印加しながら二重アニーリング工程を実施することで、磁性体の磁化プローブ不良発生によるＭＲ比率減少を防止するＭＴＪセル形成方法に関するものである。
マグネチックラムは、ＳＲＡＭより早い速度、ＤＲＡＭのような集積度そしてフラッシュメモリ(flash memory)のような不揮発性メモリの特性を持っている。
大部分の半導体メモリ製造業者は次世代記憶素子の一つとして強磁性体物質を利用するＭＲＡＭの開発を行っている。
前記ＭＲＡＭは、強磁性薄膜を多層で形成して各薄膜の磁化方向による電流変化を感知することで情報を読み出し、書き込むことができる記憶素子であって、磁性薄膜固有の特性によって高速、低電力及び高集積化できるだけではなく、フラッシュメモリと共に不揮発性メモリ動作が可能な素子である。
前記ＭＲＡＭは、スピンが電子の伝達現象に多大な影響を与えることで生ずる巨大磁気抵抗(giant magnetoresistive、GMR)現象や、スピン偏極磁気透過現象を利用してメモリ素子を具現する方法がある。
前記巨大磁気抵抗(GＭＲ)現象を利用したＭＲＡＭは、非磁性層を間に置いた二つの磁性層のスピン方向が同一の場合、更に他の場合の抵抗が大きく異なる現象を利用してＧＭＲ磁気のメモリ素子を具現するものである。
前記スピン偏極磁気透過現象を利用したＭＲＡＭは、絶縁層を間に置いた二つの磁性層でスピン方向が同じ場合が、異なる場合より電流透過が遙かによく起きるという現象を利用して磁気透過接合メモリ素子を具現するものである。
前記ＭＲＡＭは一つのトランジスタと一つのＭＴＪセル(magnetic tunnel junction cell)で形成する。
図５及び図６は、従来技術によるＳＡＦ構造のマグネチックラム構造と磁性物質の蒸着方法を説明した断面図及び概略図である。
図５を参照すれば、半導体基板（図示省略）上に素子分離膜（図示省略）、リードラインである第1ワードライン及びソース/ドレーンを備えたトランジスタ（図示省略）、グラウンドライン（図示省略） 及び導電層（図示省略）、ライトラインである第２ワドライン（図示省略）を形成して全体表面上部を平坦化する下部絶縁層（図示省略）を形成する。ここで、前記導電層は前記下部絶縁層を通じて前記半導体基板に接続し、その上部面が前記下部絶縁層によって露出するように形成される。
次に、前記導電層に接続される連結層用金属層１１を形成する。ここで、連結層用金属層１１は W層、Ａｌ層、Ｐｔ層、Ｃｕ層、Ｉｒ層、Ｒｕ層、及びこれらの組み合わせからなる群から選択されるいずれか一つで形成する。
次には、連結層用金属層１１上部に第１固定磁化層(pinned magnetic layers)１３及び第２固定磁化層２１を順次に形成する。 第１固定磁化層１３は Co層、Fe層、NｉFe層、CｏFｅ層、ＰｔMｎ層、ＩｒMｎ層、及びこれらの組み合わせからなる群から選択されたいずれか一つの磁性物質で形成する。
第２固定磁化層２１は互いに反対になる磁化方向(polarization direction)を持つ二つの磁性層(１５、１９) の間に介在する絶縁膜１７で構成されている。 第２固定磁化層２１は磁場を印加しながらアニーリングして形成する。 例えば、図６に図示したように、右側の矢印３１方向に１〜１０ＫＯｅの磁場を印加しながらアニーリング工程を実施すれば、ウェーハ２７のフラットゾーン(flat zone)に垂直な左側の矢印２９方向に第２固定磁化層２１の磁性層(１５、１９)の磁化方向が形成される。
図５を参照すれば、第２固定磁化層２１の上部にトンネル障壁層２３を形成する。トンネル障壁層２３は非磁性物質である絶縁膜で形成する。次に、トンネル障壁層２３上部に自由磁化層２５を形成する。自由磁化層２５上部にＭＴＪキャッピング層（図示省略）を形成してＭＴＪセルマスク（図示省略）を利用した写真エッチング工程で前記ＭＴＪキャッピング層、自由磁化層２５、トンネル障壁層２３、第２固定磁化層２１、及び第１固定磁化層１３をパターニングしてＭＴＪセルを形成する。
しかしながら、図５のように磁化方向が θだけ外れる磁化プローブ不良が発生して実際ＭＲ の比率(Magnetic Resistance Ratio)の減少する問題点がある。このような問題を解決するために１〜１０ＫＯｅの高い磁場でアニーリング工程を実施しているが、素子の高集積化によって更に高い磁場を必要とするので、磁場の強さを高める方法には限界があるという問題点がある。
また、前記したように従来技術によるマグネチックラムのＭＴＪセル形成方法は、ＳＡＦ層である前記第２固定磁化層のスピン方向の均一性が減少する磁化プローブ不良が誘発されて素子のＭＲ比率が減少し、これによる素子の特性を低下させるという問題点がある。
本発明は前記した従来技術の問題点を解決するために、高い磁場の印加によって磁化プローブ不良が発生した状態で低い磁場を印加して磁化プローブ不良を除去することで素子のＭＲ比率の減少を防止して素子の特性、及び信頼性を向上させるマグネチックラムの ＭＴＪセル形成方法を提供することを目的とする。
前記の問題を解決のために、請求項１に記載の発明においては、マグネチックラムのＭＴＪセル形成方法において、下部絶縁層を通じて半導体基板に接続される連結層用金属層を形成する段階と、前記連結層用金属層上部に第１固定磁化層を形成する段階と、前記第１固定磁化層上部に第２固定磁化層を形成するが、前記第２固定磁化層が第１磁場を印加しながら第１アニーリング工程を遂行し、前記第１磁場より小さいサイズを持ち、前記第１磁場と同一方向の第２磁場を印加しながら第２アニーリング工程を遂行して形成する段階と、前記第２固定磁化層上部にトンネル障壁層、自由磁化層及び ＭＴＪキャッピング層を積層する段階と、ＭＴＪセルマスクを利用した写真エッチング工程で前記ＭＴＪキャッピング層、自由磁化層、トンネル障壁層、第２固定磁化層及び第１固定磁化層をパターニングしてＭＴＪセルを形成する段階と、を含むことを特徴とする。
このように請求項１に記載の発明によれば、ＳＡＦ構造のマグネチックラムのＭＴＪセル形成工程時に高い磁場の印加による磁化プローブ不良が発生した状態で順次に高い磁場と同一方向の低い磁場の印加による２重アニーリング工程を実施して磁化プローブ不良を除去し、スピン方向の均一性を向上させたマグネチックラムのＭＴＪセルを形成することができる。
請求項２に記載の発明は、請求項１に記載のマグネチックラムのＭＴＪセル形成方法において、前記第２固定磁化層を磁性層/絶縁膜/磁性層の積層構造で形成することを特徴とする。
このように請求項２に記載の発明によれば、請求項１に記載のマグネチックラムのＭＴＪセル形成方法において、前記第２固定磁化層を磁性層/絶縁膜/磁性層の積層構造で形成することにより磁化プローブ不良の発生を防止した良好なマグネチックラムのＭＴＪセルを形成することができる。
請求項３に記載の発明は、請求項１に記載のマグネチックラムのＭＴＪセル形成方法において、前記第１磁場及び第２磁場はそれぞれ１〜１０ＫＯｅ、及び１００〜９９９Ｏｅのサイズを有し、前記第１アニーリング工程、及び第２アニーリング工程は２５０〜３００℃、及び２５０〜３００℃の温度で行うことを特徴とする。
このように請求項３に記載の発明によれば、請求項１に記載のマグネチックラムのＭＴＪセル形成方法において、前記第１アニーリング工程、第２アニーリング工程を順次行うことにより良好に前記固定磁化層の磁化プローブ不良を除去することができる。
請求項１に記載の発明によれば、ＭＴＪセルの主要特性であるＭＲ比率を向上させるために、ＳＡＦ構造のマグネチックラムのＭＴＪセル形成工程時に高い磁場と低い磁場を順次に印加してアニーリング工程を実施してスピン方向の均一性を向上させることができるので、高い磁場の印加による磁化プローブ不良が発生した状態で順次に低い磁場の印加によって磁化プローブ不良の発生を除去することで素子のＭＲ比率の減少を防止して素子の特性及び信頼性を向上させることができるという効果を奏する。
請求項２に記載の発明によれば、請求項１に記載のマグネチックラムのＭＴＪセル形成方法において、前記第２固定磁化層を磁性層/絶縁膜/磁性層の積層構造で形成することにより素子のＭＲ比率の減少を防止した良好なマグネチックラムのＭＴＪセルを形成することができるので、これにより素子の特性及び信頼性を向上させることができるという効果を奏する。
請求項３に記載の発明によれば、請求項１に記載のマグネチックラムのＭＴＪセル形成方法において、前記第１アニーリング工程、第２アニーリング工程を順次行うことにより良好に前記固定磁化層の磁化プローブ不良を除去することができるので、ＭＲ比率の減少を防止したマグネチックラムのＭＴＪセルを形成することができ、これにより素子の特性及び信頼性を向上させることができるという効果を奏する。
以下、添付された図面を参照として本発明を詳しく説明すれば次の通りである。
図１及び図２は本発明によるＳＡＦ構造のマグネチックラム構造と磁性物質の蒸着方法を説明した断面図及び概略図である。
図１を参照すれば、半導体基板（図示省略）上に素子分離膜（図示省略）、リードラインである第1 ワードライン及びソース/ドレーンを備えたトランジスタ（図示省略）、グラウンドライン（図示省略） 及び導電層（図示省略）、ライトラインである第２ワードライン（図示省略）を形成して全体表面上部を平坦化する下部絶縁層（図示省略）を形成する。ここで、前記導電層は前記下部絶縁層を通じて前記半導体基板に接続され、その上部面が前記下部絶縁層によって露出するように形成される。
また、前記導電層に接続される連結層用金属層４１を形成する。連結層用金属層４１は Ｗ層、Ａ層、Ｐｔ層、Ｃｕ層、Ｉｒ層、Ｒｕ層、及びこれらの組み合わせからなる群から選択されたいずれか一つで形成することが望ましい。
次には、連結層用金属層４１上部に第１固定磁化層(pinned magnetic layers)４３及び第２固定磁化層５１を順次に形成する。 第１固定磁化層４３は Co層、Ｆｅ層、NｉＦｅ層、ＣｏＦｅ層、ＰｔMｎ層、ＩｒMｎ層、及びこれらの組み合わせからなる群から選択されたいずれか一つの磁性物質で形成することが望ましい。
第２固定磁化層５１は、互いに反対になる磁化方向を持つ二つの磁性層（４５、４９）の間に介在する絶縁膜４７で構成されている。 第２固定磁化層５１の磁性層(４５、４９)は１〜１０ＫＯｅの高い磁場を印加し、２５０〜３００℃の温度で第１アニーリング工程を実施し、１００〜９９９Ｏｅの低い磁場を印加し、２５０〜３００℃の温度で第２アニーリング工程を実施して形成する。図２に図示したように、ウェーハ５７のフラットゾーンに垂直な左側の矢印５９方向と等しい矢印６１方向で１〜１０ＫＯｅ大きさの磁場を印加しながら第１アニーリング工程を実施し、矢印６１方向で１００〜９９９Ｏｅ大きさの磁場を印加しながら第２アニーリング工程を実施して第２固定磁化層５１の磁化方向を均一化して磁化プローブ不良を防止することができる。
図１を参照すれば、第２固定磁化層５１の上部にトンネル障壁層５３を形成する。トンネル障壁層５３は非磁性物質である絶縁膜で形成することが望ましい。次には、トンネル障壁層５３上部に自由磁化層５５を形成する。自由磁化層５５上部にＭＴＪキャッピング層（図示省略）を形成してＭＴＪセルマスク（図示省略）を利用した写真エッチング工程で前記ＭＴＪキャッピング層、自由磁化層５５、トンネル障壁層５３、第２固定磁化層５１及び第１固定磁化層４３をパターニングしてＭＴＪセルを形成する。
図３及び図４は従来技術と本発明によるＭＲ比率差を図示したグラフ図である。図３及び図４を参照すれば、ＭＲ比率が従来の製造方法によるマグネチックラムのＭＴＪセルより増加したことが分かる。
本発明によるマグネチックラムの構造を図示した断面図である。 本発明によるマグネチックラムの磁性物質成長方向及び磁場方向を図示した概略図である。 本発明によるマグネチックラムの特性向上を図示したグラフである。 本発明によるマグネチックラムの特性向上を図示したグラフである。 従来技術によるマグネチックラムの構造を図示した断面図である。 従来技術によるマグネチックラムの磁性物質成長方向及び磁場方向を図示した概略図である。
符号の説明
４１ 連結層用金属層
４３ 第１固定磁化層
４５，４９ 磁性層
４７ 絶縁膜
５１ 第２固定磁化層、合成-反強磁性層(SAF)
５３ トンネル障壁層
５５ 自由磁化層
５７ ウェーハ
５９ 磁性層成長方向
６１ 磁場の印加方向

Claims (3)

  1. 下部絶縁層を通じて半導体基板に接続する連結層用金属層を形成する段階と、
    前記連結層用金属層上部に第１固定磁化層を形成する段階と、
    前記第１固定磁化層上部に第２固定磁化層を形成するが、前記第２固定磁化層は第１磁場を印加しながら第１アニーリング工程を遂行し、前記第１磁場より小さいサイズを有し、前記第１磁場と同一方向の第２磁場を印加しながら第２アニーリング工程を遂行して形成する段階と、
    前記第２固定磁化層上部にトンネル障壁層、自由磁化層及びＭＴＪキャッピング層を積層する段階と、
    ＭＴＪセルマスクを利用した写真エッチング工程により前記ＭＴＪキャッピング層、自由磁化層、トンネル障壁層、第２固定磁化層及び第１固定磁化層をパターニングしてＭＴＪセルを形成する段階と、
    を含むマグネチックラムのＭＴＪセル形成方法。
  2. 前記第２固定磁化層は磁性層/絶縁膜/磁性層の積層構造で形成することを特徴とする請求項１に記載のマグネチックラムのＭＴＪセル形成方法。
  3. 前記第１磁場及び第２磁場はそれぞれ１〜１０ＫＯｅ、及び１００〜９９９Ｏｅのサイズを有し、前記第１アニーリング工程、及び第２アニーリング工程は２５０〜３００℃、及び２５０〜３００℃の温度で行うことを特徴とする請求項１に記載のマグネチックラムのＭＴＪセル形成方法。
JP2003430969A 2003-03-25 2003-12-25 マグネチックラムのｍｔｊセル形成方法 Expired - Fee Related JP4843194B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-18643 2003-03-25
KR1020030018643A KR20040083934A (ko) 2003-03-25 2003-03-25 마그네틱 램의 형성방법

Publications (2)

Publication Number Publication Date
JP2004297039A JP2004297039A (ja) 2004-10-21
JP4843194B2 true JP4843194B2 (ja) 2011-12-21

Family

ID=32923825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003430969A Expired - Fee Related JP4843194B2 (ja) 2003-03-25 2003-12-25 マグネチックラムのｍｔｊセル形成方法

Country Status (3)

Country Link
US (1) US6787372B1 (ja)
JP (1) JP4843194B2 (ja)
KR (1) KR20040083934A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040084095A (ko) * 2003-03-26 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
KR100647319B1 (ko) 2005-02-05 2006-11-23 삼성전자주식회사 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법
US8381391B2 (en) * 2009-06-26 2013-02-26 Western Digital (Fremont), Llc Method for providing a magnetic recording transducer
KR101018502B1 (ko) * 2009-10-29 2011-03-03 인하대학교 산학협력단 스핀 토크 나노 진동 소자 및 초고주파 발진기
US8199570B2 (en) 2010-10-07 2012-06-12 Seagate Technology Llc Multi-bit memory with selectable magnetic layer
US10334870B2 (en) 2010-10-07 2019-07-02 Tropicana Products, Inc. Processing of whole fruits and vegetables, processing of side-stream ingredients of fruits and vegetables, and use of the processed fruits and vegetables in beverage and food products
KR20170039127A (ko) * 2014-08-05 2017-04-10 인텔 코포레이션 자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936293A (en) 1998-01-23 1999-08-10 International Business Machines Corporation Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer
US6052263A (en) 1998-08-21 2000-04-18 International Business Machines Corporation Low moment/high coercivity pinned layer for magnetic tunnel junction sensors
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP4726290B2 (ja) 2000-10-17 2011-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
JP3570677B2 (ja) * 2000-11-15 2004-09-29 松下電器産業株式会社 磁気ヘッド
JP2002252394A (ja) * 2001-02-22 2002-09-06 Sony Corp 磁気抵抗効果素子、磁気抵抗効果型磁気ヘッド、およびこれらの製造方法
TWI222630B (en) * 2001-04-24 2004-10-21 Matsushita Electric Ind Co Ltd Magnetoresistive element and magnetoresistive memory device using the same
KR100407907B1 (ko) * 2001-05-15 2003-12-03 한국과학기술연구원 자기 터널 접합 소자의 열처리 방법과 그 방법으로 제조된자기 터널 접합 소자
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element

Also Published As

Publication number Publication date
JP2004297039A (ja) 2004-10-21
US6787372B1 (en) 2004-09-07
KR20040083934A (ko) 2004-10-06

Similar Documents

Publication Publication Date Title
US11925122B2 (en) Magnetoresistive structure having two dielectric layers, and method of manufacturing same
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US8159866B2 (en) Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US10262711B2 (en) Magnetic memory
US8726491B2 (en) Method of forming a spin-transfer torque random access memory (STT-RAM) device
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
US8422285B2 (en) Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
US8786036B2 (en) Magnetic tunnel junction for MRAM applications
US8487390B2 (en) Memory cell with stress-induced anisotropy
US20120015099A1 (en) Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US20080179699A1 (en) Novel magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US20040127054A1 (en) Method for manufacturing magnetic random access memory
JP2002280527A (ja) マグネチックラム
JP4843194B2 (ja) マグネチックラムのｍｔｊセル形成方法
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
US6849466B2 (en) Method for manufacturing MTJ cell of magnetic random access memory
WO2009122992A1 (ja) 磁気抵抗記憶装置
KR20040083935A (ko) 마그네틱 램의 형성방법
JP2009218611A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees