KR20170039127A - 자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들 - Google Patents

자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들 Download PDF

Info

Publication number
KR20170039127A
KR20170039127A KR1020177001312A KR20177001312A KR20170039127A KR 20170039127 A KR20170039127 A KR 20170039127A KR 1020177001312 A KR1020177001312 A KR 1020177001312A KR 20177001312 A KR20177001312 A KR 20177001312A KR 20170039127 A KR20170039127 A KR 20170039127A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
buffer
sub
sublayer
Prior art date
Application number
KR1020177001312A
Other languages
English (en)
Inventor
칸 오구즈
마크 엘. 독지
브라이언 에스. 도일
찰스 씨. 쿠오
아누라그 차우드리
로버트 에스. 차우
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170039127A publication Critical patent/KR20170039127A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 개시내용의 실시예들은 자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들을 기술한다. 실시예들에서, 자기 터널 접합은 캡층, 터널 장벽, 및 캡층과 터널 장벽 사이에 배치된 자성층을 포함할 수 있다. 일부 실시예들에서, 버퍼층은 자성층과 캡층 또는 터널 장벽 중 선택된 하나 사이에 배치될 수 있다. 그러한 실시예들에서, 버퍼층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성은 자성층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성보다 더 클 수 있다. 다른 실시예들이 설명 및/또는 청구될 수 있다.

Description

자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들{CONFIGURATIONS AND TECHNIQUES TO INCREASE INTERFACIAL ANISOTROPY OF MAGNETIC TUNNEL JUNCTIONS}
본 개시내용의 실시예들은 일반적으로 집적 회로들의 분야에 관한 것으로, 보다 구체적으로는, 자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들에 관한 것이다.
스핀 전달 토크 메모리(STTM)와 같은 일부 자기 메모리들은, 메모리의 자기 상태의 스위칭 및 검출을 위해 자기 터널 접합(MTJ)을 이용한다. 이들 메모리의 열 안정성이 관심사이지만; MTJ에서 열 안정성을 증가시키기 위한 현재의 기법들은 MTJ에서 저항을 증가시킬 수 있다.
실시예들은 첨부된 도면과 함께 다음의 상세한 설명에 의해 용이하게 이해될 것이다. 이러한 설명을 용이하게 하기 위해, 동일한 참조 번호는 동일한 구조 요소들을 나타낸다. 실시예들은 첨부된 도면의 도들에서 한정이 아니라 예로서 도시된다. 명시적으로 달리 표시되어 있지 않는 한, 도들은 일정한 비율로 나타내지 않는다.
도 1은, 본 개시내용의 다양한 실시예들에 따른, 집적회로(IC) 조립체의 횡단면도를 개략적으로 도시한다.
도 2-6은 본 개시내용의 다양한 실시예들에 따른, 버퍼층을 갖고 있는 상이한 MTJ 스택 구성들을 개략적으로 도시한다.
도 7은 다양한 재료들 사이의 계면과 연관된 계면 이방성 상수(Ki)의 그래픽 묘사이다.
도 8은 본 개시내용의 다양한 실시예들에 따른, MTJ를 제조하는 방법을 위한 흐름도를 도시한다.
도 9는 본 개시내용의 다양한 실시예들에 따라서 구성된 MTJ를 갖는 메모리 셀들을 포함할 수 있는 예시적인 시스템을 개략적으로 도시한다.
자기 터널 접합은 터널 장벽으로도 알려진 절연층에 의해 분리된 2개의 강자성층으로 형성될 수 있다. 2개의 강자성층 중 하나는 고정 자성층으로도 알려진 고정 극성을 가진 강한 자석일 수 있다. 다른 강자성층은 스핀 분극된 전류가 인가될 때 극성의 변화를 겪도록 구성될 수 있으며, 또한 자유 자성층으로 알려져 있다.
자유 자성층의 극성 변화는 MTJ 양단의 전기 저항을 증가 또는 감소시키는 작용을 할 수 있다. 자유 자성층의 극성이 고정 자성층의 극성과 동일(예를 들면, 평행)한 경우, MTJ는 저 저항 상태에 있을 수 있다. 한편, 자유 자성층의 극성이 고정 자성층의 극성과 반대(예를 들면, 역 평행)인 경우, MTJ는 고 저항 상태에 있을 수 있다. 이러한 자성 메모리들에서, 자기 상태는 데이터가 메모리에 지속되게 할 수 있는 것이며, 데이터는 MTJ 양단의 저항을 측정함으로써 판독될 수 있다. 그 결과, 스핀 분극된 전류 인가의 부재 시, 극성을 유지하기 위한 자유 자성층의 안정성은 MTJ의 상태를 유지하는 데는 필수적이다.
STTM과 관련하여 구체적으로, STTM의 한가지 형태는 수직 STTM(pSTTM)을 포함한다. 전통적인 MTJ 또는 비-수직 MTJ가 ("고(high)" 및 "저(low)" 메모리 상태들을 설정하는) "면내(in plane)" 자화를 생성하는 반면, 수직 MTJ(pMTJ)는 "면외(out of plane)" 자화를 생성한다. 이것은 고 저항 상태와 저 저항 상태 사이를 스위칭시키는데 필요한 스위칭 전류를 감소시킨다. 이것은 또한 더 양호한 스케일링(예로서, 더 작은 크기의 메모리 셀)을 고려한다. 전통적인 MTJ들은 예를 들어, 계면 자기 이방성의 존재 시 자유 층을 얇게 함으로써(계면은 이방성 면외 자화를 촉진함), pMTJ들로 변환되어, 터널 장벽/자유 층 계면을 자기장 영향에 있어서 더 우세하게 만든다.
본 개시내용의 실시예들은 자기 터널 접합의 계면 이방성을 증가시키기 위한 구성들 및 기법들을 기술한다. 이하의 설명에서는, 예시적인 구현예들의 다양한 양태들이, 본 기술분야의 다른 기술자들에게 자신들의 연구의 요지를 전달하기 위해, 본 기술분야의 기술자들에 의해 통상적으로 채택되는 용어들을 이용하여 설명될 것이다. 그러나, 본 기술분야의 통상의 기술자들에게는 본 개시내용의 실시예들이 설명된 양태들의 일부만으로 실시될 수 있다는 점이 명백할 것이다. 설명의 목적으로, 예시적 구현들의 완전한 이해를 제공하기 위해 특정한 숫자들, 재료들 및 구성들이 개시된다. 그러나, 본 기술분야의 통상의 기술자에게는 본 개시내용의 실시예들이 특정 상세 사항들 없이도 실시될 수 있다는 점이 명백할 것이다. 다른 예들에서, 예시적인 구현예들을 모호하게 하지 않기 위해 주지된 특징들은 생략되거나 간략화된다.
다음의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부 도면들에 대한 참조가 이루어지고, 여기서 유사한 번호들은 전체에 걸쳐 유사한 부분들을 지시하며, 본 개시내용의 주제가 실시될 수 있는 실시예들이 예시로서 도시되어 있다. 다른 실시예들이 이용될 수 있고 본 개시내용의 범위를 일탈하지 않고 구조적 및 논리적 변경들이 이루어질 수 있다는 것을 이해해야 한다. 그러므로, 이하의 상세한 설명은 제한적인 의미를 갖는 것이 아니며, 실시예들의 범위는 첨부된 청구범위 및 그 동등물에 의해 정의된다.
본 개시내용의 목적을 위해, "A 및/또는 B"라는 문구는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적을 위해, "A, B 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B, 및 C)를 의미한다.
본 설명은 상부/하부(top/bottom), 내/외(in/out), 및 위/아래(over/under), 등과 같은 관점 기반의 설명들을 이용할 수 있다. 이러한 설명들은, 단지 논의를 용이하게 하는데 사용되며, 본 명세서에 설명되는 실시예들의 적용을 임의의 특정 방향으로 제한하고자 의도되는 것은 아니다.
본 설명은 "일 실시예에서" 또는 "실시예들에서"라는 문구들을 이용할 수 있으며, 이들 각각은 동일한 또는 상이한 실시예들 중 하나 이상을 지칭할 수 있다. 더욱이, 본 개시내용의 실시예들과 관련하여 사용된, "포함하는(comprising, including)", "갖는(having)", 및 그와 유사한 용어들은 동의어들이다.
"와 연결된(coupled with)"이라는 용어가 그것의 파생어와 함께 본 명세서에서 이용될 수 있다. "연결되는"은 다음 중 하나 이상을 의미할 수 있다. "연결된"은, 둘 이상의 요소가 직접 물리적으로 또는 전기적으로 접촉하는 것을 의미할 수 있다. 그러나, "연결되는"은 또한 둘 이상의 요소가 상호 간접적으로 접촉하지만, 여전히 상호 협조하거나 상호작용함을 의미할 수 있고, 하나 이상의 다른 요소가 상호 연결되는 것으로 언급되는 요소들 사이에 연결 또는 접속되는 것을 의미할 수 있다. "직접 연결되는"이란 용어는 둘 이상의 요소가 직접 접촉되어 있음을 의미할 수 있다.
다양한 실시예들에서, "제2 피처 상에 형성되거나, 퇴적되거나, 다른 방식으로 배치되는 제1 피처"라는 문구는 제1 피처가 제2 피처 위에 형성되거나, 퇴적되거나, 배치되고, 제1 피처의 적어도 일부가 제2 피처의 적어도 일부와 직접 접촉(예를 들어, 직접 물리적 및/또는 전기적 접촉)하거나 간접 접촉(예를 들어, 제1 피처와 제2 피처 사이에 하나 이상의 다른 피처를 가짐)할 수 있다는 것을 의미할 수 있다.
본 명세서에서 사용되는 대로는, 용어 "모듈"은 ASIC(Application Specific Integrated Circuit), 전자 회로, SoC(system-on-chip), 프로세서(공유, 전용, 또는 그룹), 및/또는 하나 이상의 소프트웨어 또는 펌웨어 프로그램들을 실행하는 메모리(공유, 전용, 또는 그룹), 조합 논리 회로, 및/또는 기술된 기능성을 제공하는 다른 적합한 컴포넌트들을 지칭하거나, 그것의 일부이거나, 그것을 포함할 수 있다.
도 1은, 본 개시내용의 다양한 실시예들에 따른, 예시적인 IC(Integrated Circuit) 조립체(100)의 횡단면도를 개략적으로 도시한다. 일부 실시예들에서, 알 수 있는 바와 같이, IC 조립체(100)는 패키지 기판(104)과 전기적으로 및/또는 물리적으로 연결되는 하나 이상의 다이들(예를 들어, IC 다이(102))을 포함할 수 있다. 알 수 있는 바와 같이, 패키지 기판(104)은 추가로 회로 기판(116)와 전기적으로 연결될 수 있다.
다이(102)는 묘사된 플립 칩 구성, 또는 예를 들어 패키지 기판(104)에 내장되거나 또는 와이어 본딩 배치로 구성되는 것과 같은 다른 구성들을 포함하는 다양한 적절한 구성에 따라 패키지 기판(104)에 부착될 수 있다. 플립 칩 구성에서, 다이(102)는, 또한 다이(102)를 패키지 기판(104)과 전기적으로 연결할 수 있는 범프들, 기둥들, 또는 다른 적절한 구조들과 같은 다이 인터커넥트 구조체들(106)을 경유해 패키지 기판(104)의 표면에 부착될 수 있다.
다이(102)는 내장된 메모리 셀들(예를 들어, 스핀 전달 토크 랜덤 액세스 메모리(STT-RAM)(118))을 포함할 수 있다. STT-RAM(118)은 자기 터널 접합(MTJ)(128)을 포함할 수 있다. 일부 실시예들에서, MTJ(128)는 제1 캡층(130), 버퍼층(132), 강자성층들(134 및 138), 강자성층들(134 및 138)을 분리하는 터널 장벽(136), 및 제2 캡층(140)을 포함할 수 있다. 실시예들에서, 버퍼층(132)이 없는 실시예들과 비교될 때, MTJ(128)의 계면 이방성을 증가시킴으로써 MTJ(128)의, 이후 단순히 "안정성"으로 지칭되는, 열 안정성을 증가시키도록 버퍼층(132)이 선택될 수 있다. 계면 이방성은 두 재료 사이의 계면, 또는 접촉 영역으로부터 생성되는 방향성 에너지이다. 계면 이방성은 계면 면적 당 생성되는 에너지의 양(예를 들어, 평방 미터당 밀리 줄(mJ/m2))에 의해 측정될 수 있다. 두 재료 사이의 계면 이방성은 선택된 재료에 따라 변한다. 계면 이방성은 면내 MTJ를 면외 MTJ, 또는 수직 MTJ(pMTJ)로 변환시키는 데 필요한 에너지이다. 또한, 계면 이방성은 누적되어, MTJ의 계면 이방성은 MTJ의 각각의 계면에 대한 개별 계면 이방성들의 합이 된다. MTJ의 더 큰 전체 계면 이방성은 자유 자성층에서의 극성의 더 큰 안정성에 대응한다.
MTJ는 비트 라인(BL)(120)을 선택 스위치(126)(예를 들어, 트랜지스터), 워드 라인(WL)(122), 및 감지 라인(SL)(124)에 연결할 수 있다. STT-RAM(118)은 강자성층들(134 및 138)의 상이한 상대적 자화들에 대한 저항(예를 들어, 터널링 자기저항(TMR))의 변화를 평가함으로써 판독될 수 있다. 보다 구체적으로, MTJ 저항은 층들(134 및 138)의 상대적 분극에 의해 결정될 수 있다. 층들(134 및 138)의 분극이 정반대이거나, 역-평행일 때, MTJ는 고 저항 상태에 있을 수 있다. 층들(134 및 138)의 분극이 동일하거나, 평행일 때, MTJ는 낮은 저항 상태에 있을 수 있다. 실시예들에서, 층(138)은 그 분극이 고정될 수 있기 때문에 고정 자성층일 수 있다. 그 결과, 강자성층(134)은 자유 자성층일 수 있다. 상술한 바와 같이, 자유 자성층은 고정 층에 의해 분극된 구동 전류를 인가함으로써 극성의 변화를 겪도록 구성될 수 있는 자성층이다(예를 들어, 층(138)에 인가된 포지티브 전압은 층(134)의 자화 방향을 층(138)의 것과는 반대 방향으로 회전시키고 층(138)에 인가된 네거티브 전압은 층(134)의 자화 방향을 층(138)과 동일한 방향으로 회전시킨다).
전술한 STT-RAM(118)은 상보형 금속-산화물-반도체(CMOS) 기법들에 의해 완전히 구현되지는 못하는 디바이스들 및 프로세스들과 관련되는, "비욘드 CMOS(beyond CMOS)" 기술(또는 "논-CMOS 기반(non-CMOS based)" 기술)의 일례일 뿐이다. 비욘드 CMOS 기술은, (기본 입자들의 스핀 또는 고유 각운동량이 주어진 방향으로 정렬되는 정도와 관련되는) 스핀 분극, 및 보다 일반적으로는 스핀트로닉스(전자의 고유 스핀, 그와 관련된 자기 모멘트, 및 전자의 기본 전자 전하와 관련되는 전자 공학의 한 분야)에 의존할 수 있다. 스핀트로닉스는, 강자성층들을 분리하기 위해 얇은 절연체를 통한 전자들의 양자 역학적 터널링을 이용하는 TMR, 및 강자성 전극들의 자화 방향을 제어하기 위해 스핀 분극된 전자들의 전류가 사용될 수 있는 STT와 관련될 수 있다.
비욘드 CMOS 디바이스들은, 예를 들어, 메모리에서 구현된 스핀트로닉 디바이스들(예를 들어, 3 단자 STT-RAM), 스핀 로직 디바이스들(예를 들어, 로직 게이트들), 터널 전계 효과 트랜지스터들(TFETs), 충격 이온화 MOS(IMOS) 디바이스들, 나노 전자 기계 스위치들(NEMS), 네거티브 공통 게이트 FET들, 공진 터널링 다이오드들(RTD), 단일 전자 트랜지스터들(SET), 스핀 FET들, 나노 자기 로직(NML), 도메인 벽 로직, 도메인 벽 메모리, 등을 포함한다.
다이(102)는 반도체 재료로 만들어지는 개별 칩을 나타낼 수 있고, 또한 일부 실시예들에서 프로세서, 메모리, 또는 ASIC일 수 있거나, 이를 포함하거나, 또는 그 일부일 수 있다. 일부 실시예들에서, 예를 들어 성형 복합물 또는 언더필 재료(도시 안됨)와 같은 전기 절연성 재료가 다이(102) 및/또는 인터커넥트 구조체들(106)의 부분을 부분적으로 캡슐화할 수 있다. 다이 인터커넥트 구조체들(106)은 다이(102) 및 패키지 기판(104) 사이에 전기 신호들을 라우팅하도록 구성될 수 있다.
패키지 기판(104)은 전기 신호들을 다이(102)에 또는 그로부터 라우팅하도록 구성되는 전기적인 라우팅 피처들을 포함할 수 있다. 전기적 라우팅 피처들은, 예를 들어 패키지 기판(104)의 하나 이상의 표면들 상에 배치된 트레이스들 및/또는 예를 들어, 트렌치들, 비아들, 또는 패키지 기판(104)을 통하여 전기 신호들을 라우팅하기 위한 다른 인터커넥트 구조체들과 같은 내부 라우팅 피처들을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 패키지 기판(104)은 다이 인터커넥트 구조체들(106)을 수용하고 다이(102)와 패키지 기판(104) 사이에 전기 신호들을 라우팅하도록 구성된 (다이 본딩 패드들(108)과 같은) 전기적 라우팅 피처들을 포함할 수 있다.
일부 실시예들에서, 패키지 기판(104)은, 예를 들어 ABF(Ajinomoto Build-up Film) 기판과 같은 코어 및/또는 빌드-업 층들을 갖는 에폭시 기반 라미네이트 기판이다. 패키지 기판(104)은 다른 실시예에서, 예를 들어, 유리, 세라믹 또는 반도체 재료들로 형성된 기판들을 포함하는 다른 적합한 유형의 기판들을 포함할 수 있다.
회로 기판(116)는 에폭시 라미네이트와 같은 전기 절연 재료로 구성된 인쇄 회로 기판(PCB)일 수 있다. 예를 들어, 회로 기판(116)는, 예를 들어 폴리테트라플루오로에틸렌(polytetrafluoroethylene), 페놀 코튼지(phenolic cotton paper) 재료들, 이를테면, FR-4(Flame Retardant 4), FR-1, 코튼지 및 에폭시 재료들, 이를테면, CEM-1 또는 CEM-3, 또는 에폭시 수지 프리프레그 재료를 이용하여 함께 라미네이트되는 직조 유리 재료와 같은, 재료들로 구성되는 전기적 절연 층들을 포함할 수 있다. 구조체들(도시 생략), 예를 들어 비아들이 회로 기판(116)를 통하여 다이(102)의 전기 신호들을 라우팅하기 위해 전기적 절연 층들을 관통하여 형성될 수 있다. 회로 기판(116)은 다른 실시예들에서 다른 적절한 재료들로 구성될 수 있다. 일부 실시예들에서, 회로 기판(116)는 마더보드(예를 들어, 도 9의 마더보드(902))이다.
예를 들어, 납땜 볼(112) 또는 랜드-그리드 어레이(LGA) 구조체들과 같은 패키지-레벨 인터커넥트들은 패키지 기판(104) 상의 하나 이상의 랜드들(이하, "랜드들(110)") 및 회로 기판(116) 상의 하나 이상의 패드들(114)에 연결되어, 패키지 기판(104)과 회로 기판(116) 사이에 전기 신호들을 추가로 라우팅하도록 구성되는 대응하는 납땜 조인트들(solder joints)을 형성할 수 있다. 패키지 기판(104)을 회로 기판(116)과 물리적으로 및/또는 전기적으로 연결하기 위한 다른 적절한 기법들이 기타 실시예들에 사용될 수 있다.
도 2-6은 본 개시내용의 다양한 실시예들에 따라서 버퍼층을 갖고 있는 상이한 MTJ 구성들을 개략적으로 도시한다. 도 2는 도 1의 MTJ(128)의 실시예인 MTJ(200)를 개략적으로 묘사한다. 묘사된 것처럼, MTJ(200)는 제1 캡층(202), 버퍼층(204), 강자성층들(206 및 210), 강자성층들(206 및 210)을 분리하는 터널 장벽(208), 및 제2 캡층(212)을 포함할 수 있다.
일부 실시예들에서, 묘사된 것처럼, 제1 및 제2 캡층들(202 및 212)은 탄탈(Ta)로 구성될 수 있다. 다른 실시예들에서, 제1 및 제2 캡층들(202 및 212)은 각각 예를 들어, 하프늄(Hf), 루테늄(Ru), 티타늄(Ti), 지르코늄(Zr), 몰리브덴(Mo), 텅스텐(W), 바나듐(V), 크롬(Cr), 니오븀(Nb) 및 이들 재료들의 합금들과 같은 다른 재료로 구성될 수 있다. 실시예들에서, 강자성층(206)은 자유 자성층일 수 있고 강자성층(210)은 고정 자성층일 수 있고, 이후는 각각 자유 자성층(206) 및 고정 자성층(210)으로 칭해진다. 자유 자성층(206) 및 고정 자성층(210)은 코발트(Co), 철(Fe), 및 붕소(B)의 조합으로 구성될 수 있다. 일부 실시예들에서, CoFeB는 Fe가 풍부할 수 있고, 예를 들어 CoFeB는 20% Co, 60% Fe, 및 20% B로 구성될 수 있다. 일부 실시예들에서, CoFeB는 Co가 풍부할 수 있고, 예를 들어 CoFeB는 60% Co, 20% Fe, 및 20% B로 구성될 수 있다. 상기와 같이, 자유 자성층(206) 및 고정 자성층(210)은 터널 장벽(208)에 의해 분리될 수 있다. 묘사된 것처럼, 일부 실시예들에서, 터널 장벽(208)은 마그네슘 산화물(MgO)로 구성될 수 있다. 다른 실시예들에서, 터널 장벽(208)은, 예를 들어, 하프늄 산화물(HfO2)과 같은 다른 재료들로 구성될 수 있다.
일부 실시예들에서, 버퍼층(204)은 제1 캡층(202)과 자유 자성층(206) 사이에 배치될 수 있다. 실시예들에서, 버퍼층(204)은, 버퍼층(204)과 제1 캡층(202) 사이의 계면이 자유 자성층(206)과 제1 캡층(202)의 계면 이방성보다 더 큰, Ki로 표현된 계면 이방성을 갖도록, 선택되거나 설계될 수 있다. 예를 들어, 묘사된 것처럼, 버퍼층(204)은, 하기에 도 7을 참조하여 더 논의되는 것처럼, 자유 자성층(206)이 갖고 있는 것보다 Ta와의 더 큰 계면 이방성을 갖는 Co로 구성될 수 있다. 그 결과, MTJ(200)의 전체적이거나, 집합적인 계면 이방성은 버퍼층(204)의 추가를 통해 증가된다. 추가 실시예들에서, 버퍼층(204)은 상기에 논의된 것과 같은, Co 풍부한 CoFeB로 구성된 또 다른 자성층일 수 있다. Co 풍부한 CoFeB가 Co의 더 높은 농도를 가지고 있기 때문에, 그것은 상기에 논의된 것과 같은, Fe 풍부한 CoFeB보다 캡층(202)의 Ta와의 더 높은 계면 이방성을 갖게 된다. 그러한 실시예에서, 자유 자성층(206)은 터널 장벽(208)과의 계면 이방성을 증가시키기 위해, Fe 풍부한 CoFeB일 수 있고, 자유 자성층(206) 및 버퍼층(204)은 자기적으로 연결될 수 있다. 다른 실시예들에서, 버퍼층(204)은 자유 자성층(206)과 터널 장벽(208) 사이에 배치될 수 있다. 그러한 실시예들에서, 버퍼층(204)은, 버퍼층(204)과 터널 장벽(208) 사이의 계면이 자유 자성층(206)과 터널 장벽(208)의 계면 이방성보다 더 큰 계면 이방성을 갖도록, 선택되거나, 설계될 수 있다. 예를 들어, 도 7의 그래프(700)를 참조하면, Fe 또는 Co의 버퍼층이 터널 장벽(208)이 MgO인 곳에서 이용될 수 있지만; 그래프(700)에 도시된 것처럼, Fe의 버퍼층이 MTJ(200)의 전체적 계면 이방성에 대해 더 큰 영향을 미치게 된다.
도 3은 개략적으로 MTJ(300)을 묘사한다. MTJ(300)는 도 2의 MTJ(200)와 유사한 구성을 묘사한다. MTJ(200)와 같이, MTJ(300)는 각각 제1 및 제2 캡층들(302 및 314), 터널 장벽(310)에 의해 분리된 자유 자성층(306) 및 고정 자성층(312)을 포함한다. 상술한 바와 같이, MTJ(300)는 또한, 도 2를 참조하여 상술한 바와 같이, 각각 자유 자성층(306)과 제1 캡층(302)의 계면 이방성보다 더 큰, Ki1로 표현된, 계면 이방성을 가질 수 있는 제1 캡층(302)과 자유 자성층(306) 사이에 배치된 제1 버퍼층(304)을 가질 수 있다. 이들 각각의 컴포넌트들은 도 2를 참조하여 상기에 논의된 각각의 재료들로 구성될 수 있다.
MTJ(300)는, MTJ(300)가 자유 자성층(306)과 터널 장벽(310) 사이에 배치된 제2 버퍼층(308)을 갖는다는 점에서 도 2의 MTJ(200)와는 다르다. 실시예들에서, 제2 버퍼층(308)은, 제2 버퍼층(308)과 터널 장벽(310) 사이의 계면이 자유 자성층(306)과 터널 장벽(310)의 계면 이방성보다 더 큰, Ki2로 표현된, 계면 이방성을 갖도록, 선택되거나 설계될 수 있다. 예를 들어, 묘사된 것처럼, 제2 버퍼층(308)은 이하에, 도 7을 참조하여 더 논의된 것처럼, MgO와의 높은 계면 이방성을 갖는 Fe로 구성될 수 있다. 그 결과, MTJ(300)의 계면 이방성은 제1 버퍼층(304)의 추가를 통해서뿐만 아니라, 제2 버퍼층(308)의 추가를 통해서 증가되어, MTJ(300)의 전체적 계면 이방성은 Ki1과 Ki2의 합만큼 증가될 수 있다.
도 4는 개략적으로 MTJ(400)를 묘사한다. MTJ(400)는 제1 캡층(402), 제1 버퍼층(408), 자유 자성층(410), 제2 버퍼층(412), 터널 장벽(414), 고정 자성층(416), 및 제2 캡층(418)으로 구성될 수 있다. 제2 캡층(418)은, 묘사된 것처럼, Ta로 구성될 수 있고, Hf, 또는 다른 어떤 적절한 재료로 구성될 수 있다. 실시예들에서, 자유 자성층(410) 및 고정 자성층(416)은 코발트(Co), 철(Fe), 및 붕소(B)의 조합으로 구성될 수 있다. 일부 실시예들에서, 상술한 바와 같이, CoFeB는 Fe가 풍부할 수 있고, 예를 들어 CoFeB는 20% Co, 60% Fe, 및 20% B, 또는 다른 어떤 적절한 조합으로 구성될 수 있다. 터널 장벽(414)은, 묘사된 것처럼, MgO로 구성될 수 있고, HfO2, 또는 다른 어떤 적절한 재료로 구성될 수 있다.
일부 실시예들에서, 제1 캡층(402)은 콘택 서브 층(404) 및 산화물 서브 층(406)으로 구성될 수 있다. 실시예들에서, 산화물 서브 층(406)은 MgO로 구성될 수 있다. 그러한 실시예에서, 제1 버퍼층(408)은, 묘사된 것처럼, Fe로 구성될 수 있고, 또는 Co로 구성될 수 있지만; 도 7의 그래프(700)로부터 알 수 있듯이, MgO/Fe 계면은 MTJ(400)의 계면 이방성에 더 큰 영향을 미칠 것이다. 다른 실시예들에서, 산화물 서브 층(406)은 HfO2로 구성될 수 있다. 그러한 실시예에서, 제1 버퍼층(408)은, 묘사된 것처럼, Fe로 구성될 수 있고, 또는 Co로 구성될 수 있지만; 도 7의 그래프(700)로부터 알 수 있듯이, HfO2/Co 계면은 MTJ(400)의 계면 이방성에 더 큰 영향을 미칠 것이다. 또 다른 실시예들에서, 산화물 서브 층(406)은 예를 들어, 텅스텐 산화물(WO2), 바나듐 산화물(VO 및/또는 V2O2), 인듐 산화물(InOx), 알루미늄 산화물(Al2O3), 루테늄 산화물(RuOx), 및/또는 탄탈 산화물(TaOx)과 같은 도전성 산화물로 구성될 수 있다. 임의의 상기 논의된 실시예들에서, MTJ(400)의 전체적 계면 이방성은 Ki1과 Ki2의 합만큼 증가될 수 있다. 산화물 서브 층(406)과 같은 산화물 서브 층을 이용하는 실시예들에서, 산화물 서브 층을 위한 재료를 선택할 때, 결과적인 MTJ의 저항 면적(RA) 곱(resistance area product)이 또한 고려 될 수 있다.
도 5는 개략적으로 MTJ(500)를 묘사한다. MTJ(500)는 도 4의 MTJ(400)와 유사한 구성을 묘사한다. MTJ(400)와 같이, MTJ(500)는 콘택 서브 층(502)과 산화물 서브 층(504)을 갖고 있는 제1 캡층, 제1 버퍼층(506), 제2 버퍼층(516), 터널 장벽(518), 고정 자성층(520), 및 제2 캡층(522)을 포함한다. 이들 컴포넌트들 각각은 상기에 논의된 각각의 재료로 구성될 수 있다. MTJ(500)는, 자유 자성층(508)이 자기적으로 연결될 수 있는 많은 서브 층들(510-514)로 구성될 수 있다는 점에서 MTJ(400)와는 다르다. 묘사된 것처럼, 서브 층들(510-514)은 제1 CoFeB 층(510), Ta 중간 층(512), 및 또 다른 CoFeB 층(514)을 포함하지만, 이에 한정되지는 않을 수 있다.
도 6은 개략적으로 MTJ(600)를 묘사한다. MTJ(600)는 도 5의 MTJ(500)와 유사한 구성을 묘사한다. MTJ(500)와 같이, MTJ(600)는 콘택 서브 층(602)과 산화물 서브 층(604)을 갖고 있는 제1 캡층, 제1 버퍼층(606), 제2 버퍼층(620), 터널 장벽(622), 고정 자성층(624), 및 제2 캡층(626)을 포함한다. 이들 컴포넌트들 각각은 상기에 논의된 각각의 재료로 구성될 수 있다. MTJ(600)는 또한 자기적으로 연결될 수 있는 많은 서브 층들(610-618)로 구성될 수 있는 자유 자성층(608)을 포함할 수 있다.
MTJ(600)는, 서브 층들(610-618)이 버퍼 서브 층들(612 및 616)을 포함할 수 있다는 점에서 MTJ(500)와는 다르다. 버퍼 서브 층들(612 및 616)은, 버퍼 서브 층(612 또는 616)과 인접 서브 층(614) 사이의 계면이, 버퍼 서브 층들(612 및 616)이 없는, MTJ의 계면 이방성보다 더 큰, Ki3 및 Ki4로 묘사된, 계면 이방성을 갖도록, 선택되거나 설계될 수 있다. 그 결과, MTJ(600)의 전체적 계면 이방성은 Ki1-Ki4의 합만큼 증가될 수 있다. 일부 실시예들에서, 버퍼 서브 층들(612 및 616)이 둘 다 이용되는 대신, 단일 버퍼 서브 층(612 또는 616)만이 이용될 수 있다. 묘사된 것처럼, 일부 실시예들에서, 버퍼 서브 층들(612 및 616)은 Co로 구성될 수 있고 인접 서브 층(614)은 Ta로 구성될 수 있다. 대안적 실시예에서, 박스로 도시된 대안(608) 실시예에 묘사된 것처럼, 버퍼 서브 층들(612 및 616)은 Fe로 구성될 수 있고 인접 서브 층(614)은 Hf로 구성될 수 있다. 이것들은 단지 예시적 실시예들이고, 임의의 다른 적절한 재료, 또는 예를 들어, 도 7을 참조하여 논의된 재료들과 같은 재료들의 조합이 본 개시내용의 범위를 벗어나지 않고 이용될 수 있음을 알 수 있다. 다른 실시예들에서, 자유 자성층(608)은 본 개시내용의 범위를 벗어나지 않고도 임의 수의 추가적 서브 층들 및/또는 버퍼 서브 층들을 포함할 수 있다.
도 7은 다양한 재료들 사이의 계면들과 연관된 계면 이방성 상수(Ki)들의 그래픽 묘사이다. 상술한 바와 같이, 계면 이방성은 2개의 재료들 사이에서, 계면, 또는 콘택 영역으로부터 만들어진 방향성 에너지이다. 2개의 재료들 사이의 계면 이방성은 선택된 재료들에 따라 변한다. 계면 이방성은 누적되어, MTJ의 계면 이방성은 MTJ의 각각의 계면에 대한 개별적 계면 이방성들의 합이다. MTJ의 전체적 계면 이방성이 더 클수록, 자유 자성층의 극성은 더 안정적이다. Ki의 양의 값은, 자화의 극성이 반대로 수직 방향인 것을 나타내고, 음의 값은 극성이 면내인 것을 나타낸다. X-축은 다양한 재료들을 묘사한 한편, Y-축은 범례(702)에 의해 나타낸 것처럼, 철(Fe) 또는 코발트(Co) 중 하나와 각각의 재료의 계면에 대한 상응하는 Ki(mJ/m2)를 묘사한다. 그래프(700)는 가능한 재료들의 서브세트만을 묘사하고, 단순히 그래프(700)에서 재료의 누락을 근거로 묘사되지 않은 재료가 본 개시내용의 범위에 제외되어서는 안 된다는 것을 알 것이다.
좌측에서 시작할 때, 묘사된 제1 재료는 하프늄(Hf)이다. 바(704) 및 바(706)에 알 수 있듯이, Hf는 Fe 또는 Co와의 계면일 때 양의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 한쪽의 버퍼층은 Hf와의 계면에 이용될 수 있지만; 바(704)에 의해 묘사된 것처럼, Hf와 Fe의 계면은 분명히 더 큰 Ki를 생성한다.
묘사된 다음 재료는 크롬(Cr)이다. 바(708) 및 바(710)에서 알 수 있듯이, Cr은 Fe 또는 Co와의 계면일 때 음의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 하나의 버퍼층은 그 목적이 전체적 Ki를 증가시키는 것일 경우에 Cr과의 계면은 바람직하지 않을지도 모른다.
우측으로 이동할 때, 묘사된 다음 재료는 탄탈(Ta)이다. 바(712)에서 알 수 있듯이, Ta와 Fe의 계면은 매우 작은 양(positive)의 Ki를 가지고 있고, 반면에 Ta와 Co의 계면은 바(714)에 의해 묘사된 것처럼, 더 큰 양의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 하나의 버퍼층은 Ta와의 계면에 이용될 수 있지만; Co는 Fe보다 Ta와의 계면일 때 전체적 Ki에 분명히 더 큰 영향을 미친다.
묘사된 다음 재료는 구리(Cu)이다. 바(716)에서 알 수 있듯이, Cu와 Fe의 계면은 양의 Ki를 가지고 있고, 반면에 Cu와 Co의 계면은 바(718)에 의해 묘사된 것처럼, 더 작은 양의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 하나의 버퍼층은 Cu와의 계면에 이용될 수 있지만; Fe는 Co보다 Cu와의 계면일 때 전체적 Ki에 분명히 더 큰 영향을 미친다.
묘사된 다음 재료는 마그네슘 산화물(MgO)이다. 바(720) 및 바(722)에 알 수 있듯이, MgO는 Fe 또는 Co 중 어느 하나와의 계면일 때 양의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 하나의 버퍼층은 MgO와의 계면에 이용될 수 있지만; 720에 의해 묘사된 것처럼, MgO와 Fe의 계면은 분명히 더 큰 Ki를 생성한다.
우측으로 더 움직일 때, 묘사된 다음 재료는 하프늄 산화물(HfO2)이다. 바(724) 및 바(726)에 알 수 있듯이, HfO2는 Fe 또는 Co 중 어느 하나와의 계면일 때 양의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 하나의 버퍼층은 HfO2와의 계면에 이용될 수 있지만; 726에 묘사된 것처럼, HfO2와 Co의 계면은 분명히 더 큰 Ki를 생성한다.
최종 재료들인 바들(728-734)은 모두 루테늄(Ru)을 포함한다. 바(728) 및 바(730)에서 알 수 있듯이, Ru는 Fe 또는 Co 중 어느 하나의 얇은(예를 들어, 0.4-0.5 nm) 층과의 계면일 때 양의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 하나의 얇은 버퍼층은 Ru와의 계면에 이용될 수 있지만; 728에 묘사된 것처럼, Ru와 얇은 Fe층과의 계면은 분명히 더 큰 Ki를 생성한다. 이것은 Fe 또는 Co의 두꺼운(예를 들어, >4nm) 층과 접촉하여 Ru 층을 이용할 때 묘사된 결과와 상반된다. 바들(732 및 734)에 의해 묘사된 바와 같이, 두꺼운 Fe 또는 Co 중 어느 하나와의 계면일 때의 Ru층은 음의 Ki를 갖는다. 그 결과, Fe 또는 Co 중 어느 하나의 두꺼운 버퍼층은 그 목적이 전체적 Ki를 증가시키는 것일 경우에 Ru층과의 계면에는 바람직하지 않을지도 모른다.
도 8은 본 개시내용의 다양한 실시예들에 따라서 자기 터널 접합(MTJ)를 제조하는 프로세스(800)에 대한 흐름도를 도시한다. 프로세스는 802에서 시작할 수 있으며, 거기서 기판이 제공될 수 있다. 블록(804)에서, 제1 자성층은 기판 위에 형성될 수 있다. 블록(806)에서, 터널 장벽은 제1 자성층 위에 형성될 수 있다. 블록(808)에서, 본 명세서에서 논의된 버퍼층들과 같은 버퍼층은, 터널 장벽 위에 형성될 수 있다. 블록(810)에서, 제2 자성층은 버퍼층 위에 형성될 수 있다. 마지막으로, 812에서, 캡층이 형성될 수 있다.
이러한 층들 각각은 본 명세서에서 논의된 임의의 재료들 또는 임의의 다른 적절한 재료들로 구성될 수 있다. 또한, 층들은, 예를 들어, 스퍼터 및/또는 기상 증착과 같은, 본 분야에 알려진 임의의 방식으로 형성될 수 있다. 일부 실시예들에서, 제1 자성층은 고정 자성층일 수 있는 반면, 제2 자성층은 자유 자성층일 수 있다. 일부 실시예들에서, 추가적 버퍼층은, 블록(812)에서 캡층을 형성하기 전에 제2 자성층 위에 형성될 수 있다. 이러한 추가의 버퍼층은, 블록(808)에서 형성된 버퍼층 대신에, 또는 그에 부가하여 형성될 수 있다.
일부 실시예들에서, 추가의 서브 층들은 개별적 절차들의 일부로서 형성될 수 있다. 예를 들어, 블록(812)에서 캡층을 형성하기 위해, 산화물 서브 층은 제2 자성층 위에 형성될 수 있고, 콘택 서브 층은 산화물 서브 층 위에 형성될 수 있다. 일부 실시예들에서, 제1 또는 제2 자성층들을 형성할 시에, 자기적으로 연결될 수 있는 수많은 자성 서브 층들이 형성될 수 있다. 이러한 실시예들에서, 버퍼 서브 층들은 또한 자성 서브 층들 사이에 형성될 수 있다.
도 9는 일부 실시예들에 따라서, 본 명세서에 기술된 바와 같이 자기 터널 접합(MTJ)(예를 들어, 도 1의 MTJ(128), 도 2의 200, 도 3의 300, 도 4의 400, 도 5의 500, 및 도 6의 600)을 포함할 수 있는 예시적 컴퓨팅 디바이스(900)를 개략적으로 설명한다. 마더보드(902)는 프로세서(904) 및 적어도 하나의 통신 칩(906)을 포함하지만 이에 제한되지 않는 다수의 컴포넌트들을 포함할 수 있다. 프로세서(904)는 마더보드(902)에 물리적 및 전기적으로 연결될 수 있다. 일부 구현들에서, 적어도 하나의 통신 칩(906)은 또한, 마더보드(902)에 물리적 및 전기적으로 연결될 수 있다. 또 다른 구현들에서, 통신 칩(906)은 프로세서(904)의 일부일 수 있다.
그 애플리케이션들에 따라, 컴퓨팅 디바이스(900)는 마더보드(902)에 물리적 및 전기적으로 연결될 수 있거나 연결되지 않을 수 있는 다른 컴포넌트들을 포함할 수 있다. 이들 다른 컴포넌트들은, 휘발성 메모리(예를 들어, 동적 랜덤 액세스 메모리(DRAM)(908)), 비휘발성 메모리(예를 들어, 판독 전용 메모리(ROM)(910)), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 디바이스, 나침반, 가이거 계수기(Geiger counter), 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 장치(예를 들어, 하드 디스크 드라이브, 콤팩트 디스크(CD), 디지털 다기능 디스크(DVD), 등)를 포함할 수 있지만, 이것들에만 한정되는 것은 아니다.
통신 칩(906)은 컴퓨팅 디바이스(900)로 및 이로부터의 데이터의 전송을 위한 무선 통신을 가능하게 할 수 있다. "무선"이라는 용어 및 그 파생어들은, 비고체 매체를 통한 변조된 전자기 방사의 이용을 통하여 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들, 등을 설명하는데 이용될 수 있다. 이 용어는, 일부 실시예들에서는 그렇지 않을 수도 있지만, 연관된 디바이스들이 임의의 와이어들을 포함하지 않는다는 것을 의미하지는 않는다. 통신 칩(906)은 Wi-Fi(IEEE 802.11 계열), IEEE 802.16 표준들(예들 들면, IEEE 802.16-2005 보정), 임의의 보정들, 업데이트들, 및/또는 개정들(예를 들어, 진보된 LTE 프로젝트, UMB(ultra mobile broadband) 프로젝트("3GPP2"라고도 함), 등)을 수반하는 LTE(Long Term Evolution) 프로젝트를 포함하는 IEEE(Institute for Electrical and Electronic Engineers) 표준들을 포함하지만 이에 제한되는 것은 아닌, 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. IEEE 802.16 호환 BWA 네트워크들은 일반적으로 IEEE 802.16 표준들에 대한 적합성 및 연동성 테스트들을 통과한 제품들을 위한 인증 마크인 Worldwide Interoperability for Microwave Access를 상징하는 약어인 WiMAX 네트워크라고 불린다. 통신 칩(906)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(906)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)을 따라 동작할 수 있다. 통신 칩(906)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 이것들의 파생물들뿐만 아니라, 3G, 4G, 5G, 및 이를 넘어선 것들로서 지정되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(906)은 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(900)은 복수의 통신 칩(906)을 포함할 수 있다. 예를 들어, 제1 통신 칩(906)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고, 제2 통신 칩(906)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, 및 다른 것들과 같은 장거리 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(900)의 프로세서(904)는 본 명세서에서 기술된 바와 같이 MTJ(예를 들어, 도 1의 MTJ(128), 도 2의 200, 도 3의 300, 도 4의 400, 도 5의 500, 및 도 6의 600)를 갖는 다이(예를 들어, 도 1의 다이(102))를 포함할 수 있다. 예를 들어, 도 1의 다이(102)는 마더보드(902) 상에 장착되는 패키지 어셈블리 내에 장착될 수 있다. "프로세서"라는 용어는, 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(906)은 본 명세서에서 기술된 바와 같이 MTJ(예를 들어, 도 1의 MTJ(128), 도 2의 200, 도 3의 300, 도 4의 400, 도 5의 500, 및 도 6의 600)를 갖는 다이(예를 들어, 도 1의 다이(102))도 포함할 수 있다. 추가적 구현에서, 컴퓨팅 디바이스(900) 내에 수용된 또 다른 컴포넌트(예를 들어, 메모리 디바이스 또는 다른 집적 회로 장치)는 본 명세서에서 기술된 바와 같이 트랜지스터 전극 구조(예를 들어, 도 1의 MTJ(128), 도 2의 200, 도 3의 300, 도 4의 400, 도 5의 500, 및 도 6의 600)를 갖는 다이(예를 들어, 도 1의 다이(102))를 포함할 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(900)는 모바일 컴퓨팅 디바이스, 랩톱 컴퓨터, 넷북 컴퓨터, 노트북 컴퓨터, 울트라북 컴퓨터, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가 구현들에서, 컴퓨팅 디바이스(900)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
예들
다양한 실시예들에 따르면, 본 개시내용은 방법을 설명한다. 예 1은 캡층; 터널 장벽; 캡층과 터널 장벽 사이에 배치된 자성층; 및 자성층과 캡층 또는 터널 장벽 중 선택된 하나 사이에 배치된 버퍼층을 포함하는 자기 터널 접합인데, 여기에서 버퍼층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성은 자성층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성보다 더 크다.
예 2는 예 1의 주제를 포함할 수 있으며, 여기에서 캡층은 콘택 서브 층 및 콘택 서브 층과 자성층 사이에 배치된 산화물 서브 층을 추가로 포함하고, 여기에서 산화물 서브 층과 자성층과의 계면 이방성은 자성층과 콘택 서브 층과의 계면 이방성보다 더 크다.
예 3은 예 2의 주제를 포함할 수 있으며, 여기에서 산화물 서브 층은 도전성 산화물을 포함한다.
예 4는 예 1의 주제를 포함할 수 있으며, 여기에서 버퍼층은 자성층과 캡층 사이에 배치된 제1 버퍼층이고, 자기 터널 접합은 자성층과 터널 장벽 사이에 배치된 제2 버퍼층을 추가로 포함하며, 여기에서 제2 버퍼층과 터널 장벽과의 계면 이방성은 자성층과 터널 장벽과의 계면 이방성보다 더 크다.
예 5는 예 1의 주제를 포함할 수 있는데, 여기에서 자성층은 자기적으로 연결되어 단일 자석을 형성하는 복수의 자성 서브 층으로 구성된다.
예 6은 예 5의 주제를 포함할 수 있으며, 여기에서 복수의 자성 서브 층은 자성층의 계면 이방성을 증가시키도록 설계된 하나 이상의 버퍼 서브 층을 포함한다.
예 7은 예 6의 주제를 포함할 수 있으며, 여기에서 복수의 자성 서브 층은 제1 외측 자성 서브 층과 제2 외측 자성 서브 층 사이에 배치된 중간 서브 층을 포함하며, 여기에서 중간 서브 층은 탄탈(Ta) 또는 하프늄(Hf) 중 하나 이상을 포함하고, 여기에서 제1 및 제2 외측 자성 서브 층들은 코발트(Co), 철(Fe), 및 붕소(B)를 포함한다.
예 8은 예 7의 주제를 포함할 수 있으며, 중간 서브 층과 제1 또는 제2 외측 자성 서브 층들 중 선택된 하나 사이에 배치된 버퍼 서브 층을 추가로 포함하며, 여기에서 버퍼 서브 층은 Co 또는 Fe를 포함한다.
예 9는 예 7의 주제를 포함할 수 있으며, 중간 서브 층과 제1 외측 자성 서브 층 사이에 배치된 제1 버퍼 서브 층, 및 중간 서브 층과 제2 외측 자성 서브 층 사이에 배치된 제2 버퍼 서브 층을 추가로 포함하며, 여기에서 제1 및 제2 버퍼 서브 층들은 Co 또는 Fe를 포함한다.
예 10은 예 1의 주제를 포함할 수 있으며, 여기에서 캡층은 탄탈(Ta) 또는 하프늄(Hf)을 포함한다.
예 11은 예 1의 주제를 포함할 수 있으며, 여기에서 터널 장벽은 마그네슘 산화물(MgO) 또는 하프늄 산화물(HfO2)을 포함한다.
예 12는 예 1의 주제를 포함할 수 있으며, 여기에서 자성층은 코발트(Co), 철(Fe), 및 붕소(B)를 포함한다.
예 13은 예 1의 주제를 포함할 수 있으며, 여기에서 버퍼층은 철(Fe) 또는 코발트(Co)를 포함한다.
예 14는 예 1의 주제를 포함할 수 있으며, 여기에서 버퍼층은 코발트(Co) 풍부한 코발트(Co), 철(Fe), 및 붕소(B), 즉 CoFeB를 포함하고, 여기에서 자성층은 Fe 풍부한 CoFeB를 포함한다.
예 15는 예들 1-14 중 임의의 하나의 주제를 포함할 수 있으며, 여기에서 자성층은 자유 자성층이다.
예 16은 자기 터널 접합을 형성하는 방법이고, 이는 다음을 포함한다:
기판을 제공하는 단계; 기판 위에 제1 자성층을 형성하는 단계; 제1 자성층 위에 터널 장벽을 형성하는 단계; 터널 장벽 위에 제2 자성층을 형성하는 단계; 제2 자성층 위에 캡층을 형성하는 단계; 및 버퍼층을 형성하는 단계, 상기 버퍼층은 제2 자성층과 캡층 또는 터널 장벽 중 선택된 하나 사이에 배치되고, 여기에서 버퍼층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성은 제2 자성층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성보다 더 크다.
예 17은 예 16의 주제를 포함할 수 있으며, 여기에서 캡층을 형성하는 단계는 다음을 추가로 포함한다: 제2 자성층 위에 산화물 서브 층을 형성하는 단계; 및 산화물 서브 층 위에 콘택 서브 층을 형성하는 단계.
예 18은 예 17의 주제를 포함할 수 있으며, 여기에서 산화물 서브 층은 도전성 산화물을 포함한다.
예 19는 예 16의 주제를 포함할 수 있으며, 여기에서 버퍼층은 제2 자성층과 캡층 사이에 배치된 제1 버퍼층이고, 이 방법은 다음을 추가로 포함한다: 제2 버퍼층을 형성하는 단계, 여기에서 제2 버퍼층은 제2 자성층과 터널 장벽 사이에 배치되고, 여기에서 제2 버퍼층과 터널 장벽의 계면 이방성은 제2 자성층과 터널 장벽의 계면 이방성보다 더 크다.
예 20은 예 16의 주제를 포함할 수 있으며, 여기에서 제2 자성층을 형성하는 단계는, 자기적으로 연결되는 복수의 자성 서브 층을 형성하는 단계를 추가로 포함한다.
예 21은 예 20의 주제를 포함할 수 있으며, 여기에서 제2 자성층을 형성하는 단계는, 복수의 자성 서브 층 중 2개의 자성 서브 층들 사이에 배치된 버퍼 서브 층을 형성하는 단계를 추가로 포함하며, 여기에서 버퍼 서브 층은 제2 자성층의 계면 이방성을 증가시키도록 설계된다.
예 22는 예 20의 주제를 포함할 수 있으며, 여기에서 복수의 자성 서브 층은 제1 외측 자성 서브 층과 제2 외측 자성 서브 층 사이에 형성된 중간 서브 층을 포함하며, 여기에서 중간 서브 층은 탄탈(Ta) 또는 하프늄(Hf) 중 하나 이상을 포함하고, 여기에서 제1 및 제2 외측 자성 서브 층들은 코발트(Co), 철(Fe), 및 붕소(B)를 포함한다.
예 23은 예 22의 주제를 포함할 수 있으며, 중간 서브 층과 제1 또는 제2 외측 자성 서브 층들 중 선택된 하나 사이에 배치된 버퍼 서브 층을 형성하는 단계를 추가로 포함하며, 여기에서 버퍼 서브 층은 Co 또는 Fe를 포함한다.
예 24는 예 22의 주제를 포함할 수 있으며, 중간 서브 층과 제1 외측 자성 서브 층 사이에 제1 버퍼 서브 층을 형성하는 단계, 및 중간 서브 층과 제2 외측 자성 서브 층 사이에 제2 버퍼 서브 층을 형성하는 단계를 추가로 포함하며, 여기에서 제1 및 제2 버퍼 서브 층들은 Co 또는 Fe를 포함한다.
예 25는 예 16의 주제를 포함할 수 있으며, 여기에서 캡층은 탄탈(Ta) 또는 하프늄(Hf)을 포함한다.
예 26은 예 16의 주제를 포함할 수 있으며, 여기에서 터널 장벽은 마그네슘 산화물(MgO) 또는 하프늄 산화물(HfO2)을 포함한다.
예 27은 예 16의 주제를 포함할 수 있고, 여기에서 제1 자성층 및 제2 자성층은 코발트(Co), 철(Fe), 및 붕소(B)를 포함한다.
예 28은 예 16의 주제를 포함할 수 있으며, 여기에서 버퍼층은 철(Fe) 또는 코발트(Co)를 포함한다.
예 29는 예 15의 주제를 포함할 수 있으며, 여기에서 버퍼층은 코발트(Co) 풍부한 코발트(Co), 철(Fe), 및 붕소(B), 즉 CoFeB를 포함하고, 여기에서 자성층은 Fe 풍부한 CoFeB를 포함한다.
예 30은 예들 15-27의 주제를 포함할 수 있으며, 여기에서 제2 자성층은 자유 자성층이고 제1 자성층은 고정 자성층이다.
예 31은 스핀 전달 토크 메모리(STTM)이며, 이는 다음을 포함한다: 비트 라인; 감지 라인; 비트 라인을 감지 라인과 연결하는 자기 터널 접합, 자기 터널 접합은 다음을 포함한다: 캡층, 터널 장벽, 및 캡층과 터널 장벽 사이에 배치된 자성층; 및 자성층과 캡층 또는 터널 장벽 중 선택된 하나 사이에 배치된 버퍼층, 여기에서 버퍼층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성은 자성층과 캡층 또는 터널 장벽 중 선택된 하나와의 계면 이방성보다 더 크다.
예 32는 예 31의 주제를 포함할 수 있으며, 여기에서 캡층은 콘택 서브 층 및 콘택 서브 층과 자성층 사이에 배치된 산화물 서브 층을 추가로 포함하고, 여기에서 산화물 서브 층과 자성층의 계면 이방성은 자성층과 콘택 서브 층의 계면 이방성보다 더 크다.
예 33은 예 32의 주제를 포함할 수 있으며, 여기에서 산화물 서브 층은 도전성 산화물을 포함한다.
예 34는 예 31의 주제를 포함할 수 있으며, 여기에서 버퍼층은 자성층과 캡층 사이에 배치된 제1 버퍼층이고, 자기 터널 접합은 다음을 추가로 포함한다: 자성층과 터널 장벽 사이에 배치된 제2 버퍼층, 여기에서 제2 버퍼층과 터널 장벽의 계면 이방성은 자성층과 터널 장벽의 계면 이방성보다 더 크다.
예 35는 예 31의 주제를 포함할 수 있으며, 여기에서 자성층은 자기적으로 연결되어 단일 자석을 형성하는 복수의 자성 서브 층으로 구성된다.
예 36은 예 35의 주제를 포함할 수 있으며, 여기에서 복수의 자성 서브 층은 자성층의 계면 이방성을 증가시키도록 설계된 하나 이상의 버퍼 서브 층을 포함한다.
예 37은 예 36의 주제를 포함할 수 있으며, 여기에서 복수의 자성 서브 층은 제1 외측 자성 서브 층과 제2 외측 자성 서브 층 사이에 배치된 중간 서브 층을 포함하고, 여기에서 중간 서브 층은 탄탈(Ta) 또는 하프늄(Hf) 중 하나 이상을 포함하며, 여기에서 제1 및 제2 외측 자성 서브 층들은 코발트(Co), 철(Fe), 및 붕소(B)를 포함한다.
예 38은 예 37의 주제를 포함할 수 있으며, 중간 서브 층과 제1 또는 제2 외측 자성 서브 층들 중 선택된 하나 사이에 배치된 버퍼 서브 층을 추가로 포함하고, 여기에서 버퍼 서브 층은 Co 또는 Fe를 포함한다.
예 39는 예 37의 주제를 포함할 수 있으며, 중간 서브 층과 제1 외측 자성 서브 층 사이에 배치된 제1 버퍼 서브 층 및 중간 서브 층과 제2 외측 자성 서브 층 사이에 배치된 제2 버퍼 서브 층을 추가로 포함하고, 여기에서 제1 및 제2 버퍼 서브 층들은 Co 또는 Fe를 포함한다.
예 40은 예 31의 주제를 포함할 수 있으며, 여기에서 캡층은 탄탈(Ta) 또는 하프늄(Hf)을 포함한다.
예 41은 예 31의 주제를 포함할 수 있으며, 여기에서 터널 장벽은 마그네슘 산화물(MgO) 또는 하프늄 산화물(HfO2)을 포함한다.
예 42는 예 31의 주제를 포함할 수 있으며, 여기에서 자성층은 코발트(Co), 철(Fe), 및 붕소(B)를 포함한다.
예 43은 예 31의 주제를 포함할 수 있으며, 여기에서 버퍼층은 철(Fe) 또는 코발트(Co)를 포함한다.
예 44는 예 29의 주제를 포함할 수 있으며, 여기에서 버퍼층은 코발트(Co) 풍부한 코발트(Co), 철(Fe), 및 붕소(B), 즉 CoFeB를 포함하고, 여기에서 자성층은 Fe 풍부한 CoFeB를 포함한다.
예 45는 예들 31-43의 주제를 포함할 수 있으며, 여기에서 자성층은 자유 자성층이다.
예 46은 예 45의 주제를 포함할 수 있으며, 여기에서 STTM은 수직 STTM이고, 여기에서 자성층은 면외 분극(pSTTM)을 갖는다.
예 47은 예 46의 주제를 포함할 수 있으며, 여기에서 STTM은 랜덤 액세스 메모리(RAM) 모듈의 일부이다.

Claims (24)

  1. 자기 터널 접합으로서,
    캡층;
    터널 장벽;
    상기 캡층과 상기 터널 장벽 사이에 배치된 자성층; 및
    상기 자성층과 상기 캡층 또는 상기 터널 장벽 중 선택된 하나 사이에 배치된 버퍼층을 포함하고,
    상기 버퍼층과 상기 캡층 또는 상기 터널 장벽 중 상기 선택된 하나와의 계면 이방성(interfacial anisotropy)은 상기 자성층과 상기 캡층 또는 상기 터널 장벽 중 상기 선택된 하나와의 계면 이방성보다 더 큰, 자기 터널 접합.
  2. 제1항에 있어서, 상기 캡층은,
    콘택 서브 층 및 상기 콘택 서브 층과 상기 자성층 사이에 배치된 산화물 서브 층을 추가로 포함하고,
    상기 산화물 서브 층과 상기 자성층과의 계면 이방성은 상기 자성층과 상기 콘택 서브 층과의 계면 이방성보다 더 큰, 자기 터널 접합.
  3. 제2항에 있어서, 상기 산화물 서브 층은 도전성 산화물을 포함하는, 자기 터널 접합.
  4. 제1항에 있어서,
    상기 버퍼층은 상기 자성층과 상기 캡층 사이에 배치된 제1 버퍼층이고,
    상기 자기 터널 접합은,
    상기 자성층과 상기 터널 장벽 사이에 배치된 제2 버퍼층을 추가로 포함하며,
    상기 제2 버퍼층과 상기 터널 장벽과의 계면 이방성은 상기 자성층과 상기 터널 장벽과의 계면 이방성보다 더 큰, 자기 터널 접합.
  5. 제1항에 있어서, 상기 자성층은, 자기적으로 연결되어 단일 자석을 형성하는 복수의 자성 서브 층으로 구성되는, 자기 터널 접합.
  6. 제5항에 있어서, 상기 복수의 자성 서브 층은 상기 자성층의 계면 이방성을 증가시키도록 설계된 하나 이상의 버퍼 서브 층을 포함하는, 자기 터널 접합.
  7. 제6항에 있어서, 상기 복수의 자성 서브 층은 제1 외측 자성 서브 층과 제2 외측 자성 서브 층 사이에 배치된 중간 서브 층을 포함하며,
    상기 중간 서브 층은 탄탈(Ta) 또는 하프늄(Hf) 중 하나 이상을 포함하고,
    상기 제1 및 제2 외측 자성 서브 층들은 코발트(Co), 철(Fe), 및 붕소(B)를 포함하는, 자기 터널 접합.
  8. 제7항에 있어서,
    상기 중간 서브 층과 상기 제1 또는 제2 외측 자성 서브 층들 중 선택된 하나 사이에 배치된 버퍼 서브 층을 추가로 포함하며,
    상기 버퍼 서브 층은 Co 또는 Fe를 포함하는, 자기 터널 접합.
  9. 제7항에 있어서,
    상기 중간 서브 층과 상기 제1 외측 자성 서브 층 사이에 배치된 제1 버퍼 서브 층 및 상기 중간 서브 층과 상기 제2 외측 자성 서브 층 사이에 배치된 제2 버퍼 서브 층을 추가로 포함하며,
    상기 제1 및 제2 버퍼 서브 층들은 Co 또는 Fe를 포함하는, 자기 터널 접합.
  10. 제1항에 있어서, 상기 캡층은 탄탈(Ta) 또는 하프늄(Hf)을 포함하는, 자기 터널 접합.
  11. 제1항에 있어서, 상기 터널 장벽은 마그네슘 산화물(MgO) 또는 하프늄 산화물(HfO2)을 포함하는, 자기 터널 접합.
  12. 제1항에 있어서, 상기 자성층은 코발트(Co), 철(Fe), 및 붕소(B)를 포함하는, 자기 터널 접합.
  13. 제1항에 있어서, 상기 버퍼층은 철(Fe) 또는 코발트(Co)를 포함하는, 자기 터널 접합.
  14. 제1항에 있어서, 상기 버퍼층은 코발트 풍부한(Co rich) 코발트(Co), 철(Fe), 및 붕소(B), CoFeB를 포함하고,
    상기 자성층은 Fe 풍부한 CoFeB를 포함하는, 자기 터널 접합.
  15. 제1항에 있어서, 상기 자성층은 자유 자성층인, 자기 터널 접합.
  16. 스핀 전달 토크 메모리(STTM)로서,
    비트 라인;
    감지 라인(sense line); 및
    상기 비트 라인을 상기 감지 라인과 연결하는 제1항 내지 제15항 중 어느 한 항에 따른 자기 터널 접합을 포함하는, 스핀 전달 토크 메모리(STTM).
  17. 자기 터널 접합을 형성하는 방법으로서,
    기판을 제공하는 단계;
    상기 기판 위에 제1 자성층을 형성하는 단계;
    상기 제1 자성층 위에 터널 장벽을 형성하는 단계;
    상기 터널 장벽 위에 제2 자성층을 형성하는 단계;
    상기 제2 자성층 위에 캡층을 형성하는 단계; 및
    상기 버퍼층을 형성하는 단계 - 상기 버퍼층은 상기 제2 자성층과 상기 캡층 또는 상기 터널 장벽 중 선택된 하나 사이에 배치됨 -
    를 포함하고,
    상기 버퍼층과 상기 캡층 또는 상기 터널 장벽 중 상기 선택된 하나와의 계면 이방성이 상기 제2 자성층과 상기 캡층 또는 상기 터널 장벽 중 상기 선택된 하나와의 계면 이방성보다 더 큰, 자기 터널 접합을 형성하는 방법.
  18. 제17항에 있어서, 상기 캡층을 형성하는 단계는,
    상기 제2 자성층 위에 산화물 서브 층을 형성하는 단계; 및
    상기 산화물 서브 층 위에 콘택 서브 층을 형성하는 단계를 더 포함하고,
    상기 산화물 서브 층은 산화물을 포함하는, 자기 터널 접합을 형성하는 방법.
  19. 제17항에 있어서, 상기 버퍼층은 상기 제2 자성층과 상기 캡층 사이에 배치된 제1 버퍼층이고, 상기 방법은,
    제2 버퍼층을 형성하는 단계를 추가로 포함하고,
    상기 제2 버퍼층은 상기 제2 자성층과 상기 터널 장벽 사이에 배치되고,
    상기 제2 버퍼층과 상기 터널 장벽의 계면 이방성은 상기 제2 자성층과 상기 터널 장벽의 계면 이방성보다 더 큰, 자기 터널 접합을 형성하는 방법.
  20. 제17항에 있어서, 상기 제2 자성층을 형성하는 단계는,
    자기적으로 연결되는 복수의 자성 서브 층을 형성하는 단계; 및
    상기 복수의 자성 서브 층 중 2개의 자성 서브 층들 사이에 배치된 버퍼 서브 층을 형성하는 단계를 추가로 포함하며,
    상기 버퍼 서브 층은 상기 제2 자성층의 계면 이방성을 증가시키도록 설계되는, 자기 터널 접합을 형성하는 방법.
  21. 제20항에 있어서,
    상기 복수의 자성 서브 층은 제1 외측 자성 서브 층과 제2 외측 자성 서브 층 사이에 형성된 중간 서브 층을 포함하며,
    상기 방법은,
    상기 중간 서브 층과 상기 제1 또는 제2 외측 자성 서브 층들 중 선택된 하나 사이에 배치된 버퍼 서브 층을 형성하는 단계를 추가로 포함하고,
    상기 중간 서브 층은 탄탈(Ta) 또는 하프늄(Hf) 중 하나 이상을 포함하고,
    상기 제1 및 제2 외측 자성 서브 층들은 코발트(Co), 철(Fe), 및 붕소(B)를 포함하고,
    상기 버퍼 서브 층은 Co 또는 Fe를 포함하는, 자기 터널 접합을 형성하는 방법.
  22. 제21항에 있어서,
    상기 중간 서브 층과 상기 제1 외측 자성 서브 층 사이에 제1 버퍼 서브 층을 형성하는 단계 및 상기 중간 서브 층과 상기 제2 외측 자성 서브 층 사이에 제2 버퍼 서브 층을 형성하는 단계를 추가로 포함하며,
    상기 제1 및 제2 버퍼 서브 층들은 Co 또는 Fe를 포함하는, 자기 터널 접합을 형성하는 방법.
  23. 제17항에 있어서,
    상기 캡층은 탄탈(Ta) 또는 하프늄(Hf)을 포함하고,
    상기 터널 장벽은 마그네슘 산화물(MgO) 또는 하프늄 산화물(HfO2)을 포함하고;
    상기 제1 자성층 및 상기 제2 자성층은 코발트(Co), 철(Fe), 및 붕소(B)를 포함하거나; 또는
    상기 버퍼층은 철(Fe) 또는 코발트(Co)를 포함하는, 자기 터널 접합을 형성하는 방법.
  24. 제17항 내지 제23항 중 어느 한 항에 있어서,
    상기 제2 자성층은 자유 자성층이고 상기 제1 자성층은 고정 자성층인, 자기 터널 접합을 형성하는 방법.
KR1020177001312A 2014-08-05 2014-08-05 자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들 KR20170039127A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/049794 WO2016022107A1 (en) 2014-08-05 2014-08-05 Configurations and techniques to increase interfacial anisotropy of magnetic tunnel junctions

Publications (1)

Publication Number Publication Date
KR20170039127A true KR20170039127A (ko) 2017-04-10

Family

ID=55264242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001312A KR20170039127A (ko) 2014-08-05 2014-08-05 자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들

Country Status (6)

Country Link
US (1) US20170200884A1 (ko)
EP (1) EP3178120A4 (ko)
KR (1) KR20170039127A (ko)
CN (1) CN106688118B (ko)
TW (1) TW201614882A (ko)
WO (1) WO2016022107A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082499A (ko) * 2018-11-08 2021-07-05 장쑤 루벤 인스트루먼츠 컴퍼니 리미티드 다층 자기터널접합 에칭 방법 및 mram 디바이스

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462253B2 (en) * 2017-03-31 2022-10-04 Tohoku University Magnetoresistance effect element and magnetic memory
US10229723B1 (en) * 2017-09-12 2019-03-12 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
JP6832818B2 (ja) 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
KR20220014143A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 자기 메모리 소자

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040083934A (ko) * 2003-03-25 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP4951858B2 (ja) * 2005-01-12 2012-06-13 ソニー株式会社 メモリ
KR20070066118A (ko) * 2005-12-21 2007-06-27 삼성전자주식회사 자기터널접합 셀 및 이를 구비하는 자기램
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20100148167A1 (en) * 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8248840B2 (en) * 2010-03-26 2012-08-21 Qualcomm Incorporated Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
US8758909B2 (en) * 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element
US8592927B2 (en) * 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US9245608B2 (en) * 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082499A (ko) * 2018-11-08 2021-07-05 장쑤 루벤 인스트루먼츠 컴퍼니 리미티드 다층 자기터널접합 에칭 방법 및 mram 디바이스

Also Published As

Publication number Publication date
WO2016022107A1 (en) 2016-02-11
EP3178120A1 (en) 2017-06-14
US20170200884A1 (en) 2017-07-13
EP3178120A4 (en) 2018-04-04
TW201614882A (en) 2016-04-16
CN106688118B (zh) 2019-10-25
CN106688118A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US11430943B2 (en) Magnetic tunnel junction (MTJ) devices with a synthetic antiferromagnet (SAF) structure including a magnetic skyrmion
US9735348B2 (en) High stability spintronic memory
US11398596B2 (en) Magnetic tunnel junction (MTJ) integration on backside of silicon
KR101831725B1 (ko) 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
JP6512668B2 (ja) 集積回路、埋め込みメモリデバイス、コンピューティングシステムおよびスピントランスファートルクメモリ（ｓｔｔｍ）デバイスを形成する方法
KR102551980B1 (ko) 수직 자기 터널 접합(pmtjs)의 변형 엔지니어링에 대한 접근법 및 결과적 구조체
US10580970B2 (en) PSTTM device with free magnetic layers coupled through a metal layer having high temperature stability
KR20200002602A (ko) 수직 자기 랜덤 액세스 메모리를 위한 다층 스핀 궤도 토크 전극들
KR20170039127A (ko) 자기 터널 접합들의 계면 이방성을 증가시키기 위한 구성들 및 기법들
CN107924992B (zh) 应变垂直磁隧道结器件
TW201724591A (zh) 具多層濾波器堆疊之垂直自旋轉移扭矩記憶體（ｐＳＴＴＭ）裝置
KR20190142201A (ko) 개선된 보유 및 열 안정성을 갖는 수직 스핀 전달 토크 디바이스
KR20170066320A (ko) Psttm mtj 구성에서 자기 확산 배리어들 및 필터
US11437567B2 (en) Perpendicular spin transfer torque magnetic mechanism
WO2019182589A1 (en) Interface engineering of a perpendicular magnetic tunnel junction (pmtj) stack to improve retention loss at higher temperature
KR20170063542A (ko) 수직 sttm 스택의 향상된 안정성을 위한 비정질 시드 층
WO2018063159A1 (en) Spin transfer torque memory devices having heusler magnetic tunnel junctions
JP6449392B2 (ja) 装置、方法およびメモリ
WO2019135744A1 (en) Filter layer for a perpendicular top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
WO2018125196A1 (en) Spin transfer torque memory devices having heusler magnetic tunnel junctions
WO2018063177A1 (en) Spin transfer torque memory device having a pmos transistor coupled to a spin transfer torque element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application