JP6195974B2 - 高安定スピントロニクスメモリ - Google Patents

高安定スピントロニクスメモリ Download PDF

Info

Publication number
JP6195974B2
JP6195974B2 JP2016505444A JP2016505444A JP6195974B2 JP 6195974 B2 JP6195974 B2 JP 6195974B2 JP 2016505444 A JP2016505444 A JP 2016505444A JP 2016505444 A JP2016505444 A JP 2016505444A JP 6195974 B2 JP6195974 B2 JP 6195974B2
Authority
JP
Japan
Prior art keywords
layer
oxide
product
tunnel barrier
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016505444A
Other languages
English (en)
Other versions
JP2016518021A (ja
Inventor
クオ、チャールズ
オグズ、カーン
ドイル、ブライアン
イルヤ カルポフ、イライジャ
イルヤ カルポフ、イライジャ
モハラド モハラド、ロクサナ
モハラド モハラド、ロクサナ
ケンク、デイビッド
チャウ、ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016518021A publication Critical patent/JP2016518021A/ja
Application granted granted Critical
Publication of JP6195974B2 publication Critical patent/JP6195974B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明の複数の実施形態は、複数の半導体デバイス、具体的には、高安定スピントロニクスメモリの分野にある。
スピン注入磁化反転メモリ（ＳＴＴＭ）などのいくつかの磁気メモリは、メモリの磁性状態の切り替え及び検出のために磁気トンネル接合（ＭＴＪ）を利用する。図１は、ＳＴＴＭの一種であるスピン注入磁化反転ランダムアクセスメモリ（ＳＴＴＲＡＭ）を含む。図１は、強磁性体（ＦＭ）層１２５、１２７及びトンネル障壁１２６（例えば、酸化マグネシウム（ＭｇＯ））から成るＭＴＪを含む。ＭＴＪは、ビットライン（ＢＬ）１０５を選択スイッチ１２０（例えば、トランジスタ）、ワードライン（ＷＬ）１１０、およびセンスライン（ＳＬ）１１５に結合する。メモリ１００は、複数のＦＭ層１２５、１２７の異なる相対的な磁化に対する抵抗（例えば、トンネル型磁気抵抗（ＴＭＲ））の変化を評価することにより「読み出」される。
より具体的には、ＭＴＪ抵抗は、層１２５、１２７の相対的な磁化方向により決定される。２つの層の間の磁化方向が、逆平行である場合、ＭＴＪは、高抵抗状態にある。２つの層の間の磁化方向が平行である場合、ＭＴＪは、低抵抗状態にある。層１２７は、その磁化方向が不変なので、「基準層」または「固定層」である。層１２５は、その磁化方向が基準層により分極された駆動電流を通すことにより変化するので、「自由層」である（例えば、層１２７に印加された正電圧が層１２７の磁化方向に対して反対の層１２５の磁化方向を回転させ、層１２７に印加された負電圧が層１２７と同じ方向の層１２５の磁化方向を回転させる）。
本発明の複数の実施形態の複数の特徴及び利点は、添付の特許請求の範囲、以下の１つ又は複数の例示的な実施形態の詳細な説明、および対応する図面から明確になるであろう。
従来の磁気メモリセルを示す。 従来のＭＴＪを示す。 従来のＭＴＪを示す。 本発明の一実施形態におけるＭＴＪの一部分を含む。 本発明の一実施形態についてどれほど安定性が向上するかを示す。 本発明の一実施形態におけるＭＴＪの一部分を含む。 本発明の一実施形態における多層スタックを有するＭＴＪを含む。 本発明の一実施形態におけるメモリセルを含む。 本発明の複数の実施形態で使用するためのシステムを示す。 本発明の一実施形態におけるメモリを形成する方法を示す。
以下では図面を参照する。図中、同様の構造には同様の参照符号を語尾に付与している。様々な実施形態の構造をより明確に説明するべく、本明細書に含む図面は、集積回路構造を線図で表現している。したがって、製造された集積回路構造の実際の外見は、例示された実施形態について請求した構造が組み込まれていることに変わりはないが、例えば、顕微鏡写真で見ると異なる場合がある。さらに、図面は、説明した実施形態を理解するために有用な構造のみを図示しているとしてよい。複数の図面の明確性を維持するために、当技術分野において知られている追加の構造は含まれていない。「一実施形態」、「様々な実施形態」などは、そう説明される実施形態が特定の特徴、構造物または特性を含んでよいことを示すが、必ずしもすべての実施形態が特定の特徴、構造物または特性を含むわけではない。いくつかの実施形態は、他の実施形態に関して説明された特徴のいくつか、または全てを有し得、若しくは、それら特徴を全く有さない。「第１の」、「第２の」、「第３の」などは、共通のオブジェクトを記述し、類似するオブジェクトの異なるインスタンスが参照されていることを示す。その種の修飾語は、そのように述べられたオブジェクトが、時間的、空間的、ランク、またはそのほかのあらゆる態様において既定のシーケンスになければならないことを暗示しない。「接続される」は、互いの要素の直接物理的に又は電気的に接触を示すことができ、「結合される」は、互いの要素の協働または相互作用を示すことができるが、それらが直接物理的に又は電気的に接触することもあれば、接触しないこともある。また、異なる図面内における同一または類似の部品を示すために類似のまたは同一の番号が使用されることがあるが、そのようにすることが、類似のまたは同一の番号を含むすべての図面が、単一の、または同一の実施態様を構成することを意味しない。
上述のＳＴＴＲＡＭは、「ビヨンドＣＭＯＳ」技術（又は「ノンＣＯＭＳベース」技術）のほんの一例にすぎず、その技術は、相補型金属酸化膜半導体（ＣＭＯＳ）技術で完全に実装されるわけではない複数のデバイス及び複数のプロセスに関する。ビヨンドＣＯＭＳ技術は、（素粒子のスピン、または固有の角運動量が既定の方向に向けられている度合いにとって重要である）スピン分極、より一般的には、（電子の固有のスピン、それに関連する磁気モーメント、および電子の基本電子電荷にとって需要である電子工学の一分野である）スピントロンクスに依存してよい。スピントロニクスデバイスは、ＴＭＲにとって重要であってよく、ＴＭＲは、薄膜絶縁体を通る量子力学の電子トンネルを使用して、複数の強磁性体層とＳＴＴとを分離し、そこで、スピン分極電子の電流が強磁性体の電極の磁化方向を制御するのに用いられてよい。
ビヨンドＣＭＯＳデバイスは、例えば、メモリ（例えば、３端子ＳＴＴＲＡＭ）に実装されたスピントロニクスデバイス、スピンロジックデバイス（例えば、ロジックゲート）、トンネル電界効果トランジスタ（ＴＦＥＴ）、イオン注入ＭＯＳ（ＩＭＯＳ）デバイス、ナノエレクトロメカニカルスイッチ（ＮＥＭＳ）、負共通ゲートＦＥＴ、共鳴トンネルダイオード（ＲＴＤ）、単一電子トランジスタ（ＳＥＴ）、スピンＦＥＴ、ナノ磁気ロジック（ＮＭＬ）、ドメインウォールロジック、ドメインウォールメモリなどを含む。
ＳＴＴＭに関して、特に、ＳＴＴＭの一種は、垂直ＳＴＴＭ（ｐＳＴＴＭ）を含む。ここで、従来のＭＴＪまたは非垂直ＭＴＪは、（「高い」および「低い」メモリ状態が設定されている）「面内に」磁化を生成する。垂直ＭＴＪ（ｐＭＴＪ）は、「面外に」磁化を生成する。これは、高いメモリ状態と低いメモリ状態との間で切り替えるのに必要なスイッチング電流を低減させる。これは、また、より良いスケーリング（例えば、より小さいサイズのメモリセル）を可能にさせる。従来のＭＴＪは、例えば、自由層を薄くすることにより、ｐＭＴＪに変換される。それによって、トンネル障壁／自由層は、磁界影響下でより支配的に接触させられる（その接触面は、面外磁化の異方性を促進する）。その接触面は、図２（および本明細書に含まれる他の図面）において、太い破線およびＫでハイライトされており、その接触面で異方性エネルギーを案内する。図２は、ＣｏＦｅＢ固定層２２７にさらに結合するＭｇＯトンネル障壁２２６に接触するＣｏＦｅＢ自由層２２５、および（図１のトランジスタ１２０などの選択スイッチに結合されてよい）タンタル（Ｔａ）コンタクト２１４、（図１のビットライン１０５などのビットラインに、１つ又は複数のバイアスにより結合されてよい）タンタル（Ｔａ）コンタクト２１６を有するそのようなシステムを含む。
図３は、ＭＴＪを示す。ここで、第２酸化ＭｇＯインターフェース３２０は、ＣｏＦｅＢ自由層３２５に接触する（ＣｏＦｅＢ自由層３２５は、トンネル障壁ＭｇＯ３２６にさらに結合され、トンネル障壁ＭｇＯ３２６は、ＣｏＦｅＢ固定層３２７上に形成される）。図２のデバイスなどのデバイスで課題になるメモリに対する安定性を、そのようにすることで向上させることができる。したがって、図３は、両方の自由層インターフェース（すなわち、層３２０、３２６）にＭｇＯを含む。しかしながら、ＣｏＦｅＢ自由層３２５の上にＭｇＯ層３２０を導入することで、（図２に示すようにほんの１つの酸化物層を自由層に接触させることと比較して）全体の抵抗が著しく増加する。これにより、面積抵抗（ＲＡ）生成物およびＴＭＲの劣化のために、スケールデバイス（例えば、２２ｎｍ）に対して現実的ではない設計をもたらす。言い換えれば、ＭｇＯ層３２６が従来のＭＴＪにおける抵抗及び電圧降下に対して主な原因となる場合、層３２６に連続してさらにもう一つのＭｇＯの層を追加することで、ＲＡ生成物が増加する。それによって、書き込み電圧を押し上げたり、バッテリ寿命を低下させたりなどする。
ＲＡ生成物は、抵抗に等しくない測定を参照する。抵抗は、Ω・ｃｍの単位を有する。ここで、ＲＡ生成物＝ｐＴＭｇＯ／Ａ＊Ａ∝ＴＭｇＯで、Ω・ｕｍ２の単位を有する（ｐは、材料抵抗を表し、Aは、ドット面積を表し、ＴＭｇＯは、ＭｇＯの厚さを表す）。抵抗が自然抵抗を表し、材料層の厚さと独立している一方で、ＲＡ生成物は、その材料の厚さに正比例する（「厚さ」に関して、層３２０は、本明細書での説明を目的として、「水平に」配置され、垂直方向における「厚さ」を有する。層３２０の長さ及び幅は、「面内」であり、高さまたは厚さは、「面外」である。）。
したがって、図３に戻ると、より高いＲＡ生成物がＳＴＴＭの抵抗を増加させる。これは、必ずしも書き込み電流を増加させない一方で、より高いＲＡ生成物は、書き込み電圧を増加させる（書き込み電圧＝Ｊｃ＊ＲＡ生成物）（Ｊｃは、１ビットを書き込むための臨界スイッチング電流密度のことをいう）。また、ＳＴＴＭの抵抗の全域でのより大きなＩＲドロップによりゲート・ソース間電圧がより小さくなるので、より大きいＳＴＴＭの抵抗は、選択トランジスタ（例えば、図１のＭＯＳトランジスタ１２０）により供給される電流を低下させる。
図４は、図３とは異なる。しかしながら、酸化タンタル（ＴａＯ）インターフェース４２０を含む酸化物層を有する、本発明の一実施形態におけるＭＴＪの一部分を含む。これは、ＲＡ生成物を過剰に増加させることなく、デバイスに対する安定性を増加させる。層４２０は、Ｃｏ２０Ｆｅ６０Ｂ２０自由層４２５と接触する。Ｃｏ２０Ｆｅ６０Ｂ２０自由層４２５は、ＭｇＯ層４２６にさらに結合する。ＭｇＯ層４２６は基板（層４１４）に結合する。そして、他の層は、必ずしも図示していない。（図４におけるスタックは、以下で説明する図５のＥＨＥデータを生成するのに使用された。自由層上の第２酸化物を追加することによるＥＨＥ効果により良く焦点を当てるために、スタックには、固定層が含まれていない。固定層の存在は、図５のデータを生成する上で役に立たないであろう。）「第２酸化物膜」４２０（すなわち、「第１酸化膜」を構成するトンネル障壁に追加した第２酸化物膜）は、自由層４２５の熱安定性（強度）を向上させ、それによって、不完全な高／低または低／高メモリ状態変換の可能性を減少させる。酸化物層４２０の挿入が、ＣｏＦｅＢ自由膜４２５を用いることで含まれてよい。ＣｏＦｅＢ自由膜４２５は、以前から薄くすることが可能であるのでｐＳＴＴＭに対する異方性磁気特性をさらに促進させる。
例えば、層４２５は、水平面内に主に位置付けられ、自由層４２５の面に直交する厚さ（垂直寸法）は、２ｎｍ未満であり、さらに酸化物層４２６の厚さは、３ｎｍ未満である（かつ、自由層４２５の厚さよりも大きい）。一実施形態において、層４２６は、約１０Ω・ｕｍ２のＲＡ生成物を有し、約１ｎｍの厚さを有してよい。複数の他の実施形態において、層４２６の厚さは、より厚くでもより薄くてもよい（そして、結果的にＲＡ生成物は、同様におおよそ１０Ω・ｕｍ２変化し得る。）いくつかの実施形態は、２〜３ｎｍの厚さの層４２６を含んでよい。自由層４２５の厚さは、おおよそ１〜２ｎｍでよいが、複数の他の実施形態は、それに限定されない。層４２０は、（例えば、直列抵抗の追加が無視できる、または低いので）層４２６のＲＡ生成物より一層さらに小さくＲＡ生成物を増加させることにしたがって変化し得る。例えば、一実施形態は、電気抵抗上の層４２０の効果は、層４２６での効果より一層小さいので、層４２６（例えば、ＭｇＯ）および層４２０に対して１０倍より低いＲＡ生成物に対して１０Ω・ｕｍ２のＲＡ生成物を含んでよい。これらの同じ寸法は、本明細書で説明される複数の他の実施形態（例えば、図６）に適用でき、その寸法は、全ての実施形態において限定されない。
したがって、図４は、本発明の複数の実施形態のより一般的な概念の一例であり、ここで、層４２０などの高い伝導率の酸化物が、ＣｏＦｅＢ自由層４２５の接触面に隣接して形成される。これは、（図３に含まれている二重のＭｇＯ層を用いた場合のように）ＲＡ生成物およびＴＭＲを不必要に低下させずに大きく安定性を生じさせる。言い換えれば、これは、過度に（書き込み／読み出し電圧に悪影響を与えるかもしれない）ＲＡ生成物を増加させることなく、又は（メモリ状態の正確な読み出しを複雑化させるかもしれない）ＴＭＲを小さくすることなく高い安定性を生じさせる。ＣｏＦｅＢ自由層４２５の他方の接触面は、ＭｇＯスピン膜４２６（すなわち、トンネル障壁）である。
図５は、図４の実施形態に対して安定性を増加させることを示す。図５は、酸化タンタル（ＴａＯ）に接続する自由層及びトンネル障壁（正方形のプロットを参照）と対比されるタンタル（Ｔａ）に接続される自由層及びトンネル障壁（円形のプロットを参照）に関係する。酸化されていない場合において（円形のプロット）、Ｔａ上にルテニウム（Ｒｕ）キャップがある。トンネル障壁／自由層／Ｔａ／Ｒｕ配列に対するナローギャップは、（低い、安定性または飽和保磁力を示す）短磁場偏差を超える急速な異常ホール効果（ＥＨＥ）遷移を示す非常に狭い水平バンドを有する。対照的に、トンネル障壁／自由層／ＴａＯ配列に対する広範囲水平ギャップは、（より高い、安定性または飽和保磁力を示す）より広い磁場偏差を超えるより耐性のあるＥＨＥ遷移を示すより広いバンドを有する。図５に示すように、障壁／自由層／ＴａＯ配列は、トンネル障壁／自由層／Ｔａ／Ｒｕ配列に亘って４倍の飽和保磁力の改善を有する。
この第２酸化物接触面（層４２５、４２０の間の接触面）は、トンネル障壁についてのＲＡ生成物より一層より低いＲＡ生成物で設計され得る。したがって、自由層の上の高伝導性酸化物（すなわち、より低いＲＡ生成物）は、より高い安定性という結果につながり得る。複数の実施形態は、層４２０の導電性酸化物がトンネル障壁より１００〜１０００倍低い導電性であってよいことを提供する。例えば、トンネル障壁ＭｇＯは、約１Ω・ｃｍの抵抗を有してよい。対照的に、例えば、高い導電性酸化物は、以下の、酸化タングステン（ＷＯ２）、酸化バナジウム（ＶＯ、及び／又はＶ２Ｏ２）、酸化インジウム（ＩｎＯｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ルテニウム（ＲｕＯｘ）、及び／又はＴａＯの任意の１つ又は複数を含んでよい。例えば、Ｉｎ２Ｏ３は、１〜１０ｍΩ・ｃｍの調整可能な抵抗を含む。ＶＯ２及びＶ２Ｏ３は、１ｍΩ・ｃｍより低い抵抗を含む。ＷＯ２は、１ｍΩ・ｃｍより低い抵抗を含む。そして、錫（Ｓｎ）ドープＩｎ２Ｏ３（ＩＴＯ）は、０．１ｍΩ・ｃｍより低い抵抗を含む。
図６は、ＣｏＦｅＢ６２５及びＴａコンタクト６１６の間に配置された第２障壁６２０を示す。自由層６２５は、トンネル障壁６２６及び固定層６２７の上にある。
図７は、ＣｏＦｅＢ７２５と、小フィルムＭＴＪに対して安定性の向上を助けるコバルト（Ｃｏ）及びパラジウム（Ｐｄ）交互層を含む多層配列７１３との間に配置される第２酸化物障壁７２０を示す。第２酸化物障壁７２０は、（固定層７２７の上、及びＴａコンタクト層７１６の下方にある）第１酸化物層ＭｇＯスピン膜７２６に接触する薄膜ＣｏＦｅＢ自由層７２５に隣接してよい。薄膜ＣｏＦｅＢ自由層７２５は、垂直異方性の状態にすべく、強スピン軌道結合で層を提供する。
したがって、様々な実施形態は、自由層の次に第２酸化物層を導入する。自由層は、ＲＡ生成物又はＴＭＲに悪影響（すなわち、ＲＡ生成物を過度に増加又はＴＭＲを過度に減少）させずに、（自由層の上部または下部の）二重の酸化物接触面を通じて安定性を向上させる。したがって、第２酸化物層は、トンネル障壁と比較して低いＲＡ生成物を有する。いくつかの実施形態は、自由層及び多層スタックを有するこの第２酸化物層を含む。
図８は、本発明の一実施形態におけるメモリセルを含む。メモリセルは、小さいセルサイズで、１Ｔ−１Ｘ（Ｔ＝トランジスタ、Ｘ＝キャパシタ又は抵抗）を含む。ＭＴＪは、固定／自由層８２７、８２５、トンネル障壁８２６、及び酸化物層８２０を備える。ＭＴＪは、ビットライン８０５を選択スイッチ８２１（例えば、トランジスタ）、ワードライン８１０、及びセンスライン８１５に結合する。ＭＴＪは、基板上に位置付けられてよい。
一実施形態において、基板は、ウェハの一部としてバルク半導体材料である。一実施形態において、半導体基板は、ウェハから個片化されたチップの一部としてバルク半導体材料である。一実施形態において、半導体基板は、セミコンダクタオンインシュレータ（ＳＯＩ）基板上の半導体などの絶縁体の情報に形成される半導体材料である。一実施形態において、半導体基板は、バルク半導体材料の上方に延長するフィンなどの突出構造である。ＭＴＪと基板との間に１つ又は複数の層があってよい。ＭＴＪの上方に１つ又は複数の層があってもよい。
一実施形態は、装置を形成する方法１０００を含む（図１０）。ブロック１００５において、ＭＴＪの固定層は、基板の表面に形成される。ブロック１０１０において、トンネル障壁（第１酸化物層）が固定層の表面に形成される。ブロック１０１５において、自由層は、トンネル障壁の表面に形成される。ブロック１０２０において、酸化物層（第２酸化物層）が、自由層上に形成される。自由層及び固定層、トンネル障壁、及び酸化物層は、全て薄膜（厚さが数マクロメータ未満の層）である。一実施形態において、ＣｏＦｅＢ層と第２酸化物堆積物との間に真空破壊がない。真空破壊は、薄いＣｏＦｅＢの制御できない酸化／劣化という結果につながる可能性がある。したがって、全体のスタックは、一実施形態において、（真空破壊のない）その場で堆積される。
本明細書の様々な実施形態は、垂直なＳＴＴＭについて説明する一方で、複数の他の実施形態は、そのような限定はされず、面内（非垂直）ＳＴＴＭに関係してよく、同様に、複数の実施形態は、完全に面内（非垂直）又は完全に面外（垂直）のどちらでもないが、代わりに、面内及び面外の間のものである。
本明細書で、時折、第１酸化物層は、トンネル障壁及び／又は自由層の第１の面を直に接触するといわれ、第２酸化物層は、自由層の第２の面に直に接触する。これは、１つが、例えば、トンネル障壁及び／又は自由層の何れかのサブレイヤである酸化物層と見なす複数の状況を含む。これは、１つが、例えば、トンネル障壁のいくつか又は全てになる酸化物層と見なす複数の状況を含む。さらに、トンネル障壁は、酸化物を含んでよいが、さらに、その表面での酸化／自由層への接触面を含んでよい。そのような状況は、さらに、自由層及びトンネル障壁の両方に接触する酸化物層を含むだろう。さらに、例えば、第２金属酸化物の層の間にＣｏＦｅＢ層のいくつかの酸化物が存在し得る。
一実施形態において、金属酸化物（第２酸化物層）は、自由層の第２の面（例えば、上面）に直に接触してよい。コンタクトは、ＣｏＦｅＢ自由層の熱安定性を増加させる（複数の図でＫｉで示される）界面異方性を形成する。
様々な実施形態は、ＣｏＦｅＢを含む固定層及び自由層を含む一方で、複数の他の実施形態は、ＣｏＦｅ／ＣｏＦｅＢ、ＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢ、又はＣｏＦｅ／ＣｏＦｅＢ／Ｔａ／ＣｏＦｅＢ／ＣｏＦｅを含んでよい。さらに、複数の他の実施形態は、他の酸化物などの他の何らかのＭｇＯ以外のもの有するトンネル障壁を含んでよい。
複数の実施形態は、多くの異なる種類のシステムにおいて用いられてよい。例えば、１つの実施形態において、通信デバイス（例えば、携帯電話、スマートフォン、ネットブック、ノートブック、パーソナルコンピュータ、時計、及びカメラ）は、本明細書で説明される様々な実施形態を含むように設定され得る。ここで、本発明の実施形態に係るシステムのブロック図を示す図９を参照する。システム７００は、ポイントツーポイント相互接続システムであり、ポイントツーポイント相互接続７５０を介して結合される第１のプロセッサ７７０及び第２のプロセッサ７８０を含む。プロセッサ７７０および７８０のそれぞれは、例えば、本明細書で説明されるｐＳＴＴＭなどの埋め込み不揮発性メモリを含むマルチコアプロセッサでよい。第１のプロセッサ７７０は、メモリコントローラハブ（ＭＣＨ）及びポイントツーポイント（Ｐ‐Ｐ）インターフェースを含んでよい。同様に第２プロセッサ７８０は、ＭＣＨおよびＰ−Ｐインターフェースを含んでよい。ＭＣＨは、複数のプロセッサを各メモリ、即ちメモリ７３２及びメモリ７３４に結合してよい。メモリ７３２及びメモリ７３４は、各プロセッサに局所的に取り付けられたメインメモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、又は本明細書で説明したｐＳＴＴＭ）の一部でよい。しかしながら、複数のプロセッサは、本明細書で説明されたメモリと同じチップ上に位置付けられてよい。第１のプロセッサ７７０および第２のプロセッサ７８０は、Ｐ−Ｐ相互接続によってチップセット７９０にそれぞれ結合されてよい。チップセット７９０は、Ｐ−Ｐインターフェースを含んでよい。さらに、チップセット７９０は、インターフェースを介して第１のバス７９９に結合されてよい。第１のバス７９９を第２のバス７９８に結合させるバスブリッジ７１８とともに、様々な入力／出力（Ｉ／Ｏ：ｉｎｐｕｔ／ｏｕｔｐｕｔ）デバイス７１４が第１のバス７９９に結合されてよい。様々なデバイスは、１つの実施形態において、例えば、キーボード／マウス７２２、通信デバイス７９７、及び、コード７３０を含んでよいディスクドライブ又は他のマスストレージデバイスなどのデータストレージユニット７２８を含む第２のバス７９８に結合されてよい。コードは、メモリ７２８、７３２、７３４、ネットワークを介してシステム７００に結合されたメモリなどを含む１つ又は複数のメモリに含まれてよい。さらに、オーディオＩ／Ｏ７２４は、第２のバス７９８に結合されてよい。
以下の複数の例がさらに複数の実施形態に関係する。
一例は、磁化自由層、磁化固定層、および自由層と固定層との間のトンネル障壁を含む磁気トンネル接合（ＭＴＪ）と、自由層の第２の面に直に接触する酸化物層とを備え、トンネル障壁は、自由層の第１の面に接触し、トンネル障壁は、酸化物を含み、第１面積抵抗（ＲＡ）生成物を有し、酸化物層は、第１ＲＡ生成物より低い第２ＲＡ生成物を有する、装置を含む。
他の例において、前例の主題は、トンネル障壁が、酸化マグネシウムを含み、酸化物層は、酸化タングステン、酸化バナジウム、酸化インジウム、酸化アルミニウム、酸化ルテニウム、酸化タンタルの少なくとも１つを含むことを必要に応じて含むことができる。
他の例において、前例の主題は、第２ＲＡ生成物が、１０ｍΩ・ｃｍ２未満であることを必要に応じて含むことができる。
他の例において、前例の主題は、第２の面が、主に平面に位置付けられ、自由層の平面に直交する厚さは、２ｎｍ未満であることを必要に応じて含むことができる。
他の例において、前例の主題は、トンネル障壁の厚さが、３ｎｍ未満であり、かつ自由層の厚さよりも大きいことを必要に応じて含むことができる。
他の例において、前例の主題は、自由層が、コバルト、鉄、およびホウ素を含むことを必要に応じて含むことができる。
他の例において、前例の主題は、ＭＴＪを含む垂直スピン注入磁化反転メモリ（ＳＵＭ）を必要に応じて含むことができる。
他の例において、前例の主題は、第２の面が、平面にあり、自由層の面に直交する厚さは、トンネル障壁の厚さ未満であることを必要に応じて含むことができる。
他の例において、前例の主題は、トンネル障壁が、第１金属を含み、酸化物層は、第１金属と同じでない第２金属を含むことを必要に応じて含むことができる。
他の例において、前例の主題は、第１の面が、第２の面に対して正反対であることを必要に応じて含むことができる。
他の例において、前例の主題は、第１材料および第２材料の複数の交互層を必要に応じて含むことができ、複数の交互層の１つは、自由層が酸化物層に接触するのと反対側で酸化物層に直に接触する。
他の例において、前例の主題は、酸化物層、固定層、自由層、およびトンネル障壁が、全て薄膜であることを必要に応じて含むことができる。
他の例において、前例の主題は、第２ＲＡ生成物が、第１ＲＡ生成物の１０％未満であることを必要に応じて含むことができる。
他の例において、前例の主題は、ＭＴＪが、垂直異方性を有することを必要に応じて含むことができる。
他の例は、磁化自由層、磁化固定層、および自由層と固定層との間のトンネル障壁層を含む磁気トンネル接合（ＭＴＪ）を基板上に形成する段階であって、トンネル障壁層は、自由層の第1の面に直に接触する、段階と、自由層の第２の面に直に接触する酸化物層を形成する段階とを備え、トンネル障壁層は、第１面積抵抗（ＲＡ）生成物を有し、酸化物層は、第１ＲＡ生成物より低い第２ＲＡ生成物を有する、方法を含む。
他の例において、先の方法例の主題は、酸化物層、固定層、自由層、およびトンネル障壁層は、全て薄膜であることを必要に応じて含むことができる。
他の例において、先の方法例の主題は、第２の面は、主に平面に位置付けられ、自由層の平面に直交する厚さは、２ｎｍ未満であり、トンネル障壁層の厚さは、３ｎｍ未満であり、かつ自由層の厚さよりも大きいことを必要に応じて含むことができる。
他の例において、先の方法例の主題は、第２ＲＡ生成物は、第１ＲＡ生成物の１０％未満であることを必要に応じて含むことができる。
他の例は、自由層と固定層との間のトンネル障壁層を含み、自由層の一面に直に接触する磁気トンネル接合（ＭＴＪ）と、自由層の反対の面に直に接触する酸化物層とを備える垂直スピン注入磁化反転メモリ（ＳＴＴＭ）を含む。トンネル障壁層は、第１面積抵抗（ＲＡ）生成物を有し、酸化物層は、第１ＲＡ生成物より低い第２ＲＡ生成物を有する。
他の例において、先のＳＴＴＭの例の主題は、第２ＲＡ生成物が、第１ＲＡ生成物の１０％未満であることを必要に応じて含むことができる。
他の例において、先のＳＴＴＭの例の主題は、酸化物層、固定層、自由層、およびトンネル障壁は、全て薄膜であることを必要に応じて含むことができる。
本発明の複数の実施形態のこれまでの記述は、例示および記載目的で提示されてきた。網羅的であること、または本発明を開示された複数の詳細な形式に限定しようとする意図はない。開示および以下の請求項は、左、右、上面、底面、上方、下方、上部、底部、第１、第２などの用語を含むが、これらは記述上の目的だけしか持たず、制限的に解釈されるべきものではない。例えば、相対的な垂直位置を表す用語は、基板または集積回路のデバイス側（アクティブな面）が基板の上面であるという場合のことを示し、基板が実際にはいかなる配向であってもよく、基板の「上部」側が地球基準座標系でいうところの「底部」側より低くても、「上部」と用語の意味に含まれるとする。本明細書でいう「接する／上の（on）」という用語は（請求項にも含まれる）、特にそうであると明示しない場合には、第２の層上の（on）第１の層が、第２の層の直ぐ上にある、及び第２の層と直に接触していることを示さず、第３の層または他の構造が、第１の層層と第１の層上の第２の層との間に介在する場合がある。本明細書で説明したデバイスまたは物品の複数の実施形態は、幾らもの位置および配向で製造、利用、または出荷されてよい。当業者であれば、上述の教示に照らして多くの変形例および変更例が可能であることを理解しよう。当業者は、図面に示された様々なコンポーネントに関する様々な均等な組み合わせおよび代替物を想到するであろう。よって、本発明の範囲は、本詳細な説明による限定ではなく、むしろ添付された請求項による限定を意図している。

Claims (19)

  1. 磁化自由層、磁化固定層、および前記自由層と前記固定層との間のトンネル障壁を含む磁気トンネル接合（ＭＴＪ）と、
    前記自由層の第２の面に直に接触する酸化物層と、
    第１材料および第２材料の複数の交互層と
    を備え、
    前記トンネル障壁は、前記自由層の第１の面に直に接触し、
    前記トンネル障壁は、酸化物を含み、第１面積抵抗（ＲＡ）積を有し、前記酸化物層は、前記第１ＲＡ積より低い第２ＲＡ積を有し、
    前記第１の面は、前記第２の面に対して正反対であり、
    前記複数の交互層の１つは、前記自由層が前記酸化物層に接触するのと反対側で前記酸化物層に直に接触し、
    前記第１材料の層上の前記第２材料の層は、前記第１材料の層と直に接触し、
    前記第２材料の層上の前記第１材料の層は、前記第２材料の層と直に接触する、装置。
  2. 前記トンネル障壁は、酸化マグネシウムを含み、前記酸化物層は、酸化タングステン、酸化バナジウム、酸化インジウム、酸化アルミニウム、酸化ルテニウム、酸化タンタルの少なくとも１つを含む、請求項１に記載の装置。
  3. 前記第２ＲＡ積は、１０ｍΩ・ｃｍ２未満である、請求項２に記載の装置。
  4. 前記第２の面は、主に平面に位置付けられ、前記自由層の前記平面に直交する厚さは、２ｎｍ未満である、請求項３に記載の装置。
  5. 前記トンネル障壁の厚さは、３ｎｍ未満であり、かつ前記自由層の前記厚さよりも大きい、請求項４に記載の装置。
  6. 前記自由層は、コバルト、鉄、およびホウ素を含む、請求項２から５の何れか１つに記載の装置。
  7. 前記ＭＴＪを含む垂直スピン注入磁化反転メモリ（ＳＴＴ）を備える、請求項１から６の何れか１つに記載の装置。
  8. 前記第２の面は、平面であり、前記自由層の前記平面に直交する厚さは、前記トンネル障壁の厚さ未満である、請求項１から７の何れか１つに記載の装置。
  9. 前記トンネル障壁は、第１金属を含み、前記酸化物層は、前記第１金属と同じでない第２金属を含む、請求項１から８の何れか１つに記載の装置。
  10. 前記酸化物層、前記固定層、前記自由層、およびトンネル障壁は、全て薄膜である、請求項１から９の何れか１つに記載の装置。
  11. 前記第２ＲＡ積は、前記第１ＲＡ積の１０％未満である、請求項１から１０の何れか１つに記載の装置。
  12. 前記ＭＴＪは、垂直異方性を有する、請求項１から１１の何れか１つに記載の装置。
  13. 磁化自由層、磁化固定層、および前記自由層と前記固定層との間のトンネル障壁層を含む磁気トンネル接合（ＭＴＪ）を基板上に形成する段階であって、前記トンネル障壁層は、前記自由層の第１の面に直に接触する、段階と、
    前記自由層の第２の面に直接接触する酸化物層を形成する段階と、
    第１材料および第２材料の複数の交互層を形成する段階と
    を備え、
    前記トンネル障壁層は、第１面積抵抗（ＲＡ）積を有し、前記酸化物層は、前記第１ＲＡ積より低い第２ＲＡ積を有し、
    前記複数の交互層の１つは、前記自由層が前記酸化物層に接触するのと反対側で前記酸化物層に直に接触し、
    前記第１材料の層上の前記第２材料の層は、前記第１材料の層と直に接触し、
    前記第２材料の層上の前記第１材料の層は、前記第２材料の層と直に接触する、方法。
  14. 前記酸化物層、前記固定層、前記自由層、および前記トンネル障壁層は、全て薄膜である、請求項１３に記載の方法。
  15. 前記第２の面は、主に平面に位置付けられ、前記自由層の前記平面に直交する厚さは、２ｎｍ未満であり、前記トンネル障壁層の厚さは、３ｎｍ未満であり、かつ前記自由層の前記厚さよりも大きい、請求項１４に記載の方法。
  16. 前記第２ＲＡ積は、前記第１ＲＡ積の１０％未満である、請求項１４または１５に記載の方法。
  17. 垂直スピン注入磁化反転メモリ（ＳＴＴＭ）であって、
    自由層と固定層との間のトンネル障壁層を含み、前記自由層の一面に直に接触する磁気トンネル接合（ＭＴＪ）と、
    前記自由層の反対の面に直に接触する酸化物層と、
    第１材料および第２材料の複数の交互層と
    を備え、
    前記トンネル障壁層は、第１面積抵抗（ＲＡ）積を有し、前記酸化物層は、前記第１ＲＡ積より低い第２ＲＡ積を有し、
    前記複数の交互層の１つは、前記自由層が前記酸化物層に接触するのと反対側で前記酸化物層に直に接触し、
    前記第１材料の層上の前記第２材料の層は、前記第１材料の層と直に接触し、
    前記第２材料の層上の前記第１材料の層は、前記第２材料の層と直に接触する、メモリ。
  18. 前記第２ＲＡ積は、前記第１ＲＡ積の１０％未満である、請求項１７に記載のメモリ。
  19. 前記酸化物層、前記固定層、前記自由層、および前記トンネル障壁は、全て薄膜である、請求項１８に記載のメモリ。
JP2016505444A 2013-03-28 2013-03-28 高安定スピントロニクスメモリ Active JP6195974B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/034506 WO2014158178A1 (en) 2013-03-28 2013-03-28 High stability spintronic memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017157029A Division JP6449392B2 (ja) 2017-08-16 2017-08-16 装置、方法およびメモリ

Publications (2)

Publication Number Publication Date
JP2016518021A JP2016518021A (ja) 2016-06-20
JP6195974B2 true JP6195974B2 (ja) 2017-09-13

Family

ID=51619925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016505444A Active JP6195974B2 (ja) 2013-03-28 2013-03-28 高安定スピントロニクスメモリ

Country Status (8)

Country Link
US (2) US9231194B2 (ja)
JP (1) JP6195974B2 (ja)
KR (1) KR102076086B1 (ja)
CN (1) CN105308683B (ja)
DE (1) DE112013006657T5 (ja)
GB (1) GB2526958B (ja)
TW (1) TWI608641B (ja)
WO (1) WO2014158178A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015047368A1 (en) * 2013-09-30 2015-04-02 Intel Corporation Spintronic logic element
US9300295B1 (en) 2014-10-30 2016-03-29 Qualcomm Incorporated Elimination of undesirable current paths in GSHE-MTJ based circuits
EP3279957B1 (en) 2015-03-31 2022-01-26 TDK Corporation Magnetoresistive effect element
US10319904B2 (en) 2015-03-31 2019-06-11 Tdk Corporation Magnetoresistance effect element
US10832749B2 (en) * 2015-06-26 2020-11-10 Intel Corporation Perpendicular magnetic memory with symmetric fixed layers
KR102397904B1 (ko) 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
WO2017091189A1 (en) * 2015-11-23 2017-06-01 Intel Corporation Electrical contacts for magnetoresistive random access memory devices
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
CN106409961B (zh) * 2016-11-23 2018-06-29 常熟理工学院 一种n-Si/CdSSe叠层太阳电池及其制备方法
CN110192288B (zh) 2016-12-28 2023-04-25 英特尔公司 垂直自旋转移矩磁机构
US9966529B1 (en) * 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
WO2018182642A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low resistance cap layer
WO2018182663A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spintronic memory with metal oxide cap layer
US10255186B2 (en) * 2017-06-14 2019-04-09 Purdue Research Foundation Approximate cache memory
CN107328898B (zh) * 2017-07-18 2023-02-21 招商局重庆交通科研设计院有限公司 穿越断层隧道开挖模拟实验装置
SG11201807339WA (en) * 2017-09-21 2020-04-29 Hitachi High Tech Corp Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
US10522744B2 (en) * 2017-10-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. High thermal stability by doping of oxide capping layer for spin torque transfer (STT) magnetic random access memory (MRAM) applications
US10243021B1 (en) * 2017-12-27 2019-03-26 Spin Memory, Inc. Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
US10355046B1 (en) 2017-12-29 2019-07-16 Spin Memory, Inc. Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
US10522746B1 (en) * 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
CN109904291B (zh) * 2019-02-13 2021-09-28 湖北大学 一种自旋电子器件及其制备方法、调控方法
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
CN111406326B (zh) * 2020-02-19 2021-03-23 长江存储科技有限责任公司 磁性存储结构和器件
DE112022003362T5 (de) * 2021-07-01 2024-05-02 Sony Semiconductor Solutions Corporation Magnetisches speicherelement und halbleitervorrichtung
CN114689090B (zh) * 2022-03-28 2024-04-09 杭州电子科技大学 一种霍尔条阵列输出偏置的自适应补偿方法及电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165265A (ja) 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
KR101255474B1 (ko) * 2008-12-10 2013-04-16 가부시키가이샤 히타치세이사쿠쇼 자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리
FR2946183B1 (fr) * 2009-05-27 2011-12-23 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin.
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8592927B2 (en) * 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
US8686484B2 (en) * 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
US20130001717A1 (en) * 2011-07-01 2013-01-03 Yuchen Zhou Perpendicular mram with mtj including laminated magnetic layers
US8592929B2 (en) * 2011-09-12 2013-11-26 Qualcomm Incorporated Symmetrically switchable spin-transfer-torque magnetoresistive device
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US20130307097A1 (en) * 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
US20140001586A1 (en) * 2012-06-28 2014-01-02 Industrial Technology Research Institute Perpendicularly magnetized magnetic tunnel junction device
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8796797B2 (en) * 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same

Also Published As

Publication number Publication date
JP2016518021A (ja) 2016-06-20
US9231194B2 (en) 2016-01-05
US20140291663A1 (en) 2014-10-02
KR20150136055A (ko) 2015-12-04
TWI608641B (zh) 2017-12-11
GB2526958A (en) 2015-12-09
WO2014158178A1 (en) 2014-10-02
US9735348B2 (en) 2017-08-15
GB2526958B (en) 2020-11-18
TW201507223A (zh) 2015-02-16
DE112013006657T5 (de) 2015-11-26
CN105308683B (zh) 2018-03-13
KR102076086B1 (ko) 2020-02-11
GB201514054D0 (en) 2015-09-23
US20160133829A1 (en) 2016-05-12
CN105308683A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
JP6195974B2 (ja) 高安定スピントロニクスメモリ
CN105280214B (zh) 电流驱动型磁随机存取存储器和自旋逻辑器件
TWI602331B (zh) 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置
CN107660304B (zh) 用于逻辑器件和存储器件的金属自旋超晶格
US9559698B2 (en) Spintronic logic element
JP2017112359A (ja) 積層体内セレクタを有する上部固定ｓｏｔ−ｍｒａｍアーキテクチャ
US9941469B2 (en) Double spin filter tunnel junction
US10783943B2 (en) MRAM having novel self-referenced read method
US10403811B2 (en) Magnetic diffusion barriers and filter in PSTTM MTJ construction
US10522739B2 (en) Perpendicular magnetic memory with reduced switching current
US20220301935A1 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JPWO2010087389A1 (ja) 磁気メモリ素子、磁気メモリ
JP6449392B2 (ja) 装置、方法およびメモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170816

R150 Certificate of patent or registration of utility model

Ref document number: 6195974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250