DE112013006657T5 - Hochstabiler spintronischer Speicher - Google Patents

Hochstabiler spintronischer Speicher Download PDF

Info

Publication number
DE112013006657T5
DE112013006657T5 DE112013006657.2T DE112013006657T DE112013006657T5 DE 112013006657 T5 DE112013006657 T5 DE 112013006657T5 DE 112013006657 T DE112013006657 T DE 112013006657T DE 112013006657 T5 DE112013006657 T5 DE 112013006657T5
Authority
DE
Germany
Prior art keywords
layer
product
free
tunnel barrier
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112013006657.2T
Other languages
English (en)
Inventor
Charles Kuo
Kaan Oguz
Elijah Ilya Karpov
Brian Doyle
Roksana Mojarad Mojarad
David Kencke
Robert Chau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013006657T5 publication Critical patent/DE112013006657T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Eine Ausführungsform enthält eine Magnettunnelübergangsschicht (MTJ), die eine freie magnetische Schicht, eine fixe magnetische Schicht und eine Tunnelsperre zwischen der freien und der fixen Schicht enthält; wobei die Tunnelsperre eine erste Seite der freien Schicht direkt kontaktiert; und wobei eine Oxidschicht eine zweite Seite der freien Schicht direkt kontaktiert; wobei die Tunnelsperre ein Oxid enthält und ein erstes Widerstand-Fläche-(RA)-Produkt aufweist und die Oxidschicht ein zweites RA-Produkt aufweist, das kleiner als das erste RA-Produkt ist. Die MTJ kann in einem perpendikularen Spin Torque Transfer Memory enthalten sein. Die Tunnelsperre und die Oxidschicht bilden einen Speicher, der eine Stabilität aufweist und ein RA-Produkt besitzt, das nicht wesentlich höher ist als bei einem weniger stabilen Speicher, der eine MTJ mit nur einer einzigen Oxidschicht aufweist. Im vorliegenden Text werden noch andere Ausführungsformen beschrieben.

Description

  • Technisches Gebiet
  • Ausführungsformen der Erfindung betreffen das Gebiet der Halbleiterbauelemente, und betreffen insbesondere hochstabile spintronische Speicher.
  • Allgemeiner Stand der Technik
  • Einige Magnetspeicher, wie zum Beispiel ein Spin Transfer Torque Memory (STTM), nutzen eine Magnettunnelübergangsschicht (Magnetic Tunnel Junction, MTJ) zum Umschalten und Detektieren des Magnetzustands des Speichers. 1 enthält Spin Transfer Torque Random Access Memory (STTRAM), eine Form von STTM. 1 enthält eine MTJ, die aus ferromagnetischen (FM) Schichten 125, 127 und einer Tunnelungssperre 126 (zum Beispiel Magnesiumoxid (MgO)) besteht. Die MTJ koppelt Bitleitung (BL) 105 mit dem Auswahlschalter 120 (zum Beispiel einem Transistor), der Wortleitung (WL) 110 und der Leseleitung (Sense Line, SL) 115. Der Speicher 100 wird durch Beurteilen der Änderung des Widerstands (zum Beispiel des Tunnelungsmagnetwiderstands (Tunneling Magneto-Resistance, TMR)) für verschiedene relative Magnetisierungen von FM-Schichten 125, 127 „gelesen”.
  • Genauer gesagt, wird der MTJ-Widerstand durch die relativen Magnetisierungsrichtungen der Schichten 125, 127 bestimmt. Wenn die Magnetisierungsrichtungen zwischen den zwei Schichten antiparallel sind, so ist die MTJ in einem hohen Widerstandszustand. Wenn die Magnetisierungsrichtungen zwischen den zwei Schichten parallel sind, so ist die MTJ in einem niedrigen Widerstandszustand. Schicht 127 ist die „Referenzschicht” oder „fixe Schicht”, weil ihre Magnetisierungsrichtung fix ist. Schicht 125 ist die „freie Schicht”, weil ihre Magnetisierungsrichtung geändert wird, indem ein durch die Referenzschicht polarisierter Ansteuerstrom durchgelassen wird (zum Beispiel dreht eine an die Schicht 127 angelegte positive Spannung die Magnetisierungsrichtung von Schicht 125 entgegen der Magnetisierungsrichtung von Schicht 127, und eine an die Schicht 127 angelegte negative Spannung dreht die Magnetisierungsrichtung von Schicht 125 in dieselbe Richtung wie die von Schicht 127).
  • Kurze Beschreibung der Zeichnungen
  • Merkmale und Vorteile von Ausführungsformen der vorliegenden Erfindung werden anhand der Ansprüche, der folgenden detaillierten Beschreibung eines oder mehrerer beispielhafter Ausführungsformen und der entsprechenden Figuren, in denen Folgendes dargestellt ist:
  • 1 zeigt eine konventionelle Magnetspeicherzelle.
  • 2–3 zeigen konventionelle MTJs.
  • 4 enthält einen MTJ-Abschnitt in einer Ausführungsform der Erfindung.
  • 5 demonstriert, wie die Stabilität für eine Ausführungsform der Erfindung erhöht wird.
  • 6 enthält einen MTJ-Abschnitt in einer Ausführungsform der Erfindung.
  • 7 enthält eine MTJ mit einem Mehrschichtstapel in einer Ausführungsform der Erfindung.
  • 8 enthält eine Speicherzelle in einer Ausführungsform der Erfindung.
  • 9 zeigt ein System zur Verwendung mit Ausführungsformen der Erfindung.
  • 10 zeigt ein Verfahren zum Ausbilden eines Speichers in einer Ausführungsform der Erfindung.
  • Detaillierte Beschreibung
  • Wir wenden uns nun den Zeichnungen zu, wo gleiche Strukturen mit gleichen Suffixbezugszeichen versehen sein können. Um die Strukturen verschiedener Ausführungsformen deutlicher zu zeigen, sind die im vorliegenden Text enthaltenen Zeichnungen schaubildhafte Darstellungen von integrierten Schaltkreisstrukturen. Darum können die hergestellten integrierten Schaltkreisstrukturen zum Beispiel in einer Fotomikrografie anders aussehen, obgleich sie immer noch die beanspruchten Strukturen der veranschaulichten Ausführungsformen enthalten. Darüber hinaus zeigen die Zeichnungen möglicherweise nur die Strukturen, die zum Verstehen der veranschaulichten Ausführungsformen erforderlich sind. Dem Fachmann bekannte, weitere Strukturen sind unter Umständen weggelassen worden, um die Zeichnungen übersichtlicher zu gestalten. „Eine Ausführungsform”, „verschiedene Ausführungsformen” und ähnliche Bezeichnungen können eine oder mehrere Ausführungsformen meinen, die bestimmte Merkmale, Strukturen oder Eigenschaften enthalten; aber nicht jede Ausführungsform enthält unbedingt diese bestimmten Merkmale, Strukturen oder Eigenschaften. Einige Ausführungsformen können einige, alle oder gar keine der Merkmale enthalten, die für andere Ausführungsformen beschrieben sind. „Erster”, „zweiter”, „dritter” und dergleichen beschreiben einen gemeinsamen Gegenstand und bezeichnen verschiedene Instanzen gleicher Gegenstände, auf die Bezug genommen wird. Derartige Adjektive implizieren nicht, dass die auf diese Weise beschriebenen Gegenstände in einer bestimmten Reihenfolge vorliegen müssen, weder zeitlich noch räumlich noch im Hinblick auf eine Rangordnung noch in irgendeiner anderen Weise. „Verbunden” kann bedeuten, dass Elemente in direktem physischem oder elektrischem Kontakt miteinander stehen, und „gekoppelt” kann bedeuten, dass Elemente zusammenwirken oder miteinander interagieren, aber sie müssen nicht unbedingt in direktem physischem oder elektrischem Kontakt miteinander stehen. Des Weiteren können zwar ähnliche oder gleiche Zahlen zum Bezeichnen gleicher oder ähnlicher Teile in verschiedenen Figuren verwendet werden, doch es bedeutet nicht, dass alle Figuren, die ähnliche oder gleiche Zahlen enthalten, eine einzelne oder gleiche Ausführungsform darstellen.
  • Der oben beschriebene STTRAM ist nur ein Beispiel einer außerhalb von CMOS liegenden Technologie („Beyond CMOS”-Technologie, oder „nicht-CMOS-basierte” Technologie), die sich auf Bauelemente und Prozesse bezieht, die nicht vollständig mit Techniken für komplementäre Metalloxidhalbleiter (CMOS) implementiert werden. Eine Beyond-CMOS-Technologie kann sich auf Spinpolarisation (damit ist der Grad gemeint, in dem der Spin oder das intrinsische Winkelmoment von Elementarteilchen in einer bestimmten Richtung ausgerichtet ist) und insbesondere Spintronik (ein Zweig der Elektronik, der den intrinsischen Spin eines Elektrons, sein zugeordnetes magnetisches Moment und die elektronische Grundladung des Elektrons meint) stützen. Spintronik-Bauelemente können TMR, wobei die quantenmechanische Tunnelung von Elektronen durch einen dünnen Isolator genutzt wird, um ferromagnetische Schichten zu trennen, und STT, wobei ein Strom von spinpolarisierten Elektronen kann zum Steuern der Magnetisierungsrichtung von ferromagnetischen Elektroden verwendet werden, betreffen.
  • Zu Beyond-CMOS-Bauelementen gehören zum Beispiel Spintronik-Bauelemente, die in Speicher implementiert sind (zum Beispiel STTRAM mit 3 Anschlüssen), Spin-Logik-Bauelemente (zum Beispiel Logikgatter), Tunnel-Feldeffekt-Transistoren (TFETs), Aufprallionisations-MOS(IMOS)-Bauelemente, Nano-Elektromechanische Schalter (NEMS), FETs mit negativer gemeinsamer Sperrelektrode, Resonanztunnelungsdioden (RTD), Einzelelektronen-Transistoren (SET), Spin-FETs, Nanomagnetlogik (NML), Domain-Wall-Logik, Domain-Wall-Speicher und dergleichen.
  • Speziell im Hinblick auf STTM enthält eine Form von STTM perpendikulare STTM (pSTTM). Wo eine herkömmliche MTJ oder nicht-perpendikulare MTJ eine Magnetisierung „innerhalb der Ebene” erzeugt (womit „hohe” und „niedrige” Speicherzustände eingestellt werden), erzeugt eine perpendikulare MTJ (pMTJ) eine Magnetisierung „außerhalb der Ebene”. Dadurch wird der zum Umschalten zwischen hohen und niedrigen Speicherzuständen benötigte Schaltstrom reduziert. Dies erlaubt außerdem ein besseres Skalieren (zum Beispiel kleinere Speicherzellen). Herkömmliche MTJs werden beispielsweise durch Ausdünnen der freien Schicht zu pMTJs umgewandelt, wodurch der Magnetfeldeinfluss der Grenzfläche zwischen Tunnelsperre und freier Schicht dominierender wird (und die Grenzfläche eine anisotrope Magnetisierung außerhalb der Ebene verstärkt). Die Grenzfläche ist in 2 (und anderen im vorliegenden Text enthaltenen Figuren) mit fetten Strichlinien und Ki hervorgehoben, was die anisotrope Energie an der Grenzfläche andeutet. 2 enthält ein solches System mit einer COFeB-freien Schicht 225, die sich an die MgO-Tunnelsperre 226 anschließt, die des Weiteren mit der fixen CoFeB-Schicht 227 und Tantal(Ta)-Kontakten 214 (die mit einem Auswahlschalter, wie zum Beispiel einem Transistor 120 von 1, gekoppelt sein können), 216 (die über eine oder mehrere Durchkontaktierungen mit einer Bitleitung, wie zum Beispiel einer Bitleitung 105 von 1, gekoppelt sein können) gekoppelt ist.
  • 3 zeigt eine MTJ, wobei eine zweite oxidierte MgO-Grenzfläche 320 die freie CoFeB-Schicht 325 kontaktiert (die des Weiteren mit einer Tunnelsperre MgO 326 gekoppelt ist, die auf der fixen CoFeB-Schicht 327 ausgebildet ist). Dies kann die Stabilität für den Speicher erhöhen, was ein Problem für Bauelemente wie zum Beispiel das Bauelement von 2 ist. Auf diese Weise enthält 3 MgO auf beiden Grenzflächen der freien Schicht (d. h. Schichten 320, 326). Wird aber die MgO-Schicht 320 auf der freien CoFeB-Schicht 325 angeordnet, so steigt der Gesamtwiderstand signifikant (im Vergleich zu dem Fall, wo sich nur eine einzige Oxidschicht an die freie Schicht anschließt, wie in 2), wodurch das Design für skalierte Bauelemente (zum Beispiel 22 nm) aufgrund der Verschlechterung des Widerstand-Fläche-(Resistance-Area, RA)-Produkts und des TMR undurchführbar wird. Oder anders ausgedrückt: Wenn die MgO-Schicht 326 in erster Linie für Widerstand und Spannungsabfall in konventionellen MTJs verantwortlich ist, so erhöht das Hinzufügen einer weiteren Schicht von MgO in Reihe mit der Schicht 326 das RA-Produkt, wodurch die Schreibspannung erhöht wird, die Batterielebensdauer verkürzt wird, und dergleichen.
  • Das RA-Produkt bezieht sich auf eine Messung ungleich des spezifischen Widerstandes. Der spezifische Widerstand hat Einheiten in Ohm-cm, während das RA-Produkt = ρTMgO/A·A ∝ TMgO, mit Einheiten in Ohm-μm2 (ρ stellt den spezifischen Widerstand des Materials dar, A stellt die Punktfläche dar, und TMgO stellt die MgO-Dicke dar). Während der spezifische Widerstand einen „inhärenten Widerstand” darstellt und unabhängig von der Dicke einer Materialschicht ist, ist das RA-Produkt direkt proportional zur Dicke des Materials. (Hinsichtlich der „Dicke” ist die Schicht 320 für die Zwecke der Besprechung im vorliegenden Text „horizontal” angeordnet und hat eine „Dicke” in der vertikalen Ausrichtung. Länge und Breite der Schicht 320 liegen „in der Ebene”, und die Höhe oder Dicke liegt „außerhalb der Ebene”.)
  • Wir kehren zu 3 zurück. Ein höheres RA-Produkt erhöht also den STTM-Widerstand. Das erhöht zwar nicht unbedingt den Schreibstrom, doch ein höheres RA-Produkt erhöht die Schreibspannung (Schreibspannung = Jc·RA-Produkt) (Jc meint eine kritische Schaltstromdichte zum Schreiben eines Bit). Des Weiteren verschlechtert ein größerer STTM-Widerstand den durch einen ausgewählten Transistor (zum Beispiel den MOS-Transistor 120 von 1) bereitgestellten Strom, da die Gate-zu-Source-Spannung aufgrund eines stärkeren IR-Abfalls am STTM-Widerstand kleiner ist.
  • 4 unterscheidet sich jedoch von 3 und enthält einen MTJ-Abschnitt in einer Ausführungsform der Erfindung mit einer oxidierten Schicht, die eine Tantaloxid(TaO)-Grenzfläche 420 enthält. Dies erhöht die Stabilität für das Bauelement ohne eine zu starke Anhebung des RA-Produkts. Die Schicht 420 kontaktiert die freie Co20Fe60B20-Schicht 425, die des Weiteren mit der MgO-Schicht 426, einem Substrat (Schicht 414) und weiteren, nicht unbedingt gezeigten Schichten gekoppelt ist. (Der Stapel in 4 wurde verwendet, um die EHE-Daten von 5 zu erzeugen, was unten besprochen wird. Es ist keine fixe Schicht in dem Stapel enthalten, um den Blick stärker auf die EHE-Auswirkungen des Hinzufügens des zweiten Oxids auf der freien Schicht zu konzentrieren. Das Vorhandensein der fixen Schicht hätte beim Erzeugen der Daten von 5 nicht geholfen.) Der „zweiten Oxidfilm” 420 (d. h. ein zweiter Oxidfilm zusätzlich zur Tunnelsperre, die einen „ersten Oxidfilm” bildet) erhöht die thermische Stabilität (Festigkeit) der freien Schicht 425, wodurch das Risiko fehlerhafter Umwandlungen von Speicherzuständen von hoch zu niedrig oder niedrig zu hoch vermindert wird. Die Oxidschicht 420 kann in den freien COFeB-Film 425 aufgenommen werden, der bereits ausgedünnt worden sein kann, um die anisotropen magnetischen Eigenschaften für den pSTTM weiter zu verbessern.
  • Zum Beispiel befindet sich die Schicht 425 überwiegend in der horizontalen Ebene, und die freie Schicht 425 hat eine Dicke, orthogonal zu der Ebene (vertikale Abmessung), von weniger als 2 nm, während die Oxidschicht 426 eine Dicke von weniger als 3 nm (und mehr als die Dicke der freien Schicht 425) hat. In einer Ausführungsform kann die Schicht 426 eine Dicke von etwa 1 nm, mit einem RA-Produkt von etwa 10 Ohm-μm2 enthalten. Die Schicht 426 kann in anderen Ausführungsformen dicker oder dünner sein (und folglich kann auch das RA-Produkt um etwa 10 Ohm-μm2 variieren). Einige Ausführungsformen können eine 2–3 nm dicke Schicht 426 enthalten. Die Dicke der freien Schicht 425 kann etwa 1–2 nm betragen, aber andere Ausführungsformen sind nicht darauf beschränkt. Die Schicht 420 kann entsprechend variieren, um ein RA-Produkt zu erhalten, das viel kleiner als das RA-Produkt der Schicht 426 ist (zum Beispiel ist der zusätzliche Reihenwiderstand vernachlässigbar oder gering). Zum Beispiel kann eine Ausführungsform ein RA-Produkt von 10 Ohm-μm2 für die Schicht 426 (zum Beispiel MgO) und ein zehnmal kleineres RA-Produkt für die Schicht 420 enthalten, so dass die Auswirkung der Schicht 420 auf den elektrischen Widerstand viel kleiner ist als die Auswirkung der Schicht 426. Diese gleichen Abmessungen gelten auch für andere Ausführungsformen, die im vorliegenden Text beschrieben sind (zum Beispiel 6), und sind nicht für alle Ausführungsformen einschränkend.
  • Somit ist 4 ein Beispiel eines allgemeineren Konzepts für Ausführungsformen der Erfindung, wodurch ein hoch-leitfähiges Oxid, wie zum Beispiel Schicht 420, neben einer Grenzfläche der freien CoFeB-Schicht 425 ausgebildet wird. Dies bewirkt eine hohe Stabilität, ohne das RA-Produkt und den TMR unnötig zu verschlechtern (wie im Fall der dualen MgO-Schichten in 3). Oder anders ausgedrückt: Dies bewirkt eine höhere Stabilität, ohne übermäßig das RA-Produkt zu vergrößern (was sich nachteilig auf die Schreib/Lese-Spannungen auswirken kann) oder den TMR zu verringern (was akkurate Lesevorgänge von Speicherzuständen erschweren kann). Die andere Grenzfläche zur freien CoFeB-Schicht 425 ist das MgO-Spinfilter 426 (d. h. Tunnelsperre).
  • 5 zeigt Stabilitätserhöhungen für die Ausführungsform von 4. 5 betrifft eine freie Schicht, die mit Tantal (Ta) und einer Tunnelsperre verbunden ist (siehe Kreiskurvenpunkte), im Vergleich zu einer freien Schicht, die mit Tantaloxid (TaO) und einer Tunnelsperre verbunden ist (siehe Quadratkurvenpunkte). Im unoxidierten Fall (Kreiskurvenpunkte) befindet sich eine Ruthenium(Ru)-Kappe über dem Ta. Der schmale Spalt für die Anordnung aus Tunnelsperre, freier Schicht, Ta und Ru hat ein sehr schmales horizontales Band, das einen raschen Extraordinary-Hall-Effect(EHE)-Übergang über eine kurze Magnetfeldabweichung aufweist (was eine geringe Stabilität oder Koerzivität anzeigt). Im Gegensatz dazu hat der breitere horizontale Spalt für Anordnung aus Tunnelsperre, freier Schicht und TaO ein breiteres Band, das einen toleranteren EHE-Übergang über eine breitere Magnetfeldabweichung aufweist (was eine höhere Stabilität oder Koerzivität anzeigt). Wie in 5 gezeigt, hat die Anordnung aus Sperre, freier Schicht und TaO eine viermal bessere Koerzivität als die Anordnung aus Tunnelsperre, freier Schicht, Ta und Ru.
  • Diese zweite oxidierte Grenzfläche (Grenzfläche zwischen Schichten 425, 420) kann mit einem RA-Produkt bemessen werden, das viel kleiner als das RA-Produkt für die Tunnelsperre ist. Auf diese Weise kann ein hochleitfähiges Oxid (d. h. mit kleinerem RA-Produkt) auf einer freien Schicht zu größerer Stabilität führen. Es gibt Ausführungsformen, bei denen das leitfähige Oxid der Schicht 420 100- bis 1000-mal weniger leitfähig sein kann als die Tunnelsperre. Zum Beispiel kann die Tunnelsperre MgO einen spezifischen Widerstand von etwa 1 Ohm-cm aufweisen. Im Gegensatz kann dazu das hochleitfähige Oxid zum Beispiel eines oder mehrere von Folgendem enthalten: Wolframoxid (WO2), Vanadiumoxid (VO und/oder V2O2), Indiumoxid (InOx), Aluminiumoxid (Al2O3), Rutheniumoxid (RuOx) und/oder TaO. Zum Beispiel enthält In2O3 einen abstimmbaren spezifischen Widerstand von 1–10 mOhm-cm, VO2 und V2O3 enthalten einen spezifischen Widerstand von weniger als 1 mOhm-cm, WO2 enthält einen spezifischen Widerstand von weniger als 1 mOhm-cm, und mit Zinn (Sn) dotiertes In2O3 (ITO) enthält einen spezifischen Widerstand von weniger als 0,1 mOhm-cm.
  • 6 zeigt eine zweite Sperre 620 zwischen dem CoFeB 625 und dem Ta-Kontakt 616. Die freie Schicht 625 befindet sich auf der Tunnelsperre 626 und der fixen Schicht 627.
  • 7 zeigt eine zweite Oxidsperre 720 zwischen dem CoFeB 725 und einer Mehrschichtanordnung 713, die abwechselnde Cobalt(Co)- und Palladium(Pd)-Schichten enthält, die helfen, die Stabilität für die aus einem kleinen Film bestehende MTJ zu erhöhen. Die zweite Oxidsperre 720 kann sich neben der ausgedünnten freien CoFeB-Schicht 725 befindet, die sich an das aus der ersten Oxidschicht MgO gebildete Spinfilter 726 anschließt (das sich auf der fixen Schicht 727 und unter der Ta-Kontaktschicht 716 befindet). Die ausgedünnte freie CoFeB-Schicht 725 bildet eine Schicht mit starker Spinorbit-Kopplung, um eine perpendikulare Anisotropie bereitzustellen.
  • Verschiedene Ausführungsformen stellen also eine zweite oxidierte Schicht neben der freien Schicht bereit, was die Stabilität durch zwei oxidierte Grenzflächen (auf und unter der freien Schicht) erhöht, ohne dass das RA-Produkt oder der TMR beeinträchtigt werden (d. h. ohne dass das RA-Produkt übermäßig vergrößert wird oder der TMR übermäßig verkleinert wird). Dementsprechend hat die zweite oxidierte Schicht ein kleineres RA-Produkt als die Tunnelsperre. Einige Ausführungsformen enthalten diese zweite oxidierte Schicht mit einer freien Schicht und einem Mehrschichtstapel.
  • 8 enthält eine Speicherzelle in einer Ausführungsform der Erfindung. Die Speicherzelle enthält einen 1T-1X (T = Transistor, X = Kondensator oder Widerstand) bei einer kleiner Zellengröße. Die MTJ umfasst fixe/freie Schichten 827, 825, die Tunnelsperre 826 und die Oxidschicht 820. Die MTJ koppelt die Bitleitung 805 mit dem Auswahlschalter 821 (zum Beispiel einem Transistor), der Wortleitung 810 und der Leseleitung 815. Die MTJ kann auf einem Substrat angeordnet sein.
  • In einer Ausführungsform ist das Substrat ein halbleitendes Volumenmaterial als Teil eines Wafers. In einer Ausführungsform ist das halbleitende Substrat ein halbleitendes Volumenmaterial als Teil eines Chips, der aus einem Wafer vereinzelt wurde. In einer Ausführungsform ist das halbleitende Substrat ein halbleitendes Material, das über einem Isolator, wie zum Beispiel einem Halbleiter-auf-Isolator(SOI)-Substrat, ausgebildet wird. In einer Ausführungsform ist das halbleitende Substrat eine hervorstehende Struktur, wie zum Beispiel eine Rippe, die sich über ein halbleitendes Volumenmaterial erstreckt. Es können eine oder mehrere Schichten zwischen der MTJ und dem Substrat vorhanden sein. Es können eine oder mehrere Schichten über der MTJ vorhanden sein.
  • Eine Ausführungsform enthält ein Verfahren 1000 zum Herstellen einer Vorrichtung (10). In Block 1005 wird eine fixe Schicht einer MTJ über einem Substrat ausgebildet. In Block 1010 wird eine Tunnelsperre (eine erste Oxidschicht) über der fixen Schicht ausgebildet. In Block 1015 wird eine freie Schicht über der Tunnelsperre ausgebildet. In Block 1020 wird eine oxidierte Schicht (eine zweite Oxidschicht) auf der freien Schicht ausgebildet. Die freien und fixen Schichten, die Tunnelsperre und die oxidierte Schicht sind alles Dünnfilme (eine Schicht von weniger als einigen Mikrometern Dicke). In einer Ausführungsform gibt es keine Vakuumunterbrechung zwischen der CoFeB-Formation und der zweiten Oxidabscheidung. Eine Vakuumunterbrechung kann zu einer unkontrollierbaren Oxidation/Degradation des dünnen CoFeB führen. Auf diese Weise wird in einer Ausführungsform der gesamte Stapel in-situ (ohne Vakuumunterbrechungen) abgeschieden.
  • Obgleich mehrere Ausführungsformen im vorliegenden Text einen perpendikularen STTM beschreiben, sind andere Ausführungsformen nicht darauf beschränkt und können Ausführungsformen sein, die in der Ebene liegende (nicht-perpendikulare) STTM betreffen, sowie Ausführungsformen, die weder vollständig in der Ebene liegen (nicht-perpendikular sind) noch vollständig außerhalb der Ebene liegen (perpendikular sind), sondern statt dessen irgendwo zwischen „in der Ebene” und „außerhalb der Ebene” liegen.
  • Gelegentlich wird im vorliegenden Text davon gesprochen, dass eine erste Oxidschicht die Tunnelsperrschicht und/oder eine erste Seite der freien Schicht „direkt kontaktiert” und eine zweite Oxidschicht eine zweite Seite der freien Schicht „direkt kontaktiert”. Dies beinhaltet Situationen, in denen man in Betracht zieht, dass beispielsweise eine Oxidschicht eine Teilschicht von entweder der Tunnelsperre und/oder der freien Schicht ist. Dies beinhaltet Situationen, in denen man in Betracht zieht, dass beispielsweise eine Oxidschicht ganz oder teilweise die Tunnelsperre bildet. Des Weiteren kann die Tunnelsperre Oxid enthalten, aber kann des Weiteren eine weitere Oxidation an ihrer Oberfläche oder Grenzfläche zu der freien Schicht enthalten. Eine solche Situation würde immer noch eine Oxidschicht umfassen, die sowohl die freie Schicht als auch die Tunnelsperre kontaktiert. Des Weiteren kann zum Beispiel eine gewisse Oxidation der CoFeB-Schicht während der Bildung des zweiten Metalloxids vorhanden sein.
  • In einer Ausführungsform steht das Metalloxid (die zweite Oxidschicht) in direktem Kontakt mit der zweiten Seite (zum Beispiel der oberen Seite) der freien Schicht. Der Kontakt erzeugt eine Grenzflächenanisotropie (in den Figuren durch Ki dargestellt), wodurch die thermische Stabilität der freien CoFeB-Schicht zusätzlich erhöht wird.
  • Obgleich mehrere Ausführungsformen fixe und freie Schichten enthalten, die CoFeB umfassen, können andere Ausführungsformen CoFe/CoFeB; CoFeB/Ta/CoFeB; oder CoFe/CoFeB/Ta/CoFeB/CoFe enthalten. Des Weiteren können andere Ausführungsformen Tunnelsperren enthalten, die etwas anderes als MgO haben, wie zum Beispiel andere Oxide.
  • Ausführungsformen können in vielen verschiedenen Arten von Systemen verwendet werden. Zum Beispiel kann in einer Ausführungsform eine Kommunikationsvorrichtung (zum Beispiel ein Mobiltelefon, ein Smartphone, ein Netbook, ein Notebook, ein Personalcomputer, eine Armbanduhr und eine Kamera) dafür konfiguriert sein, verschiedene im vorliegenden Text beschriebene Ausführungsformen zu enthalten. Wir wenden uns nun 9 zu, wo ein Blockschaubild eines Systems gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt ist. Ein Mehrprozessorsystem 700 ist ein Punkt-zu-Punkt-Interconnectsystem und enthält einen ersten Prozessor 770 und einen zweiten Prozessor 780, die über eine Punkt-zu-Punkt-Interconnectverbindung 750 gekoppelt sind. Jeder der Prozessoren 770 und 780 kann ein Mehrkernprozessor sein, der zum Beispiel eingebetteten nicht-flüchtigen Speicher enthält, wie zum Beispiel den im vorliegenden Text beschriebenen pSTTM. Der erste Prozessor 770 kann einen Speicher-Controller-Hub (MCH) und Punkt-zu-Punkt(P-P)-Schnittstellen enthalten. Gleichermaßen kann ein zweiter Prozessor 780 einen MCH und P-P-Schnittstellen enthalten. Die MCHs können die Prozessoren mit jeweiligen Speichern koppeln, und zwar den Speichern 732 und Speichern 734, die Abschnitte von Hauptspeicher sein können (zum Beispiel ein dynamischer Direktzugriffsspeicher (DRAM) oder der im vorliegenden Text beschriebene pSTTM), die lokal mit den jeweiligen Prozessoren verbunden sind. Jedoch können die Prozessoren auf demselben Chip angeordnet sein wie der im vorliegenden Text beschriebene Speicher. Der erste Prozessor 770 und der zweite Prozessor 780 können jeweils über P-P-Interconnectverbindungen mit einem Chipset 790 gekoppelt sein. Der Chipset 790 kann P-P-Schnittstellen enthalten. Des Weiteren kann der Chipset 790 über eine Schnittstelle mit einem ersten Bus 799 gekoppelt sein. Verschiedene Eingabe/Ausgabe(E/A)-Geräte 714 können mit dem ersten Bus 799 gekoppelt sein, zusammen mit einer Busbrücke 718, die den ersten Bus 799 mit einem zweite Bus 798 koppelt. In einer Ausführungsform können verschiedene Geräte mit dem zweiten Bus 798 gekoppelt sein, einschließlich beispielsweise eine Tastatur oder eine Maus 722, Kommunikationsgeräte 797 und eine Datenspeichereinheit 728, wie zum Beispiel ein Disklaufwerk oder ein anderer Massenspeicher, der Code 730 enthalten kann. Code kann in einem oder mehreren Speichern enthalten sein, einschließlich Speicher 728, 732, 734, Speicher, der mit dem System 700 über ein Netzwerk gekoppelt ist, und dergleichen. Des Weiteren kann ein Audio-E/A 724 mit dem zweiten Bus 798 gekoppelt sein.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen.
  • Ein Beispiel enthält eine Vorrichtung, die Folgendes umfasst: eine Magnettunnelübergangsschicht (Magnetic Tunnel Junction, MTJ), die eine freie magnetische Schicht, eine fixe magnetische Schicht und eine Tunnelsperre zwischen der freien und der fixen Schicht enthält; wobei die Tunnelsperre eine erste Seite der freien Schicht direkt kontaktiert; und wobei eine Oxidschicht eine zweite Seite der freien Schicht direkt kontaktiert; wobei die Tunnelsperre ein Oxid enthält und ein erstes Widerstand-Fläche-(RA)-Produkt aufweist und die Oxidschicht ein zweites RA-Produkt aufweist, das kleiner als das erste RA-Produkt ist.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die Tunnelsperre Magnesiumoxid enthält und die Oxidschicht mindestens eines von Wolframoxid, Vanadiumoxid, Indiumoxid, Aluminiumoxid, Rutheniumoxid und Tantaloxid enthält.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass das zweite RA-Produkt kleiner als 10 mOhm-cm2 ist.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass sich die zweite Seite überwiegend in einer Ebene befindet und die freie Schicht eine Dicke, orthogonal zu der Ebene, von weniger als 2 nm hat.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die Tunnelsperre eine Dicke von weniger als 3 nm und mehr als die Dicke der freien Schicht hat.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die freie Schicht Cobalt, Eisen und Bor enthält.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional perpendikularen Spin Torque Transfer Memory (STTM) enthalten, der die MTJ enthält.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die zweite Seite in einer Ebene liegt und die freie Schicht eine Dicke, orthogonal zu der Ebene, von weniger als einer Dicke der Tunnelsperrschicht aufweist.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die Tunnelsperre ein erstes Metall enthält und die Oxidschicht ein zweites Metall enthält, das von dem ersten Metall verschieden ist.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die erste Seite der zweiten Seite direkt gegenüberliegt.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional abwechselnde Schichten eines ersten und eines zweiten Materials enthalten, wobei eine abwechselnde Schicht die Oxidschicht gegenüber der Stelle direkt kontaktiert, wo die freie Schicht die Oxidschicht kontaktiert.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die Oxidschicht, die fixe und die freie Schicht und die Tunnelsperre alle Dünnfilme sind.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass das zweite RA-Produkt weniger als 10% des ersten RA-Produkts beträgt.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Beispiele optional enthalten, dass die MTJ eine perpendikulare Anisotropie aufweist.
  • Ein weiteres Beispiel enthält ein Verfahren, das Folgendes umfasst: Ausbilden einer Magnettunnelübergangsschicht (MTJ) auf einem Substrat, wobei die MTJ eine freie magnetische Schicht, eine fixe magnetische Schicht und eine Tunnelsperrschicht zwischen der freien und der fixen Schicht enthält; wobei die Tunnelsperre eine erste Seite der freien Schicht direkt kontaktiert; und Ausbilden einer Oxidschicht, die direkt eine zweite Seite der freien Schicht kontaktiert; wobei die Tunnelsperre ein erstes Widerstand-Fläche-(RA)-Produkt aufweist und die Oxidschicht ein zweites RA-Produkt aufweist, das kleiner als das erste RA-Produkt ist.
  • In einem weiteren Beispiel kann der Gegenstand des vorausgegangenen Verfahrensbeispiels optional enthalten, dass die Oxidschicht, die fixe und die freie Schicht und die Tunnelsperre alle Dünnfilme sind.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Verfahrensbeispiele optional enthalten, dass sich die zweite Seite überwiegend in einer Ebene befindet und die freie Schicht eine Dicke, orthogonal zu der Ebene, von weniger als 2 nm hat, und die Tunnelsperrschicht eine Dicke von weniger als 3 nm und mehr als die Dicke der freien Schicht hat.
  • In einem weiteren Beispiel kann der Gegenstand der vorausgegangenen Verfahrensbeispiele optional enthalten, dass das zweite RA-Produkt weniger als 10% des ersten RA-Produkts beträgt.
  • Ein weiteres Beispiel enthält einen perpendikularen Spin Torque Transfer Memory (STTM), der Folgendes umfasst: eine Magnettunnelübergangsschicht (MTJ), die eine Tunnelsperrschicht zwischen der freien und fixen Schicht enthält und eine Seite der freien Schicht direkt kontaktiert; und eine Oxidschicht, die eine gegenüberliegende Seite der freien Schicht direkt kontaktiert; wobei die Tunnelsperre ein erstes Widerstand-Fläche-(RA)-Produkt aufweist und die Oxidschicht ein zweites RA-Produkt aufweist, das kleiner als das erste RA-Produkt ist.
  • In einem weiteren Beispiel kann der Gegenstand des vorausgegangenen Beispiels eines perpendikularen STTM optional enthalten, dass das zweite RA-Produkt weniger als 10% des ersten RA-Produkts beträgt.
  • In einem weiteren Beispiel kann der Gegenstand des vorausgegangenen Beispiels eines perpendikularen STTM optional enthalten, dass die Oxidschicht, die fixe und die freie Schicht und die Tunnelsperre alle Dünnfilme sind.
  • Die obige Beschreibung der Ausführungsformen der Erfindung diente dem Zweck der Veranschaulichung und Beschreibung und soll weder erschöpfend sein noch die Erfindung auf genau die offenbarte Form beschränken. Diese Beschreibung und die folgenden Ansprüche enthalten Begriffe wie zum Beispiel links, rechts, oben, unten, darüber, darunter, oberer, unterer, erster, zweiter usw., die allein für deskriptive Zwecke verwendet werden und nicht in einem einschränkenden Sinn verstanden werden dürfen. Zum Beispiel beziehen sich Begriffe, die eine relative vertikale Position bezeichnen, auf eine Situation, wo eine Bauelementseite (oder aktive Fläche) eines Substrats oder integrierten Schaltkreises die „Ober”-Seite dieses Substrats ist. Das Substrat kann in der Realität jede beliebige Ausrichtung haben, so dass eine „Ober”-Seite eines Substrats innerhalb eines normalen terrestrischen Bezugsrahmens tiefer liegen kann als die „Unter”-Seite und dennoch unter die Bedeutung des Begriffes „oben” fällt. Der Begriff „auf” im Sinne des vorliegenden Textes (einschließlich der Ansprüche) bedeutet nicht, dass eine erste Schicht „auf” einer zweiten Schicht direkt auf, und in direktem Kontakt mit, der zweiten Schicht liegt, sofern das nicht ausdrücklich so angegeben ist. Es kann sich auch eine dritte Schicht oder sonstige Struktur zwischen der ersten Schicht und der zweiten Schicht auf der ersten Schicht befinden. Die Ausführungsformen einer Vorrichtung oder eines Erzeugnisses, die im vorliegenden Text beschrieben sind, können in einer Reihe von Positionen und Ausrichtungen hergestellt, verwendet oder versendet werden. Dem einschlägig bewanderten Fachmann leuchtet ein, dass im Licht der obigen Lehren viele Modifizierungen und Variationen möglich sind. Der Fachmann erkennt verschiedene äquivalente Kombinationen und Ersetzungen für die in den Figuren gezeigten verschiedenen Komponenten. Es ist daher beabsichtigt, dass der Schutzumfang der Erfindung nicht durch diese detaillierte Beschreibung eingeschränkt wird, sondern allein durch die beiliegenden Ansprüche.

Claims (21)

  1. Vorrichtung, die Folgendes umfasst: eine Magnettunnelübergangsschicht (MTJ), die eine freie magnetische Schicht, eine fixe magnetische Schicht und eine Tunnelsperre zwischen der freien und der fixen Schicht enthält; wobei die Tunnelsperre eine erste Seite der freien Schicht direkt kontaktiert; und eine Oxidschicht, die direkt eine zweite Seite der freien Schicht kontaktiert; wobei die Tunnelsperre ein Oxid enthält und ein erstes Widerstand-Fläche-(RA)-Produkt aufweist und die Oxidschicht ein zweites RA-Produkt aufweist, das kleiner als das erste RA-Produkt ist.
  2. Vorrichtung nach Anspruch 1, wobei die Tunnelsperre Magnesiumoxid enthält und die Oxidschicht mindestens eines von Wolframoxid, Vanadiumoxid, Indiumoxid, Aluminiumoxid, Rutheniumoxid und Tantaloxid enthält.
  3. Vorrichtung nach Anspruch 2, wobei das zweite RA-Produkt kleiner ist als 10 mOhm-cm2.
  4. Vorrichtung nach Anspruch 3, wobei die zweite Seite überwiegend in einer Ebene angeordnet ist und die freie Schicht eine Dicke, orthogonal zu der Ebene, von weniger als 2 nm hat.
  5. Vorrichtung nach Anspruch 4, wobei die Tunnelsperre eine Dicke von weniger als 3 nm und mehr als die Dicke der freien Schicht hat.
  6. Vorrichtung nach Anspruch 2, wobei die freie Schicht Cobalt, Eisen und Bor enthält.
  7. Vorrichtung nach Anspruch 1, die einen perpendikularen Spin Torque Transfer Memory (STTM) umfasst, der die MTJ enthält.
  8. Vorrichtung nach Anspruch 1, wobei die zweite Seite in einer Ebene angeordnet ist und die freie Schicht eine Dicke, orthogonal zu der Ebene, von weniger als einer Dicke der Tunnelsperrschicht aufweist.
  9. Vorrichtung nach Anspruch 1, wobei die Tunnelsperre ein erstes Metall enthält und die Oxidschicht ein zweites Metall enthält, das von dem ersten Metall verschieden ist.
  10. Vorrichtung nach Anspruch 1, wobei die erste Seite der zweiten Seite direkt gegenüberliegt.
  11. Vorrichtung nach Anspruch 10, die abwechselnde Schichten eines ersten und eines zweiten Materials umfasst, wobei eine abwechselnde Schicht die Oxidschicht gegenüber der Stelle direkt kontaktiert, wo die freie Schicht die Oxidschicht kontaktiert.
  12. Vorrichtung nach Anspruch 1, wobei die Oxidschicht, die fixe und die freie Schicht und die Tunnelsperre alle Dünnfilme sind.
  13. Vorrichtung nach Anspruch 1, wobei das zweite RA-Produkt weniger als 10% des ersten RA-Produkts beträgt.
  14. Vorrichtung nach Anspruch 1, wobei die MTJ eine perpendikulare Anisotropie aufweist.
  15. Verfahren, das Folgendes umfasst: Ausbilden einer Magnettunnelübergangsschicht (MTJ) auf einem Substrat, wobei die MTJ eine freie magnetische Schicht, eine fixe magnetische Schicht und eine Tunnelsperrschicht zwischen der freien und der fixen Schicht enthält; wobei die Tunnelsperre eine erste Seite der freien Schicht direkt kontaktiert; und Ausbilden einer Oxidschicht, die direkt eine zweite Seite der freien Schicht kontaktiert; wobei die Tunnelsperre ein erstes Widerstand-Fläche-(RA)-Produkt aufweist und die Oxidschicht ein zweites RA-Produkt aufweist, das kleiner als das erste RA-Produkt ist.
  16. Verfahren nach Anspruch 15, wobei die Oxidschicht, die fixe und die freie Schicht und die Tunnelsperre alle Dünnfilme sind.
  17. Verfahren nach Anspruch 16, wobei die zweite Seite überwiegend in einer Ebene angeordnet ist und die freie Schicht eine Dicke, orthogonal zu der Ebene, von weniger als 2 nm hat, und die Tunnelsperrschicht eine Dicke von weniger als 3 nm und mehr als die Dicke der freien Schicht hat.
  18. Verfahren nach Anspruch 16, wobei das zweite RA-Produkt weniger als 10% des ersten RA-Produkts beträgt.
  19. Perpendikularer Spin Torque Transfer Memory (STTM), der Folgendes umfasst: eine Magnettunnelübergangsschicht (MTJ), die eine Tunnelsperrschicht zwischen der freien und fixen Schicht enthält und eine Seite der freien Schicht direkt kontaktiert; und eine Oxidschicht, die eine gegenüberliegende Seite der freien Schicht direkt kontaktiert; wobei die Tunnelsperre ein erstes Widerstand-Fläche-(RA)-Produkt aufweist und die Oxidschicht ein zweites RA-Produkt aufweist, das kleiner als das erste RA-Produkt ist.
  20. Speicher nach Anspruch 19, wobei das zweite RA-Produkt weniger als 10% des ersten RA-Produkts beträgt.
  21. Speicher nach Anspruch 20, wobei die Oxidschicht, die fixe und die freie Schicht und die Tunnelsperre alle Dünnfilme sind.
DE112013006657.2T 2013-03-28 2013-03-28 Hochstabiler spintronischer Speicher Pending DE112013006657T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/034506 WO2014158178A1 (en) 2013-03-28 2013-03-28 High stability spintronic memory

Publications (1)

Publication Number Publication Date
DE112013006657T5 true DE112013006657T5 (de) 2015-11-26

Family

ID=51619925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006657.2T Pending DE112013006657T5 (de) 2013-03-28 2013-03-28 Hochstabiler spintronischer Speicher

Country Status (8)

Country Link
US (2) US9231194B2 (de)
JP (1) JP6195974B2 (de)
KR (1) KR102076086B1 (de)
CN (1) CN105308683B (de)
DE (1) DE112013006657T5 (de)
GB (1) GB2526958B (de)
TW (1) TWI608641B (de)
WO (1) WO2014158178A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493292B (zh) * 2013-09-30 2019-09-06 英特尔公司 自旋电子逻辑元件
US9300295B1 (en) 2014-10-30 2016-03-29 Qualcomm Incorporated Elimination of undesirable current paths in GSHE-MTJ based circuits
CN111276600B (zh) 2015-03-31 2023-09-08 Tdk株式会社 磁阻效应元件
JPWO2016158926A1 (ja) 2015-03-31 2018-02-01 Tdk株式会社 磁気抵抗効果素子
EP3314676A4 (de) * 2015-06-26 2019-02-20 Intel Corporation Senkrechter magnetspeicher mit symmetrischen festen schichten
KR102397904B1 (ko) 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
EP3381064A4 (de) * 2015-11-23 2019-08-21 Intel Corporation Elektrische kontakte für magnetoresistive direktzugriffsspeichervorrichtungen
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
CN106409961B (zh) * 2016-11-23 2018-06-29 常熟理工学院 一种n-Si/CdSSe叠层太阳电池及其制备方法
US11437567B2 (en) 2016-12-28 2022-09-06 Intel Corporation Perpendicular spin transfer torque magnetic mechanism
US9966529B1 (en) * 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
WO2018182642A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low resistance cap layer
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
WO2018182663A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spintronic memory with metal oxide cap layer
US10255186B2 (en) * 2017-06-14 2019-04-09 Purdue Research Foundation Approximate cache memory
CN107328898B (zh) * 2017-07-18 2023-02-21 招商局重庆交通科研设计院有限公司 穿越断层隧道开挖模拟实验装置
SG11201807339WA (en) * 2017-09-21 2020-04-29 Hitachi High Tech Corp Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
US10522744B2 (en) 2017-10-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. High thermal stability by doping of oxide capping layer for spin torque transfer (STT) magnetic random access memory (MRAM) applications
US10243021B1 (en) * 2017-12-27 2019-03-26 Spin Memory, Inc. Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
US10355046B1 (en) 2017-12-29 2019-07-16 Spin Memory, Inc. Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
US10522746B1 (en) * 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
CN109904291B (zh) * 2019-02-13 2021-09-28 湖北大学 一种自旋电子器件及其制备方法、调控方法
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
KR102608134B1 (ko) * 2020-02-19 2023-12-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 자기 메모리 구조 및 디바이스
DE112022003362T5 (de) * 2021-07-01 2024-05-02 Sony Semiconductor Solutions Corporation Magnetisches speicherelement und halbleitervorrichtung
CN114689090B (zh) * 2022-03-28 2024-04-09 杭州电子科技大学 一种霍尔条阵列输出偏置的自适应补偿方法及电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165265A (ja) * 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
JP5337817B2 (ja) * 2008-12-10 2013-11-06 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
FR2946183B1 (fr) * 2009-05-27 2011-12-23 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin.
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8558331B2 (en) 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8604572B2 (en) * 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8592927B2 (en) * 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
JP2012238631A (ja) 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
US8686484B2 (en) * 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
US20130001717A1 (en) * 2011-07-01 2013-01-03 Yuchen Zhou Perpendicular mram with mtj including laminated magnetic layers
US8592929B2 (en) * 2011-09-12 2013-11-26 Qualcomm Incorporated Symmetrically switchable spin-transfer-torque magnetoresistive device
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
US20130307097A1 (en) * 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
US20140001586A1 (en) * 2012-06-28 2014-01-02 Industrial Technology Research Institute Perpendicularly magnetized magnetic tunnel junction device
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8796797B2 (en) * 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same

Also Published As

Publication number Publication date
JP6195974B2 (ja) 2017-09-13
US9735348B2 (en) 2017-08-15
TWI608641B (zh) 2017-12-11
KR102076086B1 (ko) 2020-02-11
GB2526958B (en) 2020-11-18
GB2526958A (en) 2015-12-09
CN105308683B (zh) 2018-03-13
TW201507223A (zh) 2015-02-16
CN105308683A (zh) 2016-02-03
US9231194B2 (en) 2016-01-05
US20140291663A1 (en) 2014-10-02
WO2014158178A1 (en) 2014-10-02
JP2016518021A (ja) 2016-06-20
US20160133829A1 (en) 2016-05-12
GB201514054D0 (en) 2015-09-23
KR20150136055A (ko) 2015-12-04

Similar Documents

Publication Publication Date Title
DE112013006657T5 (de) Hochstabiler spintronischer Speicher
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE112011103750B4 (de) Nichtflüchtiger Magnettunnelübergang-Transistor
DE112013005561B4 (de) Senkrechte Spinübertragungsdrehmomentspeicher-(STTM)-Vorrichtung mit verbesserter Stabilität
DE69735780T2 (de) Ferromagnetischer Speicher vom fip-flop Typ
DE112013003224B4 (de) Speicherzelle basierend auf dem Spin-Hall-Effekt
DE112018000840T5 (de) Spin-bahn-drehmoment-mram-speicherzelle mit verbesserter thermischer stabilität
DE112013006117T5 (de) Senkrechtes Spin-Transfer-Torque-Speicherbauelement (STTM-Bauelement) mit versetzten Zellen und Verfahren zu deren Ausbildung
DE102020102256A1 (de) Magnetische vorrichtung und magnetischer direktzugriffspeicher
DE102019125887A1 (de) Magnetdirektzugriffspeicher-gestützte bauelemente und verfahren zur herstellung
DE102016014924A1 (de) Spin-Bahn-Drehmoment-Bitentwurf für eine verbesserte Schalteffizienz
DE102019126969A1 (de) Magnetische vorrichtung und magnetischer direktzugriffsspeicher
DE102014014267A1 (de) Spintronik-Logikelement
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102005062769B4 (de) Hybrid-Speicherzelle für durch spinpolarisierten Elektronenstrom induziertes Schalten und Schreib/Leseprozess, der eine derartige Speicherzelle verwendet
DE112013005558T5 (de) Durch ein elektrisches Feld verbesserte Spinübertragungsdrehmomentspeicher-(STTM)-Vorrichtung
DE112013007149T5 (de) MTJ-Spin-Hall-MRAM-Bit-Zelle und -Anordnung
DE102005035166A1 (de) MRAM mit magnetischem Via zur Speicherung von Information und Feldsensor
DE112018005816T5 (de) Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE112012007318B3 (de) Transistoreinheiten mit magnetischem Tunnelübergang
DE112020004221T5 (de) Für eine beol-integration geeignete struktur mit einem modifizierten doppeltenmagnetischen tunnelübergang
DE102021100773A1 (de) Verspannte ferromagnetische hall-metall-sot-schicht
DE112017001644T5 (de) Nichtflüchtige speichervorrichtung und verfahren zur herstellung der nichtflüchtigen speichervorrichtung
DE102019118470A1 (de) Leseschaltung für magnettunnelübergangs-(magnetic tunneling junction - mtj)-speicher

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R016 Response to examination communication