DE102019118470A1

DE102019118470A1 - Leseschaltung für magnettunnelübergangs-(magnetic tunneling junction - mtj)-speicher

Info

Publication number: DE102019118470A1
Application number: DE102019118470.3A
Authority: DE
Inventors: Gaurav Gupta; Zhiqiang Wu
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2018-10-29
Filing date: 2019-07-09
Publication date: 2020-04-30
Also published as: US20220277782A1; TW202029191A; TWI720641B; KR20200050368A; CN111105834B; CN111105834A; US20200135252A1; US11862218B2; US20210090631A1; US11342016B2; US10867652B2; KR102266211B1

Abstract

Bei einigen Ausführungsformen stellt die vorliegende Anmeldung ein Speicherbauelement bereit. Das Speicherbauelement weist einen ersten Stromspiegeltransistor, einen ersten Pull-Up-Leseaktivierungstransistor, eine MTJ-Speicherzelle, einen ersten Pull-Down-Leseaktivierungstransistor und ein erstes nichtlineares Widerstandsbauelement auf. Die MTJ-Speicherzelle weist ein MTJ-Speicherelement und einen ersten Zugriffstransistor auf. Das erste nichtlineare Widerstandsbauelement ist in Reihe geschaltet und befindet sich zwischen dem ersten Pull-Up-Leseaktivierungstransistor und dem ersten Stromspiegeltransistor. Das erste nichtlineare Widerstandsbauelement ist konfiguriert, um einen ersten Widerstand bereitzustellen, wenn eine erste Spannung angelegt wird, und einen zweiten Widerstand, der größer ist als der erste Widerstand, wenn eine zweite Spannung, die kleiner ist als die erste Spannung, angelegt wird.

Description

VERWEIS AUF VERWANDTE ANMELDUNG
Diese Anmeldung beansprucht die Priorität der vorläufigen U.S.-Anmeldung Nr. 62/751994 , eingereicht am 29. Oktober 2018, deren Inhalt hiermit durch Bezugnahme vollständig aufgenommen wird.
ALLGEMEINER STAND DER TECHNIK
Viele moderne elektronische Bauelemente enthalten diverse Arten von Direktzugriffsspeichern. Ein Direktzugriffsspeicher (Random Access Memory - RAM) kann ein flüchtiger Speicher sein, bei dem gespeicherte Daten bei Fehlen von Leistung verloren gehen, oder ein nichtflüchtiger Speicher, der Daten bei Fehlen von Leistung speichert. Resistive oder magnetische Speicherbauelemente, einschließlich Magnettunnelübergänge (Magnetic Tunneling Junctions - MTJs) können in RAMs verwendet werden und sind vielversprechende Kandidaten für Speicherlösungen der nächsten Generation aufgrund einfacher Strukturen und ihrer Kompatibilität mit komplementären Metalloxid-Halbleiter-(Complementary Metal-Oxide-Semiconductor - CMOS)-Logikfertigungsprozessen.
Figurenliste
Aspekte der vorliegenden Offenbarung versteht man am besten aus der folgenden ausführlichen Beschreibung unter Heranziehung der begleitenden Figuren. Es wird betont, dass in Übereinstimmung mit der Standardpraxis der Industrie diverse Elemente eventuell nicht maßstabgerecht gezeichnet sind. Die Maße der diversen Merkmale können nämlich zur Klarheit der Besprechung willkürlich vergrößert oder verkleinert werden.

1 veranschaulicht eine dreidimensionale Ansicht einiger Ausführungsformen einer MTJ-Speicherzelle.
2 veranschaulicht ein Diagramm, das einige Ausführungsformen eines Speicherbauelements abbildet, das ein Array aus MTJ-Speicherzellen und dazu gehörende Leseschaltungen aufweist.
3 veranschaulicht ein Blockschaltbild für einige Ausführungsformen einer Leseschaltung, die in dem Speicherbauelement der 2 verwendet werden kann.
4A veranschaulicht ein Schaltbild für einige Ausführungsformen eines Datenwegs, die in dem Speicherbauelement der 2 verwendet werden können.
4B veranschaulicht ein Schaltbild für einige alternative Ausführungsformen eines Datenwegs, die in dem Speicherbauelement der 2 verwendet werden können.
Die 5 und 6 veranschaulichen Zeitdiagramme, die einige Ausführungsformen von Lesevorgängen für ein Speicherbauelement, wie das Speicherbauelement, das in den 3 bis 4B gezeigt ist, abbilden.
7 veranschaulicht ein Querschnittdiagramm, das einige Ausführungsformen eines Speicherbauelements, das ein MTJ-Speicherelement aufweist, zeigt.
8 veranschaulicht eine Draufsicht des Speicherbauelements der 7, wie durch die unterbrochenen Linien in 7 angegeben.
9 veranschaulicht ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zum Lesen des MTJ-Speicherbauelements.
10 zeigt eine beispielhafte Lastlinienanalyse einer seriellen Verbindung einer MTJ-Speicherzelle und einen in Durchlassrichtung betriebenen SCR, der für das Lesen des MTJ-Speicherelements verwendet wird.

AUSFÜHRLICHE BESCHREIBUNG
Die vorliegende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Umsetzen unterschiedlicher Merkmale dieser Offenbarung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Es sind dies natürlich nur Beispiele und sie bezwecken nicht, einschränkend zu sein. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal eventuell nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Referenzzeichen und/oder Referenzbuchstaben in den diversen Beispielen wiederholen. Diese Wiederholung soll der Einfachheit und der Klarheit dienen und schreibt selbst keine Beziehung zwischen den diversen besprochenen Ausführungsformen und/oder Konfigurationen vor.
Ferner können räumliche Referenzbegriffe, wie „unterhalb“, „unter“, „niedriger“, „oberhalb“, „ober“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder von Merkmalen mit einem oder mehr anderen Elementen oder Merkmalen, wie sie in den Fig. veranschaulicht sind, zu beschreiben. Die räumlichen Referenzbegriffe bezwecken, unterschiedliche Ausrichtungen des Bauelements beim Gebrauch oder Betrieb zusätzlich zu der Ausrichtung, die in den Fig. abgebildet ist, einzuschließen. Das Gerät kann anders ausgerichtet sein (um 90 Grad gedreht oder mit anderen Ausrichtungen), und die räumlichen Referenzdeskriptoren, die hierin verwendet werden, werden entsprechend ausgelegt.
Ein Magnettunnelübergang (Magnetic Tunneling Junction - MTJ) weist eine erste und eine zweite ferromagnetische Folie auf, die durch eine Tunnelsperrschicht getrennt sind. Eine der ferromagnetischen Folien (die oft „Referenzschicht“ genannt wird) weist eine fixe Magnetisierungsrichtung auf, während die andere ferromagnetische Folie (die oft eine „freie Schicht“ genannt wird) eine variable Magnetisierungsrichtung aufweist. Falls bei MTJs mit positiver Tunnel-Magnetoresistenz (Tunnel Magnetoresistance - TMR) die Magnetisierungsrichtungen der Referenzschicht und der freien Schicht in einer parallelen Ausrichtung liegen, tunneln die Elektronen wahrscheinlicher durch die Tunnelsperrschicht, so dass der MTJ in einem niederohmigen Zustand ist. Umgekehrt, falls die Magnetisierungsrichtungen der Referenzschicht und der freien Schicht in einer antiparallelen Ausrichtung liegen, tunneln Elektronen weniger wahrscheinlich durch die Tunnelsperrschicht, so dass der MTJ in einem hochohmigen Zustand ist. Der MTJ kann folglich zwischen zwei elektrischen Widerstandszuständen, einem ersten Zustand mit einem niedrigen Widerstand (Rp: die Magnetisierungsrichtungen der Referenzschicht und der freien Schicht sind parallel) und einem zweiten Zustand mit einem hohen Widerstand (R_AP : die Magnetisierungsrichtungen der Referenzschicht und der freien Schicht sind antiparallel) umgeschaltet werden. Es wird darauf verwiesen, dass MTJs auch eine negative TMR aufweisen können, zum Beispiel einen niedrigeren Widerstand für antiparallele Ausrichtung und einen höheren Widerstand für parallele Ausrichtung, und obwohl die folgende Beschreibung in dem Kontext von MTJs mit positiver TMR verfasst ist, versteht man, dass die vorliegende Offenbarung auch für MTJs mit negativer TMR gilt.
Aufgrund ihrer binären Beschaffenheit, werden MTJs in Speicherzellen verwendet, um digitale Daten zu speichern, wobei der niederohmige Zustand R_P einem ersten Datenzustand (zum Beispiel logisch „o“) entspricht, und der hochohmige Zustand R_AP einem zweiten Datenzustand (zum Beispiel logisch „1“) entspricht. Um Daten aus einer solchen MTJ-Speicherzelle zu lesen, kann der Widerstand R_MTJ des MTJ (der zwischen Rp und R_AP in Abhängigkeit von dem Datenzustand, der gespeichert wird, variieren kann), mit dem Widerstand einer Referenzzelle R_Ref verglichen werden (wobei R_Ref zum Beispiel konzipiert ist, um zwischen R_P und R_AP zu liegen, zum Beispiel ein Durchschnitt zu sein). Bei einigen Techniken wird eine gegebene Lesespannung V_Read an die MTJ-Speicherzelle und an die Referenzzelle angelegt. Diese Lesespannung resultiert darin, dass ein (I_MTJ ) Lesestrom durch den MTJ fließt, und dass ein Referenzstrom (I_Ref ) durch die Referenzzelle fließt. Falls der MTJ in einem parallelen Zustand ist, weist der Lesestrom I_MTJ einen ersten Wert (I_MTJ-P ) auf, der größer ist als I_Ref ; während, falls der MTJ in einem antiparallelen Zustand ist, der Lesestrom I_MTJ einen zweiten Wert (I_MTJ-AP) aufweist, der kleiner ist als I_Ref . Falls daher während eines Lesevorgangs I_MTJ größer ist als I_Ref , wird ein erster digitaler Wert (zum Beispiel „o“) aus der MTJ-Zelle gelesen. Andererseits, falls für den Lesevorgang I_MTJ kleiner ist als I_Ref , wird ein zweiter digitaler Wert (zum Beispiel „1“) aus der MTJ-Zelle gelesen.
Der MTJ-Lesevorgang kann jedoch gelegentlich auch kippen oder sich signifikant ändern, und die entsprechende Wahrscheinlichkeit wird eine Read-Disturb-Rate (RDR) genannt. Die RDR hängt wiederum von dem Ausmaß des Stroms (I_MTJ ), der durch den MTJ durchgeführt wird, und von der Dauer, während der er durchgeführt wird, ab. Obwohl ein großer Lesestrom gute Signaltrennung zwischen R_P und R_AP bereitstellen würde, kann ein großer Lesestrom unbeabsichtigt die freie Schicht in dem MTJ überschreiben. Ein Schreibstrom kann auch als ein Resultat des großen Lesestroms gesteigert werden. Ein großer Schreibstrom würde mehr Energieverlust bei dem Schreibvorgang einführen und könnte auch zu den Chancen eines MTJ-Versagens beitragen. Umgekehrt, auch wenn ein kleiner Lesestrom weniger wahrscheinlich die freie Schicht überschreiben würde, kann ein kleiner Lesestrom eine schlechte Signaltrennung zwischen R_P und R_AP bereitstellen. Da die Größe des MTJ verkleinert wird, steigt der Widerstand des MTJ und verschlimmert diese Lesevorgangsprobleme. Das Ausmaß des Stroms (I_MTJ ), der durch den MTJ durchgeführt wird, hängt von einer effektiven TMR der MTJ-Speicherzelle ab. Die effektive TMR wird nicht nur durch den Widerstand des MTJ beeinflusst, sondern auch durch den Widerstand des Schreibwegs, Zugriffstransistoren, Leseschaltung usw. Bei den Anwendungen könnte die effektive TMR viel niedriger sein (zum Beispiel nur ein Drittel) als die tatsächliche TMR des MTJ. Zusätzlich sind die Größen der MTJ-Zelle und des Referenzwiderstands verkleinert, und die Widerstände R_MTJ der MTJ-Zelle und des Referenzwiderstands Rref werden entsprechend für darauffolgende Technologieknoten vergrößert. Der Unterschied des Stroms zwischen der MTJ-Zelle und der Referenzzelle, das heißt ΔI (ΔI_P oder ΔI_AP jeweils für MTJ in P-Zustand und AP-Zustand) wird kleiner. Daher verschlechtert sich das erfasste Signal mit dem Fortschreiten der Technologieknoten phänomenal.
In Anbetracht des oben Stehenden stellt die vorliegende Offenbarung Leseschaltungen und Techniken zum Lesen von MTJ-Speicherzellen bereit, die ein Verhältnis für den Lesestrom zwischen dem P-Zustand und dem AP-Zustand des MTJ über ein Verhältnis hinaus verbessern, das durch eine effektive TMR eines MTJ-Arrays TMR_array ermöglicht wird, wodurch die Read-Disturb-Rate (RDR) verbessert und gleichzeitig der vorgeplante niedrige Schreibstrom aufrechterhalten wird. Ein oder mehrere nichtlineare Widerstände (Non-Linear Resistors - NLRs) werden zu dem Lesesystem hinzugefügt. Bei einigen Ausführungsformen ist ein erster nichtlinearer Widerstand (NLR) mit einer MTJ-Zelle in Reihe geschaltet, um die effektive TMR zu verbessern, indem ein größerer Widerstand bereitgestellt wird, wenn sich die MTJ-Zelle in einem hochohmigen Zustand (zum Beispiel AP-Zustand) befindet, und einen niedrigeren Widerstand, wenn sich die MTJ-Zelle in einem niederohmigen Zustand (zum Beispiel P-Zustand) befindet. Die effektive TMR kann konzipiert werden, um sogar noch größer zu sein als die TMR des MTJ selbst. Bei einigen weiteren Ausführungsformen kann auch ein zweiter nichtlinearer Widerstand (NLR) in Reihe mit einem Referenzwiderstand hinzugefügt werden, um die Lesbarkeit weiter zu verbessern. Bei einigen Ausführungsformen kann der nichtlineare Widerstand (NLR) einen stromgesteuerten negativen Widerstand, das heißt einen negativen S-Typ-Widerstand (NR) aufweisen. Eine beispielhafte IV-Kennlinie eines negativen S-Typ-Widerstands ist in 10 gezeigt. Der negative S-Typ-Widerstand kann ein Bauelement (zum Beispiel ein in Durchlassrichtung betriebener Thyristor, SCR, Diac, Triac usw.) oder eine äquivalente Subschaltung sein.
1 veranschaulicht einige Ausführungsformen einer Magnettunnelübergangs-(MTJ)-Speicherzelle 100, die mit diversen Lesetechniken, wie hierin bereitgestellt, verwendet werden kann. Die MTJ-Speicherzelle 100 weist ein Magnettunnelübergangs-(MTJ)-Speicherelement 102 und einen Zugriffstransistor 104 auf. Eine Bitleitung (BL) ist an einem Ende des MTJ-Speicherelements 102 gekoppelt, und eine Source-Leitung (SL) ist an einem entgegengesetzten Ende des MTJ-Speicherelements durch den Zugriffstransistor 104 gekoppelt. Das Anlegen einer zweckdienlichen Wortleitungs-(WL)-Spannung an eine Gate-Elektrode des Zugriffstransistors 104 koppelt daher das MTJ-Speicherelement 102 zwischen der BL und der SL und erlaubt es, eine Vorspannung über das MTJ-Speicherelement 102 durch die BL und die SL anzulegen. Durch Bereitstellen zweckdienlicher Vorspannbedingungen kann das MTJ-Speicherelement 102 folglich zwischen zwei elektrischen Widerstandszuständen, einem ersten Zustand mit einem niedrigen Widerstand (dem P-Zustand, Magnetisierungsrichtungen der Referenzschicht und der freien Schicht sind parallel) und einem zweiten Zustand mit einem hohen Widerstand (dem AP-Zustand, die Magnetisierungsrichtungen der Referenzschicht und der freien Schicht sind antiparallel) umgeschaltet werden, um Daten zu speichern.
Bei einigen Ausführungsformen umfasst das MTJ-Speicherelement 102 die Referenzschicht 106 und eine freie Schicht 108, die über der Referenzschicht 106 angeordnet und von der Referenzschicht 106 durch eine Sperrschicht 110 getrennt ist. Die Referenzschicht 106 ist eine ferromagnetische Schicht, die eine Magnetisierungsrichtung aufweist, die „fix“ ist. Als ein Beispiel kann die Magnetisierungsrichtung der Referenzschicht 106 „Aufwärts“ sein, das heißt senkrecht zu der Ebene der Referenzschicht 106, die entlang der z-Achse aufwärts zeigt. Die Sperrschicht 110, die sich in einigen Fällen als eine dünne dielektrische Schicht oder eine unmagnetische Metallschicht manifestieren kann, trennt die Referenzschicht 106 von der freien Schicht 108. Die Sperrschicht 110 kann eine Tunnelsperre sein, die dünn genug ist, um quantenmechanisches Tunneln von Strom zwischen der Referenzschicht 106 und der freien Schicht 108 zu erlauben. Bei einigen Ausführungsformen kann die Sperrschicht 110 eine amorphe Sperre umfassen, wie Aluminiumoxid (AlOx) oder Titanoxid (TiOx), oder eine kristalline Sperre, wie Manganoxid (MgO) oder einen Spinell (zum Beispiel MgA_l2O₄). Die freie Schicht 108 ist fähig, ihre Magnetisierungsrichtung zwischen einem von zwei Magnetisierungszuständen zu wechseln, die binären Datenzuständen, die in der Speicherzelle gespeichert sind, entsprechen. In einem ersten Zustand kann zum Beispiel die freie Schicht 108 eine „Aufwärts“-Magnetisierungsrichtung aufweisen, in der die Magnetisierung der freien Schicht 108 parallel zu der Magnetisierungsrichtung der Referenzschicht 106 ausgerichtet ist, wodurch das MTJ-Speicherelement 102 mit einem relativ niedrigen Widerstand versehen wird. In einem zweiten Zustand kann die freie Schicht 108 eine „Abwärts“-Magnetisierungsrichtung aufweisen, die mit der Magnetisierungsrichtung der Referenzschicht 106 ausgerichtet und zu ihr antiparallel ist, wodurch das MTJ-Speicherelement 102 mit einem relativ hohen Widerstand versehen wird. Die Magnetrichtungen, die hierin offenbart sind, könnten auch „gekippt“ oder in-Ebene sein (zum Beispiel in die x- und/oder die y-Richtung zeigen), statt aufwärts-abwärts in Abhängigkeit von der Umsetzung. Bei einigen Ausführungsformen kann die freie Schicht 108 magnetisches Metall umfassen, wie Eisen, Nickel, Cobalt, Bor und Legierungen davon zum Beispiel eine ferromagnetische freie CoFeB-Legierungsschicht. Obwohl diese Offenbarung weitgehend in Bezug auf MTJs beschrieben ist, muss man auch verstehen, dass sie an Spinvalve-Speicherelemente angewandt werden kann, die auch eine weichmagnetische Schicht, wie die freie Schicht 108 verwenden kann, und eine hartmagnetische Schicht, wie die Referenzschicht 106, und eine unmagnetische Sperre, die die hartmagnetische Schicht und die weichmagnetische Schicht trennt. Die Sperrschicht 110 eines Spinvalve ist typischerweise ein unmagnetisches Metall. Beispiele für unmagnetische Metalle weisen die folgenden auf, ohne auf sie beschränkt zu sein: Kupfer, Gold, Silber, Aluminium, Blei, Zinn, Titan und Zink; und/oder Legierungen, wie Messing und Bronze.
Eine synthetische antiferromagnetische (Synthetic Anti-Ferromagnetic - SyAF) Schicht 105 ist unter der Referenzschicht 106 oder an einer Seite der Referenzschicht 106, der freien Schicht 108 entgegengesetzt, angeordnet. Die SyAF-Schicht 105 besteht aus ferromagnetischen Materialien, die eingeschränkte oder „fixe“ Magnetisierungsrichtungen aufweisen. Diese „fixe“ Magnetisierungsrichtung kann in einigen Fällen durch Initialisieren von Exposition mit einem hochmagnetischen Feld, nachdem der gesamte Chip gefertigt wurde, erzielt werden. Als ein Beispiel kann die SyAF-Schicht 105 ein Paar von Pinning-Schichten umfassen, die eine erste Pinning-Schicht 114 und eine zweite Pinning-Schicht 118 aufweisen. Die erste Pinning-Schicht 114 und die zweite Pinning-Schicht 118 können entgegengesetzte Magnetisierungsrichtungen aufweisen, die mit der Magnetisierungsrichtung der Referenzschicht 106 ausgerichtet sind. Unter Verwenden desselben Beispiels wie oben, weist die erste Pinning-Schicht die gleiche „Aufwärts“-Magnetisierungsrichtung wie die Referenzschicht auf. Die zweite Pinning-Schicht hat eine entgegengesetzte „Abwärts“-Magnetisierungsrichtung ausgerichtet und ist zu der Magnetisierungsrichtung der Referenzschicht 106 antiparallel. Eine Zwischenschicht-Abstandhalterschicht 116 ist zwischen der ersten Pinning-Schicht 114 und der zweiten Pinning-Schicht 118 angeordnet. Die Zwischenschicht-Abstandhalterschicht 116 kann eine antiparallele Kopplungs-(Anti-Parallel-Coupling (APC)-Schicht sein, die eine Austauschkopplung (Interexchange Coupling - IEC) zwischen der ersten Pinning-Schicht 114 und der zweiten Pinning-Schicht 118 derart bewirkt, dass die erste Pinning-Schicht 114 und die zweite Pinning-Schicht 118 antiparallele Magnetrichtungen aufweisen und einander stabilisieren. Als ein Beispiel kann die Zwischenschicht-Abstandhalterschicht 116 Ruthenium (Ru) oder Iridium (Ir) umfassen. Die erste Pinning-Schicht 114 kann Cobaltschichten und Nickelschichten (Co/Ni)_m, eine über der anderen gestapelt, aufweisen. Die erste Pinning-Schicht 114 kann auch ein Cobalt-Palladium-Stapel (Co/Pd)_m oder ein Cobalt-Platin-Stapel (Co/Pt)_m sein, wobei m eine positive Ganzzahl sein kann. Die zweite Pinning-Schicht 118 kann eine Umkehrung der Zusammensetzungen der ersten Pinning-Schicht 114 mit derselben oder einer unterschiedlichen Menge an Schichten umfassen. Die zweite Pinning-Schicht 118 kann zum Beispiel Nickelschichten und Cobaltschichten (Ni/Co)_n, eine über der anderen gestapelt, oder Palladium-Cobalt-Stapel (Pd/Co)_n, oder Platin-Cobalt-Stapel (Pt/Co)_n aufweisen, wobei n eine positive Ganzzahl sein kann. Eine Übergangsschicht 112 kann zwischen der ersten Pinning-Schicht 114 und der Referenzschicht 106 angeordnet sein. Die Übergangsschicht 112 besteht aus unmagnetischen Materialien und ist als eine Pufferschicht, eine Gitteranpassungsschicht und/oder eine Diffusionssperre konfiguriert. Als ein Beispiel kann die Übergangsschicht 112 Tantal (Ta), Wolfram (W), Molybdän (Mo), Hafnium (Hf) oder CoFeW umfassen.
2 veranschaulicht gemäß einigen Ausführungsformen der vorliegenden Offenbarung ein Speicherbauelement 200, das eine Anzahl von MTJ-Speicherzellen 100 umfasst. Jede MTJ-Speicherzelle 100 weist ein MTJ-Speicherelement 102 und einen Zugriffstransistor 104 auf. Die MTJ-Speicherzellen 100 sind in M Spalten (Bits) und N Reihen (Wörter) eingerichtet und sind in 2 C_ROW-COLUM genannt. Wortleitungen (WL) erstrecken sich jeweils entlang von Reihen und sind mit Gate-Elektroden der Zugriffstransistoren 104 entlang der jeweiligen Reihen gekoppelt. Bitleitungen (BL) und Source-Leitungen (SL) erstrecken sich entlang jeweiliger Spalten, wobei die BL mit den freien Schichten der MTJ-Speicherelemente 102 gekoppelt sind, und die SL mit den Referenzschichten der MTJ-Speicherelemente 102 durch die Zugriffstransistoren 104 gekoppelt sind. In Reihe 1 des Speicherbauelements 200 bilden die Zellen C_1-1 bis C_M-1 ein M-Bit-Datenwort, auf das durch Aktivieren der Wortleitung WL₁ zugegriffen werden kann. Wenn WL₁ daher aktiviert wird, können Datenzustände zu den jeweiligen Zellen C_1-1 bis C_M-1 durch die Bitleitungen BL₁ bis BL_M und/oder durch Source-Leitungen SL₁ bis SL_M geschrieben oder von dort gelesen werden. Jede Spalte weist auch einen Abtastverstärker (S/A) auf, der verwendet wird, um einen gespeicherten Datenzustand aus einer Zelle der Spalte, auf die während eines Lesevorgangs zugegriffen wird, zu erfassen. Die Daten in den zugegriffenen Zellen werden unter Verwenden von Leseverstärkungsschaltungen 202 (S/A C₁ bis S/A C_M ), die jeweils mit den Spalten 1 bis M assoziiert sind, gelesen. Wenn zum Beispiel die WL₁ aktiviert ist (wobei andere WL deaktiviert sind), entwickeln die Bitleitungen (jeweils BL₁ bis BL_M ) jeweilige Vorspannungen, die den jeweiligen Datenzuständen, die in den zugegriffenen Speicherzellen (jeweils C_1-1 C_M-1 ) gespeichert sind, entsprechen; und die Abtastverstärker (jeweils S/A C₁ bis S/A CM) erfassen die Datenzustände aus den Bitleitungen (jeweils BL1 bis BL_M ).
Während eines typischen Schreibvorgangs zu Reihe 1 wird eine Spannung V_WL an die Wortleitung angelegt, wobei die V_WL typischerweise größer oder gleich ist wie eine Schwellenspannung der zugegriffenen Transistoren 104, wodurch die Zugriffstransistoren innerhalb der Reihe 1 eingeschaltet und die Bitleitungen BL1 bis BLM zu den MTJ-Speicherelementen 102 in den zugegriffenen Zellen (zum Beispiel den Speicherzellen C_1-1 bis C1-M) gekoppelt werden. Zweckdienliche Spannungen werden an die Bitleitungen BL₁ bis BL_M und Source-Leitungen SL₁ bis SL_M angelegt, wobei die Spannung jeder Bitleitung für einen Datenwert repräsentativ ist, der in die Speicherzelle, die mit dieser Bitleitung verbunden ist, zu schreiben ist. Während auf die Reihe1 zugegriffen wird, bleiben die Wortleitungen der anderen Reihen (WL₂ bis WL_N ) aus, so dass die MTJ-Speicherelemente der anderen Zellen isoliert bleiben und so dass zu ihnen weder geschrieben noch gelesen wird.
Während eines typischen Lesevorgangs der Reihe 1 wird die Spannung VWL wieder an die Wortleitung WL₁ angelegt, um die Zugriffstransistoren 104 einzuschalten und die Bitleitungen BL₁ bis BL_M mit den MTJ-Speicherelementen der zugegriffenen Zellen (C_1-1 bis C1-M) zu koppeln. Die MTJ-Speicherelemente entladen laden dann durch die Zugriffstransistoren 104 zu den Bitleitungen BL₁ bis BL_M basierend auf ihren gespeicherten Zuständen, wodurch veranlasst wird, dass sich die Bitleitungsspannungen BL₁ bis BL_M ändern. Die Menge, um die sich die Bitleitungsspannungen ändern, hängt von dem Zustand der MTJ-Speicherelemente 102, auf die zugegriffen wird, ab. Um zu bestimmen, ob der Zustand der MTJ-Speicherelemente, auf die zugegriffen wird, eine „1“ oder eine „0“ ist, ist eine Differenzeingangsklemme jedes Abtastverstärkers 202 mit der Bitleitung der Spalte gekoppelt (zum Beispiel ist S/A C₁ mit der Bitleitung BL₁ gekoppelt), und der andere Differenz-Abtastverstärkereingang ist mit einer Referenzspannung (zum Beispiel bei diesem Beispiel mit der Referenzbitleitung REFBL₁ ) gekoppelt. In Abhängigkeit davon, ob die Zellenbitleitung BL₁ bezüglich der Referenzspannung auf REFBL₁ hoch oder tief ist, gibt der Abtastverstärker eine „1“ oder eine „0“ zurück.
Man versteht, dass der Strom in Abhängigkeit von der Umsetzung in diverse Richtungen fließen kann. Bei einigen Ausführungsformen fließt Lesestrom von der BL zu der SL. Ein Rückwärtslesen kann jedoch bei anderen Ausführungsformen auftreten, bei welchen Lesestrom von der SL zu der BL fließt. Die gesamte MTJ-Struktur kann auch umgekehrt gefertigt werden, und wird ein Top-Pinning-MTJ genannt. Daher liegt die BL in dem Fall einer Top-Pinning-MTJ näher an der Referenzschicht 106, und die SL liegt näher an der freien Schicht 108.
3 veranschaulicht ein Blockschaltbild für einige Ausführungsformen einer Leseschaltung 300, die in dem Speicherbauelement 200 der 2 verwendet werden kann. Der Einfachheit halber ist eine MTJ-Speicherzelle 100 in 3 gezeigt, obwohl man versteht, dass zusätzliche Speicherzellen parallel zu der veranschaulichten MTJ-Speicherzelle 100 über eine Bitleitung BL und eine Source-Leitung SL in Übereinstimmung mit 2 eingerichtet werden können. Die Leseschaltung 300 umfasst eine Lesevorspannschaltung 302. Während eines Lesevorgangs stellt die Lesevorspannschaltung 302 eine Lesespannung V_read von der MTJ-Speicherzelle 100 zu einer Referenzzelle 100' bereit, und sie geben entsprechend ein Ausgangssignal aus. Eine Stromspiegelschaltung kann als eine Last der Lesevorspannschaltung verwendet werden. Ein Abtastverstärker 304 kann verwendet werden, um ein digitales Ausgangssignal zu erzeugen, indem Ausgangssignale der Lesevorspannschaltung 302 verarbeitet werden. Die Lesevorspannschaltung 302 kann einen Lesestrom I_MTJ , der durch die MTJ-Zelle 100 fließt, und einen Referenzstrom I_Ref , der durch die Referenzzelle fließt, abtasten und eine Abtastspannung V_{_mtj} sowie eine Referenzspannung V_{_ref} erzeugen, um sie in den Abtastverstärker 304 einzuspeisen. Eine Leseaktivierungsschaltung 308 kann einen Spannungspegel (zum Beispiel einen Spannungspegel auf der Bitleitung BL) während des Lesevorgangs hochziehen, und eine Pull-Down-Schaltung kann einen Spannungspegel (zum Beispiel einen Spannungspegel auf der Source-Leitung SL) während des Lesevorgangs herunterziehen.
Ein erstes nichtlineares Widerstands-(NRL)-Bauelement 310 ist mit der MTJ-Zelle 100 in Reihe geschaltet und stellt einen Übertragungsweg für den Lesestrom I_MTJ bereit. Das erste NLR-Bauelement 310 kann zwischen der Lesevorspannschaltung 302 und der Leseaktivierungsschaltung 306 angeschlossen sein. Das erste NLR-Bauelement 310 ist konfiguriert, um einen Widerstand bereitzustellen, der Anpassung für einen Strom bereitstellt, der durch die MTJ-Zelle 100 fließt. Bei solchen Ausführungsformen ist das erste NLR-Bauelement 310 ein negativer S-Typ-Widerstand (NR), wie ein in die Durchlassrichtung betriebener Thyristor (wie ein siliziumgesteuerter Gleichrichter (Silicon Control Rectifier - SCR)), Diac, Triac usw.
Bei einigen weiteren Ausführungsformen ist ein NLR-Bauelement 312 auch mit der Referenzzelle 100' in Reihe geschaltet und stellt Anpassung für einen Referenzstrom I_ref bereit. Das zweite NLR-Bauelement 312 kann zwischen der Lesevorspannschaltung 302 und der Leseaktivierungsschaltung 310 parallel zu dem ersten NLR-Bauelement 310 angeschlossen sein. Das zweite NLR-Bauelement 312 stellt eine Anpassung für den Referenzstrom I_REF derart bereit, dass der Referenzstrom I_REF in den Bereich zwischen dem Lesestrom des P-Zustands und des AP-Zustands fällt. Das zweite NLR-Bauelement 312 kann gleiche oder ähnliche Merkmale aufweisen wie das erste NLR-Bauelement 310. Als ein Beispiel sollte für einen negativen S-Typ-Widerstand (NR), wie einen in die Durchlassrichtung betriebenen Thyristor (zum Beispiel SCR, Diac, Triac usw.), eine in die Sperrrichtung betriebene Zenerdiode oder gleichwertige Transistorschaltungen kein Bedarf an NLR für die Referenzzelle bestehen, da die Trennung zwischen R_AP+R_NLR und R_P+r_NLR groß sein sollte; aber für eine herkömmliche in die Durchlassrichtung betriebene Diode (zum Beispiel pn-Diode, Schottky-Diode) oder eine gleichwertige Transistorschaltung sollte, da R_NLR und r_NLR ziemlich nahe liegen könnten, NLR auch in den Leseweg der Referenzzelle hinzugefügt werden.
Die 4A und 4B veranschaulichen schematische Ansichten von Datenwegen 400a und 400b des Speicherarrays ausführlicher. Der Datenweg 400a oder 400b entspricht einer einzigen Spalte des Speicherarrays der 2, obschon gemeinsam mit etwas zusätzlichen Standardschaltungen, die aus 2 der Einfachheit halber weggelassen wurden. Zur Klarheit ist der Datenweg 400a oder 400b mit nur einer einzigen MTJ-Speicherzelle 100 veranschaulicht, obwohl man versteht, dass zusätzliche Speicherzellen parallel zu der veranschaulichten MTJ-Speicherzelle 100 über BL und SL in Übereinstimmung mit 2 eingerichtet sein können.
Der Datenweg 400a weist einen MTJ-Stromweg 402 und einen Referenzstromweg 404 auf, die parallel zueinander zwischen V_DD und V_SS eingerichtet sind. Eine Lesevorspannschaltung 302 kann ein Differenzverstärker sein. Die Lesevorspannschaltung 302 kann eine Stromspiegelschaltung aufweisen, die Transistoren M3, M2 aufweist, die als eine Last für den MTJ-Stromweg 402 und den Referenzstromweg 404 verwendet werden. Die Transistoren M4 und M6 können durch dieselbe Eingangsspannung V4 von einem Equalizer getrieben werden. Eine Aktivierungsschaltung 306 kann Transistoren M5, M7 aufweisen, die jeweils einen Spannungspegel für den MTJ-Stromweg 402 und den Referenzstromweg 404 während des Lesevorgangs hochziehen. Eine Pull-Down-Schaltung 308 kann Transistoren M8, M10 aufweisen, die jeweils einen Spannungspegel für den MTJ-Stromweg 402 und den Referenzstromweg 404 während des Lesevorgangs hinunterziehen. Die Leseaktivierungsschaltung 306 und die Pull-Down-Schaltung 308 schalten die Leseschaltung ab, wenn der Lesevorgang nicht erforderlich ist. Ein Abtastverstärker 304 kann einen Differenzverstärker, der Transistoren M11 bis M15 aufweist, aufweisen. M13 und M14 werden von unterschiedlichen Spannungen V_{_mtj} und V_{_ref} getrieben. M12 und M11 dienen als Stromspiegellast. Die Spannungsausgänge von M13 und M14 werden an den jeweiligen Drain-Klemmen abgetastet. V01 wird zum Beispiel in einen Inverter gespeist, der als ein einfacher Abtastverstärker wirkt, die Wellenform formt und korrekte Polung des Ausgangs bei dieser Umsetzung sicherstellt. Der Abtastverstärker 304 ist konfiguriert, um einen Datenzustand aus der MTJ-Speicherzelle 100 durch Vergleichen einer Spannung (V_{_mtj} ), die von der Speicherzelle 100 geliefert wird, mit einer Referenzspannung (V_{_ref} ), die von einer Referenzspeicherzelle 100' geliefert wird, vergleichen. Basierend auf diesen Spannungen (V_{_mtj} , V_{_ref} ) stellt der Abtastverstärker 304 eine Ausgangsspannung (V_{_Out} ) bereit, die sich in einem von zwei Zuständen befinden, die eine logische „1“ oder eine logische „0“ darstellen, die in der zugegriffenen Speicherzelle 100 gespeichert war.
Der MTJ-Stromweg 402 weist einen ersten Stromspiegeltransistor M3, einen ersten Pull-Up-Leseaktivierungstransistor M7, die MTJ-Speicherzelle 100 (einschließlich eines MTJ-Speicherelements MTJ und eines ersten Zugriffstransistors M1) sowie einen ersten Pull-Down-Leseaktivierungstransistor M8 auf. Die Bitleitung (BL) und die Source-Leitung (SL) sind mit entgegengesetzten Enden der MTJ-Speicherzelle 100 gekoppelt. Die BL ist mit dem MTJ-Speicherelement MTJ gekoppelt, und die SL ist mit dem ersten Zugriffstransistor M1 gekoppelt und von dem MTJ-Speicherelement MTJ durch den ersten Zugriffstransistor M1 getrennt. Der Referenzstromweg 404 weist einen zweiten Stromspiegeltransistor M2; einen zweiten Pull-Up-Leseaktivierungstransistor M5; die Referenz-MTJ-Speicherzelle 100' (einschließlich eines Referenz-MTJ-Speicherelements Ref, das bei einigen Ausführungsformen als ein Widerstand mit einem fixen Widerstand umgesetzt werden kann, und eines zweiten Zugriffstransistors M9); und einen zweiten Pull-Down-Leseaktivierungstransistor M10 auf. Eine Referenzbitleitung (BL_Ref ) und eine Referenz-Source-Leitung (SL_Ref ), die Längen und Widerstände aufweisen, die im Wesentlichen gleich denjenigen der BL und der SL sind, sind an entgegengesetzten Enden der Referenz-MTJ-Speicherzelle 100' gekoppelt. Die BL_Ref ist mit dem Referenz-MTJ-Speicherelement Ref gekoppelt, und die SL_Ref ist mit dem zweiten Zugriffstransistor M9 gekoppelt und von dem Referenz-MTJ-Speicherelement Ref durch den zweiten Zugriffstransistor M9 getrennt.
Steuersignale werden zu einem Wortleitungsknoten und einem Leseaktivierungsknoten RE bereitgestellt, um Lese- und Schreibvorgänge zu erleichtern. Der Wortleitungsknoten WL kann durch eine Spannungsquelle V2 vorgespannt werden, und der Leseaktivierungsknoten RE kann durch eine Spannungsquelle V3 während Lese- und Schreibvorgängen vorgespannt werden. Der Wortleitungsknoten WL ist mit jeweiligen Gates des ersten Zugriffstransistors M1 und des zweiten Zugriffstransistors M9 gekoppelt. Der Leseaktivierungsknoten RE ist mit jeweiligen Gates der Pull-Up-Transistoren M7, M5 und der Pull-Down-Transistoren M8, M10 gekoppelt. Der Leseaktivierungsknoten RE ist während Schreibvorgängen typischerweise tief (zum Beispiel 0 Volt), und ist während Lesevorgängen typischerweise hoch (V_DD ).
Ein erstes NLR-Bauelement 310 ist mit dem MTJ-Stromweg 402 gekoppelt. Das erste NLR-Bauelement 310 kann in Reihe geschaltet und sich zwischen dem ersten Pull-Up-Leseaktivierungstransistor M7 und dem ersten Stromspiegeltransistor M3 befinden Das erste NLR-Bauelement 310 ist konfiguriert, um einen Widerstand bereitzustellen, der Anpassung für einen Strom bereitstellt, der durch den MTJ-Stromweg 402 fließt. Der Widerstand des ersten NLR-Bauelements 310 kann abnehmen, während die Spannung, die an das erste NLR-Bauelement 310 angelegt wird, steigt und kann daher eine effektive Tunnel-Magnetoresistenz (TMR) der MTJ-Speicherzelle steigern. Die TMR einer MTJ-Zelle ist definiert als (R_AP - R_P) / (R_Path + R_P + R_MOS)= (I_P - I_AP) / I_AP, wobei R_AP der elektrische Widerstand des MTJ-Elements in einem antiparallelen Zustand ist; R_P der Widerstand des MTJ-Elements in dem parallelen Zustand ist; R_Path der Widerstand des Schreibwegs ist; R_MOS der Widerstand des Zugriffstransistors ist; I_P der Strom in dem parallelen Zustand ist; und I_AP der Strom in dem antiparallelen Zustand ist.
Es wird ein MTJ mit positiver Tunnel-Magnetoresistenz (TMR) als Beispiel zur Veranschaulichung verwendet. Falls die Magnetisierungsrichtungen der Referenzschicht und der freien Schicht in einer parallelen Ausrichtung sind, ist der MTJ in einem niederohmigen Zustand (P-Zustand). Falls die Magnetisierungsrichtungen der Referenzschicht und der freien Schicht in einer antiparallelen Ausrichtung sind, ist der MTJ in einem hochohmigen Zustand (AP-Zustand). Das Einfügen des ersten NLR-Bauelements 310 steigert I_P und verringert Iap und steigert daher die TMR. Das erste NLR-Bauelement 310 stellt einen ersten Widerstand (r_nlr ) bereit, wenn der niederohmige Zustand P-Zustand gelesen wird, und einen zweiten Widerstand (R_nlr ), der größer ist als der erste Widerstand (r_nlr ), wenn der hochohmige Zustand AP-Zustand gelesen wird. Daher wird die Differenz zwischen I_p und I_ap erhöht. Die effektive TMR wird: {(R_AP - R_P) + (R_nlr - r_nlr)} / (R_Path + R_P + R_MOS + r_SD). Das Einfügen des ersten NLR-Bauelements 310 stellt auch mehr Marge zum Konzipieren der Referenzspeicherzelle 100' bereit. Der Referenzwiderstand R_ref wäre in einem Bereich zwischen R_AP+R_nlr und R_P+r_nlr, statt in einem kleineren Bereich zwischen R_AP und R_P . Die Referenzspeicherzelle 100' weist einen Referenzwiderstand auf, der größer ist als eine Summe des ersten Widerstands (Rp) der MTJ-Speicherzelle 100 und des ersten Widerstands (r_nlr ) des ersten NLR-Bauelements ₃₁₀, und kleiner als eine Summe des zweiten Widerstands (R_AP ) der MTJ-Speicherzelle 100 und des zweiten Widerstands (R_nlr ) des ersten NLR-Bauelements 310.
Zusätzlich reduziert das Einfügen des ersten NLR-Bauelements 310 die RDR für die Vorwärtsleserichtung, da der gelesene Strom für den AP-Zustand reduziert ist. Um dasselbe Laden für den P-Zustand aufrecht zu erhalten, muss die Lesespannung gesteigert werden. Es könnte mindestens die drei folgenden Arten geben: Steigern der V_read ; Steigern einer GateSpannung V_G des Zugriffstransistors; oder Steigern sowohl von V_Read als auch von V_G .
Auf ähnliche Art wird bei einigen weiteren Ausführungsformen ist ein zweites NLR-Bauelement 312 auch mit der Referenzzelle 100' in Reihe geschaltet und stellt Anpassung für einen Referenzstrom Iref bereit. Das zweite NLR-Bauelement 312 kann zwischen der Lesevorspannschaltung 302 und der Leseaktivierungsschaltung 306 parallel zu dem ersten NLR-Bauelement 310 angeschlossen sein. Das zweite NLR-Bauelement 312 kann gleiche oder ähnliche Merkmale aufweisen wie das erste NLR-Bauelement 310.
4B zeigt den Datenweg 400b. Verglichen mit dem Datenweg 400a in 4A ist das zweite NLR-Bauelement 312 nicht anwesend. Daher ist M4 mit M5 verbunden, während M6 von M7 durch das erste NLR-Bauelement 310 getrennt ist. Als ein Beispiel sollte für einen negativen S-Typ-Widerstand (NR), wie einen in die Durchlassrichtung betriebenen Thyristor (zum Beispiel SCR, Diac, Triac usw.), eine in die Sperrrichtung betriebene Zenerdiode oder gleichwertige Transistorschaltungen, kein Bedarf an NLR für die Referenzzelle 100' bestehen, da die Trennung zwischen R_AP+R_NLR und R_P+r_NLR groß sein sollte; aber für eine herkömmliche in die Durchlassrichtung betriebene Diode (zum Beispiel pn-Diode, Schottky-Diode) oder eine gleichwertige Transistorschaltung sollte, da R_NLR und r_NLR ziemlich nahe liegen könnten, ein NLR auch in den Leseweg der Referenzzelle hinzugefügt werden.
Unter Bezugnahme auf 5, wird eine Beschreibung einiger Ausführungsformen davon, wie die Datenwege 400a, 400b während Lesevorgängen arbeiten können, in Zusammenhang mit einem Timing-/Wellenformdiagramm bereitgestellt. 5 zeigt Wellenformen für zwei Lesevorgänge auf einer einzigen MTJ-Speicherzelle, die über einer anderen überlagert ist, um zu zeigen, wie sich der Strom- und der Spannungspegel zueinander verhalten. 6 zeigt zum Vergleich Wellenformen für zwei Lesevorgänge eines Lesevorgangs ohne ein NLR-Bauelement. Für einen ersten Lesevorgang ist der MTJ in einem parallelen Zustand, so dass der erste Lesevorgang eine niedrige Spannung (zum Beispiel logisch „o“) zurückgibt. Für den zweiten Lesevorgang ist der MTJ in einem antiparallelen Zustand, so dass der zweite Lesevorgang eine hohe Spannung (zum Beispiel logisch „1“) zurückgibt. Wie in 5 und 6 gezeigt, ist, wenn V(re) aktiv ist, um den Lesevorgang zu aktivieren, V(scr_gate) aktiv und V_mtj ändert sich als Reaktion auf I(Mtj). SA kann V_{_out} gemäß V01 erzeugen, die dann als Reaktion auf V_{_mtj} geändert wird. Für eine Vergleichsschaltung ohne NLR-Bauelemente, die in 6 gezeigt ist, beträgt I_P 50,6 µA; I_AP beträgt, 1 µA, und daher liegt eine abgetastete TMR um 14,74 %. Eine Lesezeit beträgt etwa 7,4 ns. Die SCR-Gatespannung wird abgestimmt, um sicherzustellen, dass P-Zustand-Strom I_P für den Vergleichszweck gleich ist. Aus simulierten Wellenformen, die in 6 gezeigt sind, beträgt I_P bei dem offenbarten Lesevorgang 50,4 µA; IAP beträgt 32,9 µA, und daher beträgt die abgetastete TMR um 53,19 %. Aus den Wellenformen ist auch ersichtlich, dass eine Lesezeit etwa 5,4 ns beträgt. Daher ist der AP-Zustand-Strom I_AP des offenbarten Lesevorgangs der 5 reduziert, und die TMR für die vorgeschlagene Schaltung ist im Vergleich zu der des Lesevorgangs der 6 relativ hoch. Die offenbarte Schaltung kann auch Lesevorgänge mit höherer Lesegeschwindigkeit ausführen.
7 veranschaulicht eine Querschnittansicht einiger Ausführungsformen einer integrierten Schaltung 700, die MTJs-Speicherelemente 102a, 102b aufweist, die in einer Interconnect-Struktur 704 der integrierten Schaltung 700 angeordnet sind. Die integrierte Schaltung 700 weist ein Substrat 706 auf. Das Substrat 706 kann zum Beispiel ein Bulk-Substrat sein (zum Beispiel ein Bulk-Siliziumsubstrat), oder ein Silizium-auf-Isolator-(Semiconductor-On-Insulator - SOI)-Substrat. Die veranschaulichte Ausführungsform bildet einen oder mehrere Flachgrabenisolations-(Shallow Trench Isolation - STI)-Bereiche 708 ab, die einen mit Dielektrikum gefüllten Graben innerhalb des Substrats 706 aufweisen können.
Zwei Zugriffstransistoren 710, 712 sind zwischen den STI-Bereichen 708 angeordnet. Die Zugriffstransistoren 710, 104 weisen jeweils Zugriffs-Gate-Elektroden 714, 716; jeweils Zugriffs-Gate-Dielektrika 718, 720; Zugriffs-Seitenwandabstandhalter 722 und Source-/Drain-Bereiche 724 auf. Die Source-/Drain-Bereiche 724 sind innerhalb des Substrats 706 zwischen den Zugriffs-Gate-Gateelektroden 714, 716 und den STI-Bereichen 708 angeordnet und sind dotiert, um einen ersten Leitfähigkeitstyp aufzuweisen, der einem zweiten Leitfähigkeitstyp eines Kanalbereichs jeweils unter den Gate-Dielektrika 718, 720 entgegengesetzt ist. Die Wortleitungs-Gate-Elektroden 714, 716 können zum Beispiel dotiertes Polysilizium oder ein Metall, wie Aluminium, Kupfer oder Kombinationen davon sein. Die Wortleitungs-Gate-Dielektrikum 718, 720 können zum Beispiel ein Oxid, wie Siliziumdioxid oder ein dielektrisches High-κ-Material sein. Die Wortleitungs-Seitenwandabstandhalter 722 können zum Beispiel aus Siliziumnitrid (zum Beispiel Si₃N₄) hergestellt sein.
Die Interconnect-Struktur 704 ist über dem Substrat 706 eingerichtet und koppelt Bauelemente (zum Beispiel die Transistoren 710, 104) miteinander. Die Interconnect-Struktur 704 weist eine Vielzahl von IMD-Schichten 726, 728, 730 und eine Vielzahl von Metallisierungsschichten 732, 734, 736 auf, die übereinander auf abwechselnde Art geschichtet sind. Die IMD-Schichten 726, 728, 730 können zum Beispiel aus einem Low-κ-Dielektrikum bestehen, wie aus undotiertem Silikatglas, oder aus einem Oxid, wie Siliziumdioxid. Die Metallisierungsschichten 732, 734, 736 weisen Metallleitungen 738, 740, 742 auf, die innerhalb von Gräben gebildet sind, und die aus einem Metall, wie Kupfer oder Aluminium, hergestellt sein können. Kontakte 744 erstrecken sich von der unteren Metallisierungsschicht 732 zu den Source-/Drain-Bereichen 724 und/oder Gate-Elektroden 714, 716; und Durchkontaktierungen 746 erstrecken sich zwischen den Metallisierungsschichten 732, 734, 736. Die Kontakte 744 und die Durchkontaktierungen 746 erstrecken sich durch die Dielektrikum-Schutzschichten 750, 752 (die aus einem dielektrischen Material hergestellt sein können und als Ätzstoppschichten während der Fertigung wirken können). Die Dielektrikum-Schutzschichten 750, 752 können aus einem dielektrischen extremen Low-κ-Material, wie zum Beispiel SiC, hergestellt sein. Die Kontakte 744 und die Durchkontaktierungen 746 können aus Metall, wie zum Beispiel aus Kupfer oder Wolfram, hergestellt werden.
Die MTJ-Speicherelemente 102a, 102b, die konfiguriert sind, um jeweilige Datenzustände zu speichern, sind innerhalb der Interconnect-Struktur 704 zwischen benachbarten Metallschichten eingerichtet. Das MTJ-Speicherelement 102a weist einen MTJ auf, der eine Pinning-Schicht 114, eine metallische Zwischenschicht 116, eine Referenzschicht 106, eine Sperrschicht 110 und eine freie Schicht 108 aufweist.
8 bildet einige Ausführungsformen einer Draufsicht der integrierten Schaltung 700 der 7, wie in den Abrisslinien, die in den 7 und 8 gezeigt sind, ab. Wie man sieht, können die MTJ-Speicherelemente 102a, 102b eine quadratische/rechteckige oder kreisförmige/elliptische Form aufweisen, wenn sie bei einigen Ausführungsformen von oben betrachtet werden. Bei anderen Ausführungsformen können jedoch zum Beispiel aufgrund der Zweckmäßigkeit bei vielen Ätzprozessen die Ecken der veranschaulichten Quadratform gerundet werden, was darin resultiert, dass die MTJ-Speicherelemente 102a, 102b eine Quadratform mit gerundeten Ecken oder eine Kreisform aufweisen. Die MTJ-Speicherelemente 102a, 102b sind jeweils über Metallleitungen 740 eingerichtet und weisen bei einigen Ausführungsformen obere Abschnitte in direkter elektrischer Verbindung jeweils mit den Metallleitungen 742 ohne Durchkontaktierungen oder Kontakte dazwischen auf. Bei anderen Ausführungsformen koppeln Durchkontaktierungen oder Kontakte den oberen Abschnitt mit den Metallleitungen 742.
9 veranschaulicht ein Ablaufdiagramm 900 einiger Ausführungsformen eines Verfahrens zum Lesen aus einer MTJ-Speicherzelle.
Bei Schritt 902 wird ein Speicherbauelement bereitgestellt. Das Speicherbauelement weist einen Magnettunnelübergangs-(MTJ)-Stromweg und einen Referenzstromweg parallel zu dem MTJ-Stromweg auf. Der MTJ-Stromweg umfasst eine MTJ-Speicherzelle, die mit einem nichtlinearen Widerstandsbauelement in Reihe geschaltet ist. Bei einigen Ausführungsformen kann dieses Speicherbauelement zum Beispiel dem Speicherbauelement und dem Datenweg, die in den 1 bis 4B veranschaulicht sind, entsprechen.
Bei Schritt 904 wird eine Lesespannung (V_READ ) bereitgestellt, um einen MTJ-Strom (I_MTJ ) durch den MTJ-Stromweg zu erzeugen, und einen Referenzstrom (I_REF ) durch den Referenzstromweg zu erzeugen. Bei einigen Ausführungsformen kann der MTJ-Strom zum Beispiel dem Signal I_MTJ in 5 entsprechen, und der Referenzstrom kann zum Beispiel dem Signal I_Ref in 5 entsprechen.
Bei Schritt 906 werden der Referenzstrom IREF und der MTJ-Strom I_MTJ miteinander verglichen, um einen Zustand der MTJ-Speicherzelle zwischen einem ersten Datenzustand, der einen ersten Widerstand aufweist, und einem zweiten Datenzustand, der einen zweiten Widerstand aufweist, zu bestimmen. Der erste Datenzustand unterscheidet sich von dem zweiten Datenzustand.
Bei Schritt 908 wird ein Differenzstrom zwischen dem Speicherstromweg und dem Referenzstromweg abgetastet. Ein Spannungserfassungssignal wird basierend auf dem abgetasteten Differenzstrom erfasst.
Bei Schritt 910 wird das Spannungserfassungssignal puffergespeichert, um ein digitales Signal auszugeben, das einen Datenzustand des MTJ-Speicherbauelements angibt.
10 zeigt eine beispielhafte Lastlinienanalyse einer seriellen Verbindung einer MTJ-Speicherzelle 100 und ein in Durchlassrichtung betriebenes SCR-Bauelement als das erste NLR-Bauelement 310. Die Ruhepunkte für den P-Zustand und den AP-Zustand der MTJ-Speicherzelle sind in der Figur als V₁/R_P und V₁/R_AP gezeigt. Die IV-Kennlinie eines Bauelements mit negativem Widerstand, das das SCR-Bauelement aufweist, weist einen Bereich auf, in dem für die Differenzerhöhung der Spannung zu einer Differenzverringerung des Stroms durch das Bauelement und umgekehrt proportional ist, das heißt dass die IV-Charakteristiken eine negative Steigung aufweisen. Zu bemerken ist, dass diese Bereichssteigung negativer Steigung unbeständig ist. Die Bauelementbetriebspunkte liegen daher in dem Bereich der positiven Steigungen zu jeder Seite des Bereichs mit negativer Steigung. Die Betriebspunkte für den P-Zustand und den AP-Zustand werden ausgewählt, um unterschiedliche Bereiche zu jeder Seite des negativen Bereichs zu sein. Andere NLR-Bauelemente, die für den offenbarten Leseweg verwendet werden, können ähnlich arbeiten. Das SCR-Bauelement bietet geringen Widerstand r_SCR für den P-Zustand des MTJ, während das SCR-Bauelement hohen WiderstandR_SCR für den AP-Zustand bietet. Der Nettowiderstand zwischen der Lesespannung und der Masse für den P-Zustand und den AP-Zustand werden folglich jeweils: R_Path + R_P + R_MOS + r_SCR und R_Path + R_AP + R_MOS + R_SCR. Folglich beträgt die effektive TMR (R_AP - R_P) / (R_Path + R_P + R_MOS) ohne SCR. Während die neue effektive TMR {(R_AP - R_P) + (R_SCR - r_SCR)} / (R_Path + R_P + R_MOS + r_SCR) nach dem Hinzufügen von SCR beträgt. Dadurch kann die effektive TMR verbessert werden und macht es daher viel leichter, die Differenz der Leseströme für den P-Zustand und den AP-Zustand zu erfassen.
Bei einigen Ausführungsformen stellt die vorliegende Anmeldung daher ein Speicherbauelement bereit. Das Speicherbauelement weist einen Magnettunnelübergangs-(MTJ)-Stromweg auf. Der MTJ-Stromweg weist einen ersten Stromspiegeltransistor, einen ersten Pull-Up-Leseaktivierungstransistor, eine MTJ-Speicherzelle, einen ersten Pull-Down-Leseaktivierungstransistor und ein erstes nichtlineares Widerstandsbauelement auf. Die MTJ-Speicherzelle weist ein MTJ-Speicherelement und einen ersten Zugriffstransistor auf. Eine Bitleitung ist zwischen dem ersten Pull-Up-Leseaktivierungstransistor und der MTJ-Speicherzelle gekoppelt. Eine Source-Leitung ist zwischen dem MTJ-Speicherelement und dem ersten Pull-Down-Leseaktivierungstransistor gekoppelt. Das erste nichtlineare Widerstandsbauelement ist in Reihe geschaltet und befindet sich zwischen dem ersten Pull-Up-Leseaktivierungstransistor und dem ersten Stromspiegeltransistor. Das erste nichtlineare Widerstandsbauelement ist konfiguriert, um einen ersten Widerstand bereitzustellen, wenn eine erste Spannung angelegt wird, und einen zweiten Widerstand, der größer ist als der erste Widerstand, wenn eine zweite Spannung, die kleiner ist als die erste Spannung, angelegt wird.
Bei anderen Ausführungsformen stellt die vorliegende Anmeldung ein Speicherbauelement bereit. Das Speicherbauelement weist einen Magnettunnelübergangs-(MTJ)-Stromweg und einen Referenzstromweg auf. Der MTJ-Stromweg weist einen ersten Stromspiegeltransistor, einen ersten Pull-Up-Leseaktivierungstransistor, eine MTJ-Speicherzelle, einen ersten Pull-Down-Leseaktivierungstransistor auf. Eine Source-Leitung ist zwischen der MTJ-Speicherzelle und dem ersten Pull-Down-Leseaktivierungstransistor gekoppelt. Eine Bitleitung ist zwischen dem ersten Pull-Up-Leseaktivierungstransistor und der MTJ-Speicherzelle gekoppelt. Der Referenzstromweg ist mit dem MTJ-Stromweg parallel geschaltet. Der Referenzstromweg weist einen zweiten Stromspiegeltransistor, einen zweiten Pull-Up-Leseaktivierungstransistor, eine Referenzspeicherzelle und einen zweiten Pull-Down-Leseaktivierungstransistor auf. Eine Referenzbitleitung ist zwischen dem zweiten Pull-Up-Leseaktivierungstransistor und der Referenzspeicherzelle gekoppelt. Eine Referenz-Source-Leitung ist zwischen der Referenzspeicherzelle und dem zweiten Pull-Down-Leseaktivierungstransistor gekoppelt. Ein erstes nichtlineares Widerstandsbauelement ist zwischen dem ersten Pull-Up-Leseaktivierungstransistor und dem ersten Stromspiegeltransistor gekoppelt. Das erste nichtlineare Widerstandsbauelement ist konfiguriert, um eine effektive Tunnel-Magnetoresistenz (TMR) des MTJ-Stromwegs zu steigern.
Bei noch anderen Ausführungsformen stellt die vorliegende Offenbarung ein Verfahren zum Lesen aus einem Speicherbauelement bereit. Das Verfahren weist das Bereitstellen eines Magnettunnelübergangs-(MTJ)-Stromwegs und eines Referenzstromwegs parallel zu dem MTJ-Stromweg auf, wobei der MTJ-Stromweg eine MTJ-Speicherzelle umfasst, die mit einem nichtlinearen Widerstandsbauelement in Reihe geschaltet ist. Das Verfahren weist ferner das Bereitstellen einer Lesespannung (V_READ ) auf, um einen MTJ-Strom (I_MTJ ) durch den MTJ-Stromweg zu erzeugen, und einen Referenzstrom (I_REF ) durch den Referenzstromweg zu erzeugen. Das Verfahren weist ferner das Vergleichen des Referenzstroms IREF und des MTJ-Strom I_MTJ miteinander auf, um einen Zustand der MTJ-Speicherzelle zwischen einem ersten Datenzustand, der einen ersten Widerstand aufweist, und einem zweiten Datenzustand, der einen zweiten Widerstand aufweist, zu bestimmen. Der erste Datenzustand unterscheidet sich von dem zweiten Datenzustand.
Oben Stehendes umreißt die Merkmale mehrerer Ausführungsformen derart, dass der Fachmann die Aspekte der vorliegenden Offenbarung besser versteht. Der Fachmann sollte zu schätzen wissen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Konzipieren oder Ändern anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der Ausführungsformen, die hier eingeführt werden, verwenden kann. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Schutzbereich der vorliegenden Offenbarung abweichen, und dass er diverse Änderungen, Ersetzungen und Abänderungen hier ohne Abweichen vom Geist und Schutzbereich der vorliegenden Offenbarung ausführen kann.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62751994 [0001]

Claims

Speichervorrichtung, die Folgendes umfasst:
einen Magnettunnelübergangs-(MTJ)-Stromweg, wobei der MTJ-Stromweg Folgendes umfasst: einen ersten Stromspiegeltransistor; einen ersten Pull-Up-Leseaktivierungstransistor, der mit dem ersten Stromspiegeltransistor in Reihe geschaltet ist; eine MTJ-Speicherzelle, die mit dem ersten Pull-Up-Leseaktivierungstransistor in Reihe geschaltet ist und ein MTJ-Speicherelement und einen ersten Zugriffstransistor aufweist; einen ersten Pull-Down-Leseaktivierungstransistor, der mit der MTJ-Speicherzelle in Reihe geschaltet ist; und eine erste nichtlineare Widerstandsvorrichtung, die in Reihe geschaltet ist und sich zwischen dem ersten Pull-Up-Leseaktivierungstransistor und dem ersten Stromspiegeltransistor befindet, wobei die erste nichtlineare Widerstandsvorrichtung konfiguriert ist, um einen ersten Widerstand bereitzustellen, wenn eine erste Spannung angelegt wird, und eine zweite Spannung, die größer ist als die erste Spannung, wenn eine zweite Spannung, die kleiner ist als die erste Spannung angelegt wird.
Speichervorrichtung nach Anspruch 1, wobei die erste nichtlineare Speichervorrichtung ein negativer S-Typ-Widerstand oder eine äquivalente Subschaltung ist.
Speichervorrichtung nach Anspruch 1 oder 2, wobei die erste nichtlineare Widerstandsvorrichtung ein siliziumgesteuerter Gleichrichter (SCR) oder ein Triac ist.
Speichervorrichtung nach einem der vorstehenden Ansprüche, die ferner Folgendes umfasst: einen Referenzstromweg parallel zu dem MTJ-Stromweg, wobei der Referenzstromweg Folgendes umfasst: einen zweiten Stromspiegeltransistor; einen zweiten Pull-Up-Leseaktivierungstransistor, der mit dem zweiten Stromspiegeltransistor in Reihe geschaltet ist; eine Referenzspeicherzelle, die ein Referenz-MTJ-Speicherelement und einen zweiten Zugriffstransistor aufweist; einen zweiten Pull-Down-Leseaktivierungstransistor; und einen zweite nichtlineare Widerstandsvorrichtung, die zwischen dem zweiten Pull-Up-Leseaktivierungstransistor und dem zweiten Stromspiegeltransistor gekoppelt ist.
Speichervorrichtung nach Anspruch 4, die ferner Folgendes umfasst: einen Abtastverstärker, der eine erste Eingangsklemme und eine zweite Eingangsklemme aufweist, die konfiguriert sind, um ein Differenzeingangssignal zu empfangen, wobei die erste Eingangsklemme mit einem ersten Knoten auf dem MTJ-Stromweg gekoppelt ist, und die zweite Eingangsklemme mit einem zweiten Knoten auf dem Referenzstromweg gekoppelt ist.
Speichervorrichtung nach Anspruch 4 oder 5, wobei der erste Knoten des MTJ-Stromwegs, mit dem die erste Eingangsklemme des Abtastverstärkers gekoppelt ist, zwischen dem ersten Stromspiegeltransistor und dem ersten Pull-Up-Leseaktivierungstransistor liegt.
Speichervorrichtung nach einem der vorstehenden Ansprüche 4 bis 6, wobei der zweite Knoten des MTJ-Stromwegs, mit dem die zweite Eingangsklemme des Abtastverstärkers gekoppelt ist, zwischen dem zweiten Stromspiegeltransistor und dem zweiten Pull-Up-Leseaktivierungstransistor liegt.
Speichervorrichtung nach einem der vorstehenden Ansprüche, wobei die MTJ-Speicherzelle konfiguriert ist, um zwischen einem ersten Datenzustand und einem zweiten Datenzustand umzuschalten, wobei der erste Datenzustand einen ersten Widerstand aufweist, und der zweite Datenzustand einen zweiten Widerstand, der größer ist als der erste Widerstand, aufweist.
Speichervorrichtung nach einem der vorstehenden Ansprüche, wobei eine Source-Leitung zwischen dem MTJ-Speicherelement und dem ersten Pull-Down-Leseaktivierungstransistor gekoppelt ist, und wobei eine Bitleitung zwischen dem ersten Pull-Up-Leseaktivierungstransistor und der MTJ-Speicherzelle gekoppelt ist.
Speichervorrichtung nach einem der vorstehenden Ansprüche, wobei das MTJ-Speicherelement Folgendes umfasst: eine ferromagnetische freie Schicht, die mit der Bitleitung verbunden ist; eine ferromagnetische Referenzschicht, die mit der Source-Leitung verbunden ist; und eine unmagnetische Sperrschicht, die zwischen der ferromagnetischen Referenzschicht und der ferromagnetischen freien Schicht angeordnet ist und diese trennt.
Speichervorrichtung, die Folgendes umfasst: einen Magnettunnelübergangs-(MTJ)-Stromweg, der einen ersten Stromspiegeltransistor, einen ersten Pull-Up-Leseaktivierungstransistor, eine MTJ-Speicherzelle und einen ersten Pull-Down-Leseaktivierungstransistor umfasst, wobei eine Source-Leitung zwischen der MTJ-Speicherzelle und dem ersten Pull-Down-Leseaktivierungstransistor gekoppelt ist; und wobei eine Bitleitung zwischen dem ersten Pull-Up-Leseaktivierungstransistor und der MTJ-Speicherzelle gekoppelt ist; einen Referenzstromweg parallel zu dem MTJ-Stromweg, wobei der Referenzstromweg einen zweiten Stromspiegeltransistor, einen zweiten Pull-Up-Leseaktivierungstransistor, eine Referenzspeicherzelle und einen zweiten Pull-Down-Leseaktivierungstransistor umfasst, wobei eine Referenzbitleitung zwischen dem zweiten Pull-Up-Leseaktivierungstransistor und der Referenzspeicherzelle gekoppelt ist, und wobei eine Referenz-Source-Leitung zwischen der Referenzspeicherzelle und dem zweiten Pull-Down-Leseaktivierungstransistor gekoppelt ist; und eine erste nichtlineare Widerstandsvorrichtung in dem MTJ-Stromweg zwischen dem ersten Pull-Up-Leseaktivierungstransistor und dem ersten Stromspiegeltransistor gekoppelt ist, wobei die erste nichtlineare Widerstandsvorrichtung konfiguriert ist, um eine effektive Tunnel-Magnetoresistenz (TMR) des MTJ-Stromwegs zu steigern.
Speichervorrichtung nach Anspruch 11, wobei die erste nichtlineare Speichervorrichtung einen negativen S-Typ-Widerstand umfasst.
Speichervorrichtung nach Anspruch 11 oder 12, wobei der Referenzstromweg ferner eine zweite nichtlineare Widerstandsvorrichtung umfasst, die zwischen dem zweiten Pull-Up-Leseaktivierungstransistor und dem zweiten Stromspiegeltransistor gekoppelt ist.
Speichervorrichtung nach einem der vorstehenden Ansprüche 11 bis 13, wobei die MTJ-Speicherzelle konfiguriert ist, um zwischen einem ersten Datenzustand und einem zweiten Datenzustand umzuschalten, wobei der erste Datenzustand einen ersten Widerstand (Rp) aufweist, und der zweite Datenzustand einen zweiten Widerstand (R_AP), der größer ist als der erste Widerstand, aufweist. wobei die erste nichtlineare Widerstandsvorrichtung konfiguriert ist, um einen ersten Widerstand (r_nlr) bereitzustellen, wenn der erste Datenzustand gelesen wird, und einen zweiten Widerstand (R_nlr), der größer ist als der erste Widerstand (r_nlr), wenn der zweite Datenzustand gelesen wird.
Speichervorrichtung nach Anspruch 14, wobei die Referenzspeicherzelle einen Referenzwiderstand aufweist, der größer ist als eine Summe des ersten Widerstands (Rp) der MTJ-Speicherzelle und des ersten Widerstands (r_nlr) des ersten nichtlinearen Widerstands; und wobei die Referenzspeicherzelle einen Referenzwiderstand aufweist, der kleiner ist als eine Summe des zweiten Widerstands (R_AP) der MTJ-Speicherzelle und des zweiten Widerstands (R_nlr) des ersten nichtlinearen Widerstands.
Speichervorrichtung nach einem der vorstehenden Ansprüche 11 bis 15, die ferner Folgendes umfasst: einen Abtastverstärker, der eine erste Eingangsklemme und eine zweite Eingangsklemme aufweist, die konfiguriert sind, um ein Differenzeingangssignal zu empfangen, wobei die erste Eingangsklemme mit der MTJ-Speicherzelle gekoppelt ist, und die zweite Eingangsklemme mit der Referenzspeicherzelle gekoppelt ist.
Verfahren zum Lesen aus einer MTJ-Speichervorrichtung, das Folgendes umfasst: Bereitstellen eines Magnettunnelübergangs-(MTJ)-Stromwegs und eines Referenzstromwegs parallel zu dem MTJ-Stromweg, wobei der MTJ-Stromweg eine MTJ-Speicherzelle umfasst, die mit einer nichtlinearen Widerstandsvorrichtung in Reihe geschaltet ist. Bereitstellen einer Lesespannung (V_READ), um einen MTJ-Strom (I_MTJ) durch den MTJ-Stromweg zu erzeugen, und einen Referenzstrom (I_REF) durch den Referenzstromweg zu erzeugen; und Vergleichen des Referenzstroms IREF und des MTJ-Stroms I_MTJ miteinander, um einen Zustand der MTJ-Speicherzelle zwischen einem ersten Datenzustand, der einen ersten Widerstand aufweist, und einem zweiten Datenzustand, der einen zweiten Widerstand aufweist, zu bestimmen, wobei der erste Datenzustand von dem zweiten Datenzustand unterschiedlich ist.
Verfahren nach Anspruch 17, das ferner Folgendes umfasst: Erfassen eines Differenzstroms zwischen dem Speicherstromweg und dem Referenzstromweg, und Bereitstellen eines Spannungserfassungssignals basierend auf dem abgetasteten Differenzstrom; und Pufferspeichern des Spannungserfassungssignals, um ein digitales Signal auszugeben, das einen Datenzustand der MTJ-Speichervorrichtung angibt.
Verfahren nach Anspruch 17 oder 18, wobei die erste nichtlineare Widerstandsvorrichtung einen ersten Widerstand (r_nlr) bereitstellt, wenn die MTJ-Speichervorrichtung in einem niederohmigen Zustand ist, und einen zweiten Widerstand (R_nlr), der größer ist als der erste Widerstand (r_nlr), wenn die MTJ-Speichervorrichtung in einem niederohmigen Zustand ist.
Verfahren nach einem der vorstehenden Ansprüche 17 bis 19, wobei Betriebspunkte der ersten nichtlinearen Widerstandsvorrichtung für den ersten Datenzustand und den zweiten Datenzustand ausgewählt sind, um unterschiedliche Bereiche zu jeder Seite eines negativen Bereichs einer IV-Kennlinie der ersten nichtlinearen Widerstandsvorrichtung zu sein.