DE60304209T2 - Magnettunnelsperrschichtspeicherzellenarchitektur - Google Patents

Magnettunnelsperrschichtspeicherzellenarchitektur Download PDF

Info

Publication number
DE60304209T2
DE60304209T2 DE60304209T DE60304209T DE60304209T2 DE 60304209 T2 DE60304209 T2 DE 60304209T2 DE 60304209 T DE60304209 T DE 60304209T DE 60304209 T DE60304209 T DE 60304209T DE 60304209 T2 DE60304209 T2 DE 60304209T2
Authority
DE
Germany
Prior art keywords
magnetic tunnel
tunnel junction
group
layer
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60304209T
Other languages
English (en)
Other versions
DE60304209D1 (de
Inventor
John Burlington DEBROSSE
Dietmar Essex Junction GOGL
Heinz Williston HOENIGSCHMID
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE60304209D1 publication Critical patent/DE60304209D1/de
Publication of DE60304209T2 publication Critical patent/DE60304209T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Description

  • Hintergrund der Erfindung
  • Technischer Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf den Bereich der Datenspeicherung, und speziell auf eine Magnettunnelsperrschicht-Speicherzellenarchitektur.
  • Beschreibung des Standes der Technik
  • Ein magnetoresistiver Direktzugriffsspeicher (MRAM) ist ein Hochgeschwindigkeits-, Niederspannungs-, nichtflüchtiger Speicher mit hoher Dichte, in welchem ein Bit an Information in einer Magnettunnelsperrschicht-(MTJ-)Struktur durch das Anwenden von magnetischen Feldern gespeichert wird und von der MTJ durch Messen deren Widerstand wiedergewonnen wird. Die Vorteile von MRAMs gegenüber anderen Technologien beinhalten die Kombination von schnellem Lesen und Schreiben, Nichtflüchtigkeit, nahezu unbegrenzter Zyklenfähigkeit, voller Bitänderungsfreundlichkeit und einer einfachen Zellstruktur.
  • MTJs sind Mehrschichten von zwei ferromagnetischen (FM-)Schichten, welche durch eine dünne Isolierschicht getrennt sind. Speziell nützliche MTJ-Strukturen sind diejenigen, in welchen eine der ferromagnetischen Schichten über Stifte durch Austauschen einer Vorspannung an eine antiferromagnetische Schicht angeheftet wird. Für MRAM-Applikationen wird eine MTJ-Struktur so gestaltet, dass sie zwei stabile magnetische Zustände besitzt, welche einer parallelen und anti-parallelen Ausrichtung der FM-Schichten in der MTJ-Einrichtung entsprechen. Speziell ist der MTJ-Materialstapel im Allgemeinen aus zwei magnetischen Schichten zusammengesetzt, welche durch eine dünne dielektrische Barriere bzw. Sperrschicht getrennt sind. Eine Schicht aus antiferromagne tischem Material mit einer starken Wechselkopplung, wie z.B. FeMn oder IrMn, ist in Kontakt mit der unteren magnetischen Schicht platziert, welche sie über Stifte in einer Richtung anheftet. Diese Schicht ist von der nächsten magnetischen Schicht durch eine dünne Schicht von Ru getrennt, wodurch ein synthetischer Antiferromagnet geschaffen wird. Der starke Austausch zwischen den magnetischen Schichten in der synthetischen antiferromagnetische Struktur legt die magnetische Polarisation der festen Schicht in einer Richtung fest und verhindert, dass die feste Schicht während der Schreiboperationen schaltet. Eine Leseschaltung wird benutzt, um den Zustand der MTJ-Einrichtung über das Zugreifen des MTJ-Widerstandes zu erhalten, wodurch die Tatsache gegeben ist, dass die MTJ-Einrichtung sich wie ein variabler Widerstand mit zwei diskreten Widerstandswerten verhält, abhängig von der zuvor erwähnten relativen Ausrichtung des freien Magneten gegenüber dem über Stifte angehefteten Magneten.
  • Eine integrierte Speicherzelle besitzt einen extensiven Herstellungsprozess für die Herstellung der MTJ und ihren zugehörigen Schaltungen zum Schreiben in die MTJ und Schaltungen zum Lesen der MTJ. Wie bei den meisten integrierten Prozessen können niedrigere Kosten durch Reduzieren der Anzahl der Komponenten erreicht werden, wodurch der Herstellungsprozess vereinfacht und/oder der Speicherzellen-Oberflächenbereich reduziert wird.
  • In der US 2002/0044482 wird ein Speicher veröffentlicht, wie er in der Präambel des Anspruchs 1 dargestellt ist.
  • Die Erfindung wird durch den Anspruch 1 definiert.
  • Kurze Beschreibung der Zeichnungen
  • Zum vollständigeren Verständnis der vorliegenden Erfindung wird Bezug auf die folgende detaillierte Beschreibung genom men, welche in Verbindung mit den beigefügten Zeichnungen gegeben wird, in welchen:
  • 1 eine herkömmliche MTJ-MRAM-Zelle darstellt;
  • 1A eine schematische Darstellung eines Teils der MTJ-MRAM-Zelle zeigt, welche in 1 dargestellt wird;
  • 2 eine magnetische Speicherarchitektur in Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung darstellt;
  • 2A eine magnetische Speicherarchitektur in Übereinstimmung mit einer anderen Ausführungsform der vorliegenden Erfindung darstellt; und
  • 3 eine schematische Darstellung der magnetischen Speicherarchitekturen darstellt, welche in den 2 und 2A dargestellt werden.
  • Detaillierte Beschreibung
  • Die zahlreichen innovativen Erläuterungen der vorliegenden Erfindung werden mit speziellem Bezug auf die gegenwärtig bevorzugten beispielhaften Ausführungsformen beschrieben. Es ist jedoch davon auszugehen, dass diese Klasse bzw. Gruppe von Ausführungsformen hier nur wenige Beispiele der vielen nützlichen Anwendungen und innovativen Erläuterungen liefert. Im Allgemeinen grenzen die in der Spezifikation der vorliegenden Anmeldung getroffenen Aussagen nicht notwendigerweise irgendeine der verschiedenen beanspruchten Erfindungen ein. Vielmehr können einige getroffene Aussagen sich auf einige erfinderische Merkmale beziehen, jedoch nicht auf andere. Für alle Zeichnungen gilt, dass die gleichen Referenznummern oder -buchstaben benutzt werden, um ähnliche oder äquivalente Elemente, welche die gleiche Funktion besitzen, zu kennzeichnen. Detaillierte Beschreibungen von bekannten Funktionen und Kon struktionen, welche den Hauptgegenstand der vorliegenden Erfindung unnötigerweise unverständlich machen, wurden der Klarheit wegen weggelassen.
  • 1 stellt einen Querschnitt eines herkömmlichen Beispiels einer MTJ-MRAM-Zelle 100 dar. Die Darstellung ist parallel zu den verschiedenen Elementen und/oder ist ein Schnitt durch diese hindurch, wie dies unten beschrieben wird. Die Elemente der Zelle 100 beinhalten eine MTJ 114, eine leitende Schicht 102, welche sowohl als eine Bit-"Schreib"-Leitung als auch als eine "Lese"-Leitung für das Bit dient, welches in der MTJ 114 gespeichert ist; eine leitende Schicht 104, welche als eine Wort-"Schreib"-Leitung arbeitet; und ein FET 106, welcher einen Sourceanschluss 108, einen Drainanschluss 110 und ein Gate 112 besitzt, welches als ein Schalter für das Lesen der gespeicherten Bits arbeitet. Die Schreibleitungen 102 und 104 sind typischerweise senkrecht zueinander, wie dies durch Aufsicht auf die Zelle 100 geschieht, und sie ruhen in getrennten parallelen Ebenen.
  • Die MTJ 114 ist an der Trennung der Schreibleitungen 102 und 104 gebildet, wie dies an anderer Stelle beschrieben wird. Eine Seite der MTJ 114 ist elektrisch kontinuierlich mit der Leitung 102, und die andere Seite ist elektrisch kontinuierlich wiedergegeben mit dem Sourceanschluss 108 der FET 106 über einen elektrischen Pfad 116, welcher weiter unten beschrieben wird. Die Leitung 104 und die MTJ 114 sind elektrisch diskontinuierlich.
  • Der Drain 110 des FET 106 ist mit der Erde 118 verbunden. Herkömmlicherweise ist der FET 106 normalerweise nichtleitend, so dass kein Strom von der Leitung 102 durch die MTJ 114, den Pfad 116 und den Sourceanschluss 108 zur Erde fließen kann. Wenn geeignete Ströme selektiv momentan an die Leitungen 102 und 104 angelegt sind, schaffen sie orthogonale magnetische Felder in der MTJ 114. Diese Felder schreiben selektiv oder setzen die MTJ 114 entweder auf ihren niedrigen Widerstandszustand (RPARALLEL) oder auf ihren hohen Widerstandszustand (RANTIPARALLEL). Folglich kann der Zustand der MTJ 114 durch Anlegen von Strom von einer Stromquelle an die Leitung 102 und eines Signals an das Gate 112 der FET gelesen werden, wobei das Signal eine Leitung zwischen dem Sourceanschluss 108 und dem Drainanschluss 110 bewirkt. Die Größe des Stromflusses – niedrig oder hoch – durch die MTJ 114, den Pfad 116 und das Leitendmachen des FET 106 gegenüber der Erde 118 wird abgetastet, um zu bestimmen, ob die MTJ 114 in dem hohen oder dem niedrigen Widerstandszustand ist. Der hohe Widerstandszustand resultiert in einem niedrigeren Strom durch die Elemente 114, 116 und 106 als der niedrige Widerstandszustand.
  • Die MRAM kann eine große Anzahl von parallelen Bitleitungen (BL) 102 und orthogonalen, abwechselnd parallelen Wortleitungen (WL) 104 mit einer MTJ 114 beinhalten, welche an jeder Wortleitungs-Bitleitungstrennung platziert ist.
  • Die Zelle 100 wird über typische integrierte Schalttechnik hergestellt, in welcher Bereiche und Schichten von verschiedenen Leitern, Halbleitern und Isolatoren gebildet sind, wobei lithographische Dotier- und andere Prozesse benutzt werden. Beispielsweise beinhaltet die Erde 118 in 1 einen pfostenähnlichen Leitungsmetallkontakt 120, welcher elektrisch kontinuierlich an einem Ende mit dem Diffusionsbereich 110 (d.h. dem Drain) des FET und am anderen Ende mit einer herkömmlichen leitenden Erdleitung 122 ist, welche sich in und aus der Ebene der Figur erstreckt und welche elektrisch kontinuierlich mit ähnlichen Kontakten 120 der anderen Zellen 100 (nicht gezeigt) ist. In ähnlicher Weise beinhaltet ein Teil des Pfades 116 einen pfostenähnlichen elektrischen Kontakt 124, welcher an einem Ende mit dem Sourceanschluss 108 des FET 106 und an seinem anderen Ende mit einem Metallelement 126 angeschlossen ist, welches als ein Teil des Pfades 116 dient.
  • Die gezeigt wird, sind die Kontakte 120 und 124 koplanar; ebenso sind das Metallelement 126 und die Metallerdleitung 122 koplanar. In der Tat werden die Elemente 120, 124 zur gleichen Zeit gebildet, und die Metallelemente 122, 126 werden später zu der gleichen Zeit aus einer abgelagerten Metallschicht (M1) gebildet. Speziell nach dem Bilden der FET 106 in und auf einem Siliciumsubstrat 128 durch herkömmliche Dotier- und Ablagerungstechniken werden der FET 106 und umgebende Bereiche des Substrats mit einer elektrischen Isolierschicht 130 bedeckt. Die Schicht 130 dient dazu, den FET 106 während der Herstellung der Zelle und für den späteren Gebrauch zu schützen. Die Schicht 130 besitzt zum Schluss eine Tiefe, welche der Höhe der Kontakte 124, 120 entspricht. Dies wird typischerweise durch Ablagern der Schicht 130 erreicht, mit einer Tiefe, welche ein wenig größer ist als die gewünschte, und durch anschließendes Entfernen des Überstandes durch Glättungstechniken, wie z.B. chemisch-mechanisches Polieren.
  • Nachdem die Schicht 130 hergestellt ist, wird diese selektiv mit bekannten Lithographietechniken oder anderen ähnlichen Techniken geätzt, um Durchgänge oder Löcher 132, 134 herzustellen, welche sich durch die Schicht erstrecken und welche an dem Boden derselben das Source bzw. die Quelle und den Drain 108 und 110 freilegen. Es wird dann Metall in die Durchgänge 132, 134 abgelegt oder gefüllt, so dass die so gebildeten Kontakte 120, 124 jeweils mit dem Drain 110 und dem Sourceanschluss 108 elektrisch verbunden sind.
  • Als Nächstes wird die Metallschicht M1 so gebildet, dass sie die Schicht 130 und die Enden der Kontakte 120, 124 überlagert, mit deren Ende die leitende Schicht M1 in elektrischer Verbindung ist. Die Tiefe der Schicht M1 nimmt schließlich die gewünschte Dicke des Elementes 126 und der Erdleitung 122 an, aufgrund der Anwendung von Planar- bzw. Glättungsschritten. Als Nächstes werden die lithographischen Techniken be nutzt, um überflüssiges Metall der Schicht M1 zu entfernen, wonach das Element 126 und die Erdleitung 122 übrig bleiben.
  • Der Pfad 116 beinhaltet einen Kontakt 142, welcher elektrisch mit dem Element 16 verbunden ist. Der Kontakt 142 wird durch erstes Ablegen einer Isolierschicht 144 über der geebneten oberen Oberflächen der Schicht M1, der Erdleitung 122 und des Elementes 126 gebildet und bildet dann durch selektives Ätzen oder andere Entfernungsprozesse einen Durchgang 146 durch sie hindurch. Der Durchgang 146 wird dann mit dem Material des Kontaktes 142 gefüllt, und die Koplanarität der oberen Oberfläche der Schicht 144 und des Kontaktes 142 wird durch irgendeine herkömmliche Weise erreicht.
  • Als Nächstes wird eine zweite metallische Schicht (M2) über der Schicht 144 und der oberen Oberfläche des Kontaktes 142 aufgebracht, welche durch lithographisches selektives Ätzen oder andere Entfernungstechniken zum Entfernen von ausgewählten Bereichen der Schicht M2 gefolgt wird, um die Wort-Schreib-Leitung 104 und ein koplanares leitendes Glied 150 in elektrischer Verbindung mit dem Kontakt 142 herzustellen. Als Nächstes wird eine Isolierschicht 152 auf den geglätteten oberen Oberflächen von und im Zwischenraum zwischen der Leitung 104 und dem Glied 150 gebildet. Als Nächstes wird ein Kontakt 154 in elektrischer Verbindung mit der oberen Oberfläche des Gliedes 150 in einem Durchgang 156 gebildet, welche sich durch die Schicht 152 erstreckt.
  • Auf der Oberseite der geglätteten oberen Oberfläche der Isolierschicht 152 wird eine Metallschicht 160 abgelegt, auf die das selektive Entfernen der Schicht 160 folgt, welches ein Metallglied 162 hinterlässt, welches elektrisch an einem Ende mit der Oberseite des Kontaktes 154 verbunden ist und welches ein "freies" Ende besitzt, welches getrennt und von der obersten Oberfläche des Gliedes 104 elektrisch isoliert ist. Ähnliche Techniken werden benutzt, um die MTJ 114 auf der obersten Oberfläche des "freien" Endes des Gliedes 162 und in elektrischer Verbindung mit diesem herzustellen. Wieder werden bekannte Techniken implementiert, um eine zusätzliche metallische Schicht (M3) zu liefern, von welcher aus die MTJ-Bitleitung (BL) 102 gebildet wird, auf der Oberseite und in elektrischer Verbindung mit der MTJ 114.
  • Schließlich werden bekannte Techniken implementiert, um eine weitere metallische Schicht (M4) zu liefern, von welcher aus die Metallleitung 300 gebildet wird, im Allgemeinen senkrecht zu und elektrisch isoliert von dem Metall BL 102. Die Metallleitung 300 mit ihrem verhältnismäßig geringeren Widerstand wird benutzt, um den Widerstand der Polywortleitung 112 zu erniedrigen. Die Poly allein würde eine nachteilig lange RC-Verzögerung für die Wortleitung 112 liefern. Herkömmlicherweise hat die Metallleitung 300 einen Schichtwiderstand von ungefähr 0,1 Ohm/sq, welcher zu der Polywortleitung 112 parallel geschaltet ist, welche einen Schichtwiderstand von ungefähr 5 Ohm/sq besitzt. Wie in 1A gezeigt wird, wird die Metallleitung 300 zu der Polywortleitung 112 bei jeder der 128 Bitleitungen parallel geschaltet, ein typisches Schema für eine herkömmliche MRAM-Anordnung. Das Parallelschalten kann geliefert werden, indem z.B. eine Technik benutzt wird, welche von der DRAM-Technologie bekannt ist, das so genannte Stitching bzw. Anheften. Das Anheften gestattet die Ohmsche Kombination der Metallleitung 300 und der Polywortleitung 112, welche die gesamte RC-Verzögerung erniedrigt und deshalb die Zugriffszeit erhöht.
  • Man beachte, dass die Metallschicht M1 die Elemente 122 und 126 beinhaltet, M2 die Elemente 104 und 150 beinhaltet, M3 das Element 102 beinhaltet, und M4 das Element 300 beinhaltet. Wie gesehen werden kann, kann die Konstruktion eines herkömmlichen MTJ-MRAM mehrere detaillierte Schichten und Prozesse beinhalten. Eine Reduktion in der Anzahl der Schichten und damit verbundene Ablagerungsoperationen, das Ätzen oder andere Abtragoperationen und/oder andere photolithographische Operationen würden die Herstellungskosten reduzieren und/oder mehr Speicher pro Volumeneinheit liefern. Ein Gesichtspunkt der vorliegenden Erfindung reduziert die Anzahl der Schichten und speziell der Metallschichten, wodurch vorteilhafterweise verminderte Herstellungskosten und/oder vermindertes Zellvolumen geliefert werden.
  • 2 stellt einen Querschnitt einer MTJ-Speichereinrichtung 200 entsprechend den beispielhaften Ausführungsformen der vorliegenden Erfindung dar. Die Speichereinrichtung 200 beinhaltet eine Bitleitung 102 und eine Wortleitung 104 für das Betreiben der MTJs 114, wie oben beschrieben. Außerdem kann die Speichereinrichtung 200 durch die oben beschriebenen herkömmlichen integrierten Schaltungstechniken hergestellt werden. Durch das Nutzen des Verbindungs- und Aktivierungsschemas der vorliegenden Erfindung werden jedoch die Schichten M1 und M4 (aus 1) aus der vorliegenden Speichereinrichtung 200 eliminiert. Um eine vorteilhafte niederohmige Lesewortleitung und eine niederohmige Erde beizubehalten, welche in der herkömmlichen MRAM-Zelle 100 durch metallische Schichten (d.h. M4 bzw. M1) geliefert werden, wird die Leitung 104 des vorliegenden Verbindungs- und Aktivierungsschemas multifunktional hergestellt. Das bedeutet, dass zusätzlich zur Leitung 104, welche benutzt wird, das magnetische Feld in der MTJ 114 zu bewirken, die Leitung 104 auch benutzt wird, die hochohmige Charakteristik des Poly WL 112 zu reduzieren und eine niederohmige Erde zu liefern.
  • Um eine niederohmige Lesewortleitung entsprechend des vorliegenden Verbindungs- und Aktivierungsschemas zu liefern, wird die Metallwortleitung 104 jeder Zelle zu ihrer Poly WL 112 parallel geschaltet. Die Parallelschaltung wird als Gegenstand 33 in 2 und 3 gezeigt. Die 3 zeigt eine schematische Darstellung der MTJ-Speichereinrichtung 200, welche in 2 dargestellt wird. Die Parallelschaltung kann durch einen Heft-Prozess geliefert werden, z.B. ähnlich dem Anheften der Metallleitung 300 gegenüber der Poly WL 112, welche mit Bezug auf 1A beschrieben wurde. Die fortschrittliche Signalverbindung der Leitung 104 (nachfolgend mit Bezug auf und in 3 als Adr(n) 104 gekennzeichnet), kombiniert mit dem entsprechenden Aktivierungsschema (welches nachfolgend beschrieben wird), liefert das Eliminieren von M4 (1).
  • Um die niederohmige Erde zu liefern, wird Adr(n) 104 jeder Zelle in einem Heft-Prozess auch zu der Diffusionserde 110 der benachbarten Zelle parallel geschaltet (wie in 3 als Gegenstand 35 gezeigt und durch die gebrochene Linie in 2 dargestellt). Damit führt die Adr(n) 104 in Kombination mit dem unten beschriebenen Aktivierungsschema auch die Funktionalität der Metallerdeleitung 122 der M1 (1) durch, welche deshalb eliminiert werden kann. So kann der Kontakt 150 direkt an die obere Oberfläche des Kontaktes 124 angelegt werden, welcher ferner den Kontakt 142 eliminiert, wodurch ferner die gesamte Höhe der Einrichtung 200 reduziert wird.
  • Im Folgenden wird ein beispielhaftes Lese-/Schreib-Aktivierungsschema entsprechend der magnetischen Speicherarchitektur, welche in 2 und 3 gezeigt wird, beschrieben. Als Erstes werden, um in eine spezielle MTJ-Zelle 114 zu schreiben, geeignete Ströme selektiv momentan an die Schreibleitungen BL(n) 102 und an die Adr(n) 104, welche mit der MTJ-Zelle 114 verbunden sind, gelegt. Beispielsweise wird, um die Zelle "A" der 3 zu beschreiben, ein Schreibstrom (von ungefähr 5 mA beispielsweise) an Adr(1) und BL(0) gelegt. Hier beträgt die Spannung an Adr(1) ungefähr 0,25 V, dem Äquivalent von 5 mA × 50 Ohm. Ferner, da die Poly WL(1) als 33 an Adr(1) angeheftet ist, müssen die Ausgänge der Schalter "D" und "E" bei einer niedrigen Spannung (z.B. 0,25 V) gehalten werden, um sie davor zu bewahren, dass sie während des Schreibens EIN-geschaltet werden. Aufgrund der Tatsache, dass der Diffusionsbereich jedes Schalters 106 an benachbarte Schreibleitungen Adr(n) 104 geheftet wird, werden die Ausgänge der Schalter "D" und "E" niedrig gehalten, indem das Abruf-0,25-Volt-Signal an alle anderen Adr(n) angelegt wird.
  • Um die Zeile "A" zu lesen, wird ein Strom an BL(0) angelegt, und der Schalter "D" wird EIN-geschaltet, indem ein Aktivierungssignal an das Gate über Adr(1) und eine Erdreferenz an den Schaltungsausgang über die anderen Adr(n) angelegt wird, um eine Leitung über den Schalter "D" zu bewirken, welcher abgetastet wird, um den Zustand der MTJ der Zelle "A" zu bestimmen. Spezieller ausgedrückt, Adr(1) wird auf hoch getrieben (z.B. ungefähr 1,8 V), und alle anderen Adr(n) werden auf niedrig gebracht (z.B. auf Erde = 0 V), um die Erdverbindung zu liefern. Es kann eine herkömmliche Verschaltung beinhaltet sein, um die Größe des Stromflusses abzutasten bzw. zu messen, um zu bestimmen, falls die MTJ 114 in dem hohen oder in dem niedrigen Widerstandszustand ist. Der hohe Widerstandszustand resultiert in einem niedrigeren Strom als der niedrige Widerstandszustand.
  • Die Kombination des vorliegenden Verbindungs- und Aktivierungsschemas liefert die Funktionalität der Metallschichten M1 und M4 und die Schreibleitung der herkömmlichen MTJ-Zellanordnung der 1 in einer einzelnen multifunktionalen Metallleitung.
  • Mit Bezug nun auf 2A wird eine andere Ausführungsform der vorliegenden Erfindung gezeigt. In dieser Ausführungsform werden die Kontakte 154, 150 und 124 (in 2 gezeigt) in einem einzelnen tiefen Durchgang-Kontakt 250 kombiniert. Herkömmliche integrierte Schaltungsentwürfe erfordern typischerweise einen Metall-zu-Metall-Abstand zwischen den Metallgliedern, wie z.B. 104 und 150, in der Größenordnung von ungefähr 0,24 μm (in 2 als "X" gezeigt). Indem der tiefe Durchgang-Kontakt 250 genutzt wird, kann der Abstand X signifikant reduziert werden (bis zu einem Drittel), was umgekehrt die Gesamtbreite einer Multi-Zell-MTJ-Struktur in großem Maße reduziert. Die Durchgang-Kontakte können herkömmlicherweise enger als Metallkontakte gemacht werden. Wie in 2 und 2A gezeigt wird, sind die herkömmlichen Durchgang-Kontakte 124, 154 und 250 enger (ungefähr 0,16 μm enger) als ein herkömmli ches Metallglied, wie z.B. das Glied 150. Wie in 2A gezeigt wird, gestattet das Benutzen des tiefen Durchgang-Kontakts eine Reduktion der X-Dimension von ungefähr 0,24 μm in 2 gegenüber der entsprechenden Y-Dimension von ungefähr 0,16 μm in 2A.
  • Der tiefe Durchgang-Kontakt 250 wird in elektrischen Kontakt zwischen der Quelle 108 und dem Glied 162 angelegt und kann gebildet werden, indem gut bekannte herkömmliche Techniken benutzt werden.
  • Obwohl bevorzugte Ausführungsformen des Gerätes und des Verfahrens der vorliegenden Erfindung in den beigefügten Zeichnungen dargestellt wurden und in der vorausgehenden detaillierten Beschreibung beschrieben wurden, ist davon auszugehen, dass die Erfindung nicht auf die veröffentlichten Ausführungsformen begrenzt ist, sondern dass sie für zahlreiche Anordnungen, Modifikationen und Substitutionen angewandt werden kann, ohne vom Umfang der Erfindung, wie sie in den folgenden Ansprüchen dargestellt und definiert werden, abzuweichen.

Claims (10)

  1. Speichervorrichtung, mit: einer Vielzahl von Magnettunnel-Sperrschichtzellen, wobei jede Magnettunnel-Sperrschichtzelle eine Magnettunnel-Sperrschichtstruktur (114) und einen Feldeffekttransistor (106) enthält, mit einem Gate (112), welches einen Steuereingang definiert, einem Sourceanschluss (108), welcher einen ersten Knoten definiert, und mit einem Drainanschluss (110), welcher einen zweiten Knoten definiert, wobei der erste Knoten (108) mit der Magnettunnel-Sperrschichtstruktur (114) der entsprechenden Magnettunnel-Sperrschichtzelle verbunden ist; einer Vielzahl von Leitern (104), welche jeweils den Magnettunnel-Sperrschichtzellen zugeordnet sind, wobei jeder Leiter (104) mit der zugeordneten Magnettunnel-Sperrschichtstruktur (114) gekoppelt ist, um in die zugeordnete Magnettunnel-Sperrschichtstruktur (114) eine Information einzuschreiben, wobei das Gate (112) über einen ersten Parallelwiderstand (33) an den angeschlossenen Leiter (104) der entsprechenden Magnettunnel-Sperrschichtzelle angeschlossen ist, in welcher der Feldeffekttransistor (106) enthalten ist, dadurch gekennzeichnet, dass der Drainanschluss (110) über einen zweiten Parallelwiderstand (35) mit einem anderen Leiter (104) als demjenigen Leiter (104), welcher der Magnettunnel-Sperrschichtzelle zugeordnet ist, in welcher der Feldeffekttransistor (106) enthalten ist, verbunden ist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Parallelwiderstände (33, 35) angeheftete Parallelwiderstände sind.
  3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Leiter (104) Wortleitungen (Adr(0), Adr(1), Adr(2)) sind.
  4. Vorrichtung nach Anspruch 1 dadurch gekennzeichnet, dass in diesem das Gate (112) ein Polysilicium-Gate ist.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine Vielzahl von Gruppen der Magnettunnel-Sperrschichtzellen beinhaltet ist, wobei die Vielzahl der Leiter (104) jeweils diesen Gruppen zugeordnet ist, wobei jeder Leiter (104), welcher mit den Magnettunnel-Sperrschichtstrukturen (114) der zugeordneten Gruppe gekoppelt ist, um Schreibinformationen in die Magnettunnel-Sperrschichtstrukturen (114) der zugeordneten Gruppe zu schreiben, wobei jeder Steuereingang dieser zugeordneten Gruppe mit dem Leiter dieser zugeordneten Gruppe verbunden ist und wobei jeder zweite Knoten (110) mit einem anderen Leiter (104) als demjenigen Leiter (104), welcher der Gruppe zugeordnet ist, in welcher der zweite Knoten (110) beinhaltet ist, verbunden ist.
  6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Steuereingänge innerhalb jeder Gruppe miteinander verbunden sind und jeder der zweiten Knoten (110) einer ersten Gruppe mit dem Leiter (104) verbunden ist, welcher einer zweiten Gruppe zugeordnet ist.
  7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass jeder der zweiten Knoten (110) einer dritten Gruppe mit dem Leiter (104) verbunden ist, welcher der ersten Gruppe zugeordnet ist.
  8. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die zweiten Knoten (110) innerhalb jeder Gruppe miteinander verbunden sind.
  9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die zweiten Knoten (110) innerhalb jeder Gruppe geerdet sind.
  10. Vorrichtung nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass die Magnettunnel-Sperrschichtzellen aufweisen: ein Substrat (128), in welchem der Feldeffekttransistor (108, 110, 112) auf dem Substrat (128) gebildet ist; eine Schicht aus elektrisch isolierendem Material, welche über dem Transistor (108, 110, 112) liegt; ein leitendes Glied (162), welches über der Schicht des elektrisch isolierenden Materials liegt, in welcher die magnetische Tunnelsperrschichtstruktur (114) elektrisch mit dem leitenden Glied (162) verbunden ist, wobei die magnetische Tunnelsperrschichtstruktur (114) auf einer Oberfläche des leitenden Gliedes (162) gegenüber der Schicht des elektrisch isolierenden Materials gebildet ist; und einen einzelnen tiefen Durchgang-Kontakt (250), welcher sich über die Schicht des elektrisch isolierenden Materials erstreckt und welcher das leitende Glied (162) mit dem Sourceanschluss (108) des Feldeffekttransistors elektrisch verbindet.
DE60304209T 2002-10-30 2003-10-28 Magnettunnelsperrschichtspeicherzellenarchitektur Expired - Fee Related DE60304209T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US422100 1995-04-14
US42222502P 2002-10-30 2002-10-30
US422225P 2002-10-30
US10/422,100 US6944049B2 (en) 2002-10-30 2003-04-24 Magnetic tunnel junction memory cell architecture
PCT/EP2003/011953 WO2004040580A1 (en) 2002-10-30 2003-10-28 Magnetic tunnel junction memory cell architecture

Publications (2)

Publication Number Publication Date
DE60304209D1 DE60304209D1 (de) 2006-05-11
DE60304209T2 true DE60304209T2 (de) 2006-12-14

Family

ID=32179901

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60304209T Expired - Fee Related DE60304209T2 (de) 2002-10-30 2003-10-28 Magnettunnelsperrschichtspeicherzellenarchitektur

Country Status (5)

Country Link
US (1) US6944049B2 (de)
EP (1) EP1556863B1 (de)
DE (1) DE60304209T2 (de)
TW (1) TWI260630B (de)
WO (1) WO2004040580A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944049B2 (en) * 2002-10-30 2005-09-13 Infineon Technologies Ag Magnetic tunnel junction memory cell architecture
JP4400037B2 (ja) * 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ,及びその製造方法
JP4863151B2 (ja) * 2003-06-23 2012-01-25 日本電気株式会社 磁気ランダム・アクセス・メモリとその製造方法
DE10350161A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Magnetoresistive Speicherzelle und Verfahren zu deren Herstellung
US7408802B2 (en) * 2003-10-31 2008-08-05 Agency For Science, Technology And Research Nano-contacted magnetic memory device
FR2867300B1 (fr) * 2004-03-05 2006-04-28 Commissariat Energie Atomique Memoire vive magnetoresistive a haute densite de courant
JP4868198B2 (ja) * 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US7068533B2 (en) * 2004-09-30 2006-06-27 Infineon Technologies Ag Resistive memory cell configuration and method for sensing resistance values
US7236391B2 (en) * 2005-04-22 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device
US7292467B2 (en) * 2005-04-22 2007-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device
US20070047291A1 (en) * 2005-08-26 2007-03-01 Heinz Hoenigschmid Integrated memory circuit comprising a resistive memory element and a method for manufacturing such a memory circuit
KR100730385B1 (ko) * 2005-10-19 2007-06-19 상지대학교산학협력단 자성박막을 이용한 맥진 센서
US7411815B2 (en) * 2005-11-14 2008-08-12 Infineon Technologies Ag Memory write circuit
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
US7859025B2 (en) 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
US8890164B1 (en) * 2012-03-09 2014-11-18 Xilinx, Inc. Apparatus and method for reducing plasma-induced damage in pMOSFETS
US9704919B1 (en) * 2016-06-24 2017-07-11 Qualcomm Incorporated High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells
US10217674B1 (en) 2017-12-13 2019-02-26 International Business Machines Corporation Three-dimensional monolithic vertical field effect transistor logic gates
US10325821B1 (en) * 2017-12-13 2019-06-18 International Business Machines Corporation Three-dimensional stacked vertical transport field effect transistor logic gate with buried power bus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
DE10034868C2 (de) * 2000-07-18 2002-06-27 Infineon Technologies Ag MRAM-Speicherzelle
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
DE10050365A1 (de) * 2000-10-11 2002-05-16 Infineon Technologies Ag MRAM-Anordnung
JP4726292B2 (ja) * 2000-11-14 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6445612B1 (en) * 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
US6944049B2 (en) * 2002-10-30 2005-09-13 Infineon Technologies Ag Magnetic tunnel junction memory cell architecture

Also Published As

Publication number Publication date
TW200418021A (en) 2004-09-16
EP1556863B1 (de) 2006-03-22
WO2004040580A1 (en) 2004-05-13
US20040085810A1 (en) 2004-05-06
EP1556863A1 (de) 2005-07-27
TWI260630B (en) 2006-08-21
DE60304209D1 (de) 2006-05-11
US6944049B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE60308568T2 (de) Magnetisches Joch in MRAM zur Reduzierung des Programmierungsleistungsverbrauchs und Herstellungsverfahren
DE102005035152B4 (de) Mram
DE60114359T2 (de) Datenspeicheranordnung
DE60201625T2 (de) Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren
DE102005046426B4 (de) MRAM und Verfahren zu dessen Herstellung
DE102005034665B9 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE10362176B4 (de) Magnetische Speichervorrichtung mit wahlfreiem Zugriff (MRAM) mit nicht parallelen Haupt- und Bezugs-Magnetwiderständen
DE102006008264B4 (de) MRAM Zelle mit Domänenwandumschaltung und Feldauswahl
DE60226005T2 (de) Nicht orthogonale mram-einrichtung
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE10314812A1 (de) Magnetische Kleinbereichs-Speichervorrichtungen
DE112012004304B4 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen
EP1157388B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE60301294T2 (de) Magnetspeichervorrichtungen
DE10312676A1 (de) Nichtflüchtige Mehrpegel-Speichervorrichtung
DE102005035165A1 (de) Magnetischer Speicher mit statischem magnetischen Verschiebungsfeld
DE102019116876A1 (de) Asynchrone leseschaltung unter verwendung von verzögerungsabtastung in magnetoresistiven direktzugriffsspeichern (mram)
DE102016010311A1 (de) Implementierung von magnetspeicher-integration mit cmos-treiberschaltkreisen
DE102019114219A1 (de) Einmal programmierbare (OTP) Implementierung unter Verwendung magnetischer Übergänge
DE102013101283A1 (de) Eine Speicherzelle, ein Verfahren zum Ausbilden einer Speicherzelle und ein Verfahren zum Betreiben einer Speicherzelle
DE10034868C2 (de) MRAM-Speicherzelle
DE10202903B4 (de) Magnetoresistive Speicherzelle mit polaritätsabhängigem Widerstand und Speicherzelle
DE102004033159B4 (de) Erwärmen von MRAM-Zellen, um ein Umschalten zwischen Zuständen zu erleichtern
DE102018107723A1 (de) Magnetspeicher mit wahlfreiem Zugriff

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE