DE60201625T2 - Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren - Google Patents

Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren Download PDF

Info

Publication number
DE60201625T2
DE60201625T2 DE60201625T DE60201625T DE60201625T2 DE 60201625 T2 DE60201625 T2 DE 60201625T2 DE 60201625 T DE60201625 T DE 60201625T DE 60201625 T DE60201625 T DE 60201625T DE 60201625 T2 DE60201625 T2 DE 60201625T2
Authority
DE
Germany
Prior art keywords
layer
magnetic recording
recording layer
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60201625T
Other languages
English (en)
Other versions
DE60201625D1 (de
Inventor
Keiji Minato-ku Hosotani
Kentaro Minato-ku Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE60201625D1 publication Critical patent/DE60201625D1/de
Application granted granted Critical
Publication of DE60201625T2 publication Critical patent/DE60201625T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben, insbesondere eine magnetische Speichervorrichtung (MRAM: Magnetic Random Access Memory, Magnetischer Schreib/Lesespeicher) unter Verwendung eines magnetoresistiven Tunnelelements (TMR) als ein Speicherelement und ein Verfahren zur Herstellung derselben In jüngerer Zeit ist ein magnetischer Schreib/Lesespeicher (MRAM), der den magnetoresistiven Tunneleffekt benutzt, als ein Informationsspeicherelement vorgeschlagen worden.
  • 57 ist eine Schrägansicht, die eine herkömmliche Halbleiterspeichervorrichtung schematisch zeigt. Der Aufbau des MRAM wird nun kurz unter Bezugnahme auf 57 beschrieben werden.
  • Wie in 57 gezeigt, sind eine Mehrzahl von Bitleitungen 23 und eine Mehrzahl von Schreibwortleitungen 13 angeordnet, einander unter rechten Winkeln zu kreuzen, um so eine Matrixkonfiguration zu bilden, und ein TMR-Element 24 ist an jedem Schnittpunkt zwischen der Bitleitung 23 und der Schreibwortleitung 13 angeordnet. Das TMR-Element 24 ist mit der Bitleitung 23 über eine obere Elektrode (nicht gezeigt) verbunden, und ist auch mit einem Schaltelement (MOSFET) 5 über eine untere Elektrode 17 verbunden. Die Gate-Elektrode des MOSFET wirkt als eine Lesewortleitung 3.
  • Das TMR-Element 24 umfasst eine magnetisch fixierte Schicht 18, die mit der unteren Elektrode 17 verbunden ist, eine Magnetaufzeichnungsschicht 20, die mit der Bitleitung 23 über eine obere Elektrode verbunden ist, und eine Tunnel-Barrierenschicht (Tunnel-Sperrwand-Schicht) (Tunnelsperrschichtfilm) 19, der zwischen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20 angeordnet ist.
  • Die magnetisch fixierte Schicht 18 weist eine Richtung einer Magnetisierung auf, die auf eine einfache Achsenrichtung (EA-Richtung) fixiert ist. Andererseits weist die Magnetaufzeichnungsschicht 20 zwei Magnetisierungsrichtungen auf, die durch die wechselweise Funktion zwischen der Magnetaufzeichnungsschicht 20 und der magnetisch fixierten Schicht 18 bestimmt sind, wobei die beiden Magnetisierungsrichtungen den Informationsspeicherzuständen von "1" und "0" entsprechen. Der Widerstand der Tunnelverbindung wird am niedrigsten gemacht, wenn die Richtung der Magnetisierung der Magnetaufzeichnungsschicht 20 gleich der Magnetisierungsrichtung der magnetisch fixierten Schicht 18 ausgeführt wird, und wird am höchsten gemacht, wenn die Richtung der Magnetisierung der Magnetaufzeichnungsschicht 20 entgegengesetzt jener der magnetisch fixierten Schicht 18 gemacht wird. Die spezifische Änderung in dem Widerstand wird ausgelesen, indem zugelassen wird, dass ein elektrischer Strom durch das TMR-Element 24 fließt, um es so zu ermöglichen, die Informations-Speicherzustände von "1" und "0" zu beurteilen.
  • Die MRAM-Speicherzelle des spezifischen Aufbaus ist derart ausgelegt, dass die Magnetisierungsrichtung von nur der Magnetaufzeichnungsschicht 20 von dem Magnetfeld umgekehrt wird, das durch das Strom-Magnetfeld synthetisiert wird, das durch den Strom erzeugt wird, der durch sowohl die ausgewählte Bitleitung 23 als auch die ausgewählte Schreibwortleitung 13 erzeugt wird, obzwar die Magnetisierungsrichtung der magnetisch fixierten Schicht 18 unverändert bleibt. Deswegen wird, wo Daten in eine optionale Zelle eingeschrieben werden, die Magnetisierungsrichtung der Magnetaufzeichnungsschicht 20 umgekehrt, wie oben beschrieben, um so eine Information in die ausgewählte Zelle einzuschreiben. Andererseits werden, wo Daten aus einer optionalen Zelle ausgelesen werden, die Bitleitung 23 und die Lesewortleitung 13 ausgewählt, und ein Stromwert, der aus der Bitleitung 23 über das TMR-Element 24, die untere Elektrode 17 und dem Schalt-MOSFET 5 liest, wird beispielsweise mit einer Referenzzelle verglichen, um so die Informations-Speicherzustände von "1" und "0" zu beurteilen, die den Widerstandszustand der Zelle bezeichnen.
  • 58 zeigt durch Pfeile den Zustand einer Magnetisierung der Magnetaufzeichnungsschicht, die in der herkömmlichen Halbleiterspeichervorrichtung eingeschlossen ist. Wie in 58 gezeigt, werden Domänen 100, in welchen die Magnetisierungsvektoren in der Längsrichtung gedreht sind, aktuell in beiden Kantenabschnitten der Magnetaufzeichnungsschicht 20 gebildet, obwohl es ideal ist, dass sämtliche Magnetisierungsrichtungen 28 in der einfachen Achsenrichtung (EA-Richtung) in der Magnetaufzeichnungsschicht 20 ausgerichtet sind. Ein sogenanntes "diamagnetisches Feld" wird durch das Vorhandensein dieser Domänen 100 erzeugt. Als Folge ist es in dem Bereich, in welchem das diamagnetische Feld erzeugt worden ist, unmöglich, den ursprünglichen Tunnelwiderstand, der den Informations-Speicherzuständen von "1" und "0" entspricht, gleichförmig aufrecht zu erhalten. Dies führt zu dem Problem, dass das S/N-Verhältnis der Signale von "1" und "0", die ausgegeben werden können, verschlechtert wird, was zu einem Fehler beim Sicherstellen einer ausreichenden Betriebsspanne und beim Auslesen von Daten führt.
  • Um das oben erwähnte Problem zu lösen, wird die Länge in der Längsrichtung der Zelle im Stand der Technik erhöht, um so ein Vertikal-Längsverhältnis von beispielsweise zumindest 3 zu erreichen, wodurch eine Fläche sichergestellt wird, die erforderlich ist, um die Daten auszulesen, auch wenn ein diamagnetisches Feld in jeder der beiden Kanten der Zelle erzeugt wird. Jedoch führt die oben aufgezeigte Maßnahme zu einer Vergrößerung der Zellenfläche, um so ein großes Hindernis gegenüber einer Miniaturisierung der MRAM-Zellen in der Zukunft bereitzustellen.
  • Wie oben beschrieben, ist der Stand der Technik dahingehend unzureichend, dass die Domänen 100, die in der Zelle erzeugt werden, die Betriebsspanne beim Lesen der Daten verschlechtern und es schwierig machen, die Zelle zu miniaturisieren.
  • In der US 5 640 343 ist ein nicht-flüchtiger magnetischer Schreib/Lesespeicher in der Form eines Felds einzelner magnetischer Speicherzellen zusammen mit einem Satz elektrisch leitfähiger Spuren, die als parallele Wortleitungen in einer horizontalen Ebene wirken, und einen Satz elektrisch leitfähiger Spuren, die als parallele Bitleitungen in einer anderen horizontalen Ebene wirken, offenbart. Jede Speicherzelle ist ein magnetisches Tunnelsperrschichtelement.
  • In der US 5 946 228 ist das Begrenzen magnetischer Schreibfelder auf einen bevorzugten Abschnitt des austauschbaren magnetischen Bereichs in den magnetischen Vorrichtungen, wie etwa in dem Array der US 5 640 343 eingesetzt, offenbart.
  • In der EP 0 936 624 ist eine weitere magnetoresistive Speichervorrichtung für die Speichervorrichtung der US 5 640 343 offenbart, die einen austauschbaren magnetischen Bereich einschließt, innerhalb welchem zumindest zwei magnetische Zustände belegt werden können.
  • In der EP 1 085 586 ist ein magnetoresistives Element und eine magnetische Speichervorrichtung offenbart, wobei das magnetoresistive Element eine ferromagnetische Doppeltunnel-Verbindung aufweist.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Halbleiterspeichervorrichtung in der Gestalt eines Speicherzellenfeld-Aufbaus (einer Speicher-Zellenarray-Struktur) bereitgestellt, umfassend: Eine erste Leitungsführung, die sich in eine erste Richtung erstreckt; eine zweite Leitungsführung, die sich in eine von der ersten Richtung verschiedene, zweite Richtung, erstreckt; und ein magnetoresistives Element für eine zwischen der ersten Leitungsführung und der zweiten Leitungsführung angeordnete Zelle, wobei das magnetoresistive Element eine magnetische fixierte Schicht, eine Magnetaufzeichnungsschicht und eine Tunnel-Barrierenwand-Schicht (Tunnel-Sperrwand-Schicht) aufweist, die zwischen der magnetische fixierten Schicht und der Magnetaufzeichnungsschicht angeordnet ist, wobei die Magnetaufzeichnungsschicht in Kontakt mit der zweiten Leitungsführung ist und dadurch gekennzeichnet ist, dass sich die Magnetaufzeichnungsschicht entlang der zweiten Leitungsführung von einem Innenbereich der Zelle zu einem Außenbereich und eine Mehrzahl von Zellen erstreckt; und eine Metallschicht in Kontakt mit der magnetisch fixierten Schicht und getrennt von der ersten Leitungsführung angeordnet ist.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung in der Form eines Speicherzellenfeld-Aufbaus bereitgestellt, die mit einem magnetoresistiven Element für eine besagte Zelle, wobei das magnetoresistive Element zwischen einer ersten Leitungsführung, die sich in einer ersten Richtung erstreckt, und einer zweiten Leitungsführung, die sich in einer von der ersten Richtung verschiedenen zweiten Richtung erstreckt, angeordnet ist, und das magnetoresistive Element eine magnetisch fixierte Schicht, eine Magnetaufzeichnungsschicht und eine Tunnel-Barrierenwand-Schicht aufweist, die zwischen der magnetisch fixierten Schicht und der Magnetaufzeichnungsschicht angeordnet ist, und einer Metallschicht in Kontakt mit der magnetisch fixierten Schicht versehen ist, dadurch gekennzeichnet, dass das Verfahren umfasst: Ausziehen der Magnetaufzeichnungsschicht entlang der zweiten Leitungsführung von einem Innenbereich der Zelle zu einem Außenbereich über eine Mehrzahl von Zellen durch ein Strukturieren der Magnetaufzeichnungsschicht zusammen mit der zweiten Leitungsführung.
  • Diese Zusammenfassung der Erfindung beschreibt nicht notwendiger Weise sämtliche notwendigen Merkmale, so dass die Erfindung auch eine Unterkombination dieser beschriebenen Merkmale sein kann.
  • Die Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung verstanden werden, wenn sie in Verbindung mit den zugehörigen Zeichnungen genommen wird.
  • In den Zeichnungen zeigen:
  • 1A und 1B Schrägansichten, die den Aufbau einer Halbleiterspeichervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung kollektiv schematisch zeigen;
  • 2A und 2B Querschnittsansichten, die ein TMR-Element, das eine einzelne Tunnel-Barrieren-Wandschicht aufweist, gemäß der ersten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 3, 4, 5, 6 und 7 Querschnittsansichten, die ein erstes Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 8, 9, 10, 11 und 12 Querschnittsansichten, die ein zweites Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der Erfindung kollektiv zeigen;
  • 13, 14, 15 und 16 Querschnittsansichten, die ein drittes Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen;
  • 17 eine Querschnittsansicht einer Halbleiterspeicher, die den Effekt zeigt, der durch die erste Ausführungsform der vorliegenden Erfindung erzeugt wird;
  • 18A und 18B Schrägansichten, die schematisch den Aufbauten einer Halbleiterspeichervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 19A und 19B Schrägansichten, die schematisch den Aufbau einer Halbleiterspeichervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 20A, 21A, 22A und 23A Querschnittsansichten entlang der Linie A-A, die in 19B gezeigt ist, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 20B, 21B, 22B und 23B Querschnittsansichten entlang der in 19B gezeigten Linie B-B, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 24A und 24B Schrägansichten, die den Aufbau einer Halbleiterspeichervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 25A und 25B Schrägansichten, die den Aufbau einer Halbleiterspeichervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 26A und 26B Querschnittsansichten, die in TMR-Element, das eine Doppeltunnel-Barrieren-Wandschicht aufweist, gemäß der fünften Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 27, 28, 29 und 31 Querschnittsansichten, die ein erstes Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 32, 33, 34, 35 und 36 Querschnittsansichten, die ein zweites Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 37A und 37B Schrägansichten, die schematisch den Aufbau einer Halbleiterspeichervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 38A, 39A, 40A und 41A Querschnittsansichten entlang der in 37B gezeigten Linie A-A, die ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 38B, 39B, 40B und 41B Querschnittsansichten entlang der in 37B gezeigten Linie B-B, die ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 42 eine ebene Ansicht, die eine Halbleiterspeichervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt;
  • 43 eine Querschnittsansicht, die ein Halbleiterspeichervorrichtung entlang der in 42 gezeigten Linie XLIII-XLIII zeigt;
  • 44, 45, 46, 47 und 48 Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 49 eine ebene Ansicht, die eine Halbleiterspeichervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt;
  • 50 eine ebene Ansicht, die eine Halbleiterspeichervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung zeigt;
  • 51 eine Querschnittsansicht, die eine Halbleiterspeichervorrichtung entlang der in 50 gezeigten Linie LI-LI zeigt;
  • 52, 53, 54 und 55 Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung kollektiv zeigen;
  • 56 eine ebene Ansicht, die den Aufbau einer Halbleiterspeichervorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung schematisch zeigt;
  • 57 eine Schrägansicht, die eine herkömmliche Halbleiterspeichervorrichtung zeigt; und
  • 58 eine Zeichnung, die die Richtungen einer Magnetisierung innerhalb einer herkömmlichen Halbleiterspeichervorrichtung zeigt.
  • Jede Ausführungsform der vorliegenden Erfindung ist auf einen magnetischen Schreib/Lesespeicher (MRAM) unter Verwendung eines magnetoresistiven Tunnelelements (TMR) als ein Speicherelement gerichtet. In dem MRAM der vorliegenden Erfindung bilden eine Mehrzahl von jeweils mit einem TMR-Element ausgestatteten Speicherzellen, die angeordnet sind, eine Matrix zu bilden, einen Speicherzellenfeldaufbau, und ein peripherer Schaltungsabschnitt wie etwa Decoder oder Erfassungsverstärker ist in den Umfangsabschnitt dieser Speicherzellen angeordnet. Die Schreib- und Lese-Betriebsweisen einer Information können durch den Schreib/Lesezugriff auf eine optionale Zelle durchgeführt werden.
  • Manche Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben werden. Durchgehend durch die Zeichnungen werden die gemeinsamen Abschnitte durch die gemeinsamen Bezugszeichen bezeichnet. In den Zeichnungen, die die ersten bis sechsten Ausführungsformen der vorliegenden Erfindung zeigen, sind der MOSFET, der in der siebten Ausführungsform gezeigt sind und der Kontakt, der mit dem MOSFET verbunden ist, weggelassen.
  • [Erste Ausführungsform]
  • In der ersten Ausführungsform erstreckt sich die Magnetaufzeichnungsschicht, die ein TMR-Element ausbildet, entlang der Bitleitung, ohne für jede Zelle geteilt zu sein.
  • Die 1A und 1B sind Schrägansichten, die schematisch den Aufbau einer Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung kollektiv zeigen.
  • Wie in 1A gezeigt, ist die Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung ein MRAM, der als ein Speicherelement ein TMR-Element 24 umfasst, das eine magnetisch fixierte Schicht 18, eine Magnetaufzeichnungsschicht 20 und eine Tunnel-Barrieren-Schicht (Tunnelsperrschichtfilm) 19, die zwischen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20 angeordnet ist, einschließt. Ein Schalttransistor (z.B. MOSFET) 5, der eine Gate-Elektrode (Lesewortleitung) 3 aufweist, ist mit der magnetisch fixierten Schicht 18 mit einer unteren Elektrode 17 verbunden, die dazwischen angeordnet ist. Auch ist eine Schreibwortleitung 13 unterhalb und entfernt von dem TMR-Element 24 angeordnet, und eine Bitleitung 23, die mit der Magnetaufzeichnungsschicht 20 verbunden ist, ist in einer Weise angeordnet, die Wortleitung 13 unter rechten Winkeln zu kreuzen.
  • Unter den Elementen, die das TMR-Element 24 ausbilden, sind die magnetisch fixierte Schicht 18 und die Tunnel-Barrieren-Wandschicht 19 unabhängig von der Bitleitung 23 gebildet. Jedoch ist die Magnetaufzeichnungsschicht 20 integral mit der Bitleitung 23 gebildet. Mit anderen Worten ist die Magnetaufzeichnungsschicht 20 gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle geteilt zu sein, um so zumindest zwei Zellen entlang der Bitleitung 23 abzudecken. Es folgt, dass die Magnetaufzeichnungsschicht 20 und die Bitleitung 23 die gleiche Form aufweisen.
  • Es sei darauf hingewiesen, dass es möglich ist, die Magnetaufzeichnungsschicht 20 in einen ersten Musterabschnitt 20A und einen zweiten Musterabschnitt 20B zu trennen, wie in 1B gezeigt. In diesem Fall wird der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht in dem Muster des TMR-Elements 24 gebildet, und der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht wird gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle geteilt zu sein, um so zumindest zwei Zellen entlang der Bitleitung 23 abzudecken.
  • Die 2A und 2B sind Querschnittsansichten, die das TMR-Element 24, das einen einzelnen Aufbau mit einer einzelnen Tunnel-Barrierenwand aufweist, kollektiv zeigen. Es ist wünschenswert, dass das TMR-Element 24 einen Aufbau aufweist, der eine einzelne Tunnel-Barrieren-Wandschicht aufweist, die in 2A und 2B gezeigt ist. Der Aufbau des TMR- Elements 24, das eine einzelne Tunnel-Barrieren-Wandschicht aufweist, wird nun beschrieben werden.
  • Das TMR-Element 24, das in 2A gezeigt ist, umfasst eine magnetisch fixierte Schicht 18, die eine Schablonenschicht 101, eine ferromagnetische Anfangsschicht 102, eine antiferromagnetische Schicht 103 und eine ferromagnetische Referenzschicht 104 einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind, eine Tunnel-Barrieren-Wandschicht 19, die auf der magnetisch fixierten Schicht 18 gebildet ist, und Magnetaufzeichnungsschicht 20, die auf der Tunnel-Barrieren-Wandschicht 19 gebildet ist und eine freie ferromagnetische Schicht 105 und eine Kontaktschicht 106, die auf der freien ferromagnetischen Schicht 105 gebildet ist, einschließt.
  • In gleicher Weise umfasst das in 2B gezeigte TMR-Element 24 eine magnetisch fixierte Schicht 18, die eine Schablonenschicht 101, eine ferromagnetische Anfangsschicht 102, eine antiferromagnetische Schicht 103, eine ferromagnetische Schicht 104', eine nicht-magnetische Schicht 107 und eine ferromagnetische Schicht 104" einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind, eine Tunnel-Barrieren-Wandschicht 19, die auf der magnetisch fixierten Schicht 18 gebildet ist, und eine Magnetaufzeichnungsschicht 20, die auf der Tunnel-Barrieren-Wandschicht 19 gebildet ist und eine freie ferromagnetische Schicht 105', eine nicht-magnetische Schicht 107, eine ferromagnetische Schicht 105" und eine Kontaktschicht 106 einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind.
  • Es sei darauf hingewiesen, dass ein Dreischichtaufbau, der die ferromagnetische Schicht 104', die nicht-magnetische Schicht 107 und die ferromagnetische Schicht 104" einschließt, die innerhalb der magnetisch fixierten Schicht 18 gebildet sind, und ein weiterer Dreischichtaufbau, der die ferromagnetische Schicht 105', die nicht-magnetische Schicht 107 und die ferromagnetische Schicht 105", die innerhalb der Magnetaufzeichnungsschicht 20 gebildet sind, in dem TMR-Element 24, das in 2B gezeigt ist, eingesetzt sind. Dieser spezifische Aufbau ermöglicht es, die Erzeugung des magnetischen Pols innerhalb der ferromagnetischen Schicht zu unterdrücken, um so einen Zellenaufbau bereitzustellen, der für die Miniaturisierung, verglichen mit dem TMR-Element 24, das in 2A gezeigt ist, geeigneter ist.
  • Das TMR-Element 24, das die spezifische einzelne Tunnel-Barrieren-Wandschicht aufweist, ist aus den Materialien gebildet, die im folgenden beschrieben sind.
  • Es ist wünschenswert, dass die magnetisch fixierte Schicht 18 und die Magnetaufzeichnungsschicht 20 beispielsweise aus Fe, Co, Ni oder einer Legierung davon, einem Magnetit, das eine große Spin-Polarisierbarkeit aufweist, Oxiden wie etwa CrO2, RXMnO3–y (R: seltene-Erden-Elemente; X: Ca, Ba, Sr) und Heusler-Legierungen wie etwa NiMnSb und PtMnSb gebildet ist. Es ist möglich, dass diese Magnetkörper eine geringe Menge von Ag, Cu, Au, Al, Mg, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Ir, W, Mo und Nb enthalten, soweit die ferromagnetischen Eigenschaften nicht verloren gehen.
  • Es ist wünschenswert, dass die antiferromagnetische Schicht 103, die einen Teil der magnetisch fixierten Schicht 18 bildet, beispielsweise aus Fe-Mn, Pt-Mn, Pt-Cr-Mn, Ni-Mn, Ir-Mn, NiO und Fe2O3 gebildet ist.
  • Es ist möglich, dass die Tunnel-Barrieren-Wandschicht aus verschiedenen dielektrischen Körpern wie etwa Al2O3, SiO2, MgO, AlN, Bi2O3, MgF2, CaF2, SrTiO2 und AlLaO3 gebildet ist. Es ist möglich, dass ein Sauerstoffverlust, ein Stickstoffverlust oder ein Fluorverlust in diesen dielektrischen Körpern vorhanden ist.
  • Es ist möglich, den Aufbau des TMR-Elements 24, das die einzelne Tunnel-Barrieren-Wandschicht aufweist, die in 2A oder 2B gezeigt ist, auf andere Ausführungsformen der vorliegenden Erfindung anzuwenden, die hierin später zu beschreiben sind.
  • Die 3 bis 7 sind Querschnittsansichten entlang der in 1A gezeigten Linie VII-VII, die ein erstes Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung kollektiv zeigen. Das erste Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 3 bis 7 beschrieben werden.
  • In dem ersten Schritt wird ein erster Zwischenschicht-Isolationsfilm auf der Oberfläche eines Halbleitersubstrats gebildet, das einen MOSFET (nicht gezeigt) darin gebildet aufweist, gefolgt von einem selektiven Bilden einer Schreibwortleitung 13 innerhalb des ersten Zwischenschicht-Isolationsfilms 11, wie in 3 gezeigt, gefolgt von einem Abscheiden eines zweiten Zwischenschicht-Isolationsfilms 14 auf der Schreibwortleitung 13 und innerhalb eines Spaltabschnitts (nicht gezeigt). Es sei darauf hingewiesen, dass der zweite Zwischenschicht-Isolationsfilm 14, der auf der Schreibwortleitung 13 gebildet ist, dazu dient, den Abstand zwischen der Schreibwortleitung 13 und dem TMR-Element 24 zu bestimmen, und als ein Unterlagefilm in dem Schritt zum Bilden des TMR-Elements 24 wirkt. Deswegen ist es, um den zweiten Zwischenschicht-Isolationsfilm 14 dünn und gleichförmig auf der Schreibwortleitung 13 zu bilden, notwendig, dass die Schreibwortleitung 13 gebildet wird, eine flache Oberfläche aufzuweisen. Deswegen ist es wünschenswert, die Schreibwortleitung 13 unter Verwendung von beispielsweise eines Damascene-Verfahrens zu bilden. Um spezifischer zu sein, wird nach einer Bildung einer Nut 12 für die Schreibwortleitung in dem ersten Zwischenschicht- Isolationsfilm 11 ein Metallmaterial, dass die Schreibwortleitung 13 bildet, innerhalb der Nut 13 und auf dem ersten Zwischenschicht-Isolationsfilm 12 durch ein Sputter-Verfahren abgeschieden. Dann wird die abgeschiedene Metallmaterialschicht durch ein CMP(chemisch-mechanisches Polier)-Verfahren abgeflacht, bis die Oberfläche des ersten Zwischenschicht-Isolationsfilms nach außen freigelegt ist, um so die Schreibwortleitung 13 zu bilden. Weiter wird der zweite Zwischenschicht-Isolationsfilm 14 dünn auf der Schreibwortleitung 13 und dem ersten Zwischenschicht-Isolationsfilm 11 durch ein CVD(chemisches Gasphasenabscheide)-Verfahren abgeschieden.
  • In dem nächsten Schritt werden eine untere Elektrode 17, eine magnetisch fixierte Schicht 18 und eine Tunnel-Barrieren-Schicht 19 aufeinanderfolgend auf dem zweiten Zwischenschicht-Isolationsfilm 14 abgeschieden, wie in 4 gezeigt. Im übrigen ist die magnetisch fixierte Schicht 18 von einem Laminataufbau, der eine Mehrzahl von Filmen einschließt, die aufeinander laminiert sind, wie in den 2A und 2B gezeigt, obwohl die magnetisch fixierte Schicht 18 als eine einzelne Schicht in 4 veranschaulicht ist. Dann wird ein Resistfilm (nicht gezeigt) auf der Tunnel-Barrieren-Wandschicht 19 gebildet, gefolgt von einem Strukturieren des Resistfilms durch eine Photolithographie-Technologie, um dem Muster der unteren Elektrode 17, die in 1A gezeigt ist, zu entsprechen. Alternativ werden eine Hartmaske wie etwa DLC (diamantähnlicher Kohlenstoff) und ein Widerstandswert (nicht gezeigt) auf der Tunnel-Barrieren-Wandschicht 19 gebildet, gefolgt von einem Strukturieren des Resistfilms durch die Photolithographie-Technologie, um dem Muster der unteren Elektrode 17, die in 1A gezeigt ist, zu entsprechen, und darauf einem Strukturieren des DLC-Films unter Verwendung des strukturierten Resistfilms. Weiter werden die Tunnel-Barrieren-Wandschicht 19, die magnetisch fixierte Schicht 18 und die untere Elektrode 17 kollektiv durch ein RIE (reaktives Ionenätz)-Verfahren oder ein Ionenfräsverfahren mit dem strukturierten Resistfilm oder dem strukturierten DLC-Film als Maske verwendet kollektiv strukturiert.
  • Dann werden die Tunnel-Barrieren-Wandschicht 19 und die magnetisch fixierte Schicht 18 kollektiv durch das RIE-Verfahren oder das Ionenfräsverfahren mit dem Resistfilm (nicht gezeigt) oder dem DLC-Film (nicht gezeigt), die strukturiert sind, um dem Muster des TMR-Elements 24, das in 1A gezeigt ist, zu entsprechen, indem sie als sie Maske verwendet werden, kollektiv strukturiert, wie in 5 gezeigt.
  • Es sei darauf hingewiesen, dass in dem Prozess, der in 4 gezeigt ist, die Tunnel-Barrieren-Schicht 19, die magnetisch fixierte Schicht 18 und die untere Elektrode 17 strukturiert werden, mit dem Ergebnis, dass eine Stufung zwischen der Oberfläche der Tunnel-Barrieren-Wandschicht 19 und dem zweiten Zwischenschicht-Isolationsfilm 14 gebildet wird. Mit anderen Worten ist es, da eine große Stufung in der Unterlageschicht beim Durchführen des in 5 gezeigten Prozesses gebildet wird, möglich, die Tunnel-Barrieren-Wandschicht 19 und die magnetisch fixierte Schicht 18 in mehreren Schritten zu strukturieren. Um spezifischer zu sein ist es möglich, im Voraus die Tunnel-Barrieren-Wandschicht 19 und den zweiten Zwischenschicht-Isolationsfilm 14 beispielsweise mit einem SOG (Spin auf Glas)-Film zu beschichten, um so die gesamte Oberfläche abzuflachen, gefolgt von einem kollektiven Strukturieren der Tunnel-Barrieren-Wandschicht 19 und der magnetisch fixierten Schicht 18.
  • In dem nächsten Schritt wird ein dritter Zwischenschicht-Isolationsfilm 21 auf der Tunnel-Barrieren-Wandschicht 19, der unteren Elektrode 17 und dem zweiten Zwischenschicht-Isolationsfilm 14 abgeschieden, wobei die Maske, die in dem Schritt eines Strukturierens der Tunnel-Barrieren-Wandschicht 19 und der magnetisch fixierten Schicht 18 verwendet wird, unbeseitigt verbleibt derart, dass die Spalte zwischen den beseitigten Abschnitten der magnetisch fixierten Schicht 18 und der Tunnel-Barrieren-Wandschicht 19 mit dem dritten Zwischenschicht-Isolationsfilm 21 gefüllt werden, wie in 6 gezeigt. Dann wird der dritte Zwischenschicht-Isolationsfilm 21 durch ein CMP-Verfahren abgeflacht, wobei die oben bezeichnete Maske als ein Stopper verwendet wird, gefolgt von einem Entfernen der Maske.
  • Schließlich werden eine Magnetaufzeichnungsschicht 20 und eine Metallmaterialschicht zum Bilden einer Bitleitung 23 auf der Tunnel-Barrieren-Wandschicht 19 und dem dritten Zwischenschicht-Isolationsfilm 21 beispielsweise durch ein Sputter-Verfahren abgeschieden, wie in 7 gezeigt. Dann werden die Magnetaufzeichnungsschicht 20 und die Metallmaterialschicht zum Bilden der Bitleitung 23 kollektiv durch die Photolithographie-Technologie unter Verwendung eines Resists strukturiert, das strukturiert ist, um dem Muster der Bitleitung 23, die in 1A gezeigt ist, zu entsprechen. Folglich werden die Magnetaufzeichnungsschicht 20 und die Bitleitung 23 gebildet, wodurch die Bildung des TMR-Elements 24 beendet wird.
  • Die 8 bis 12 sind Querschnittsansichten entlang der in 1B gezeigten Linie XII-XII, die ein zweites Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung kollektiv zeigen. Bei dem zweiten Herstellungsverfahren ist nur zugelassen, dass sich ein Teil der Magnetaufzeichnungsschicht 20 entlang der Bitleitung 23 erstreckt. Das zweite Verfahren zum Herstellen der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 8 bis 12 beschrieben werden.
  • In dem ersten Schritt wird die Schreibwortleitung 13 selektiv innerhalb des ersten Zwischenschicht-Isolationsfilms 11 durch das Verfahren ähnlich jenem gebildet, das in dem ersten Herstellungsverfahren eingesetzt wird, gefolgt von einem Abscheiden des zweiten Zwischenschicht-Isolationsfilms 14 auf der Schreibwortleitung 13 und innerhalb eines Spaltabschnitts (nicht gezeigt), wie in 8 gezeigt.
  • In dem nächsten Schritt werden die untere Elektrode 17, die magnetisch fixierte Schicht 18, die Tunnel-Barrieren-Wandschicht 19 und ein erster Musterabschnitt 20A der Magnetaufzeichnungsschicht sukzessive auf den zweiten Zwischenschicht-Isolationsfilm 14 gebildet, wie in 9 gezeigt. Es sei darauf hingewiesen, dass der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht einen Teil der Magnetaufzeichnungsschicht 20 bildet. Dann werden der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht, die Tunnel-Barrieren-Wandschicht 19, die magnetisch fixierte Schicht 18 und die untere Elektrode 17 kollektiv durch ein RIE-Verfahren oder einen Ionenfräsverfahren strukturiert, indem ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), der strukturiert ist, um dem Muster der unteren Elektrode 17 zu entsprechen, die in 1B gezeigt ist, als eine Maske verwendet wird.
  • Dann werden der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht, die Tunnel-Barrieren-Wandschicht 19 und die magnetisch fixierte Schicht 18 kollektiv durch das Verfahren ähnlich jenem, das in dem ersten Herstellungsverfahren, das zuvor beschrieben ist, eingesetzt wird, durch ein Einsetzen eines RIE-Verfahrens oder eines Ionenfräsverfahrens strukturiert, wobei ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), der strukturiert ist, dem Muster des TMR-Elements 24, das in 1B gezeigt ist, zu entsprechen, als eine Maske verwendet wird, wie in 10 gezeigt.
  • In dem nächsten Schritt wird ein dritter Zwischenschicht-Isolationsfilm 21 auf den ersten strukturierten Abschnitt 20A der Magnetaufzeichnungsschicht, die untere Elektrode 17 und den zweiten Zwischenschicht-Isolationsfilm 14 durch das Verfahren ähnlich jenem, das in dem ersten Herstellungsverfahren, das zuvor beschrieben ist, eingesetzt wird, abgeschieden, gefolgt von einem Abflachen der Oberfläche des dritten Zwischenschicht-Isolationsfilms 21, wie in 11 gezeigt ist.
  • Weiter werden ein zweiter Musterabschnitt 20B der Magnetaufzeichnungsschicht, die den übrigen Teil der Magnetaufzeichnungsschicht 20 ausbildet, und eine Bitleitung 23 durch das Verfahren ähnlich jenem, das in dem ersten Herstellungsverfahren eingesetzt wird, das in 12 gezeigt ist, abgeschieden. Dann werden der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht und die Bitleitung 23 kollektiv strukturiert, um so das TMR-Element 24 zu bilden.
  • Es sei darauf hingewiesen, dass ein Teil der Magnetaufzeichnungsschicht 20, d.h. der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht bereits zusammen mit dem TMR-Element 24 in dem in 12 gezeigten Prozess strukturiert wird. Deswegen ist es in manchen Fällen notwendig, die Dicke des zweiten Musterabschnitts 20B der Magnetaufzeichnungsschicht, die zusammen mit der Bitleitung 23 strukturiert ist, einzustellen.
  • Die 13 bis 16 sind Querschnittsansichten, die ein drittes Herstellungsverfahren einer Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung kollektiv zeigen. In dem dritten Herstellungsverfahren ist das TMR-Element 24 vergraben, nicht nur die Magnetaufzeichnungsschicht 20, sondern auch die Tunnel-Barrieren-Wandschicht 19 sind gebildet, sich entlang der Bitleitung 23 zu erstrecken. Das dritte Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 13 bis 16 beschrieben werden.
  • In dem ersten Schritt wird eine Schreibwortleitung 13 selektiv in einem ersten Zwischenschicht-Isolationsfilm 11 gebildet, gefolgt von einem Abscheiden eines zweiten Zwischenschicht-Isolationsfilms 14, um die Oberflächen der Schreibwortleitung 13 und einen Spaltabschnitt (nicht gezeigt) abzudecken, wie in 13 gezeigt.
  • In dem nächsten Schritt wird ein dünner Stopper-Isolationsfilm (nicht gezeigt), d.h. ein Siliziumnitridfilm auf dem zweiten Zwischenschicht-Isolationsfilm 14 gebildet, gefolgt von einem Bilden einer unteren Elektrodenschicht auf den Stopper-Isolationsfilm und einem nachfolgenden Strukturieren der unteren Elektrodenschicht, um so eine untere Elektrode 17 zu bilden, wie in 14 gezeigt. Dann wird ein dritter Zwischenschicht-Isolationsfilm 21 gebildet, um die untere Elektrode 17 und den zweiten Zwischenschicht-Isolationsfilm 14 abzudecken, gefolgt von einem Bilden einer Nut 25 zum Bilden einer magnetisch fixierten Schicht in dem dritten Zwischenschicht-Isolationsfilm 21, um so die untere Elektrode 17 teilweise freizulegen.
  • Nach einer Bildung der Nut 25 wird ein Material der magnetisch fixierten Schicht innerhalb der Nut 25 und auf dem dritten Zwischenschicht-Isolationsfilm 21 gebildet, wie in 15 gezeigt. Dann wird die Schicht des Materials zum Bilden der magnetisch fixierten Schicht durch ein CMP-Verfahren abgeflacht, bis die Oberfläche des dritten Zwischenschicht-Isolationsfilms 21 zu der Oberfläche hin freigelegt ist, mit dem Ergebnis, dass eine magnetisch fixierte Schicht 18 gebildet ist, die Nut 25 des dritten Zwischenschicht-Isolationsfilms 21 zu füllen.
  • In dem nächsten Schritt werden eine Tunnel-Barrieren-Wandschicht 19, eine Magnetaufzeichnungsschicht 20 und eine Bitleitung 23 aufeinanderfolgend auf der magnetisch fixierten Schicht 18 und dem dritten Zwischenschicht-Isolationsfilm 21 gebildet, wie in 16 gezeigt. Dann werden die Tunnel- Barrieren-Wandschicht 19, die Magnetaufzeichnungsschicht 20 und die Bitleitung 23 kollektiv durch ein RIE-Verfahren oder ein Ionenfräsverfahren strukturiert, wobei ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), die strukturiert sind, dem Muster der Bitleitung 23, die in 1A gezeigt ist, zu entsprechen, als eine Maske verwendet wird.
  • Gemäß der ersten Ausführungsform, die oben beschrieben ist, ist die Magnetaufzeichnungsschicht, die das TMR-Element ausbildet, nicht für jede Zelle getrennt, und es ist zugelassen, dass sie sich entlang der Bitleitung 23 erstreckt. Der spezifische Aufbau erzeugt hervorragende Effekte, wie sie unten beschrieben sind.
  • Es sei darauf hingewiesen, dass die magnetisch fixierte Schicht 18 eine feste Richtung einer Magnetisierung aufweist, derart, dass sämtliche Zellen in der gleichen Richtung magnetisiert sind. Andererseits wird eine Information zufällig in die Magnetaufzeichnungsschicht 20 eingeschrieben, und somit schließt die Magnetaufzeichnungsschicht 20 einen Bereich, der in der Richtung gleich der Magnetisierungsrichtung der magnetisch fixierten Schicht 18 magnetisiert ist, und einen anderen Bereich ein, der in der entgegengesetzten Richtung magnetisiert ist. Wo die benachbarten Zellen gleiche Information aufweisen, wird die Magnetisierungsrichtung innerhalb der Magnetaufzeichnungsschicht 20 konsekutiv gemacht mit dem Ergebnis, dass es möglich ist, das Schreiben und Lesen der Information mit einer hohen Stabilität auszuführen. Andererseits werden, wo die benachbarten Zellen eine entgegengesetzte Information aufweisen, die benachbarten Zellen der Magnetaufzeichnungsschicht 20 entgegengesetzt zueinander in der Richtung der Magnetisierung gemacht.
  • Um spezifischer zu sein, stoßen, wo entgegengesetzte Magnetisierungsrichtungen 28b und 28c in der Magnetaufzeichnungsschicht vorhanden sind, wie in 17 gezeigt, die magnetischen Vektoren zwischen den Zellen gegeneinander, um so einen Domänenbereich (Grenzschicht) 26 zu erzeugen, was die Erzeugung eines derart magnetischen Felds herbeiführt. Mit anderen Worten ist es gemäß der ersten Ausführungsform der vorliegenden Erfindung zugelassen, dass sich die Magnetaufzeichnungsschicht 20 entlang der Bitleitung 23 erstreckt, um es so zu erlauben, dass der Bereich einer Magnetisierung den Bereich zwischen den benachbarten Zellen 27 erreicht. Es folgt, dass es in der ersten Ausführungsform der vorliegenden Erfindung möglich ist, es zu erlauben, dass die Grenzschicht 26, die die Erzeugung eines diamagnetischen Felds herbeiführt, zwischen den benachbarten Zellen 27 positioniert ist, obwohl der Domänenbereich, der die Erzeugung eines diamagnetischen Felds herbeiführt, im Stand der Technik innerhalb der Zelle gebildet wurde. Worauf hingewiesen werden sollte ist, dass, da der Grenzbereich 26 außerhalb des TMR-Elements 24 in der ersten Ausführungsform der vorliegenden Erfindung positioniert werden kann, die Leseinformation nicht verschlechtert wird, wenn das Signal ausgelesen wird. Es folgt, dass es die erste Ausführungsform der vorliegenden Erfindung ermöglicht, das TMR-Element 24 frei von einer Signalverschlechterung bereitzustellen, wenn das Signal ausgelesen wird, auch wenn eine Domäne, die die Erzeugung eines diamagnetischen Felds herbeiführt, erzeugt wird.
  • Worauf auch hingewiesen werden sollte ist, dass es gemäß der ersten Ausführungsform der vorliegenden Erfindung möglich ist, die Verschlechterung der Spanne für den Lesebetrieb zu unterdrücken, wie oben beschrieben, um es so unnötig zu machen, die Zelle zu vergrößern, wie in dem Stand der Technik. Es folgt, dass es möglich ist, die Zelle zu miniaturisieren.
  • Es sei auch darauf hingewiesen, dass es, da sich die Magnetaufzeichnungsschicht 20 entlang der Bitleitung 23 in der ersten Ausführungsform der vorliegenden Erfindung erstreckt, es möglich ist, das Problem zu vermeiden, dass die Domäne, die in dem Zellenkantenabschnitt erzeugt wird, einen schädlichen Effekt erzeugt. Zusätzlich ist es möglich, das Problem einer Skew, dass die Domäne, die außerhalb des Zellenkantenabschnitts erzeugt wird, einen schädlichen Effekt erzeugt. Auch ist es möglich, der Magnetaufzeichnungsschicht 20 eine stabile uniaxiale Anisotropie aufzuerlegen, und die magnetostatische Zwischenschichtkopplung (Offset einer Hysterese) abzumildern.
  • Um spezifischer zu sein ist es, da es möglich ist, die Probleme der Kantendomäne und der Skew zu vermeiden, möglich, die Verschlechterung des Lesens des Signals zu verhindern, um so das MR (magnetoresistive)-Verhältnis, d.h. die Rate einer Änderung zwischen dem Zustand von "1" und dem Zustand von "0" zu verbessern. Es folgt, dass es möglich ist, die Nichtgleichförmigkeit des Widerstands in verschiedenen Abschnitten der Speicherzelle zu unterdrücken, was vorteilhaft für die Miniaturisierung der Zelle ist.
  • Auch wird, wenn das MR-Verhältnis verbessert wird, die Intensität des Lesesignals erhöht, um so die Erfassungsgeschwindigkeit zu erhöhen. Folglich kann die Geschwindigkeit des Lesebetriebs erhöht werden.
  • Auch kann, da es möglich ist, den Einfluss abzumildern, der durch die Kantendomäne erzeugt wird, der Abstand zwischen den benachbarten Zellen verringert werden, um es so zu ermöglichen, die effektive Zellenfläche zu vermindern.
  • Worauf auch hingewiesen werden sollte ist, dass es, da die magnetostatische Zwischenschichtkopplung abgemildert werden kann, möglich ist, die Nichtgleichförmigkeit in dem Schwellenwert des Schreibmagnetfelds in der Magnetaufzeichnungsschicht 20 abzusenken. Zusätzlich muss man sich, da es zugelassen ist, dass sich die Magnetaufzeichnungsschicht 20 entlang der Bitleitung 23 erstreckt, um den schädlichen Effekt, der durch die Änderung in der Form des TMR-Elements 24 erzeugt wird, nicht kümmern. Es folgt, dass es möglich ist, den effektiven Schreibstrom abzusenken, um so den Energieverbrauch abzusenken. Es sei darauf hingewiesen, dass, wenn das TMR-Element 24 miniaturisiert wird, der Schwellenwert des Schreibmagnetfelds erhöht wird. Es folgt, dass es zur Miniaturisierung der Zelle in hohem Maße vorteilhaft ist, die Nichtgleichförmigkeit in dem Schwellenwert zu unterdrücken, um so den Schreibstrom so weit wie möglich zu verringern.
  • Das zweite Herstellungsverfahren, das die oben beschriebenen Wirkungen erzeugt, erzeugt auch zusätzliche Effekte wie folgt. Um spezifischer zu sein, bildet in dem ersten Herstellungsverfahren, wenn die strukturierte magnetisch fixierte Schicht 18 und die Tunnel-Barrieren-Wandschicht 19, die den dritten Zwischenschicht-Isolationsfilm 21 darin vergraben aufweisen, abgeflacht werden (in 6 gezeigter Prozess), die Tunnel-Barrieren-Wandschicht 19 die oberste Schicht mit dem Ergebnis, dass eine Beschädigung an der Tunnel-Barrieren-Wandschicht 19 ausgeführt wird. In dem zweiten Herstellungsverfahren der vorliegenden Erfindung wird jedoch der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht auf der Tunnel-Barrieren-Wandschicht 19 gebildet, mit dem Ergebnis, dass dann, wenn der dritte Zwischenschicht-Isolationsfilm 21 abgeflacht wird (in 11 gezeigter Prozess), die Tunnel-Barrieren-Wandschicht 19 von dem ersten Musterabschnitt 20A der Magnetaufzeichnungsschicht geschützt werden kann. Es folgt, dass das zweite Herstellungsverfahren der vorliegenden Erfindung den Effekt erzeugt, dass es möglich ist, zu verhindern, dass eine Beschädigung an der Tunnel-Barrieren-Wandschicht 19 ausgeführt wird, die in einer Dicke von nicht mehr als 100 Ä gebildet werden muss, um so die Zuverlässigkeit des Elements zu verbessern, ohne die Qualität der Tunnel-Barrieren-Wandschicht 19 zu verschlechtern.
  • Auch wird in dem dritten Herstellungsverfahren, das ein Erzeugen der oben beschriebenen Effekte zulässt, die Magnetaufzeichnungsschicht 20 in der Nut 25 begraben. Folglich ist es unnötig, dass RIE-Verfahren oder das Ionenfräsverfahren einzusetzen, um so die Verarbeitung einfach auszuführen und die Größensteuerung zu erleichtern. Das dritte Herstellungsverfahren erzeugt einen zusätzlichen Effekt dahingehend, dass, da die Tunnel-Barrieren-Wandschicht auf der gesamten Oberfläche in dem darauffolgenden Schritt gebildet wird, es möglich ist, zu verhindern, dass eine Beschädigung an einem Bereich direkt oberhalb des TMR-Elements 24 ausgeführt wird.
  • [Zweite Ausführungsform]
  • Die zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform einfach dahingehend, dass die Positionen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20 umgekehrt sind.
  • Die 18A und 18B sind Schrägansichten, die die Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigen.
  • Wie in 18A gezeigt, ist die Halbleiterspeichervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung auf einen MRAM, der als ein Speicherelement ein TMR-Element 24 verwendet, gerichtet, umfassend eine magnetisch fixierte Schicht 18, eine Magnetaufzeichnungsschicht 20 und eine Tunnel-Barriere 19, die zwischen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20 angeordnet ist. Ein Schalttransistor, z.B. ein MOSFET) 5, der eine Gate-Elektrode (Lesewortleitung) 3 aufweist, ist mit der Magnetaufzeichnungsschicht 20 über eine untere Elektrode 17 verbunden. Auch ist eine Wortleitung 13 entfernt von dem TMR-Element 24 unterhalb dem TMR-Element 24 angeordnet, und eine Bitleitung 23, die mit der magnetisch fixierten Schicht 18 verbunden ist, ist angeordnet, die Wortleitung 13 unter rechten Winkeln zu kreuzen.
  • Unter den Elementen, die das TMR-Element 24 bilden, werden die Magnetaufzeichnungsschicht 20 und die Tunnel-Barrieren-Wandschicht 19 unabhängig von der Bitleitung 23 gebildet. Jedoch wird die magnetisch fixierte Schicht 18 integral mit der Bitleitung gebildet. Mit anderen Worten erstreckt sich die magnetisch fixierte Schicht 18 in der Richtung der Bitleitung 23, ohne für jede Zelle getrennt zu sein und erstreckt sich entlang der Bitleitung 23. Es folgt, dass die magnetisch fixierte Schicht 18 und die Bitleitung 23 die gleiche Form aufweisen.
  • Es sei darauf hingewiesen, dass es möglich ist, die magnetisch fixierte Schicht 18 in einen ersten Musterabschnitt 18A und einen zweiten Musterabschnitt 18B zu trennen, wie in 18B gezeigt. In diesem Fall ist der erste Musterabschnitt 18A der magnetisch fixierten Schicht in dem Muster des TMR-Elements 24 eingeschlossen, und der zweite Musterabschnitt 18B der magnetisch fixierten Schicht ist gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23, um zumindest zwei benachbarte Zellen abzudecken.
  • Die ersten bis dritten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung können zur Herstellung der Halbleiterspeichervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung eingesetzt werden, indem die magnetisch fixierte Schicht 18 und die Magnetaufzeichnungsschicht 20 in dem ersten bis dritten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung vertauscht werden. Deswegen ist das Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung weggelassen.
  • Die zweite Ausführungsform der vorliegenden Erfindung lässt ein Erzeugen der Effekte ähnlich wie jenen, die durch die erste Ausführungsform der vorliegenden Erfindung erzeugt werden, zu. Weiter ist es in der zweiten Ausführungsform der vorliegenden Erfindung zugelassen, dass sich die magnetisch fixierte Schicht 18, die die Richtung einer Magnetisierung fixiert in einer Richtung aufweist, entlang der Bitleitung 23 erstreckt. Deswegen ist es unwahrscheinlich, das der magnetische Vektor der magnetisch fixierten Schicht 18 dem Einfluss des Verarbeitens zur Miniaturisierung der Halbleiterspeichervorrichtung unterliegt, um es so zu ermöglichen, die magnetisch fixierte Schicht 18 mit einer hohen Stabilität zu bilden.
  • Es sei auch darauf hingewiesen, dass es, da es zugelassen ist, dass sich die magnetisch fixierte Schicht 18 entlang der Bitleitung 23 erstreckt, möglich ist, die Demagnetisierung der Fixierschicht zu unterdrücken. Es folgt, dass es möglich ist, einen magnetischen Tunnelsperrschichtfilm zu erhalten, der wahrscheinlich nicht verschlechtert wird, und der hinsichtlich einer Zuverlässigkeit ausgezeichnet ist, auch wenn die Schreibbetriebsschritte wiederholt werden.
  • [Dritte Ausführungsform]
  • In der dritten Ausführungsform werden eine Bitleitung 23 und eine Magnetaufzeichnungsschicht 20 zusammen vor einer Bildung einer Schreibwortleitung 13 und einer magnetisch fixierten Schicht 18 gebildet.
  • Die 19A und 19B sind Schrägansichten, die den Aufbau einer Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung schematisch zeigen.
  • Wie in 19A gezeigt, ist die Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung auf einen MRAM gerichtet, der als ein Speicherelement ein TMR-Element 24 verwendet, umfassend eine magnetisch fixierte Schicht 18, eine Magnetaufzeichnungsschicht 20 und eine Tunnel-Barrieren-Wandschicht 19, die zwischen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20 angeordnet ist. Ein Schalttransistor (z.B. ein MOSFET) 5, der eine Gate-Elektrode (Lesewortleitung) 5 aufweist, ist mit der magnetisch fixierten Schicht 18 über eine obere Elektrode 31 verbunden. Auch ist eine Schreibwortleitung 13 oberhalb und getrennt von dem TMR-Element 24 gebildet, und eine Bitleitung 23, die mit der Magnetaufzeichnungsschicht 20 verbunden ist, erstreckt sich, um die Wortleitung 13 unter rechten Winkeln zu kreuzen.
  • Unter den Elementen, die das TMR-Element ausbilden, werden die magnetisch fixierte Schicht 18 und die Tunnel-Barrieren-Wandschicht 19 unabhängig von der Bitleitung 23 gebildet. Jedoch wird die Magnetaufzeichnungsschicht 20 integral mit der Bitleitung 23 gebildet. Mit anderen Worten wird die Magnetaufzeichnungsschicht 20 gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23. Es folgt, dass die Magnetaufzeichnungsschicht 20 und die Bitleitung 23 die gleiche Form aufweisen.
  • Es sei darauf hingewiesen, dass es möglich ist, dass ein Teil der Magnetaufzeichnungsschicht 20 in dem Muster des TMR-Elements 24 eingeschlossen ist, und dass der übrige Teil der Magnetaufzeichnungsschicht 20 gebildet wird, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, um sich so entlang der Bitleitung 23 zu erstrecken, um zumindest zwei benachbarte Zellen abzudecken, wie in der 19B gezeigt.
  • Die 20A, 20B bis 23A, 23B sind Querschnittsansichten, die den Herstellungsprozess einer Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung kollektiv zeigen. Diese Zeichnungen schließen Bereiche A und B ein. Die Bereiche A bezeichnen die Querschnitte entlang der in 19B gezeigten Linie A-A, wobei die Bereiche B die Querschnitte entlang der in 19B gezeigten Linie B-B bezeichnen. Das Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 20A, 20B bis 23A, 23B beschrieben werden.
  • In dem ersten Schritt werden eine Bitleitung 23, eine Magnetaufzeichnungsschicht 20, eine Tunnel-Barrieren-Wandschicht 19 und eine magnetisch fixierte Schicht 18 aufeinanderfolgend in der erwähnten Reihenfolge auf einem ersten Zwischenschicht-Isolationsfilm 11 laminiert, wie in den 20A und 20B gezeigt.
  • In dem nächsten Schritt werden die gesamten Bereiche der magnetisch fixierten Schicht 18 und der Tunnel-Barrieren-Wandschicht 19 und ein Teil der Magnetaufzeichnungsschicht 20, wie in den 21A und 21B gezeigt, durch ein RIE-Verfahren oder ein Ionenfräsverfahren strukturiert, wobei ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), der strukturiert ist, dem Muster des TMR-Elements 24, das in 19B gezeigt ist, zu entsprechen, als eine Maske verwendet wird. Das Ätzen für diese Strukturierungsbehandlung wird gestoppt, wenn die Oberfläche der Magnetaufzeichnungsschicht 20 nach außen freigelegt ist, oder wenn die Magnetaufzeichnungsschicht 20 geringfügig geätzt ist. Es ist wünschenswert, ein Ätzverfahren einzusetzen, das es zulässt, dass sich die Tunnel-Barrieren-Wandschicht 19 und die Magnetaufzeichnungsschicht 20 voneinander in der Ätzrate unterscheiden. Auch ist es wünschenswert, dass die Magnetaufzeichnungsschicht 20 eine Dicke aufweist, die groß genug ist, um das Ätzen zu stoppen, wenn das Ätzen innerhalb der Magnetaufzeichnungsschicht 20 durchgeführt wird.
  • In dem nächsten Schritt wird ein dritter Zwischenschicht-Isolationsfilm 21 auf der Magnetaufzeichnungsschicht 20 und der magnetisch fixierten Schicht 19 abgeschieden, wie in den 22A und 22B gezeigt. Dann wird der dritte Zwischenschicht-Isolationsfilm 21 durch beispielsweise ein CMP-Verfahren abgeflacht, um so die Oberfläche der magnetisch fixierten Schicht 18 freizulegen. Weiter wird eine obere Elektrode 31, die verarbeitet ist, dem Muster der oberen Elektrode 31 zu entsprechen, die in 19B gezeigt ist, gebildet.
  • Nach einer Bildung der oberen Elektrode 31 wird ein vierter Zwischenschicht-Isolationsfilm 32 dünn und gleichförmig auf der oberen Elektrode 31 gebildet, wie in den 23A und 23B gezeigt, gefolgt von einem Bilden einer Schreibwortleitung 13, die verarbeitet wird, dem Muster der Schreibwortleitung 13, wie in 19B zu entsprechen, auf dem vierten Zwischenschicht-Isolationsfilm 32.
  • Gemäß der dritten Ausführungsform der vorliegenden Erfindung, die oben beschrieben ist, ist es zugelassen, dass sich die Magnetaufzeichnungsschicht 20 entlang der Bitleitung 23 erstreckt, um es so zu erlauben, dass sich der magnetisierte Bereich zu einem Bereich zwischen zwei benachbarten Zellen hin erstreckt. Folglich ist es möglich, das TMR-Element 24 bereitzustellen, das nicht dem Einfluss der Signalverschlechterung unterliegt, die durch die Magnetpolerzeugung herbeigeführt wird, ohne die Zellenfläche zu erhöhen.
  • Ferner erzeugt das Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung einen zusätzlichen Effekt. Spezifisch werden in dem ersten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung die Bitleitung 23 und die Magnetaufzeichnungsschicht 20 kollektiv strukturiert. Deswegen werden die Magnetaufzeichnungsschicht 20 und die Bitleitung 23 nach der Tunnel-Barrieren-Wandschicht 19 gebildet, die ein Dünnfilm ist, strukturiert ist und mit dem dritten Zwischenschicht-Isolationsfilm 21 gefüllt wird. Mit anderen Worten ist es in dem ersten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung unmöglich, die Bitleitung 23, die Magnetaufzeichnungsschicht 20, die Tunnel-Barrieren-Wandschicht 19 und die magnetisch fixierte Schicht 18 aufeinanderfolgend zu bilden, gefolgt von einem kollektiven Strukturieren dieser Schichten. In der dritten Ausführungsform der vorliegenden Erfindung ist es jedoch möglich, die Bitleitung 23, die Magnetaufzeichnungsschicht 20, die Tunnel-Barrieren-Wandschicht 19 und die magnetisch fixierte Schicht 18 aufeinanderfolgend zu bilden, gefolgt von einem kollektiven Strukturieren dieser Schicht. Was bemerkt werden sollte ist, dass es möglich ist, einen Prozess bereitzustellen, in welchem der Herstellungsprozess während einer Bildung der Tunnel-Barrieren-Wandschicht 19, der ein Dünnfilm ist, nicht gestoppt werden muss, trotz der Prozedur, dass die Bitleitung 23 und die Magnetaufzeichnungsschicht 20 aufeinanderfolgend gebildet werden. Es folgt, dass es möglich ist, die Anzahl benötigter Prozessschritte weiter zu verringern.
  • Ferner wird in der dritten Ausführungsform der vorliegenden Erfindung die magnetisch fixierte Schicht 18 auf der Tunnel-Barrieren-Wandschicht 19 gebildet. Deswegen wird, wenn die strukturierte, magnetisch fixierte Schicht 18, die strukturierte Tunnel-Barrieren-Wandschicht 19 und die strukturierte Magnetaufzeichnungsschicht 20 mit dem dritten Zwischenschicht-Isolationsfilm 21 abgedeckt sind, gefolgt durch ein Abflachen des dritten Zwischenschicht-Isolationsfilms 21, eine Beschädigung in der Tunnel-Barrieren-Wandschicht 19 nicht erzeugt.
  • [Vierte Ausführungsform]
  • Die vierte Ausführungsform unterscheidet sich von der dritten Ausführungsform einfach dahingehend, dass die Positionen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20 umgekehrt sind.
  • Die 24A und 24B sind Schrägansichten, die den Aufbau der Halbleiterspeichervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung schematisch zeigen.
  • Wie in 24A gezeigt wird, ist die Halbleiterspeichervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung auf ein MRAM gerichtet, der als ein Speicherelement ein TMR-Element 24 verwendet, umfassend eine magnetisch fixierte Schicht 18, eine Magnetaufzeichnungsschicht 20 und eine Tunnel-Barrieren-Wandschicht 19, die zwischen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20 angeordnet ist. Ein Schalttransistor (z.B. MOSFET) 5, der eine Gate-Elektrode (Lesewortleitung) 3 aufweist, ist mit der Magnetaufzeichnungsschicht 20 über eine obere Elektrode 31 verbunden. Auch ist eine Schreibwortleitung 13 entfernt von und oberhalb des TMR-Elements 24 angeordnet, und eine Bitleitung 23, die mit der magnetisch fixierten Schicht 18 verbunden ist, ist angeordnet, sich über die Wortleitung 13 unter rechten Winkeln zu erstrecken.
  • Unter den Elementen, die das TMR-Element 24 ausbilden, werden die Magnetaufzeichnungsschicht 20 und die Tunnel-Barrieren- Wandschicht 19 unabhängig von der Bitleitung 23 gebildet. Jedoch wird die magnetisch fixierte Schicht 18 integral mit der Bitleitung 23 gebildet. Mit anderen Worten wird die magnetisch fixierte Schicht 18 gebildet, um sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für je de Zelle getrennt zu werden und erstreckt sich entlang der Bitleitung 23. Es folgt, dass die magnetisch fixierte Schicht 18 und die Bitleitung 23 die gleiche Form aufweisen.
  • Es sei darauf hingewiesen, dass es möglich ist, dass ein Teil der magnetisch fixierten Schicht 18 in dem Muster des TMR-Elements 24 eingeschlossen ist, und dass sich der übrige Teil der magnetisch fixierten Schicht 18 in der Richtung der Bitleitung 23 erstreckt, ohne für jede Zelle getrennt zu sein und sich entlang der Bitleitung 23 erstreckt, um zumindest zwei benachbarte Zellen abzudecken.
  • Das Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung kann für die Herstellung der Halbleiterspeichervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung eingesetzt werden, indem die magnetisch fixierte Schicht 18 und die Magnetaufzeichnungsschicht 20 bei dem Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung ausgetauscht werden. Deswegen wird das Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung weggelassen.
  • Die vierte Ausführungsform der vorliegenden Erfindung erlaubt ein Erzeugen der Effekte ähnlich jenen, die durch die erste Ausführungsform der vorliegenden Erfindung erzeugt werden. Weiter ist es in der vierten Ausführungsform der vorliegenden Erfindung zugelassen, dass sich die magnetisch fixierte Schicht 18, die die Richtung einer Magnetisierung fixiert in einer Richtung aufweist, entlang der Bitleitung 23 erstreckt. Deswegen ist es unwahrscheinlich, dass der magnetische Vektor der mechanisch fixierten Schicht 18 dem Einfluss des Verarbeitens zur Miniaturisierung der Halbleiterspeichervorrichtung unterliegt, um es so zu ermöglichen, die magnetisch fixierte Schicht 18 mit einer hohen Stabilität zu bilden.
  • Es sei auch darauf hingewiesen, dass es in der vierten Ausführungsform der vorliegenden Erfindung möglich ist, die Bitleitung 23, die magnetisch fixierte Schicht 18, die Tunnel-Barrieren-Wandschicht 19 und die Magnetaufzeichnungsschicht 20 aufeinanderfolgend zu bilden und diese Schichten zu strukturieren. Es folgt, dass es möglich ist, einen Prozess bereitzustellen, in welchem der Prozessschritt während einer Bildung der Tunnel-Barrieren-Wandschicht 19, die ein Dünnfilm ist, nicht gestoppt werden muss, trotz der Prozedur, dass die Bitleitung 23 und die magnetisch fixierte Schicht 18 nacheinander gebildet werden, wie in der dritten Ausführungsform der vorliegenden Erfindung. Folglich kann die Anzahl von Prozessschritten weiter verringert werden.
  • [Fünfte Ausführungsform]
  • Die Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung umfasst ein TMR-Element, das eine Doppeltunnel-Barrieren-Wandschicht aufweist.
  • Die 25A und 25B sind Schrägansichten, die den Aufbau einer Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung schematisch zeigen.
  • Wie in 25A gezeigt, ist die Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung auf einen MRAM gerichtet, der als ein Speicherelement ein TMR-Element 55 verwendet, umfassend eine erste magnetisch fixierte Schicht 51, eine zweite magnetisch fixierte Schicht 54, eine Magnetaufzeichnungsschicht 20, eine erste Tunnel-Barrieren-Wandschicht 52, die zwischen der ersten magnetisch fixierten Schicht 51 und der zweiten magnetisch fixierten Schicht 54 eingebettet ist, und eine zweite Tunnel-Barrieren-Wandschicht 53, die zwischen der zweiten magnetisch fixierten Schicht 54 und der Magnetaufzeichnungsschicht 20 eingebettet ist. Ein Schalttransistor (z.B. ein MOSFET) 5, der eine Gate-Elektrode (Lesewortleitung) 3 aufweist, ist mit der ersten mechanisch fixierten Schicht 51 über eine untere Elektrode 17 verbunden. Auch ist eine Schreibwortleitung 13 getrennt von unterhalb des TMR-Elements 55 angeordnet, und eine Bitleitung 23, die mit der zweiten magnetisch fixierten Schicht 54 verbunden ist, ist angeordnet, die Wortleitung unter rechten Winkeln zu kreuzen.
  • Unter den Elementen, die das TMR-Element 55 ausbilden, werden die Magnetaufzeichnungsschicht 20, die erste magnetisch fixierte Schicht 51, die erste Tunnel-Barrieren-Wandschicht 52 und die zweite Tunnel-Barrieren-Wandschicht 53 unabhängig von der Bitleitung 23 gebildet. Jedoch wird die zweite magnetisch fixierte Schicht 54 integral mit der Bitleitung 23 gebildet. Mit anderen Worten wird die zweite magnetisch fixierte Schicht 54 gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23. Es folgt, dass die zweite magnetisch fixierte Schicht 54 und die Bitleitung 23 die gleiche Form aufweisen.
  • Es sei darauf hingewiesen, dass es möglich ist, die zweite magnetisch fixierte Schicht 54 in einen ersten Musterabschnitt 54A und einen zweiten Musterabschnitt 54B zu teilen. In diesem Fall ist der erste Musterabschnitt 54A der zweiten magnetisch fixierten Schicht in dem Muster des TMR-Elements 55 eingeschlossen, und der zweite Musterabschnitt 54B des zweiten magnetisch fixierten Elements ist gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23, um zumindest zwei benachbarte Zellen abzudecken.
  • Die 26A und 26B sind Querschnittsansichten, die ein TMR-Element zeigen, das eine Doppeltunnelwandschicht aufweist. Es ist wünschenswert, dass das TMR-Element 55, das eine Doppeltunnel-Barrieren-Wandschicht aufweist, wie in den 26A und 26B aufgebaut ist. Der Aufbau des TMR-Elements 55, das eine Doppeltunnel-Barrieren-Wandschicht aufweist, wird nun beschrieben werden.
  • Das TMR-Element 55, das in 26 gezeigt ist, umfasst eine erste magnetisch fixierte Schicht 51, die eine Schablonenschicht 101, eine ferromagnetische Anfangsschicht 102, eine antiferromagnetische Schicht 103 und eine ferromagnetische Referenzschicht 10 einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind, eine erste Tunnel-Barrieren-Wandschicht 52, die auf der ersten magnetisch fixierten Schicht 51 gebildet ist, eine Magnetaufzeichnungsschicht 20, die auf der ersten Tunnel-Barrieren-Wandschicht 52 gebildet ist, eine zweite Tunnel-Barrieren-Wandschicht 53, die auf der Magnetaufzeichnungsschicht 20 gebildet ist, und eine zweite magnetisch fixierte Schicht 54, die auf der zweiten Tunnel-Barrieren-Wandschicht 53 gebildet ist und eine ferromagnetische Referenzschicht 104, eine antiferromagnetische Schicht 103, eine ferromagnetische Anfangsschicht 102 und eine Kontaktschicht 106 einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind.
  • Andererseits umfasst das TMR-Element 55, das in 26B gezeigt ist, eine erste magnetisch fixierte Schicht 51, die eine Schablonenschicht 101, eine ferromagnetische Anfangsschicht 102, eine antiferromagnetische Schicht 103 und eine ferromagnetische Referenzschicht 104 einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind, eine erste Tunnel-Barrieren-Wandschicht 52, die auf der ersten magnetisch fixierten Schicht 51 gebildet ist, eine Magnetaufzeichnungsschicht 20 eines Dreischichtaufbaus, die auf der ersten Tunnel-Barrieren-Wandschicht 52 gebildet ist und eine ferromagnetische Schicht 20', eine nicht-magnetische Schicht 107 und eine ferromagnetische Schicht 20" einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind, eine zweite Tunnel-Barrieren-Wandschicht 53, die auf der Magnetaufzeichnungsschicht 20 gebildet ist, und eine zweite magnetisch fixierte Schicht 54, die auf der zweiten Tunnel-Barrieren-Wandschicht 53 gebildet ist und eine ferromagnetische Schicht 104", eine nicht-magnetische Schicht 107, eine ferromagnetische Schicht 104", eine antiferromagnetische Schicht 103, eine ferromagnetische Anfangsschicht 102 und eine Kontaktschicht 106 einschließt, die aufeinander in der erwähnten Reihenfolge laminiert sind.
  • Es sei darauf hingewiesen, dass der die ferromagnetische Schicht 20', die nicht-magnetische Schicht 107 und die ferromagnetische Schicht 20" einschließende Dreischichtaufbau, der die Magnetaufzeichnungsschicht 20 ausbildet, und ein weiterer die ferromagnetische Schicht 104', die nicht-magnetische Schicht 107 und die ferromagnetische Schicht 104" einschließender Dreischichtaufbau, der in der zweiten magnetisch fixierten Schicht 54 eingeschlossen ist, in das in 26B gezeigte TMR-Element 55 eingefügt sind. Der spezifische Aufbau ermöglicht es, die Erzeugung eines magnetischen Pols innerhalb der ferromagnetischen Schicht zu unterdrücken, um so einen Zellenaufbau bereitzustellen, der für die Miniaturisierung der Halbleiterspeichervorrichtung, verglichen mit dem TMR-Element 55, das in 26A gezeigt ist, geeigneter ist.
  • In dem Fall eines Verwendens des MR-Elements 55, das die oben beschriebene spezifische Doppeltunnel-Barrieren-Wandschicht aufweist, ist es möglich, das TMR-Verhältnis zu unterdrücken, wenn eine bestimmte externe Vorspannung an die Halbleiterspeichervorrichtung angelegt wird, um es so zuzulassen, dass die Halbleiterspeichervorrichtung unter einer höheren Vorspannung arbeitet, verglichen mit dem Fall eines Verwendens des TMR-Elements 24, das eine einzelne Tunnel-Barrieren-Wandschicht aufweist. Mit anderen Worten ist die Halbleiterspeichervorrichtung, die das TMR-Element 55 einschließt, dass die spezifische Doppeltunnel-Barrieren-Wandschicht aufweist, vorteilhaft, wenn die Zelleninformation nach außen ausgelesen wird.
  • Es sei darauf hingewiesen, dass es möglich ist, den Aufbau des MR-Elements 55, das die Doppeltunnel-Barrieren-Wandschicht aufweist, die in den 26A und 26B gezeigt ist, in den Halbleiterspeichervorrichtungen anderer Ausführungsformen zu verwenden.
  • Die 27 bis 31 sind Querschnittsansichten entlang der in 25A gezeigten Linie XXXI-XXXI, die ein erstes Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der Erfindung schematisch zeigen. Das erste Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 27 bis 31 beschrieben werden.
  • In dem ersten Schritt wird eine Schreibwortleitung 13 in einen ersten Zwischenschicht-Isolationsfilm 11 selektiv gebildet, gefolgt von einem Abscheiden eines zweiten Zwischenschicht-Isolationsfilms 14 auf der Wortleitung 13 und innerhalb eines Spaltabschnitts (nicht gezeigt), wie in 27 gezeigt.
  • In dem nächsten Schritt werden eine untere Elektrode 17, eine erste magnetisch fixierte Schicht 51, eine erste Tunnel-Barrieren-Wandschicht 52, eine Magnetaufzeichnungsschicht 20 und eine zweite Tunnel-Barrieren-Wandschicht 53 nacheinander auf dem zweiten Zwischenschicht-Isolationsfilm 14 gebildet, wie in 26 gezeigt. Es sei darauf hingewiesen, dass jede der ersten und zweiten magnetisch fixierten Schichten 51, 54 und die Magnetaufzeichnungsschicht 20 von einem Laminataufbau ist, der aus einer Mehrzahl von Filmen besteht, wie in den 26A und 26B gezeigt. Jedoch ist jede dieser ersten und zweiten magnetisch fixierten Schichten 51, 54 und die Magnetaufzeichnungsschicht 20 als eine einzelne Schicht in 28 veranschaulicht. Dann werden die zweite Tunnel-Barrieren-Wandschicht 53, die Magnetaufzeichnungsschicht 20, die erste Tunnel-Barrieren-Wandschicht 52, die erste magnetisch fixierte Schicht 51 und die untere Elektrode 17 durch ein RIE-Verfahren oder ein Ionenätzverfahren kollektiv strukturiert, wobei ein Resistfilm oder ein DLC-Film, der strukturiert ist, dem Muster der unteren Elektrode 17, die in 25A gezeigt ist, zu entsprechen, als eine Maske verwendet wird.
  • Weiter werden in der zweiten Tunnel-Barrieren-Wandschicht 53 die Magnetaufzeichnungsschicht 20, die erste Tunnel-Barrieren-Wandschicht 52 und die erste magnetisch fixierte Schicht 51 kollektiv durch ein RIE-Verfahren oder ein Ionenfräsverfahren strukturiert, wobei ein Resistfilm oder ein DLC-Film, der strukturiert ist, dem Muster des MR-Elements 24, das in 25A gezeigt ist, zu entsprechen, als eine Maske verwendet wird, wie in 29 gezeigt.
  • In dem nächsten Schritt wird ein dritter Zwischenschicht-Isolationsfilm 21 auf den zweiten Zwischenschicht-Isolationsfilm 14, der unteren Elektrode 17 und der zweiten Tunnel-Barrieren-Wandschicht 53 abgeschieden, wobei die Maske, die zum Strukturieren der zweiten Tunnel-Barrieren-Wandschicht 53, der Magnetaufzeichnungsschicht 20, der ersten Tunnel-Barrieren-Wandschicht 52 und der ersten magnetisch fixierten Schicht 51 verwendet wurde, unbeseitigt belassen wird. Folglich werden die Spalte der strukturierten zweiten Tunnel-Barrieren-Wandschicht 53, der strukturierten Magnetaufzeichnungsschicht 20, der strukturierten ersten Tunnel-Barrieren-Wandschicht 52 und der strukturierten ersten magnetisch fixierten Schicht 51 mit dem dritten Zwischenschicht-Isolationsfilm 21 gefüllt. Dann wird der dritte Zwischenschicht-Isolationsfilm 21 durch ein CMP-Verfahren abgeflacht, wobei die Maske als ein Stopper verwendet wird, gefolgt von einem Entfernen der Maske.
  • Schließlich werden eine zweite magnetisch fixierte Schicht 54 und eine Metallmaterialschicht für eine Bitleitung 23 auf der zweiten Tunnel-Barrieren-Wandschicht 53 und dem dritten Zwischenschicht-Isolationsfilm 21 durch beispielsweise ein Sputter-Verfahren abgeschieden, wie in 31 gezeigt. Dann werden die zweite magnetisch fixierte Schicht 54 und die Metallmaterialschicht für die Bitleitung 23 durch die Photolitographie-Technologie unter Verwendung einer Resistschicht kollektiv strukturiert, die strukturiert ist, dem Muster der Bitleitung 23, die in 25A gezeigt ist, zu entsprechen. Folglich werden die zweite magnetisch fixierte Schicht 54 und die Bitleitung 23 gebildet, wodurch das TMR-Element 55 des Doppelaufbaus gebildet wird.
  • Die 32 bis 36 sind Querschnittsansichten entlang der in 25B gezeigten Linie XXXVI-XXXVI, die ein zweites Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigen. In dem zweiten Herstellungsverfahren ist es zugelassen, dass sich der zweite Musterabschnitt 54B der magnetisch fixierten Schicht alleine entlang der Bitleitung 23 erstreckt. Das zweite Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der vorliegenden Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 27 bis 31 beschrieben werden.
  • In dem ersten Schritt wird eine Schreibwortleitung 13 selektiv in einem ersten Zwischenschicht-Isolationsfilm 11 gebildet, gefolgt von einem Abscheiden eines zweiten Zwischenschicht-Isolationsfilms 14 auf der Schreibwortleitung 13 und innerhalb des Spaltabschnitts (nicht gezeigt), wie in 32 gezeigt.
  • In dem nächsten Schritt werden eine untere Elektrode 17, eine erste magnetisch fixierte Schicht 51, eine erste Tunnel-Barrieren-Wandschicht 52, eine Magnetaufzeichnungsschicht 20, eine zweite Tunnel-Barrieren-Wandschicht 53 und ein erster Musterabschnitt 54A der zweiten magnetisch fixierten Schicht nacheinander auf dem zweiten Zwischenschicht-Isolationsfilm 14 gebildet, wie in 33 gezeigt. Dann werden der erste Musterabschnitt 54A der zweiten magnetisch fixierten Schicht, die zweite Tunnel-Barrieren-Wandschicht 53, die Magnetaufzeichnungsschicht 20, die erste Tunnel-Barrieren-Wandschicht 52, die erste magnetisch fixierte Schicht 51 und die untere Elektrode 17 durch ein RIE-Verfahren oder ein Ionenfräsverfahren kollektiv strukturiert, wobei ein Resistfilm oder ein DLC-Film, der strukturiert ist, dem Muster der unteren Elektrode zu entsprechen, die in 25A gezeigt ist, als eine Maske verwendet wird.
  • Ferner werden der erste Musterabschnitt 54A der zweiten magnetisch fixierten Schicht, die zweite Tunnel-Barrieren-Wandschicht 53, die Magnetaufzeichnungsschicht 20, die erste Tunnel-Barrieren-Wandschicht 52 und die erste magnetisch fixierte Schicht 51 wie in dem ersten Herstellungsverfahren durch ein RIE-Verfahren oder ein Ionenfräsverfahren kollektiv strukturiert, wobei ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), der strukturiert ist, dem Muster des TMR-Elements 55 zu entsprechen, das in 25B gezeigt ist, als eine Maske verwendet wird.
  • In dem nächsten Schritt wird ein dritter Zwischenschicht-Isolationsfilm 21 wie in dem ersten Herstellungsverfahren auf dem ersten Musterabschnitt 54A der zweiten magnetisch fixierten Schicht, der unteren Elektrode 17 und dem zweiten Zwischenschicht-Isolationsfilm abgeschieden, gefolgt von einem Abmachen des somit abgeschiedenen dritten Zwischenschicht-Isolationsfilms.
  • In dem nächsten Schritt werden ein zweiter Musterabschnitt 54B der zweiten magnetisch fixierten Schicht und eine Bitleitung 23 durch das Verfahren ähnlich jenem gebildet, das in dem ersten Herstellungsverfahren eingesetzt wird, um so die Herstellung eines TMR-Elements 55 eines Doppelaufbaus zu beenden, wie in 36 gezeigt.
  • Es sei darauf hingewiesen, dass ein Teil der zweiten Magnetaufzeichnungsschicht (erster Musterabschnitt 54A der zweiten magnetisch fixierten Schicht) bereits zusammen mit dem TMR-Element 55 verarbeitet wird. Deswegen ist es beim Ausführen des in 36 gezeigten Prozesses in manchen Fällen notwendig, die Dicke des zweiten Musterabschnitts 54B der zweiten magnetisch fixierten Schicht, die zusammen mit der Bitleitung 23 strukturiert wird, einzustellen.
  • Die fünfte Ausführungsform der vorliegenden Erfindung, die oben beschrieben ist, lässt ein Erzeugen der Effekte ähnlich zu jenen zu, die durch die erste Ausführungsform der vorliegenden Erfindung erzeugt werden.
  • Ferner ist es in der fünften Ausführungsform der vorliegenden Erfindung zugelassen, dass sich die zweite magnetisch fixierte Schicht 54 oder 54B, die die Richtung einer Magnetisierung fixiert in einer Richtung aufweist, entlang der Bitleitung 23 erstreckt. Deswegen ist es unwahrscheinlich, dass der magnetische Vektor der zweiten magnetisch fixierten Schicht 54 oder 54B dem Einfluss des Verarbeitens zur Miniaturisierung der Halbleiterspeichervorrichtung unterliegt, um es so zu ermöglichen, die zweite magnetisch fixierte Schicht 54 oder 54B mit einer hohen Stabilität zu bilden.
  • Auch ist die fünfte Ausführungsform auf das TMR-Element 55, das die Doppeltunnel-Barrieren-Wandschicht aufweist, gerichtet. Deswegen ist das TMR-Element 55 in der Lage, ein hohes MR-Verhältnis zu halten und ist frei von einer Verschlechterung der Eigenschaften, auch wenn eine Spannung daran angelegt wird. Es folgt, dass die fünfte Ausführungsform der vorliegenden Erfindung eine Halbleiterspeichervorrichtung bereitstellt, die dem TMR-Element 24, das eine einzelne Tunnel-Barrieren-Wandschicht aufweist, hinsichtlich der Durchbruchspannungseigenschaften überlegen ist.
  • Auch wird in dem zweiten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung der erste Musterabschnitt 54A der zweiten Magnetaufzeichnungsschicht auf der zweiten Tunnel-Barrieren-Schicht 53 wie in dem zweiten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung gebildet. Deswegen kann bei einem Abflachen des dritten Zwischenschicht-Isolationsfilms 21 (in 35 gezeigter Schritt) die zweite Tunnel-Barrieren-Wandschicht 53 durch den ersten Musterabschnitt 54A der zweiten Magnetaufzeichnungsschicht geschützt werden. Es folgt, dass es in dem zweiten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung möglich ist, zu verhindern, dass die zweite Tunnel-Barrieren-Wandschicht 53 beschädigt wird, um so die Zuverlässigkeit des Elements zu verbessern, ohne die Qualität der zweiten Tunnel-Barrieren-Wandschicht 53 zu verschlechtern.
  • [Sechste Ausführungsform]
  • In der sechsten Ausführungsform werden eine Bitleitung 23 und eine erste magnetisch fixierte Schicht 51 kollektiv vor einer Bildung einer Schreibwortleitung 13 und einer zweiten magnetisch fixierten Schicht 54 gebildet. Auch wird in der sechsten Ausführungsform ein TMR-Element 55 verwendet, das eine Doppeltunnel-Barrieren-Wandschicht aufweist, wie in der fünften Ausführungsform, die oben beschrieben ist.
  • Die 37A und 37B sind Schrägansichten, die eine Halbleiterspeichervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung schematisch zeigen.
  • Wie in 37A gezeigt, ist die Halbleiterspeichervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung auf einen MRAM gerichtet, der als ein Speicherelement ein TMR-Element 55 verwendet, einschließend eine erste magnetisch fixierte Schicht 51, eine zweite magnetisch fixierte Schicht 54, eine Magnetaufzeichnungsschicht 20, eine erste Tunnel-Barrieren-Wandschicht 52, die zwischen der ersten magnetisch fixierten Schicht 51 und der Magnetaufzeichnungsschicht 20 eingebettet ist, und eine zweite Tunnel-Barrieren-Wandschicht 53, die zwischen der zweiten magnetisch fixierten Schicht 54 und der Magnetaufzeichnungsschicht 20 eingebettet ist. Ein Schalttransistor (z.B. ein MOSFET) 5, der eine Gate-Elektrode (Lesewortleitung) 3 aufweist, ist mit der zweiten magnetisch fixierten Schicht 54 über eine obere Elektrode 31 verbunden. Auch ist eine Schreibwortleitung 13 entfernt von und oberhalb des TMR-Elements 55 angeordnet, und eine Bitleitung 23, die mit der ersten magnetisch fixierten Schicht 51 verbunden ist, ist angeordnet, die Wortleitung 13 unter rechten Winkeln zu kreuzen.
  • Unter den Elementen, die das TMR-Element 55 ausbilden, werden die Magnetaufzeichnungsschicht 20, die zweite magnetisch fixierte Schicht 54, die ersten Tunnel-Barrieren-Wand 52 und die zweite Tunnel-Barrieren-Wand 53 unabhängig von der Bitleitung 23 gebildet. Jedoch wird die erste magnetisch fixierte Schicht 51 integral mit der Bitleitung 23 gebildet.
  • Mit anderen Worten wird die erste magnetisch fixierte Schicht 51 gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23. Es folgt, dass die erste magnetisch fixierte Schicht 51 und die Bitleitung 23 die gleiche Form aufweisen.
  • Es sei darauf hingewiesen, dass es möglich ist, dass ein Teil der ersten magnetisch fixierten Schicht 51 in dem Muster des TMR-Elements 24 eingeschlossen ist, und dass der übrige Teil der ersten magnetisch fixierten Schicht 51 gebildet wird, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und sich entlang der Bitleitung 23 zu erstrecken, um zumindest zwei benachbarte Zellen abzudecken, wie in 37B gezeigt.
  • 38A, 38B bis 41A, 41B sind Querschnittsansichten, die einen Herstellungsprozess einer Halbleiterspeichervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung kollektiv zeigen. Diese Zeichnungen schließen Bereiche A und B ein. Ein Bereich A stellt den Querschnitt entlang der in 37B gezeigten Linie A-A dar. Andererseits stellt der Bereich B den Querschnitt entlang der in 37B gezeigten Linie B-B dar. Ein Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 38A, 38B bis 41A, 41B beschrieben werden.
  • In dem ersten Schritt werden eine erste magnetisch fixierte Schicht 51, eine erste Tunnel-Barrieren-Wandschicht 52, eine Magnetaufzeichnungsschicht 20, eine zweite Tunnel-Barrieren-Wandschicht 53 und eine zweite magnetisch fixierte Schicht 54 aufeinanderfolgend auf einen ersten Zwischenschicht-Isolationsfilm 11 in der erwähnten Reihenfolge gebildet, wie in den 38A und 38B gezeigt.
  • In dem nächsten Schritt werden die gesamten Bereiche der zweiten magnetisch fixierten Schicht 54, der zweiten Tunnel-Barrieren-Wandschicht 53, der Magnetaufzeichnungsschicht 20 und der ersten Tunnel-Barrieren-Wandschicht 52 und ein Teil der ersten magnetisch fixierten Schicht 51 durch ein RIE-Verfahren oder ein Ionenfräsverfahren kollektiv strukturiert, wobei ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), der strukturiert ist, dem Muster des in 37B gezeigten TMR-Elements 55 zu entsprechen, als eine Maske verwendet wird. Diese spezifische Ätzbehandlung zum Strukturieren wird gestoppt, wenn die Oberfläche der ersten magnetisch fixierten Schicht 51 nach außen freigelegt ist, oder wenn die erste magnetisch fixierte Schicht 51 geringfügig geätzt ist. Es ist wünschenswert, das Ätzverfahren einzusetzen, dass es zulässt, dass sich die erste Tunnel-Barrieren-Wandschicht 52 und die erste magnetisch fixierte Schicht 51 voneinander in der Ätzrate unterscheiden. Auch ist es wünschenswert, dass die erste magnetisch fixierte Schicht 51 eine Dicke aufweist, die groß genug ist, um das Ätzen während des Ätzprozesses der ersten magnetisch fixierten Schicht 51 zu stoppen.
  • In dem nächsten Schritt wird ein dritter Zwischenschicht-Isolationsfilm 21 abgeschieden, um die erste magnetisch fixierte Schicht 51 und die zweite magnetisch fixierte Schicht 54 abzudecken, wie in den 40A und 40B gezeigt, gefolgt von einem Abflachen des dritten Zwischenschicht-Isolationsfilms 21 durch beispielsweise ein CMP-Verfahren, um es so zuzulassen, dass die zweite magnetisch fixierte Schicht nach außen freigelegt wird. Dann wird eine obere Elektrode 31, die strukturiert ist, dem Muster der oberen Elektrode 31, die in 37B gezeigt ist, zu entsprechen, auf der freigelegten Oberfläche der zweiten magnetisch fixierten Schicht 54 gebildet.
  • Nach einer Bildung der oberen Elektrode wird eine vierte Zwischenisolationsschicht 32 dünn und gleichförmig auf der oberen Elektrode 31 gebildet, wie in den 41A und 41B gezeigt. Dann wird eine Schreibwortleitung 13, die verarbeitet ist, ein Muster aufzuweisen, das dem Muster der Schreibwortleitung 13 entspricht, die in 37B gezeigt ist, auf dem vierten Zwischenschicht-Isolationsfilm 32 gebildet.
  • Die oben beschriebene sechste Ausführungsform der vorliegenden Erfindung erlaubt ein Erzeugungen von Effekten ähnlich jenen, die durch die erste Ausführungsform der vorliegenden Erfindung erzeugt werden.
  • Ferner ist es in der sechsten Ausführungsform der vorliegenden Erfindung zugelassen, dass sich die erste magnetisch fixierte Schicht 51, die die Richtung einer Magnetisierung fixiert in einer Richtung aufweist, entlang der Bitleitung 23 erstreckt. Deswegen ist es unwahrscheinlich, dass der magnetische Vektor der ersten magnetisch fixierten Schicht 51 dem Einfluss des Verarbeitens zur Miniaturisierung der Halbleiterspeichervorrichtung unterliegt, um es so zu ermöglichen, die erste magnetisch fixierte Schicht 514 oder 54B mit einer hohen Stabilität zu bilden.
  • Auch wird in der sechsten Ausführungsform der vorliegenden Erfindung die zweite Magnetaufzeichnungsschicht 54 auf der zweiten Tunnel-Barrieren-Schicht 53 wie in dem zweiten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der ersten Ausführungsform der Erfindung gebildet. Deswegen kann bei einem Abflachen des dritten Zwischenschicht-Isolationsfilms 21 (in 35 gezeigter Schritt) die zweite Tunnel-Barrieren-Wandschicht 53 durch die zweite Magnetaufzeichnungsschicht 54 geschützt werden. Es folgt, dass es in dem zweiten Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung möglich ist, zu verhindern, dass die zweite Tunnel-Barrieren-Wandschicht 53 beschädigt wird, um so die Zuverlässigkeit des Elements zu verbessern, ohne die Qualität der zweiten Tunnel-Barrieren-Wandschicht 53 zu verschlechtern.
  • [Siebte Ausführungsform]
  • In der siebten Ausführungsform ist es zugelassen, dass sich eine Bitleitung und eine Magnetaufzeichnungsschicht integral zu der Außenseite eines TMR-Elements erstrecken, und ein eingeengter Abschnitt ist in dem sich erstreckenden ab ist in dem sich erstreckenden Abschnitt gebildet.
  • 42 ist eine ebene Ansicht, die eine Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung zeigt. Andererseits ist 43 eine Querschnittsansicht, die die Halbleiterspeichervorrichtung entlang der in 42 gezeigten Linie XLIII-XLIII zeigt.
  • Wie in den 42 und 43 gezeigt, ist die Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung auf einen MRAM gerichtet, der als ein Speicherelement ein TMR-Element 24 verwendet, das eine magnetisch fixierte Schicht 18, ein Magnetaufzeichnungsschichten 20A, 20B und eine Tunnel-Barrieren-Wandschicht 19 einschließt, die zwischen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20A eingebettet ist. Eine untere Elektrode 17 ist mit der magnetisch fixierten Schicht 18 verbunden, und der Source- oder Drain-Bereich 4 eines Schalttransistors (z.B. ein MOSFET) 5, der eine Gate-Elektrode (Lesewortleitung) 3 aufweist, ist mit der unteren Elektrode 17 über einen Kontakt 16 verbunden. Auch ist eine Schreibwortleitung 13 getrennt von und unterhalb des TMR-Elements 24 gebildet, und eine Bitleitung 23, die mit den Magnetaufzeichnungsschichten 20A, 20B verbunden ist, ist angeordnet, die Wortleitung 13 unter rechten Winkeln zu kreuzen.
  • Unter den Elementen, die das TMR-Element 24 ausbilden, werden die magnetisch fixierte Schicht 19, die Tunnel-Barrieren-Wandschicht 19 und der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht unabhängig von der Bitleitung 23 gebildet. Jedoch wird der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht integral mit der Bitleitung 23 gebildet. Mit anderen Worten ist der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und er erstreckt sich entlang der Bitleitung 23, auch ist ein eingeengter Abschnitt 71, der etwas schmaler als der andere Abschnitt ist, in dem Muster eines Laminataufbaus gebildet, der aus der Bitleitung 23 und dem zweiten Musterabschnitt 20B der Magnetaufzeichnungsschicht besteht, derart, dass der eingeengte Abschnitt 71 zwischen den benachbarten TMR-Elementen 24 positioniert ist.
  • Die 44 bis 48 sind Querschnittsansichten entlang der in der 42 gezeigten Linie XLIII-XLIII, die das Herstellungsverfahren einer Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung kollektiv zeigen. Ein Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 44 bis 48 beschrieben werden.
  • In dem ersten Schritt wird ein Elementisolationsbereich 2 in einem Halbleitersubstrat 1 gebildet, gefolgt von einem Bilden einer Gate-Elektrode 3 und Source-Drain-Bereichen 4, wodurch ein MOSFET 5 auf dem Halbleitersubstrat 1 gebildet wird, wie in 44 gezeigt. Dann wird ein erster Zwischenschicht-Isolationsfilm 6 auf der gesamten Oberfläche abgeschieden, um so den MOSFET 5 abzudecken, gefolgt von einem Abflachen der Oberfläche des ersten Zwischenschicht-Isolationsfilm 6 durch beispielsweise ein CMP-Verfahren. Weiter wird ein zweiter Zwischenschicht-Isolationsfilm 11 auf dem ersten Zwischenschicht-Isolationsfilm 6 gebildet, und eine Nute 12 für eine Schreibwortleitung wird in dem zweiten Zwischenschicht-Isolationsfilm 11 gebildet. Die Nut 12 für die Schreibwortleitung wird durch ein Lithographieverfahren und ein RIE-Verfahren strukturiert, um der Form der Schreibwortleitung 13, die in 42 gezeigt ist, zu entsprechen. Dann wird ein Metallmaterial zum Bilden der Schreibwortleitung auf der gesamten Oberfläche durch ein Sputter-Verfahren abgeschieden, um so die Nut 12 für die Schreibwortleitung mit dem abgeschiedenen Metallmaterial zu füllen, gefolgt von einem Abflachen des abgeschiedenen Metallmaterials durch ein CMP-Verfahren, bis die Oberfläche des zweiten Zwischenschicht-Isolationsfilms 11 nach außen freigelegt ist, um so die Schreibwortleitung 13 innerhalb des zweiten Zwischenschicht-Isolationsfilms 11 zu bilden.
  • In dem nächsten Schritt wird ein dritter Zwischenschicht-Isolationsfilm 14 beispielsweise durch ein CVD-Verfahren gebildet, um den zweiten Zwischenschicht-Isolationsfilm 11 und die Schreibwortleitung 13 abzudecken, wie in 45 gezeigt. Dann wird ein Resistfilm (nicht gezeigt) auf dem dritten Zwischenschicht-Isolationsfilm 14 gebildet, gefolgt von einem Strukturieren des Resistfilms, um dem Muster des Kontakts 16, der in 42 gezeigt ist, zu entsprechen. Ferner werden der dritte Zwischenschicht-Isolationsfilm 14, der zweite Zwischenschicht-Isolationsfilm 11 und der erste Zwischenschicht-Isolationsfilm 6 nacheinander durch ein RIE-Verfahren entfernt, wobei der strukturierte Resistfilm als eine Maske verwendet wird. Folglich werden Kontaktlöcher 15 gebildet, die die Oberflächen der Source-Drain-Bereiche 4 nach außen freilegen. Ferner wird noch ein Film eines Laminataufbaus, der aus einem Barrieren-Metallfilm und einem Metallfilm (W-Film) besteht, mit einer Dicke von beispielsweise hunderten von Angströms innerhalb der Kontaktlöcher 15 und auf dem dritten Zwischenschicht-Isolationsfilm 14 abgeschieden, um so die Kontaktlöcher mit dem Film des Laminataufbaus zu füllen, gefolgt von einem Abflachen des Films des Laminataufbaus durch ein CMP-Verfahren, bis die Oberfläche des dritten Zwischenschicht-Isolationsfilms 14 nach außen freigelegt ist. Folglich werden die Kontakte 16, die mit den Source-Drain-Bereichen 4 verbunden sind, gebildet.
  • In dem nächsten Schritt werden eine untere Elektrode 17, eine magnetisch fixierte Schicht 18, eine Tunnel-Barrieren-Wandschicht 19 und ein erster Musterabschnitt 20A einer Magnetaufzeichnungsschicht aufeinanderfolgend auf dem dritten Zwischenschicht-Isolationsfilm 14 und den Kontakten 16 gebildet, wie in 46 gezeigt. Es sei darauf hingewiesen, dass die magnetisch fixierte Schicht 18 von einem Laminataufbau ist, der eine Mehrzahl von Filmen einschließt, wie in den 2A und 2B gezeigt. Jedoch ist die magnetisch fixierte Schicht 18 als eine einzelne Schicht in 46 in der Kürze dargestellt.
  • Dann wird ein Resistfilm (nicht gezeigt) auf dem ersten Musterabschnitt 20A der Magnetaufzeichnungsschicht gebildet, gefolgt von einem Strukturieren des Resistfilms unter Verwendung einer Photolithographie-Technologie, um dem Muster der unteren Elektrode 17, die in 42 gezeigt ist, zu entsprechen. Alternativ werden eine Hartmaske wie etwa ein DLC(diamond like cabon, diamantähnlicher Kohlenstoff)-Film und ein Resistfilm (nicht gezeigt) auf dem ersten Musterabschnitt 20A der Magnetaufzeichnungsschicht gebildet, gefolgt von einem Strukturieren des Resistfilms unter Verwendung einer Photolithographie-Technologie, um dem Muster der unteren Elektrode 17, die in 42 gezeigt ist, zu entsprechen, und ein nachfolgendes Strukturieren des DLC-Films unter Verwendung des strukturierten Resistfilms. Dann werden die untere Elektrode 17, die magnetisch fixierte Schicht 18, die Tunnel-Barrieren-Wandschicht 19 und der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht durch ein RIE-Verfahren oder ein Ionenfräsverfahren strukturiert, wobei der strukturierte Resist oder der strukturierte DLC-Film als eine Maske verwendet wird.
  • In dem nächsten Schritt werden die magnetisch fixierte Schicht 18, die Tunnel-Barrieren-Wandschicht 19 und der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht durch ein RIE-Verfahren oder ein Ionenfräsverfahren strukturiert, wobei ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), der strukturiert ist, dem Muster des TMR-Elements 24 zu entsprechen, das in 42 gezeigt ist, als eine Maske verwendet wird.
  • Es sei darauf hingewiesen, dass, da der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht, die Tunnel-Barrieren-Wandschicht 19, die magnetisch fixierte Schicht 18 und die untere Elektrode 17 in dem Prozess, der in 47 gezeigt ist, strukturiert sind, eine Stufung zwischen der Oberfläche des ersten Musterabschnitts 20A der Magnetaufzeichnungsschicht und der Oberfläche des dritten Zwischenschicht-Isolationsfilms 14 erzeugt wird. Mit anderen Worten ist es, indem der in 48 gezeigte Prozess ausgeführt wird, möglich, die Tunnel-Barrieren-Wandschicht 19, die magnetisch fixierte Schicht 18 und dem ersten Musterabschnitt 20A der Magnetaufzeichnungsschicht in mehreren Stufen zu strukturieren, weil die darunter liegende Stufung groß ist. Um spezifischer zu sein ist es möglich, die gesamte Oberfläche beispielsweise mit einem SOG-Film zu beschichten, um so die gesamte Oberfläche abzuflachen, gefolgt von einem kollektiven Strukturieren der Tunnel-Barrieren-Wandschicht 19, der magnetisch fixierten Schicht 18 und des ersten Musterabschnitts 20A der Magnetaufzeichnungsschicht.
  • In dem nächsten Schritt wird ein vierter Zwischenschicht-Isolationsfilm 21 in dem Zustand abgeschieden, dass die Maske, die zum Strukturieren der magnetisch fixierten Schicht 18, der Tunnel-Barrieren-Wandschicht 19 und des ersten Musterabschnitts 20A der Magnetaufzeichnungsschicht verwendet wurde, unbeseitigt belassen ist. Dann wird der vierte Zwischenschicht-Isolationsfilm 21 durch ein CMP-Verfahren abgeflacht, wobei die verbleibende Maske als ein Stopper verwendet wird, wodurch ein Durchloch 22 gebildet wird.
  • Schließlich wird eine Metallmaterialschicht für einen zweiten strukturierten Abschnitt 20B der Magnetaufzeichnungsschicht und für eine Bitleitung 23 beispielsweise durch ein Sputter-Verfahren auf dem vierten Zwischenschicht-Isolationsfilm 21 und dem ersten Musterabschnitt 20A der Magnetaufzeichnungsschicht abgeschieden, wie in 43 gezeigt. Dann werden die Metallmaterialschichten für den zweiten Musterabschnitt 20B der Magnetaufzeichnungsschicht und für die Bitleitung 23 kollektiv durch eine Photolithographie-Technologie unter Verwendung eines Resistfilms strukturiert, der strukturiert ist, dem Muster der Bitleitung 23, die in 42 gezeigt ist, zu entsprechen. Folglich werden die Magnetaufzeichnungsschicht 20 und die Bitleitung 23 gebildet, wodurch die Fertigung des TMR-Elements 24 beendet wird. In diesem Fall wird ein eingeengter Abschnitt 71, der schmaler als der andere Abschnitt ist, in dem Muster eines Laminataufbaus gebildet, der aus der Bitleitung 23 und dem zweiten Musterabschnitt der Magnetaufzeichnungsschicht besteht, derart, dass der eingeengte Abschnitt 71 zwischen den benachbarten TMR-Elementen 24 positioniert ist.
  • Gemäß der siebten Ausführungsform der vorliegenden Erfindung, die oben beschrieben ist, ist es zugelassen, dass sich der zweite Musterabschnitt 20B der zweiten Magnetaufzeichnungsschicht entlang der Bitleitung 23 erstreckt, um es so zu erlauben, dass sich der magnetisierte Bereich erstreckt, einen Bereich zwischen zwei benachbarten Fällen zu erreichen. Folglich ist es möglich, das TMR-Element 24 zu verwirklichen, das den Einfluss der Signalverschlechterung, die durch die Erzeugung eines magnetischen Pols verursacht ist, nicht unterliegt, ohne die Zellenfläche zu erhöhen.
  • Es sei darauf hingewiesen, dass die Grenzschicht 26, die in 17 gezeigt ist, in der Richtung der Bitleitung 23 verschieblich ist. Wenn die Grenzschicht verschoben wird, einen Bereich rechts oberhalb des TMR-Elements 24 zu erreichen, ist es möglich, dass die Zelleninformation zusammenbricht. In einer derartigen Situation wird der eingeengte Abschnitt 71 zwischen den benachbarten Zellen in der siebten Ausführungsform der vorliegenden Erfindung gebildet, um es so zuzulassen, dass der eingeengte Abschnitt 71 die Grenzschicht 26 einschließt. Es folgt, dass es möglich ist, zu verhindern, dass die Grenzschicht 26 in einen Bereich rechts oberhalb des TMR-Elements 24 verschoben wird, um es so zuzulassen, dass der Erzeugungsbereich der Grenzschicht 26 zwischen den benachbarten Zellen positioniert wird. Unter den Umständen gemäß der siebten Ausführungsform der vorliegenden Erfindung ist es möglich, die Erhöhung des Einflusses des diamagnetischen Felds innerhalb der Zelle zu unterdrücken, um so einen stabileren Schreib- und Lesebetrieb zu garantieren.
  • Es sei darauf hingewiesen, dass es möglich ist, die technische Idee der siebten Ausführungsform auf sämtliche der Halbleiterspeichervorrichtungen gemäß den ersten bis sechsten Ausführungsformen der vorliegenden Erfindung, die oben beschrieben sind, anzuwenden.
  • [Achte Ausführungsform]
  • In der achten Ausführungsform der vorliegenden Erfindung ist der eingeengte Abschnitt in der siebten Ausführungsform durch einen gefalteten Abschnitt ersetzt.
  • 49 ist eine ebene Ansicht, die den Aufbau der Halbleiterspeichervorrichtung gemäß der achten Ausführungsform der vorliegenden Erfindung zeigt. Wie in 49 gezeigt, sind in der Halbleiterspeichervorrichtung gemäß der achten Ausführungsform der vorliegenden Erfindung die magnetisch fixierte Schicht 18, die Tunnel-Barrieren-Wandschicht 19 und der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht, die in den Elementen eingeschlossen sind, die das TMR 24 ausbilden, unabhängig von der Bitleitung 23 wie in der Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung gebildet. Jedoch ist der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht integral mit der Bitleitung 23 in der achten Ausführungsform gebildet. Um spezifischer zu sein, ist der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23. Ferner ist ein gefalteter Abschnitt 81 in dem Muster eines Laminataufbaus, der aus der Bitleitung 23 und dem zweiten Musterabschnitt 20B der Magnetaufzeichnungsschicht besteht, gebildet, derart, dass der gefaltete Abschnitt 81 zwischen den benachbarten TMR-Elementen 24 positioniert ist.
  • Es sei darauf hingewiesen, dass die Halbleiterspeichervorrichtung gemäß der achten Ausführungsform der vorliegenden Erfindung durch ein Anwenden des Herstellungsverfahrens der Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung hergestellt werden kann, außer dass der eingeengte Abschnitt 71 in der siebten Ausführungsform durch den gefalteten Abschnitt 81 ersetzt wird. Deswegen ist das Herstellungsverfahren der Halbleiterspeichervorrichtung gemäß der achten Ausführungsform weggelassen.
  • Gemäß der achten Ausführungsform der vorliegenden Erfindung, die oben beschrieben ist, ist es zugelassen, dass sich der zweite Musterabschnitt 20B der zweiten Magnetaufzeichnungsschicht entlang der Bitleitung 23 erstreckt, um es so zu erlauben, dass sich der magnetisierte Bereich erstreckt, einen Bereich zwischen den beiden benachbarten Zellen zu erreichen. Folglich ist es möglich, das TMR-Element 24 zu verwirklichen, das nicht dem Einfluss der Signalverschlechterung, die durch die Erzeugung eines magnetischen Pols verursacht ist, unterliegt, ohne die Zellenfläche zu erhöhen.
  • Es sei auch darauf hingewiesen, dass der gefaltete Abschnitt 81 zwischen den benachbarten Zellen in der achten Ausführungsform der vorliegenden Erfindung gebildet ist, um es so zuzulassen, dass der gefaltete Abschnitt 81 die Grenzschicht 26 einschließt. Es folgt, dass es möglich ist, zu verhindern, dass sich die Grenzschicht 26 zu einem Bereich rechts oberhalb des TMR-Elements 24 erstreckt, um es so zu erlauben, dass der Erzeugungsbereich der Grenzschicht 26 zwischen den benachbarten Zellen positioniert ist. Unter den Umständen gemäß der achten Ausführungsform der vorliegenden Erfindung ist es möglich, die Erhöhung in dem Einfluss des diamagnetischen Felds innerhalb der Zelle zu unterdrücken, um so einen stabileren Schreib- und Lesebetrieb zu garantieren.
  • Es sei drauf hingewiesen, dass es möglich ist, die technische Idee der achten Ausführungsform auf sämtliche der Halbleiterspeichervorrichtungen gemäß den ersten bis sechsten Ausführungsformen der vorliegenden Erfindung, die oben beschrieben sind, anzuwenden.
  • [Neunte Ausführungsform]
  • In der neunten Ausführungsform der vorliegenden Erfindung ist der MOSFET, der in der Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung eingeschlossen ist, durch eine Diode ersetzt.
  • 50 ist eine ebene Ansicht, die den Aufbau einer Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung schematisch zeigt. Andererseits ist 51 eine Querschnittsansicht, die die Halbleiterspeichervorrichtung entlang der in 50 gezeigten Linie LI-LI zeigt.
  • Wie in den 50 und 51 gezeigt, ist die Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung auf einen MRAM gerichtet, der als ein Speicherelement ein TMR-Element 24 verwendet, umfassend eine magnetisch fixierte Schicht 18, Magnetaufzeichnungsschichten 20A, 20B und eine Tunnel-Barrieren-Wandschicht 19, die zwischen der magnetisch fixierten Schicht 18 und der Magnetaufzeichnungsschicht 20A eingebettet ist. Auch ist eine pn-Sperrschichtdiode 91 zwischen dem TMR-Element 24 und einer Schreibwortleitung 13 angeordnet, und eine Bitleitung 23, die mit den Magnetaufzeichnungsschichten 20A, 20B verbunden ist, ist angeordnet, die Wortleitung 13 unter rechten Winkeln zu kreuzen.
  • Unter den Elementen, die das TMR-Element 24 ausbilden, sind die magnetisch fixierte Schicht 18, die Tunnel-Barrieren-Wandschicht 19 und der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht unabhängig von der Bitleitung 23 gebildet. Jedoch ist der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht integral mit der Bitleitung 23 gebildet. Um spezifischer zu sein, ist der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23. Weiter ist ein eingeengter Abschnitt 71, der etwas schmaler als der andere Abschnitt ist, in dem Muster gebildet, das aus einem Laminataufbau gebildet ist, der aus der Bitleitung 23 und dem zweiten Musterabschnitt 20B der Magnetaufzeichnungsschicht besteht, derart, dass der eingeengte Abschnitt 71 zwischen den beiden TMR-Elementen 24 positioniert ist.
  • Die 52 bis 55 sind Querschnittsansichten entlang der in der 50 gezeigten Linie LI-LI, die den Herstellungsprozess der Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung kollektiv zeigen. Der Herstellungsprozess der Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf die 52 bis 55 beschrieben werden.
  • In dem ersten Schritt wird ein erster Zwischenschicht-Isolationsfilm 11 gebildet, wie in 52 gezeigt. Dann wird eine Nut 12 für eine Wortleitung innerhalb des ersten Zwischenschicht-Isolationsfilms 11 durch ein Lithographie-Verfahren und ein RIE-Verfahren unter Verwendung eines Musters der Wortleitung 13, die in 50 gezeigt ist, gebildet. Weiter wird eine Metallmaterialschicht zum Bilden einer Schreibwortleitung 13 durch ein Sputter-Verfahren abgeschieden, gefolgt von einem Abflachen der abgeschiedenen Metallmaterialschicht durch ein CMP-Verfahren, bis die Oberfläche des ersten Zwischenschicht-Isolationsfilms 11 nach außen freigelegt ist, wodurch die Wortleitung 13 gebildet wird.
  • In dem nächsten Schritt wird eine amorphe Siliziumschicht von beispielsweise einem n-Typ auf der Wortleitung 13 und dem ersten Zwischenschicht-Isolationsfilm 11 abgeschieden, gefolgt von einem Einführen von beispielsweise Bor (B) in einen oberen Bereich der amorphen Siliziumschicht mittels einer Ionenimplantation, um so eine Diffusionsschicht (nicht gezeigt) vom p-Typ in einem oberen Abschnitt der amorphen Siliziumschicht zu bilden, wodurch eine pn-Sperrschichtdiode 91 gebildet wird, wie in 53 gezeigt.
  • Dann werden eine magnetisch fixierte Schicht 18, eine Tunnel-Barrieren-Wandschicht 19 und ein erster Abschnitt 20A einer Magnetaufzeichnungsschicht nacheinander auf der pn-Sperrschichtdiode 91 gebildet, wie in 54 gezeigt. Es sei darauf hingwiesen, dass die magnetisch fixierte Schicht von einem Laminataufbau ist, der aus einer Mehrzahl von Filmen gebildet ist, wie in den 2A und 2B gezeigt, obwohl die magnetisch fixierte Schicht 18 als eine einzelne Schicht in 54 dargestellt ist.
  • In dem nächsten Schritt werden der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht, die Tunnel-Barrieren-Wandschicht 19, die magnetisch fixierte Schicht 18 und die pn-Sperrschichtdiode 91 kollektiv durch ein RIE-Verfahren oder ein Ionenfräsverfahren strukturiert, wobei ein Resistfilm (nicht gezeigt) oder ein DLC-Film (nicht gezeigt), der strukturiert ist, dem Muster des TMR-Elements 24 zu entsprechen, das in 50 gezeigt ist, als eine Maske verwendet wird, wie in 55 gezeigt. Dann wird ein dritter Zwischenschicht-Isolationsfilm 21 abgeschieden, wobei die Maske, die zum Strukturieren der pn-Sperrschichtdiode 91, der magnetisch fixierten Schicht 18, der Tunnel-Barrieren-Wandschicht 19 und des ersten Musterabschnitts 20A der Magnetaufzeichnungsschicht verwendet wurde, unbeseitigt verbleibt. Ferner wird der dritte Zwischenschicht-Isolationsfilms 21 durch ein CMP-Verfahren abgeflacht, wobei die verbleibende Maske als ein Stopper verwendet wird, gefolgt von einem Entfernen der Maske. Folglich wird ein Durchloch 22 zum Abscheiden eines zweiten Musterabschnitts 20B der Magnetaufzeichnungsschicht und einer Bitleitung 23 in einem oberen Abschnitt des ersten Musterabschnitts 20A der Magnetaufzeichnungsschicht gebildet.
  • Schließlich werden Metallmaterialschichten zum Bilden des zweiten Musterabschnitts 20B der Magnetaufzeichnungsschicht und der Bitleitung 23 innerhalb des Durchlochs 22 und auf dem dritten Zwischenschicht-Isolationsfilm 21 beispielsweise durch ein Sputter-Verfahren abgeschieden, wie in 51 gezeigt. Dann werden die Metallmaterialschichten zum Bilden des zweiten Musterabschnitts 20B der Magnetaufzeichnungsschicht und die Bitleitung durch die Photolithographie-Technologie unter Verwendung eines Resistfilms, der strukturiert ist, dem Muster der Bitleitung 23, die in 50 gezeigt ist, zu entsprechen, kollektiv strukturiert, wodurch die Fertigung des TMR-Elements 24 beendet wird. Im übrigen wird in diesem Schritt ein eingeengter Abschnitt 71, der etwas schmaler als der andere Abschnitt ist, in dem Muster eines Laminataufbaus gebildet, der aus der Bitleitung 23 und dem zweiten Musterabschnitt 20B der Magnetaufzeichnungsschicht besteht, derart, dass der eingeengte Abschnitt 71 zwischen den beiden benachbarten TMR-Elementen 24 positioniert ist.
  • Die Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung lässt ein Erzeugen von Effekten ähnlich jenen zu, die durch die Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der vorliegenden Erfindung erzeugt werden.
  • [Zehnte Ausführungsform]
  • Ein gefalteter Abschnitt ist in der zehnten Ausführungsform anstelle des eingeengten Abschnitts gebildet, der in der neunten Ausführungsform gebildet ist.
  • 56 ist eine ebene Ansicht, die eine Halbleiterspeichervorrichtung gemäß der zehnten Ausführungsform der vorliegenden Erfindung zeigt. Wie in 56 gezeigt, sind in der Halbleiterspeichervorrichtung gemäß der zehnten Ausführungsform der vorliegenden Erfindung die magnetisch fixierte Schicht 18, die Tunnel-Barrieren-Wandschicht 19 und der erste Musterabschnitt 20A der Magnetaufzeichnungsschicht, die in den Elementen eingeschlossen sind, die das TMR-Element 24 ausbilden, unabhängig von der Bitleitung 23 gebildet, wie in der Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung. Jedoch ist der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht, der auch in dem TMR-Element 24 eingeschlossen ist, integral mit der Bitleitung 23 gebildet. Um spezifischer zu sein, ist der zweite Musterabschnitt 20B der Magnetaufzeichnungsschicht gebildet, sich in der Richtung der Bitleitung 23 zu erstrecken, ohne für jede Zelle getrennt zu sein, und erstreckt sich entlang der Bitleitung 23. Ferner ist ein gefalteter Abschnitt 81 in dem Muster eines Laminataufbaus gebildet, der aus der Bitleitung 23 und dem zweiten Musterabschnitt 20B der Magnetaufzeichnungsschicht besteht, derart, dass der gefaltete Abschnitt 81 zwischen den benachbarten TMR-Elementen 24 positioniert ist.
  • Es sei darauf hingewiesen, dass die Halbleiterspeichervorrichtung gemäß der zehnten Ausführungsform der vorliegenden Erfindung unter Anwendung des Herstellungsverfahrens der Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung hergestellt werden kann, außer dass der eingeengte Abschnitt 71 in der neunten Ausführungsform durch den gefalteten Abschnitt 81 ersetzt wird. Deswegen ist die Beschreibung des Herstellungsverfahrens der Halbleiterspeichervorrichtung gemäß der zehnten Ausführungsform weggelassen.
  • Die Halbleiterspeichervorrichtung gemäß der zehnten Ausführungsform der vorliegenden Erfindung erzeugt Effekte ähnlich jenen, die durch die Halbleiterspeichervorrichtung gemäß der achten Ausführungsform der vorliegenden Erfindung gezeigt werden.
  • In jeder oben beschriebenen Ausführungsformen wird ein TMR-Element als das Speicherelement verwendet. Jedoch ist es auch möglich, in der vorliegenden Erfindung ein GMR (giant magneto resistive, Riesenmagnetwiderstand)-Element, das zwei Magnetschichten und eine leitfähige Schicht umfasst, die zwischen diesen beiden Magnetschichten eingebettet ist, als das Speicherelement zu verwenden.

Claims (13)

  1. Halbleiter-Speichervorrichtung in der Gestalt einer Speicher-Zellenträgerstruktur, wobei die Halbleiter-Speichervorrichtung folgendes aufweist: eine erste Leitungsführung (13), die sich in eine erste Richtung erstreckt; eine zweite Leitungsführung (23), die sich in eine von der ersten Richtung verschiedene zweite Richtung erstreckt; und ein magnetwiderstandsbeständiges Element für eine zwischen der ersten Leitungsführung (13) und der zweiten Leitungsführung (23) angeordnete Zelle, wobei das magnetwiderstandsbeständige Element eine magnetisch festgelegte Schicht (18), eine Magnetaufzeichnungsschicht (20) sowie eine zwischen der magnetisch festgelegten Schicht (18) und der Magnetaufzeichnungsschicht (20) zwischengeschaltete Tunnel-Sperrwand-Schicht (19) aufweist, wobei die Magnetaufzeichnungsschicht (20) in Kontakt mit der zweiten Leitungsführung (23) steht und dadurch gekennzeichnet ist, dass sich die Magnetaufzeichnungsschicht (20) über eine Vielzahl von Zellen von einem Innenbereich der Zelle zu einem Außenbereich entlang der zweiten Leitungsführung (23) erstreckt; und dass eine Metallschicht (17) in Kontakt mit der magnetisch festgelegten Schicht (18) steht und getrennt bzw. abgesondert von der ersten Leitungsführung (13) angeordnet ist.
  2. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner einen in dem Außenbereich gebildeten eingeengten Abschnitt (71) aufweist, und dass die Magnetaufzeichnungsschicht (20) sowie die zweite Leitungsführung (23) des Außenbereichs in dem eingeengten Abschnitt schmaler als die zweite Leitungsführung (23) und die Magnetaufzeichnungsschicht (20) des Innenbereichs sind.
  3. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner einen in dem Außenbereich gebildeten, gefalteten Abschnitt (81) aufweist, und dass in dem gefalteten Abschnitt (81) die Magnetaufzeichnungsschicht (20) sowie die zweite Leitungsführung (23) in eine von der zweiten Richtung verschiedenen Richtung gebogen sind.
  4. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner einen Transistor (5) oder eine Diode (91) aufweist, die mit dem magnetwiderstandsbeständigen Element verbunden sind.
  5. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sich über die Vielzahl der Zellen ein Abschnitt der Magnetaufzeichnungsschicht (20) von dem Innenbereich zu dem Außenbereich entlang der zweiten Leitungsführung (23) erstreckt.
  6. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sich über die Vielzahl der Zellen die Tunnel-Sperrwand-Schicht (19) von dem Innenbereich zu dem Außenbereich entlang der Magnetaufzeichnungsschicht (20) und der zweiten Leitungsführung (23) erstreckt.
  7. Verfahren zum Herstellen einer Halbleiter-Speichervorrichtung in der Gestalt einer Speicher-Zellenträgerstruktur, wobei die Halbleiter-Speichervorrichtung für eine der Zellen mit einem magnetwiderstandsbeständigen Element versehen ist, wobei das magnetwiderstandsbeständige Element zwischen einer ersten Leitungsführung (13), welche sich in eine erste Richtung erstreckt, und einer zweiten Leitungsführung (23), welche sich in eine von der ersten Richtung verschiedene zweite Richtung erstreckt, angeordnet ist, und wobei das magnetwiderstandsbeständige Element eine magnetisch festgelegte Schicht (18), eine Magnetaufzeichnungsschicht (20) sowie eine zwischen der magnetisch festgelegten Schicht (18) und der Magnetaufzeichnungsschicht (20) zwischengeschaltete Tunnel-Sperrwand-Schicht (19) aufweist, und wobei die Halbleiter-Speichervorrichtung mit einer Metallschicht (17) versehen ist, die in Kontakt mit der magnetisch festgelegten Schicht (18) steht, dadurch gekennzeichnet, dass das Verfahren die folgenden Verfahrensschritt aufweist: Ausziehen der Magnetaufzeichnungsschicht (20) über eine Vielzahl von Zellen von einem Innenbereich der Zelle zu einem Außenbereich entlang der zweiten Leitungsführung (23), und zwar indem die Magnetaufzeichnungsschicht (20) zusammen mit der zweiten Leitungsführung (23) gestaltet werden.
  8. Verfahren zum Herstellen einer Halbleiter-Speichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass das Verfahren vor dem Verfahrensschritt des Gestaltens der Magnetaufzeichnungsschicht (20) zusammen mit der zweiten Leitungsführung (23) die folgenden Verfahrensschritte aufweist: Ausbilden der ersten Leitungsführung (13); Ausbilden der Metallschicht (17) über der ersten Leitungsführung (13); aufeinanderfolgendes Ausbilden der magnetisch festgelegten Schicht (18) und der Tunnel-Sperrwand-Schicht (19) auf der Metallschicht (17); Gestalten der magnetisch festgelegten Schicht (18) zusammen mit der Tunnel-Sperrwand-Schicht (19); und aufeinanderfolgendes Ausbilden der Magnetaufzeichnungsschicht (20) und der zweiten Leitungsführung (23) auf der Tunnel-Sperrwand-Schicht (19).
  9. Verfahren zum Herstellen einer Halbleiter-Speichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass das Verfahren nach dem Verfahrensschritt des Gestaltens der Magnetaufzeichnungsschicht (20) zusammen mit der zweiten Leitungsführung (23) die folgenden Verfahrensschritte aufweist: aufeinanderfolgendes Ausbilden der Tunnel-Sperrwand-Schicht (19) und der magnetisch festgelegten Schicht (18) auf der Magnetaufzeichnungsschicht (20); Gestalten der magnetisch festgelegten Schicht (18) zusammen mit der Tunnel-Sperrwand-Schicht (19); Ausbilden der Metallschicht (17) auf der magnetisch festgelegten Schicht (18); und Ausbilden der ersten Leitungsführung (13) über der Metallschicht (17).
  10. Verfahren zum Herstellen einer Halbleiter-Speichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass das Verfahren den Verfahrensschritt des Ausbildens eines eingeengten Abschnitts (71) in dem Außenbereich aufweist, wobei der eingeengte Abschnitt (71) in einem Bereich vorliegt, wo die Magnetaufzeichnungsschicht (20) und die zweite Leitungsführung (23) des Außenbereichs schmaler als die Magnetaufzeichnungsschicht (20) und die zweite Leitungsführung (23) des Innenbereichs erbracht sind.
  11. Verfahren zum Herstellen einer Halbleiter-Speichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass das Verfahren ferner den Verfahrensschritt des Ausbildens eines gefalteten Abschnitts (81) in dem Außenbereich aufweist, wobei der gefaltete Abschnitt (81) ein Abschnitt ist, wo sich die Magnetaufzeichnungsschicht (20) sowie die zweite Leitungsführung (23) in eine Richtung erstrecken, die verschieden von der Richtung ist, in welche sich die zweite Leitungsführung (23) in dem Innenbereich erstreckt.
  12. Verfahren zum Herstellen einer Halbleiter-Speichervorrichtung nach Anspruch 7, gekennzeichnet durch den Verfahrensschritt des Gestaltens eines Abschnitts der Magnetaufzeichnungsschicht (20) zusammen mit der zweiten Leitungsführung (23).
  13. Verfahren zum Herstellen einer Halbleiter-Speichervorrichtung nach Anspruch 7, gekennzeichnet durch den Verfahrensschritt des Gestaltens der Tunnel-Sperrwand-Schicht (19) zusammen mit der Magnetaufzeichnungsschicht (20) und der zweiten Leitungsführung (23).
DE60201625T 2001-04-20 2002-04-19 Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren Expired - Lifetime DE60201625T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001122883A JP4405103B2 (ja) 2001-04-20 2001-04-20 半導体記憶装置
JP2001122883 2001-04-20

Publications (2)

Publication Number Publication Date
DE60201625D1 DE60201625D1 (de) 2004-11-25
DE60201625T2 true DE60201625T2 (de) 2006-03-09

Family

ID=18972526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60201625T Expired - Lifetime DE60201625T2 (de) 2001-04-20 2002-04-19 Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren

Country Status (7)

Country Link
US (3) US6653703B2 (de)
EP (1) EP1251519B1 (de)
JP (1) JP4405103B2 (de)
KR (1) KR100498182B1 (de)
CN (1) CN1197158C (de)
DE (1) DE60201625T2 (de)
TW (1) TW550639B (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019681B2 (ja) 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6633497B2 (en) * 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
JP3879518B2 (ja) 2002-01-21 2007-02-14 ソニー株式会社 磁気記憶装置およびその製造方法
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
JP3866641B2 (ja) * 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
US6807092B1 (en) * 2003-06-13 2004-10-19 Infineon Technologies Ag MRAM cell having frustrated magnetic reservoirs
US6849465B2 (en) * 2003-06-20 2005-02-01 Infineon Technologies Ag Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
US7264975B1 (en) 2003-09-25 2007-09-04 Cypress Semiconductor Corp. Metal profile for increased local magnetic fields in MRAM devices and method for making the same
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100835275B1 (ko) 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
KR100615089B1 (ko) 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
JP2005116658A (ja) * 2003-10-06 2005-04-28 Fujitsu Ltd 磁気抵抗メモリ装置
JP4590862B2 (ja) * 2003-12-15 2010-12-01 ソニー株式会社 磁気メモリ装置及びその製造方法
US8409879B2 (en) 2004-01-13 2013-04-02 Board Of Regents, University Of Houston Method of using a buffered electric pulse induced resistance device
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
US9218901B2 (en) 2004-01-13 2015-12-22 Board Of Regents, University Of Houston Two terminal multi-layer thin film resistance switching device with a diffusion barrier and methods thereof
US6984530B2 (en) * 2004-03-29 2006-01-10 Hewlett-Packard Development Company, L.P. Method of fabricating a MRAM device
KR100660539B1 (ko) 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
TWI244162B (en) * 2004-08-18 2005-11-21 Ind Tech Res Inst Magnetic random access memory with tape read line, fabricating method and circuit thereof
CN1606170A (zh) * 2004-09-24 2005-04-13 中国科学院物理研究所 基于双势垒隧道结共振隧穿效应的晶体管
TWI266413B (en) * 2004-11-09 2006-11-11 Ind Tech Res Inst Magnetic random access memory with lower bit line current and manufacture method thereof
US7765676B2 (en) * 2004-11-18 2010-08-03 Hitachi Global Storage Technologies Netherlands B.V. Method for patterning a magnetoresistive sensor
KR100618878B1 (ko) * 2004-11-26 2006-09-04 삼성전자주식회사 사면체 탄소 화합물로 이루어지는 하드 마스크용 폴리머막및 그 제조 방법과 이를 이용한 미세 패턴 형성 방법
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
WO2006115275A1 (ja) * 2005-04-26 2006-11-02 Kyoto University Ｍｒａｍおよびその書き込み方法
JP2007207778A (ja) * 2006-01-30 2007-08-16 Toshiba Corp 磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法
US7941911B2 (en) * 2006-12-18 2011-05-17 Hitachi Global Storage Technologies Netherlands, B.V. Planarization methods for patterned media disks
JP2008211058A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP4987830B2 (ja) * 2008-09-25 2012-07-25 株式会社東芝 磁気メモリ
US8817531B2 (en) * 2010-06-30 2014-08-26 International Business Machines Corporation Magnetic random access memory device and method for producing a magnetic random access memory device
JP2013026600A (ja) * 2011-07-26 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
US20130188311A1 (en) 2012-01-23 2013-07-25 International Business Machines Corporation Cooling and noise-reduction apparatus
KR101967352B1 (ko) * 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US9240547B2 (en) * 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
WO2015195416A1 (en) * 2014-06-18 2015-12-23 Crocus Technology Inc. Strap configuration to reduce mechanical stress applied to stress sensitive devices
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
KR102651851B1 (ko) 2016-12-06 2024-04-01 삼성전자주식회사 반도체 소자
CN110890458B (zh) * 2018-09-07 2024-04-12 上海磁宇信息科技有限公司 一种提高磁性随机存储器写入效率的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2709600B1 (fr) 1993-09-02 1995-09-29 Commissariat Energie Atomique Composant et capteur magnétorésistifs à motif géométrique répété.
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6590750B2 (en) 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
US5982658A (en) * 1997-10-31 1999-11-09 Honeywell Inc. MRAM design to reduce dissimilar nearest neighbor effects
US6104633A (en) * 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US5946228A (en) * 1998-02-10 1999-08-31 International Business Machines Corporation Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
JP2000195250A (ja) 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置

Also Published As

Publication number Publication date
US20040233763A1 (en) 2004-11-25
US20040047199A1 (en) 2004-03-11
DE60201625D1 (de) 2004-11-25
CN1197158C (zh) 2005-04-13
EP1251519A1 (de) 2002-10-23
EP1251519B1 (de) 2004-10-20
TW550639B (en) 2003-09-01
KR100498182B1 (ko) 2005-07-01
JP4405103B2 (ja) 2010-01-27
CN1384545A (zh) 2002-12-11
US6884633B2 (en) 2005-04-26
US6828641B2 (en) 2004-12-07
KR20030009108A (ko) 2003-01-29
US20020153580A1 (en) 2002-10-24
US6653703B2 (en) 2003-11-25
JP2002319664A (ja) 2002-10-31

Similar Documents

Publication Publication Date Title
DE60201625T2 (de) Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren
DE60308568T2 (de) Magnetisches Joch in MRAM zur Reduzierung des Programmierungsleistungsverbrauchs und Herstellungsverfahren
DE60222985T2 (de) Magnetische Speicheranordnung und deren Herstellungsverfahren
EP1097457B1 (de) Speicherzellenanordnung, bei der ein elektrischer widerstand eines speicherelements eine information darstellt und durch ein magnetfeld beeinflussbar ist, und verfahren zu deren herstellung
DE10362176B4 (de) Magnetische Speichervorrichtung mit wahlfreiem Zugriff (MRAM) mit nicht parallelen Haupt- und Bezugs-Magnetwiderständen
DE60201036T2 (de) Verfahren zum Herstellen von Verkleidungsschicht auf einem Top-leiter
DE60300379T2 (de) Magnetisches Logikelement, magnetisches Speicherelement und Aufreihungen derselben
DE60201203T2 (de) Kaschierter Leseleiter für eine Tunnelübergang-Speicherzelle
DE69923244T2 (de) Magnetoresistiven Speicheranordnungen
DE60032281T2 (de) Magnetischer dynamischer Direktzugriffspeicher und dessen Herstellungsverfahren
DE102005034665B9 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE10291412B4 (de) Selbsteinstellender, grabenfreier Magneto-Widerstands-Zufallszugriffsspeicher (MRAM) - Vorrichtung mit Seitenwandeinschließung für die MRAM-Struktur
EP1105878B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
EP1148511B1 (de) MRAM-Speicher
DE60303664T2 (de) Layout für thermisch ausgewählte kreuzpunkt mram zelle
DE602005001829T2 (de) Magnetische Multibit-Direktzugriffspeicheranordnung und deren Schreibverfahren
EP1157388B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE102006028387A1 (de) Magnetische Speichervorrichtung und Verfahren zum Ansteuern derselben
DE60301294T2 (de) Magnetspeichervorrichtungen
DE60104385T2 (de) Magnetischer Direktzugriffspeicher mit verbesserterDurchbruchspannung
DE102006016516A1 (de) Speicher mit Abdeckungsstruktur für einen magnetoresistiven Übergang und Verfahren zu dessen Herstellung
DE102019130274A1 (de) Halbleiter-mram-vorrichtung und verfahren
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE102021100773A1 (de) Verspannte ferromagnetische hall-metall-sot-schicht
DE102004031139A1 (de) Verfahren zum Herstellen magnetischer Speicherstrukturen, die Speicherzellschichten mit unterschiedlicher Größe aufweisen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition