CN1197158C - 半导体存储装置及其制造方法 - Google Patents

半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN1197158C
CN1197158C CNB021161232A CN02116123A CN1197158C CN 1197158 C CN1197158 C CN 1197158C CN B021161232 A CNB021161232 A CN B021161232A CN 02116123 A CN02116123 A CN 02116123A CN 1197158 C CN1197158 C CN 1197158C
Authority
CN
China
Prior art keywords
mentioned
layer
magnetic recording
recording layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021161232A
Other languages
English (en)
Other versions
CN1384545A (zh
Inventor
细谷啓司
中岛健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1384545A publication Critical patent/CN1384545A/zh
Application granted granted Critical
Publication of CN1197158C publication Critical patent/CN1197158C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种半导体存储装置及其制造方法。该半导体存储装置，具有存储元件的阵列结构，包括：在第一方向上延伸的第一布线(13)；在与第一方向不同的第二方向上延伸的第二布线(23)；和在第一布线(13)和第二布线(23)之间配置的用于存储元件的磁致电阻效应元件，该磁致电阻效应元件具有磁化固着层(18)、磁记录层(20)、以及夹在磁化固着层(18)和磁记录(20)之间的隧道壁垒层(19)，磁记录层(20)与第二布线(23)接触，且磁记录层(20)沿第二布线(23)从存储元件的内侧区域延伸到位于多个存储元件之上的外侧区域，且金属层(17)与磁化固着层(18)接触并与第一布线(13)分离。

Description

半导体存储装置及其制造方法
(相关申请的交互引用
本申请基于并以2001年4月20日递交的日本专利申请No.2001-122883为优先权，其全部内容在此引入作为参考。)
技术领域
本发明涉及半导体存储装置及其制造方法，尤其是以隧道磁致电阻效应(TMR)元件作为存储元件的磁存储装置(MRAM，磁随机可存取存储器)及其制造方法。
背景技术
近年来，作为信息存储元件，提出了利用隧道磁致电阻效应(下称TMR)的MRAM存储单元。
图57是展示现有技术的半导体存储装置的斜视图。下面，用图57简单说明MRAM的结构。
如图57所示，以相互垂直的方式矩阵状地配置多个位线23和写入字线13，在各交点处配置TMR元件24。该TMR元件24通过上部电极(未示出)与位线23相连，通过下部电极17与开关元件(MOSFET)5相连。此时，该MOSFET5的栅极成为读出字线3。
此时，TMR元件24的构成包括：与下部电极17相连的磁化固着层18、通过上部电极与位线23相连的磁记录层20、夹在该磁化固着层18和磁记录层20之间的隧道壁垒层(隧道结膜)19。
磁化固着层18具有在容易轴方向(EA方向)上固定的磁化方向。另一方面，磁记录层20通过与磁化固着层18的相互作用而具有两个磁化方向，分别相当于“1”、“0”的信息存储状态。由此，磁记录层20的磁化方向与磁化固着层18的磁化方向相同时隧道结的电阻最小，相反地，二者的磁化方向相反时隧道结的电阻最高。电流从TMR元件24流过以读取该电阻的变化。由此，可以判断“1”、“0”的信息存储状态。
这样的MRAM存储元件中设计成，由于流过被选择的位线23和写入字线13双方的电流产生的电流磁场合成的磁场，磁化固着层18的磁化方向不能改变，只有磁记录层20的磁化方向反转。因此，向任意的单元写入数据时，通过反转上述那样的磁记录层20的磁化方向，向选择单元写入信息。另一方面，读出任意的单元的数据时，选择位线23和读出字线13，通过与例如基准单元比较从位线23通过TMR元件24、下部电极17、开关MOSFET5流过的电流值，判断元件的电阻状态的“1”、“0”的信息存储状态。
图58中用箭头表示现有技术中的半导体存储装置的磁记录层的磁化状态。如图58所示，在磁记录层20中，本来全部的磁化方向28收拢到容易轴方向(EA方向)是理想的，但是，实际上在磁记录层20的两端部产生长度方向的磁化矢量旋转的磁畴100，由于该磁畴100产生所谓的反磁场。结果，产生反磁场的区域不能均匀地维持与本来的“1”、“0”的信息存储状态相当的隧道电阻。因此，出现可以输出的“1”、“0”的信号的S/N比劣化，不能确保充分的动作边缘以读出数据的问题。
因此，为了克服现有技术中的该问题，使单元长度方向上的长度延长，例如具有3以上的纵横比。由此，即使在单元的两端产生反磁场，也确保读出数据必需的面积。但是，这就会同时伴随元件面积的大型化，成为今后MRAM元件微细化时的大障碍。
由上述可知，在现有技术中，很难实现抑制元件上产生的磁畴100的读出动作的边缘劣化和元件的微细化。
发明内容
根据本发明的第一方面，提供一种半导体存储装置，具有存储元件的阵列结构，包括：在第一方向上延伸的第一布线；在与上述第一方向不同的第二方向上延伸的第二布线；和在上述第一布线和上述第二布线之间配置的用于所述存储元件的磁致电阻效应元件，该磁致电阻效应元件具有磁化固着层、磁记录层、以及夹在上述磁化固着层和磁记录之间的隧道壁垒层，上述磁记录层与上述第二布线接触，且上述磁记录层沿上述第二布线从上述存储元件的内侧区域延伸到位于多个存储元件之上的外侧区域，且金属层与上述磁化固着层接触并与上述第一布线分离。
根据本发明的第二方面，提供一种半导体存储装置的制造方法，该半导体存储装置具有存储元件的阵列结构，且设有：在在第一方向上延伸的第一布线和在与上述第一方向不同的第二方向上延伸的第二布线之间配置的磁致电阻效应元件，该磁致电阻效应元件具有磁化固着层、磁记录层、以及夹在上述磁化固着层和磁记录之间的隧道壁垒层，以及与上述磁化固着层接触的金属层，其特征在于该制造方法包括：通过与上述第二布线一起对上述磁记录层构图，使上述磁记录层沿上述第二布线从上述存储元件的内侧区域延伸到位于多个存储元件之上的外侧区域。
附图说明
图1A、1B是展示根据本发明实施方案1的半导体存储装置的斜视图；
图2A、2B是展示根据本发明实施方案1的具有一重隧道壁垒层的TMR元件的剖面图；
图3～7是展示根据本发明实施方案1的半导体存储装置的第一制造方法的各工序的剖面图；
图8～12是展示根据本发明实施方案1的半导体存储装置的第二制造方法的各工序的剖面图；
图13～16是展示根据本发明实施方案1的半导体存储装置的第三制造方法的各工序的剖面图；
图17是用来展示根据本发明实施方案1的效果的半导体存储装置的剖面图；
图18A、18B是展示根据本发明实施方案2的半导体存储装置的斜视图；
图19A、19B是展示根据本发明实施方案3的半导体存储装置的斜视图；
图20A、21A、22A、23A是图19B的A-A剖面图，用来展示根据本发明实施方案3的半导体存储装置的各制造工序的剖面图；
图20B、21B、22B、23B是图19B的B-B剖面图，用来展示根据本发明实施方案3的半导体存储装置的各制造工序的剖面图；
图24A、24B是展示根据本发明实施方案4的半导体存储装置的斜视图；
图25A、25B是展示根据本发明实施方案5的半导体存储装置的斜视图；
图26A、26B是展示根据本发明实施方案2的具有二重隧道壁垒层的TMR元件的剖面图；
图27～31是展示根据本发明实施方案5的半导体存储装置的第一制造方法的各工序的剖面图；
图32～36是展示根据本发明实施方案5的半导体存储装置的第二制造方法的各工序的剖面图；
图37A、37B是展示根据本发明实施方案6的半导体存储装置的斜视图；
图38A、39A、40A、41A是图37B的A-A剖面图，用来展示根据本发明实施方案6的半导体存储装置的各制造工序的剖面图；
图38B、38B、40B、41B是图37B的B-B剖面图，用来展示根据本发明实施方案6的半导体存储装置的各制造工序的剖面图；
图42是展示根据本发明实施方案7的半导体存储装置的平面图；
图43是沿图42的XLIII-XLIII线的半导体存储装置的剖面图；
图44～48是展示根据本发明实施方案7的半导体存储装置的第一制造方法的各工序的剖面图；
图49是展示根据本发明实施方案8的半导体存储装置的平面图；
图50是展示根据本发明实施方案9的半导体存储装置的平面图；
图51是沿图50的LI-LI线的半导体存储装置的剖面图；
图52～55是展示根据本发明实施方案9的半导体存储装置的第一制造方法的各工序的剖面图；
图56是展示根据本发明实施方案10的半导体存储装置的平面图；
图57是展示现有技术的半导体存储装置的斜视图；
图58是展示现有技术的半导体存储装置内的磁化方向的图。
具体实施方式
本发明的各实施方案涉及以隧道磁致电阻效应元件(TMR)用作存储元件的磁存储装置(MRAM)。该MRAM中是以矩阵状配置多个具有TMR元件的存储器单元的存储器阵列结构，在这些存储器单元的周边部设置解码器及检测电路等的周边电路部，通过随机访问任意的单元，可进行信息的写入和读出动作。
下面，参照附图说明本发明的实施方案。在说明中，全部图中相同的部分附以相同的标号，另外，在以下所示的根据本发明实施方案1～6的图中，省略了实施方案7中所示的MOSFET和与MOSFET相连的触点。
(实施方案1)
实施方案1是构成磁记录层的TMR元件不对每个单元都断开地沿位线延伸。
图1A、1B是展示根据本发明实施方案1的半导体存储装置的斜视图。
如图1A所示，根据本发明实施方案1的半导体存储装置是以由磁化固着层18、磁记录层20和夹在它们之间的隧道壁垒层(隧道结膜)19构成的TMR元件作为存储元件的MRAM。而且，在磁化固着层18上通过下部电极17与具有栅电极(读出字线)3的开关晶体管(例如MOSFET)5相连。另外，在TMR元件24的下方，写入字线13与TMR元件24分离配置，配置与该字线13垂直且与磁记录层20相连的位线23。
在此，在构成TMR元件24的要素中，虽然磁化固着层18和隧道壁垒层19与位线23独立地形成，但磁记录层20与位线23一起形成。即，磁记录层20形成为在位线23的方向上不对每个单元都断开，磁记录层20沿位线23跨越至少两个以上的单元而延伸。因此，磁记录层20与位线23具有相同的形状。
另外，如图1B所示，磁记录层20也可以分成第一图形部20A和第二图形部20B。此时，磁记录层的第一图形部20A按TMR元件24的图形形成，磁记录层的第二图形部20B形成为在位线23的方向上不对每个单元都断开，而是沿位线23至少跨越两个以上的单元而延伸。
图2A、2B是展示具有一重隧道壁垒层的TMR元件的剖面图。优选地，上述TMR元件24具有图2A或2B所示的具有一重隧道壁垒层的结构。下面，对具有一重隧道壁垒层的TMR元件24的结构进行说明。
如图2A所示的TMR元件24，包括；依次层积模板(template)层101、初期强磁性层102、反强磁性层103、基准强磁性层104得到的磁化固着层18；在该磁化固着层18上形成的隧道壁垒层19；在该隧道壁垒层19上依次层积自由强磁性层105、接点层106形成的磁记录层20。
同样地，图2B所示的TMR元件24，包括：依次层积模板层101、初期强磁性层102、反强磁性层103、强磁性层104’、非磁性层107、强磁性层104”形成的磁化固着层18；在该磁化固着层18上形成的隧道壁垒层19、在该隧道壁垒层19上依次层积强磁性层105’、非磁性层107、强磁性层105”、接点层106形成的磁记录层20。
图2B所示的TMR元件24中，由于引入了磁化固着层18内的强磁性层104’、非磁性层107、强磁性层104”构成的三层结构和磁记录层20内的强磁性层105’、非磁性层107、强磁性层105”构成的三层结构，所以与图2A所示的TMR元件24相比，可提供抑制强磁性内部的磁极的发生，更适于微细化的单元结构。
这样的具有一重隧道壁垒层的TMR元件24用以下的材料形成。
磁化固着层18和磁记录层20的材料，优选采用例如Fe、Co、Ni或它们的合金，自旋极化率大的磁体，CrO2、RXMnO3-y(R，稀土类；X，Ca，Ba，Sr)等的氧化物，还有NiMnSb，PtMnSb等的Heusler合金(强磁性合金等。而且，只要在这些磁体中不失强磁性，也可以多少含有一些Ag，Cu，Au，Al，Mg，Si，Bi，Ta，B，C，O，N，Pd，Pt，Zr，Ir，W，Mo，Nb等的非磁性元素。
构成磁化固着层18的一部分的反强磁性层103的材料，优选采用Fe-Mn，Pt-Mn，Pt-Cr-Mn，Ni-Mn，Ir-Mn，NiO，Fe2O3等。
隧道壁垒层19的材料可以使用Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3等的各种介电体。这些介电体中也可存在氧、氮、氟等的杂质。
另外，即使是后述的其它实施方案也可适用图2A或2B所示的具有一重隧道壁垒层的TMR元件24的结构。
图3～7是展示根据本发明实施方案1的半导体存储装置的第一制造方法的制造工序的剖面图。图3～7是图1A的VII-VII线的半导体存储装置的剖面上的制造工序图。下面，说明根据本发明实施方案1的半导体存储装置的第一制造方法。
首先，如图3所示，形成MOSFET(图中未示出)后，形成第一层间绝缘膜11，在该第一层间绝缘膜11内选择性地形成写入字线13。然后，在写入字线13和缝隙部(图中未示出)内堆积第二层间绝缘膜14。
写入字线13上的第二层间绝缘膜14决定写入字线13和TMR元件24的距离，且作为形成TMR元件24时的基底膜。因此，为了薄且均匀地形成，写入字线13上的第二层间绝缘膜14必须在平坦的面上形成。因此，写入字线13最好用例如大马土革(镶嵌)法形成。即，在第一层间绝缘膜11内形成写入字线用沟12后，用溅射法在沟12内和第一层间绝缘膜11上堆积成为写入字线13的金属材料。然后，用CMP(化学机械蚀刻)法，使金属材料平坦化，直到露出第一层间绝缘膜11的表面，形成写入字线13。此后，用CVD(化学汽相淀积)在写入字线13和第一层间绝缘膜11上薄薄地堆积第二层间绝缘膜14。
然后，如图4所示，在第二层间绝缘膜14上连续地形成下部电极17、磁化固着层18和隧道壁垒层19。虽然磁化固着层18是如图2A、2B所示的多层膜构成的积层结构，但在此作为一种膜描述。然后在隧道壁垒层19上形成光刻胶膜(图中未示出)，在该光刻胶膜上用光刻技术按图1A的下部电极17的图形进行构图。或者，在隧道壁垒层19上形成DLC(类金刚石碳)膜等的硬掩模和光刻胶膜(图中未示出)，该光刻胶膜用光刻技术按图1A的下部电极17的图形进行构图，并用该构图后的光刻胶膜对DLC膜构图。然后，以该构图后的光刻胶膜或DLC膜为掩模，用RIE(反应离子蚀刻)法或离子切削对隧道壁垒层19、磁化固着层18和下部电极17一并构图。
然后，如图5所示，以按图1A的TMR元件24的图形构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削对隧道壁垒层19和磁化固着层18一并构图。
另外，在图4的工序中，由于对隧道壁垒层19、磁化固着层18和下部电极17构图，在隧道壁垒层19的表面和第二层间绝缘膜14的表面上生成段差。即，在进行图5的工序时，由于下层段差大，也可以分成几个步骤进行隧道壁垒层19和磁化固着层18的构图。即，预先在隧道壁垒层19和第二层间绝缘膜14上涂敷SOG(玻璃上旋涂)膜，使整体平坦化后，进行光刻，然后对隧道壁垒层19和磁化固着层18一并构图，也是可以的。
然后，如图6所示，残留下在隧道壁垒层19和磁化固着层18的构图中使用的掩模的状态下，在隧道壁垒层19、下部电极17和第二层间绝缘膜14上堆积第三层间绝缘膜21，用该第三层间绝缘膜21填埋构图后的磁化固着层18和隧道壁垒层19的缝隙。然后，用CMP以掩模作为阻止层，使第三层间绝缘膜21平坦化，然后除去掩模。
最后，如图7所示，用溅射法在隧道壁垒层19和第三层间绝缘膜21上堆积磁记录层20用和位线23用的金属材料。然后，用光刻技术，用图1A的位线23的图形的光刻胶对磁记录层20用和位线23用的金属一并进行构图。由此，形成磁记录层20和位线23，完成TMR元件24。
图8～12是展示根据本发明实施方案1的半导体存储装置的第一制造方法的制造工序的剖面图。图8～12是沿图1B的XII-XII线的半导体存储装置的剖面上的制造工序图。该第二制造方法是，只有磁记录层20的一部分沿位线23延伸。下面，说明根据本发明实施方案1的半导体存储装置的第二制造方法。
首先，如图8所示，以与第一制造方法同样的方法，在第一层间绝缘膜11内选择性形成写入字线13，在该写入字线13和缝隙部(图中未示出)内堆积第二层间绝缘膜14。
然后，如图9所示，在第二层间绝缘膜14上连续地形成下部电极17、磁化固着层18、隧道壁垒层19、磁记录层的第一图形部20A。在此，磁记录层的第一图形部20A构成磁记录层20的一部分。然后，以按图1B的下部电极17的图形进行构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削，对磁记录层的第一图形部20A、隧道壁垒层19、磁化固着层18和下部电极17一并构图。
然后，如图10所示，以与第一制造方法同样的方法，以按图1B的TMR元件24的图形进行构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削，对磁记录层的第一图形部20A、隧道壁垒层19、和磁化固着层18一并构图。
然后，如图11所示，以与实施方案1同样的方法，在磁记录层的第一图形部20A、下部电极17和第二层间绝缘膜14上堆积第三层间绝缘膜21，使该第三层间绝缘膜21的表面平坦化。
然后，如图12所示，以与实施方案1同样的方法，堆积构成磁记录层20的剩余的一部分的磁记录层的第二图形部20B和位线23。且，通过对该磁记录层的第二图形部20B和位线23一并构图，完成TMR元件24。
另外，由于在图12的工序中，已有磁记录层20的一部分(磁记录层的第一图形部20A)与TMR元件24同时被加工，所以有必须调整与位线23同时构图的磁记录层的第二图形部20B的膜厚的场合。
图13～16是展示根据本发明实施方案1的半导体存储装置的第三制造方法的制造工序的剖面图。该第三制造方法中，埋置形成TMR元件24，不仅磁记录层20，隧道壁垒层19也沿位线23延伸。下面，说明根据本发明实施方案1的半导体存储装置的第三制造方法。
首先，如图13所示，以与第一制造方法同样的方法，在第一层间绝缘膜11内选择性形成写入字线13，在该写入字线13和缝隙部(图中未示出)内堆积第二层间绝缘膜14。
然后，如图14所示，在第二层间绝缘膜14上形成由例如氮化硅膜构成的薄的阻止层绝缘膜(图中未示出)。在该阻止层绝缘膜上形成下部电极17，按图1A所示的下部电极17的形状进行构图。然后，在下部电极17和第二层间绝缘膜14上形成第三层间绝缘膜21，在下部电极17上形成磁化固着层形成用的沟25。
然后，如图15所示，在沟25内和第三层间绝缘膜21上堆积磁化固着层用的材料。然后，用CMP平坦化除去磁化固着层用的材料，直到第三层间绝缘膜21的表面露出，在第三层间绝缘膜21的沟25中形成磁化固着层18。
然后，如图16所示，在磁化固着层18和第三层间绝缘膜21上连续形成隧道壁垒层19、磁记录层20、位线23。然后，以按图1A所示的位线23的图形进行构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削对隧道壁垒层19、磁记录层20、位线23一并构图。
根据上述第一实施方案，由于构成TMR元件24的磁记录层20不对每个单元都断开地沿位线23延伸，得到以下的效果。
磁化固着层18具有以全部单元中磁化方向相同的方式固定的磁化方向。另一方面，磁记录层20由于要写入随机的信息，具有与磁化固着层18磁化方向相同的区域和相反的区域。在此，在相邻的单元具有相同的信息时，可以连续地规整磁记录层20内的磁化方向。因此，可以不受磁极的影响进行稳定的信息写入和读出。另一方面，在相邻的单元具有相反的信息时，磁记录层20中相邻的单元内具有相反的磁化方向。
即，如图17所示，磁记录层20内有相反的磁化方向28b、28c的场合，单元间相互的磁矢量抵销。生成作为产生反磁场原因的磁畴区(下称界限层)26。即，根据实施方案1，通过沿位线23延长磁记录层20，单元27和单元27之间的区域可延长到磁化区。由此，与现有情况的在单元内产生作为反磁场产生原因的磁畴区不同，实施方案1可以使作为反磁场产生原因的界限层26位于单元27之间。即，由于可使界限层26位于TMR元件24的外侧，读出时被读出的信号不会劣化。由此，即使产生作为反磁场产生原因的磁畴，也可实现读出时信号劣化不受影响的TMR元件24。
另外，根据本发明实施方案1，由于如上所述可以抑制读出动作的边缘的劣化，没有必要象现有情况那样增大单元，因此，可实现单元的微细化。
另外，通过沿位线23延伸磁记录层20，不仅可以回避上述的在单元端部产生的磁畴的不良影响及边缘畴的问题，还可以回避在单元端部以外发生的磁畴的不良影响及不对称问题。而且，还可以向磁记录层20施加稳定的一轴异性，还可以减轻层间静磁结合(磁滞的抵销)。
具体地，通过回避边缘畴和不对称的问题，可以防止信号的读出的劣化，可以提高MR(磁致电阻)比(“1状态和“0”状态的电阻的变化率)。由此，可以抑制存储器单元内的各部分的电阻的波动的影响，有利于单元的微细化。
另外，通过提高MR比，由于读出信号强度提高，检测速率提高。其结果，可以实现读出动作的高速化。
另外，通过可减轻边缘畴的影响，可以减小单元和单元间的距离，由此可以缩小有效的单元面积。
另外，由于可减轻层间静磁结合，可以减小向磁记录层20写入的磁场的阈值的波动。而且，通过沿位线23延伸磁记录层20，没必要考虑TMR元件24的形状变化造成的不良影响。因此，可以减小有效的写入电流，可以减少电力消耗。另外，如果TMR元件24微细化，由于写入磁场的阈值增大，所以抑制了其阈值的波动，至少减少了写入电流，也有利于实现元件的微细化。
另外，通过使用第二制造方法，除了得到上述的效果之外，还得到下面的效果。即，在第一制造方法中，把第三层间绝缘膜21埋入构图后的磁化固着层18和隧道壁垒层19并平坦化时(图6所示的工序)，由于隧道壁垒层19是最上层，在隧道壁垒层19上产生损伤。与此不同，在第二制造方法中，由于在隧道壁垒层19上形成磁记录层的第一图形部20A，对第三层间绝缘膜21平坦化时(图11所示的工序)，由于磁记录层20的第一图形部20A隧道壁垒层19可以得到保护。因此，根据第二制造方法，在以100埃以下的薄膜形成的隧道壁垒层19上可以防止产生损伤，所以具有隧道壁垒层19的膜质量不会劣化，元件的可靠性提高的效果。
另外，通过使用第三制造方法，除了得到上述的制造方法果外，由于在沟25内埋入磁记录层25，没有必要进行RIE或离子切削，加工变得容易，尺寸管理也容易。另外，由于之后在整个表面上形成隧道壁垒层19，得到可在TMR元件24的正上方不受损伤地形成的效果。
(实施方案2)
实施方案2与实施方案1相比，其不同之处仅在于磁化固着层18和磁记录层20的位置是相反的。
图18A、18B是展示根据本发明实施方案2的半导体存储装置的斜视图。
如图18A所示，根据本发明实施方案2的半导体存储装置是以由磁化固着层18、磁记录层20和夹在它们之间的隧道壁垒层19构成的TMR元件24作为存储元件的MRAM。而且，在磁记录层20上通过下部电极17与具有栅电极(读出字线)3的开关晶体管(例如MOSFET)5相连。另外，在TMR元件24的下方，写入字线13与TMR元件24分离配置，配置与该字线13垂直且与磁化固着层18相连的位线23。
在此，在构成TMR元件24的要素中，虽然磁记录层20和隧道壁垒层19与位线23独立地形成，但磁化固着层18与位线23-起形成。即，磁化固着层18形成为在位线23的方向上不对每个单元都断开，磁化固着层18沿位线23跨越至少两个以上的单元而延伸。因此，磁化固着层18与位线23具有相同的形状。
另外，如图18B所示，磁化固着层18也可以分成第一图形部18A和第二图形部18B。此时，磁化固着层18的第一图形部18A按TMR元件24的图形形成，磁化固着层18的第二图形部18B形成为在位线23的方向上不对每个单元都断开，而是沿位线23至少跨越两个以上的单元而延伸。
由于根据本发明实施方案2的半导体存储装置的制造方法，可以通过在根据本发明实施方案1的半导体存储装置的第一到第三制造方法中置换磁化固着层18和磁记录层20，在本实施方案2中适用根据本发明实施方案1的半导体存储装置的第一到第三制造方法，所以省略其制造方法的说明。
根据上述实施方案2，可以得到与实施方案1同样的效果。
而且，在实施方案2中，具有在一个方向上固定的磁化方向的磁化固着层18沿位线23延伸。因此，磁化固着层18的磁矢量很难受微细加工时的影响，可以稳定地形成磁化固着层18。
另外，通过沿位线23延伸磁化固着层18，可以减轻固着层减磁，因此，即使反复进行写入动作，也可以得到难以劣化的可靠性优良的磁隧道结膜。
(实施方案3)
实施方案3是，在形成写入字线13和磁化固着层18之前，一并形成位线23和磁记录层20。
图19A、19B是展示根据本发明实施方案3的半导体存储装置的斜视图。
如图19A所示，根据本发明实施方案3的半导体存储装置是以由磁化固着层18、磁记录层20和夹在它们之间的隧道壁垒层(隧道结膜)19构成的TMR元件作为存储元件的MRAM。而且，在磁化固着层18上通过上部电极31与具有栅电极(读出字线)3的开关晶体管(例如MOSFET)5相连。另外，在TMR元件24的上方，写入字线13与TMR元件24分离配置，配置与该字线13垂直且与磁记录层20相连的位线23。
在此，在构成TMR元件24的要素中，虽然磁化固着层18和隧道壁垒层19与位线23独立地形成，但磁记录层20与位线23-起形成。即，磁记录层20形成为在位线23的方向上不对每个单元都断开，磁记录层20沿位线23跨越至少两个以上的单元而延伸。因此，磁记录层20与位线23具有相同的形状。
另外，如图19B所示，磁记录层20的一部分按TMR元件24的图形形成，磁记录层20的另一部分形成为在位线23的方向上不对每个单元都断开，而是沿位线23至少跨越两个以上的单元而延伸。
图20A、20B到图23A、23B是展示根据本发明实施方案3的半导体存储装置的制造方法的制造工序的剖面图。另外，A区是沿图19B所示的A-A线的剖面图；B区是沿图19B所示的B-B线的剖面图。下面，说明根据本发明实施方案3的半导体存储装置的制造方法。
首先，如图20A、20B所示，在第一层间绝缘膜11上依次积层形成位线23、磁记录层20、隧道壁垒层19、磁化固着层18。
然后，如图21A、21B所示，以按图19B的TMR元件24的图形构图后的光刻胶膜(未图示)或DLC膜(未图示)为掩模，用DIE法或离子切削对磁化固着层18和隧道壁垒层19的全部，还有磁记录层20的一部分一并构图。这样的加工直到磁记录层20的表面露出时，或到减少磁记录层20的蚀刻后的蚀刻为止。另外，也可以采用对隧道壁垒层19和磁记录层20有不同的蚀刻速率的蚀刻方法。另外，最好磁记录层20的膜厚为可以在磁记录层20的中途停止蚀刻的充分的厚度。
然后，如图22A、22B所示，在磁记录层20和磁化固着层18上堆积第三层间绝缘膜21。用CMP等对该第三层间绝缘膜21平坦化，露出磁化固着层18的表面。此后，形成按图19B所示的上部电极31的图形加工而成的上部电极31。
然后，如图23A、23B所示，在上部电极31上形成薄且均匀的第四层间绝缘膜32。之后，形成按图19B所示的写入字线13的图形加工而成的写入字线13。
根据上述实施方案3，以与实施方案1同样的方法，通过沿位线23延伸磁记录层20，可以把磁化区延伸到单元间的区域。由此，可以实现单元面积不增大，不受因磁极发生导致的信号劣化的影响的TMR元件24。
而且，根据实施方案的制造方法，得到以下的效果。例如，在实施方案1的第一制造方法中，为了对位线23和磁记录层20一并构图，对作为薄膜的隧道壁垒层19构图，用第三层间绝缘膜21填埋后，再形成磁记录层20和位线23。即，在实施方案1的第一制造方法中，不能连续地形成位线23、磁记录层20、隧道壁垒层19、磁化固着层18并构图。与此不同，在本实施方案中，可以连续形成位线23、磁记录层20、隧道壁垒层19、磁化固着层18并构图。即，与位线23和磁记录层20的连续形成无关，可以构建在作为薄膜的隧道壁垒层19的形成中途没必要停止工艺的工艺，还可减少工序数。
另外，实施方案3中，用第三层间绝缘膜21覆盖构图后的磁化固着层18、隧道壁垒层19和磁记录层20并平坦化(图22的工序)时，由于在隧道壁垒层19上形成磁化固着层18，不会在隧道壁垒层19上形成损伤。
(实施方案4)
实施方案4与实施方案3相比，其不同之处仅在于磁化固着层18和磁记录层20的位置是相反的。
图24A、24B是展示根据本发明实施方案4的半导体存储装置的斜视图。
如图24A所示，根据本发明实施方案4的半导体存储装置是以由磁化固着层18、磁记录层20和夹在它们之间的隧道壁垒层(隧道结膜)19构成的MR元件作为存储元件的MRAM。而且，在磁记录层20上通过上部电极31与具有栅电极(读出字线)3的开关晶体管(例如MOSFET)5相连。另外，在TMR元件24的上方，写入字线13与TMR元件24分离配置，配置与该字线13垂直且与磁化固着层18相连的位线23。
在此，在构成TMR元件24的要素中，虽然磁记录层20和隧道壁垒层19与位线23独立地形成，但磁化固着层18与位线23-起形成。即，磁化固着层18形成为在位线23的方向上不对每个单元断开，磁化固着层18沿位线23跨越至少两个以上的单元而延伸。因此，磁化固着层18与位线23具有相同的形状。
另外，如图24B所示，磁化固着层18的一部分按TMR元件24的图形形成，磁化固着层18的另一部分形成为在位线23的方向上不对每个单元都断开，而是沿位线23至少跨越两个以上的单元而延伸。
由于根据本发明实施方案4的半导体存储装置的制造方法，可以通过在根据本发明实施方案1的半导体存储装置的第一到第三制造方法中置换磁化固着层18和磁记录层20，在本实施方案4中适用根据本发明实施方案3的半导体存储装置的制造方法，所以省略其制造方法的说明。
根据上述实施方案4，可以得到与实施方案1同样的效果。
而且，在实施方案4中，与实施方案2同样地，具有在一个方向上固定的磁化方向的磁化固着层18沿位线23延伸。因此，磁化固着层18的磁矢量很难受微细加工时的影响，可以稳定地形成磁化固着层18。
另外，在本实施方案4中，可以连续形成位线23、磁化固着层18、隧道壁垒层19、磁记录层20并构图。因此，与实施方案3同样地，与位线23和磁化固着层18的连续形成无关，可以构建在作为薄膜的隧道壁垒层19的形成中途没必要停止工艺的工艺，还可减少工序数。
(实施方案5)
实施方案5采用具有三重隧道壁垒层的TMR元件。
图25A、25B是根据本发明实施方案5的半导体存储装置的斜视图。
如图25A所示，根据本发明实施方案5的半导体存储装置是以由第一磁化固着层51、第二磁化固着层54、磁记录层20、夹在第一磁化固着层51和磁记录层20之间的第一隧道壁垒层52、和夹在第二磁化固着层54和磁记录层20之间的第二隧道壁垒层53构成的TMR元件55作为存储元件的MRAM。而且，在第一磁化固着层51上通过下部电极17与具有栅电极(读出字线)3的开关晶体管(例如MOSFET)5相连。另外，在TMR元件55的下方写入字线13与TMR元件55分离配置，配置与该字线13垂直且与第二磁化固着层54相连的位线23。
在此，在构成TMR元件55的要素中，虽然磁记录层20、第一磁化固着层51和第一、第二隧道壁垒层52、53与位线23独立地形成，但第二磁化固着层54和位线23一并形成。即，第二磁化固着层54形成为在位线23的方向上不对每个单元都断开，第二磁化固着层54沿位线23延伸。因此，第二磁化固着层54与位线23具有相同的形状。
另外，如图25B所示，第二磁化固着层54也可以分线第一图形部54A和第二图形部54B。此时，第二磁化固着层的第一图形部54A按TMR元件55的图形形成，第二磁化固着层的第二图形部54B形成为在位线23的方向上不对每个单元都断开，而是沿位线23至少跨越两个以上的单元而延伸。
图26A、26B是展示具有二重隧道壁垒层的TMR元件的剖面图。优选地，上述TMR元件24具有图26A或26B所示的具有二重隧道壁垒层的结构。下面，对具有二重隧道壁垒层的TMR元件55的结构进行说明。
如图26A所示的TMR元件55，包括；依次层积模板层101、初期强磁性层102、反强磁性层103、基准强磁性层104得到的第一磁化固着层51；在该第一磁化固着层51上形成的第一隧道壁垒层52；在该第一隧道壁垒层52上形成的磁记录层20；在该磁记录层20上形成的第二隧道壁垒层53；以及在该第二隧道壁垒层53上依次层积基准强磁性层104、反强磁性层103、初期强磁性层102、接点层106形成的第二磁化固着层54。
同样地，图26B所示的TMR元件55，包括：依次层积模板层101、初期强磁性层102、反强磁性层103、基准强磁性层104形成的第一磁化固着层51；在该第一磁化固着层51上形成的第一隧道壁垒层52、在该第一隧道壁垒层52上依次积层强磁性层20’、非磁性层107、强磁性层20”的三层结构形成的磁记录层20；在该磁记录层20上形成的第二隧道壁垒层53；以及在该第二隧道壁垒层53上依次层次强磁性层104’、非磁性层107、强磁性层104”、反强磁性层103、初期强磁性层102、接点层106形成的第二磁化固着层54。
图26B所示的TMR元件55中，由于引入了第二磁化固着层54内的强磁性层104’、非磁性层107、强磁性层104”构成的三层结构和磁记录层20内的强磁性层20’、非磁性层107、强磁性层20”构成的三层结构，所以与图26A所示的TMR元件55相比，可提供抑制强磁性内部的磁极的发生，更适于微细化的单元结构。
通过使用具有二重隧道壁垒层的TMR元件55，与使用具有一重隧道壁垒层的TMR元件24的场合相比，在施加相同的外部偏压时MR比的劣化减少，可以更高的偏压工作。即在向外部读出单元信息时有利。
另外，即使是后述的其它实施方案也可适用图26A或26B所示的具有二重隧道壁垒层的TMR元件55的结构。
图27～31是展示根据本发明实施方案5的半导体存储装置的第一制造方法的制造工序的剖面图。图27～31是图1A的XXXI-XXXI线的半导体存储装置的剖面上的制造工序图。下面，说明根据本发明实施方案5的半导体存储装置的第一制造方法。
首先，如图27所示，以与实施方案1同样的方法，在该第一层间绝缘膜11内选择性地形成写入字线13。然后，在写入字线13和缝隙部(图中未示出)内堆积第二层间绝缘膜14。
然后，如图28所示，在第二层间绝缘膜14上连续地形成下部电极17、第一磁化固着层第一隧道壁垒层52、磁记录层20、和第二隧道壁垒层53。虽然第一和第二磁化固着层51、54和磁记录层20是如图26A、26B所示的多层膜构成的积层结构，但在此作为一种膜描述。然后，以按图25A的下部电极17的图形构图后的光刻胶膜或DLC膜为掩模，用RIE(反应离子蚀刻)法或离子切削对第二隧道壁垒层53、磁记录层20、第一隧道壁垒层52、第一磁化固着层51、和下部电极17一并构图。
然后，如图29所示，以按图25A的TMR元件24的图形构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削对第二隧道壁垒层53、磁记录层20、第一隧道壁垒层52、第一磁化固着层51一并构图。
然后，如图30所示，在残留下在第二隧道壁垒层53、磁记录层20、第一隧道壁垒层52、第一磁化固着层51的构图中使用的掩模的状态下，在第二层间绝缘膜14下部电极17和第二隧道壁垒层53上堆积第三层间绝缘膜21，用该第三层间绝缘膜21填埋构图后的第二隧道壁垒层53、磁记录层20、第一隧道壁垒层52、第一磁化固着层51的缝隙。然后，用CMP以掩模作为阻止层，使第三层间绝缘膜21平坦化，然后除去掩模。
最后，如图31所示，用溅射法在第二隧道壁垒层53和第三层间绝缘膜21上堆积第二磁化固着层54用和位线23用的金属材料。然后，用光刻技术，用图25A的位线23的图形的光刻胶对第二磁化固着层54用和位线23用的金属一并进行构图。由此，形成第二磁化固着层54和位线23，完成二重结构的TMR元件55。
图32～36是展示根据本发明实施方案5的半导体存储装置的第二制造方法的制造工序的剖面图。图32～36是沿图1B的XXXVI-XXXVI线的半导体存储装置的剖面上的制造工序图。该第二制造方法是，只有第二磁化固着层的一部分54B沿位线23延伸。下面，说明根据本发明实施方案5的半导体存储装置的第二制造方法。
首先，如图32所示，以与第一制造方法同样的方法，在第一层间绝缘膜11内选择性形成写入字线13，在该写入字线13和缝隙部(图中未示出)内堆积第二层间绝缘膜14。
然后，如图33所示，在第二层间绝缘膜14上连续地形成下部电极17、第一磁化固着层51、第一隧道壁垒层52、磁记录层20、第2隧道壁垒层53以及第二磁化固着层的第一部分54A。然后，以按图25B的下部电极17的图形进行构图的光刻胶膜或DLC膜为掩模，用RIE法或离子切削，第二磁化固着层的第一部分54A、第二隧道壁垒层53、磁记录层20、第一隧道壁垒层52、第一磁化固着层51、和下部电极17一并构图。
然后，如图34所示，以与第一制造方法同样的方法，以按图25B的TMR元件55的图形进行构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削，对第二磁化固着层的第一部分54A、第二隧道壁垒层53、磁记录层20、第一隧道壁垒层52、和第一磁化固着层51一并构图。
然后，如图35所示，以与实施方案1同样的方法，在第二磁化固着层的第一图形部54A、下部电极17和第二层间绝缘膜14上堆积第三层间绝缘膜21，使该第三层间绝缘膜21的表面平坦化。
然后，如图36所示，以与实施方案1同样的方法，形成第二磁化固着层的第二图形部54B和位线23。完成二重结构的TMR元件55。
另外，由于在图36的工序中，已有第二磁化固着层的一部分(第二磁化固着层的第一图形部54A)与TMR元件55同时被加工，所以有必须调整与位线23同时构图的第二磁化固着层的第二图形部54B的膜厚的场合。
根据上述实施方案5，可得到与实施方案1同样的效果。
而且，在实施方案5中，与实施方案2同样地，具有在一个方向上固定的磁化方向的第二磁化固着层54或54B沿位线23延伸。因此，第二磁化固着层54或54B的磁矢量很难受微细加工时的影响，可以稳定地形成第二磁化固着层54或54B。
另外，由于是具有二重隧道壁垒层的TMR元件55，保持高的MR比，即使施加电压特性也不会劣化。因此，根据实施方案5，可以提供比具有一重隧道壁垒层的TMR元件24耐压特性更好的半导体存储装置。
另外，根据实施方案5的第二制造方法，与采用实施方案1的第二制造方法的场合同样地，由于在第二隧道壁垒层53上形成第二磁化固着层的第一图形部54A，对第三层间绝缘膜21平坦化时(图35所示的工序)，由于第二磁化固着层的第一图形部54A第二隧道壁垒层53可以得到保护。因此，根据第二制造方法，在以100埃以下的薄膜形成的第二隧道壁垒层53上可以防止产生损伤，所以具有第二隧道壁垒层53的膜质量不会劣化，元件的可靠性提高的效果。
(实施方案6)
实施方案6是，在形成写入字线13和第二磁化固着层54之前，一并形成位线23和第一磁化固着层51。而且，与实施方案5同样地，采用具有二重隧道壁垒层的TMR元件55。
图37A、37B是根据本发明实施方案6的半导体存储装置的斜视图。
如图37A所示，根据本发明实施方案6的半导体存储装置是以由第一磁化固着层51、第二磁化固着层54、磁记录层20、夹在第一磁化固着层51和磁记录层20之间的第一隧道壁垒层52、和夹在第二磁化固着层54和磁记录层20之间的第二隧道壁垒层53构成的TMR元件55作为存储元件的MRAM。而且，在第二磁化固着层54上通过上部电极31与具有栅电极(读出字线)3的开关晶体管(例如MOSFET)5相连。另外，在TMR元件55的上方写入字线13与TMR元件55分离配置，配置与该字线13垂直且与第二磁化固着层54相连的位线23。
在此，在构成TMR元件55的要素中，虽然磁记录层20、第二磁化固着层54和第一、第二隧道壁垒层52、53与位线23独立地形成，但第一磁化固着层51和位线23一并形成。即，第一磁化固着层51形成为在位线23的方向上不对每个单元都断开，第一磁化固着层51沿位线23延伸。因此，第一磁化固着层51与位线23具有相同的形状。
另外，如图37B所示，也可以是，第一磁化固着层51的一部分按TMR元件24的图形形成，第一磁化固着层51的剩余的一部分形成为沿位线23的方向不对每个单元都断开，而是沿位线23越过至少两个以上的单元而延伸。
图38A、38B到图41A、41B是展示根据本发明实施方案6的半导体存储装置的制造方法的制造工序的剖面图。另外，A区是沿图37B所示的A-A线的剖面图；B区是沿图37B所示的B-B线的剖面图。下面，说明根据本发明实施方案6的半导体存储装置的制造方法。
首先，如图38A、38B所示，在第一层间绝缘膜11上并依次积层形成位线23、第一磁化固着层51、第一隧道壁垒层52、磁记录层20、第二隧道壁垒层53、第二磁化固着层54。
然后，如图39A、39B所示，以按图37B的TMR元件55的图形构图后的光刻胶膜(未图示)或DLC膜(未图示)为掩模，用DIE法或离子切削对第二磁化固着层54、第二隧道壁垒层53、磁记录层20和第一隧道壁垒层52的全部，还有第一磁化固着层51的一部分一并构图。这样的加工直到第一磁化固着层51的表面露出时，或到减少第一磁化固着层51的蚀刻后的蚀刻为止。另外，也可以采用对第一隧道壁垒层52和第一磁化固着层51有不同的蚀刻速率的蚀刻方法。另外，最好第一磁化固着层51的膜厚为可以在第一磁化固着层51的中途停止蚀刻的充分的厚度。
然后，如图40A、40B所示，在第一磁化固着层51和第二磁化固着层54上堆积第三层间绝缘膜21。用CMD等对该第三层间绝缘膜21平坦化，露出第二磁化固着层54的表面。此后，形成按图37B所示的上部电极31的图形加工而成的上部电极31。
然后，如图41A、41B所示，在上部电极31上形成薄且均匀的第四层间绝缘膜32。之后，形成按图37B所示的写入字线13的图形加工而成的写入字线13。
根据上述实施方案6，可得到与实施方案1同样的效果。
而且，在实施方案6中，与实施方案2同样地，具有在一个方向上固定的磁化方向的第一磁化固着层51沿位线23延伸。因此，第一磁化固着层51的磁矢量很难受微细加工时的影响，可以稳定地形成第一磁化固着层51。
另外，根据实施方案6的制造方法，与采用实施方案1的第二制造方法的场合同样地，由于在第二隧道壁垒层53上形成第二磁化固着层54，对第三层间绝缘膜21平坦化时(图35所示的工序)，由于第二磁化固着层54第二隧道壁垒层53可以得到保护。因此，根据第二制造方法，在以100埃以下的薄膜形成的第二隧道壁垒层53上可以防止产生损伤，所以具有第二隧道壁垒层53的膜质量不会劣化，元件的可靠性提高的效果。
(实施方案7)
实施方案7是位线和磁记录层从TMR元件向外侧一体地延伸，在该延伸的区域上设置收缩部。
图42是根据本发明实施方案7的半导体存储装置的平面图。图43是沿图42的XLIII-XLIII线的半导体存储装置的剖面图。
如图42、43所示，根据本发明实施方案7的半导体存储装置是以由磁化固着层18、磁记录层20A、20B和夹在它们之间的隧道壁垒层(隧道结膜)19构成的TMR元件作为存储元件的MRAM。磁化固着层18与下部电极17相连，该下部电极17通过触点16与具有栅极(读出字线)3的开关晶体管(例如MOSFET)5的源或漏区4相连。另外，在TMR元件24的下方，写入字线13与TMR元件24分离配置，配置与该字线13垂直且与磁记录层20相连的位线23。
在此，在构成TMR元件24的要素中，虽然磁化固着层18、隧道壁垒层19、和磁记录层的第一固形部20A与位线23独立地形成，但磁记录层的第二图形部20B与位线23-起形成。即，磁记录层20形成为在位线23的方向上不对每个单元断开，磁记录层20沿位线延伸。而且在TMR元件24之间，在位线23和磁记录层的第二图形部20B的积层图形上设置比其它部分略细的收缩部71。
图44～48是展示根据本发明实施方案7的半导体存储装置的制造工序的剖面图。图44～48是沿图42的XLIII-XLIII线的半导体存储装置的剖面上的制造工序图。下面，说明根据本发明实施方案7的半导体存储装置的制造方法。
首先，如图44所示，在半导体衬底1内形成元件分离区2后，形成栅电极3和源/漏区4，在半导体衬底上形成MOSFET5。然后以覆盖该MOSFET5的方式在整个面上堆积第一层间绝缘膜6，用CMP对该第一层间绝缘膜6的表面平坦化。然后，在第一层间绝缘膜6上形成第二层间绝缘膜11，在该第二层间绝缘膜11内形成写入字线用沟12。在该写入字线用沟12内用光刻和RIE法按图42的写入字线13的形状构图。然后，用溅射法在整个面上堆积写入字线形成用的金属材料，用该金属材料填埋入写入字线用沟12。然用CMP对金属材料研磨除去平坦化直到露出第二层间绝缘膜11的表面。由此，在第二层间绝缘膜11内形成写入字线13。
然后，如图45所示，用例如CVD法在第二层间绝缘膜11和写入字线13上形成第三层间绝缘膜14。在该第三层间绝缘膜14上形成光刻胶膜(未图示)，按图42的触点16的图形对该光刻胶膜构图。以该构图后的光刻胶膜为掩模，用RIE连续地蚀刻除去第三层间绝缘膜14、第二层间绝缘膜11、第一层间绝缘膜6。由此形成露出源/漏区4的表面的接触孔15。然后，在接触孔15内和第三层间绝缘膜14上堆积例如数百纳米的阻挡金属和金属(W)膜，填埋接触孔15。然后，用CMP使阻挡金属膜和金属膜平坦化，只到露出第三层间绝缘膜14的表面。由此，形成与源/漏区4相连的触点16。
然后，如图46所示，在第三层间绝缘膜14和触点16上连续地形成下部电极17、磁化固着层18、隧道壁垒层19、磁记录层的第一图形部20A。虽然磁化固着层18是如图2A、2B所示的多层膜构成的积层结构，但在此作为一种膜描述。
然后如图47所示，在磁记录层的第一图形部20A上形成光刻胶膜(图中未示出)，在该光刻胶膜上用光刻技术按图42的下部电极17的图形进行构图。或者，在磁记录层的第一图形部20A上形成DLC(类金刚石碳)膜等的硬掩模和光刻胶膜(图中未示出)，该光刻胶膜用光刻技术按图42的下部电极17的图形进行构图，并用该构图后的光刻胶膜对DLC膜构图。然后，以该构图后的光刻胶膜或DLC膜为掩模，用RIE(反应离子蚀刻)法或离子切削对下部电极17、磁化固着层18、隧道壁垒层19、和磁记录层的第一图形部20A一并构图。
然后，如图48所示，以按图42的TMR元件24的图形构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削对磁化固着层18、隧道壁垒层19、和磁记录层的第一图形部20A一并构图。
另外，在图47的工序中，由于对磁记录层的第一图形部20A、隧道壁垒层19、磁化固着层18和下部电极17构图，在磁记录层的第一图形部20A的表面和第三层间绝缘膜14的表面上生成段差。而且，在进行图5的工序时，由于下层段差大，也可以分成几个步骤进行隧道壁垒层19、磁化固着层18和磁记录层的第一图形部20A的构图。即，预先在整个表面上涂敷SOG(玻璃上旋涂)膜，使整体平坦化后，进行光刻，然后对隧道壁垒层19、磁化固着层18和磁记录层的第一图形部20A一并构图，也是可以的。
然后，在残留下在磁化固着层18、隧道壁垒层19和磁记录层的第一图形部20A的构图中使用的掩模的状态下，堆积第四层间绝缘膜21。然后，用CMP以掩模作为阻止层，使第三层间绝缘膜21平坦化，然后除去掩模。由此，对通道22开口。
最后，如图43所示，用溅射法在第四层间绝缘膜21和磁记录层的第一图形部20A上堆积磁记录层的第二图形部20B用和位线23用的金属材料。然后，用光刻技术，用图42的位线23的图形的光刻胶对磁记录层的第二图形部20B用和位线23用的金属一并进行构图。由此，形成磁记录层20和位线23，完成TMR元件24。而且，此时，在TMR元件24之间，在位线23和磁记录层的第二图形部20B构成的积层图形上形成比其它部分略细的收缩部71。
根据上述实施方案7，与实施方案1同样地，通过沿位线23延长第二磁记录层的第二图形部20B，可以把磁化区域一直延长到单元间的区域。由此，可以实现元件面积不增大，且不受磁极产生引起的信号劣化的影响的TMR元件24。
在此，由于在沿位线23的方向上得到图17所示的界限层26，若该界限层26一直到TMR元件24的正上方，则该单元的信息不会损坏。为此，通过象实施方案7那样在单元间设置收缩部71，可以在该收缩部71处捕获界限层26。由此，可以防止界限层26移动到TMR元件24的正上方，可使产生界限层26的区域位于单元之间。因此，根据实施方案7，可以抑制单元内部的反磁场的影响的增大，且可保证稳定的写入和读出动作。
另外，实施方案7可以在根据本发明实施方案1～6的全部的半导体存储装置中适用。
(实施方案8)
实施方案8是用弯曲部代替实施方案7的收缩部。
图49是展示根据本发明实施方案8的半导体存储装置的平面图。如图49所示，根据本发明实施方案8的半导体存储装置与实施方案7同样地，在构成TMR元件24的要素中，虽然磁化固着层18、隧道壁垒层19和磁记录层的第一图形部20A与位线23独立地形成，但磁记录层的第二图形部20B与位线23-起形成。即，磁记录层的第二图形部20B形成为在位线23的方向上不对每个单元都断开，磁记录层的第二图形部20B沿位线延伸。而且在TMR元件24之间，在位线23和磁记录层的第二图形部20B的积层图形上设置弯曲部81。
由于根据本发明实施方案8的半导体存储装置的制造方法，可以通过在根据本发明实施方案7的半导体存储装置的制造方法中把收缩部71置换成弯曲部81，在本实施方案8中适用根据本发明实施方案7的半导体存储装置的制造方法，所以省略其制造方法的说明。
根据上述实施方案8，与实施方案1同样地，通过沿位线23延长第二磁记录层的第二图形部20B，可以把磁化区域一直延长到单元间的区域。由此，可以实现元件面积不增大，且不受磁极产生引起的信号劣化的影响的TMR元件24。
而且，在实施方案8中，通过在单元间设置弯曲部81，可以在该弯曲部81处捕获界限层26。由此，可以防止界限层26移动到TMR元件24的正上方，可使产生界限层26的区域位于单元之间。因此，根据实施方案8，可以抑制单元内部的反磁场的影响的增大，且可保证稳定的写入和读出动作。
另外，实施方案8可以在根据本发明实施方案1～6的全部的半导体存储装置中适用。
(实施方案9)
实施方案9是把实施方案7的MOSFET换成二极管的例子。
图50是根据本发明实施方案9的半导体存储装置的平面图。图51是沿图50的LI-LI线的半导体存储装置的剖面图。
如图50、51所示，根据本发明实施方案9的半导体存储装置是以由磁化固着层18、磁记录层20A、20B和夹在它们之间的隧道壁垒层(隧道结膜)19构成的TMR元件作为存储元件的MRAM。而且，在TMR元件24和写入字线13之间配置pn结二极管91，配置与该字线13垂直且与磁记录层20A、20B相连的位线23。
在此，在构成TMR元件24的要素中，虽然磁化固着层18、隧道壁垒层19和磁记录层的第一图形部20A与位线23独立地形成，但磁记录层的第二固形部20B与位线23-起形成。即，磁记录层的第二固形部20B形成为在位线23的方向上不对每个单元断开，磁记录层的第二固形部20B沿位线延伸。而且在TMR元件24之间，在位线23和磁记录层的第二图形部20B的积层图形上设置比其它部分略细的收缩部71。
图52～52是展示根据本发明实施方案9的半导体存储装置的制造工序的剖面图。图52～55是沿图50的LI-LI线的半导体存储装置的剖面上的制造工序图。下面，说明根据本发明实施方案9的半导体存储装置的制造方法。
首先，如图52所示，形成第一层间绝缘膜11。在该第一层间绝缘膜11内用图50的字线13的图形用光刻和RIE法形成字形用的沟12。然后，用溅射法堆积写入字线13形成用的金属材料，用CMP对该金属材料平坦化直到露出第一层间绝缘膜11的表面。由此，形成字线13。
然后，如图53所示，在字线13和第一层间绝缘膜11上堆积例如n型非晶硅层后，在该非晶硅层的上部用例如B进行离子注入，在该非晶硅层的上部形成p型扩散区(未图示)。由此，形成p-n结二极管91。
然后，如图54所示，在pn结二极管91上连续地形成磁化固着层18、隧道壁垒层19和磁记录层的第一图形部20A。虽然磁化固着层18是如图2A、2B所示的多层膜构成的积层结构，但在此作为一种膜描述。
然后，如图55所示，以按图50的TMR元件24的图形构图的光刻胶膜(图中未示出)或DLC膜(图中未示出)为掩模，用RIE法或离子切削对磁记录层的第一图形部20A、隧道壁垒层19、磁化固着层18和pn结二极管91一并构图。
然后，在残留下在pn结二极管91、磁化固着层18、隧道壁垒层19、和磁记录层的第一图形部20A的构图中使用的掩模的状态下，堆积第三层间绝缘膜21。然后，用CMP以掩模作为阻止层，使第三层间绝缘膜21平坦化，然后除去掩模。由此，对用来在磁记录层的第一图形部20A的上部堆积磁记录层的第二图形部20B和位线23的通道22被开口。
最后，如图51所示，用溅射法在通道22内和第三层间绝缘膜21上堆积磁记录层的第二图形部20B用和位线23用的金属材料。然后，用光刻技术，用图50的位线23的图形的光刻胶对磁记录层第二图形部20B用和位线23用的金属一并进行构图。由此，形成磁记录层第二图形部20B和位线23，完成TMR元件24。而且，此时，在TMR元件24之间，在位线23和磁记录层的第二图形部20B构成的积层图形上形成比其它部分略细的收缩部71。
根据上述实施方案9，可以得到与实施方案7同样的效果。
(实施方案10)
实施方案10是用弯曲部代替实施方案9的收缩部。
图56是展示根据本发明实施方案10的半导体存储装置的平面图。如图56所示，根据本发明实施方案10的半导体存储装置与实施方案9同样地，在构成TMR元件24的要素中，虽然磁化固着层18、隧道壁垒层19和磁记录层的第一图形部20A与位线23独立地形成，但磁记录层的第二图形部20B与位线23一起形成。即，磁记录层20B形成为在位线23的方向上不对每个单元断开，磁记录层20B沿位线延伸。而且在TMR元件24之间，在位线23和磁记录层的第二图形部20B的积层图形上设置弯曲部81。
由于根据本发明实施方案10的半导体存储装置的制造方法，可以通过在根据本发明实施方案9的半导体存储装置的制造方法中用弯曲部81置换收缩部71，在本实施方案10中适用根据本发明实施方案9的半导体存储装置的制造方法，所以省略其制造方法的说明。
根据上述实施方案10，可以得到与实施方案8同样的效果。
另外，在上述各实施方案中，虽然作为存储元件使用了TMR元件，但也可以用由两个磁性层和夹在它们之间的导体层构成的GMR(巨磁电阻效应)元件代替TMR元件。
对于本领域技术人员来说，其它的优点和变形是显而易见的。因此，本发明在更广的意义上不仅限于此处描述的具体细节和代表性实施例。在不脱离后附权利要求书及其等价物的精神或范围的前提下可以做出各种变更。

Claims (13)

1.一种半导体存储装置，具有存储元件的阵列结构，包括：
在第一方向上延伸的第一布线(13)；
在与上述第一方向不同的第二方向上延伸的第二布线(23)；和
在上述第一布线(13)和上述第二布线(23)之间配置的用于上述存储元件的磁致电阻效应元件，该磁致电阻效应元件具有磁化固着层(18)、磁记录层(20)、以及夹在上述磁化固着层(18)和磁记录(20)之间的隧道壁垒层(19)，上述磁记录层(20)与上述第二布线(23)接触，且上述磁记录层(20)沿上述第二布线(23)从上述存储元件的内侧区域延伸到位于多个存储元件之上的外侧区域，且金属层(17)与上述磁化固着层(18)接触并与上述第一布线(13)分离。
2.如权利要求1所述的半导体存储装置，其中：还包括在上述外侧区域中形成的收缩部(71)，在上述收缩部(71)中上述外侧区域的上述磁记录层(20)和上述第二布线(23)比上述内侧区域的上述磁记录层(20)和上述第二布线(23)更窄。
3.如权利要求1所述的半导体存储装置，其中：还包括在上述外侧区域中形成的弯曲部(81)，在上述弯曲部(81)中上述磁记录层(20)和上述第二布线在与上述第二方向不同的方向上弯曲。
4.如权利要求1所述的半导体存储装置，其中还包括：与上述磁致电阻效应元件相连接的晶体管(5)或二极管(91)。
5.如权利要求1所述的半导体存储装置，其中：上述磁记录层(20)的一部分沿上述第二布线(23)从上述内侧区域延伸到上述多个存储元件之上的上述外侧区域。
6.如权利要求1所述的半导体存储装置，其中：上述隧道势垒层(19)沿上述磁记录层(20)和上述第二布线(23)从上述内侧区域延伸到上述多个存储元件之上的上述外侧区域。
7.一种半导体存储装置的制造方法，该半导体存储装置具有存储元件的阵列结构，且设有：在在第一方向上延伸的第一布线(13)和在与上述第一方向不同的第二方向上延伸的第二布线(23)之间配置的磁致电阻效应元件，该磁致电阻效应元件具有磁化固着层(18)、磁记录层(20)、以及夹在上述磁化固着层(18)和上述磁记录层(20)之间的隧道壁垒层(19)，以及与上述磁化固着层(18)接触的金属层(17)，其特征在于该制造方法包括：
通过与上述第二布线(23)一起对上述磁记录层(20)构图，使上述磁记录层(20)沿上述第二布线(23)从上述存储元件的内侧区域延伸到位于多个存储元件之上的外侧区域。
8.如权利要求7所述的半导体存储装置的制造方法，其中，在与上述第二布线(20)一起对上述磁记录层(20)构图的步骤之前，还包括下列步骤：
形成第一布线(13)的步骤；
在上述第一布线(13)上方形成上述金属层(17)的步骤；
在上述金属层(17)上依次形成上述磁化固着层(18)和上述隧道势垒层(19)的步骤；
与上述隧道势垒层(19)一起对上述磁化固着层(18)进行构图的步骤；和
在上述隧道势垒层(19)上依次形成上述磁化记录层(20)和上述第二布线(23)的步骤。
9.如权利要求7所述的半导体存储装置的制造方法，其中：在与上述第二布线(23)一起对上述磁化记录层(20)构图的步骤之后，还具有以下步骤：
在上述磁化记录层(20)上依次形成上述隧道势垒层(19)和上述磁化固着层(18)的步骤；
与上述隧道势垒层(19)一起对上述磁化固着层(18)构图的步骤：
在上述磁化固着层(18)上形成上述金属层(17)的步骤；以及
在上述金属层(17)上方形成第一布线(13)的步骤。
10.如权利要求7所述的半导体存储装置的制造方法，其中还具有以下步骤：在上述外侧区域上形成收缩部(71)，上述收缩部(71)所在的区域中上述外侧区域的上述磁记录层(20)和上述第二布线(23)比上述内侧区域的上述磁记录层(20)和上述第二布线(23)更窄。
11.如权利要求7所述的半导体存储装置的制造方法，其中还具有以下步骤：在上述外侧区域中形成弯曲部(81)，上述弯曲部(81)所处于的区域中上述磁记录层(20)和上述第二布线(23)在与上述第二布线(23)在上述内侧区域中延伸的方向不同的方向上延伸。
12.如权利要求7所述的半导体存储装置的制造方法，其中：与上述第二布线(23)一起对上述磁记录层(20)的一部分构图。
13.如权利要求7所述的半导体存储装置的制造方法，其中：与上述磁记录(20)和上述第二布线(23)一起对上述隧道势垒层(19)构图。
CNB021161232A 2001-04-20 2002-04-19 半导体存储装置及其制造方法 Expired - Fee Related CN1197158C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP122883/2001 2001-04-20
JP2001122883A JP4405103B2 (ja) 2001-04-20 2001-04-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1384545A CN1384545A (zh) 2002-12-11
CN1197158C true CN1197158C (zh) 2005-04-13

Family

ID=18972526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021161232A Expired - Fee Related CN1197158C (zh) 2001-04-20 2002-04-19 半导体存储装置及其制造方法

Country Status (7)

Country Link
US (3) US6653703B2 (zh)
EP (1) EP1251519B1 (zh)
JP (1) JP4405103B2 (zh)
KR (1) KR100498182B1 (zh)
CN (1) CN1197158C (zh)
DE (1) DE60201625T2 (zh)
TW (1) TW550639B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5019681B2 (ja) 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6633497B2 (en) * 2001-06-22 2003-10-14 Hewlett-Packard Development Company, L.P. Resistive cross point array of short-tolerant memory cells
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
JP3879518B2 (ja) 2002-01-21 2007-02-14 ソニー株式会社 磁気記憶装置およびその製造方法
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
JP3866641B2 (ja) * 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
US6807092B1 (en) * 2003-06-13 2004-10-19 Infineon Technologies Ag MRAM cell having frustrated magnetic reservoirs
US6849465B2 (en) * 2003-06-20 2005-02-01 Infineon Technologies Ag Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
US7264975B1 (en) 2003-09-25 2007-09-04 Cypress Semiconductor Corp. Metal profile for increased local magnetic fields in MRAM devices and method for making the same
KR100835275B1 (ko) 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
KR100615089B1 (ko) 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
JP2005116658A (ja) * 2003-10-06 2005-04-28 Fujitsu Ltd 磁気抵抗メモリ装置
JP4590862B2 (ja) * 2003-12-15 2010-12-01 ソニー株式会社 磁気メモリ装置及びその製造方法
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
US9218901B2 (en) 2004-01-13 2015-12-22 Board Of Regents, University Of Houston Two terminal multi-layer thin film resistance switching device with a diffusion barrier and methods thereof
US8409879B2 (en) 2004-01-13 2013-04-02 Board Of Regents, University Of Houston Method of using a buffered electric pulse induced resistance device
US6984530B2 (en) * 2004-03-29 2006-01-10 Hewlett-Packard Development Company, L.P. Method of fabricating a MRAM device
KR100660539B1 (ko) 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
TWI244162B (en) * 2004-08-18 2005-11-21 Ind Tech Res Inst Magnetic random access memory with tape read line, fabricating method and circuit thereof
CN1606170A (zh) * 2004-09-24 2005-04-13 中国科学院物理研究所 基于双势垒隧道结共振隧穿效应的晶体管
TWI266413B (en) * 2004-11-09 2006-11-11 Ind Tech Res Inst Magnetic random access memory with lower bit line current and manufacture method thereof
US7765676B2 (en) * 2004-11-18 2010-08-03 Hitachi Global Storage Technologies Netherlands B.V. Method for patterning a magnetoresistive sensor
KR100618878B1 (ko) * 2004-11-26 2006-09-04 삼성전자주식회사 사면체 탄소 화합물로 이루어지는 하드 마스크용 폴리머막및 그 제조 방법과 이를 이용한 미세 패턴 형성 방법
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
JPWO2006115275A1 (ja) * 2005-04-26 2008-12-18 国立大学法人京都大学 Ｍｒａｍおよびその書き込み方法
JP2007207778A (ja) * 2006-01-30 2007-08-16 Toshiba Corp 磁気抵抗効果素子の製造方法及び磁気記憶装置の製造方法
US7941911B2 (en) * 2006-12-18 2011-05-17 Hitachi Global Storage Technologies Netherlands, B.V. Planarization methods for patterned media disks
JP2008211058A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP4987830B2 (ja) * 2008-09-25 2012-07-25 株式会社東芝 磁気メモリ
BR112013001584B1 (pt) * 2010-06-30 2020-04-22 Ibm dispositivo de memória de acesso aleatório magnético e método para produzir um dispositivo de memória de acesso aleatório magnético
JP2013026600A (ja) * 2011-07-26 2013-02-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
US20130188311A1 (en) * 2012-01-23 2013-07-25 International Business Machines Corporation Cooling and noise-reduction apparatus
KR101967352B1 (ko) * 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US20150372223A1 (en) * 2014-06-18 2015-12-24 Crocus Technology Inc. Strap Configuration to Reduce Mechanical Stress Applied to Stress Sensitive Devices
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
KR102651851B1 (ko) 2016-12-06 2024-04-01 삼성전자주식회사 반도체 소자
US10756162B2 (en) * 2018-08-31 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with magnetic element
CN110890458B (zh) * 2018-09-07 2024-04-12 上海磁宇信息科技有限公司 一种提高磁性随机存储器写入效率的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2709600B1 (fr) 1993-09-02 1995-09-29 Commissariat Energie Atomique Composant et capteur magnétorésistifs à motif géométrique répété.
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6590750B2 (en) * 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
US5982658A (en) * 1997-10-31 1999-11-09 Honeywell Inc. MRAM design to reduce dissimilar nearest neighbor effects
US5946228A (en) * 1998-02-10 1999-08-31 International Business Machines Corporation Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices
US6104633A (en) * 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
JP2000195250A (ja) 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP3593652B2 (ja) * 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置

Also Published As

Publication number Publication date
DE60201625T2 (de) 2006-03-09
EP1251519B1 (en) 2004-10-20
US6653703B2 (en) 2003-11-25
JP4405103B2 (ja) 2010-01-27
US20020153580A1 (en) 2002-10-24
US20040047199A1 (en) 2004-03-11
JP2002319664A (ja) 2002-10-31
KR20030009108A (ko) 2003-01-29
US6828641B2 (en) 2004-12-07
KR100498182B1 (ko) 2005-07-01
CN1384545A (zh) 2002-12-11
US6884633B2 (en) 2005-04-26
US20040233763A1 (en) 2004-11-25
TW550639B (en) 2003-09-01
EP1251519A1 (en) 2002-10-23
DE60201625D1 (de) 2004-11-25

Similar Documents

Publication Publication Date Title
CN1197158C (zh) 半导体存储装置及其制造方法
CN1295707C (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN1199274C (zh) 半导体存储装置
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN1302548C (zh) 磁存储器装置和磁存储器装置的制造方法
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1320655C (zh) 非易失半导体存储器及其制造方法
CN1430292A (zh) 磁开关元件和磁存储器
CN1157792C (zh) 一次可编程半导体非易失性存储器件及其制造方法
CN1488176A (zh) 磁存储元件、其制造方法和驱动方法、及存储器阵列
CN1783335A (zh) 磁阻结构、磁阻元件、与存储单元
CN1941175A (zh) 存储元件和存储器
CN1270323C (zh) 磁性存储器的驱动方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1670859A (zh) 包含磁致电阻元件的半导体存储装置及其制造方法
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1497602A (zh) 磁随机存取存储器
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1317830A (zh) 半导体器件及其驱动方法
CN1604355A (zh) 磁电阻效应元件、磁头和磁再现设备
CN1967892A (zh) 存储元件和存储器
CN1444274A (zh) 配置具有孔的布线的半导体器件及其制造方法
CN1604281A (zh) 电极制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050413

Termination date: 20130419