CN1542844A - 具有磁阻元件的半导体存储装置及其制造方法 - Google Patents

具有磁阻元件的半导体存储装置及其制造方法 Download PDF

Info

Publication number
CN1542844A
CN1542844A CNA2004100315455A CN200410031545A CN1542844A CN 1542844 A CN1542844 A CN 1542844A CN A2004100315455 A CNA2004100315455 A CN A2004100315455A CN 200410031545 A CN200410031545 A CN 200410031545A CN 1542844 A CN1542844 A CN 1542844A
Authority
CN
China
Prior art keywords
film
tunnel
semiconductor storage
layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100315455A
Other languages
English (en)
Other versions
CN1542844B (zh
Inventor
��ס�λ�
福住嘉晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1542844A publication Critical patent/CN1542844A/zh
Application granted granted Critical
Publication of CN1542844B publication Critical patent/CN1542844B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体存储装置，包括：存储单元、侧壁绝缘膜和层间绝缘膜。存储单元具有第一强磁性膜、形成在第一强磁性膜上的隧道阻碍膜和形成在隧道阻碍膜上的第二强磁性膜。至少包围第二强磁性膜的侧面来形成侧壁绝缘膜。覆盖存储单元和侧壁绝缘膜而形成层间绝缘膜。

Description

具有磁阻元件的半导体 存储装置及其制造方法
技术领域
本发明涉及半导体存储装置及其制造方法，例如涉及磁随机存取存储器(Magneto Resistive Random Access Memory：MRAM)具有的磁阻元件和其周围结构。
背景技术
MRAM作为信息的记录载体，是利用强磁性体的磁化方向的能随时改写、保持、读出记录信息的固体存储器的总称。
MRAM的存储单元通常具有层叠多个强磁性体的构造。使构成存储单元的多个强磁性体的磁化的相对配置是平行、或反平行与2进制的信息“1”、“0”对应，进行信息的记录。通过用电流磁场使各存储单元的强磁性体的磁化方向颠倒，进行记录信息的写入。
MRAM是完全的非易失性，而且能改写1015次以上。能进行非破坏性读出，不需要更新动作。因此，能缩短读出周期。另外，与电荷储存型存储单元相比，抗放射线的性能较强。另外，如果与以往的使用介质的半导体存储器进行功能比较，则具有很多优点。MRAM的单位面积的集成度、写入、读出时间预想为大致能与DRAM(DynamicRandom Access Memory)为相同程度。因此，能充分利用非易失性这一重要特征，能期待着对便携式仪器的外部记录装置、LSI混载用途、乃至个人电脑的主存储器的应用。
在现在实用化的研究不断进展的MRAM中，对存储单元使用强磁性隧道结(Magnetic Tunnel Junction：以下称作MTJ)。这样的例子在“IEEE International Solid-State Circuits Conference 2000Digest Papar”，TA7.2中有记载。MTJ主要通过由强磁性层/绝缘层/强磁性层构成的三层膜形成，电流流过绝缘层。结的电阻值与两个强磁性金属层的磁化的相对角的余弦成比例变化。而且，结的电阻值在两个强磁性层的磁化方向为反平行时取最大值。这是隧道磁阻效应。作为MTJ的构造，存在利用双方强磁性体的顽磁力的差保持数据的类型。为了改善磁场灵敏度或减小写入电流，知道有与一方的强磁性体相邻配置反强磁性体，使磁化方向固定的自旋阀构造的类型。关于具有自旋阀构造的MRAM，例如在“Japanese Journal of AppliedPhysics”，1997年，36号，p.200中有记载。
以下简单说明以往的具有自旋阀构造的MTJ元件的形成方法。
首先，在半导体衬底上形成开关晶体管，接着形成层间绝缘膜、局部布线、写入布线、接触插头。然后，在层间绝缘膜上形成成为布线的非磁性导电膜。
在引出布线上形成成为固定层(pinning layer)的强磁性体，再在固定层上形成成为隧道阻碍膜的绝缘膜。接着，在隧道阻碍膜上形成成为记录层(free layer)的强磁性体。
通过光刻技术和离子蚀刻，对记录层、隧道阻碍膜、固定层构图。据此，完成MTJ元件。
在MTJ元件上形成用于保护MTJ元件的SiO2膜后，通过光刻技术和蚀刻，对SiO2膜和非磁性导电膜构图。据此，完成引出布线。
然后，形成覆盖MTJ元件的层间绝缘膜，再在层间绝缘膜中形成到达记录层的接触插头。
按如上所述，形成MTJ元件。
但是，如果是所述以往的MRAM，则隔着隧道阻碍膜相对的上下的强磁性层有时在端部短路。因此，MRAM的制造成品率显著下降。其原因在于：通过离子蚀刻进行结部的蚀刻时，包含金属的残渣以某概率残留在隧道阻碍膜附近。隧道阻碍膜的厚度非常薄，为1～1.5nm左右。即上下的强磁性层以1～1.5nm的非常小的距离相邻。因此，如果残渣的尺寸超过1～1.5nm，就发生短路。但是，在大规模的MRAM中，几乎无法避免该问题的产生，MRAM的集成度越高，取得合格品就越困难。
考虑到用在离子蚀刻步骤中，例如以45°左右使离子入射就能解决所述短路的问题。此时，对MTJ的侧面给予圆锥角。其结果，认为发生不良的概率大幅度下降。但是，在千兆字节等级的MRAM中，MTJ元件的尺寸例如为0.1μm×0.2μm左右。而且，相邻的MTJ元件间距为0.1μm左右。这样，为了避免相邻的MTJ元件之间发生电短路，在离子蚀刻步骤(工序)中的离子的入射角度希望尽可能从垂直于衬底面的方向入射。即MTJ元件间的短路和强磁性层间的短路存在抵消的关系。
发明内容
鉴于上述问题的存在，本发明的目的在于：提供能提高制造成品率的半导体存储装置及其制造方法。
为了实现该目的，本发明一方面的半导体存储装置包括：具有第一强磁性膜、形成在所述第一强磁性膜上的隧道阻碍膜、形成在所述隧道阻碍膜上的第二强磁性膜的存储单元；
至少包围所述第二强磁性膜的侧面而形成的侧壁绝缘膜；和覆盖所述存储单元和所述侧壁绝缘膜而形成的层间绝缘膜。
如果是所述结构，则第二强磁性膜的周围由侧壁绝缘膜包围。因此，例如在Ar离子蚀刻中，即使在隧道阻碍膜的侧壁上残留下残渣，在第一、第二强磁性膜间也能抑制短路发生。其结果，半导体存储装置的制造成品率提高。
为了实现该目的，本发明一方面的半导体存储装置包括：具有第一强磁性膜、形成在所述第一强磁性膜上并且包含氧元素的隧道阻碍膜、形成在所述隧道阻碍膜上的第二强磁性膜的存储单元；隧道阻碍膜的面内端缘部的单位面积的隧道电阻比面内中央部高。
如果是所述结构，则在面内端部，隧道阻碍膜的隧道电阻比面内中央部高。因此，能降低自旋的方向容易乱的存储单元端部对写入电流的影响，能改善制造成品率。
为了实现该目的，本发明一方面的半导体存储装置的制造方法包括：
在半导体层上形成第一强磁性层；
在所述第一强磁性层上形成隧道阻碍层；
在所述隧道阻碍膜上形成第二强磁性层；
对所述第二强磁性层构图，使所述隧道阻碍层的一部分露出；
在所述隧道阻碍层上，包围所述第二强磁性层的侧壁形成侧壁绝缘膜；和
把所述隧道阻碍层和所述第一强磁性层构图。
如果是所述方法，则第二强磁性层的周围由侧壁绝缘膜包围。因此，例如在Ar离子蚀刻中，即使在隧道阻碍膜的侧壁上残留下残渣，在第一、第二强磁性膜间也能抑制短路发生。其结果，半导体存储装置的制造成品率提高。另外，因为能防止第一、第二强磁性膜间的短路，所以能把第一强磁性层的侧面构图为几乎垂直。因此，第一强磁性层的形状控制变得容易，能提高半导体存储装置的动作可靠性。
附图说明
下面简要说明附图。
图1A是本发明实施例1的MRAM的剖视图。
图1B是本发明实施例1的MRAM的立体图。
图1C是本发明实施例1的MRAM的制造步骤的程序流程图。
图2A～2L是依次表示本发明实施例1的MRAM的制造步骤的剖视图。
图3是本发明实施例2的MRAM的制造步骤的程序流程图。
图4A和图4B是依次表示本发明实施例2的MRAM的制造步骤的剖视图。
图5是本发明实施例3的MRAM的制造步骤的程序流程图。
图6A～图6I是依次表示本发明实施例3的MRAM的制造步骤的剖视图。
图7是本发明实施例3的变形例的MRAM的制造步骤的程序流程图。
图8是本发明实施例4的MRAM具有的磁阻元件的剖视图。
图9A是理想的磁阻元件的平面图，是表示自旋的图。
图9B是现实的磁阻元件的平面图，是表示自旋的图。
图9C是本发明实施例4的MRAM具有的磁阻元件的平面图。
图10是本发明实施例5的MRAM具有的磁阻元件的平面图。
图11是本发明实施例5的MRAM具有的磁阻元件的剖视图。
图12是本发明实施例6的MRAM具有的磁阻元件的剖视图。
图13是本发明实施例7的MRAM具有的磁阻元件的剖视图。
图14A和图14B是依次表示本发明实施例7的MRAM的制造步骤的剖视图。
图15A是本发明实施例8的MRAM的剖视图。
图15B是本发明实施例8的MRAM的立体图。
图15C是本发明实施例8的MRAM的制造步骤的程序流程图。
图16A～图16F是依次表示本发明实施例8的MRAM的制造步骤的剖视图。
图17是本发明实施例9的MRAM的制造步骤的程序流程图。
图18A和图18B是依次表示本发明实施例9的MRAM的制造步骤的剖视图。
图19是本发明实施例10的MRAM的制造步骤的程序流程图。
图20A～图20F是依次表示本发明实施例10的MRAM的制造步骤的剖视图。
图21是本发明实施例10的变形例的MRAM制造步骤的程序流程图。
图22是本发明实施例11的MRAM具有的磁阻元件的剖视图。
图23是本发明实施例12的MRAM具有的磁阻元件的剖视图。
图24是本发明实施例13的MRAM具有的磁阻元件的剖视图。
图25是本发明实施例14的MRAM具有的磁阻元件的剖视图。
图26A是本发明实施例15的MRAM的制造步骤的剖视图。
图26B是本发明实施例15的变形例的MRAM制造步骤的程序流程图。
图27是具有本发明实施例1～15的MRAM的调制解调器的框图。
图28是具有本发明实施例1～15的MRAM的移动电话终端的框图。
图29是具有本发明实施例1～15的MRAM的卡的框图。
图30是具有本发明实施例1～15的MRAM的复制卡数据的复制装置的俯视图。
图31是具有本发明实施例1～15的MRAM的复制卡数据的复制装置的剖视图。
图32是具有本发明实施例1～15的MRAM的复制卡数据的复制装置的剖视图。
图33是具有本发明实施例1～15的MRAM的复制卡数据的复制装置的剖视图。
具体实施方式
下面，参照图1A说明本发明实施例1的半导体存储装置。图1A是MRAM的存储单元的剖视图。
如图所示，在半导体衬底10中形成元件分离区STI，在由元件分离区STI包围周围的元件区AA内形成开关晶体管11。开关晶体管11具有形成在半导体衬底10的表面内的杂质扩散层12、未图示的栅绝缘膜、栅极13。栅极13作为字线起作用，沿着容易轴方向(垂直于纸面的方向)形成条纹状。
另外，在半导体衬底10上形成层间绝缘膜14。层间绝缘膜14覆盖开关晶体管11，另外，在层间绝缘膜14内形成接触插头15。该接触插头15连接在开关晶体管11的杂质扩散层12的一方(漏区)上。
在层间绝缘膜14上形成连接在接触插头15上的金属布线层16。层间绝缘膜17形成在层间绝缘膜14上。层间绝缘膜17覆盖金属布线层16，另外，在层间绝缘膜17内形成接触插头18。接触插头18连接在金属布线层16上。
在层间绝缘膜17上形成连接在接触插头18上的金属布线层19、与金属布线层19电分离的金属布线层20。金属布线层20作为写入字线起作用，沿着容易轴方向形成条纹状。层间绝缘膜21形成在层间绝缘膜17上。层间绝缘膜21覆盖金属布线层19、20，另外，在层间绝缘膜21内形成接触插头22。接触插头22与金属布线层19连接。
在层间绝缘膜21上形成连接在接触插头22上的非磁性导电膜23。非磁性导电膜23作为引出布线起作用，例如由依次形成膜厚3nm的Ta层24、膜厚30nm的Al层25、膜厚30nm的Ta层26的多层膜形成。另外，在非磁性导电膜23上形成磁阻元件27。磁阻元件27隔着绝缘膜21和非磁性导电膜23，与金属布线层20重叠形成。磁阻元件27是具有用磁性体膜夹着绝缘膜的构造的MTJ元件。
下面，参照图1A、图1B说明磁阻元件27的构造。图1B是着眼于磁阻元件27的半导体存储装置的立体图。
如图所示，磁阻元件27具有长轴沿着容易轴方向的近椭圆的形状。而且，包含形成在非磁性导电膜23上的固定层28、形成在28上的隧道阻碍膜29、形成在隧道阻碍膜29上的记录层30。固定层28例如通过依次形成由膜厚3nm的透磁合金(Py：NiFe合金)形成的种层(或缓冲层)31、由膜厚15nm的IrMn形成的反强磁性层32、膜厚5nm的CoFe层形成的钉扎强磁性层33的层叠膜形成。隧道阻碍膜29例如由膜厚1～1.5nm左右的Al2O3层形成。记录层30例如由依次形成膜厚4nm的CoFe层34、膜厚20nm的Py层35的层叠膜形成。
固定层28和隧道阻碍膜29的表面积彼此几乎相同，彼此重叠。记录层30比固定层28和隧道阻碍膜29的表面积小，成为完全安放在隧道阻碍膜29上的外形。按如上所述，形成磁阻元件27。
在记录层30上形成帽状层36。帽状层36例如由依次形成膜厚20nm的Ta层37、膜厚50nm的Al层38、膜厚10nm的Ta层39的多层膜形成。另外，在隧道阻碍膜29上，至少包围记录层30的周围，形成侧壁绝缘膜40。侧壁绝缘膜40例如由Al2O3层形成。
另外，在非磁性导电膜23上，覆盖磁阻元件27、帽状层36、侧壁绝缘膜40形成SiO2膜41。 SiO2膜41用于保护磁阻元件27。在层间绝缘膜21上覆盖非磁性导电膜23和SiO2膜41形成层间绝缘膜42。而且，接触插头43形成在层间绝缘膜42和SiO2膜41内。接触插头43从层间绝缘膜42的表面到达帽状层36的Ta层39。在层间绝缘膜42上形成连接在接触插头43上的位线44。
如上所述，形成包含磁阻元件27和开关晶体管11的存储单元。磁阻元件27的固定层28的自旋方向预先设定为向着给定的方向。并且，通过使记录层30的自旋方向对于固定层28平行或反平行，产生两个状态，把数据“0”或数据“1 ”写入磁阻元件27中。
下面，参照图1C、图2A～图2L，说明图1A、图1B所示的半导体存储装置的制造方法。图1C是本实施例的MRAM的制造步骤的程序流程图，图2A～图2L是依次表示制造步骤的剖视图。须指出的是，在图2B～图2L中，省略位于金属布线层19、20以下的水平的构造。
首先，在图1C的步骤S1中，形成开关晶体管11和接触插头。即如图2A所示，在半导体衬底10内形成元件分离区STI。然后，在由元件分离区STI包围的元件区AA上通过公开的方法形成开关晶体管11。开关晶体管11的栅极13形成沿着容易轴方向的条纹状。接着在半导体衬底10上形成层间绝缘膜14。层间绝缘膜14覆盖开关晶体管11。然后在层间绝缘膜14内形成接触插头15。接触插头15连接在杂质扩散层12上。
接着在层间绝缘膜14上形成金属布线层16。金属布线层16连接在接触插头15上。然后，在层间绝缘膜14上形成层间绝缘膜17。接着在层间绝缘膜17内形成接触插头18。接触插头18连接在金属布线层16上。
接着，在层间绝缘膜17上形成金属布线层19、20。金属布线层19连接在接触插头18上。金属布线层20与金属布线层19分离，形成沿着容易轴方向的条纹状，并且位于栅极13的正上方。然后，在层间绝缘膜17上形成层间绝缘膜21。层间绝缘膜21覆盖金属布线层19、20。接着，在层间绝缘膜21内形成接触插头22。接触插头22连接在金属布线层19上。
接着，在图1C的步骤S2中，在层间绝缘膜21上形成非磁性层和强磁性层。即如图2B所示，在层间绝缘膜21和接触插头22上形成非磁性导电膜。更具体而言，依次通过溅射法形成膜厚3nm的Ta层24、膜厚30nm的Al层25、膜厚30nm的Ta层26。非磁性导电膜用于形成引出布线。接着，在非磁性导电膜上形成强磁性层。更具体而言，例如通过溅射法依次堆积膜厚3nm的种层31、膜厚15nm的反强磁性层32、膜厚5nm的钉扎强磁性层33。包含种层31、反强磁性层32、钉扎强磁性层33的多层膜用于形成磁阻元件的固定层。
在钉扎强磁性层33上形成隧道阻碍膜29(步骤S3)。按如下形成隧道阻碍膜29。即在钉扎强磁性层33上通过溅射法形成膜厚1～1.5nm左右的Al层。然后，通过ICP(Inductively Coupled Plasma)法把Al层进行等离子体氧化。其结果，把Al层氧化，形成成为隧道阻碍膜29的Al2O3层。当然，也可以不把Al氧化，通过溅射法或CVD(Chemical Vapor Deposition)法等，在强磁性层上堆积Al2O3层。其结果，完成图2B所示的构造。
接着，在图1C的步骤S4中，在隧道阻碍膜29上形成强磁性层和非磁性层。即如图2C所示，在隧道阻碍膜29上通过溅射依次磁堆积膜厚4nm的CoFe层34和膜厚20nm的透磁合金层35。该多层膜用于形成磁阻元件的记录层。接着，在透磁合金层35上形成非磁性导电膜。具体而言，例如通过溅射法依次堆积膜厚20nm的Ta层37、膜厚50nm的Al层38、膜厚10nm的Ta层39。该非磁性导电膜用于形成帽状层。其结果，完成图2C所示的构造。
接着，在图1C的步骤S5中，在非磁性导电膜上涂敷光致抗蚀剂，再对光致抗蚀剂构图。即在Ta层39上涂敷光致抗蚀剂50。然后，使用光刻技术，把光致抗蚀剂50构图为图2D所示的磁阻元件的形成图案。该图案是图1B所示的长轴沿着容易轴方向的椭圆图案。当然，可以是长方形、其他形状。
接着，在图1C的步骤S6中，对非磁性导电膜和强磁性层构图，形成帽状层36和记录层30。即如图2E所示，使用把光致抗蚀剂50作为掩模的RIE法(Reactive Ion Etching)或Ar离子蚀刻，进行蚀刻。该蚀刻进行到露出隧道阻碍膜29。其结果，对Ta层39、37和Al层38构图，形成帽状层36。另外，对Py层35和CoFe层34构图，形成磁阻元件的记录层30。
然后，除去光致抗蚀剂50(步骤S7)。
接着，在图1C的步骤S8中，形成Al层。即如图2F所示，在隧道阻碍膜29、记录层30、帽状层36上通过溅射法堆积膜厚5nm左右的Al层51。此时，记录层30侧面的Al层51膜厚为3nm左右。根据溅射时的Al的堆积条件，能使形成在隧道阻碍膜29以及帽状层36上的Al层51的膜厚、形成在记录层30侧面以及帽状层36上的Al层51的膜厚的关系变化。例如，能通过目标和半导体衬底的距离进行控制。
在图1C的步骤S9中，把Al层氧化，形成Al2O3层40。即如图2G所示，使用ICP法，把Al层51进行等离子体氧化。据此，Al层51由Al2O3层40构成，另外，记录层30和帽状层36由Al2O3层40覆盖。
须指出的是，步骤S8、S9中的Al层51的形成步骤和Al层51的氧化步骤希望不暴露在大气中进行。因此，需要使用能连续进行溅射和等离子体氧化处理的半导体制造装置。该制造装置例如具有溅射室和氧化室，具有能不把半导体衬底暴露在大气中，在两者之间输送的结构。而且，首先在溅射室内形成Al层51后，不从该半导体制造装置取出到外部，就输送到氧化室，进行Al层51的等离子体氧化。
在图1C所示的步骤S10中，使用Ar离子氧化或RIE法蚀刻Al2O3层40，形成侧壁绝缘膜。接着，在步骤S11中，使用Ar离子蚀刻，进行隧道阻碍膜29的蚀刻。在本实施例中，用Al2O3形成隧道阻碍膜29，所以能以同样的条件连续进行两者的蚀刻。其结果，如图2H所示，Al2O3层40仅在隧道阻碍膜29上，并且在记录层30的侧面和帽状层36的一部分的侧面上残存。Al2O3层40残存为包围记录层30的周围。
在图1C的步骤S12中，对强磁性层构图，形成固定层。即使用Ar离子蚀刻或RIE法，进行强磁性层的蚀刻。其结果，形成图2I所示的固定层28。须指出的是，固定层28的侧面形成为与Al2O3层40的侧面位于同一平面上。因此，固定层28的宽度比记录层30的宽度宽Al2O3层40的宽度的2倍。通过本步骤，完成图1B所示的长轴沿着容易轴方向的椭圆形状的磁阻元件27。须指出的是，如后所述，为了抑制泄漏磁场引起的影响，减少泄漏磁场引起的影响的各磁阻元件的偏移，如上所述，可以对形成固定层28的层叠膜全体构图，但是在步骤S12中，至少对钉扎强磁性层33构图，就可以了。此时，钉扎强磁性层33的宽度比记录层30的宽度宽Al2O3层40的宽度的2倍。
接着，在图1C的步骤S13，形成保护绝缘膜。即如图2J所示，在Ta层26上，通过溅射法或CVD(Chemical Vapor Deposition)法，覆盖磁阻元件27形成SiO2膜41。
接着，在步骤S14中，在SiO2膜41上涂敷光致抗蚀剂52。然后，使用光刻技术，如图2J所示，对光致抗蚀剂52构图。
接着，在图1C的步骤S15中，通过把光致抗蚀剂52作为掩模的RIE法等各向异性的蚀刻，对SiO2膜41构图。其结果，完成图2K所示的保护绝缘膜41。然后，除去光致抗蚀剂52(步骤S16)。
接着，在图1C的步骤S17中，通过把保护绝缘膜41用于掩模的RIE法或离子蚀刻，来对非磁性导电膜23进行构图。其结果，完成图2L所示的引出布线23。
然后，在层间绝缘膜21上形成层间绝缘膜42。然后，使用光刻技术和RIE法，形成到达磁阻元件27的接触孔。通过用导电物质掩埋接触孔，形成接触插头43。然后，在层间绝缘膜42上形成位线44，完成图1A所示的MRAM。
如上所述，根据本发明实施例1，能提高MRAM的制造成品率。下面，说明如下。
首先，在磁阻元件27中，在隔着隧道阻碍膜29相对的两个强磁性层的至少任意一方的侧面上形成侧壁绝缘膜40。在本实施例中，壁绝缘膜40形成在记录层30的侧面，包围记录层30的周围。因此，在图2I中说明的Ar离子蚀刻步骤中，即使在磁阻元件27的周围残存了残渣，该残渣只要不是接触到固定层28、位于比侧壁绝缘膜40还高的位置的帽状层36的大小，就能防止固定层28和记录层30之间的短路。例如，如果是本实施例，则侧壁绝缘膜40的高度为80nm左右。因此，只要在离子蚀刻时残留的残渣的代销不80nm以上，就能抑制固定层28和记录层30之间的短路。如果是以往的结构，则与隧道阻碍膜的膜厚相同程度的1～1.5nm的大小的残渣是短路的原因。因此，如果是本实施例的结构，则与以往相比，能大幅度减少残渣的除去的难易程度。其结果，MRAM的制造成品率提高，特别是在大规模的MRAM中，能高效提高。
另外，通过形成侧壁绝缘膜40，抑制短路的发生。因此，不必从斜向进行图2I中说明的Ar离子蚀刻。即能以几乎垂直于半导体衬底面的入射角进行Ar离子蚀刻。因此，磁阻元件27的侧面几乎垂直于半导体衬底面。其结果，能抑制磁阻元件27间的短路的发生，能有助于MRAM的制造成品率的提高。
如果是本实施例的制造方法，则通过把磁阻元件27的侧壁上形成的Al层51氧化，形成侧壁绝缘膜40。如果是该制造方法，氧化从Al层51的外侧面渐渐进展。然后，最终Al层51的全部被氧化，形成Al2O3层40。此时，在隧道阻碍膜29即Al2O3层的端部也导入氧。当通过Ar离子蚀刻对记录层30构图时，其表面被Ar离子撞击，所以隧道阻碍膜29受到损伤。其结果，在隧道阻碍膜29的端部有时氧缺损。这样，显著失去Al2O3层40的绝缘性，记录层30和固定层28之间有可能短路。但是，如果是本实施例的制造方法，当氧化Al层51时，在隧道阻碍膜29的端部也导入氧。因此，Al2O3层40充分保持绝缘性。其结果，能充分电分离固定层28和记录层30之间。即能防止磁阻元件27内的短路，能提高MRAM的制造成品率。
根据本发明的实施例1，能提高MRAM的动作可靠性。对此进行如下说明。
如果是本实施例的制造方法，就能以几乎垂直于半导体衬底的入射角进行图2I中说明的Ar离子蚀刻。因此，磁阻元件27的记录层30的形状控制是容易的。因此，写入时需要的电流值能对各磁阻元件抑制偏移。其结果，能扩大MRAM的写入动作界限，能提高MRAM的动作可靠性。
如上所述，记录层30的形状控制容易，所以容易控制固定层28对于记录层30的向横向的扩展宽度。因此，能减小来自固定层28的泄漏磁场等的影响在各磁阻元件的便宜。其结果，能扩大MRAM的写入动作界限，能提高MRAM的动作可靠性。
下面，参照图3、图4A和图4B说明本发明实施例2的半导体存储装置的制造方法。图3是本实施例的MRAM制造步骤的程序流程图，图4A和图4B是依次表示制造步骤的剖视图。本实施例用于说明所述实施例1中说明的图1A、图1B所示的MRAM的其他制造方法。
首先，经过所述实施例1中说明的步骤S1～S8，取得图2F所示的构造。然后，在图3中的步骤S20中，对Al层51蚀刻。即如图4A所示，通过Ar离子蚀刻或RIE法对Al层51蚀刻。其结果，如图所示，Al层51仅在隧道阻碍膜29上，并且在记录层30和帽状层36的侧面上残存。Al层51包围记录层30的周围而残存。
接着，在图3的步骤S21中，把Al层51氧化，形成Al2O3层。即使用ICP法把Al层51进行等离子体氧化。其结果，如图4B所示，完成基于Al2O3层的侧壁绝缘膜40。
须指出的是，在本实施例的制造方法中，步骤S8、S20、S21的步骤希望不暴露在大气中进行。因此，需要准备能连续进行溅射、等离子体氧化处理、RIE或离子蚀刻的半导体制造装置。而且，在该半导体制造装置内部进行一系列的处理。但是，当比较RIE和离子蚀刻时，更希望是RIE。
接着，在步骤S11中，通过对隧道阻碍膜29构图，取得图2H所示的构造。然后，与实施例1同样，经过步骤S12～S17的步骤，完成图1A和图1B所示的MRAM。
根据本实施例，在取得与所述实施例1同样的效果的同时，能进一步提高MRAM的动作可靠性。下面，说明此点。
如果是本实施例的制造方法，就在进行Al层51的蚀刻后，进行Al层51的氧化，形成Al2O3层40。因此，不必如实施例1那样，对固定层28构图之前的Al2O3层40的蚀刻步骤。而且，Al与Al2O3相比，Ar离子蚀刻时的蚀刻率快。因此，用于形成固定层28的基于Ar离子蚀刻的强磁性层的蚀刻时，在成为引出布线的Ta层26露出的蚀刻，容易停止蚀刻。其结果，改善引出布线23的电阻分布。当通过RIE进行Al的蚀刻时，能进一步改善引出布线23的电阻分布。这是因为如果使用RIE，就能有选择地进行Al层51的蚀刻，能在隧道阻碍膜29的表面可靠地挺直蚀刻。而且，此时，有必要用Ar离子蚀刻进行蚀刻的只是隧道阻碍膜29和固定层28。因此，能扩大读出动作界限，能提高MRAM的动作可靠性。
下面，参照图5、图6A～图6I说明本发明实施例3的半导体存储装置的制造方法。图5是表示本实施例的MRAM制造步骤的程序流程图，图6A～图6I是依次表示制造步骤的一部分的剖视图。本实施例在所述实施例2的MRAM制造方法中，涉及使用硬掩模的情形。
首先，经过所述实施例1中说明的步骤S1～S4的步骤，取得图2C的构造。在图5的步骤S30中，使用溅射法或CVD法在Ta层39上形成硬掩模层53。
在图5的步骤S31中，在硬掩模层53上涂敷光致抗蚀剂，再对光致抗蚀剂构图。即如图6B所示，与所述实施例1的步骤S5中说明的步骤同样，使用光刻技术，把光致抗蚀剂50构图为磁阻元件的形成图案。
在图5的步骤S32中，通过把光致抗蚀剂50作为掩模的RIE法或Ar离子蚀刻，对硬掩模层53构图。然后，除去光致抗蚀剂50(步骤S33)。
接着，在图5的步骤S34中，通过把硬掩模层53作为掩模的RIE法或Ar离子蚀刻，对非磁性层(Ta层39、37、Al层38)构图。其结果，完成图6C所示的帽状层36。
接着，在图5的步骤S35中，对强磁性层构图，形成记录层30。即如图6D所示，通过把硬掩模层53作为掩模的RIE法或Ar离子蚀刻，进行蚀刻。该蚀刻进行到隧道阻碍膜29露出。其结果，对Py层35和Co层34构图，形成磁阻元件的记录层30。
在图5的步骤S8中，形成Al层。即如图6E所示，在隧道阻碍膜29、记录层30、帽状层36、硬掩模层53上，通过溅射法形成膜厚5nm左右的Al层51。本步骤相当于所述实施例1中说明的步骤S8的步骤。
在图5的步骤S20中，对Al层51蚀刻。如图6F所示，通过Ar离子蚀刻或RIE法把Al层51蚀刻。其结果，如图所示仅在隧道阻碍膜29上，并且在记录层30、帽状层36和硬掩模层53的侧面残存Al层51。 Al层51包围记录层30的周围而残存。
接着，在图5的步骤S21中，把Al层51氧化，形成Al2O3层。即使用ICP法把Al层51进行等离子体氧化。其结果，如图6G所示，完成基于Al2O3层的侧壁绝缘膜40。
须指出的是，在本实施例的制造方法中，步骤S35、S8、S20、S21的步骤希望不暴露在大气中进行。因此，需要准备能连续进行溅射、等离子体氧化处理、RIE或离子蚀刻的半导体制造装置。
接着，在图5的步骤S11中，通过对隧道阻碍膜29构图，取得图6H所示的构造。接着，在步骤S12中，对强磁性层构图，结果完成图6I所示的固定层28。
然后，如所述实施例1中说明的那样，通过进行步骤S13～S17，完成MRAM。
根据本实施例的制造方法，能取得与所述实施例1、2同样的效果。
图7是本实施例的变形例的MRAM制造步骤的程序流程图。本实施例涉及在所述实施例1中使用硬掩模层的情形。即在使用硬掩模层时，也可以通过对Al2O3层构图，形成侧壁绝缘膜。
下面，参照图8说明本发明实施例4的半导体存储装置。图8是MRAM的存储单元即磁阻元件的剖视图。
如图所示，本实施例的MRAM的磁阻元件27是在所述实施例1～3的结构中，对隧道阻碍膜29即Al2O3的组成下了工夫。即隧道阻碍膜29的含氧率在磁阻元件27的端部比中央高。具体而言，隧道阻碍膜的组成在磁阻元件中央部为Al2Ox，在端部为Al2Oy。但是，x、y都是接近3的数，y＞x。
在所述实施例1～3中，在对Al层51氧化时，通过延长氧化步骤的时间，通过实施过剩的氧化，能形成本构造。通过进行过剩的氧化，氧也侵入隧道阻碍膜29。其结果，磁阻元件端部的Al2O3的含氧率提高。更具体而言，在图2G、图4B、图6G的步骤中，把氧导入位于记录层30的面内缘部正下方的区域的隧道阻碍膜29内。其结果，能使该区域的隧道阻碍膜29内的含氧率比面内中央部高。
如果是本实施例的结构，在取得与所述实施例1、2同样的效果的同时，能进一步提高MRAM的动作可靠性。下面，说明此点。
图9A表示理想的磁阻元件的平面形状。磁阻元件本来希望为完全的椭圆形状。此时，如图所示，在面内，自旋的方向几乎一定。
但是，用于形成0.1μm左右的磁阻元件的加工技术困难程度高。因此，在现实中，如图9B所示，磁阻元件的周围部容易变为某程度的锯齿状。在这样的状况下，周边部的自旋方向乱，记录层的自旋方向对于固定层并且一定为平行和反平行。而且，在千兆位等级的MRAM中，因为磁阻元件的尺寸小，所以无法忽略MTJ元件的周边部的影响。因此，磁阻元件的MR比实质上下降。其结果，读出动作的界限变窄，有可能损害MRAM的动作可靠性。
但是，如果是本实施例的结构，则如图9C所示，在成为锯齿形状的磁阻元件的周边部，隧道阻碍膜29的含氧率高。因此，单位面积的隧道电阻在磁阻元件中央部低，在端部高。即隧道电流容易通过磁阻元件中央部，在端部难以通过。这样，隧道阻碍膜29的组成为Al2Oy的区域几乎不作为磁阻元件起作用。该区域是自旋方向容易乱的区域。而且，实质上作为磁阻元件起作用的是隧道阻碍膜29的组成为Al2Ox的区域，在该区域中，能减小自旋的方向的乱对磁阻元件的MR比下降造成的影响。因此，在千兆位等级的MRAM中，能实现读出界限扩大、高可靠信的MRAM。
下面，参照图10说明本发明实施例5的半导体存储装置。图10是MRAM的存储单元即磁阻元件的剖视图。
如图所示，本实施例的MRAM的磁阻元件27在所述实施例1～3的结构中，扩大磁阻元件端部的隧道阻碍膜29的膜厚。即隧道阻碍膜29的膜厚在磁阻元件中央部为d1，在端部为d2。但是，d2＞d1。
本构造在所述实施例1～3，当把Al层51氧化时，通过延长氧化步骤的时间，能通过实施过剩的氧化，形成。通过进行过剩的氧化，氧不仅在Al2O3层29，而且侵入记录层30的面内端缘部，并且挨着隧道阻碍膜29的区域。其结果，形成记录层30的CoFe层34的一部分氧化，形成CoOx层和FeOx层。CoOx层和FeOx层是绝缘物，作为隧道阻碍膜的一部分起作用。即在磁阻元件端部，隧道阻碍膜29由Al2O3层、CoOx层和FeOx层形成。因此，在外表上，隧道阻碍膜29的膜厚在磁阻元件的端部比中央部大。
根据本实施例，除了所述实施例1、2中说明的效果，还取得所述实施例4中说明的效果。即根据本实施例的构造，如图11所示，在成为锯齿形状的磁阻元件27的周边部，隧道阻碍膜29的膜厚达。因此，单位面积的隧道电阻在磁阻元件中央部低，在端部高。因此，隧道电流容易通过磁阻元件中央部，在端部难以通过。其结果，通过所述实施例4中说明的作用，能减小磁阻元件端部的自旋方向的乱对磁阻元件的MR比下降带来的影响。因此，能实现读出界限宽、可靠性高的MRAM。
下面，参照图12说明本发明实施例6的半导体存储装置。图12是MRAM的存储单元即磁阻元件的剖视图。
如图所示，本实施例的MRAM的磁阻元件27在所述实施例1～3的结构中，进一步扩大磁阻元件端部的隧道阻碍膜29的膜厚。即隧道阻碍膜29的膜厚在磁阻元件中央部为d1，在端部为d3。但是，d3＞d2＞d1。
在所述实施例1～3中，在氧化Al层51时，通过延长氧化步骤的时间，进行过剩的氧化，能形成本构造。通过进行过剩的氧化，不仅在Al2O3层29，也侵入固定层28和记录层30。其结果，形成固定层28的钉扎强磁性层33的一部分、形成记录层30的CoFe层34的一部分氧化，形成CoOx层和FeOx层。因此，在磁阻元件端部，隧道阻碍膜29由Al2O3层29、把CoFe层33、34氧化而形成的CoOx层和FeOx层形成。因此，在外表上，隧道阻碍膜29的膜厚在磁阻元件的端部比中央部大。
根据本实施例的构造，取得与所述实施例5同样的效果。另外，与实施例5相比，能进一步增大磁阻元件端部的隧道电阻。因此，能进一步扩大读出界限，实现可靠性高的MRAM。
下面，参照图13说明本发明实施例7的半导体存储装置。图13是MRAM的存储单元即磁阻元件的剖视图。
如图所示，本实施例的MRAM的磁阻元件27具有固定层28、形成在固定层28上的隧道阻碍膜29、形成在隧道阻碍膜29上的记录层30。固定层28具有层叠构造，例如包含由Py形成的种层31、由IrMn形成的反强磁性层32、由CoFe形成的钉扎强磁性层33。另外，记录层30具有Py35/CoFe34的多层构造。而且，隧道阻碍膜29的膜厚为在磁阻元件的中央部为d1，在端部为d4(d4＞d1)。
下面，参照图14A和图14B说明本实施例的磁阻元件的形成方法。图14A和图14B是依次表示MRAM的制造步骤的一部分的剖视图。
首先，通过所述实施例1中说明的图1C的步骤S1～S5的步骤，取得图2D所示的构造。接着，在把光致抗蚀剂50作为掩模的Ar/Cl2混合气体中，使用衬底温度220℃的条件下的RIE法，进行蚀刻。该蚀刻进行到引出布线的一部分即Ta层26露出。其结果，依次蚀刻Ta层39、Al层38、Ta层37、Py层35、CoFe层34、Al2O3层29、钉扎强磁性层33、反强磁性层32、种层31，取得图14A所示的构造的磁阻元件。须指出的是，在所述蚀刻时，一部分的氯离子附着在Al2O3层29端部附近。而且，因为220℃的衬底温度，所以微量的氯原子沿着Al2O3层29和CoFe层33、34的界面向磁阻元件的内侧方向扩散。
接着，把磁阻元件暴露在氧化气氛中。更具体而言，例如在压力200Torr左右的氧气分钟，用5分钟左右把磁阻元件氧化。据此，磁阻元件端部的隧道阻碍膜29的上下的CoFe层33、34由于蚀刻步骤中导入的微量氯原子的存在，在界面附近产生加速氧化，取得图14B所示的构造。
根据本实施例的构造，与所述实施例1～3不同，不形成侧壁绝缘膜40。但是，把磁阻元件端部的Al2O3层29的上下的CoFe层33、34氧化，形成CoOx层和FeOx层。因此，能视为磁阻元件端部的隧道阻碍膜29的膜厚增大。因此，与所述实施例1同样，能抑制由于残渣而在固定层28和记录层30之间产生短路。另外，能以几乎垂直于半导体衬底面的入射角进行图2I中说明的磁阻元件的蚀刻。因此，能抑制相邻的磁阻元件间的短路的发生。通过氧化，对磁阻元件端部的Al2O3层29的端部补偿氧，所以能抑制固定层28和记录层30之间的短路的发生。其结果，能提高MRAM的制造成品率。另外，与所述实施例1同样，能提高MRAM的动作可靠性。
下面，参照图15A说明本发明实施例8的半导体存储装置。图15A是本实施例的MRAM的存储单元的剖视图。本实施例是把所述实施例1应用于顶针型MRAM中。因此，本实施例的构造除了磁阻元件及其周围的构造以外，与所述实施例1中描述的构造同样。因此，省略关于与所述实施例1同样的部分。
如图所示，在作为引出布线起作用的非磁性导电膜23上形成磁阻元件27。磁阻元件27例如是MTJ元件。下面，参照图15A、图15B就MTJ元件的构造加以说明。图15B是着眼于磁阻元件27的半导体存储装置的立体图。
如图所示，磁阻元件27具有长轴沿着容易轴方向的近椭圆的形状。而且，包含形成在非磁性导电膜23上的记录层30、形成在记录层30上的隧道阻碍膜29、形成在隧道阻碍膜29上的固定层28。记录层30例如由依次形成由5nm的Cu形成的种层60和5nm的透磁合金(Py：NiFe)层65的层叠膜构成。隧道阻碍膜29例如由膜厚1～1.5nm左右的Al2O3层形成。固定层28由依次形成膜厚1.5nm的CoFe层61、膜厚1nm的Ru层62、膜厚2nm的CoFe层63的层叠膜构成。
记录层30和隧道阻碍膜29的表面积彼此相同，彼此重叠。固定层28比记录层30和隧道阻碍膜29的表面积下，成为完全放置在隧道阻碍膜29上的外形。按如上所述，形成磁阻元件27。
在固定层28上形成反强磁性层64。反强磁性层64例如由膜厚15nm的IrMn层形成。在反强磁性层64上形成帽状层36。帽状层36例如由膜厚5nm的Ta层形成。另外，在隧道阻碍膜29上，至少包围固定层28的周围形成侧壁绝缘膜40。侧壁绝缘膜40例如由Al2O3膜形成。
其他是与实施例1同样的结构。
下面，参照图15C、图16A和图16F，说明图15A、图15B所示的半导体存储装置的制造方法。图15C是本实施例的MRAM的制造步骤的程序流程图，图16A～图16F是依次表示制造步骤的剖视图。须指出的是，在图16A～图16F中，省略位于金属布线层19、20以下水平的构造。另外，在此只详细说明与所述实施例1中说明的制造方法不同的点。
首先，如实施例1说明的那样，在图15C的步骤S1中，取得图2A所示的构造。接着，在步骤S2中，在层间绝缘膜21上形成非磁性层、金属层、强磁性层。即如图16A所示，在层间绝缘膜21和接触插头22上形成非磁性导电膜(Ta层26/Al层25/Ta层24)。接着，在非磁性导电膜上形成金属层，例如膜厚5nm的Cu层60。接着，在金属层60上形成强磁性层，例如膜厚5nm的透磁合金层30。金属层60和强磁性层65是用于形成记录层。
在步骤S3中，在强磁性层65上形成隧道阻碍膜29。接着，在步骤S41中，在隧道阻碍膜29上形成强磁性层。即在隧道阻碍膜29上形成强磁性层。即在隧道阻碍膜29上，通过溅射法依次形成膜厚1.5nm的CoFe层61、膜厚1nm的Ru层62、膜厚2nm的CoFe层63。由CoFe/Ru/CoFe的多层膜形成的强磁性层是用于形成磁阻元件的固定层。接着，在CoFe层63上形成反强磁性层，例如膜厚15nm的IrMn层64。在IrMn层64上形成非磁性导电膜，例如膜厚5nm的Ta层36。该非磁性导电膜用于形成帽状层。其结果，完成图16A所示的构造。
在步骤S5中，在非磁性导电膜36上涂敷光致抗蚀剂。然后，使用光刻技术，把光致抗蚀剂构图为磁阻元件的形成图案。接着，在步骤S42中，使用RIE法或Ar离子蚀刻把非磁性导电膜36、反强磁性层64和强磁性层61～63构图。其结果，如图16B所示，形成磁阻元件的固定层28。然后，除去光致抗蚀剂(步骤S7)。
接着，在步骤S8中，形成Al层51，取得图16C所示的构造。接着，在步骤S9中，把Al层51氧化，形成Al2O3层40。其结果，取得图16D所示的构造。即固定层28、反强磁性层64和帽状层36由Al2O3层40覆盖。
接着，在图15C中的步骤S10中，蚀刻Al2O3层40，形成侧壁绝缘膜。接着，在步骤S11中，进行隧道阻碍膜29的蚀刻。其结果，如图16E所示，在隧道阻碍膜29上，并且仅在固定层28侧面、反强磁性层64侧面和帽状层36一部分的侧面上残存Al2O3层40。而且，残存的Al2O3层40包围固定层28和反强磁性层64。须指出的是，Al2O3层40可以至少包围固定层28的周围，不必包围反强磁性层64的侧面整个面。
在步骤S43中，对强磁性层65和金属层60构图。其结果，形成图16F所示的记录层30。须指出的是，记录层30的侧面形成为位于与Al2O3层40的侧面相同的面上。因此，记录层30的宽度比固定层28的宽度只宽Al2O3层40的宽度的2倍。根据本步骤，完成图15B所示的长轴沿着容易轴方向的椭圆形状的磁阻元件27。另外，如实施例1所述，可以对形成记录层30的层叠膜全体构图，但是在步骤S43中，可以至少对NiFe层65构图。
然后，经过所述实施例1中说明的步骤S13～S17的步骤，完成图15A、图15B所示的构造。
如上所述，根据本实施例的构造和制造方法，在记录层上形成固定层28顶针型构造的MRAM中，取得与所述实施例1同样的效果。
下面，参照图17、18A和图18B，说明本发明实施例9的半导体存储装置的制造方法。图17是本实施例的MRAM的制造步骤的程序流程图，图18A和图18B是依次表示制造步骤的一部分的剖视图。本实施例把所述实施例2应用于顶针型的MRAM中，说明所述实施例8中说明的图15A、图15B所示的MRAM的其他制造方法。
首先，经过所述实施例8中说明的步骤S1～S8，取得图16C所示的构造。然后，在图17的步骤S20中，蚀刻Al层51。即如图18A所示，通过Ar离子蚀刻或RIE法对Al层51蚀刻。其结果，如图所示，在道阻碍膜29上，并且旨在固定层28、反强磁性层64和帽状层36的侧面上残存Al层51。Al层51包围固定层28的周围而残存。
接着，在步骤S21中，把Al层51氧化，形成Al2O3层。其结果，如图18B所示，完成基于Al2O3层的侧壁绝缘膜40。
接着，在步骤S11中，通过把隧道阻碍膜29构图，取得图16E所示的构造。然后，与实施例8同样，通过经过步骤S43～S17的步骤，完成图15A和图15B所示的MRAM。
根据本实施例的结构和制造方法，在顶针型的MRAM中，也能取得所述实施例2中说明的效果。
下面，参照图19、图20A～图20F说明本发明实施例10的半导体存储装置的制造方法。图19是本实施例的MRAM的制造步骤的程序流程图，图20A～图20F是依次表示制造步骤的一部分的剖视图。本实施例把所述实施例3应用于顶针型的MRAM中。
首先，经过所述实施例8中说明的步骤S1～S41的步骤，取得图16A所示的构造。接着，在步骤S30中，在Ta层36上，使用溅射法或CVD法形成硬掩模53。据此，取得图20A所示的构造。
接着，在步骤S31、S32中，在硬掩模53上涂敷光致抗蚀剂。然后，通过光刻技术和蚀刻，如图20B所示，把硬掩模53构图为磁阻元件的形成图案。然后，除去光致抗蚀剂50(步骤S33)。接着，在步骤S34中，通过把硬掩模53作为掩模的RIE法或Ar离子蚀刻，对非磁性层36构图，形成帽状层。接着，在步骤S50中，对反强磁性层64构图。在步骤S51中，对强磁性层61～63构图，形成固定层28。其结果，取得图20C所示的构造。
接着，在步骤S8中，形成Al层，取得图20D所示的构造。接着，在步骤S20中，蚀刻Al层51，在步骤S21中，氧化Al层51，形成Al2O3层40。其结果，如图20E所示，完成基于Al2O3层的侧壁绝缘膜40。侧壁绝缘膜40覆盖固定层28、反强磁性层64、帽状层36以及硬掩模53的侧面。
接着，在步骤S11中，对隧道阻碍膜29构图，在步骤S43中，对强磁性层65和金属层60构图。其结果，完成记录层30，取得图20F所示的构造。
然后，如所述实施例1所述，通过进行步骤S13～S17所示的步骤，完成MRAM。
根据本实施例的制造方法，在顶针型的MRAM中，也能取得与所述实施例1、2同样的效果。
图21是本实施例的变形例的MRAM制造步骤的程序流程图。本变形例涉及把所述实施例1应用于顶针型的MRAM中，并且使用硬掩模层。即当使用硬掩模层时，通过对Al2O3层构图，形成侧壁绝缘膜。
下面，参照图22说明本发明实施例11的半导体存储装置。图22是本实施例的MRAM的存储单元即磁阻元件的剖视图。本实施例是把所述实施例4应用于顶针型的MRAM中，所以省略详细的说明。
如图所示，本实施例的MRAM的磁阻元件27在所述实施8～10的结构中，对隧道阻碍膜29即Al2O3的组成下工夫。即隧道阻碍膜29的含氧率在磁阻元件27的端部比中央高。具体而言，隧道阻碍膜的组成在磁阻元件中央部为Al2Ox，在端部为Al2Oy。但是，x、y都是接近3的数，y＞x。
根据本实施例的结构，在顶针型的MRAM中，也能取得所述实施例4中说明的效果。
下面，参照图23说明本发明实施例12的半导体存储装置。图23是本实施例的MRAM的存储单元即磁阻元件的剖视图。本实施例是把所述实施例5应用于顶针型的MRAM中，所以省略详细的说明。
如图所示，本实施例的MRAM的磁阻元件27在所述实施8～10的结构中，增大磁阻元件端部的隧道阻碍膜29的膜厚。即隧道阻碍膜29的膜厚在磁阻元件中央部为d1，在端部为d2。但是，d2＞d1。
在所述实施例8～10中，在把Al层51氧化时，通过延长氧化步骤的时间，进行过剩的氧化，能形成本构造。通过进行过剩的氧化，氧不仅在Al2O3层29，而且侵入固定层28的面内端缘部，并且挨着隧道阻碍膜29的区域。其结果，形成记录层30的CoFe层61的一部分氧化，形成CoOx层和FeOx层。即在磁阻元件端部，隧道阻碍膜29由Al2O3层、CoOx层和FeOx层形成。因此，在外表上，隧道阻碍膜29的膜厚在磁阻元件的端部比中央部大。
根据所述结构，在顶针型的MRAM中，也能取得所述实施例5中说明的效果。
下面，参照图24说明本发明实施例13的半导体存储装置。图24是表示本实施例的MRAM的存储单元即磁阻元件的剖视图。本实施例是把所述实施例6应用于顶针型的MRAM中，所以省略详细的说明。
如图所示，本实施例的MRAM的磁阻元件27在所述实施8～10的结构中，进一步增大磁阻元件端部的隧道阻碍膜29的膜厚。
在所述实施例8～10中，在把Al层51氧化时，通过延长氧化步骤的时间，进行过剩的氧化，能形成本构造。通过进行过剩的氧化，氧不仅在Al2O3层29，而且也侵入固定层28和记录层30。其结果，形成固定层28的CoFe层61的一部分氧化，形成CoOx层和FeOx层。另外，形成记录层30的NiFe层65的一部分被氧化，形成NiFe氧化膜。因此，在磁阻元件端部，隧道阻碍膜29由Al2O3层、把CoFe层61以及NiFe层65氧化而形成的绝缘膜形成。因此，在外表上，隧道阻碍膜29的膜厚在磁阻元件的端部比中央部大。
根据本实施例，在顶针型的MRAM中，也能取得所述实施例6中说明的效果。
下面，参照图25说明本发明实施例14的半导体存储装置。图25是表示本实施例的MRAM的存储单元即磁阻元件的剖视图。本实施例是把所述实施例7应用于顶针型的MRAM中。
如图所示，磁阻元件27具有记录层30、形成在记录层30上的隧道阻碍膜29、形成在隧道阻碍膜29上的固定层28。记录层30具有层叠构造，包含由Cu层形成的种层60、由Py形成的强磁性层30。固定层28也具有层叠构造，例如具有依次形成CoFe层61、Ru层62、CoFe层63的构造。而且，隧道阻碍膜29的膜厚在磁阻元件的中央部为d1，在端部为d4(d4＞d1)。
本实施例的磁阻元件的形成方法与所述实施例7同样。即通过所述实施例8中说明的图15C的步骤S1～S42的步骤，取得图16B所示的构造。接着，依次蚀刻隧道阻碍膜29、强磁性层30、金属层60。然后，把磁阻元件暴露在氧化气氛中。其结果，磁阻元件端部的隧道阻碍膜29的上下的CoFe层61和透磁合金层65被氧化。据此，取得图25所示的构造。
根据本实施例，在顶针型的MRAM中也取得所述实施例7中说明的效果。
下面，参照图26A说明本发明实施例15的半导体存储装置的制造方法。图26A是表示本实施例的MRAM制造步骤的一部分的程序流程图。
如图所示，本实施例的制造方法在所述实施例1、实施例3的变形例、实施例8、实施例10的变形例中说明的制造步骤中，在步骤S9的Al层的氧化步骤之后，在步骤S60中包含退火步骤。
根据本实施例的制造方法，能提高侧壁绝缘膜40的绝缘性。成为侧壁绝缘膜40的Al2O3膜根据情形，有时产生氧缺损，或Al过多的区域和氧过多的区域。但是，象本实施例那样，通过在的Al氧化后进行退火，能使Al原子和氧原子均匀化。其结果，能提高Al2O3膜的绝缘性。另外，在把Al层氧化的时刻，通过退火，使组成不是Al2O3的状态侧壁绝缘膜接近Al2O3，绝缘性提高。
图26B是表示本实施例的变形例的MRAM的制造步骤一部分的程序流程图。本变形例是在所述实施例2、3、9、10中说明的制造步骤中，在步骤S21的Al层的氧化步骤后，在步骤S60中包含退火步骤。根据本实施例的制造方法，也能取得所述效果。须指出的是，步骤S60的退火步骤如果是Al层的氧化步骤之后，可以在任意时候进行，并不局限于在氧化步骤后立刻执行。另外，退火步骤可以与Al层的形成步骤以及Al层的氧化步骤在同一制造装置内连续进行。
如上所述，根据本发明实施例1～6，在隧道阻碍膜29上，包围记录层30的周围形成侧壁绝缘膜40。因此，能抑制由于Ar离子蚀刻时产生的残渣，固定层28和记录层30短路。另外，通过侧壁绝缘膜40防止固定层28和记录层30的短路，所以在形成固定层28时的Ar离子蚀刻中，能使离子的入射角几乎垂直于半导体衬底面。因此，固定层28的形状控制容易，能充分确保MRAM的动作界限。而且，通过氧化Al层51而形成侧壁绝缘膜40。此时，对隧道阻碍膜29的端部也补偿氧。因此，磁阻元件端部的隧道阻碍膜29能充分维持绝缘性，所以能防止固定层28和记录层30间的短路。
另外，根据实施例7、14，固定层28和记录层30的一部分局域氧化。其结果，磁阻元件端部的隧道阻碍膜29的膜厚增大，所以取得所述效果。
根据实施例8～13，在顶针型的MRAM中，取得与所述实施例1～6同样的效果，即在隧道阻碍膜29上，包围固定层28的周围形成侧壁绝缘膜40。因此，能抑制固定层28和记录层30的短路。另外，在形成记录层30时的Ar离子蚀刻步骤中，能使离子的入射角垂直于半导体衬底面。因此，记录层30的形状容易，能充分确保MRAM的动作界限。
根据实施例15，把Al层51氧化后，进行退火。据此，能使成为侧壁绝缘膜40的Al2O3层的组成均匀，能提高侧壁绝缘膜的绝缘性。
须指出的是，在所述实施例中，作为形成侧壁绝缘膜40的材料，以Al为例进行说明。但是，并不特别限定于Al，可以使用其它金属或合金。希望使用比作为记录层或固定层的材料使用的强磁性更容易氧化的材料。另外，侧壁绝缘膜40的形成并不局限于氧化。例如，可以使用氮化或氟化。但是，从制造成品率或制造成本的视点出发，侧壁绝缘膜40和隧道阻碍膜29希望是包含同一金属元素的氧化物、氮化物、或氟化物。例如，能使用Al2O3、AlN、MgO、HfO2、GaO、LaAlO3、MgF2、CaF2等。须指出的是，在这些化合物中，即使产生若干氧(氮、氟)的缺损也可以。另外，所述制造步骤并不局限于所述顺序，可以替换。所述实施例8～13中，说明了固定层28为包含CoFe层61、63和Ru层62的多层构造。但是，可以只由CoFe层形成。
另外，在所述实施例中，作为磁阻元件，以使用MTJ元件的存储单元的情形为例进行说明，但是也可以是使用GMR(Giant MagnetoResistive)元件、CMR(Colossal Magneto Resistive)元件的情形。
在本发明的实施例1～15的磁随机存取存储器(半导体存储装置)中，能有各种应用例。图27～图33表示这些应用例的几个。
(应用例1)
作为一个例子，图27表示数字订户线(DSL)用调制解调器的DSL数据总线部分。该调制解调器包含：可编程数据信号处理器(DSP)100、模拟数字转换器110、数字模拟转换器120、滤波器130、140、发送驱动器150、接收机放大器160。在图27中，省略带通滤波器。代替它，作为能保持线路代码程序的各种类型选项的存储器，表示本发明实施例1～15的磁随机存取存储器170、和EEPROM180。
须指出的是，在本应用例中，作为用于保持线路代码程序的存储器，使用磁随机存取存储器、EEPROM等两种存储器。但是，可以把EEPROM置换为磁随机存取存储器，也可以不使用这两种存储器，只使用磁随机存取存储器。
(应用例2)
作为其他例子，图28表示移动电话终端中的实现通信功能的部分。如图28所示，实现通信功能的部分具有收发天线201、天线公用器202、接收部203、基带处理部204、作为声音多媒体数字信号编解码器使用的DSP(Digital Signal Processor)205、扬声器(受话器)206、麦克风(送话器)207、发送部208、频率合成器209。
另外，如图28所示，在移动电话终端300中设置控制该移动电话终端的全部的控制部200。控制部200是通过CPU总线225连接CPU221、ROM222、本发明实施例1～15的磁随机存取存储器(MRAM)223、闪存224而形成的微型计算机。
在此，ROM222预先存储在CPU221中执行的程序或用于现实的字体等必要的数据。另外，MRAM223主要作为工作区使用，CPU221在程序执行中，在按照必要存储计算途中的数据等，或暂时存储控制部200和各部之间交换的数据时使用。另外，当采用即使移动电话终端300的电源关闭，闪存224也预存储关闭前的设定条件等，而当下次电源接通时，使之为相同的设定这样的使用方法时，存储这些设定参数。即闪存224是即使移动电话终端的电源关闭，存储在其中的数据也不消失的非易失性存储器。
须指出的是，在本应用例中虽然使用了ROM222、MRAM223、闪存224，但也可以把闪存224置换为本发明实施例1～15的磁随机存取存储器，而且，也可以把ROM222置换为本发明实施例1～15的磁随机存取存储器。
(应用例3)
图29～图33表示把本发明实施例1～15的磁随机存取存储器应用于存储媒体内容的卡(MRAM卡)的例子。
在图29中，MRAM卡400具有MRAM芯片401、开口部402、开闭器430、外部端子404。MRAM芯片401收容到卡主体400内部，通过开口部402向外部露出。在MRAM卡的携带时，MRAM芯片401由开闭器430覆盖。开闭器403由具有遮蔽外部磁场的效果的材料例如陶瓷构成。当复制数据时，打开开闭器403，使MRAM芯片401露出、进行。外部端子404用于把存储在MRAM卡中的内容数据取出到外部。
图30、图31表示用于向MRAM卡复制数据的复制装置。该复制装置是卡插入型的复制装置。从复制装置500的插入部510插入最终用户使用的第二MRAM卡450，一直插到用停止器520停止。停止器520也可以作为把第一MRAM卡550和第二MRAM卡对位的构件来使用。在把第二MRAM卡450配置到给定位置的同时，把存储在第一MRAM卡上的数据复制到第二MRAM卡中。
图32表示嵌入型的复制装置。它如图中的箭头所示，把停止器520作为目标，把第二MRAM卡嵌在第一MRAM上的类型。关于复制方法，与卡插入型的相同，所以省略其说明。
图33表示滑动型的复制装置。它与CD-ROM驱动器、DVD驱动器同样，在复制装置500上设置滑动托盘560，该滑动托盘560如图的箭头所示那样工作。当滑动托盘560在图的虚线的状态下移动时，把第二MRAM卡450放到滑动托盘560上，把第二MRAM卡向复制装置500内部输送。第二MRAM卡顶端部输送到接触停止器520的点、复制方法与卡插入型相同，所以省略其说明。
对本领域技术人员来说，对本发明的实施例进行修改并取得附加利益是很容易的，本发明并不局限于在此描述的特殊细节和代表性实施例。因此，在不脱离本发明的精神实质的前提下所作的各种各样的修改和变形都应属于本发明的保护范围。
本申请是基于2003年3月24  提出的日本专利申请No.2003-080586和2003年8月14日提出的日本专利申请No.2003-207564而提出的，并且要求上述申请的优先权，本申请通过参照而并入了它们的全部内容。

Claims (51)

1.一种半导体存储装置，包括：
具有第一强磁性膜、形成在所述第一强磁性膜上的隧道阻碍膜和形成在所述隧道阻碍膜上的第二强磁性膜的存储单元；
至少包围所述第二强磁性膜的侧面而形成的侧壁绝缘膜；和
覆盖所述存储单元和所述侧壁绝缘膜而形成的层间绝缘膜。
2.根据权利要求1所述的半导体存储装置，其中：
侧壁绝缘膜连接着所述隧道阻碍膜。
3.根据权利要求1所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的含氧率比面内中央部高。
4.根据权利要求1所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的膜厚比面内中央部大。
5.根据权利要求1所述的半导体存储装置，其中：
侧壁绝缘膜由氧化铝形成。
6.根据权利要求1所述的半导体存储装置，其中：
侧壁绝缘膜和所述隧道阻碍膜包含共同的金属元素。
7.根据权利要求1所述的半导体存储装置，其中：
侧壁绝缘膜和所述隧道阻碍膜都由氧化铝形成。
8.根据权利要求1所述的半导体存储装置，其中：
侧壁绝缘膜与所述隧道阻碍膜的侧壁的至少一部分沿着圆周方向接触。
9.根据权利要求1所述的半导体存储装置，其中：
隧道阻碍膜由氧化铝形成。
10.一种半导体存储装置，包括：
具有第一强磁性膜、形成在所述第一强磁性膜上的隧道阻碍膜和形成在所述隧道阻碍膜上的第二强磁性膜的存储单元；和
至少包围所述第二强磁性膜的侧面而形成，且包含金属元素的侧壁绝缘膜。
11.根据权利要求10所述的半导体存储装置，其中：
侧壁绝缘膜连接着所述隧道阻碍膜。
12.根据权利要求10所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的含氧率比面内中央部高。
13.根据权利要求10所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的膜厚比面内中央部大。
14.根据权利要求10所述的半导体存储装置，其中：
侧壁绝缘膜由氧化铝形成。
15.根据权利要求10所述的半导体存储装置，其中：
侧壁绝缘膜和所述隧道阻碍膜包含共同的金属元素。
16.根据权利要求10所述的半导体存储装置，其中：
侧壁绝缘膜和所述隧道阻碍膜都由氧化铝形成。
17.根据权利要求10所述的半导体存储装置，其中：
侧壁绝缘膜与所述隧道阻碍膜的侧壁的至少一部分沿着圆周方向接触。
18.根据权利要求10所述的半导体存储装置，其中：
隧道阻碍膜由氧化铝形成。
19.一种半导体存储装置，包括：
具有第一强磁性膜、形成在所述第一强磁性膜上的隧道阻碍膜和形成在所述隧道阻碍膜上的第二强磁性膜的存储单元；和
包围所述第二强磁性膜而形成在所述隧道阻碍膜上的侧壁绝缘膜。
20.根据权利要求19所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的含氧率比面内中央部高。
21.根据权利要求19所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的膜厚比面内中央部大。
22.根据权利要求19所述的半导体存储装置，其中：
侧壁绝缘膜由氧化铝形成。
23.根据权利要求19所述的半导体存储装置，其中：
侧壁绝缘膜和所述隧道阻碍膜包含共同的金属元素。
24.根据权利要求19所述的半导体存储装置，其中：
侧壁绝缘膜和所述隧道阻碍膜都由氧化铝形成。
25.根据权利要求19所述的半导体存储装置，其中：
侧壁绝缘膜与所述隧道阻碍膜的侧壁的至少一部分沿着圆周方向接触。
26.根据权利要求19所述的半导体存储装置，其中：
隧道阻碍膜由氧化铝形成。
27.一种半导体存储装置，包括：
具有第一强磁性膜、形成在所述第一强磁性膜上并且包含氧元素的隧道阻碍膜和形成在所述隧道阻碍膜上的第二强磁性膜的存储单元；
该隧道阻碍膜的面内端缘部的单位面积的隧道电阻比面内中央部高。
28.根据权利要求27所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的含氧率比面内中央部高。
29.根据权利要求28所述的半导体存储装置，其中：
隧道阻碍膜在面内端缘部的膜厚比面内中央部大。
30.根据权利要求29所述的半导体存储装置，其中：
面内端缘部的所述隧道阻碍膜至少包含所述第一、第二强磁性膜的任意一个中包含的磁性金属元素。
31.根据权利要求27所述的半导体存储装置，其中：
隧道阻碍膜由氧化铝形成。
32.一种半导体存储装置的制造方法，包括：
在半导体层上形成第一强磁性层；
在所述第一强磁性层上形成隧道阻碍层；
在所述隧道阻碍层上形成第二强磁性层；
对所述第二强磁性层进行构图，使所述隧道阻碍层的一部分露出；
在所述隧道阻碍层上，包围所述第二强磁性层的侧壁而形成侧壁绝缘膜；和
对所述隧道阻碍层和所述第一强磁性层进行构图。
33.根据权利要求32所述的半导体存储装置的制造方法，还包括：
在所述第二强磁性层上形成帽状层；
在对第二强磁性层进行构图时，把所述帽状层与所述第二强磁性层以相同的图案构图；
形成所述侧壁绝缘膜包括：
至少把金属层形成在所述隧道阻碍层和所述第二强磁性层的侧面上；
把所述金属层氧化，把所述氧化金属层作为绝缘性的金属氧化层；
除去所述金属氧化层的一部分，使所述金属氧化层残存以包围所述第二强磁性层的侧壁。
34.根据权利要求33所述的半导体存储装置的制造方法，其中：
在形成金属层时，所述金属层也形成在所述帽状层的上表面和侧面上；
在除去所述金属氧化层的一部分时，使所述金属氧化层残存以包围所述第二强磁性层的侧壁，且包围所述帽状层的侧壁的至少一部分。
35.根据权利要求33所述的半导体存储装置的制造方法，其中：
在第二强磁性层上形成金属层的步骤和使所述金属层为绝缘性的金属氧化层的步骤在同一半导体制造装置内进行，并且不暴露在该半导体制造装置的外部，而在该半导体制造装置的内部连续进行。
36.根据权利要求33所述的半导体存储装置的制造方法，其中：
对第二强磁性层进行构图的步骤、在所述第二强磁性层上形成金属层的步骤和使所述金属层为绝缘性的金属氧化层的步骤在同一半导体制造装置内进行，并且不暴露在该半导体制造装置的外部，而在该半导体制造装置的内部连续进行。
37.根据权利要求33所述的半导体存储装置的制造方法，其中：
隧道阻碍层由绝缘性的氧化物形成；
使所述金属层氧化，
是在使所述金属层氧化的同时，使位于所述第二强磁性层的面内缘部正下方的区域的所述隧道阻碍膜氧化，使该区域中的含氧率比面内中央部的所述隧道阻碍膜的含氧率高。
38.根据权利要求33所述的半导体存储装置的制造方法，其中：
使金属层氧化，
是在使所述金属层氧化的同时，在所述第二强磁性层中，使作为面内缘部的区域且连接着所述隧道阻碍膜的区域氧化，使该区域为绝缘物。
39.根据权利要求38所述的半导体存储装置的制造方法，其中：
使金属层氧化，
是在所述第一强磁性层中，使位于所述第二强磁性层的面内缘部正下方且连接着所述隧道阻碍膜的区域氧化，使该区域为绝缘物。
40.根据权利要求33所述的半导体存储装置的制造方法，其中：
在使所述金属层为绝缘性的金属氧化层之后，使所述金属氧化层退火。
41.根据权利要求32所述的半导体存储装置的制造方法，还包括：
在所述第二强磁性层上形成帽状层；
在对第二强磁性层进行构图时，把所述帽状层与所述第二强磁性层以相同的图案构图；
形成所述侧壁绝缘膜包括：
至少在所述隧道阻碍层上以及所述第二强磁性层的侧面上形成金属层；
除去所述金属层的一部分；使所述金属层残存以包围所述第二强磁性层；
使所述金属层氧化，使所述金属层为绝缘性的金属氧化层。
42.根据权利要求41所述的半导体存储装置的制造方法，其中：
在对金属层进行氧化时，所述金属层也形成在所述帽状层的上表面和侧面上；
在除去所述金属层的一部分时，使所述金属层残存以包围所述第二强磁性层的侧壁，并且包围所述帽状层的至少一部分。
43.根据权利要求41所述的半导体存储装置的制造方法，其中：
在第二强磁性层上形成金属层的步骤、使所述金属层残存为包围所述第二强磁性层的侧壁的步骤和使所述金属层为绝缘性的金属氧化层的步骤在同一半导体制造装置内进行，并且不暴露在该半导体制造装置的外部，而在该半导体制造装置的内部连续进行。
44.根据权利要求41所述的半导体存储装置的制造方法，其中：
对第二强磁性层进行构图的步骤、在所述第二强磁性层上形成金属层的步骤、使所述金属层残存以包围所述第二强磁性层的侧壁的步骤和使所述金属层为绝缘性的金属氧化层的步骤在同一半导体制造装置内进行，并且不暴露在该半导体制造装置的外部，而在该半导体制造装置的内部连续进行。
45.根据权利要求41所述的半导体存储装置的制造方法，其中：
隧道阻碍层由绝缘性的氧化物形成；
使所述金属层氧化，
是在使所述金属层氧化的同时，使位于所述第二强磁性层的面内缘部正下方的区域的所述隧道阻碍膜氧化，且使该区域中的含氧率比面内中央部的所述隧道阻碍膜的含氧率高。
46.根据权利要求41所述的半导体存储装置的制造方法，其中：
使金属层氧化，
是在使所述金属层氧化的同时，所述第二强磁性层中，使面内缘部的区域且连接着所述隧道阻碍膜的区域氧化，使该区域为绝缘物。
47.根据权利要求46所述的半导体存储装置的制造方法，其中：
使金属层氧化，
是在所述第一强磁性层中，使位于所述第二强磁性层的面内缘部正下方且连接着所述隧道阻碍膜的区域氧化，使该区域为绝缘物。
48.根据权利要求41所述的半导体存储装置的制造方法，还包括：
在使所述金属层为绝缘性的金属氧化层之后，使所述金属氧化层退火。
49.根据权利要求32所述的半导体存储装置的制造方法，其中：
对隧道阻碍膜和所述第一强磁性层进行构图，是把所述侧壁绝缘膜作为掩模来进行。
50.根据权利要求32所述的半导体存储装置的制造方法，其中：
隧道阻碍膜由氧化铝形成。
51.根据权利要求32所述的半导体存储装置的制造方法，其中：
侧壁绝缘膜由氧化铝形成。
CN200410031545.5A 2003-03-24 2004-03-24 具有磁阻元件的半导体存储装置及其制造方法 Expired - Fee Related CN1542844B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003080586 2003-03-24
JP080586/2003 2003-03-24
JP207564/2003 2003-08-14
JP2003207564A JP4008857B2 (ja) 2003-03-24 2003-08-14 半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1542844A true CN1542844A (zh) 2004-11-03
CN1542844B CN1542844B (zh) 2010-06-09

Family

ID=32829029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410031545.5A Expired - Fee Related CN1542844B (zh) 2003-03-24 2004-03-24 具有磁阻元件的半导体存储装置及其制造方法

Country Status (4)

Country Link
US (3) US20040188732A1 (zh)
EP (1) EP1463110B1 (zh)
JP (1) JP4008857B2 (zh)
CN (1) CN1542844B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162755B (zh) * 2005-11-14 2011-04-13 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN110352506A (zh) * 2017-03-09 2019-10-18 索尼半导体解决方案公司 铁磁隧道结元件及其制造方法

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192075B2 (ja) * 2002-11-28 2008-12-03 株式会社東芝 磁気記憶装置の製造方法
KR100500455B1 (ko) * 2003-08-11 2005-07-18 삼성전자주식회사 산화된 버퍼층을 갖는 자기터널 접합 구조체 및 그 제조방법
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
JP4074281B2 (ja) * 2004-09-14 2008-04-09 株式会社東芝 磁気ランダムアクセスメモリ
JP2006179701A (ja) * 2004-12-22 2006-07-06 Toshiba Corp 磁気ランダムアクセスメモリ
WO2006070803A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
KR100719345B1 (ko) * 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US20080253165A1 (en) * 2007-04-10 2008-10-16 Philippe Blanchard Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
DE102007035857A1 (de) * 2007-07-31 2009-02-05 Qimonda Ag Verfahren zum Herstellen einer Speichervorrichtung, Speichervorrichtung, Zelle, integrierte Schaltung, Speichermodul und Computersystem
US8119424B2 (en) * 2007-09-28 2012-02-21 Everspin Technologies, Inc. Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US8743593B2 (en) 2008-12-10 2014-06-03 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8455965B2 (en) * 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US8981502B2 (en) 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
JP5502627B2 (ja) * 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
KR20120058113A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
JP5601181B2 (ja) * 2010-12-02 2014-10-08 富士通セミコンダクター株式会社 磁気抵抗効果素子及びその製造方法
US8472240B2 (en) * 2011-05-16 2013-06-25 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP5535161B2 (ja) * 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
US8685756B2 (en) 2011-09-30 2014-04-01 Everspin Technologies, Inc. Method for manufacturing and magnetic devices having double tunnel barriers
US9064589B2 (en) * 2011-11-09 2015-06-23 Qualcomm Incorporated Three port MTJ structure and integration
JP2013140891A (ja) * 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
US8853713B2 (en) 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
US8747680B1 (en) 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
US9373775B2 (en) * 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
GB2526456B (en) * 2013-03-15 2020-07-15 Intel Corp Logic chip including embedded magnetic tunnel junctions
US20150069554A1 (en) * 2013-09-06 2015-03-12 Masahiko Nakayama Magnetic memory and method of manufacturing the same
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
KR102259870B1 (ko) * 2014-07-30 2021-06-04 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9793470B2 (en) 2015-02-04 2017-10-17 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
JP2016181598A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10269401B2 (en) 2015-10-15 2019-04-23 Samsung Electronics Co., Ltd. Magnetic memory devices
US10483460B2 (en) 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
KR102482373B1 (ko) * 2015-11-24 2022-12-29 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102615694B1 (ko) * 2016-11-02 2023-12-21 삼성전자주식회사 정보 저장 소자 및 그 제조방법
EP3673522B1 (en) * 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
JP6538792B2 (ja) * 2017-09-20 2019-07-03 株式会社東芝 磁気記憶装置
US10971684B2 (en) * 2018-10-30 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Intercalated metal/dielectric structure for nonvolatile memory devices
KR102698784B1 (ko) * 2018-11-19 2024-08-27 삼성전자주식회사 자기 기억 소자
WO2020150451A1 (en) * 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
US11121311B2 (en) * 2019-01-24 2021-09-14 International Business Machines Corporation MTJ containing device encapsulation to prevent shorting
JP7346967B2 (ja) * 2019-07-19 2023-09-20 Tdk株式会社 磁気抵抗効果素子及び磁気メモリ
WO2023067770A1 (ja) * 2021-10-21 2023-04-27 Tdk株式会社 磁壁移動素子、磁気記録アレイ及び磁気メモリ
WO2023228389A1 (ja) * 2022-05-26 2023-11-30 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185745B2 (ja) * 1998-04-01 2001-07-11 日本電気株式会社 半導体メモリセル
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6281538B1 (en) * 2000-03-22 2001-08-28 Motorola, Inc. Multi-layer tunneling device with a graded stoichiometry insulating layer
DE10043947A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Integrierte Schaltungsanordnung
US6710987B2 (en) * 2000-11-17 2004-03-23 Tdk Corporation Magnetic tunnel junction read head devices having a tunneling barrier formed by multi-layer, multi-oxidation processes
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP2003016777A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6347049B1 (en) * 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6485989B1 (en) * 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
JP4780874B2 (ja) * 2001-09-04 2011-09-28 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6985384B2 (en) * 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
JP2005150457A (ja) * 2003-11-17 2005-06-09 Toshiba Corp 磁気記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162755B (zh) * 2005-11-14 2011-04-13 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN110352506A (zh) * 2017-03-09 2019-10-18 索尼半导体解决方案公司 铁磁隧道结元件及其制造方法
US11195989B2 (en) 2017-03-09 2021-12-07 Sony Semiconductor Solutions Corporation Ferromagnetic tunnel junction element and method of manufacturing the same
CN110352506B (zh) * 2017-03-09 2023-12-22 索尼半导体解决方案公司 铁磁隧道结元件及其制造方法

Also Published As

Publication number Publication date
US20050185459A1 (en) 2005-08-25
JP2004349671A (ja) 2004-12-09
CN1542844B (zh) 2010-06-09
US7122854B2 (en) 2006-10-17
US20040188732A1 (en) 2004-09-30
EP1463110A3 (en) 2009-01-21
EP1463110B1 (en) 2013-10-16
JP4008857B2 (ja) 2007-11-14
US20070007569A1 (en) 2007-01-11
EP1463110A2 (en) 2004-09-29

Similar Documents

Publication Publication Date Title
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN1295707C (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN1197158C (zh) 半导体存储装置及其制造方法
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1670859A (zh) 包含磁致电阻元件的半导体存储装置及其制造方法
CN1302548C (zh) 磁存储器装置和磁存储器装置的制造方法
CN1199274C (zh) 半导体存储装置
KR101838416B1 (ko) 메모리 셀들, 제조 방법들, 반도체 디바이스들 메모리 시스템들, 및 전자 시스템들
CN1430292A (zh) 磁开关元件和磁存储器
KR101390382B1 (ko) 자기 터널 접합 저장 엘리먼트 및 그것의 제조 방법
TWI501225B (zh) 複合硬光罩架構及用於創造自旋轉矩驅動之磁性穿隧接面之非均一電流路徑的方法
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
CN1270323C (zh) 磁性存储器的驱动方法
CN1941175A (zh) 存储元件和存储器
CN1967892A (zh) 存储元件和存储器
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
CN1488176A (zh) 磁存储元件、其制造方法和驱动方法、及存储器阵列
CN1713400A (zh) 自旋晶体管、可编程逻辑电路和磁存储器
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
CN1503229A (zh) 磁阻效应元件、磁存储器以及磁头
CN1770316A (zh) 磁记录元件以及磁记录装置
CN1747059A (zh) 磁膜结构及其制造方法、半导体器件及其运行方法
CN1783335A (zh) 磁阻结构、磁阻元件、与存储单元
CN101060160A (zh) 存储元件和存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20170324