JP2016181598A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】磁気トンネル接合におけるショートを防いで、磁気メモリセルを有する半導体装置の信頼性の劣化を抑制する。【解決手段】まず、データ参照層ＭＰおよびキャップ層ＣＬをパターニングする。そして、これらの側壁に酸素を含まない第１絶縁膜ＩＦ１を形成した後に、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする。下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする際、データ参照層ＭＰおよびキャップ層ＣＬが第１絶縁膜ＩＦ１により覆われているので、トンネルバリア層ＴＢの側壁に、データ参照層ＭＰおよびキャップ層ＣＬを構成する金属物質が付着することを防止できる。【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、例えば磁気メモリを搭載する半導体装置およびその製造に好適に利用できるものである。

磁気ランダムアクセスメモリ（Magnetic Random Access Memory：ＭＲＡＭ）などの磁気メモリでは、磁気抵抗効果素子が磁気メモリセルとして用いられる。典型的な磁気抵抗効果素子は、トンネルバリア層が２層の磁性体層により挟まれた磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を備える。

例えば特開２０１３−１８７４０９号公報（特許文献１）には、データ記録層と、データ記録層の上に形成されたトンネルバリア層と、トンネルバリア層の一部を覆うようにトンネルバリア層の上に形成されたデータ参照層と、トンネルバリア層のデータ参照層に被覆されていない部分に形成された金属酸化物層とを具備する磁気メモリが記載されている。

特開２０１３−１８７４０９号公報

磁気メモリセルには、２つの磁性体層のうち上方に位置する磁性体層がトンネルバリア層を部分的にしか被覆しない構造を有するものがある。しかし、このような構造の磁気メモリセルでは、上方の磁性体層をエッチングする際、すでに加工されているトンネルバリア層の側壁に、上方の磁性体層に含まれていた金属物質が付着することがある。このため、上方の磁性体層と下方の磁性体層とがショートし、リークパスが形成されて、磁気メモリセルが正常にデータを記録することができないという問題が生じていた。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置は、データ記録層と、データ記録層上に形成されたトンネルバリア層と、トンネルバリア層の一部の上に形成されたデータ参照層と、データ参照層上に形成されたキャップ層とを有する。そして、平面視において、データ記録層とトンネルバリア層は同一形状で重なり、データ参照層とキャップ層は同一形状で重なり、データ参照層はデータ記録層に内包されている。さらに、データ参照層およびキャップ層の側壁に接して第１絶縁膜が形成され、データ記録層およびトンネルバリア層の側壁には第１絶縁膜が形成されていない。

一実施の形態による半導体装置の製造方法は、データ記録層、トンネルバリア層、データ参照層およびキャップ層を順次堆積する工程と、データ参照層およびキャップ層を、第１マスクを用いて加工する工程と、を含む。その後、データ記録層、トンネルバリア層、データ参照層およびキャップ層を覆うように、第１絶縁膜を堆積する工程と、第１絶縁膜上に第２絶縁膜を堆積する工程と、データ記録層、トンネルバリア層、第１絶縁膜および第２絶縁膜を、第２マスクを用いて加工する工程と、を含む。そして、平面視において、データ参照層とキャップ層が同一形状で重なるように、データ参照層およびキャップ層は加工される。また、データ参照層およびキャップ層の側壁が、第１絶縁膜により覆われた状態で、平面視において、データ記憶層とトンネルバリア層が同一形状で重なり、かつ、データ記録層がデータ参照層を内包するように、データ記録層およびトンネルバリア層は加工される。

一実施の形態によれば、磁気トンネル接合におけるショートを防いで、磁気メモリセルを有する半導体装置の信頼性の劣化を抑制することができる。

実施の形態１による磁気メモリセルを示す要部断面図である。 実施の形態１による磁気メモリセルを搭載した半導体装置を示す要部断面図である。 実施の形態１による磁気メモリセルを搭載した半導体装置の構成を示す回路図である。 実施の形態１による磁気メモリセルの動作を説明する磁気メモリセルの模式図である。（ａ）は、磁気メモリセルへのデータ“１”の書き込み動作を説明する磁気メモリセルの模式図である。（ｂ）は、磁気メモリセルへのデータ“０”の書き込み動作を説明する磁気メモリセルの模式図である。（ｃ）は、磁気メモリセルからのデータ読み出し動作を説明する磁気メモリセルの模式図である。 実施の形態１による半導体装置の製造工程の一部を示すプロセスフロー図である。 実施の形態１による半導体装置の製造工程を示す要部断面図である。 （ａ）および（ｂ）はそれぞれ、図６に続く、半導体装置の製造工程を示す要部断面図および要部平面図である。 （ａ）および（ｂ）はそれぞれ、図７に続く、半導体装置の製造工程を示す要部断面図および要部平面図である。 （ａ）および（ｂ）はそれぞれ、図８に続く、半導体装置の製造工程を示す要部断面図および要部平面図である。 （ａ）および（ｂ）はそれぞれ、図９に続く、半導体装置の製造工程を示す要部断面図および要部平面図である。 図１０に続く、半導体装置の製造工程を示す要部断面図である。 図１１に続く、半導体装置の製造工程を示す要部断面図である。 実施の形態１による磁気メモリセルおよび比較例による磁気メモリセルのショート不良率を示すグラフ図である。 実施の形態２による磁気メモリセルを搭載した半導体装置を示す要部断面図である。 実施の形態２による半導体装置の製造工程の一部を示すプロセスフロー図である。 実施の形態２による半導体装置の製造工程を示す要部断面図である。 図１６に続く、半導体装置の製造工程を示す要部断面図である。 実施の形態３による半導体装置の製造工程の一部を示すプロセスフロー図である。 実施の形態３による半導体装置の製造工程を示す要部断面図である。 図１９に続く、半導体装置の製造工程を示す要部断面図である。 図２０に続く、半導体装置の製造工程を示す要部断面図である。 図２１に続く、半導体装置の製造工程を示す要部断面図である。 実施の形態４による磁気メモリセルを示す要部断面図である。 実施の形態４による磁気メモリセルを搭載した半導体装置を示す要部断面図である。 実施の形態４による磁気メモリセルの動作を説明する磁気メモリセルの模式図である。 実施の形態４による半導体装置の製造工程の一部を示すプロセスフロー図である。 実施の形態４による半導体装置の製造工程を示す要部断面図である。 図２７に続く、半導体装置の製造工程を示す要部断面図である。 図２８に続く、半導体装置の製造工程を示す要部断面図である。 図２９に続く、半導体装置の製造工程を示す要部断面図である。 図３０に続く、半導体装置の製造工程を示す要部断面図である。 図３１に続く、半導体装置の製造工程を示す要部断面図である。 （ａ）および（ｂ）はそれぞれ、本発明者らが比較検討を行った比較例の磁気メモリセルの製造工程を示す要部断面図および要部平面図である。 （ａ）および（ｂ）はそれぞれ、図３３に続く、比較例の磁気メモリセルの製造工程を示す要部断面図および要部平面図である。 （ａ）および（ｂ）はそれぞれ、図３４に続く、比較例の磁気メモリセルの製造工程を示す要部断面図および要部平面図である。

以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、以下の実施の形態では、窒化シリコン膜を化学量論的組成であるＳｉ_３Ｎ_４膜と表記するが、それのみではなく、シリコンの窒化物で類似組成（化学量論的組成からずれた組成）の窒化シリコン膜も含むものとする。同様に、酸化シリコン膜を化学量論的組成であるＳｉＯ_２膜と表記するが、それのみでなく、シリコンの酸化物で類似組成（化学量論的組成からずれた組成）の酸化シリコン膜も含むものとする。

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。

（本発明者らが比較検討を行った半導体装置）
まず、本実施の形態による半導体装置およびその製造方法がより明確になると思われるため、本発明者らが比較検討を行った磁気メモリセルにおける課題について詳細に説明する。

図３３〜図３５の各（ａ）および（ｂ）はそれぞれ、本発明者らが比較検討を行った比較例の磁気メモリセルの製造工程を示す要部断面図および要部平面図である。

図３３（ａ）および（ｂ）に示すように、比較例による磁気メモリセルの製造では、まず、磁化固定層ＨＬ１，ＨＬ２を形成する。その後、磁化固定層ＨＬ１，ＨＬ２が埋め込まれた層間絶縁膜ＩＬａ上に、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを順次形成する。続いて、ハードマスクを用いて、キャップ層ＣＬ、データ参照層ＭＰ、トンネルバリア層ＴＢ、データ記録層ＭＲおよび下地層ＢＦを順次エッチングして、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢを所定の形状にパターニングする。

次に、図３４（ａ）および（ｂ）に示すように、レジストマスクを用いて、キャップ層ＣＬおよびデータ参照層ＭＰを順次エッチングして、データ参照層ＭＰおよびキャップ層ＣＬを所定の形状にパターニングする。これにより、データ記録層ＭＲと、トンネルバリア層ＴＢと、データ参照層ＭＰと、から構成される磁気トンネル接合が形成される。

次に、図３５（ａ）および（ｂ）に示すように、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを覆うように、第１絶縁膜ＩＦａおよび第２絶縁膜ＩＦｂを形成する。第１絶縁膜ＩＦａは、例えばＳｉ_３Ｎ_４膜であり、第２絶縁膜ＩＦｂは、例えばＳｉＯ_２膜である。その後、キャップ層ＣＬの上面上の第１絶縁膜ＩＦａおよび第２絶縁膜ＩＦｂにコンタクトホールＣＨを形成した後、コンタクトホールＣＨの内部にプラグＰＧ２を形成する。

しかし、この比較例による磁気メモリセルの製造では、データ記録層ＭＲとデータ参照層ＭＰとの間がショートし、リークパスが形成されて、磁気メモリセルが正常にデータを記録することができないという問題が生じていた。これは、データ参照層ＭＰおよびキャップ層ＣＬをエッチングする際に、これらを構成する金属物質、例えばＰｔ、Ｒｕ、Ｔａなどが、トンネルバリア層ＴＢの露出している上面および側壁に付着することに起因する。

すなわち、データ参照層ＭＰおよびキャップ層ＣＬをエッチングする際には、すでにトンネルバリア層ＴＢがパターニングされており、トンネルバリア層ＴＢの側壁が露出している。このため、データ参照層ＭＰおよびキャップ層ＣＬをエッチングする際に、これらを構成する金属物質、例えばＰｔ、Ｒｕ、Ｔａなどが、トンネルバリア層ＴＢの露出している上面および側壁に付着して、データ記録層ＭＲとデータ参照層ＭＰとの間がショートすると考えられる。

前述の特許文献１では、トンネルバリア層のデータ参照層に被覆されていない部分に金属酸化物層を形成することにより、データ記録層とデータ参照層との間のショートの発生を抑制する技術が記載されている。しかし、この方法では、データ参照層のオーバーエッチングに起因したデータ記録層とデータ参照層との間のショートの発生を抑制することはできるが、トンネルバリア層の側壁に付着する金属物質に起因したデータ記録層とデータ参照層との間のショートの発生を抑制することは難しいと考えられる。

（実施の形態１）
＜磁気メモリセルの構成＞
本実施の形態１による磁気メモリセルの構成について、図１および図２を用いて説明する。図１は、本実施の形態１による磁気メモリセルを示す要部断面図である。図２は、本実施の形態１による磁気メモリセルを搭載した半導体装置を示す要部断面図である。

図１に示すように、磁気メモリセルＭＭ１は、いわゆる磁壁移動型の磁気メモリセルとして構成されており、磁化固定層ＨＬ１，ＨＬ２と、下地層ＢＦと、データ記録層ＭＲと、トンネルバリア層ＴＢと、データ参照層ＭＰと、キャップ層ＣＬと、を有する。本実施の形態１では、データ記録層（磁性体層）ＭＲと、トンネルバリア層（絶縁層）ＴＢと、データ参照層ＭＰを構成する第１強磁性層（磁性体層）ＭＰ１と、により磁気トンネル接合が形成されている。

なお、以下の説明では、磁気メモリセルＭＭ１を構成するこれらの層の積層方向がＺ方向であり、Ｚ方向に直交する平面がＸＹ面であると定義する。

磁化固定層ＨＬ１，ＨＬ２は、固定された磁化を有する層であり、磁気的にハードであり、かつ、垂直磁気異方性（Perpendicular Magnetic Anisotropy：ＰＭＡ）を有する強磁性体で構成されている。磁化固定層ＨＬ１，ＨＬ２の磁化は、互いに反平行な方向に（逆方向に）固定されている。本実施の形態１では、磁化固定層ＨＬ１の磁化が＋Ｚ方向（上方向）に、磁化固定層ＨＬ２の磁化が−Ｚ方向（下方向）に固定されている。磁化固定層ＨＬ１，ＨＬ２は、データ記録層ＭＲの一部分の磁化を交換結合または静磁結合によって固定する機能を有している。

磁化固定層ＨＬ１，ＨＬ２は、例えば強磁性膜ＨＬａの上下を金属膜ＨＬｂで挟んだ構造を有している。強磁性膜ＨＬａには、例えばＣｏ／Ｐｔ積層膜などを用いることができる。Ｃｏ／Ｐｔ積層膜とは、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体を意味しており、垂直磁気異方性を有している。また、金属膜ＨＬｂには、Ｔａ膜またはＴａＮ膜などを用いることができる。上層の金属膜ＨＬｂは、磁化固定層ＨＬ１，ＨＬ２のエッチング時に強磁性膜ＨＬａへの加工ダメージを防ぐ効果があり、下層の金属膜ＨＬｂは、層間絶縁膜ＩＬ７との密着性または強磁性膜ＨＬａの垂直磁気異方性を高める効果がある。

下地層ＢＦは、磁化固定層ＨＬ１，ＨＬ２の上に形成された、非磁性の導電膜である。下地層ＢＦには、例えばアモルファス状態または十分に結晶化していない状態のＴａ膜またはＴａＮ膜などを用いることができる。これにより、データ記録層ＭＲが、トンネルバリア層ＴＢの結晶構造の影響を受けやすくして、トンネルバリア層ＴＢの結晶面に沿って、体心立方構造を有することができ、磁気トンネル接合のＭＲ（Magneto-Resistance）比を高くすることができる。

データ記録層ＭＲは、磁化の向きとしてデータを記録する層であり、下地層ＢＦを介して磁化固定層ＨＬ１，ＨＬ２の上に形成されている。データ記録層ＭＲは、磁気的にソフトであり、かつ、垂直磁気異方性を有するように構成されている。データ記録層ＭＲのうち、下地層ＢＦを介して磁化固定層ＨＬ１に接合する部分（以下、「磁化固定領域ＭＲ１」という。）の磁化は、磁化固定層ＨＬ１の磁化と同一方向に固定され、下地層ＢＦを介して磁化固定層ＨＬ２に接合する部分（以下、「磁化固定領域ＭＲ２」という。）の磁化は、磁化固定層ＨＬ２の磁化と同一方向に固定される。すなわち、本実施の形態１では、磁化固定領域ＭＲ１の磁化が＋Ｚ方向に固定され、磁化固定領域ＭＲ２の磁化が−Ｚ方向に固定される。

一方、データ記録層ＭＲのうち、磁化固定領域ＭＲ１と磁化固定領域ＭＲ２との間の部分（以下、「磁化自由領域ＲＭ」という。）の磁化は、＋Ｚ方向、−Ｚ方向の間で反転可能である。磁化自由領域ＲＭの磁化の向きが、データに対応づけられている。例えば磁化自由領域ＲＭの磁化が−Ｚ方向（下方向）である状態がデータ“１”、＋Ｚ方向（上方向）である状態がデータ“０”に対応づけられている。

データ記録層ＭＲは、Ｃｏと、Ｆｅと、Ｂと、を含有する。このようなＣｏと、Ｆｅと、Ｂと、を含有する強磁性膜が体心立方構造を有し、ＭｇＯ膜からなるトンネルバリア層ＴＢとエピタキシャルに接する構造の場合、磁気トンネル接合のＭＲ比を高くすることができる。言い換えれば、より好適には、データ記録層ＭＲは、（１００）配向した体心立方構造を有する結晶膜としてのＣｏＦｅＢ膜からなる。

トンネルバリア層ＴＢは、データ記録層ＭＲの上に形成された、薄い、非磁性の絶縁膜である。トンネルバリア層ＴＢは、ＭｇＯを含有する。このようなＭｇＯを含有する絶縁膜が岩塩構造を有する場合、すなわちＭｇおよびＯの各々について面心立方構造を有する場合、（１００）配向したＭｇＯ膜を容易に形成することができる。言い換えれば、より好適には、トンネルバリア層ＴＢは、（１００）配向した岩塩構造を有する結晶膜としてのＭｇＯ膜からなる。

データ参照層ＭＰは、固定された磁化を有する層であり、トンネルバリア層ＴＢの上面の一部を覆うように形成されている。データ参照層ＭＰは、第１強磁性層ＭＰ１と、非磁性層ＭＰｒと、第２強磁性層ＭＰ２と、を有している。第１強磁性層ＭＰ１および第２強磁性層ＭＰ２は、いずれも、磁気的にハードであり、かつ、垂直磁気異方性を有している。非磁性層ＭＰｒは、第１強磁性層ＭＰ１と第２強磁性層ＭＰ２とを反強磁性的に結合する非磁性の金属膜である。非磁性層ＭＰｒを挟むように第１強磁性層ＭＰ１と第２強磁性層ＭＰ２とを形成することにより、第１強磁性層ＭＰ１と第２強磁性層ＭＰ２との間の磁気的な結合力を高めることができ、データ参照層ＭＰの保磁力を高める効果を奏する。

第１強磁性層ＭＰ１と第２強磁性層ＭＰ２とを反強磁性的に結合することで、第１強磁性層ＭＰ１と第２強磁性層ＭＰ２の磁性は、互いに逆の方向に固定される。これにより、互いの層からの漏洩磁界がキャンセルされるので、データ参照層ＭＰからの漏洩磁界の影響を小さくすることができる。本実施の形態１では、第１強磁性層ＭＰ１の磁化は＋Ｚ方向（上方向）に固定され、第２強磁性層ＭＰ２の磁化は−Ｚ方向（上方向）に固定されている。

第１強磁性層ＭＰ１には、例えばＣｏＦｅＢ膜ＭＰ１ａと、極めて膜厚が薄いＴａ膜ＭＰ１ｂと、Ｃｏ／Ｐｔ積層膜ＭＰ１ｃと、が積層された積層体を用いることができる。Ｃｏ／Ｐｔ積層膜ＭＰ１ｃとは、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体を意味しており、垂直磁気異方性を有している。この積層体を第１強磁性層ＭＰ１として使用することで、第１強磁性層ＭＰ１に強い垂直磁気異方性を発現させると共に、ＭＲ比を向上することが可能になる。詳細には、ｂｃｃ（００１）配向のトンネルバリア層（ＭｇＯ膜）ＴＢの上にｂｃｃ（１００）配向のＣｏＦｅＢ膜ＭＰ１ａが形成された構造は、大きなＭＲ比を得るために好適である。

ただし、ＣｏＦｅＢ膜ＭＰ１ａは、面内磁気異方性を持ちやすい材料であり、これは、垂直磁気異方性を持つ強磁性層で磁気メモリセルＭＭ１を構成する上で問題になりえる。この問題を解決するために垂直磁気異方性を発現するｆｃｃ（１１１）配向のＣｏ／Ｐｔ積層膜ＭＰ１ｃが使用される。垂直磁気異方性を発現するＣｏ／Ｐｔ積層膜ＭＰ１ｃをＣｏＦｅＢ膜ＭＰ１ａと磁気的に結合させることで、ＣｏＦｅＢ膜ＭＰ１ａにも垂直磁気異方性を発現させることができる。

その一方で、ｆｃｃ（１１１）配向のＣｏ／Ｐｔ積層膜ＭＰ１ｃがＣｏＦｅＢ膜ＭＰ１ａに直接に接していると、製造工程においてデータ参照層ＭＰの成膜後に高温熱処理が行われた場合に、Ｃｏ／Ｐｔ積層膜ＭＰ１ｃの結晶構造がＣｏＦｅＢ膜ＭＰ１ａに影響を及ぼし、ＣｏＦｅＢ膜ＭＰ１ａに接するトンネルバリア層（ＭｇＯ膜）ＴＢもｂｃｃ構造をとることが困難となる。結果として、本来期待される高いＭＲ比が実現されなくなる。

Ｔａ膜ＭＰ１ｂは、ｂｃｃ（１００）配向のＣｏＦｅＢ膜ＭＰ１ａとｆｃｃ（１１１）配向のＣｏ／Ｐｔ積層膜ＭＰ１ｃとの間の結晶構造の連続性を遮断する役目を果たす。Ｔａ膜ＭＰ１ｂは、アモルファス相を持つ中間層として成長されるため、高温熱処理においてＣｏ／Ｐｔ積層膜ＭＰ１ｃからＣｏＦｅＢ膜ＭＰ１ａにｆｃｃ結晶配向が伝播することを防ぐ。これは、トンネルバリア層（ＭｇＯ膜）ＴＢとＣｏＦｅＢ膜ＭＰ１ａとが良好なｂｃｃ構造をとることを可能にし、ＭＲ比を有効に向上させる。

第２強磁性層ＭＰ２には、例えばＣｏ／Ｐｔ積層膜などを用いることができる。Ｃｏ／Ｐｔ積層膜とは、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体を意味しており、垂直磁気異方性を有している。非磁性層ＭＰｒには、例えばＲｕ膜などを用いることができる。

キャップ層ＣＬは、データ参照層ＭＰの上に形成された金属層であり、データ参照層ＭＰを保護する。キャップ層ＣＬには、例えば下層から順にＴａ膜、Ｐｔ膜、Ｒｕ膜、Ｐｔ膜、Ｒｕ膜およびＰｔ膜が積層された積層体（Ｔａ／Ｐｔ／Ｒｕ／Ｐｔ／Ｒｕ／Ｐｔ積層膜）を用いることができる。

磁気メモリセルＭＭ１では、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢは、同一形状で重なり、データ記録層ＭＲでは、その中央部に磁化自由領域ＲＭが位置し、磁化自由領域ＲＭを挟んで、その一方の側に磁化固定領域ＭＲ１が位置し、他方の側に磁化固定領域ＭＲ２が位置する。そして、平面視において、データ記録層ＭＲの磁化固定領域ＭＲ１は、磁化固定層ＨＬ１を内包し、データ記録層ＭＲの磁化固定領域ＭＲ２は、磁化固定層ＨＬ２を内包する。さらに、データ参照層ＭＰおよびキャップ層ＣＬは、同一形状で重なり、平面視において、データ記録層ＭＲの磁化自由領域ＲＭは、データ参照層ＭＰを内包している。従って、磁気メモリセリＭＭ１では、平面視において、磁化固定層ＨＬ１，ＨＬ２およびデータ参照層ＭＰは、データ記録層ＭＲまたはトンネルバリア層ＴＢに内包されている。

さらに、データ参照層ＭＰが形成されていないトンネルバリア層ＴＢの上面、並びにデータ参照層ＭＰおよびキャップ層ＣＬの側壁に接して、第１絶縁膜ＩＦ１が形成されている。第１絶縁膜ＩＦ１は、データ参照層ＭＰおよびキャップ層ＣＬを構成する金属膜などの酸化を防止するため、酸素を含まない絶縁膜が好ましく、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などを用いることができる。しかし、第１絶縁膜ＩＦ１は、下地層ＢＦ、トンネルバリア層ＴＢおよびデータ記録層ＭＲの側壁には、形成されていない。

さらに、データ参照層ＭＰが形成されていないトンネルバリア層ＴＢの上面の直上で、かつ、データ参照層ＭＰおよびキャップ層ＣＬの側壁の外側に、第２絶縁膜ＩＦ２が形成されている。第２絶縁膜ＩＦ２も、第１絶縁膜ＩＦ１と同様に、下地層ＢＦ、トンネルバリア層ＴＢおよびデータ記録層ＭＲの側壁には、形成されていない。第２絶縁膜ＩＦ２は、例えばＳｉＯ_２膜などを用いることができる。

さらに、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２も含めて、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを覆うように、第３絶縁膜ＩＦ３が形成されている。第３絶縁膜ＩＦ３は、例えばＳｉＯ_２膜などを用いることができる。そして、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２および第３絶縁膜ＩＦ３により、磁気メモリセルＭＭ１を覆う層間絶縁膜ＩＬ９が構成される。

層間絶縁膜ＩＬ９の上面には、層間絶縁膜ＩＬ９（第３絶縁膜ＩＦ３）を貫通してキャップ層ＣＬの上面に達するコンタクトホールＣＨが形成されている。コンタクトホールＣＨの内部には、コンタクトホールＣＨの内部に埋め込まれた導電膜からなるプラグＰＧ２が形成されている。さらに、プラグＰＧ２と電気的に接続する配線Ｍ６が、プラグＰＧ２上および層間絶縁膜ＩＬ９上に形成されている。

本実施の形態１による磁気メモリセルＭＭ１における各部位の膜厚は、例えば以下の通りである。磁化固定層ＨＬ１，ＨＬ２の膜厚は、例えば２０〜６０ｎｍ程度である。下地層ＢＦの膜厚は、例えば１〜５ｎｍ程度である。データ記録層ＭＲの膜厚は、例えば０．５〜２ｎｍ程度である。トンネルバリア層ＴＢの膜厚は、例えば１〜２ｎｍ程度である。データ参照層ＭＰの膜厚は、例えば１０〜２０ｎｍ程度である。キャップ層ＣＬの膜厚は、例えば２０〜７０ｎｍ程度である。

＜磁気メモリセルを搭載する半導体装置の構成＞
本実施の形態１による磁気メモリセルを搭載する半導体装置の構成について図２および図３を用いて説明する。図２は、本実施の形態１による磁気メモリセルを搭載した半導体装置を示す要部断面図である。図３は、本実施の形態１による磁気メモリセルを搭載した半導体装置の構成を示す回路図である。

図２に示すように、磁気メモリセルＭＭ１は、２つの選択用トランジスタＴＲ１，ＴＲ２の間に直列に接続されている。このような構成は、２Ｔ−１ＭＴＪ（2 Transistors-1 Magnetic Tunnel Junction）構成と称される。図３に示すように、磁気メモリセルＭＭ１は、３つの端子として、端子ａ、端子ｂおよび端子ｃを有する。端子ａは、選択用トランジスタＴＲ１を介してビット線ＢＬ１に接続されており、端子ｂは、選択用トランジスタＴＲ２を介してビット線ＢＬ２に接続されており、端子ｃは、接地電位線ＧＮＬに接続されている。端子ａは、磁化固定層ＨＬ１に対応し、端子ｂは、磁化固定層ＨＬ２に対応し、端子ｃは、データ参照層ＭＰに対応する。

また、選択用トランジスタＴＲ１，ＴＲ２のゲート電極は、それぞれワード線ＷＬに接続されている。このような磁気メモリセルＭＭ１が、一対のビット線ＢＬ１，ＢＬ２と、ワード線ＷＬとの交点に、複数配置され、メモリセルアレイを構成する。

また、図２に示すように、選択用トランジスタＴＲ１，ＴＲ２の各々は、半導体基板ＳＢの主面、すなわちｐ型ウェルＰＷの上面のうち、素子分離領域ＳＴで区画された領域に形成されている。選択用トランジスタＴＲ１，ＴＲ２の各々は、半導体基板ＳＢ、すなわちｐ型ウェルＰＷ上に、ゲート絶縁膜ＧＩを介して形成されたゲート電極ＧＥを有する。また、選択用トランジスタＴＲ１，ＴＲ２の各々は、平面視において、ゲート電極ＧＥの両側に位置する部分の半導体基板ＳＢの表層部、すなわちｐ型ウェルＰＷの表層部にそれぞれ設けられた２つの半導体領域ＳＤを有する。２つの半導体領域ＳＤのうち、一方がソース領域として機能し、他方がドレイン領域として機能する。ゲート電極ＧＥの側壁には、サイドウォール膜ＳＷが配置され、２つの半導体領域ＳＤの各々は、いわゆるＬＤＤ（Lightly Doped Drain）構造を有する。２つの半導体領域ＳＤの表層部には、拡散抵抗およびコンタクト抵抗などを低抵抗化する金属シリサイド膜ＳＬが形成されている。

選択用トランジスタＴＲ１，ＴＲ２の各々と、磁気メモリセルＭＭ１とは、例えばプラグＰＧ１、配線Ｍ１、ビア部Ｖ１、配線Ｍ２、ビア部Ｖ２、配線Ｍ３、ビア部Ｖ３、配線Ｍ４、ビア部Ｖ４、配線Ｍ５およびビア部Ｖ５を介して接続されている。プラグＰＧ１、配線Ｍ１、ビア部Ｖ１、配線Ｍ２、ビア部Ｖ２、配線Ｍ３、ビア部Ｖ３、配線Ｍ４、ビア部Ｖ４、配線Ｍ５およびビア部Ｖ５は、層間絶縁膜ＩＬ１〜ＩＬ７中に、それぞれ形成されている。

具体的には、選択用トランジスタＴＲ１の２つの半導体領域ＳＤのうち、一方の半導体領域ＳＤは、例えばプラグＰＧ１、配線Ｍ１、ビア部Ｖ１、配線Ｍ２、ビア部Ｖ２、配線Ｍ３、ビア部Ｖ３、配線Ｍ４、ビア部Ｖ４、配線Ｍ５およびビア部Ｖ５を介して、磁気メモリセルＭＭ１の磁化固定層ＨＬ１に接続されている。また、選択用トランジスタＴＲ２の２つの半導体領域ＳＤのうち、一方の半導体領域ＳＤは、例えばプラグＰＧ１、配線Ｍ１、ビア部Ｖ１、配線Ｍ２、ビア部Ｖ２、配線Ｍ３、ビア部Ｖ３、配線Ｍ４、ビア部Ｖ４、配線Ｍ５およびビア部Ｖ５を介して、磁気メモリセルＭＭ１の磁化固定層ＨＬ２に接続されている。図２では、ビア部Ｖ５上に磁気メモリセルＭＭ１が配置された例を示しているが、磁気メモリセルＭＭ１の配置はビア部Ｖ５上に限定するものではなく、プラグ上、各配線上、各ビア部上に配置されてもよい。

また、選択用トランジスタＴＲ１の２つの半導体領域ＳＤのうち、他方の半導体領域ＳＤは、例えばプラグＰＧ１を介して、ビット線ＢＬ１となる配線Ｍ１と接続され、選択用トランジスタＴＲ２の２つの半導体領域ＳＤのうち、他方の半導体領域ＳＤは、例えばプラグＰＧ１を介して、ビット線ＢＬ２となる配線Ｍ１と接続されている。

磁化固定層ＨＬ１は、層間絶縁膜ＩＬ７に埋め込まれた一のビア部Ｖ５上に形成されており、このビア部Ｖ５と電気的に接続されている。磁化固定層ＨＬ２は、層間絶縁膜ＩＬ７に埋め込まれた他のビア部Ｖ５上に形成されており、このビア部Ｖ５と電気的に接続されている。層間絶縁膜ＩＬ７上には、ビア部Ｖ５を覆うように、層間絶縁膜ＩＬ８が形成されているが、層間絶縁膜ＩＬ８の上面は平坦化されており、平坦化された層間絶縁膜ＩＬ８の上面から、磁化固定層ＨＬ１，ＨＬ２の各々が露出している。

さらに、層間絶縁膜ＩＬ８上には、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰ（第１強磁性層ＭＰ１、非磁性層ＭＰｒおよび第２強磁性層ＭＰ２）およびキャップ層ＣＬなどからなる磁気メモリセルＭＭ１が形成されている。そして、これらを覆うように、層間絶縁膜ＩＬ９が形成されている。層間絶縁膜ＩＬ９には、層間絶縁膜ＩＬ９を貫通してキャップ層ＣＬの上面に達するコンタクトホールＣＨが形成されている。コンタクトホールＣＨの内部には、コンタクトホールＣＨの内部に埋め込まれた導電膜からなるプラグＰＧ２が形成されている。さらに、プラグＰＧ２上には配線Ｍ６が形成され、配線Ｍ６上には配線Ｍ７が形成されている。

＜磁気メモリセルの動作＞
本実施の形態１による磁気メモリセルの動作について、図４（ａ）、（ｂ）および（ｃ）を用いて説明する。図４（ａ）は、本実施の形態１による磁気メモリセルへのデータ“１”の書き込み動作を説明する磁気メモリセルの模式図である。図４（ｂ）は、本実施の形態１による磁気メモリセルへのデータ“０”の書き込み動作を説明する磁気メモリセルの模式図である。図４（ｃ）は、本実施の形態１による磁気メモリセルからのデータ読み出し動作を説明する磁気メモリセルの模式図である。

図１に示した磁気メモリセルＭＭ１では、データ記録層ＭＲの磁化自由領域ＲＭと、トンネルバリア層ＴＢと、データ参照層ＭＰの第１強磁性層ＭＰ１と、が磁気トンネル接合を構成している。磁気トンネル接合の抵抗値は、磁化自由領域ＲＭと第１強磁性層ＭＰ１の磁化の相対方向に応じて変化する。磁化自由領域ＲＭが第１強磁性層ＭＰ１と同じ＋Ｚ方向（上方向）に向けられると、磁気トンネル接合の抵抗は相対的に小さくなる。一方、磁化自由領域ＲＭが第１強磁性層ＭＰ１と反対の−Ｚ方向（下方向）に向けられると、磁気トンネル接合の抵抗は相対的に大きくなる。

磁気メモリセリＭＭ１へのデータの書き込みは、磁化自由領域ＲＭを通過する書き込み電流を磁化固定領域ＭＲ１，ＭＲ２の間で流すことで行われる。例えば磁化自由領域ＲＭの磁化が−Ｚ方向（下方向）である状態がデータ“１”、＋Ｚ方向（上方向）である状態がデータ“０”に対応づけられている場合を考える。この場合、図４（ａ）に示すように、データ“１”を書き込むには、磁化固定領域ＭＲ１から磁化自由領域ＲＭを介して磁化固定領域ＭＲ２に書き込み電流Ｉｗが流される。これにより、磁化固定領域ＭＲ２から磁化自由領域ＲＭにスピン偏極電子が注入され、このスピン偏極電子によって磁壁ＭＷが磁化固定領域ＭＲ１と磁化自由領域ＲＭとの境界に移動し、磁化自由領域ＲＭの磁化が磁化固定領域ＭＲ２と同一方向、すなわち、−Ｚ方向に向けられる。これにより、データ“１”が書き込まれる。

一方、図４（ｂ）に示すように、データ“０”を書き込むには、磁化固定領域ＭＲ２から磁化自由領域ＲＭを介して磁化固定領域ＭＲ１に書き込み電流Ｉｗが注入される。これにより、磁化固定領域ＭＲ２から磁化自由領域ＲＭにスピン偏極電子が注入され、このスピン偏極電子によって磁壁ＭＷが磁化固定領域ＭＲ２と磁化自由領域ＲＭとの境界に移動し、磁化自由領域ＲＭの磁化が磁化固定領域ＭＲ１と同一方向、すなわち、＋Ｚ方向に向けられる。これにより、データ“０”が書き込まれる。書き込み電流Ｉｗは、例えば磁化固定層ＨＬ１，ＨＬ２の間に電圧を加えることで流すことができる。

一方、磁気メモリセルＭＭ１からのデータ読み出しは、図４（ｃ）に示すように、磁化自由領域ＲＭと、トンネルバリア層ＴＢと、第１強磁性層ＭＰ１と、で構成されている磁気トンネル接合に、読み出し電流Ｉｒを流すことで行われる。磁気トンネル接合の抵抗値は、磁化自由領域ＲＭと第１強磁性層ＭＰ１の磁化の相対方向、すなわち、磁気メモリセルＭＭ１に書き込まれているデータに応じて変化するので、磁気トンネル接合の抵抗値の変化を検知することで磁気メモリセルＭＭ１に書き込まれているデータを判別することができる。例えば磁化固定層ＨＬ１，ＨＬ２を接地すると共にキャップ層ＣＬに所定電圧を印加し、この時に流れる読み出し電流Ｉｒの大きさを検知することで、磁気メモリセルＭＭ１に書き込まれているデータを判別してもよい。また、キャップ層ＣＬに接続されている配線（読み出し配線）を通じて一定の読み出し電流Ｉｒを流し、配線の電位を検知することで磁気メモリセルＭＭ１に書き込まれているデータを判別してもよい。

＜半導体装置の製造方法＞
本実施の形態１による磁気メモリセルの製造方法について、図５〜図１２を用いて工程順に説明する。図５は、本実施の形態１による半導体装置の製造工程の一部を示すプロセスフロー図である。図６は、本実施の形態１による半導体装置の製造工程を示す要部断面図である。図７〜図１０の各（ａ）および（ｂ）はそれぞれ、本実施の形態１による半導体装置の製造工程を示す要部断面図および要部平面図である。図１１および図１２は、本実施の形態１による半導体装置の製造工程を示す要部断面図である。図７〜図１２では、磁気メモリセルが形成された領域の拡大図を示す。

まず、図６に示すように、半導体基板ＳＢの主面に、２つの選択用トランジスタＴＲ１，ＴＲ２を形成し、さらに、選択用トランジスタＴＲ１，ＴＲ２の上方に、複数の配線Ｍ１〜Ｍ５を形成する（図５のステップＳ１１）。これらの形成方法に制限はないが、例えば、以下の工程により形成することができる。

まず、半導体基板ＳＢを準備し、その主面に素子分離領域ＳＴを形成する。この素子分離領域ＳＴにより活性領域が区画され、この活性領域に、選択用トランジスタＴＲ１，ＴＲ２が形成される。ここでは、ｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を例に説明するが、半導体素子として、導電型を逆にしたｐチャネル型のＭＩＳＦＥＴを形成してもよく、また、ｎチャネル型のＭＩＳＦＥＴとｐチャネル型のＭＩＳＦＥＴの両方を形成してもよい。

次に、半導体基板ＳＢの活性領域にｐ型ウェルＰＷを形成した後、半導体基板ＳＢの主面上にゲート絶縁膜ＧＩを介してゲート電極ＧＥを形成する。続いて、イオン注入により低不純物濃度のｎ⁻型半導体領域を形成した後、ゲート電極ＧＥの側壁にサイドウォール膜ＳＷを形成し、さらに。イオン注入により高不純物濃度のｎ^＋型半導体領域を形成する。これにより、ソース領域またはドレイン領域として機能するＬＤＤ構造の半導体領域ＳＤを形成する。

以上の工程により、半導体基板ＳＢの主面に、選択用トランジスタＴＲ１，ＴＲ２を形成することができる。

次に、半導体基板ＳＢの主面上に、層間絶縁膜ＩＬ１を形成した後、層間絶縁膜ＩＬ１中にプラグＰＧ１を形成する。続いて、シングルダマシン法により、第１層目の配線Ｍ１を形成する。その後は、シングルダマシン法またはデュアルダマシン法により、第２層目の配線Ｍ２とビア部Ｖ１、第３層目の配線Ｍ３とビア部Ｖ２、第４層目の配線Ｍ４とビア部Ｖ３および第５層目の配線Ｍ５とビア部Ｖ４を形成する。図６には、デュアルダマシン法により形成された配線Ｍ２，Ｍ３，Ｍ４，Ｍ５を例示している。続いて、シングルダマシン法により、ビア部Ｖ５を形成する。配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、例えばＣｕを主導電材料とするが、これに限定されず、必要に応じて種々選択することができる。

以上の工程により、半導体基板ＳＢの主面に、配線Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５を形成することができる。

次に、ビア部Ｖ５が埋め込まれた層間絶縁膜ＩＬ７上に、磁気メモリセルＭＭ１を形成する。

まず、図７（ａ）および（ｂ）に示すように、磁化固定層ＨＬ１，ＨＬ２を形成する（図５のステップＳ１２ａ〜Ｓ１２ｄ）。

例えばビア部Ｖ５が埋め込まれた層間絶縁膜ＩＬ７上に、磁化固定層ＨＬ１用の下層の金属膜ＨＬｂ、強磁性膜ＨＬａおよび上層の金属膜ＨＬｂをスパッタリング法などにより順次堆積する。強磁性膜ＨＬａは、例えばＣｏ／Ｐｔ積層膜などであり、上層および下層の金属膜ＨＬｂは、例えばＴａ膜またはＴａＮ膜などである。Ｃｏ／Ｐｔ積層膜は、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体である。続いて、これら積層膜をパターニングすることにより、磁化固定層ＨＬ１を形成する。磁化固定層ＨＬ１の厚さは、例えば２０〜６０ｎｍ程度である。

さらに、上記磁化固定層ＨＬ１と同様にして、層間絶縁膜ＩＬ７上に、磁化固定層ＨＬ２用の下層の金属膜ＨＬｂ、強磁性膜ＨＬａおよび上層の金属膜ＨＬｂをスパッタリング法などにより順次堆積する。強磁性膜ＨＬａは、例えばＣｏ／Ｐｔ積層膜などであり、上層および下層の金属膜ＨＬｂは、例えばＴａ膜またはＴａＮ膜などである。Ｃｏ／Ｐｔ積層膜は、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体である。続いて、これら積層膜をパターニングすることにより、磁化固定層ＨＬ２を形成する。磁化固定層ＨＬ２の厚さは、例えば２０〜６０ｎｍ程度である。

磁化固定層ＨＬ１，ＨＬ２はそれぞれ、互いに離間したビア部Ｖ５上に形成される。磁化固定層ＨＬ１と電気的に接続されるビア部Ｖ５は、選択用トランジスタＴＲ１の半導体領域ＳＤの一方と電気的に接続される（図６参照）。また、磁化固定層ＨＬ２と電気的に接続されるビア部Ｖ５は、選択用トランジスタＴＲ２の半導体領域ＳＤの一方と電気的に接続される（図６参照）。

次に、磁化固定層ＨＬ１，ＨＬ２上に、層間絶縁膜ＩＬ８を形成する。例えば磁化固定層ＨＬ１，ＨＬ２および層間絶縁膜ＩＬ７上に、層間絶縁膜ＩＬ８としてＳｉ_３Ｎ_４膜などの絶縁膜をＣＶＤ（Chemical Vapor Deposition）法などにより堆積する。その後、ＣＭＰ（Chemical Mechanical Polishing）法またはエッチバック法などを用いて、層間絶縁膜ＩＬ８の表面を、磁化固定層ＨＬ１，ＨＬ２の表面が露出するまで除去する。これにより、層間絶縁膜ＩＬ８中に磁化固定層ＨＬ１，ＨＬ２が埋め込まれ、磁化固定層ＨＬ１，ＨＬ２の上面が層間絶縁膜ＩＬ８の上面から露出する。

次に、下地層ＢＦを形成する（図５のステップＳ１３）。

磁化固定層ＨＬ１，ＨＬ２が埋め込まれた層間絶縁膜ＩＬ８上に、下地層ＢＦを形成する。下地層ＢＦは、非磁性の導電膜であり、例えばアモルファス状態または十分に結晶化していない状態のＴａ膜またはＴａＮ膜などである。下地層ＢＦの厚さは、例えば１〜５ｎｍ程度である。

次に、データ記録層ＭＲを形成する（図５のステップＳ１４）。

下地層ＢＦ上に、データ記録層ＭＲをスパッタリング法などにより堆積する。データ記録層ＭＲは、例えばＣｏＦｅＢ膜などである。ステップＳ１３において形成された下地層ＢＦは、アモルファス状態または十分に結晶化していない状態である。そのため、ステップＳ１４において下地層ＢＦ上に形成されるデータ記録層ＭＲは、下地層ＢＦの結晶構造の影響を受けにくく、例えばアモルファス状態または十分に結晶化していない状態である。データ記録層ＭＲの厚さは、例えば０．５〜２ｎｍ程度である。

次に、トンネルバリア層ＴＢを形成する（図５のステップＳ１５）。

データ記録層ＭＲ上に、非磁性の絶縁膜をスパッタリング法などにより堆積する。トンネルバリア層ＴＢは、例えばＭｇＯ膜などである。ＭｇＯ膜をＲＦスパッタリング法で成膜してもよく、Ｍｇをスパッタリング法で成膜した後にＭｇ表面を酸化することによって、ＭｇＯ膜を形成してもよい。このＭｇの成膜と酸化は複数回繰り返して形成してもよい。また、このＭｇの成膜と酸化は別チャンバ（処理室）でおこなってもよく、同一チャンバでおこなってもよい。トンネルバリア層ＴＢの厚さは、例えば１〜２ｎｍ程度である。

次に、データ参照層ＭＰを形成する（図５のステップＳ１６）。

トンネルバリア層ＴＢ上に、例えば第１強磁性層ＭＰ１、非磁性層ＭＰｒおよび第２強磁性層ＭＰ２をスパッタリング法などにより順次堆積する。第１強磁性層ＭＰ１は、例えばＣｏＦｅＢ膜ＭＰ１ａ、Ｔａ膜ＭＰ１ｂおよびＣｏ／Ｐ積層膜ＭＰ１ｃなどから構成される。非磁性層ＭＰｒは、例えばＲｕ膜などである。第２強磁性層ＭＰ２は、例えばＣｏ／Ｐｔ積層膜などである。Ｃｏ／Ｐｔ積層膜は、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体である。

次に、キャップ層ＣＬを形成する（図５のステップＳ１７）。

データ参照層ＭＰ上に、例えば非磁性の導電膜をスパッタリング法などにより堆積する。キャップ層ＣＬは、例えば下層から順にＰｔ膜、Ｒｕ膜、Ｐｔ膜、Ｒｕ膜、Ｐｔ膜およびＴａ膜が積層された積層体である。

次に、ハードマスクＨＭを形成する（図５のステップＳ１８）。

キャップ層ＣＬ上に、データ参照層ＭＰおよびキャップ層ＣＬをパターニングするためのハードマスクＨＭを形成する。ハードマスクＨＭは、例えばＳｉ_３Ｎ_４膜ＨＭ１およびＳｉＯ_２膜ＨＭ２を順次堆積した積層膜からなる。Ｓｉ_３Ｎ_４膜ＨＭ１の厚さは、例えば３０ｎｍ程度であり、ＳｉＯ_２膜ＨＭ２の厚さは、例えば１５０ｎｍ程度である。

次に、図８（ａ）および（ｂ）に示すように、データ参照層ＭＰおよびキャップ層ＣＬをパターニングする（図５のステップＳ１９）。

ハードマスクＨＭを用いて、キャップ層ＣＬおよびデータ参照層ＭＰを順次エッチングして、平面視において、磁化固定層ＨＬ１と磁化固定層ＨＬ２との間に残るように、データ参照層ＭＰおよびキャップ層ＣＬをパターニングする。その後、ハードマスクＨＭは除去する。これにより、データ記録層ＭＲと、トンネルバリア層ＴＢと、データ参照層ＭＰの第１強磁性層ＭＰ１と、から構成される磁気トンネル接合が形成される。

次に、図９（ａ）および（ｂ）に示すように、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２を形成する（図５のステップＳ２０）。

データ参照層ＭＰおよびキャップ層ＣＬを覆うように、トンネルバリア層ＴＢ上に、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２をプラズマＣＶＤ法などにより順次堆積する。第１絶縁膜ＩＦ１は、データ参照膜ＭＰおよびキャップ層ＣＬを構成する金属膜などの酸化を防止するため、酸素を含まない絶縁膜が好ましく、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などであり、その膜厚は、例えば３０ｎｍ程度である。第２絶縁膜ＩＦ２は、例えばＳｉＯ_２膜などであり、その膜厚は、例えば２５０ｎｍ程度である。

次に、第２絶縁膜ＩＦ２上に、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングするためのレジストマスクＲＰを形成する（図５のステップＳ２１）。

次に、図１０（ａ）および（ｂ）に示すように、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする（図５のステップＳ２２）。

レジストマスクＲＰを用いて、第２絶縁膜ＩＦ２、第１絶縁膜ＩＦ１、トンネルバリア層ＴＢ、データ記録層ＭＲおよび下地層ＢＦを順次エッチングして、平面視において、磁化固定層ＨＬ１，ＨＬ２、キャップ層ＣＬおよびデータ参照層ＭＰを内包するように、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする。

この際、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁は露出する。しかし、前述の比較例とは異なり、データ参照層ＭＰおよびキャップ層ＣＬの側壁は、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２により覆われているので、これらを構成する金属物質、例えばＰｔ、Ｒｕ、Ｔａなどが下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁に付着しない。従って、トンネルバリア層ＴＢの上面および側壁を介したデータ参照層ＭＰとデータ記録層ＭＲとの間のリークパスが形成されないので、磁気トンネル接合のショート不良を抑制することができる。

その後、レジストマスクＲＰは除去する。これにより、磁気メモリセルＭＭ１が形成される。

次に、ＣＭＰ法またはエッチバック法などを用いて、第２絶縁膜ＩＦ２の上面を、キャップ層ＣＬの上面上の第１絶縁膜ＩＦ１が露出するまで除去する。さらに、ＣＭＰ法またはエッチバック法などを用いて、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２の上面を、キャップ層ＣＬの上面が露出するまで除去する。これにより、データ参照層ＭＰが形成されていないトンネルバリア層ＴＢの上面、並びにデータ参照層ＭＰおよびキャップ層ＣＬの側壁に接して、第１絶縁膜ＩＦ１が形成され、データ参照層ＭＰが形成されていないトンネルバリア層ＴＢの上面の直上で、かつ、データ参照層ＭＰおよびキャップ層ＣＬの側壁の外側に、第１絶縁膜ＩＦ１を介して第２絶縁膜ＩＦ２が形成される。

次に、図１１に示すように、第３絶縁膜ＩＦ３を形成する（図５のステップＳ２３）。

第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２も含めて、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを覆うように、第３絶縁膜ＩＦ３をプラズマＣＶＤ法などにより堆積する。第３絶縁膜ＩＦ３は、例えばＳｉＯ_２膜などであり、その膜厚は、例えば５４０ｎｍ程度である。続いて、第３絶縁膜ＩＦ３の上面をＣＭＰ法などにより、平坦化する。これにより、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２および第３絶縁膜ＩＦ３からなる層間絶縁膜ＩＬ９が形成される。

次に、図１２に示すように、プラグＰＧ２を形成する（図５のステップＳ２４）。

層間絶縁膜ＩＬ９（第３絶縁膜ＩＦ３）を貫通して、キャップ層ＣＬの上面に達するコンタクトホールＣＨを形成し、コンタクトホールＣＨの内部を埋め込むように、導電膜を形成する。これにより、コンタクトホールＣＨの内部に埋め込まれた導電膜からなるプラグＰＧ２を形成する。

その後、図示は省略するが、層間絶縁膜ＩＬ９上に、配線を形成する。以上の工程により、図２に示したように、選択用トランジスタＴＲ１，ＴＲ２と、配線Ｍ１〜Ｍ７と、磁気メモリセルＭＭ１と、を形成することができる。

図１３は、本実施の形態１による磁気メモリセルおよび本発明者が検討した比較例による磁気メモリセルのショート不良率を示すグラフ図である。

図１３に示すように、比較例による磁気メモリセルでは、ショート不良率が２７％である。しかし、本実施の形態１による磁気メモリセルでは、ショート不良率は０％であり、本実施の形態１により、著しく磁気メモリセルのショート不良率は低減する。

このように、本実施の形態１では、まず、データ参照層ＭＰおよびキャップ層ＣＬをパターニングする。そして、これらの側壁に第１絶縁膜ＩＦ１を形成した後に、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする。従って、トンネルバリア層ＴＢの側壁に、データ参照層ＭＰおよびキャップ層ＣＬを構成する金属物質が付着することを防止できるので、トンネルバリア層ＴＢの上面および側壁を介したデータ参照層ＭＰとデータ記録層ＭＲとの間のリークパスが形成されず、磁気トンネル接合のショート不良を抑制することができる。

（実施の形態２）
本実施の形態２による磁気メモリセルを搭載する半導体装置は、前述の実施の形態１とほぼ同様であるが、磁気メモリセルを覆う層間絶縁膜の構成および製造方法が前述の実施の形態１と相違する。

＜半導体装置の構成＞
本実施の形態２による磁気メモリセルの構成について、図１４を用いて説明する。図１４は、本実施の形態２による磁気メモリセルを搭載した半導体装置を示す要部断面図である。本実施の形態２による磁気メモリセルの構成は、前述の実施の形態１による磁気メモリセルの構成と、ほぼ同様の構成をしているため、相違点を中心に説明し、その他の構成については説明を省略する。

前述の実施の形態１では、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁は、例えばＳｉＯ_２膜などからなる第３絶縁膜ＩＦ３と接している（図１参照）。

しかし、本実施の形態２では、図１４に示すように、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁は、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などからなる酸素を含まない第４絶縁膜ＩＦ４と接しており、この第４絶縁膜ＩＦ４を介して、例えばＳｉＯ_２膜などからなる第３絶縁膜ＩＦ３が、磁気メモリセルＭＭ１の全体を被覆している。

このように、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁を、酸素を含まない第４絶縁膜ＩＦ４で覆うことにより、第３絶縁膜ＩＦ３に、酸素を含む膜、例えばＳｉＯ_２膜などを用いても、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁からの酸化などを防止することができる。

＜半導体装置の製造方法＞
本実施の形態２による磁気メモリセルの製造方法について、図１５〜図１７を用いて工程順に説明する。図１５は、本実施の形態２による半導体装置の製造工程の一部を示すプロセスフロー図である。図１６および図１７は、本実施の形態２による半導体装置の製造工程を示す要部断面図である。図１６および図１７では、磁気メモリセルが形成された領域の拡大図を示す。なお、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングするまでの製造過程は、前述した実施の形態１と同様であるためその説明を省略する（図５のステップＳ１１〜ステップＳ２２、図８〜図１０参照）。

図１０（ａ）および（ｂ）に示したように、磁気メモリセルＭＭ１を形成し、さらに、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２を形成する（図１５のステップＳ２０）。

前述の実施の形態１において説明したように、ステップＳ２１では、トンネルバリア層ＴＢの側壁は露出する。しかし、前述の比較例とは異なり、データ参照層ＭＰおよびキャップ層ＣＬの側壁は、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２に覆われているので、これらを構成する金属物質、例えばＰｔ、Ｒｕ、Ｔａなどが下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁に付着することを防止できる。従って、トンネルバリア層ＴＢの側壁を介したデータ参照層ＭＰとデータ記録層ＭＲとの間のリークパスが形成されないので、磁気トンネル接合のショート不良を抑制することができる。

次に、図１６に示すように、第４絶縁膜ＩＦ４および第３絶縁膜ＩＦ３を順次形成する（図１５のステップＳ２３Ａ）。

第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２も含めて、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを覆うように、第４絶縁膜ＩＦ４および第３絶縁膜ＩＦ３をプラズマＣＶＤ法などにより順次堆積する。第４絶縁膜ＩＦ４は、酸素を含まない膜、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などであり、その膜厚は、例えば３０ｎｍ程度である。また、第３絶縁膜ＩＦ３は、例えばＳｉＯ_２膜などであり、その膜厚は、例えば５４０ｎｍ程度である。続いて、第３絶縁膜ＩＦ３の上面をＣＭＰ法などにより、平坦化する。これにより、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２、第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４からなる層間絶縁膜ＩＬ９が形成される。

前述の実施の形態１では、第４絶縁膜ＩＦ４を形成せずに、第３絶縁膜ＩＦ３のみを形成したが、この場合、第３絶縁膜ＩＦ３が、例えば酸素を含むＳｉＯ_２膜などからなると、露出しているデータ記録層ＭＲまたは下地層ＢＦが酸化されることが懸念される。そこで、第３絶縁膜ＩＦ３を形成する前に、酸素を含まない第４絶縁膜ＩＦ４を形成する。

次に、図１７に示すように、プラグＰＧ２を形成する（図１５のステップＳ２４）。

層間絶縁膜ＩＬ９（第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４）を貫通して、キャップ層ＣＬの上面に達するコンタクトホールＣＨを形成し、コンタクトホールＣＨの内部を埋め込むように、導電膜を形成する。これにより、コンタクトホールＣＨの内部に埋め込まれた導電膜からなるプラグＰＧ２を形成する。

その後、図示は省略するが、層間絶縁膜ＩＬ９上に、配線を形成する。以上の工程により、図１４に示したように、選択用トランジスタＴＲ１，ＴＲ２と、配線Ｍ１〜Ｍ７と、磁気メモリセルＭＭ１と、を形成することができる。

このように、本実施の形態２では、前述の実施の形態１の効果に加えて、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢの側壁からの酸化などを抑制することができるので、さらに、磁気メモリセルＭＭ１の信頼性を向上させることができる。

（実施の形態３）
本実施の形態３による磁気メモリセルを搭載する半導体装置は、前述の実施の形態２とほぼ同様であるが、磁気メモリセルを覆う層間絶縁膜の製造方法が前述の実施の形態２と相違する。

＜半導体装置の製造方法＞
本実施の形態３による磁気メモリセルの製造方法について、図１８〜図２２を用いて工程順に説明する。図１８は、本実施の形態３による半導体装置の製造工程の一部を示すプロセスフロー図である。図１９〜図２２は、本実施の形態３による半導体装置の製造工程を示す要部断面図である。図１９〜図２２では、磁気メモリセルが形成された領域の拡大図を示す。なお、データ参照層ＭＰおよびキャップ層ＣＬをパターニングするまでの製造過程は、前述した実施の形態１と同様であるためその説明を省略する（図５のステップＳ１１〜ステップＳ１９、図７および図８参照）。

図８（ａ）および（ｂ）に示したように、データ参照層ＭＰおよびキャップ層ＣＬをパターニングする（図１８のステップＳ１９）。

次に、図１９に示すように、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２を順次形成する（図１８のステップＳ２０）。

データ参照層ＭＰおよびキャップ層ＣＬを覆うように、トンネルバリア層ＴＢ上に、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２をプラズマＣＶＤ法などにより順次堆積する。第１絶縁膜ＩＦ１は、データ参照膜ＭＰおよびキャップ層ＣＬを構成する金属膜などの酸化を防止するため、酸素を含まない絶縁膜が好ましく、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などであり、その膜厚は、例えば３０ｎｍ程度である。第２絶縁膜ＩＦ２は、例えばＳｉＯ_２膜などであり、その膜厚は、例えば２５０ｎｍ程度である。

次に、図２０に示すように、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする（図１８のステップＳ２２）。

前述の実施の形態２では、この第２絶縁膜ＩＦ２を、レジストマスクＲＰを用いたエッチングにより形成した（図１５のステップＳ２１）。しかし、本実施の形態３では、レジストマスクを用いずに、第２絶縁膜ＩＦ２を加工する。例えば第１絶縁膜ＩＦ１をエッチングストッパとして、異方性ドライエッチング法を用いた全面エッチバックにより、第２絶縁膜ＩＦ２を加工する。そして、サイドウォール形状に加工された第２絶縁膜ＩＦ２をマスクとして、さらに、第１絶縁膜ＩＦ１、トンネルバリア層ＴＢ、データ記録層ＭＲおよび下地層ＢＦを順次エッチングすることにより、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする。本実施の形態３では、レジストマスクを形成する必要がないので、製造ＴＡＴの短縮および製造コストの低減を図ることができる。

なお、本実施の形態３では、一度の全面エッチバックにより、第２絶縁膜ＩＦ２を加工したが、これに限定されるものではない。例えば第１絶縁膜ＩＦ１上に、下層の絶縁膜を成膜し、これを途中までエッチバックにより加工する。続いて、被覆性の悪い上層の絶縁膜を被覆した後、再度上層の絶縁膜および下層の絶縁膜をエッチバックにより加工してもよい。これにより、エッチバックにより加工するところと、残すところとの被覆率の差を広げることができる。

次に、図２１に示すように、酸素を含まない第４絶縁膜ＩＦ４、および第３絶縁膜ＩＦ３を順次形成する（図１８のステップＳ２３Ａ）。

第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２も含めて、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを覆うように、第４絶縁膜ＩＦ４および第３絶縁膜ＩＦ３をプラズマＣＶＤ法などにより順次堆積する。第４絶縁膜ＩＦ４は、酸素を含まない膜、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などであり、その膜厚は、例えば３０ｎｍ程度である。また、第３絶縁膜ＩＦ３は、例えばＳｉＯ_２膜などであり、その膜厚は、例えば５４０ｎｍ程度である。続いて、第３絶縁膜ＩＦ３の上面をＣＭＰ法などにより、平坦化する。これにより、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２、第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４からなる層間絶縁膜ＩＬ９が形成される。

前述の実施の形態１では、第４絶縁膜ＩＦ４を形成せずに、第３絶縁膜ＩＦ３のみを形成したが、この場合、第３絶縁膜ＩＦ３が、例えば酸素を含むＳｉＯ_２膜からなると、露出しているデータ記録層ＭＲまたは下地層ＢＦが酸化されることが懸念される。そこで、第３絶縁膜ＩＦ３を形成する前に、酸素を含まない第４絶縁膜ＩＦ４を形成する。

次に、図２２に示すように、プラグＰＧ２を形成する（図１８のステップＳ２４）。

層間絶縁膜ＩＬ９（第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４）を貫通して、キャップ層ＣＬの上面に達するコンタクトホールＣＨを形成し、コンタクトホールＣＨの内部を埋め込むように、導電膜を形成する。これにより、コンタクトホールＣＨの内部に埋め込まれた導電膜からなるプラグＰＧ２を形成する。

その後、図示は省略するが、層間絶縁膜ＩＬ９上に、配線を形成する。以上の工程により、選択用トランジスタＴＲ１，ＴＲ２と、配線Ｍ１〜Ｍ７と、磁気メモリセルＭＭ１と、を形成することができる。

このように、本実施の形態３では、前述の実施の形態１の効果に加えて、データ記録層ＭＲなどの酸化を抑制することができるので、さらに、磁気メモリセルＭＭ１の信頼性を向上させることができる。また、前述の実施の形態２の効果に加えて、製造ＴＡＴの短縮および製造コストの低減を図ることができる。

（実施の形態４）
前述の実施の形態１、２および３では、磁壁移動型ＭＲＡＭへの適用例について説明した。これに対して、本実施の形態４では、スピントランスファートルク（Spin Transfer Torque：ＳＴＴ）を用いたＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）への適用例について説明する。

＜磁気メモリセルの構成＞
本実施の形態４による磁気メモリセルの構成について、図２３を用いて説明する。図２３は、本実施の形態４による磁気メモリセルを示す要部断面図である。

図２３に示すように、磁気メモリセルＭＭ２は、下部電極層ＢＥと、下地層ＢＦと、データ記録層ＭＲと、トンネルバリア層ＴＢと、データ参照層ＭＰと、キャップ層ＣＬと、を有する。本実施の形態４では、データ記録層（磁性体層）ＭＲと、トンネルバリア層（絶縁層）ＴＢと、データ参照層（磁性体層）ＭＰと、により磁気トンネル接合が形成されている。

下部電極層ＢＥは、層間絶縁膜ＩＬ７に埋め込まれたビア部Ｖ５上に形成されており、ビア部Ｖ５と電気的に接続されている。下部電極層ＢＥは、導電膜からなる。下部電極層ＢＥには、例えばＴａ膜、ＴａＮ膜、Ｒｕ膜、Ｐｔ膜、Ｔｉ膜またはＴｉＮ膜などの導電膜を用いることができる。あるいは、下部電極層ＢＥとして、Ｔａ膜と、Ｒｕ膜と、Ｔａ膜と、の積層膜からなる導電膜を用いてもよい。

下地層ＢＦは、データ記録層ＭＲと下部電極層ＢＥとの間に形成されている。下地層ＢＦは、非磁性の導電膜である。本実施の形態４における下地層ＢＦも、前述の実施の形態１による下地層ＢＦとほぼ同様である。

データ記録層ＭＲおよびデータ参照層ＭＰは、強磁性膜であり、複数の強磁性層からなるものでもよい。

データ記録層ＭＲおよびデータ参照層ＭＰの各々は、垂直磁気異方性を有する。すなわち、データ記録層ＭＲおよびデータ参照層ＭＰの各々の磁化の向きは、各々の膜厚方向に平行な方向であり、各々の上面に垂直な方向である。

本実施の形態４におけるデータ記録層ＭＲおよびデータ参照層ＭＰも、前述の実施の形態１におけるデータ記録層ＭＲおよびデータ参照層ＭＰとそれぞれほぼ同様である。従って、本実施の形態４においても、前述の実施の形態１と同様に、データ記録層ＭＲおよびデータ参照層ＭＰの各々は、Ｃｏと、Ｆｅと、Ｂと、を含有する。このようなＣｏと、Ｆｅと、Ｂと、を含有する強磁性膜が体心立方構造を有する場合、磁気トンネル接合のＭＲ比を高くすることができる。

トンネルバリア層ＴＢは、非磁性の絶縁膜からなる。本実施の形態４におけるトンネルバリア層ＴＢも、前述の実施の形態１によるトンネルバリア層ＴＢとほぼ同様であり、好適には、トンネルバリア層ＴＢは、ＭｇＯを含有する。

キャップ層ＣＬは、金属膜であり、前述の実施の形態１によるキャップ層ＣＬとほぼ同様である。

さらに、データ参照層ＭＰが形成されていないトンネルバリア層ＴＢの上面、並びにデータ参照層ＭＰおよびキャップ層ＣＬの側壁に接して、第１絶縁膜ＩＦ１が形成されている。第１絶縁膜ＩＦ１は、データ参照膜ＭＰおよびキャップ層ＣＬを構成する金属膜などの酸化を防止するため、酸素を含まない絶縁膜が好ましく、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などを用いることができる。

さらに、データ参照層ＭＰが形成されていないトンネルバリア層ＴＢの上面の直上で、かつ、データ参照層ＭＰおよびキャップ層ＣＬの側壁の外側に、第２絶縁膜ＩＦ２が形成されている。第２絶縁膜ＩＦ２は、例えばＳｉＯ_２膜などを用いることができる。

さらに、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２も含めて、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを覆うように、酸素を含まない第４絶縁膜ＩＦ４、および第３絶縁膜ＩＦ３が形成されている。酸素を含まない第４絶縁膜ＩＦ４は、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などを用いることができる。また、第３絶縁膜ＩＦ３は、例えばＳｉＯ_２膜などを用いることができる。そして、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２、第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４により、磁気メモリセルＭＭ２を覆う層間絶縁膜ＩＬ９が構成される。

層間絶縁膜ＩＬ９の上面には、層間絶縁膜ＩＬ９を貫通してキャップ層ＣＬの上面に達するコンタクトホールＣＨが形成されている。コンタクトホールＣＨの内部には、コンタクトホールＣＨの内部に埋め込まれた導電膜からなるプラグＰＧ２が形成されている。プラグＰＧ２上には配線Ｍ６が形成されている。

＜磁気メモリセルを搭載する半導体装置の構成＞
本実施の形態４による磁気メモリセルを搭載する半導体装置の構成について図２４を用いて説明する。図２４は、本実施の形態４による磁気メモリセルを搭載した半導体装置を示す要部断面図である。

図２４に示すように、磁気メモリセルＭＭ２の一端は、１つの選択用トランジスタＴＲ１と直列に接続されている。また、磁気メモリセルＭＭ２の他端は、プラグＰＧ２を介してビット線（図示せず）に接続されている。本実施の形態４による半導体装置のうち磁気メモリセルＭＭ２よりも下の部分については、前述の実施の形態１による半導体装置のうち磁気メモリセルＭＭ１よりも下の部分とほぼ同様である。また、本実施の形態４における選択用トランジスタＴＲ１，ＴＲ２についても、図２を用いて説明した前述の実施の形態１における選択用トランジスタＴＲ１，ＴＲ２のそれぞれと同様にすることができる。

＜磁気メモリセルの動作＞
本実施の形態４による磁気メモリセルの動作について、図２５を用いて説明する。図２５は、本実施の形態４による磁気メモリセルの動作を説明する磁気メモリセルの模式図である。なお、図２５では、データ記録層ＭＲおよびデータ参照層ＭＰの各々における磁化方向を、矢印で模式的に示してある。

図２５に示すように、例えばデータ参照層ＭＰは、＋Ｚ軸方向に固定された磁化ＭＧ１を有する。一方、データ記録層ＭＲは、＋Ｚ軸方向と−Ｚ軸方向との間で反転可能な磁化ＭＧ２を有する。

次に、本実施の形態４による磁気メモリセルＭＭ２におけるデータの書き込み動作について説明する。本実施の形態４でも、前述の実施の形態１と同様に、データ参照層ＭＰの磁化ＭＧ１が、＋Ｚ軸方向に固定された磁化であり、データ記録層ＭＲの磁化ＭＧ２が、−Ｚ軸方向に向いた磁化である状態をデータ“１”とする。また、データ参照層ＭＰの磁化ＭＧ１が、＋Ｚ軸方向に固定された磁化であり、データ記録層ＭＲの磁化ＭＧ２が、＋Ｚ軸方向に向いた磁化である状態をデータ“０”とする。なお、磁化方向とデータの値の対応は逆でもよい。

データ“０”が書き込まれている状態の磁気メモリセルＭＭ２に、データ“１”を書き込む場合は、書き込み電流を、キャップ層ＣＬからデータ記録層ＭＲを介して下地層ＢＦの方向へ流す。このとき、データ記録層ＭＲには、正逆両方向のスピントルクを有する電子が注入されるが、そのうち一方向のスピントルクを有する電子がデータ記録層ＭＲで跳ね返され、データ記録層ＭＲの磁化ＭＧ２が上下反転する。

データ“１”が書き込まれている状態の磁気メモリセルＭＭ２に、データ“０”を書き込む場合は、書き込み電流を、下部電極層ＢＥからデータ記録層ＭＲを介してデータ参照層ＭＰの方向へ流す。このとき、データ記録層ＭＲには、正逆両方向のスピントルクのうちデータ参照層ＭＰを通過した一方向のスピントルクを有する電子が注入され、データ記録層ＭＲの磁化ＭＧ２が上下反転する。

すなわち、下部電極層ＢＥと、キャップ層ＣＬとの間で、データ記録層ＭＲを介して、書き込み電流が流れることにより、データ記録層ＭＲの磁化ＭＧ２が変化する。

なお、磁気メモリセルＭＭ２のデータの読み込み動作は、前述の実施の形態１の磁気メモリセルＭＭ１の読み込み動作と同様にすることができる。すなわち、データ参照層ＭＰと下部電極層ＢＥとの間に読み出し電流を流し、これらの間に流れる電流値により、抵抗値を検出する。

＜半導体装置の製造方法＞
本実施の形態４による磁気メモリセルの製造方法について、図２６〜図３２を用いて工程順に説明する。図２６は、本実施の形態４による半導体装置の製造工程の一部を示すプロセスフロー図である。図２７〜図３２は、本実施の形態４による半導体装置の製造工程を示す要部断面図である。図２７〜図３２では、磁気メモリセルが形成された領域の拡大図を示す。なお、ビア部Ｖ５が形成されるまでの製造過程は、前述した実施の形態１と同様であるためその説明を省略する（図５のステップＳ１１、図６参照）。

図６に示したように、２つの選択用トランジスタＴＲ１，ＴＲ２を形成し、さらに、選択用トランジスタＴＲ１，ＴＲ２の上方に、配線Ｍ１〜Ｍ５を形成する（図２６のステップＰ１１）。

次に、ビア部Ｖ５が埋め込まれた層間絶縁膜ＩＬ７上に、磁気メモリセルＭＭ２を形成する。

まず、図２７に示すように、下部電極層ＢＥを形成する（図２６のステップＰ１２）。

例えばビア部Ｖ５が埋め込まれた層間絶縁膜ＩＬ７上に、下部電極層ＢＥ用の導電膜をスパッタリング法などにより堆積する。導電膜として、例えばＴａ膜、ＴａＮ膜、Ｐｔ膜、Ｒｕ膜、Ｔｉ膜またはＴｉＮ膜などを用いることができる。あるいは、導電膜として、Ｔａ膜と、Ｒｕ膜と、Ｔａ膜と、の積層膜を用いてもよい。

次に、下地層ＢＦを形成する（図２６のステップＰ１３）。

下部電極層ＢＥ上に、下地層ＢＦを形成する。下地層ＢＦは、非磁性の導電膜であり、例えばアモルファス状態または十分に結晶化していない状態のＴａ膜またはＴａＮ膜などである。下地層ＢＦの厚さは、例えば１〜５ｎｍ程度である。

次に、データ記録層ＭＲを形成する（図２６のステップＰ１４）。

下地層ＢＦ上に、データ記録層ＭＲをスパッタリング法などにより堆積する。データ記録層ＭＲは、例えばＣｏＦｅＢ膜などである。ステップＰ１３において形成された下地層ＢＦは、アモルファス状態または十分に結晶化していない状態である。そのため、ステップＰ１４において下地層ＢＦ上に形成されるデータ記録層ＭＲは、下地層ＢＦの結晶構造の影響を受けにくく、例えばアモルファス状態または十分に結晶化していない状態である。データ記録層ＭＲの厚さは、例えば０．５〜２ｎｍ程度である。

次に、トンネルバリア層ＴＢを形成する（図２６のステップＰ１５）。

データ記録層ＭＲ上に、非磁性の絶縁膜をスパッタリング法などにより堆積する。トンネルバリア層ＴＢは、例えばＭｇＯ膜などである。ＭｇＯ膜をＲＦスパッタリング法で成膜してもよく、Ｍｇをスパッタリング法で成膜した後にＭｇ表面を酸化することによって、ＭｇＯ膜を形成してもよい。このＭｇの成膜と酸化は複数回繰り返して形成してもよい。また、このＭｇの成膜と酸化は別チャンバ（処理室）でおこなってもよく、同一チャンバでおこなってもよい。トンネルバリア層ＴＢの厚さは、例えば１〜２ｎｍ程度である。

次に、データ参照層ＭＰを形成する（図２６のステップＰ１６）。

トンネルバリア層ＴＢ上に、例えば第１強磁性層ＭＰ１、非磁性層ＭＰｒおよび第２強磁性層ＭＰ２をスパッタリング法などにより順次堆積する。第１強磁性層ＭＰ１は、例えばＣｏＦｅＢ膜ＭＰ１ａ、Ｔａ膜ＭＰ１ｂおよびＣｏ／Ｐｔ積層膜ＭＰ１ｃなどから構成される。非磁性層ＭＰｒは、例えばＲｕ膜などである。第２強磁性層ＭＰ２は、例えばＣｏ／Ｐｔ積層膜などである。Ｃｏ／Ｐｔ積層膜は、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体である。

次に、キャップ層ＣＬを形成する（図２６のステップＰ１７）。

データ参照層ＭＰ上に、例えば非磁性の導電膜をスパッタリング法などにより堆積する。キャップ層ＣＬは、例えば下層から順にＰｔ膜、Ｒｕ膜、Ｐｔ膜、Ｒｕ膜、Ｐｔ膜およびＴａ膜が積層された積層体である。

次に、ハードマスクＨＭを形成する（図２６のステップＰ１８）。

キャップ層ＣＬ上に、データ参照層ＭＰおよびキャップ層ＣＬをパターニングするためのハードマスクＨＭを形成する。ハードマスクＨＭは、例えばＳｉ_３Ｎ_４膜ＨＭ１およびＳｉＯ_２膜ＨＭ２を順次堆積した積層膜からなる。Ｓｉ_３Ｎ_４膜ＨＭ１の厚さは、例えば３０ｎｍ程度であり、ＳｉＯ_２膜ＨＭ２の厚さは、例えば１５０ｎｍ程度である。

次に、図２８に示すように、データ参照層ＭＰおよびキャップ層ＣＬをパターニングする（図２６のステップＰ１９）。

ハードマスクＨＭを用いて、キャップ層ＣＬおよびデータ参照層ＭＰを順次エッチングして、平面視において、磁化固定層ＨＬ１と磁化固定層ＨＬ２との間に残るように、データ参照層ＭＰおよびキャップ層ＣＬをパターニングする。その後、ハードマスクＨＭは除去する。これにより、データ記録層ＭＲと、トンネルバリア層ＴＢと、データ参照層ＭＰの第１強磁性層ＭＰ１と、から構成される磁気トンネル接合が形成される。

次に、図２９に示すように、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２を順次形成する（図２６のステップＰ２０）。

データ参照層ＭＰおよびキャップ層ＣＬを覆うように、トンネルバリア層ＴＢ上に、第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２をプラズマＣＶＤ法などにより順次堆積する。第１絶縁膜ＩＦ１は、データ参照膜ＭＰおよびキャップ層ＣＬを構成する金属膜などの酸化を防止するため、酸素を含まない絶縁膜が好ましく、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などであり、その膜厚は、例えば３０ｎｍ程度である。第２絶縁膜ＩＦ２は、例えばＳｉＯ_２膜などであり、その膜厚は、例えば２５０ｎｍ程度である。

次に、図３０に示すように、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする（図２６のステップＰ２１）。

例えば第１絶縁膜ＩＦ１をエッチングストッパとして、異方性ドライエッチング法を用いた全面エッチバックにより、第２絶縁膜ＩＦ２を加工する。そして、サイドウォール形状に加工された第２絶縁膜ＩＦ２をマスクとして、さらに、第１絶縁膜ＩＦ１、トンネルバリア層ＴＢ、データ記録層ＭＲ、下地層ＢＦおよび下部電極層ＢＥを順次エッチングすることにより、下部電極層ＢＥ、下地層ＢＦ、データ記録層ＭＲおよびトンネルバリア層ＴＢをパターニングする。これにより、磁気メモリセルＭＭ２が形成される。

次に、図３１に示すように、酸素を含まない第４絶縁膜ＩＦ４、および第３絶縁膜ＩＦ３を順次形成する（図２６のステップＰ２２）。

第１絶縁膜ＩＦ１および第２絶縁膜ＩＦ２も含めて、下部電極層ＢＥ、下地層ＢＦ、データ記録層ＭＲ、トンネルバリア層ＴＢ、データ参照層ＭＰおよびキャップ層ＣＬを覆うように、第４絶縁膜ＩＦ４および第３絶縁膜ＩＦ３をプラズマＣＶＤ法などにより順次堆積する。第４絶縁膜ＩＦ４は、酸素を含まない膜、例えばＳｉ_３Ｎ_４膜またはＳｉＣＮ膜などであり、その膜厚は、例えば３０ｎｍ程度である。また、第３絶縁膜ＩＦ３は、例えばＳｉＯ_２膜などであり、その膜厚は、例えば５４０ｎｍ程度である。続いて、第３絶縁膜ＩＦ３の上面をＣＭＰ法などにより、平坦化する。これにより、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２、第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４からなる層間絶縁膜ＩＬ９が形成される。

次に、図３２に示すように、プラグＰＧ２を形成する（図２６のステップＰ２３）。

層間絶縁膜ＩＬ９（第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４）を貫通して、キャップ層ＣＬの上面に達するコンタクトホールＣＨを形成し、コンタクトホールＣＨの内部を埋め込むように、導電膜を形成する。これにより、コンタクトホールＣＨの内部に埋め込まれた導電膜からなるプラグＰＧ２を形成する。

その後、図示は省略するが、層間絶縁膜ＩＬ９上に、配線を形成する。以上の工程により、選択用トランジスタＴＲ１，ＴＲ２と、配線Ｍ１〜Ｍ７と、磁気メモリセルＭＭ２と、を形成することができる。

このように、本実施の形態４におけるＳＴＴ−ＭＲＡＭにおいても、前述の実施の形態１、２および３に記載した磁壁移動型ＭＲＡＭとほぼ同様の効果を得ることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ａ〜ｃ 端子
ＢＥ 下部電極層
ＢＦ 下地層
ＢＬ１、ＢＬ２ ビット線
ＣＨ コンタクトホール
ＣＬ キャップ層
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＮＬ 接地電位線
ＨＬ１、ＨＬ２ 磁化固定層
ＨＬａ 強磁性膜
ＨＬｂ 金属膜
ＩＦ１ 第１絶縁膜
ＩＦ２ 第２絶縁膜
ＩＦ３ 第３絶縁膜
ＩＦ４ 第４絶縁膜
ＩＦａ 第１絶縁膜
ＩＦｂ 第２絶縁膜
ＩＬ１〜ＩＬ９，ＩＬａ 層間絶縁膜
Ｍ１〜Ｍ７ 配線
ＭＧ１、ＭＧ２ 磁化
ＭＭ１、ＭＭ２ 磁気メモリセル
ＭＰ データ参照層
ＭＰ１ 第１強磁性層
ＭＰ１ａ ＣｏＦｅＢ膜
ＭＰ１ｂ Ｔａ膜
ＭＰ１ｃ Ｃｏ／Ｐｔ積層膜
ＭＰ２ 第２強磁性層
ＭＰｒ 非磁性層
ＭＲ データ記録層
ＭＲ１，ＭＲ２ 磁化固定領域
ＭＷ 磁壁
ＲＭ 磁化自由領域
ＰＧ１、ＰＧ２ プラグ
ＰＷ ｐ型ウェル
ＳＢ 半導体基板
ＳＤ 半導体領域
ＳＬ 金属シリサイド膜
ＳＴ 素子分離領域
ＳＷ サイドウォール膜
ＴＢ トンネルバリア層
ＴＲ１、ＴＲ２ 選択用トランジスタ
Ｖ１〜Ｖ５ ビア部
ＷＬ ワード線
ＨＭ ハードマスク
ＨＭ１ Ｓｉ_３Ｎ_４膜
ＨＭ２ ＳｉＯ_２膜
ＲＰ レジストマスク

Claims (15)

1. 磁化を有するデータ記録層と、
   前記データ記録層の上に形成されたトンネルバリア層と、
   前記トンネルバリア層の一部の上に形成された、磁化を有するデータ参照層と、
   前記データ参照層の上に形成されたキャップ層と、
   を有し、
   平面視において、前記データ記録層と前記トンネルバリア層は同一形状で重なり、前記データ参照層と前記キャップ層は同一形状で重なり、
   平面視において、前記データ参照層は前記データ記録層に内包されており、
   前記データ参照層および前記キャップ層の側壁に接して、第１絶縁膜が形成され、
   前記データ記録層および前記トンネルバリア層の側壁には、前記第１絶縁膜が形成されていない、半導体装置。
2. 請求項１記載の半導体装置において、
   前記第１絶縁膜は、酸素を含まない絶縁膜である、半導体装置。
3. 請求項１記載の半導体装置において、
   前記第１絶縁膜は、窒化シリコン膜または炭窒化シリコン膜である、半導体装置。
4. 請求項１記載の半導体装置において、
   前記データ記録層および前記トンネルバリア層の側壁に接して、酸素を含まない第２絶縁膜が形成されている、半導体装置。
5. 請求項１記載の半導体装置において、
   前記データ参照層は、第１磁性層、非磁性層および第２磁性層が積層された構造を備える、半導体装置。
6. 請求項１記載の半導体装置において、
   前記データ記録層は、
   第１領域と、
   前記第１領域の第１側に位置する第２領域と、
   前記第１領域を挟んで、前記第１側と反対の第２側に位置する第３領域と、
   を有し、
   前記第２領域の下に形成された第１磁化固定層と、
   前記第３領域の下に形成された第２磁化固定層と、
   をさらに有する半導体装置。
7. 請求項１記載の半導体装置において、
   前記データ記録層の下に形成され、平面視において、前記データ記録層と同一形状で重なる電極層、
   をさらに有する、半導体装置。
8. （ａ）半導体基板の上方に、データ記録層、トンネルバリア層、データ参照層およびキャップ層を順次堆積する工程、
   （ｂ）前記データ参照層および前記キャップ層を、第１マスクを用いて加工する工程、
   （ｃ）前記データ記録層、前記トンネルバリア層、前記データ参照層および前記キャップ層を覆うように、第１厚さを有する第１絶縁膜を堆積する工程、
   （ｄ）前記第１絶縁膜上に、前記第１厚さよりも厚い第２厚さを有する第２絶縁膜を堆積する工程、
   （ｅ）前記データ記録層、前記トンネルバリア層、前記第１絶縁膜および前記第２絶縁膜を、第２マスクを用いて加工する工程、
   を含み、
   前記（ｂ）工程では、
   平面視において、前記データ参照層と前記キャップ層が同一形状で重なるように、前記データ参照層および前記キャップ層は加工され、
   前記（ｅ）工程では、
   前記データ参照層および前記キャップ層の側壁は、前記第１絶縁膜により覆われており、
   平面視において、前記データ記録層と前記トンネルバリア層が同一形状で重なり、かつ、前記データ記録層が前記データ参照層を内包するように、前記データ記録層および前記トンネルバリア層は加工される、半導体装置の製造方法。
9. 請求項８記載の半導体装置の製造方法において、
   前記第１絶縁膜は、酸素を含まない絶縁膜である、半導体装置の製造方法。
10. 請求項８記載の半導体装置の製造方法において、
    前記第１絶縁膜は、窒化シリコン膜または炭窒化シリコン膜である、半導体装置の製造方法。
11. 請求項８記載の半導体装置の製造方法において、
    前記（ｅ）工程の後、
    （ｆ）前記データ記録層、前記トンネルバリア層、前記データ参照層、前記キャップ層、前記第１絶縁膜および前記第２絶縁膜を覆うように、酸素を含まない第３絶縁膜を形成する工程、
    をさらに含む、半導体装置の製造方法。
12. （ａ）半導体基板の上方に、データ記録層、トンネルバリア層、データ参照層およびキャップ層を順次堆積する工程、
    （ｂ）前記データ参照層および前記キャップ層を、マスクを用いて加工する工程、
    （ｃ）前記データ記録層、前記トンネルバリア層、前記データ参照層および前記キャップ層を覆うように第１厚さを有する第１絶縁膜を堆積する工程、
    （ｄ）前記第１絶縁膜上に、前記第１厚さよりも厚い第２厚さを有する第２絶縁膜を堆積する工程、
    （ｅ）前記データ記録層、前記トンネルバリア層、前記第１絶縁膜および前記第２絶縁膜を、異方性エッチングにより加工する工程、
    を含み、
    前記（ｂ）工程では、
    平面視において、前記データ参照層と前記キャップ層が同一形状で重なるように、前記データ参照層および前記キャップ層は加工され、
    前記（ｅ）工程では、
    前記データ参照層および前記キャップ層の側壁は、前記第１絶縁膜により覆われており、
    平面視において、前記データ記録層と前記トンネルバリア層が同一形状で重なり、かつ、前記データ記録層が前記データ参照層を内包するように、前記データ記録層および前記トンネルバリア層は加工される、半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、
    前記第１絶縁膜は、酸素を含まない絶縁膜である、半導体装置の製造方法。
14. 請求項１２記載の半導体装置の製造方法において、
    前記第１絶縁膜は、窒化シリコン膜または炭窒化シリコン膜である、半導体装置の製造方法。
15. 請求項１２記載の半導体装置の製造方法において、
    前記（ｅ）工程の後、
    （ｆ）前記データ記録層、前記トンネルバリア層、前記データ参照層、前記キャップ層、前記第１絶縁膜および前記第２絶縁膜を覆うように、酸素を含まない第３絶縁膜を形成する工程、
    をさらに含む、半導体装置の製造方法。

Images