JP5609652B2 - 磁気トンネル接合素子、その製造方法、及びmram - Google Patents
磁気トンネル接合素子、その製造方法、及びmram Download PDFInfo
- Publication number
- JP5609652B2 JP5609652B2 JP2011000419A JP2011000419A JP5609652B2 JP 5609652 B2 JP5609652 B2 JP 5609652B2 JP 2011000419 A JP2011000419 A JP 2011000419A JP 2011000419 A JP2011000419 A JP 2011000419A JP 5609652 B2 JP5609652 B2 JP 5609652B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization free
- free layer
- magnetization
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
Description
基板上に形成された下部電極と、
前記下部電極の一部の領域の上に配置され、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層と、
前記バッファ層の上に配置され、アモルファスの強磁性材料で形成された第1磁化自由層と、
前記第1磁化自由層の上に配置され、結晶化した強磁性材料で形成された第2磁化自由層と、
前記第2磁化自由層の上に配置されたトンネルバリア層と、
前記トンネルバリア層の上に配置され、磁化方向が固定された磁化固定層と、
前記磁化固定層の上に形成された上部電極と、
を有し、
前記第1磁化自由層は、Fe、B、及びTaまたはWである添加元素を含む、
磁気トンネル接合素子が提供される。
基板上に下部電極層を形成する工程と、
前記下部電極層の上に、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層を形成する工程と、
前記バッファ層の上に、Fe、Bを含み、TaまたはWである添加元素を含むアモルファスの強磁性材料からなる第1磁化自由層を形成する工程と、
前記第1磁化自由層の上に、該第1磁化自由層とは異なるアモルファスの強磁性材料からなる第2磁化自由層を形成する工程と、
前記第2磁化自由層の上に、トンネルバリア層を形成する工程と、
前記トンネルバリア層の上に、磁化方向が固定された磁化固定層を形成する工程と、
前記磁化固定層を形成した後、熱処理を行い、前記第2磁化自由層を結晶化するが、前記第1磁化自由層はアモルファスの状態を維持させる工程と、
前記磁化固定層の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記磁化固定層から前記バッファ層まで反応性イオンエッチング法を用いてエッチングし、前記下部電極層の上面を露出させる工程と、
を有する磁気トンネル接合素子の製造方法が提供される。
図1に、実施例1によるMTJ素子の断面図を示す。基板10の一部の領域の上に、下部電極11が形成されている。下部電極11には、例えばTaが用いられ、その厚さは、例えば5nm〜50nmの範囲内である。下部電極11は結晶化しておらず、アモルファス状態である。下部電極11の一部の領域の上に、バッファ層12が形成されている。バッファ層12には、例えばRu、Pt、Cr等が用いられ、その厚さは、例えば3nm〜15nmの範囲内である。バッファ層12は結晶化している。
・圧力 1×10−5Pa以下
・磁場の大きさ 1T
・磁場の向き 面内方向
・温度 350℃
・熱処理時間 2時間
・昇温及び降温時間 1時間
図2Bに示すように、この熱処理により、MgOからなるトンネルバリア層20と第2磁化自由層18との界面から、第2磁化自由層18内に向かって結晶化が進む。これにより、第2磁化自由層18が結晶化される。本明細書において、この熱処理を、「結晶化熱処理」ということとする。
図6に、実施例2によるスピントルク注入型MRAM(STT−MRAM)の等価回路図を示す。複数のワード線53が、図6の縦方向に延在し、複数のビット線65が図6の横方向に延在する。ワード線53とビット線65との交差箇所に対応して、メモリセルが配置される。メモリセルは、MOSトランジスタ52とMTJ素子60とを含む。MOSトランジスタ52のゲート電極が、対応するワード線53に接続される。MOSトランジスタ52の一方の電流端子が接地され、他方の電流端子が、MTJ素子60を介して、対応するビット線65に接続される。
図8に、実施例3によるMRAMの断面図を示す。以下の説明では、図7Cに示した実施例2のMRAMとの相違点について説明し、同一の構成については説明を省略する。実施例2のMRAMは、STT−MTJ素子を用いている。これに対し、実施例3のMRAMは、配線書込み型のMTJ素子を用いている。
図9Aに、実施例4による磁気ヘッドの浮上面(媒体に対向する面)の正面図を示す。浮上面をxy面とし、トレーリング方向をx軸、トラック幅方向をy軸、浮上面に垂直な方向をz軸とするxyz直交座標系を定義する。図9Bに、磁気ヘッドのzx面に平行な断面図を示す。
11 下部電極
12 バッファ層
15 MTJ積層構造
16 磁化自由層
17 第1磁化自由層
18 第2磁化自由層
20 トンネルバリア層
21 磁化固定層
22 第1磁化固定層
23 第2磁化固定層
24 スペーサ層
25 第3磁化固定層
27 反強磁性層
31 上部電極
32 接続層
40 酸化物層
41 積層構造体
43 レジストパターン
50 半導体基板
51 素子分離絶縁膜
52 MOSトランジスタ
53 ワード線
55 層間絶縁膜
56 導電プラグ
57 グランド配線
58 層間絶縁膜
59 導電プラグ
60 MTJ素子
63 層間絶縁膜
64 導電プラグ
65 ビット線
67 書込みワード線
100 基板
101 下部シールド膜
102 読取素子
103 上部シールド膜
105 読取素子部
110 主磁極
111 主磁極補助層
112 補助磁極
113 記録用コイル
114 接続部
115 記録素子部
Claims (7)
- 基板上に形成された下部電極と、
前記下部電極の一部の領域の上に配置され、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層と、
前記バッファ層の上に配置され、アモルファスの強磁性材料で形成された第1磁化自由層と、
前記第1磁化自由層の上に配置され、結晶化した強磁性材料で形成された第2磁化自由層と、
前記第2磁化自由層の上に配置されたトンネルバリア層と、
前記トンネルバリア層の上に配置され、磁化方向が固定された磁化固定層と、
前記磁化固定層の上に形成された上部電極と、
を有し、
前記第1磁化自由層は、Fe、B、及びTaまたはWである添加元素を含む、磁気トンネル接合素子。 - 前記第1磁化自由層の添加元素は、Taであり、
前記第2磁化自由層は、Fe、及びBを含み、Taを含まない、請求項1に記載の磁気トンネル接合素子。 - 前記第1磁化自由層のTa含有量は、30原子%よりも多く、かつ50原子%よりも少ない、請求項2に記載の磁気トンネル接合素子。
- 前記バッファ層は、Ru、Pt、Crからなる群より選択された少なくとも1つの元素を含む、請求項1乃至3のいずれか1項に記載の磁気トンネル接合素子。
- 前記バッファ層の厚さは、3nm〜15nmの範囲内であり、前記第1磁化自由層の厚さは、0.8nm〜2.5nmの範囲内であり、前記第2磁化自由層の厚さは、0.4nm〜1nmの範囲内である、請求項1乃至4のいずれか1項に記載の磁気トンネル接合素子。
- 基板上に下部電極層を形成する工程と、
前記下部電極層の上に、前記下部電極層とはエッチング特性が異なる導電材料で形成されたバッファ層を形成する工程と、
前記バッファ層の上に、Fe、B、及びTaまたはWである添加元素を含むアモルファスの強磁性材料からなる第1磁化自由層を形成する工程と、
前記第1磁化自由層の上に、該第1磁化自由層とは異なるアモルファスの強磁性材料からなる第2磁化自由層を形成する工程と、
前記第2磁化自由層の上に、トンネルバリア層を形成する工程と、
前記トンネルバリア層の上に、磁化方向が固定された磁化固定層を形成する工程と、
前記磁化固定層を形成した後、熱処理を行い、前記第2磁化自由層を結晶化するが、前記第1磁化自由層はアモルファスの状態を維持させる工程と、
前記磁化固定層の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記磁化固定層から前記バッファ層まで反応性イオンエッチング法を用いてエッチングし、前記下部電極層の上面を露出させる工程と、
を有する磁気トンネル接合素子の製造方法。 - 第1の方向に延在する複数のワード線と、
前記ワード線を交差する方向に延在する複数のビット線と、
前記ワード線と前記ビット線との交差箇所に対応して配置されたメモリセルと、
を有し、
前記メモリセルは、
一方の電流端子が接地され、ゲート電極が、対応するワード線に接続されたMOSトランジスタと、
一方の電極が前記MOSトランジスタの他方の電流端子に接続され、他方の電極が、対応するビット線に接続されたMTJ素子と、
を含み、
前記MTJ素子は、
基板上に形成された下部電極と、
前記下部電極の一部の領域の上に配置され、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層と、
前記バッファ層の上に配置され、アモルファスの強磁性材料で形成された第1磁化自由層と、
前記第1磁化自由層の上に配置され、結晶化した強磁性材料で形成された第2磁化自由層と、
前記第2磁化自由層の上に配置されたトンネルバリア層と、
前記トンネルバリア層の上に配置され、磁化方向が固定された磁化固定層と、
前記磁化固定層の上に形成された上部電極と、
を含み、
前記第1磁化自由層は、Fe、B、及びTaまたはWである添加元素を含む、MRAM。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011000419A JP5609652B2 (ja) | 2011-01-05 | 2011-01-05 | 磁気トンネル接合素子、その製造方法、及びmram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011000419A JP5609652B2 (ja) | 2011-01-05 | 2011-01-05 | 磁気トンネル接合素子、その製造方法、及びmram |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012142480A JP2012142480A (ja) | 2012-07-26 |
JP5609652B2 true JP5609652B2 (ja) | 2014-10-22 |
Family
ID=46678442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011000419A Expired - Fee Related JP5609652B2 (ja) | 2011-01-05 | 2011-01-05 | 磁気トンネル接合素子、その製造方法、及びmram |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5609652B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204432A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
CN104218035B (zh) * | 2013-05-31 | 2017-07-07 | 华中科技大学 | 一种磁隧道结单元及自旋电子器件 |
JPWO2015008718A1 (ja) * | 2013-07-19 | 2017-03-02 | コニカミノルタ株式会社 | 磁気センサー及びその製造方法 |
KR102152145B1 (ko) | 2013-09-09 | 2020-09-07 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
KR102127778B1 (ko) * | 2013-10-15 | 2020-06-29 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
EP3002758B1 (en) * | 2014-10-03 | 2017-06-21 | Crocus Technology S.A. | Self-referenced MRAM cell and magnetic field sensor comprising the self-referenced MRAM cell |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
WO2018125244A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Perpendicular magnetic tunnel junction (pmtj) devices having thermally resistive layers |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243627A (ja) * | 1999-02-22 | 2000-09-08 | Alps Electric Co Ltd | 軟磁性膜、及び前記軟磁性膜を用いた磁気抵抗効果素子、ならびに前記磁気抵抗効果素子の製造方法 |
JP2007027493A (ja) * | 2005-07-19 | 2007-02-01 | Nec Corp | 磁気抵抗効果素子およびその製造方法 |
JP4738395B2 (ja) * | 2007-09-25 | 2011-08-03 | 株式会社東芝 | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
-
2011
- 2011-01-05 JP JP2011000419A patent/JP5609652B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012142480A (ja) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5609652B2 (ja) | 磁気トンネル接合素子、その製造方法、及びmram | |
US11925122B2 (en) | Magnetoresistive structure having two dielectric layers, and method of manufacturing same | |
US20210234092A1 (en) | Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications | |
JP5104090B2 (ja) | 記憶素子及びメモリ | |
JP6316474B1 (ja) | 磁気メモリ | |
JP5451977B2 (ja) | 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ | |
KR102099879B1 (ko) | 자기 소자 | |
JP5040105B2 (ja) | 記憶素子、メモリ | |
JP5214691B2 (ja) | 磁気メモリ及びその製造方法 | |
TWI401680B (zh) | 儲存元件以及記憶體 | |
JP5542831B2 (ja) | 磁気メモリ | |
KR20080060143A (ko) | 기억 소자 및 메모리 | |
JP2004266252A (ja) | 磁気トンネル接合構造体及びその製造方法 | |
JP2006005356A (ja) | 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド | |
JP2006019743A (ja) | 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 | |
JP2010103224A (ja) | 磁気抵抗素子、及び磁気メモリ | |
KR20170037716A (ko) | 자기 메모리 장치 및 그 제조 방법 | |
JP2007305882A (ja) | 記憶素子及びメモリ | |
CN106783862B (zh) | 一种stt-mram存储单元 | |
JP2011249590A (ja) | 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法 | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP5691604B2 (ja) | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ | |
JP5665711B2 (ja) | スピントランジスタおよびメモリ | |
JP5732894B2 (ja) | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ | |
US11469370B2 (en) | Domain wall motion type magnetic recording element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5609652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |