JP2006005356A - 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド - Google Patents

磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド Download PDF

Info

Publication number
JP2006005356A
JP2006005356A JP2005175640A JP2005175640A JP2006005356A JP 2006005356 A JP2006005356 A JP 2006005356A JP 2005175640 A JP2005175640 A JP 2005175640A JP 2005175640 A JP2005175640 A JP 2005175640A JP 2006005356 A JP2006005356 A JP 2006005356A
Authority
JP
Japan
Prior art keywords
layer
thickness
tunnel junction
magnetic
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005175640A
Other languages
English (en)
Inventor
Cheng Tzong Horng
成宗 洪
Ru-Ying Tong
茹瑛 童
Liubo Hong
六波 洪
Min Li
民 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Headway Technologies Inc
Applied Spintronics Inc
Original Assignee
Headway Technologies Inc
Applied Spintronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Headway Technologies Inc, Applied Spintronics Inc filed Critical Headway Technologies Inc
Publication of JP2006005356A publication Critical patent/JP2006005356A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

【課題】 より高い抵抗変化率を発現する磁気トンネル接合素子を備えた磁気メモリ構造を提供する。
【解決手段】
磁気メモリ構造３６におけるＭＴＪ素子３７は、フリー層５０の側から順に内部拡散バリア層５１１と酸素吸着層５１２と上部金属層５１３とが積層されてなるキャップ層５１を有している。酸化吸着層５１２がフリー層５０に含まれる酸素原子を吸着することにより、ＭＴＪ素子３７の抵抗変化率が向上する。また内部拡散バリア層５１１によって、酸素吸着層５１２を構成する材料の、フリー層５０への拡散が抑制されるので、磁歪定数が減少し、ねじれ（kink）や渦（vortex）のない良好な磁化曲線（Ｒ−Ｈ曲線）が確保される。したがって、高集積化した場合であっても高精度かつ高感度なスイッチング特性を得ることができる。
【選択図】 図１

Description

本発明は、磁気トンネル接合素子およびその形成方法ならびにそれを備えた磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドに関する。
従来より、コンピュータやモバイル通信機器などの情報処理装置に用いられる汎用メモリとして、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などの揮発性メモリが使用されている。これらの揮発性メモリは、常に電流を供給しておかなければ全ての情報が失われる。そのため、状況を記憶する手段としての不揮発性メモリ（例えば、フラッシュＥＥＰＲＯＭなど）を別途設ける必要がある。この不揮発性メモリに対しては処理の高速化が強く求められていることから、近年、不揮発性メモリとして磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memry）が注目されてきている。
ＭＲＡＭは、磁気抵抗効果素子を備えた磁気メモリセルがマトリクス状に配列されたアレイ構造をなすものである。磁気抵抗効果素子としては、より大きな抵抗変化率の得られる磁気トンネル接合（ＭＴＪ；magnetic tunnel junction）素子が好適である。このＭＴＪ素子は、トンネルバリア層によって隔てられた２つの強磁性層（磁化方向が印加磁界に応じて変化する磁化自由層および磁化方向が磁化容易軸に沿って平行をなすように恒久的に固着された磁化固着層）を有している。なお、磁化自由層は自由に回転可能な磁化方向を有するものであるが、結晶磁気異方性を示す磁化容易軸に沿って磁化方向が揃うことによりエネルギー的に安定する。トンネルバリア層は、絶縁材料からなる薄膜であり、量子力学に基づくトンネル効果によって電荷キャリア（一般的には電子）が透過できる程度の厚みをなしている。電荷キャリアが透過する確率は、２つの強磁性層の磁化方向と関連した電子スピン方向に依存するので、電圧を印加した状態において上記の磁化方向が変化すると、トンネル電流も変化することとなる。トンネル電流の大きさは、アップスピンとダウンスピンとの比によって左右される。
上記のようなＭＴＪ素子では、ある基準状態からのトンネル電流の変化を検出することにより、磁化自由層および磁化固着層における各磁化方向の決定が可能となる。なぜなら、２つの強磁性層の磁化方向が互いになす角度に応じてＭＴＪ素子の抵抗が異なるからである。具体的には、磁化自由層の磁化方向が磁化固着層の磁化方向と反平行をなすとき、そのトンネル電流は最小（接合抵抗は最大）となり、一方で、自由層の磁化方向が磁化固着層の磁化方向と平行をなすとき、そのトンネル電流は最大（接合抵抗は最小）となるのである。
ＭＲＡＭアレイは、一般的に、第１の階層において互いに平行に並んだ複数の第１の導線と、第１の階層とは異なる第２の階層において複数の第１の導線と直交するように互いに平行に並んだ複数の第２の導線とを備え、それらの交差点にＭＴＪ素子を配置するように構成されている。第１の導線がワード線であるとすると、一方の第２の導線はビット線である。また、第１の導線が下部電極であるとすると、第２の導線はビット線（またはワード線）である。第３の導線がワード線またはビット線として、第２の階層を基準として第１の階層と反対側に位置する第３の階層に形成されることもある。任意に、第１の階層の下側（第２の階層とは反対側）に別の複数の導線を設けることもできる。さらに、トランジスタやダイオードなどを含むデバイスを第１の階層の下側に設けることもできる。
図５は、ＴＭＲ（tunneling magneto-resistance）効果を発現するＭＴＪ素子１を備えた従来の磁気メモリ構造の断面構成例を示したものである。この磁気メモリ構造では、ＭＴＪ素子１が、第１の導線としての下部電極２と、第２の導線としての上部電極９との間に設けられている。
下部電極２は、一般的に、シード層と導電層とキャップ層とが順に積層されたものであり、例えば、「タンタル（Ｔａ）層／銅（Ｃｕ）層／タンタル（Ｔａ）層」や、「ニッケルクロム（ＮｉＣｒ）／ルテニウム（Ｒｕ）層／タンタル（Ｔａ）層」といった構造をなしている。
ＭＴＪ素子１は、下部電極２の側から、下地層３と、ピンニング層４と、ピンド層５と、トンネルバリア層６と、フリー層７と、キャップ層８とが順に積層されたものであり、ボトムスピンバルブ構造と呼ばれる構造をなしている。一方、下部電極２の側から、フリー層とトンネルバリア層とピンド層とピンニング層とが順に積層されたものがトップスピンバルブ構造と呼ばれる。下地層３は、例えばニッケルクロム合金（ＮｉＣｒ）からなる単層構造またはタンタル（Ｔａ）層とＮｉＣｒ層との２層構造からなり、その上に形成される層の、平滑かつ緻密な結晶の成長を促進するものである。ピンニング層４は、白金マンガン合金（ＰｔＭｎ）やイリジウムマンガン合金（ＩｒＭｎ）などの反強磁性材料により構成されており、ピンド層５の磁化方向を固着するものである。ピンド層５は、コバルト鉄合金（ＣｏＦｅ）層が複数積層されてなるものである。トンネルバリア層６は、例えばアルミニウム層をインサイチュー（in-situ）酸化を施すことによって得られる酸化アルミニウム（ＡｌＯｘ）などの誘電材料により構成されている。フリー層７は、ＣｏＦｅ層もしくはＮｉＦｅ層のいずれか、またはそれらの積層構造となっている。ピンド層５は、ピンニング層４との交換結合によって、例えばｙ方向に固着された磁気モーメントを有している。ピンニング層４はここではＹ方向に磁化されている。フリー層７は、ピンド層５と互いに平行または逆平行の磁気モーメントを有している。トンネルバリア層６は、量子力学に基づく伝導電子のトンネリングによって説明されるトンネル電流が流れることのできる程度の厚みを有している。フリー層７の磁気モーメントは外部磁場に応じて変化するものであり、フリー層７の磁気モーメントとピンド層５の磁気モーメントとの相対的な方向が、トンネル電流や接合抵抗の大きさの決定要因となる。
センス電流１０は、積層面と直交するように上部電極９から下部電極２へ向けてＭＴＪ素子１を流れる。この際、フリー層７の磁化方向とピンド層５の磁化方向とが互いに平行な状態（例えば１に対応する状態）にあるとすると、ＭＴＪ素子１は低抵抗を示す。逆に、フリー層７の磁化方向とピンド層５の磁化方向とが互いに逆平行な状態（例えば０に対応する状態）にあるとすると、ＭＴＪ素子１は高抵抗を示す。
このような磁気メモリセルでは、磁気情報の読出動作の際には、ビット線およびワード線（すなわち上部電極９または下部電極２）を通じて所望のＭＴＪ素子１に対し、その積層面と直交するようにセンス電流を流すことによりＭＴＪ素子１の磁化状態を検知するようにする。一方、磁気情報の書込動作の際には、外部磁場を付与することによって所望のＭＴＪ素子１におけるフリー層７をしかるべき磁化状態とする。ＭＴＪ素子１の上下を挟んで交差するビット線およびワード線（すなわち上部電極９または下部電極２）に書込電流を流すことにより外部磁場を形成するようにする。このように、上部電極９または下部電極２が、読出動作および書込動作の双方に使用される。
高いパフォーマンスを発揮するＭＴＪ素子は、高い磁気抵抗変化率（ＭＲ比）ｄＲ／Ｒを示すことにより特徴づけられるものである。ここで「Ｒ」はＭＴＪ素子の最小の抵抗値であり、「ｄＲ」はフリー層の磁化状態が変化することによって得られる抵抗変化量である。高い抵抗変化率を得るための要件としては、下記のようなものがある。
（ａ）フリー層の磁化状態およびスイッチングを十分に制御すること。
（ｂ）ピンド層の磁化状態を十分に制御することにより、大きな交換磁場および高い熱安定性を確保すること。
（ｃ）トンネルバリア層の完全性（integrity）を確保すること。
ここで、トンネルバリア層の完全性の確保とは、良好なトンネル絶縁性を確保することにほかならない。固有接合抵抗Ｒと形成面積Ａとの積である接合抵抗ＲＡや絶縁破壊電圧Ｖｂといったパラメータで表されるトンネル絶縁性を十分に確保するには、ピンホールの無い均一のトンネルバリア層であることが望ましい。そのようなトンネルバリア層は、平滑かつ緻密に形成されたピンニング層やピンド層によって実現される。なお、形成面積Ａが大きな場合には接合抵抗ＲＡを１００００Ω・μｍ2とすることもできるが、形成面積Ａが小さな場合には、ＭＴＪ素子と接続されたトランジスタの抵抗値とのマッチングが困難となるので、上記のように大きな接合抵抗ＲＡを許容することができない。
また、特性上、フリー層に望まれるのは低い磁歪定数および低い保磁力を有することである。最近の傾向として、ＭＲ比を高めるために、例えば鉄の含有率が２０原子パーセント（ａｔ％）を超えるようなコバルト鉄合金（ＣｏＦｅ）や鉄含有率が５０ａｔ％を超えるようなニッケル鉄合金（ＮｉＦｅ）など、スピン偏極が高い確率で生じる材料を採用するようになってきている。強磁性材料における高度なスピン偏極は、高い飽和磁化（Ｍｓ）と関連するものである。高い飽和磁化Ｍｓを有するフリー層は、一般的に、磁気メモリセルのＭＴＪ素子に用いるには磁歪定数λｓが高すぎるものが多い。そのため、３０％を超えるような高いＭＲ比を確保しつつ、約１×１０-6以下の低い磁歪定数λｓを示すフリー層を含むＭＴＪ素子が望まれる。
図６は、従来の他の構成を有する磁気メモリ構造を示したものである。図６には、下部電極１６と上部電極１９とによって挟まれたＭＴＪ素子１を有する磁気メモリセル１１の断面構成を示す。ＭＴＪ素子１の構成は、図５に示したものと同等であり、ここでは簡略化して図示している。基板１２は、接続層１４によって下部電極１６と電気的に接続されたトランジスタ（図示せず）を含むものである。ワード線１３は、ＭＴＪ素子１の下層に設けられ、第１絶縁層１５によって周囲が覆われている。第１絶縁層１５は単層であっても複数層からなるものであってもよい。下部電極１６の上に配置されたＭＴＪ素子１は、キャップ層１８を貫通してビット線としての上部電極１９と連結しており、第２絶縁層１７によって周囲を覆われている。上方から眺めると、下部電極１６が形成する複数の列と、上部電極１９が形成する複数の行とが互いに直交しており、それらの各交差点にＭＴＪ素子が配置され、全体としてアレイを形成している。
また、非常に低い（例えば５Ω・μｍ2未満の）接合抵抗ＲＡを有するトンネルバリア層を備えたＭＴＪ素子は、磁気再生ヘッドにおけるセンサ部分として採用されている。図７は、基体２１の上に設けられた従来のＴＭＲヘッド２０の一部を記録媒体対向面（ＡＢＳ：air bearing surface）から眺めた断面を表している。ＴＭＲヘッド２０では、ＭＴＪ素子２３が（下部シールド層Ｓ１も兼ねる）下部リード層２２と（上部シールド層Ｓ２も兼ねる）上部リード層３０との間に設けられている。ＭＴＪ素子２３は、シード層２４と、ピンニング層２５と、ピンド層２６と、トンネルバリア層２７とフリー層２８とキャップ層２９とが下部リード層２２の側から順に積層されたものである。その他の詳細な構造や機能は、先に述べたＭＴＪ素子１と同様である。一般的に、下部リード層２２は、２μｍ以下の厚みのＮｉＦｅ層とタンタル層との２層構造からなり、一方の上部リード層３０は、ルテニウム（Ｒｕ）層とタンタル層と２μｍ以下の厚みのＮｉＦｅ層との３層構造となっている。再生動作の際には、ＡＢＳが磁気ディスク上をＺ方向にスライドするように再生ヘッドを移動させることで、磁気ディスクからの信号磁界をフリー層の磁化方向に対して作用させるようになっている。
ＭＴＪ素子に関連する従来技術としては、さらに以下のようなものがある。例えば、特許文献１には、ＭＲ比を向上させるため、高度なスピン偏極を生じるニッケル鉄合金（Ｎｉ40Ｆｅ60）層を、トンネルバリア層と隣接するピンド層およびフリー層に用いるようにしたＭＴＪデバイスが開示されている。負の磁歪定数を示す（Ｎｉ90Ｆｅ10）層と、正の磁歪定数を示すＮｉ40Ｆｅ60層とを隣接させることで互いに相殺しあうこととなり、全体としての磁歪定数の絶対値を小さくすることができる。
米国特許第６１２７０４５号明細書
また、負の磁歪定数を示すニッケル（Ｎｉ）層が正の磁歪定数を示すＣｏ50Ｆｅ50層の上に設けられてなる複合のフリー層では、ニッケル層の上に軟磁性のＮｉ80Ｆｅ20層をさらに設けることにより、（ニッケル層の）硬磁性を補正することができる。その結果、フリー層の保磁力を低減することができる（特許文献２参照）。
米国特許第６６７４６１７号明細書
ところで、一般に、ＭＴＪ素子の最上部にキャップ層を設ける目的は、エッチング処理やＣＭＰ処理を行う際に、すでに形成した膜を保護することと、その上に設ける電極（線）との電気的な接続を図ることにある。特許文献３には、タンタルやルテニウムからなる非磁性のキャップ層を備えた磁気センサが開示されている。さらに、特許文献４では、タンタルからなる４ｎｍ厚のキャップ層を備えた磁気トンネル接合センサが開示されており、特許文献５においても、タンタルまたはロジウム（Ｒｈ）を備えた磁気トンネル接合センサが開示されている。さらに、特許文献６には、ルテニウムまたはタンタルからなり、２０ｎｍ〜３０ｎｍの厚みをなすキャップ層が開示されている。
米国特許第６２６６２１８号明細書 米国特許第６６００６３８号明細書 米国特許第６６５７８２５号明細書 米国特許第６７０３６５４号明細書
機械的な保護を目的とするキャップ層としては、特許文献７に記載があるように、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、テクネチウム（Ｔｃ）、ルテニウム、パラジウム（Ｐｄ）、銀（Ａｇ）、ハフニウム（Ｈｆ）、タンタル、タングステン（Ｗ）、レニウム（Ｒｅ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）およびニッケルなどの単体の金属またはこれらの酸化物もしくは窒化物を使用することができる。
米国特許第６６２４９８７号明細書
ところで最近では、ＭＲＡＭや薄膜磁気ヘッドに代表される磁気デバイスの高集積化、微小化が著しく進んでいる。そのため、磁気デバイスに搭載される磁気抵抗効果素子などのセンサ素子に対し、より微小な信号磁界の変化をより高精度かつ高感度に検出する能力が強く要求されている。
本発明はかかる問題に鑑みてなされたもので、その第１の目的は、より高い抵抗変化率を発現する磁気トンネル接合素子およびその形成方法、ならびにそのような磁気トンネル接合素子を備えた磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドを提供することにある。
本発明の第２の目的は、磁歪定数の増大を抑制しつつより高い抵抗変化率を発現する磁気トンネル接合素子およびその形成方法、ならびにそのような磁気トンネル接合素子を備えた磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドを提供することにある。
本発明の磁気トンネル接合素子は、スピン偏極した磁化自由層と、この磁化自由層の側から酸素吸着層と金属層とが順に積層されたキャップ層とを備えるようにしたものである。
本発明の磁気トンネル接合素子では、スピン偏極した磁化自由層と、この磁化自由層の側から酸素吸着層と金属層とが順に積層されたキャップ層とを備えるようにしたので、酸化吸着層によって磁化自由層に含まれる酸素原子が吸着される。
本発明の磁気トンネル接合素子では、キャップ層が、磁化自由層と酸素吸着層との間に内部拡散バリア層をさらに有するものであることが望ましい。この場合には磁化自由層と酸素吸着層とが内部拡散バリア層によって隔てられることとなり、酸素吸着層を構成する材料の、磁化自由層への拡散が抑制される。
また、本発明の磁気トンネル接合素子では、磁化自由層が、１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下の鉄含有率であるニッケル鉄合金（ＮｉＦｅ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みを有していることが望ましい。さらに、磁化自由層におけるキャップ層と反対側に、ニッケルクロム合金（ＮｉＣｒ）からなるシード層と、マンガン白金合金（ＭｎＰｔ）からなる反強磁性ピンニング層と、シンセティックピンド層と、酸化アルミニウム（ＡｌＯX）からなるトンネルバリア層とを順に備えるようにすることが望ましい。シンセティックピンド層は、鉄含有率が１０原子パーセント（ａｔ％）であるコバルト鉄合金（ＣｏＦｅ）からなり２．３ｎｍの厚みをなす下部コバルト鉄合金層と、ルテニウム（Ｒｕ）からなり０．７５ｎｍの厚みをなす結合層と、鉄含有率が２５原子パーセント（ａｔ％）以上５０原子パーセント（ａｔ％）以下であるコバルト鉄合金（ＣｏＦｅ）からなり２．０ｎｍの厚みをなす上部コバルト鉄合金層とを順に有するように構成するとよい。トンネルバリア層については、シンセティックピンド層の上に０．５ｎｍ以上１．２ｎｍ以下の厚みをなすように形成されたアルミニウム膜をその場で酸化処理することにより得られるものが望ましい。
本発明の磁気トンネル接合素子では、内部拡散バリア層を、ルテニウム（Ｒｕ）からなり、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすものとし、酸素吸着層を、タンタル（Ｔａ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすものとし、金属層を、ルテニウム（Ｒｕ）からなり、１０．０ｎｍ以上２５．０ｎｍ以下の厚みをなすものとするとよい。ここで、例えば内部拡散バリア層の厚みを最適化することにより、全体の磁歪定数が変化するようになっている。
本発明の磁気メモリ構造は、基体上に、下部導電層と、磁気トンネル接合素子と、上部導電層とを順に備えた磁気メモリ構造であって、磁気トンネル接合素子が、下部導電層の側から順に、第１シード層と反強磁性ピンニング層とピンド層とトンネルバリア層とスピン偏極した磁化自由層と第１キャップ層とを有し、この第１キャップ層が、磁化自由層の側から順に酸素吸着層と金属層とを有するようにしたものである。
本発明の磁気メモリ構造では、磁気トンネル接合素子における第１キャップ層が、磁化自由層の側から順に酸素吸着層と金属層とを有するようにしたので、酸化吸着層によって磁化自由層に含まれる酸素原子が吸着される。
本発明の磁気メモリ構造では、第１キャップ層が、磁化自由層と酸素吸着層との間にさらに内部拡散バリア層をさらに有していることが望ましい。この場合には、磁化自由層と酸素吸着層とが内部拡散バリア層によって隔てられることとなるので、酸素吸着層を構成する材料の、磁化自由層への拡散が抑制される。
本発明の磁気メモリ構造では、下部導電層が、タンタル（Ｔａ）またはニッケルクロム合金（ＮｉＣｒ）からなる第２シード層と、ルテニウム（Ｒｕ）または銅（Ｃｕ）からなる電極層と、タンタル（Ｔａ）からなる第２キャップ層とを有するものであることが望ましい。また、第１シード層がニッケルクロム合金（ＮｉＣｒ）からなり、反強磁性ピンニング層がマンガン白金合金（ＭｎＰｔ）からなり、ピンド層がシンセティック構造を有することが望ましい。
本発明の磁気メモリ構造では、トンネルバリア層が、酸化アルミニウム（ＡｌＯX）からなり１．１ｎｍ以上１．５ｎｍ以下の厚みをなすものであるとよい。磁化自由層は、鉄含有率が１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下であるニッケル鉄合金（ＮｉＦｅ）からなることが望ましい。さらに、内部拡散バリア層については、ルテニウム（Ｒｕ）からなり、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすものとし、酸素吸着層については、タンタル（Ｔａ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすものとし、金属層については、ルテニウム（Ｒｕ）からなり、１０．０ｎｍ以上２５．０ｎｍ以下の厚みをなすものとすることが望ましい。
本発明のトンネル磁気抵抗効果型再生ヘッドは、基体上に、下部シールド層と、スピン偏極した磁化自由層およびキャップ層を有する磁気トンネル接合素子と、上部シールド層とを順に備えるようにしたものである。ここで、キャップ層が、磁化自由層の側から順に酸素吸着層と金属層とを有している。
本発明のトンネル磁気抵抗効果型再生ヘッドでは、磁気トンネル接合素子におけるキャップ層が、磁化自由層の側から順に酸素吸着層と金属層とを有するようにしたので、酸化吸着層によって磁化自由層に含まれる酸素原子が吸着される。
本発明のトンネル磁気抵抗効果型再生ヘッドでは、キャップ層が、磁化自由層と酸素吸着層との間に内部拡散バリア層をさらに有していることが望ましい。この場合には、磁化自由層と酸素吸着層とが内部拡散バリア層によって隔てられることとなるので、酸素吸着層を構成する材料の、磁化自由層への拡散が抑制される。
本発明のトンネル磁気抵抗効果型再生ヘッドでは、磁化自由層におけるキャップ層と反対側に、ニッケルクロム合金（ＮｉＣｒ）からなるシード層と、マンガン白金合金（ＭｎＰｔ）からなる反強磁性ピンニング層と、シンセティックピンド層と、酸化アルミニウム（ＡｌＯX）からなるトンネルバリア層とを順に備えるようにするとよい。
本発明のトンネル磁気抵抗効果型再生ヘッドでは、シンセティックピンド層が、１０原子パーセント（ａｔ％）の鉄含有率であるコバルト鉄合金（ＣｏＦｅ）からなり２．３ｎｍの厚みをなす下部コバルト鉄合金層と、ルテニウム（Ｒｕ）からなり０．７５ｎｍの厚みをなす結合層と、２５原子パーセント（ａｔ％）以上５０原子パーセント（ａｔ％）以下の鉄含有率であるコバルト鉄合金（ＣｏＦｅ）からなり２．０ｎｍの厚みをなす上部コバルト鉄合金層とを順に有するものであることが望ましい。また、下部シールド層については、ニッケル鉄合金からなることが望ましい。
本発明のトンネル磁気抵抗効果型再生ヘッドでは、磁化自由層が、１０原子パーセント（ａｔ％）の鉄含有率であるコバルト鉄合金（ＣｏＦｅ）からなり０．５ｎｍ以上１．０ｎｍ以下の厚みをなすコバルト鉄合金層と、１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下の鉄含有率であるニッケル鉄合金（ＮｉＦｅ）からなり３．０ｎｍ以上４．０ｎｍ以下の厚みをなすニッケル鉄合金層とが積層された２層構造を有するものであることが望ましい。
本発明のトンネル磁気抵抗効果型再生ヘッドでは、内部拡散バリア層については、ルテニウム（Ｒｕ）からなり、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすものとし、酸素吸着層については、タンタル（Ｔａ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすものとし、金属層については、ルテニウム（Ｒｕ）からなり、１０．０ｎｍ以上２０．０ｎｍ以下の厚みをなすものとすることが望ましい。
本発明の磁気トンネル接合素子の形成方法は、基体上に、シード層と、反強磁性ピンニング層と、ピンド層と、酸化アルミニウム（ＡｌＯX）からなるトンネルバリア層とを順に形成する工程と、このトンネルバリア層の上に、スピン偏極した磁化自由層を形成する工程と、この磁化自由層の上に、酸素吸着層と、金属層とを順に形成することによりキャップ層を形成する工程とを含むようにしたものである。
本発明の磁気トンネル接合素子の形成方法では、磁化自由層の上に、酸素吸着層と、金属層とを順に形成することによりキャップ層を形成するようにしたので、酸化吸着層によって磁化自由層に含まれる酸素原子が吸着されることとなる。
本発明の磁気トンネル接合素子の形成方法では、キャップ層を形成する工程において、磁化自由層と酸素吸着層との間に内部拡散バリア層をさらに形成するようにすることが望ましい。この場合には、磁化自由層と酸素吸着層とが内部拡散バリア層によって隔てられることとなるので、酸素吸着層を構成する材料の、磁化自由層への拡散が抑制される。
本発明の磁気トンネル接合素子の形成方法では、ニッケルクロム合金（ＮｉＣｒ）を用いてシード層を形成し、マンガン白金合金（ＭｎＰｔ）を用いて反強磁性ピンニング層を形成し、さらに、鉄含有率が１０原子パーセント（ａｔ％）であるコバルト鉄合金（ＣｏＦｅ）からなる下部コバルト合金層と、ルテニウム（Ｒｕ）からなる結合層と、鉄含有率が２５原子パーセント（ａｔ％）以上５０原子パーセント（ａｔ％）以下であるコバルト鉄合金（ＣｏＦｅ）からなる上部コバルト鉄合金層とを順に積層することによりシンセティック構造をなすピンド層を形成するようにするとよい。
本発明の磁気トンネル接合素子の形成方法では、基体として、磁気メモリ構造における下部導電層を用いるようにしてもよい。その場合、さらに、キャップ層の上に上部導電層を形成することが望ましい。また、トンネルバリア層については、０．８ｎｍ以上１．０ｎｍ以下の厚みをなすようにアルミニウム膜を形成したのち、このアルミニウム膜に対してラジカル酸化処理を行うことにより形成することが望ましい。磁化自由層については、１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下の鉄含有率であるニッケル鉄合金（ＮｉＦｅ）を用いて、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすように形成することが望ましい。
本発明の磁気トンネル接合素子の形成方法では、基体としてトンネル磁気抵抗効果型再生ヘッドにおける下部シールド層を用いるようにしてもよい。その場合、さらに、キャップ層の上に上部シールド層を形成することが望ましい。また、トンネルバリア層については、０．５ｎｍ以上０．６ｎｍ以下の厚みをなすようにアルミニウム膜を形成したのち、このアルミニウム膜に対して自然酸化処理を行うことにより形成することが望ましい。磁化自由層については、１０原子パーセント（ａｔ％）の鉄含有率であるコバルト鉄合金（ＣｏＦｅ）からなり０．５ｎｍ以上１．０ｎｍ以下の厚みをなすコバルト鉄合金層と、１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下の鉄含有率であるニッケル鉄合金（ＮｉＦｅ）からなり、３．０ｎｍ以上４．０ｎｍ以下の厚みをなすニッケル鉄合金層とを積層することにより形成することが望ましい。
本発明の磁気トンネル接合素子の形成方法では、ルテニウム（Ｒｕ）を用いて、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすように内部拡散バリア層を形成することが望ましい。さらに、タンタル（Ｔａ）を用いて、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすように酸素吸着層を形成することが望ましい。さらに、ルテニウム（Ｒｕ）を用いて、１０．０ｎｍ以上２５．０ｎｍ以下の厚みをなすように金属層を形成することが望ましい。
本発明の磁気トンネル接合素子の形成方法では、スパッタリング用チャンバと酸化用チャンバとを備えた超高真空スパッタリング装置において、一回のポンプダウン操作ののちに全ての層を順次形成するようにするとよい。
さらに、本発明の磁気トンネル接合素子の形成方法では、基体として、最上面にアモルファスのタンタル層を有するものを用いることにより、その上に形成されるシード層、反強磁性ピンニング層、ピンド層、トンネルバリア層および磁化自由層における平滑かつ緻密な結晶成長の促進を図るようにするとよい。
本発明の磁気トンネル接合素子およびその形成方法によれば、スピン偏極した磁化自由層と、この磁化自由層の側から酸素吸着層と金属層とが順に積層されたキャップ層とを形成するようにしたので、酸化吸着層が磁化自由層に含まれる酸素原子を吸着することにより、抵抗変化率の向上を図ることができる。特に、磁化自由層と酸素吸着層との間に内部拡散バリア層をさらに設けるようにすると、磁歪定数の増大を抑制することができる。
本発明の磁気メモリ構造によれば、第１キャップ層が、磁化自由層の側から順に酸素吸着層と金属層とを有するようにしたので、酸化吸着層が磁化自由層に含まれる酸素原子を吸着することにより、磁気トンネル接合素子における抵抗変化率の向上を図ることができる。特に、磁化自由層と酸素吸着層との間に内部拡散バリア層をさらに設けるようにすると、磁歪定数の増大を抑制することができる。すなわち、内部拡散バリア層によって、酸素吸着層を構成する材料の、磁化自由層への拡散が抑制されるので、ねじれ（kink）や渦（vortex）のない良好な磁化曲線（Ｒ−Ｈ曲線）が得られる。したがって、高集積化した場合であっても高精度かつ高感度なスイッチング特性を得ることができる。
本発明のトンネル磁気抵抗効果型再生ヘッドによれば、キャップ層が、磁化自由層の側から順に酸素吸着層と金属層とを有するようにしたので、 酸化吸着層が磁化自由層に含まれる酸素原子を吸着することにより、磁気トンネル接合素子における抵抗変化率の向上を図ることができる。特に、磁化自由層と酸素吸着層との間に内部拡散バリア層をさらに設けるようにすると、磁歪定数の増大を抑制することができる。すなわち、内部拡散バリア層によって、酸素吸着層を構成する材料の、磁化自由層への拡散が抑制されるので、ねじれ（kink）や渦（vortex）のない良好な磁化曲線（Ｒ−Ｈ曲線）が得られる。したがって、高記録密度化された磁気記録媒体からの磁気情報の読み出しに好適なものとなる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１および図２を参照して、本発明の第１実施の形態に係るＭＴＪ素子およびそれを含む磁気メモリ構造の構成について説明する。図１は、本実施の形態の磁気メモリ構造を複数備えたＭＲＡＭアレイにおける平面構成の一部を示した概略図である。図２は、図１に示したＭＲＡＭアレイにおける任意の磁気メモリ構造の断面構成を拡大して示したものである。
図１に示したように、本実施の形態の磁気メモリ構造３６は、全体としてマトリクス状をなすように、互いに直交するように延在する複数のビット線５４および複数のワード線４０と、それらの各交差点に配置された複数のＭＴＪ素子３７とを備えたものである。ここで、複数のビット線５４はＸ軸方向へ延在すると共にＹ軸方向へ配列されて複数の行を形成し、一方の複数のワード線４０はＹ軸方向へ延在すると共にすると共にＸ軸方向へ配列されて複数の列を形成している。各ＭＴＪ素子３７は、各交差点においてビット線５４とワード線４０との間に厚み方向に挟まれている。
図１では、４つの磁気メモリ構造３６と、２つのワード線４０と、２つのビット線５４とを示している。簡略化のため、ここでは下部電極層４５（後出）の図示を省略する。ワード線４０はＸ軸方向に幅ｂを有し、ビット線５４はＹ軸方向に幅ｖを有する。複数のビット線５４は互いに絶縁層５８によって電気的に分離されており、その上面は水平断面（Ｘ−Ｙ平面）において共平面を形成するようにほぼ同じ高さに位置している。絶縁層５８は、後出の絶縁層３９，４１，５３と同等の誘電材料により構成されている。ＭＴＪ素子３７は水平断面において楕円形をなしており、長軸方向（Ｙ軸方向）に長さｗを有し、短軸方向（Ｘ軸方向）に長さａを有している。なお、ＭＴＪ素子３７は円形または矩形（rectangular）であってもよい。ビット線５４の幅ｖは、ＭＴＪ素子３７の幅ｗよりも大きく、ワード線４０の幅ｂはＭＴＪ素子３７の幅ａよりも大きい。
図２に示したように、磁気メモリ構造３６は、シリコンなどにトランジスタやダイオードなどの電子デバイス（図示せず）が組み込まれた基体３８上に設けられたものであり、下部導電層４５と、ＭＴＪ素子３７と、上部導電層としてのビット線５４とを順に備えている。さらに、ワード線４０が、厚み方向における下部導電層４５と基体３８との間に設けられている。
基体３８の上には、例えば銅（Ｃｕ）からなるワード線４０と、これを取り囲む酸化アルミニウム（Ａｌ2Ｏ3）や酸化珪素などからなる絶縁層３９とが形成されている。ワード線４０および絶縁層３９は、互いに共平面を形成するように同一階層に設けられている。なお、ワード線４０は、ディジット線、データ線、行方向ライン、コラムラインなどとも呼ばれるものである。ワード線４０の表面を取り囲むように拡散バリア層を設けるようにしてもよい。
絶縁層３９およびワード線４０の上の階層には、酸化アルミニウム（Ａｌ2Ｏ3）や酸化珪素などからなる絶縁層４１が形成されている。絶縁層４１の上には、基体３８に埋設されたトランジスタなどと内部で接続されている下部導電層４５が設けられている。
下部導電層４５は、Ｘ−Ｙ平面において例えば楕円形状をなすように区切られた領域を占めるものであり、図示しない絶縁層によってその周囲を取り囲まれ、その絶縁層と共平面を形成している。下部導電層４５は、シード層４２と電極層４３とキャップ層４４とが順に形成された３層構造となっている。例えば、シード層４２はタンタル（Ｔａ）またはニッケルクロム合金（ＮｉＣｒ）により構成され、４．０ｎｍ以上６．０ｎｍ以下の厚みを有するものである。シード層４２の上に形成される電極層４３は、ルテニウム（Ｒｕ）からなり１０．０ｎｍ以上２０．０ｎｍ以下の厚みを有するものである。ルテニウム以外にも、イリジウム（Ｉｒ）やロジウム（Ｒｈ）などの高融点金属のうち、微小な結晶粒を有し、表面が平滑なものを電極層４３に適用してもよい（本出願人が、米国特許第６７０３６５４号明細書において開示している）。あるいは、金（Ａｕ）や銅（Ｃｕ）を電極層４３に適用することもできる。また、キャップ層４４はタンタル（Ｔａ）により構成されている。詳細には、キャップ層４４は、３ｎｍ以上５ｎｍ以下の厚みを有するタンタル層の表面をスパッタエッチングによりアモルファス化したものである。キャップ層４４は、その上に形成されるＭＴＪ素子３７の均質化および緻密化を促進するように機能する。
ＭＴＪ素子３７は、自らの周囲が絶縁層５３によって取り囲まれ、かつ、この絶縁層５３と共平面を形成するように下部導電層４５の上層として設けられている。絶縁層５３は珪素酸化物などの低誘電率材料により構成されている。ＭＴＪ素子３７は下部導電層４５と電気的に接続されており、下から順に例えばシード層４６、ピンニング層４７、ＳｙＡＰ層４８、トンネルバリア層４９、フリー層（磁化自由層）５０、キャップ層５１が形成された積層体である。
シード層４６は、例えばクロム（Ｃｒ）の含有率が３５原子パーセント（ａｔ％）以上４５ａｔ％以下のＮｉＣｒからなり、例えば４ｎｍ以上６ｎｍ以下（好ましくは４．５ｎｍ）の厚みを有するものである。あるいは、ニッケル鉄合金（ＮｉＦｅ）やニッケル鉄クロム合金（ＮｉＦｅＣｒ）をシード層４６に適用することもできる。シード層４６は、アモルファス化したタンタル層からなるキャップ層４４の上に形成されるので、１１１方向に成長し、緻密かつ平滑な表面を有するものとなる。平滑かつ緻密なシード層４６は、これに続いて形成されるＭＴＪ素子３７の他の層（ピンニング層４７〜キャップ層５１）における平滑化および緻密化のために重要なものである。
ピンニング層４７は、例えば１０ｎｍ以上２０ｎｍ以下（好ましくは１５０ｎｍ）の厚みをなすマンガン白金合金（ＭｎＰｔ）により構成されている。あるいは、５ｎｍ以上１０ｎｍ以下の厚みをなすイリジウムマンガン（ＩｒＭｎ）により構成するようにしてもよい。ピンニング層４７は、ここでは、＋Ｙ方向に磁化されている。これは、ＭＴＪ素子３７を形成する際、＋Ｙ方向に所定の大きさの外部磁場を付与しながらアニール処理を行うことによって決定される。
ＳｙＡＰ層４８は、第２ピンド層と、結合層と、第１ピンド層とを順に備えるようにしたものである。ピンニング層４７の上に形成される第２ピンド層は、鉄含有率が１０ａｔ％のコバルト鉄合金（ＣｏＦｅ）からなり、例えば２ｎｍ以上３ｎｍ以下（好ましくは２．３ｎｍ）の厚みを有するものである。結合層は、例えばルテニウムからなり、０．７５ｎｍの厚みを有するものである。結合層としては、ルテニウムのほか、ロジウム（Ｒｈ）やイリジウム（Ｉｒ）などを用いることもできる。結合層の上に形成される第１ピンド層は、鉄含有率が２５ａｔ％以上５０ａｔ％以下であるＣｏＦｅからなり、例えば１．５ｎｍ以上２．５ｎｍ以下（好ましくは２．０ｎｍ）の厚みを有するものである。第１ピンド層は、２つのＣｏＦｅ層の間にＦｅＴａＯやＣｏＦｅＯなどのナノ酸化層（ＮＯＬ：nano-oxide layer）を挟むようにした３層構造としてもよい。このようなＮＯＬを用いる理由は、第１ピンド層の平滑さを向上させるためである。第１ピンド層の磁気モーメントと第２ピンド層の磁気モーメントとは互いに逆平行をなすように固着されている。第２ピンド層の厚みと、第１ピンド層の厚みとのわずかな差が微小なネット磁気モーメントを発生させ、それがＳｙＡＰ層４８の＋Ｙ方向の磁化として現れる。第２ピンド層と第１ピンド層との交換結合は、結合層によって促進される。
ＳｙＡＰ層４８の上に設けられるトンネルバリア層４９は、アルミニウム膜をラジカル酸化（ＲＯＸ：radical oxidation）法により酸化処理したものであり、例えば化学量論組成がＡｌ2Ｏ3（以下ＡｌＯXと記す）となっているものである。トンネルバリア層４９の厚みは、例えば１．１ｎｍ以上１．５ｎｍ以下（好ましくは１．４ｎｍ）である。トンネルバリア層４９は、アモルファス化されたキャップ層４４の作用により、優れた平滑性と均質性とを有するものとなっている。
フリー層５０は、スピン偏極した材料により構成されている。鉄含有率が２０ａｔ％を超えるＣｏＦｅや、鉄含有率が５０ａｔ％を超えるＮｉＦｅ、あるいは、鉄含有率が２５ａｔ％以上であるＣｏＦｅに［（ＣｏＦｅ）mＢn］を加えたものなどは、高度にスピン偏極を生じるものとなる。一般的な高度にスピン偏極が生じる材料は、飽和磁化Ｍｓも大きなものである。適度なスピン偏極を生じる材料は、ＭＴＪ素子３７における磁歪定数λｓの低減に寄与する。例えば、鉄含有率が１７．５ａｔ％以上２０ａｔ％以下（好ましくは１７．５ａｔ％）のＮｉＦｅをフリー層５０に適用することが望ましい。この場合、フリー層５０の厚みは、３．０ｎｍ以上６．０ｎｍ以下（好ましくは４．０ｎｍ）とする。フリー層５０は、初期状態において、ＳｙＡＰ層４８と同様に＋Ｙ方向に磁化が向いている。図１に示したように、ＭＴＪ素子３７では、Ｘ軸方向の長さａよりもＹ軸方向の長さｗのほうが長いので、その形状異方性により、磁化容易軸もＹ軸方向となっている。
キャップ層５１は、フリー層５０の側から、内部拡散バリア層５１１と、酸素吸着層５１２と、上部金属層５１３とが順に積層された３層構造となっている。内部拡散バリア層５１１は、ルテニウムからなり、１．０ｎｍ以上３．０ｎｍ以下（好ましくは２．０ｎｍ）の厚みを有している。この内部拡散バリア層５１１の厚みを最適化することにより、フリー層５０の磁歪定数をさらに低減することができる。酸素吸着層５１２は、低抵抗を示すα相のタンタルからなり、２．０ｎｍ以上５．０ｎｍ以下（好ましくは３．０ｎｍ）の厚みを有している。酸素吸着層５１２の上に形成される上部金属層５１３は１０．０ｎｍ以上２５．０ｎｍ以下（特に２１．０ｎｍ）の厚みをなしている。上部金属層５１３における厚みは、ビット線５４とフリー層５０との距離に大きく影響するものである。ビット線５４に流れる電流によって生じるフリー層５０での磁場は、キャップ層５１（特に上部金属層５１３）の厚みに強く依存する。したがって、このパラメータ（キャップ層５１の厚み）の精度は、スイッチング特性に制御の向上に関わることとなる。なお、以前、本出願人は、２５ｎｍの厚みをなすルテニウムからなる単層のキャップ層を提案している。
上部金属層５１３は、イオンビームエッチング（ＩＢＥ）処理によってＭＴＪ素子３７を形成する際、およびその周囲を覆う絶縁層５３の平坦化（planarization）を実施する際に、浸食作用から保護するために必要となる。さらに、この上部金属層５１３は、その上に設けられるビット線５４との良好な電気的接続を確実にするものである。このようなキャップ層５１において、下部金属層としての内部拡散バリア層５１１と、上部金属層５１３とは、いずれもルテニウムにより構成されていることが望ましい。なぜなら、ルテニウムは低抵抗であるうえ、アニール処理の際に酸化しないからである。
ビット線５４は、ＭＴＪ素子３７（キャップ層５１）の上面５１ａと電気的に接するように設けられている。ビット線５４は、例えば、銅、金またはアルミニウムなどにより形成され、その周囲が絶縁層によって覆われている。
このような構成の磁気メモリ構造３６においては、ビット線５４に＋Ｘ方向または−Ｘ方向への電流が流れ、ワード線４０にＹ方向への電流が流れる。書込動作の際にビット線５４に電流が流れると、右手の法則により、フリー層５０の磁化容易軸に沿った第１の電流磁界が生じる。一方、ワード線４０に電流が流れると、右手の法則により、フリー層５０の磁化困難軸に沿った第２の電流磁界が生じる。ある特定のビット線５４およびワード線４０に電流が流れると、その交差点にある特定のＭＴＪ素子３７におけるフリー層７０が、第１の電流磁界と第２の電流磁界との合成磁界により、特定の方向へ磁化される。
続いて、図１および図２に加えて図３を参照して、本実施の形態の磁気メモリ構造３６を備えたＭＲＡＭアレイの製造方法について説明する。本実施の形態のＭＲＡＭアレイの製造方法では、水平断面において、複数のＭＴＪ素子３７をＸ軸方向へ配列して複数の行を形成すると共にＹ軸方向へ配列して複数の列を形成することにより、全体としてマトリクスを形成する。また、スパッタリング用チャンバ（超高真空ＤＣマグネトロンスパッタチャンバ）と酸化用チャンバとを備えた超高真空スパッタリング装置（例えば、アネルバ７１００システム）において、一回のポンプダウン操作ののちに磁気メモリ構造３６を構成する全ての層を順次形成するようにする。スパッタデポジッション操作を行う際には、例えばアルゴン（Ａｒ）ガスを充填するようにする。
まず、図３に示したように、基体３８の上に、ＣＶＤ（chemical vapor deposition ）法やＰＥＣＶＤ（plasma enhanced ＣＶＤ）法、スピンオン法（spin on method）などにより、絶縁層３９を形成する。次いで、絶縁層３９の上面と共平面を形成するように、基体３８と連結した複数のワード線４０をダマシン法などにより形成する。ワード線４０は、銅（Ｃｕ）などにより形成する。こののち、全体を覆うように絶縁層４１を形成する。
絶縁層４１を形成したのち、例えばスパッタリング法やイオンビームデポジッション（ＩＢＤ：Ion Beam Deposition）法を用いて、シード層４２と電極層４３とキャップ層４４とを順に形成することにより３層構造の下部導電層４５を形成する。ここでは、例えば３ｎｍ以上５ｎｍ以下の厚みを有するタンタル層と、ルテニウム（Ｒｕ）などからなる被覆層（図示せず）とを電極層４３の上に順次成膜したのち、スパッタエッチングにより、これら被覆層の全てとタンタル層の厚み方向の一部とを除去することにより表層がアモルファスとなったタンタル層からなるキャップ層４４を形成する。
次に、下部導電層４５の上にＭＴＪ素子３７を形成する。ここでは、下部導電層４５の上にシード層４６と、ピンニング層４７と、ＳｙＡＰ層４８と、トンネルバリア層４９と、フリー層５０と、キャップ層５１とを予め決められた順序で積層して多層膜を形成したのち、フォトレジストパターン５２によって選択的に覆い、保護されていない領域の多層膜をエッチングにより除去するようにする。その結果、幅ｗを有するキャップ層５１を最上層とした台形上のＭＴＪ素子３７が形成される。すなわち、ＭＴＪ素子３７は、キャップ層５１からシード層４６へ向かうほど徐々に広がるように傾斜した側壁を有するものとなり、シード層４６の幅はキャップ層５１の幅ｗよりも大きくなる。なお、多層膜の形成が終了した段階で、アニール処理を行う。例えば、Ｙ軸方向に沿った外部磁界を付与しながら所定温度で所定時間に亘ってアニール処理を行うことにより、ＳｙＡＰ層４８の磁化方向を設定するようにする。
トンネルバリア層４９を形成する際には、０．８ｎｍ以上１．０ｎｍ以下の厚みをなすようにアルミニウム膜をＳｙＡＰ層４８の上に形成したのち、このアルミニウム膜に対してラジカル酸化処理を行うようにする。ラジカル酸化処理については、酸化用チャンバの内部において、上部イオン化電極と、ＳｙＡＰ層４８の上に形成されたアルミニウム膜との間に格子状のキャップを配置したのちプラズマ酸化をおこなうようにする。
キャップ層５１を形成する際には、フリー層５０の上に、ルテニウムを用いて１．０ｎｍ以上３．０ｎｍ以下の厚みをなすように内部拡散バリア層５１１を形成し、この内部拡散バリア層５１１を覆うようにタンタルを用いて２．０ｎｍ以上５．０ｎｍ以下の厚みをなすように酸素吸着層５１２を形成し、さらに、この酸素吸着層５１２を覆うように、ルテニウムを用いて１０．０ｎｍ以上２５．０ｎｍ以下の厚みをなすように上部金属層５１３を形成するようにする。
次に、例えばウェットストリッパや酸素アッシングなどの従来からよく知られた手法により、フォトレジストパターン５２を除去する。さらに、標準的な洗浄処理によって、有機物の残渣（organic residue）を除去する。こののち、エッチングにより露出した下部導電層４５の上面を覆うと共にＭＴＪ素子３７の両隣を充填するように絶縁層５３を形成する。このようにして形成した絶縁層５３を、例えばＣＭＰ（chemical mechanical polish）によりＭＴＪ素子３７の厚みと同等の厚みとなるまで平坦化（planarization）することにより、ＭＴＪ素子３７の上面５１ａと絶縁層５３との共平面を形成する。キャップ層５１における上部金属層５１３は、この絶縁層５３の平坦化による浸食からＭＴＪ素子３７を保護するように機能する。
続いて、ＭＴＪ素子３７と絶縁層５３との共平面上に、複数のＭＴＪ素子３７の上面５１ａと接すると共に互いに平行をなすようにＸ軸方向へ延在する複数のビット線５４を形成する。以上により、本実施の形態のＭＲＡＭアレイの製造が完了する。
このように、本実施の形態では、キャップ層５１を、Ｒｕ／Ｔａ／Ｒｕという３層構造とすることにより、従来みられなかった高い抵抗変化率と低い磁歪定数との両立を図ることが可能となる。すなわち、Ｒｕ／Ｔａ／Ｒｕという３層構造のキャップ層５１がＮｉＦｅからなるフリー層と融合することにより、磁歪定数λｓの低減が観察される。その上、キャップ層５１の中間層として設けられたタンタルからなる酸素吸着層５１２がフリー層５０に含まれる酸素を吸着するという機構により、高い抵抗変化率が発現する。通常、ＮｉＦｅからなるフリー層５０の内部やルテニウムのような遷移金属の内部には酸素が大量に含まれている。タンタルからなる酸素吸着層５１２を備えることにより、フリー層５０は酸素が欠乏した状態となり、高い導電性を示すようになる。一方、酸素吸着層５１２に酸素が吸着されることで、キャップ層５１の導電性がわずかに損なわれることとなるが、全体への影響は小さなものである。
また、フリー層５０として、１７．５ａｔ％以上２０．０ａｔ％以下の鉄含有率を示すＮｉＦｅを用いるようにしたので、磁化曲線（Ｒ−Ｈヒステリシス曲線）においてねじれ（kinks）や渦（vortex）の発生が抑制される。例えば、鉄含有率が２０ａｔ％を超えるＣｏＦｅや、鉄含有率が５０ａｔ％を超えるＮｉＦｅ、あるいは、鉄含有率が２５ａｔ％以上であるＣｏＦｅに［（ＣｏＦｅ）mＢn］を加えたもののような、スピン偏極が高度に発生する材料をフリー層に用いた場合には、その飽和磁化とも関連して、渦や磁壁の存在に起因するねじれがＲ−Ｈ曲線に現れることとなるが、本実施の形態ではそのような現象が見られない。したがって、磁気メモリ構造３６におけるスイッチング特性（switching characteristic）が向上する。
なお、キャップ層５１は、フリー層５０の上に形成された１ｎｍ以上３ｎｍ以下の厚みをなすタンタル層と、その上に形成された１５．０ｎｍ以上２５．０ｎｍ以下の厚みをなすルテニウム層との複合層（Ｔａ／Ｒｕ）により構成されていてもよい。しかしながら、Ｒｕ／Ｔａ／Ｒｕからなる３層構造のほうが、より好ましい。内部拡散バリア層５１１を設けることにより、酸素吸着層５１２を構成するタンタルがフリー層５０へ拡散してしまうのを十分に抑制することができるからである。タンタルの、フリー層５０への拡散は、Ｒ−Ｈ曲線に現れる渦を引き起こす原因となるが、本実施の形態では、そのような現象の発生を防止することができる。なお、本発明者は、２層構造（Ｔａ／Ｒｕ）からなるキャップ層５１を有するＭＴＪデバイスでは、Ｖ50が、６００ｍＶから８００ｍＶへ増大することを見いだした。すなわち、ＭＴＪバイアスコンディション（一般的には４００ｍＶ）における抵抗変化率ｄＲ／Ｒが向上する。
以上説明したように、本実施の形態の磁気メモリ構造３６を備えたＭＲＡＭアレイによれば、キャップ層５１が、フリー層５０の側から順に内部拡散バリア層５１１と酸素吸着層５１２と上部金属層５１３とを有するようにしたので、酸化吸着層５１２がフリー層５０に含まれる酸素原子を吸着し、ＭＴＪ素子３７における抵抗変化率の向上と、磁歪定数の低減とを実現することができる。ここで、内部拡散バリア層５１１によって、酸素吸着層５１２を構成する材料の、フリー層５０への拡散が抑制されるので、ねじれ（kink）や渦（vortex）のない良好な磁化曲線（Ｒ−Ｈ曲線）を得ることができる。したがって、高集積化した場合であっても高精度かつ高感度なスイッチング特性を得ることができる。
［第２の実施の形態］
次に、図７を参照して、本発明の第２の実施の形態としてのＭＴＪ素子を備えたＴＭＲリードヘッドの構成について以下に説明する。図７は、本実施の形態のＴＭＲリードヘッド６０（以下、単にＴＭＲヘッド６０という。）における、磁気記録媒体（図示せず）と対向する面（記録媒体対向面）と平行な断面構成を表したものである。ＴＭＲヘッド６０は、例えば磁気ディスク装置などに搭載されて、磁気記録媒体に記録された磁気情報を読み出す磁気デバイスとして機能する磁気再生ヘッドのセンサ部として用いられるものである。
ＴＭＲヘッド６０は、ＭＴＪ素子８０と、それを上下に挟むようにして設けられた下部シールド層６２と上部シールド層７５とを備えている。下部シールド層６２および上部シールド層７５はＮｉＦｅにより構成されている。下部シールド層６２は、例えば、（Ｃｏ75Ｆｅ25）0.8Ｂ0.2というような構造を有していてもよい。ＭＴＪ素子８０と下部シールド層６２との間にはシールドキャップ層６４が設けられている。また、ＭＴＪ素子８０の両隣には、絶縁層７２と、ハードバイアス層７３と、絶縁層７４とがそれぞれ設けられている。
シールドギャップ層６４は、表層がアモルファス化されたタンタル層であり、例えば３．０ｎｍ以上５．０ｎｍ以下の厚みをなしており、その後に形成されることとなるＭＴＪ素子８０の各層における平滑性や緻密性を促進する作用を発揮するものである。さらに、下部シールド層６２の保護層としても機能する。
ＭＴＪ素子８０は、下部シールド層６２の側から、シード層６６、ピンニング層６７、ＳｙＡＰ層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１を順に備えている。これらシード層６６、ピンニング層６７およびＳｙＡＰ層６８は、それぞれ、第１の実施の形態におけるシード層４６、反強磁性層４７およびＳｙＡＰ層４８と同じ構成を有している。
トンネルバリア層６９は、第１の実施の形態におけるトンネルバリア層４９とは異なり、０．５０ｎｍ以上０．６０ｎｍ以下のアルミニウム膜を自然酸化（ＮＯＸ；natural oxidation）法を利用して酸化処理することによって得られるものである。
フリー層７０は、例えば、１０ａｔ％の鉄含有率を示すコバルト鉄合金（ＣｏＦｅ）からなり０．５ｎｍ以上１．０ｎｍ以下の厚みをなすＣｏＦｅ層と、１７．５ａｔ％以上２０．０ａｔ％以下の鉄含有率を示すＮｉＦｅからなり３．０ｎｍ以上４．０ｎｍ以下の厚みをなすＮｉＦｅ層とが積層された２層構造を有するものである。
キャップ層７１は、フリー層７０の側から内部拡散バリア層７１１と酸素吸着層７１２と上部金属層７１３とが順に積層された３層構造を有している。詳細には、フリー層７０と接する内部拡散バリア層７１１は、例えばルテニウムからなり、１．０ｎｍ以上３．０ｎｍ以下（好ましくは２．０ｎｍ）の厚みを有している。この内部拡散バリア層７１１の厚みを最適化することにより、フリー層７０の磁歪定数を最小化することができる。酸素吸着層７１２は、例えばα相のタンタルからなり、２．０ｎｍ以上５．０ｎｍ以下（好ましくは３．０ｎｍ）の厚みをなし、フリー層７０から酸素原子を吸着するように機能する。上部金属層７１３は、例えばルテニウムからなり、１０．０ｎｍ以上２０．０ｎｍ以下（好ましくは１５．０ｎｍ）の厚みをなしている。上部金属層７１３は、ＭＴＪ素子８０の側壁をイオンビームエッチング（ion beam etching）処理によって加工する際、耐え得るような厚みを有している。内部拡散バリア層７１１および上部金属層７１３として用いられるルテニウムは、優れた導電性を示すと共に、内部拡散を十分に遮断し、平滑な表面を形成する。
このような構成のＴＭＲヘッド６０を形成する際には、まず、下部シールド層６２の上に、５．０ｎｍ以上８．０ｎｍ以下の厚みをなすタンタル層と、２．０ｎｍ以上３．０ｎｍ以下の厚みをなすルテニウム層とを順に積層したのち、スパッタエッチングを利用してルテニウム層を除去すると共にタンタル層における厚み方向の一部を除去することによってシールドキャップ層６４を形成する。この際、タンタル層の表層はアモルファス化される。
次いで、超高真空のスパッタリング用チャンバと酸化用チャンバとを備えた装置（例えばアネルバ７１００システムなど）により、一回のポンプダウン操作ののち一括してＭＴＪ素子の各層（具体的には、シード層６６、反強磁性層６７、ＳｙＡＰ層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１）を順次成膜することにより、多層膜を形成する。なおフリー層７０は、Ｘ軸方向の磁界中において成膜される。
多層膜を形成したのち、例えばＹ軸方向への外部磁界を付与しつつアニール処理することにより、ＳｙＡＰ層６８の磁化方向を設定する。さらに、（上記のＹ軸方向への外部磁界よりも小さな）Ｘ軸方向への外部磁界を付与しつつアニール処理することにより、フリー層７０の磁化方向を設定する。
さらに、多層膜を選択的に覆うようにフォトレジストパターン（図示せず）を形成したのち、ＩＢＥにより、多層膜を選択的にエッチングすることにより、ＭＴＪ素子８０を形成する。こののち、例えば１０ｎｍ以上１５ｎｍ以下の厚みをなす酸化アルミニウム（Ａｌ2Ｏ3）からなる絶縁層７２を、ＭＴＪ素子８０の側壁および、ＩＢＥによって露出したシールドキャップ層６４を覆うようにＣＶＤ（chemical vapor deposition）法またはＰＶＤ（physical vapor deposition）法を利用して形成する。さらに、絶縁層７２の上に、例えばＴｉＷ層とＣｏＣｒＰｔ層とタンタル層との３層構造からなるハードバイアス層７３と、例えば酸化アルミニウム（Ａｌ2Ｏ3）からなる絶縁層７４とを順に形成する。ハードバイアス層７３は、例えば２０ｎｍ以上３０ｎｍ以下の厚みをなし、絶縁層７４は、例えば２０ｎｍ以上２５ｎｍ以下の厚みをなしている。ハードバイアス層７３および絶縁層７４を形成したのち、フォトレジストパターンを除去することにより、ＭＴＪ素子８０の上面７１ａが露出する。
次いで、上面７１ａと、絶縁層７４の上面とが共平面をなすように、ＣＭＰ（chemical mechanical polish）処理を行い、最後に上面７１ａと絶縁層７４とを覆うように上部シールド層７５を形成することにより、ＴＭＲヘッド６０が完成する。
このようにして得られたＴＭＲヘッド６０では、３層構造のキャップ層７１が、スピン偏極を生じるＮｉＦｅ（１７．５％）からなるフリー層７０の上に設けられるようにしたので、抵抗変化率ｄＲ／Ｒが２０％を超えると共に磁歪定数λｓが１．０×１０-6を下回るようになる。
以上説明したように、本実施の形態のＴＭＲヘッド６０によれば、キャップ層７１が、フリー層７０の側から順に内部拡散バリア層７１１と酸素吸着層７１２と上部金属層７１３とを有するようにしたので、酸化吸着層７１２がフリー層７０に含まれる酸素原子を吸着し、ＭＴＪ素子８０における抵抗変化率の向上と、磁歪定数の低減とを実現することができる。ここで、内部拡散バリア層７１１によって、酸素吸着層７１２を構成する材料の、フリー層７０への拡散が抑制されるので、ねじれ（kink）や渦（vortex）のない良好な磁化曲線（Ｒ−Ｈ曲線）を得ることができる。したがって、高記録密度化された磁気記録媒体からの磁気情報の読み出しに好適なものとなる。
本発明の実施例について以下に説明する。
本発明の効果を確認するため、図１および図２に示した上記の第１の実施の形態に対応した磁気メモリ構造を作製し、その評価実験を実施した。
＜実施例１＞
ここでは、まず、フリー層の構成による特性比較をおこなった。その結果を表１に示す。
Figure 2006005356
下部電極層とビット線との間に形成したＭＴＪ素子の具体的な構造は、以下の通りである。
「Ｔａ／ＮｉＣｒ４／ＭｎＰｔ１０／ＣｏＦｅ（１０％）２．３／Ｒｕ／ＣｏＦｅ（２５％）２／Ａｌ１．０-ＲＯＸ／［フリー層］／Ｒｕ２５」
ここでは、各材料名と併せて各層の厚み（ｎｍ）を表している。詳細には、「Ｔａ／ＮｉＣｒ４」がシード層であり、「ＭｎＰｔ１０」がピンニング層であり、「ＣｏＦｅ（１０％）２．３／Ｒｕ／ＣｏＦｅ（２５％）２」がＳｙＡＰ層であり、Ａｌ１．０-ＲＯＸが１．０ｎｍ厚のアルミニウム膜をラジカル酸化処理することによって得たトンネルバリア層である。さらに、「Ｒｕ２５」が２５ｎｍ厚の単層のキャップ層である。本実施例では、フリー層の特性比較が目的であるので、キャンプ層を単層構造とした。なお、ＣｏＦｅ（１０％）およびＣｏＦｅ（２５％）は、それぞれ、鉄含有率が１０％および２５％のＣｏＦｅ層であることを示す。また、フリー層の詳細な構成については、表１に示した通りである。
評価項目については、表１に示したように、抵抗変化率ｄＲ／Ｒ、接合抵抗ＲＡおよび磁歪定数λｓとした。
表１に示したように、鉄含有率が６０％のＮｉＦｅ（以下、ＮｉＦｅ（６０％）と記す。）などの高度なスピン偏極を生じる材料のみをフリー層に適用した場合（実施例１−４）には、抵抗変化率ｄＲ／Ｒが比較的大きくなる（４５％〜５０％）が、磁歪定数λｓも比較的大きな数値を示すこととなる。一方、鉄含有率が１７．５％のＮｉＦｅ（以下、ＮｉＦｅ（１７．５％）と記す。）などの中程度のスピン偏極を生じる材料のみ（実施例１−１）をフリー層に適用した場合には、抵抗変化率ｄＲ／Ｒが不十分（３０％未満）となるが、磁歪定数λｓが比較的小さな数値を示すこととなる。ＭＲＡＭアレイのフリー層としては、１０-6よりも遙かに大きな磁歪定数λｓは高集積化の妨げとなる。但し、−１．０×１０-7以上＋１．０×１０-7以下の磁歪定数λｓ（ここで、−は圧縮応力を示し、＋は引っ張り応力を示す）は、磁気抵抗効果をほとんど示さないことを意味する。
＜実施例２＞
次に、キャップ層の構造による特性比較を行った。その結果を表１に示す。
Figure 2006005356
本実施例では、全てのサンプルにおいて下部電極層を形成する際には、下からＴａ／Ｒｕ／Ｔａ／Ｒｕとなるようにタンタル（Ｔａ）層とルテニウム（Ｒｕ）層とを交互に２回繰り返して積層したのち、スパッタエッチングを行うことにより上側のルテニウム層を除去すると共に上側のタンタル層の表層部分をアモルファス化するようにした。本実施例における各サンプルは、このような下部電極層の上に、ＮｉＣｒからなる４．５ｎｍ厚のシード層と、ＭｎＰｔからなる１５ｎｍ厚の反強磁性層と、２．３ｎｍ厚のＣｏＦｅ（１０％）、０．７５ｎｍ厚のルテニウムからなる結合層および２．０ｎｍ厚のＣｏＦｅ（２５％）からなるＳｙＡＰ層と、酸化アルミニウム（ＡｌＯｘ）からなるトンネルバリア層と、４．０ｎｍ厚のＮｉＦｅからなるフリー層と、キャップ層（表２に構造を示す）とを順に積層して得たものである。トンネルバリア層については、１．０ｎｍ厚（実施例２−４のみ０．９ｎｍ厚）のアルミニウム膜を成膜したのち、ラジカル酸化法により酸化処理をおこなうことにより形成するようにした。なお、表２には、２５ｎｍ厚のルテニウムからなる単層のキャップ層とした場合の数値データを比較例として併せて示す。
キャップ層の詳細な構成は表２に示したとおりである。実施例２−１では、フリー層の側から１．０ｎｍ厚のルテニウム層と、３．０ｎｍ厚のタンタル層と、２１．０ｎｍ厚のルテニウム層とが積層された３層構造からなるキャップ層とした。同様に、実施例２−２では、３．０ｎｍ厚のルテニウム層と、３．０ｎｍ厚のタンタル層と、２１．０ｎｍ厚のルテニウム層との３層構造とし、実施例２−３では、３．０ｎｍ厚のタンタル層と、２１．０ｎｍ厚のルテニウム層との２層構造とした。さらに実施例２−４では、実施例２−１と同様、１．０ｎｍ厚のルテニウム層と、３．０ｎｍ厚のタンタル層と、２１．０ｎｍ厚のルテニウム層との３層構造からなるキャップ層とした。
評価項目については、表２にあるように、抵抗変化率ｄＲ／Ｒ、飽和磁束密度Ｂｓ、接合抵抗ＲＡおよび磁歪定数λｓとした。
実施例２−１〜２−４では、全てにおいて３８％を超える抵抗変化率ｄＲ／Ｒが得られた。接合抵抗ＲＡについては、比較例よりも低減することができた。フリー層の飽和磁束密度Ｂｓについては、実施例２−２では０．６０であるのに対し、実施例２−３では０．４７となった。このことは、ＮｉＦｅからなるフリー層とタンタル層との相当量の内部拡散が生じ、タンタルとＮｉＦｅとの合金が生成されたことを表している。さらに、３層構造のキャップ層を備えた実施例２−１および２−２では、２層構造のキャップ層を備えた実施例２−３と比べてフリー層の磁歪定数を低く抑えることができた。このように、Ｒｕ／Ｔａ／Ｒｕからなる３層構造のキャップ層を備えることにより、より高い抵抗変化率ｄＲ／Ｒと、より小さな接合抵抗ＲＡと、より小さな磁歪定数λｓとを確保することができる。さらに、磁歪定数λｓは、フリー層側のルテニウム層（内部拡散バリア層に相当するもの）の厚みを最適化することにより、いっそう改善することが可能である。例えば、実施例２−１では、実施例２−２よりも薄いルテニウム層を有しており、より絶対値の小さな磁歪定数λｓを示している。
以上のように、本実施例におけるＭＴＪ素子は、従来の単層構造のキャップ層を備えたものと比べて良好な特性を有していることが確認された。
また、接合抵抗ＲＡは、トンネルバリア層の厚みの指数関数として表される。例えば、１．０ｎｍ厚のアルミニウム膜をラジカル酸化処理したものは４０００Ω・μｍ2程度の接合抵抗ＲＡが観測され、０．８ｎｍ厚のアルミニウム膜をラジカル酸化処理したものは２００Ω・μｍ2程度の接合抵抗ＲＡが観測される。非常に高集積化されたＭＲＡＭアレイにおいて低い接合抵抗ＲＡが要求される場合には、より薄いアルミニウム膜を形成する必要がある。したがって、実施例２−４の構成は、実施例２−１の構成よりも高集積化した磁気メモリアレイに好適なＭＴＪ素子と言える。
以上、いくつかの実施の形態および実施例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。すなわち当技術分野を熟知した当業者であれば理解できるように、上記実施の形態等は本発明の一具体例であり、本発明は、上記の内容に限定されるものではない。本発明の特許請求の範囲に規定する内容および思想に基づき、方法、材料、構造または寸法について修正や改良がなされてもよい。
本発明の第１の実施の形態としての磁気メモリ構造を備えたＭＲＡＭアレイの平面構成を示した概略図である。 図１に示した磁気メモリ構造の要部を拡大して示した積層断面構成を表す概略図である。 図１に示した磁気メモリ構造を製造する際の一工程を表す断面図である。 本発明の第２の実施の形態としてのＴＭＲヘッドにおける断面構成を示した概略図である。 従来の磁気メモリ構造の積層断面構成を表す概略図である。 従来の他の磁気メモリ構造の積層断面構成を表す概略図である。 従来のＴＭＲヘッドにおけるＭＴＪ素子の積層断面構成を表す概略図である。
符号の説明
３６…磁気メモリ構造、３７，８０…ＭＴＪ素子、４０…ワード線、４５…下部導電層、４６，６６…シード層、４７，６７…ピンニング層、４８，６８…ＳｙＡＰ層、４９，６９…トンネルバリア層、５０，７０…フリー層、５１，７１…キャップ層、５１１，７１１…内部拡散バリア層、５１２，７１２…酸素吸着層、５１３，７１３…上部金属層、５４…ビット線、６０…ＴＭＲヘッド、６２…下部シールド層、６４…シールドキャップ層、７５…上部シールド層。

Claims (44)

  1. スピン偏極した磁化自由層と、
    前記磁化自由層の側から酸素吸着層と金属層とが順に積層されたキャップ層と
    を備えたことを特徴とする磁気トンネル接合素子。
  2. 前記キャップ層は、前記磁化自由層と前記酸素吸着層との間に内部拡散バリア層をさらに有するものである
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  3. 前記磁化自由層は、鉄含有率が１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下であるニッケル鉄合金（ＮｉＦｅ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みを有している
    ことを特徴とする請求項１または請求項２に記載の磁気トンネル接合素子。
  4. さらに、前記磁化自由層における前記キャップ層と反対側に、
    ニッケルクロム合金（ＮｉＣｒ）からなるシード層と、マンガン白金合金（ＭｎＰｔ）からなる反強磁性ピンニング層と、シンセティックピンド層と、酸化アルミニウム（ＡｌＯX）からなるトンネルバリア層とを順に備えた
    ことを特徴とする請求項１または請求項２に記載の磁気トンネル接合素子。
  5. 前記シンセティックピンド層は、
    鉄含有率が１０原子パーセント（ａｔ％）であるコバルト鉄合金（ＣｏＦｅ）からなり、２．３ｎｍの厚みをなす下部コバルト鉄合金層と、
    ルテニウム（Ｒｕ）からなり０．７５ｎｍの厚みをなす結合層と、
    鉄含有率が２５原子パーセント（ａｔ％）以上５０原子パーセント（ａｔ％）以下であるコバルト鉄合金（ＣｏＦｅ）からなり、２．０ｎｍの厚みをなす上部コバルト鉄合金層と
    を順に有するものである
    ことを特徴とする請求項４に記載の磁気トンネル接合素子。
  6. 前記トンネルバリア層は、前記シンセティックピンド層の上に０．５ｎｍ以上１．２ｎｍ以下の厚みをなすように形成されたアルミニウム膜をその場で酸化処理したものである
    ことを特徴とする請求項４に記載の磁気トンネル接合素子。
  7. 前記内部拡散バリア層は、ルテニウム（Ｒｕ）からなり、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項２に記載の磁気トンネル接合素子。
  8. 前記酸素吸着層は、タンタル（Ｔａ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項１または請求項２に記載の磁気トンネル接合素子。
  9. 前記金属層は、ルテニウム（Ｒｕ）からなり、１０．０ｎｍ以上２５．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項１または請求項２に記載の磁気トンネル接合素子。
  10. 前記内部拡散バリア層の厚みに応じて全体の磁歪定数が変化する
    ことを特徴とする請求項２に記載の磁気トンネル接合素子。
  11. 基体上に、下部導電層と、磁気トンネル接合素子と、上部導電層とを順に備えた磁気メモリ構造であって、
    前記磁気トンネル接合素子が、前記下部導電層の側から順に第１シード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、スピン偏極した磁化自由層と、第１キャップ層とを有し、
    前記第１キャップ層が、前記磁化自由層の側から順に酸素吸着層と金属層とを有している
    ことを特徴とする磁気メモリ構造。
  12. 前記第１キャップ層は、前記磁化自由層と前記酸素吸着層との間に内部拡散バリア層をさらに有するものである
    ことを特徴とする請求項１１に記載の磁気メモリ構造。
  13. 前記下部導電層は、
    タンタル（Ｔａ）またはニッケルクロム合金（ＮｉＣｒ）からなる第２シード層と、
    ルテニウム（Ｒｕ）または銅（Ｃｕ）からなる電極層と、
    タンタル（Ｔａ）からなる第２キャップ層と
    を有するものである
    ことを特徴とする請求項１１または請求項１２に記載の磁気メモリ構造。
  14. 前記第１シード層はニッケルクロム合金（ＮｉＣｒ）からなり、前記反強磁性ピンニング層はマンガン白金合金（ＭｎＰｔ）からなり、前記ピンド層はシンセティック構造を有する
    ことを特徴とする請求項１１または請求項１２に記載の磁気メモリ構造。
  15. 前記トンネルバリア層は、酸化アルミニウム（ＡｌＯX）からなり、１．１ｎｍ以上１．５ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項１１または請求項１２に記載の磁気メモリ構造。
  16. 前記磁化自由層は、鉄含有率が１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下であるニッケル鉄合金（ＮｉＦｅ）からなる
    ことを特徴とする請求項１１または請求項１２に記載の磁気メモリ構造。
  17. 前記内部拡散バリア層は、ルテニウム（Ｒｕ）からなり、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項１２に記載の磁気メモリ構造。
  18. 前記酸素吸着層は、タンタル（Ｔａ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項１１または請求項１２に記載の磁気メモリ構造。
  19. 前記金属層は、ルテニウム（Ｒｕ）からなり、１０．０ｎｍ以上２５．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項１１または請求項１２に記載の磁気メモリ構造。
  20. 基体上に、下部シールド層と、スピン偏極した磁化自由層およびキャップ層を有する磁気トンネル接合素子と、上部シールド層とを順に備え、
    前記キャップ層が、前記磁化自由層の側から順に酸素吸着層と金属層とを有している
    ことを特徴とするトンネル磁気抵抗効果型再生ヘッド。
  21. 前記キャップ層は、前記磁化自由層と前記酸素吸着層との間に内部拡散バリア層をさらに有するものである
    ことを特徴とする請求項２０に記載のトンネル磁気抵抗効果型再生ヘッド。
  22. さらに、前記磁化自由層における前記キャップ層と反対側に、
    ニッケルクロム合金（ＮｉＣｒ）からなるシード層と、マンガン白金合金（ＭｎＰｔ）からなる反強磁性ピンニング層と、シンセティックピンド層と、酸化アルミニウム（ＡｌＯX）からなるトンネルバリア層とを順に備えた
    ことを特徴とする請求項２０または請求項２１に記載のトンネル磁気抵抗効果型再生ヘッド。
  23. 前記シンセティックピンド層は、
    鉄含有率が１０原子パーセント（ａｔ％）であるコバルト鉄合金（ＣｏＦｅ）からなり、２．３ｎｍの厚みをなす下部コバルト鉄合金層と、
    ルテニウム（Ｒｕ）からなり０．７５ｎｍの厚みをなす結合層と、
    鉄含有率が２５原子パーセント（ａｔ％）以上５０原子パーセント（ａｔ％）以下であるコバルト鉄合金（ＣｏＦｅ）からなり、２．０ｎｍの厚みをなす上部コバルト鉄合金層と
    を順に有するものである
    ことを特徴とする請求項２２に記載のトンネル磁気抵抗効果型再生ヘッド。
  24. 前記下部シールド層は、ニッケル鉄合金からなることを特徴とする請求項２０または請求項２１に記載のトンネル磁気抵抗効果型再生ヘッド。
  25. 前記磁化自由層は、
    鉄含有率が１０原子パーセント（ａｔ％）であるコバルト鉄合金（ＣｏＦｅ）からなり、０．５ｎｍ以上１．０ｎｍ以下の厚みをなすコバルト鉄合金層と、
    鉄含有率が１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下であるニッケル鉄合金（ＮｉＦｅ）からなり、３．０ｎｍ以上４．０ｎｍ以下の厚みをなすニッケル鉄合金層と
    が積層された２層構造を有する
    ことを特徴とする請求項２０または請求項２１に記載のトンネル磁気抵抗効果型再生ヘッド。
  26. 前記内部拡散バリア層は、ルテニウム（Ｒｕ）からなり、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項２１に記載のトンネル磁気抵抗効果型再生ヘッド。
  27. 前記酸素吸着層は、タンタル（Ｔａ）からなり、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項２０または請求項２１に記載のトンネル磁気抵抗効果型再生ヘッド。
  28. 前記金属層は、ルテニウム（Ｒｕ）からなり、１０．０ｎｍ以上２０．０ｎｍ以下の厚みをなすものである
    ことを特徴とする請求項２０または請求項２１に記載のトンネル磁気抵抗効果型再生ヘッド。
  29. 基体上に、シード層と、反強磁性ピンニング層と、ピンド層と、酸化アルミニウム（ＡｌＯX）からなるトンネルバリア層とを順に形成する工程と、
    前記トンネルバリア層の上に、スピン偏極した磁化自由層を形成する工程と、
    前記磁化自由層の上に、酸素吸着層と、金属層とを順に形成することによりキャップ層を形成する工程と
    を含むことを特徴とする磁気トンネル接合素子の形成方法。
  30. 前記キャップ層を形成する工程において、前記磁化自由層と前記酸素吸着層との間に内部拡散バリア層をさらに形成する
    ことを特徴とする請求項２９に記載の磁気トンネル接合素子の形成方法。
  31. 前記基体として、磁気メモリ構造における下部導電層を用いることを特徴とする請求項２９または請求項３０に記載の磁気トンネル接合素子の形成方法。
  32. 前記基体として、トンネル磁気抵抗効果型再生ヘッドにおける下部シールド層を用いることを特徴とする請求項２９または請求項３０に記載の磁気トンネル接合素子の形成方法。
  33. さらに、前記キャップ層の上に上部導電層を形成することを特徴とする請求項３１に記載の磁気トンネル接合素子の形成方法。
  34. さらに、前記キャップ層の上に上部シールド層を形成することを特徴とする請求項３２に記載の磁気トンネル接合素子の形成方法。
  35. ニッケルクロム合金（ＮｉＣｒ）を用いて前記シード層を形成し、
    マンガン白金合金（ＭｎＰｔ）を用いて前記反強磁性ピンニング層を形成し、
    鉄含有率が１０原子パーセント（ａｔ％）であるコバルト鉄合金（ＣｏＦｅ）からなる下部コバルト合金層と、ルテニウム（Ｒｕ）からなる結合層と、鉄含有率が２５原子パーセント（ａｔ％）以上５０原子パーセント（ａｔ％）以下であるコバルト鉄合金（ＣｏＦｅ）からなる上部コバルト鉄合金層とを順に積層することによりシンセティック構造をなす前記ピンド層を形成する
    ことを特徴とする請求項２９または請求項３０に記載の磁気トンネル接合素子の形成方法。
  36. ０．８ｎｍ以上１．０ｎｍ以下の厚みをなすようにアルミニウム膜を形成したのち、このアルミニウム膜に対してラジカル酸化処理を行うことにより前記トンネルバリア層を形成する
    ことを特徴とする請求項３１に記載の磁気トンネル接合素子の形成方法。
  37. ０．５ｎｍ以上０．６ｎｍ以下の厚みをなすようにアルミニウム膜を形成したのち、このアルミニウム膜に対して自然酸化処理を行うことにより前記トンネルバリア層を形成する
    ことを特徴とする請求項３２に記載の磁気トンネル接合素子の形成方法。
  38. １７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下の鉄含有率であるニッケル鉄合金（ＮｉＦｅ）を用いて、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすように前記磁化自由層を形成する
    ことを特徴とする請求項３１に記載の磁気トンネル接合素子の形成方法。
  39. １０原子パーセント（ａｔ％）の鉄含有率であるコバルト鉄合金（ＣｏＦｅ）からなり０．５ｎｍ以上１．０ｎｍ以下の厚みをなすコバルト鉄合金層と、１７．５原子パーセント（ａｔ％）以上２０．０原子パーセント（ａｔ％）以下の鉄含有率であるニッケル鉄合金（ＮｉＦｅ）からなり、３．０ｎｍ以上４．０ｎｍ以下の厚みをなすニッケル鉄合金層とを積層することにより前記磁化自由層を形成する
    ことを特徴とする請求項３２に記載の磁気トンネル接合素子の形成方法。
  40. ルテニウム（Ｒｕ）を用いて、１．０ｎｍ以上３．０ｎｍ以下の厚みをなすように前記内部拡散バリア層を形成する
    ことを特徴とする請求項３０に記載の磁気トンネル接合素子の形成方法。
  41. タンタル（Ｔａ）を用いて、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすように前記酸素吸着層を形成する
    ことを特徴とする請求項２９または請求項３０に記載の磁気トンネル接合素子の形成方法。
  42. ルテニウム（Ｒｕ）を用いて、１０．０ｎｍ以上２５．０ｎｍ以下の厚みをなすように前記金属層を形成する
    ことを特徴とする請求項２９または請求項３０に記載の磁気トンネル接合素子の形成方法。
  43. スパッタリング用チャンバと酸化用チャンバとを備えた超高真空スパッタリング装置において、一回のポンプダウン操作ののちに全ての層を順次形成する
    ことを特徴とする請求項２９または請求項３０に記載の磁気トンネル接合素子の形成方法。
  44. 前記基体として、最上面にアモルファスのタンタル層を有するものを用いることにより、その上に形成される前記シード層、反強磁性ピンニング層、ピンド層、トンネルバリア層および磁化自由層における平滑かつ緻密な結晶成長の促進を図るようにする
    ことを特徴とする請求項２９または請求項３０に記載の磁気トンネル接合素子の形成方法。
JP2005175640A 2004-06-15 2005-06-15 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド Pending JP2006005356A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/868,715 US7449345B2 (en) 2004-06-15 2004-06-15 Capping structure for enhancing dR/R of the MTJ device

Publications (1)

Publication Number Publication Date
JP2006005356A true JP2006005356A (ja) 2006-01-05

Family

ID=34942846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005175640A Pending JP2006005356A (ja) 2004-06-15 2005-06-15 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド

Country Status (6)

Country Link
US (1) US7449345B2 (ja)
EP (1) EP1607980B1 (ja)
JP (1) JP2006005356A (ja)
KR (1) KR101142820B1 (ja)
AT (1) ATE459080T1 (ja)
DE (1) DE602005019496D1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054588A1 (ja) * 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
JP2008034857A (ja) * 2006-07-31 2008-02-14 Magic Technologies Inc 磁気トンネル接合素子およびその形成方法
JP2008103728A (ja) * 2006-10-17 2008-05-01 Magic Technologies Inc 磁気トンネル接合素子およびその製造方法
JP2008227499A (ja) * 2007-03-08 2008-09-25 Magic Technologies Inc 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP2009094520A (ja) * 2007-10-10 2009-04-30 Magic Technologies Inc スピントランスファー型ｍｔｊ−ｍｒａｍセルおよびその形成方法
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US7933100B2 (en) 2006-08-30 2011-04-26 Tdk Corporation Tunneling magnetic sensor including free magnetic layer and magnesium protective layer disposed thereon
JP2012004586A (ja) * 2011-08-09 2012-01-05 Toshiba Corp 不揮発性半導体記憶装置
JP2012150878A (ja) * 2011-01-19 2012-08-09 Hgst Netherlands B V 低抵抗キャップ構造を有する磁気読取りセンサを製造する方法
US8258592B2 (en) 2008-06-04 2012-09-04 Renesas Electronics Corporation Semiconductor device including a magnetic tunnel junction device including a laminated structure and manufacturing method therefor
US11532433B2 (en) * 2016-01-12 2022-12-20 University Of Florida Research Foundation, Inc. Method of manufacturing electroplated cobalt-platinum films on substrates

Families Citing this family (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US7319262B2 (en) * 2004-08-13 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM over sloped pillar
US7356909B1 (en) * 2004-09-29 2008-04-15 Headway Technologies, Inc. Method of forming a CPP magnetic recording head with a self-stabilizing vortex configuration
KR100642638B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
JP2006128410A (ja) * 2004-10-28 2006-05-18 Alps Electric Co Ltd 磁気検出素子及びその製造方法
US7211447B2 (en) * 2005-03-15 2007-05-01 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
JP4533807B2 (ja) * 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
KR100706806B1 (ko) * 2006-01-27 2007-04-12 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US7528457B2 (en) * 2006-04-14 2009-05-05 Magic Technologies, Inc. Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US7751156B2 (en) * 2006-09-29 2010-07-06 Hitachi Global Storage Technologies Netherlands, B.V. Dual-layer free layer in a tunneling magnetoresistance (TMR) element
US8093698B2 (en) * 2006-12-05 2012-01-10 Spansion Llc Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device
JP4380693B2 (ja) 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
TWI330366B (en) * 2007-02-07 2010-09-11 Ind Tech Res Inst Magnetic memory device
US8119424B2 (en) 2007-09-28 2012-02-21 Everspin Technologies, Inc. Electronic device including a magneto-resistive memory device and a process for forming the electronic device
US9442171B2 (en) 2008-01-09 2016-09-13 Seagate Technology Llc Magnetic sensing device with reduced shield-to-shield spacing
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US8724264B2 (en) * 2008-09-04 2014-05-13 Tdk Corporation Thin film magnetic head, magnetic head slider, head gimbal assembly, head arm assembly, magnetic disk device and method of manufacturing thin film magnetic head
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
US7808027B2 (en) * 2009-01-14 2010-10-05 Magic Technologies, Inc. Free layer/capping layer for high performance MRAM MTJ
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8198620B2 (en) * 2009-12-14 2012-06-12 Industrial Technology Research Institute Resistance switching memory
JP5476185B2 (ja) * 2010-03-31 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9337417B2 (en) * 2010-12-10 2016-05-10 Avalanche Technology, Inc. Magnetic random access memory with perpendicular interfacial anisotropy
US9647202B2 (en) * 2011-02-16 2017-05-09 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
CN103107281B (zh) * 2011-11-15 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
US20140084399A1 (en) * 2012-09-27 2014-03-27 Mark L. Doczy Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
US8981505B2 (en) 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
GB2584021B (en) * 2013-03-15 2021-02-24 Intel Corp Logic chip including embedded magnetic tunnel junctions
US20140339661A1 (en) * 2013-05-20 2014-11-20 T3Memory, Inc. Method to make mram using oxygen ion implantation
KR102105078B1 (ko) 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
US20150137286A1 (en) * 2013-05-31 2015-05-21 T3Memory, Inc. Method to form mram by dual ion implantation
US8958180B1 (en) 2013-08-28 2015-02-17 HGST Netherlands, B.V. Capping materials for magnetic read head sensor
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9082927B1 (en) 2013-12-20 2015-07-14 Intermolecular, Inc. Catalytic growth of Josephson junction tunnel barrier
US9425376B2 (en) 2013-12-23 2016-08-23 Intermolecular, Inc. Plasma cleaning of superconducting layers
US9281463B2 (en) 2013-12-23 2016-03-08 Intermolecular, Inc. Atomic layer deposition of metal-oxide tunnel barriers using optimized oxidants
US9324767B1 (en) 2013-12-31 2016-04-26 Intermolecular, Inc. Superconducting junctions
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9184379B1 (en) 2014-07-18 2015-11-10 Intermolecular, Inc. Capping thin-film resistors to control interface oxidation
US9330692B2 (en) 2014-07-25 2016-05-03 HGST Netherlands B.V. Confinement magnetic cap
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
CN105789122B (zh) * 2014-12-12 2019-05-03 财团法人工业技术研究院 光电元件的转移方法
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
CN106291413B (zh) * 2015-05-21 2021-11-30 中国科学院宁波材料技术与工程研究所 一种自旋阀结构及其作为巨磁电阻应力传感器的应用
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US10636960B2 (en) 2015-09-25 2020-04-28 Intel Corporation Strained perpendicular magnetic tunnel junction devices
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
WO2017171716A1 (en) * 2016-03-28 2017-10-05 Intel Corporation Interconnect capping process for integration of mram devices and the resulting structures
US9734850B1 (en) 2016-06-28 2017-08-15 Western Digital Technologies, Inc. Magnetic tunnel junction (MTJ) free layer damping reduction
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US9940956B1 (en) * 2016-06-30 2018-04-10 Western Digital (Fremont), Llc Apparatus and method for reducing corrosion in capping layer of magnetic recording reader
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10062431B2 (en) * 2016-11-07 2018-08-28 Ambiq Micro, Inc. SRAM with multiple power domains
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
US11063209B2 (en) 2017-05-30 2021-07-13 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing oxygen blocking, oxygen adsorber and tuning layer(s)
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10255935B2 (en) * 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
WO2019040504A2 (en) 2017-08-23 2019-02-28 Everspin Technologies, Inc. METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10522745B2 (en) 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) * 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10522746B1 (en) 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10797225B2 (en) 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
KR102577238B1 (ko) 2018-09-21 2023-09-12 삼성전자주식회사 반도체 소자 제조 방법
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
KR20200058655A (ko) * 2018-11-19 2020-05-28 삼성전자주식회사 자기 기억 소자
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11778929B2 (en) 2019-02-27 2023-10-03 International Business Machines Corporation Selective encapsulation for metal electrodes of embedded memory devices

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258247A (ja) * 1992-01-21 1993-10-08 Internatl Business Mach Corp <Ibm> 磁気抵抗読取り変換器
JPH1139611A (ja) * 1997-07-11 1999-02-12 Hitachi Ltd 磁気抵抗効果型ヘッド及びそれを用いた磁気記憶装置
JP2002280641A (ja) * 2001-03-22 2002-09-27 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP2002289946A (ja) * 2001-03-27 2002-10-04 Alps Electric Co Ltd 磁気検出素子及びその製造方法、ならびに前記磁気検出素子を用いた薄膜磁気ヘッド
JP2003016613A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 磁気ヘッド
JP2003067903A (ja) * 2001-08-24 2003-03-07 Tdk Corp 薄膜磁気ヘッドおよびその製造方法、ヘッドジンバルアセンブリならびにハードディスク装置
JP2003183838A (ja) * 2001-12-13 2003-07-03 Hitachi Ltd 酸化膜形成装置及び磁気記録再生装置
JP2003198008A (ja) * 2001-12-28 2003-07-11 Tdk Corp 磁気抵抗効果センサの製造方法及び薄膜磁気ヘッドの製造方法
JP2003198002A (ja) * 2001-12-25 2003-07-11 Fujitsu Ltd 磁気抵抗効果膜および強磁性積層構造体
JP2004006589A (ja) * 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2004079936A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置
JP2004146688A (ja) * 2002-10-25 2004-05-20 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、及び磁気ヘッド
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US626621A (en) * 1899-06-06 George l hoir and jean baptiste deham
JP3274392B2 (ja) * 1997-09-17 2002-04-15 アルプス電気株式会社 スピンバルブ型薄膜素子
US6127045A (en) * 1998-05-13 2000-10-03 International Business Machines Corporation Magnetic tunnel junction device with optimized ferromagnetic layer
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP2000057527A (ja) * 1998-08-04 2000-02-25 Alps Electric Co Ltd スピンバルブ型薄膜素子
US6624987B1 (en) * 1999-05-31 2003-09-23 Nec Corporation Magnetic head with a tunnel junction including metallic material sandwiched between one of an oxide and a nitride of the metallic material
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6266218B1 (en) 1999-10-28 2001-07-24 International Business Machines Corporation Magnetic sensors having antiferromagnetically exchange-coupled layers for longitudinal biasing
JP2001236612A (ja) * 2000-02-17 2001-08-31 Tdk Corp 磁気抵抗センサ、薄膜磁気ヘッド、磁気ヘッド装置及び磁気ディスク装置
US6700759B1 (en) * 2000-06-02 2004-03-02 Western Digital (Fremont), Inc. Narrow track width magnetoresistive sensor and method of making
US6574079B2 (en) * 2000-11-09 2003-06-03 Tdk Corporation Magnetic tunnel junction device and method including a tunneling barrier layer formed by oxidations of metallic alloys
WO2002058158A2 (en) * 2000-11-16 2002-07-25 Advanced Micro Devices, Inc. Field effect transistor with redued gate delay and method of fabricating the same
JP4181035B2 (ja) * 2001-07-19 2008-11-12 アビザ ヨーロッパ リミティド タンタル膜の堆積
US6709767B2 (en) * 2001-07-31 2004-03-23 Hitachi Global Storage Technologies Netherlands B.V. In-situ oxidized films for use as cap and gap layers in a spin-valve sensor and methods of manufacture
US6657825B2 (en) * 2001-08-02 2003-12-02 International Business Machines Corporation Self aligned magnetoresistive flux guide read head with exchange bias underneath free layer
US6600638B2 (en) * 2001-09-17 2003-07-29 International Business Machines Corporation Corrosion resistive GMR and MTJ sensors
US6731477B2 (en) * 2001-09-20 2004-05-04 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-plane spin-valve sensor with metallic oxide barrier layer and method of fabrication
SG108888A1 (en) * 2001-12-14 2005-02-28 Hoya Corp Magnetic recording medium
US6639291B1 (en) * 2002-02-06 2003-10-28 Western Digital (Fremont), Inc. Spin dependent tunneling barriers doped with magnetic particles
US6674617B2 (en) * 2002-03-07 2004-01-06 International Business Machines Corporation Tunnel junction sensor with a multilayer free-layer structure
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
US6841395B2 (en) * 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP3673796B2 (ja) * 2003-01-14 2005-07-20 Ｔｄｋ株式会社 磁気抵抗効果素子の製造方法、磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP3892401B2 (ja) * 2003-01-20 2007-03-14 Ｈｏｙａ株式会社 垂直磁気記録媒体用ディスク基板の製造方法、並びに垂直磁気記録ディスクの製造方法
US6703654B1 (en) * 2003-02-20 2004-03-09 Headway Technologies, Inc. Bottom electrode for making a magnetic tunneling junction (MTJ)
JP3831353B2 (ja) * 2003-03-27 2006-10-11 株式会社東芝 磁気ランダムアクセスメモリ
US20050014295A1 (en) * 2003-07-16 2005-01-20 Manish Sharma Method of manufacture of a magneto-resistive device
US7001680B2 (en) * 2003-07-29 2006-02-21 Hitachi Global Storage Tech Nl Low resistance magnetic tunnel junction structure
US7038890B2 (en) * 2003-07-29 2006-05-02 Hitachi Global Storage Technologies Netherlands B.V. Current perpendicular to the planes (CPP) sensor with a highly conductive cap structure
JP2005064075A (ja) * 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
US7053429B2 (en) * 2003-11-06 2006-05-30 Honeywell International Inc. Bias-adjusted giant magnetoresistive (GMR) devices for magnetic random access memory (MRAM) applications
US6992910B1 (en) * 2004-11-18 2006-01-31 Maglabs, Inc. Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258247A (ja) * 1992-01-21 1993-10-08 Internatl Business Mach Corp <Ibm> 磁気抵抗読取り変換器
JPH1139611A (ja) * 1997-07-11 1999-02-12 Hitachi Ltd 磁気抵抗効果型ヘッド及びそれを用いた磁気記憶装置
JP2002280641A (ja) * 2001-03-22 2002-09-27 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP2002289946A (ja) * 2001-03-27 2002-10-04 Alps Electric Co Ltd 磁気検出素子及びその製造方法、ならびに前記磁気検出素子を用いた薄膜磁気ヘッド
JP2003016613A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 磁気ヘッド
JP2003067903A (ja) * 2001-08-24 2003-03-07 Tdk Corp 薄膜磁気ヘッドおよびその製造方法、ヘッドジンバルアセンブリならびにハードディスク装置
JP2003183838A (ja) * 2001-12-13 2003-07-03 Hitachi Ltd 酸化膜形成装置及び磁気記録再生装置
JP2003198002A (ja) * 2001-12-25 2003-07-11 Fujitsu Ltd 磁気抵抗効果膜および強磁性積層構造体
JP2003198008A (ja) * 2001-12-28 2003-07-11 Tdk Corp 磁気抵抗効果センサの製造方法及び薄膜磁気ヘッドの製造方法
JP2004006589A (ja) * 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2004079936A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置
JP2004146688A (ja) * 2002-10-25 2004-05-20 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、及び磁気ヘッド
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054588A1 (ja) * 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
US7582923B2 (en) 2004-11-16 2009-09-01 Nec Corporation Magnetic memory and manufacturing method for the same
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
JP2008034857A (ja) * 2006-07-31 2008-02-14 Magic Technologies Inc 磁気トンネル接合素子およびその形成方法
US8378330B2 (en) 2006-07-31 2013-02-19 Headway Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7933100B2 (en) 2006-08-30 2011-04-26 Tdk Corporation Tunneling magnetic sensor including free magnetic layer and magnesium protective layer disposed thereon
JP2008103728A (ja) * 2006-10-17 2008-05-01 Magic Technologies Inc 磁気トンネル接合素子およびその製造方法
JP2008227499A (ja) * 2007-03-08 2008-09-25 Magic Technologies Inc 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP2009094520A (ja) * 2007-10-10 2009-04-30 Magic Technologies Inc スピントランスファー型ｍｔｊ−ｍｒａｍセルおよびその形成方法
US8258592B2 (en) 2008-06-04 2012-09-04 Renesas Electronics Corporation Semiconductor device including a magnetic tunnel junction device including a laminated structure and manufacturing method therefor
US8383427B2 (en) 2008-06-04 2013-02-26 Renesas Electronics Corporation Semiconductor device including a magnetic tunnel junction device including a laminated structure and manufacturing method therefor
JP2012150878A (ja) * 2011-01-19 2012-08-09 Hgst Netherlands B V 低抵抗キャップ構造を有する磁気読取りセンサを製造する方法
JP2012004586A (ja) * 2011-08-09 2012-01-05 Toshiba Corp 不揮発性半導体記憶装置
US11532433B2 (en) * 2016-01-12 2022-12-20 University Of Florida Research Foundation, Inc. Method of manufacturing electroplated cobalt-platinum films on substrates

Also Published As

Publication number Publication date
EP1607980A2 (en) 2005-12-21
KR101142820B1 (ko) 2012-05-08
KR20060049223A (ko) 2006-05-18
US7449345B2 (en) 2008-11-11
EP1607980B1 (en) 2010-02-24
EP1607980A3 (en) 2006-06-14
US20050276099A1 (en) 2005-12-15
ATE459080T1 (de) 2010-03-15
DE602005019496D1 (de) 2010-04-08

Similar Documents

Publication Publication Date Title
JP2006005356A (ja) 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド
JP5674744B2 (ja) 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
US10658577B2 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5100403B2 (ja) 磁気トンネル接合素子およびその製造方法
JP5377547B2 (ja) 磁気トンネル接合素子
CN108352447B (zh) 于高温退火后保持高矫顽力的具有垂直磁各向异性的磁性组件
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5346453B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
JP5425213B2 (ja) 円筒状バリアを有する磁気メモリセル
JPWO2006054469A1 (ja) 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
JP2008085208A (ja) トンネル磁気抵抗素子、磁気ヘッドおよび磁気メモリ
JP4406242B2 (ja) 磁気メモリ
JP4596230B2 (ja) 磁気メモリデバイスおよびその製造方法
JP2007324215A (ja) トンネル磁気抵抗素子の製造方法及び不揮発性記憶装置の製造方法
JP3872962B2 (ja) 磁気抵抗効果素子及び磁気記憶装置
JP2004079936A (ja) 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置
JP2003168834A (ja) 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2007250756A (ja) 磁気抵抗効果素子及び強磁性構造の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100713

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111222