JP4181035B2 - タンタル膜の堆積 - Google Patents

タンタル膜の堆積 Download PDF

Info

Publication number
JP4181035B2
JP4181035B2 JP2003514971A JP2003514971A JP4181035B2 JP 4181035 B2 JP4181035 B2 JP 4181035B2 JP 2003514971 A JP2003514971 A JP 2003514971A JP 2003514971 A JP2003514971 A JP 2003514971A JP 4181035 B2 JP4181035 B2 JP 4181035B2
Authority
JP
Japan
Prior art keywords
tantalum
layer
film
seed layer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003514971A
Other languages
English (en)
Other versions
JP2004536463A (ja
JP2004536463A5 (ja
Inventor
ドノヒュー,ヒルク
Original Assignee
アビザ ヨーロッパ リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0117599A external-priority patent/GB0117599D0/en
Priority claimed from GB0201590A external-priority patent/GB0201590D0/en
Priority claimed from GB0206116A external-priority patent/GB0206116D0/en
Application filed by アビザ ヨーロッパ リミティド filed Critical アビザ ヨーロッパ リミティド
Publication of JP2004536463A publication Critical patent/JP2004536463A/ja
Publication of JP2004536463A5 publication Critical patent/JP2004536463A5/ja
Application granted granted Critical
Publication of JP4181035B2 publication Critical patent/JP4181035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/024Deposition of sublayers, e.g. to promote adhesion of the coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Description

本発明は、α−Taに基づくTa膜を堆積させる方法、及びタンタル膜を利用する銅の電気メッキ方法に関する。
不活性ガス雰囲気における絶縁体へのタンタル薄膜のスパッタリング堆積は一般に、β−Taの形成をもたらす。正方晶構造を有するこの相は、高抵抗率のTa相であり、その抵抗率は180〜200μΩcmである。
第2の相は、bcc構造を有し且つ約20〜50μΩcmのかなり小さい抵抗率を有するα−Taである。第3に、これらの両方の相の混合物が、Ta薄膜で見出され、この混合物は、上記純粋な相の間の抵抗率を有する。
α−Taは抵抗率が低いので、エレクトロニクス産業における多くの用途においてβ−Taを超える好ましい候補である。α−Taは、バルク金属の状態では熱力学的に安定な相であるが、300nmまでの典型的な厚さのスパッタリングされた薄膜中ではこの低誘電率層を再現可能にもたらすことは困難である。従って、高抵抗率のβ−相が支配的になる。
スパッタリングによって純粋なα−Ta薄膜を製造するために使用できる3つの方法が、従来技術で既知である。
第1に、600℃を超える基材温度は、α−Taの形成をもたらすことができる。しかしながらこの手法は、エレクトロニクスの用途で使用することが現実的ではない。これは、エレクトロニクスの用途では、基材の温度をできるだけ低くして、熱の影響を受ける材料への損傷を避けることが一般的だからである。
第2の方法は、スパッタリングプロセスの間に、又は堆積後の追加のプラズマ処理において、Ta格子に気体不純物/他の原子を導入することを含む。これらの不純物としては、窒素、水素、又は酸素を挙げることができる。しかしながら、気体不純物の量による抵抗率の変化は非常に迅速なことがあり、一般に制御が難しい。
第3の最も新しい手法は、追加のベース層の導入である。この追加のベース層は、続くTa膜の堆積において、低抵抗率のα−相の形成のための「シード(種)」として機能する。このベース層としては、TaN、Nb、又はWを挙げることができる。
これらの材料は、現実的ではなく、又は追加の工程/材料の導入を伴う。更に、最期の場合における第2の層の追加は、完成した積層体(ベース層とTa)の抵抗率をかなり増加させることがある。
タンタルは、マイクロエレクトロニクスの用途のためのサブミクロンダマシン構造における銅金属被覆において特に重要である。典型的に、第1にタンタルと次の窒化タンタルとからなるバリアー層が存在し、それに続いて銅のシード層が存在する。その後、これは、銅によってダマシン構造が満たされるまでメッキされる。タンタルは本質的に付着層である。従って、α相のタンタルを形成するための低温の方法が必要とされている。
PCT国際公開WO00/17414号は、約325℃〜約550℃の高い基材温度において、低抵抗率のタンタルと窒化タンタルの層を堆積させることを開示している。特にこの文献の第14頁においては、400℃の基材プラテン温度において、低抵抗率のタンタル膜を堆積させることを開示している。この基材プラテン温度は、325℃〜350℃又はそれよりも高い基材温度に相当する。比較的低い温度において堆積させたタンタルは、大きい抵抗率を有し、約400℃又はそれよりも高温の続くアニール処理によって低抵抗率の膜にされることが示されている。従ってこの開示は、ウェハーを400℃の温度にしたときにのみ、低抵抗率のタンタルが得られることを示している。
ここでは低抵抗率のタンタルがα相であるとしているが、これは、タンタル及び窒化タンタルを堆積させる基材の表面にも、堆積させるタンタル膜の厚さにも言及していない。αタンタル膜の形成においては、膜を堆積させる表面及び膜厚さが重要な要素であることはすでに知られている。
以下では、抵抗率が比較的大きいタンタルが、この開示において示唆されているようなタンタルのα相の損失を必ずしも意味しないことを示す。
温度の問題に戻ると、関連する基準は熱収支であるので、室温で堆積させ、続いて高温でアニール処理することは、初めからこの比較的高い温度で堆積させる場合と比較してほとんど現実的な利益がない。
本発明は、300nm未満、特に30nm(300Å)未満の厚さを有する、α−Taに基づくTa膜を堆積させる方法に関する。この方法は、有機物質含有低誘電率絶縁性層のシード層を堆積させること、及び600℃未満の温度においてこのシード層上にタンタルをスパッタリングすることを含む。
好ましくは温度は250℃未満であり、温度の上限が100℃であることが特に好ましい。
好ましくはシード層は、炭素でドープされた水素化二酸化ケイ素、例えばメチルでドープされた酸化ケイ素、特に便利には、本願出願人のPCT国際公開WO01/01472号の教示に従って堆積させた膜である。ここでこの文献の記載を参照して本明細書の記載に含める。従ってシード層は、ケイ素を含有する1又は複数の有機化合物と酸化剤を、プラズマの存在下で反応させ、そして得られた膜を硬化させ、それによって炭素を有する基が膜に含有されるようにする。この膜は、膜を水素含有プラズマに露出させることによって硬化させることができる。
特に好ましい態様では、スパッタリングの前に、シード層の表面をエッチングによって除去することができる。付随的に又は代替的に、例えば基材にバイアスを提供して及び/又はイオン化スパッタリングを行って、スパッタリングされた材料が比較的大きいエネルギーを伴ってシード層の表面に到達するようにすることができる。ターゲットと基材との距離が少なくとも200mm、または200mm〜250mmである、好ましくは240mm超であるロングスロー(長距離)(long throw)スパッタリングが好ましい。シード層として示されている材料は実際に、非常に効果的な低k誘電体材料であり、従って例えば半導体デバイスの製造において半導体デバイス中にすでに存在していてもよい。この場合、特に例えば10〜50nmの表皮層を、例えば30秒間にわたるC3F8のプラズマエッチングによって除去した後で、この層が低k層としても、またTaのための効果的なシード層としても機能する。このような表面層は、構造的に及び/又は化学的に、バルクのシード層を代表していないことがある。
本願出願人は、これらの膜が、凹凸を有する表面、例えばデュアルダマシンプロセスのようなプロセスを使用する半導体チップの製造の間の半導体ウェハーの凹凸を有する表面に、特に適していることを見出した。
このようなプロセスにおいて銅を使用すること、及び電気メッキによってこの銅を堆積させることが多くなっている。良好で均一なメッキプロセスを達成するために、その上に銅を電気メッキする導電性層が、低く且つ好ましく均一な電気抵抗を有することが好ましい。これは、ウェハーの前面との電気的な接触が、ウェハーの縁のクリップによって行われることによる。ウェハーの大きさは300mmにまでなっており、ウェハーの前面は凹部を有する構造にされているので、ウェハーにわたる電気抵抗は様々であり、メッキ厚さの不均一性をもたらすのに十分に大きい。
典型的なタンタルバリアーは一般にβ相タンタルなので、高抵抗性である。この相の抵抗率は一般に、約170〜200μΩ・cmである。従って良好な電気メッキを達成するためには、一般に低抵抗率の銅シード層をスパッタリングしてから、銅を電気メッキして凹部を充填している。この追加の工程は、銅シード層のための追加の容器又は更に追加のスパッタリング設備を必要とするので、明らかに処理効率を低下させ、また費用を増加させる。
従って、他の面では、本発明は、半導体ウェハー等の凹凸を有する表面に、銅を電気メッキする方法からなる。この方法は、凹凸を有する表面に、タンタル層(典型的に銅の拡散防止層として必要とされる)を堆積させること、及びこのタンタル層に直接に、銅を電気メッキすることを含み、ここでこのタンタル層の抵抗率は50μΩ・cm未満である。
好ましいタンタルバリアー層は、少なくとも実質的にα相タンタルである。
この薄膜層(典型的に3000Å未満の厚さであり、通常は50Å超の厚さ)の抵抗率は、20〜40μΩ・cmであり、最も特に約25μΩ・cmである。但し、この抵抗率は小さければ小さいほど好ましい。バルクα相タンタルの抵抗率は、13μΩ・cmである。
このタンタル層は、上述の又は下記の方法を使用して堆積させることができる。
本発明は、上記で説明するようなものであるが、上記の又は下記の特徴の任意の発明的組み合わせを包含することを理解すべきである。
本発明は様々な様式で実施することができるが、特定の態様を、添付の図面を参照して以下で例示する。
上述のように、PCT国際公開WO01/01472号は、低k絶縁性膜を堆積させる方法を説明している。
このような膜のSIMS図である図3から理解されるように、化学的に多様で且つ膜のバルク部分とは異なっている約0〜800Åの上側部分が存在する。下記の実験では、この絶縁性材料を対応する基材上に堆積させ、そしてこの材料のうちのいくつかについて、C38を使用する反応性プラズマエッチングによって、約30nmの上側層をエッチングして、試料を調製した。比較のために、この低k膜の代わりに熱二酸化ケイ素の層を提供することによって、更なる試料を調製した。
Taをその後、様々な処理条件において試料上に堆積させ、そして得られたTa膜を、x線回折解析(XRD)によって分析して、Taの何相が堆積したかを調べた。
実験条件を、下記のポイントに従って、図1に示す多数の様式で変更した。
AHF:供給源と基材との距離が245mm、タンタルターゲットには5〜25kWの直流電力を供給、アルゴンスパッタリングガスの圧力が5mTorr又はそれ未満。このプロセスにおいては、有意のターゲット材料のイオン化を行わせ、それによって磁場封じ込め移動式マグネトロンを使用する。この設備は、図4に関してより詳細に説明する。
HF:有意のターゲット材料をイオン化しないことを除いて、同じ処理条件。実験を行うと(図示せず)、供給源と基材との間のこれらの比較的長い距離(標準のマグネトロンスパッタリングでは約45mm)が、結果を改良することが示された。
バイアス:13.56MHzを、ウェハーのプラテンに印加して、直流電圧をもたらした。
ULK:PCT国際公開WO01/01472の膜。
表皮あり:低k膜の最も上側の500Å(50nm)が存在し、基材表面を形成している。この上に、タンタルをマグネトロンスパッタリングした。
表皮なし:上記の最も上側の表面を、例えばC38又はCF4を用いて、反応性プラズマエッチングによって除去した。
スパッタリング前に、多くの場合にウェハーを200℃まで加熱して、ガスの放出を促進していたことに注意すべきである。
図1のチャートは、下記の条件を使用して行った実験を要約している:
[AHF+バイアス]
13kWの直流ターゲット電力
100sccmのアルゴン
300W、13.56MHzの高周波バイアス電力をプラテンに供給し、約75Vの負の電圧を印加
ターゲットマグネトロン封じ込め磁気コイルに、1360アンペア・回数の電力を供給
150nmの堆積に対して、46秒間の処理時間
プラテンコイルに320アンペア・回数の電力を供給して、均一性を改良
[HF]
13kWの直流ターゲット電力
100sccmのアルゴン
基材プラテンへの電力供給なし、ターゲットマグネトロンの磁場封じ込めなし
140nmの堆積に対して、29秒間の処理時間
[HF+バイアス]
HFと同様であるが、100W、13.56MHzの高周波バイアス電力をプラテンに供給し、約78Vの負の電圧を印加
150nmの堆積に対して、33秒間の処理時間
図1から、全ての条件において、ULK膜の表皮を反応性エッチングによって除去したときに、α相が、β相と組合わさって又は単独で支配的になることが分かる。全ての場合において、有意に比較的低い抵抗率が達成される。この予想外のスパッタリング選択性は、下側の層の化学的性質の結果であると考えられる。これは、図4から、及び下記の表で見出すことができるラザフォード後方散乱分光(RBS)によって示される化学組成から、理解することができる。
ラザフォード後方散乱分光(RBS)による化学組成
Figure 0004181035
従って表皮の少なくとも一部をエッチングによって除去した場合、表面に有意に比較的多くの水素が存在し、及び/又は密な上側層の少なくとも部分的な除去によって、表面への拡散がより可能になる。これは、膜の成長の初期段階において、水素が基材から脱着し、成長しているTa膜に組み込まれることを示していると考えられる。これによってα相の優先的な堆積をもたらすことができると考えられる。これによれば更に、絶縁層を加熱したときにα−Ta相が優先的に堆積する理由を説明できる。これは、プロセスが熱的に活性であれば、表皮中の比較的低い水素レベルを熱によって補えることによる。
堆積パラメータを慎重に調節することによって、チャートに示すように、中間の抵抗率を有する両方の相の混合物を形成できる。
図1に関しては、200℃の堆積温度においては、AHF+バイアスのプロセスを使用する場合、低抵抗率のα相タンタルが表皮上に堆積することを認識すべきである。
AHFプロセスとHFプロセスとの重要な違いは、堆積の間のタンタル膜におけるエネルギーレベルである。コイル10の使用によるマグネトロンでの不均衡効果は、プラズマイオンの流束(スパッタリングガス及び金属)を、イオン密度で約5mAcm2から約20mAcm2に増加させ、プラズマの有意の部分が基材表面まで達することを可能にする。この増加したエネルギーレベルは、従来技術による比較的高い基材温度に効果的に代替し、また比較的高い基材温度の必要性をなくす。しかしながら、200℃の温度は、バリアーの堆積プロセスのための好ましい温度としては高すぎると考えられる。従って下記の実験の主目的は、信頼可能にα相タンタルをもたらすことができる100℃未満のプロセスである。
図2(a)は、PCT国際公開WO01/01472号の記載に従って製造した低k絶縁層上に堆積させた厚さ100nmのTa膜の製造を示している。ここでは、β−Taではなく、有意のα−Taの堆積が行われることが示されている。図2(b)は、Ta膜を熱二酸化ケイ素上に堆積させた対応する結果を示している。図2(c)は、堆積パラメータを調節して低k誘電体上に両方の相が堆積するようにした場合の結果を示している。
図1の表からは、AHF装置の成長しているスパッタリング膜において存在する比較的大きいエネルギーが、「HF」として示される非イオン化装置でよりも上手く機能していることも認識される。これは、成長しているスパッタリング膜内の高エネルギーが、高温の使用なしで、シード層からシーディング剤を遊離させることができることを示唆している。
抵抗率の低下の他に、続いて堆積させる銅シード層において(111)組織を促進させる点においても、α−Taの使用は有利である。銅シード層の(111)組織は、電気メッキされる銅においても(111)組織を促進させ、この(111)組織は、電気的なマイグレーションに対してより抵抗性である。従って、(111)組織は銅のシード層に関して好ましい配向である。{200}のピーク強度に対する{111}のピーク強度の比として表される(111)組織の強度を比較すると、下記の結果が得られる:
αタンタルに堆積させた銅シード層={111}/{200}=368
βタンタルに堆積させた銅シード層={111}/{200}=61
AHFの配置については、本願出願人の国際出願PCT/GB01/03229号でより詳細に説明されている。この文献の記載はここで参照して本明細書の記載に含める。簡便さのために、この文献の図1を、図4として本明細書に添付している。簡単に説明すると、移動式マグネトロン1をターゲット2の上側に配置し、このターゲット2をプラテン12に向け、このプラテン12上に基材3を配置する。外部コイル10を、ターゲット2の周囲の付近に提供して、移動式マグネトロン1によって提供される通常の磁場を変更している。このコイル10を使用して、マグネトロンを不均衡にすることができ、従って成長している膜に達するイオン流束の制御を直接に行うことができ、また別個の高周波ウェハーバイアス装置11を使用して、衝突するイオンのエネルギーを制御することができる。
HF設備においては、コイル10が存在しなくてもよく、又はコイル10にエネルギーを供給しなくてもよい。
これらは2つのスパッタリングの設備であり、ここではこれらの装置で実験を行ったが、これらは本発明の一般性を制限するものではない。単一ウェハーのスパッタリング装置を用いて、堆積の間にウェハーを横方向に移動させないことが特に好ましい。タンタル膜及び/又はタンタル膜をその上に成長させる表面に高レベルのエネルギーを提供する任意の設備が、本発明の範囲に包含される。ここではこのエネルギーが、バルクウェハーの温度を約250℃超、最も好ましくは約100℃超までは上昇させない。
図1の表において報告されている更なる解析は、不均衡なマグネトロン様式で操作されるAHF配置であるか、均衡様式で操作されるHF配置であるかが、堆積する膜のタイプに影響を与える場合があるという事実を示唆している。更に又はあるいは、AHF設備ロングスロータイプであることが、堆積する膜のタイプに影響を与える場合もあるという事実を示唆している。望ましいことは、堆積を行う表面において高い活性レベルが得られるということである。
図5及び6において示す続く実験は、供給源と基材との距離を245mmにし、且つウェハーのプラテン温度を75℃にして、上述のAHF実験にほぼ従って行った。
これらの実験は、既知の「薄膜」効果(特に薄膜バリアーに関して重要)及びタンタルをスパッタリングする表面における化学組成変化の効果を調べるように設計した。低k層は、図3に示すように組成が変化すること、及びこの層をエッチバックすると(図6に示すように)、得られる表面粗さが図7で示すように増加することが知られている。
図5及び6で示す全ての実験は、この堆積装置から得られたままの誘電体材料で行った。この装置は一般に、30秒間にわたるC38プラズマエッチングによって表面層を除去し、それによって図3で示されるように異なる化学組成を有する誘電体の上側層の少なくともいくらかであって必ずしも全てではない部分を除去する。従って図5の「アルゴンエッチングの前の堆積させたままの誘電体」は、除去される表面の表皮層の少なくともいくらかを伴う誘電体層に言及している。
図5においては、「薄膜」効果が観察されることと並んで、低k誘電体の不活性アルゴンエッチングが、タンタルの抵抗率を増加させ且つこれを常にα相からα相とβ相との混合物にするという予想外の結果が観察されることが示されている。これが起こる理由はまだ不明であるが、しかしながらおそらくこれは、粗さのような表面効果、又は誘電体層の成分の選択的な除去(スパッタリングエッチングによる)によってもたらされている。しかしながら、誘電体層をエッチバックしたときに、タンタルの抵抗率は大きくは変化しないことに注意すべきである。
比較のために、低k誘電体の反応性プラズマエッチングを、CF4+CH22で行った。この結果は図6に示している。図3を参照すると、これが、様々な化学組成の領域を通って「バルク」材料にまで達するエッチングであること、図7を参照すると、タンタルを堆積させる表面の表面粗さが増加していることが注目される。図6からは、アルゴンスパッタリングエッチングと違って、反応性のCF4+CH22エッチングが、βタンタルを促進しないことが理解される。更に、α相タンタルが常に存在し、68nmの最も厚い膜については、抵抗率がバルクの値に近い。またここでは、誘電体層をエッチングすると、続いて堆積させるタンタルの抵抗率が増加することが示されている。このことは特に、比較的薄い膜について言うことができ、ここでは抵抗率の増加が30%〜50%程度である。28nm以上の厚さに関しては、この効果はかなり減少しており、最も厚い68nmの厚さではわずかである。低k誘電体層の構造は均一ではないことが知られており、これは非常に薄い膜に関しては(特に)、タンタルをスパッタリングして堆積させる表面層の構造が、その形態に関して重要であることを示している。
スパッタリングされるタンタル膜の形態に関して基材の表面が重要な役割を担うことは明らかであるが、(相対的に)どの部分が構造的又は化学的に機能するのかはまだ知られていない。低k誘電体膜は、SiCO:Hタイプであり、これは水素化炭素を含有する二酸化ケイ素であると考えることができる。炭素及び/又は水素がα相形成のためのシードであってもよく、及び/又はこのシーディングが、誘電体表面の微細構造の結果であってもよい。更に、エッチングプロセスに起因するフッ素が存在していてもよく、これが何らかの役割を果たしてもよい。
従って、本発明は、300nm未満の厚さの、αタンタルに基づくTa膜を堆積させる方法を含む。この方法は、表面領域近くに炭素及び/又は水素を有する低誘電率絶縁層であるシード層、又は表面領域に適当な微細構造を有する低誘電率絶縁層であるシード層を堆積させること、並びに250℃未満の温度において、シード層の表面に、タンタルを物理気相堆積させることを含む。
好ましくはタンタル膜は、30nm以下の厚さであり、堆積を100℃又はそれ未満の温度において行う。
α相タンタルに関する低抵抗率を達成するためには、続くアニール処理が必要とされない。
更に好ましい特徴においては、物理気相堆積プロセスが、スパッタリング、最も好ましくは堆積プロセスの間にウェハーの横方向の移動がない単一ウェハースパッタリングである。好ましくはこのプロセスは、不均衡マグネトロンを有するスパッタリング容器を利用する。基材へのイオン流束の直接制御を達成できる電磁コイルを使用して、特に堆積表面における高衝撃を達成するために、この「不均衡(unbalance)」を達成することが特に好ましい。このような直接制御を達成するための他の機構も等しく適用可能である。
これらの実験のために不均衡マグネトロンタイプのイオン化スパッタリング装置を使用してきたが、ここで示されている結果を達成するのに必要な条件を達成する任意のイオン化金属スパッタリング装置を使用することができる。このような装置としては、「イオン金属プラズマ」、「中空カソードマグネトロン」、及びイオン化PVDを挙げることができる。ここでは全ての場合において、標準的なスパッタリング装置と比較して、多くのスパッタリングされた金属がイオン化されている。
明確にするためにあえて言うと、本発明のシード層は別個の層である必要はないことを理解すべきである。本発明のために必要なシーディング特性は、他の有益な目的のためにも使用される層、例えばダマシン構造中の誘電体層、バリアー層、エッチング停止層によって提供することもできる。
更に、「絶縁性基材」は、本発明に関する特徴に言及しているのであって、タンタルを堆積させる絶縁性表面であることを理解すべきである。
図1は、実験の詳細をまとめたものである。 図2の(a)、(b)及び(c)は、説明される例によって得られる特定の膜の、対応するx線回折(XRD)パターンである。 図3は、TMS+O2によって堆積させ、5分間にわたる水素プラズマで硬化させた膜に関する、二次イオン質量分析(SIMS)のプロットである。 図4は、AHF堆積容器設備の概略図である。 図5は、タンタル層の抵抗率に対する誘電体厚さのグラフであり、不活性スパッタリングエッチングの効果を示している。 図6は、誘電体層を反応性のエッチングによってエッチバックしたときの、図5に対応するグラフである。 図7は、図6のエッチングによる表面粗さの結果を示している。

Claims (14)

  1. 有機物質含有低誘電率絶縁材料であって、炭素でドープされた水素化二酸化ケイ素であるシード層を堆積させること、及び250℃未満の温度においてこのシード層上にタンタルをスパッタリングすることを含む、300nm未満の厚さで、α−Taに基づくTa膜を堆積させる方法。
  2. 前記シード層がメチルでドープされた酸化ケイ素である、請求項1に記載の方法。
  3. ケイ素含有有機化合物と酸化剤を、プラズマの存在下で反応させ、そして炭素を有する基がこの膜に含有されるようにして得られた膜を硬化させることによって、前記シード層を形成する、請求項1又は2に記載の方法。
  4. 前記シード層を、水素含有プラズマに露出させることによって硬化させる、請求項3に記載の方法。
  5. 前記シード層の表面をエッチングによって除去した後でタンタルの堆積を行う、請求項1〜4のいずれかに記載の方法。
  6. 前記シード層を加熱した後でタンタルを堆積させる、請求項1〜5のいずれかに記載の方法。
  7. 前記タンタルの供給源と基材との距離が少なくとも200mmである、請求項1〜6のいずれかに記載の方法。
  8. 前記タンタルの供給源と基材との距離が200mm〜250mmである、請求項1〜7のいずれかに記載の方法。
  9. 前記タンタルの堆積を不均衡マグネトロンスパッタリングによって行う、請求項1〜8のいずれかに記載の方法。
  10. 前記基材がバイアスされている、請求項1〜9のいずれかに記載の方法。
  11. 前記タンタル膜上に銅を堆積させる、請求項1〜10のいずれかに記載の方法。
  12. 前記シード層がダマシン構造中の誘電体層である、請求項1〜11のいずれかに記載の方法。
  13. タンタル材料が、300nm未満の厚さで、α−Taに基づくTa膜を堆積させるように、イオン状態で前記シード層に達する、請求項1〜12のいずれかに記載の方法。
  14. 半導体ウェハー等の凹凸を有する表面にタンタル層を堆積させること、及びこのタンタル層に直接に銅層を電気メッキすることを含み、前記タンタル層の抵抗率が50μΩ・cm未満である、半導体ウェハー等の凹凸を有する表面に銅を電気メッキする方法であって、請求項1〜13のいずれかに記載の方法を使用して、前記タンタル層を堆積させる方法
JP2003514971A 2001-07-19 2002-07-15 タンタル膜の堆積 Expired - Fee Related JP4181035B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0117599A GB0117599D0 (en) 2001-07-19 2001-07-19 Depositing a tantalum film
GB0201590A GB0201590D0 (en) 2002-01-24 2002-01-24 Depositing a tantalum film
GB0206116A GB0206116D0 (en) 2002-03-15 2002-03-15 Depositing a tantalum file
PCT/GB2002/003238 WO2003008660A1 (en) 2001-07-19 2002-07-15 Depositing a tantalum film

Publications (3)

Publication Number Publication Date
JP2004536463A JP2004536463A (ja) 2004-12-02
JP2004536463A5 JP2004536463A5 (ja) 2006-01-05
JP4181035B2 true JP4181035B2 (ja) 2008-11-12

Family

ID=27256224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003514971A Expired - Fee Related JP4181035B2 (ja) 2001-07-19 2002-07-15 タンタル膜の堆積

Country Status (6)

Country Link
US (1) US7129161B2 (ja)
JP (1) JP4181035B2 (ja)
KR (1) KR20040015670A (ja)
GB (1) GB2393189B (ja)
TW (1) TWI294918B (ja)
WO (1) WO2003008660A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2851181B1 (fr) * 2003-02-17 2006-05-26 Commissariat Energie Atomique Procede de revetement d'une surface
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7686928B2 (en) * 2004-09-23 2010-03-30 Applied Materials, Inc. Pressure switched dual magnetron
US7851360B2 (en) * 2007-02-14 2010-12-14 Intel Corporation Organometallic precursors for seed/barrier processes and methods thereof
US7858525B2 (en) * 2007-03-30 2010-12-28 Intel Corporation Fluorine-free precursors and methods for the deposition of conformal conductive films for nanointerconnect seed and fill
WO2011010655A1 (ja) * 2009-07-21 2011-01-27 株式会社アルバック αタンタルからなる被膜の成膜方法、及びその被膜
US20170170215A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same
CN108103463B (zh) * 2016-11-25 2022-01-14 中国科学院金属研究所 一种体心立方钽涂层的制备方法
FR3099490B1 (fr) 2019-08-02 2022-12-02 X Fab France Procédé de formation d’un film de tantale à basse résistivité
CN111926289B (zh) * 2020-08-19 2022-10-21 重庆文理学院 一种钽涂层制备方法
CN115458675B (zh) * 2022-11-11 2023-04-18 阿里巴巴达摩院(杭州)科技有限公司 钽金属薄膜处理方法、量子器件及量子芯片

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2215151C3 (de) 1972-03-28 1979-05-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von dünnen Schichten aus Tantal
US4305998A (en) 1980-02-04 1981-12-15 The United States Of America As Represented By The Secretary Of The Navy Protective coating
FR2633177B1 (fr) * 1988-06-24 1991-03-08 Fabrication Materiel Orthopedi Implant pour dispositif d'osteosynthese rachidienne, notamment en traumatologie
KR900014625A (ko) 1989-03-20 1990-10-24 미다 가쓰시게 금속/유기 고분자 합성수지 복합체 및 이의 제조방법
DE3923996A1 (de) * 1989-07-20 1991-01-31 Lutz Biedermann Aufnahmeteil zum gelenkigen verbinden mit einer schraube zum bilden einer pedikelschraube
US5360431A (en) * 1990-04-26 1994-11-01 Cross Medical Products Transpedicular screw system and method of use
US5221449A (en) 1990-10-26 1993-06-22 International Business Machines Corporation Method of making Alpha-Ta thin films
WO1992007968A1 (en) 1990-10-26 1992-05-14 International Business Machines Corporation STRUCTURE AND METHOD OF MAKING ALPHA-Ta IN THIN FILMS
DE9202745U1 (ja) * 1992-03-02 1992-04-30 Howmedica Gmbh, 2314 Schoenkirchen, De
DE9302700U1 (ja) * 1993-02-25 1993-04-08 Howmedica Gmbh, 2314 Schoenkirchen, De
DE4307576C1 (de) * 1993-03-10 1994-04-21 Biedermann Motech Gmbh Knochenschraube
US5466237A (en) * 1993-11-19 1995-11-14 Cross Medical Products, Inc. Variable locking stabilizer anchor seat and screw
DE19509332C1 (de) * 1995-03-15 1996-08-14 Harms Juergen Verankerungselement
US5520690A (en) * 1995-04-13 1996-05-28 Errico; Joseph P. Anterior spinal polyaxial locking screw plate assembly
US5669911A (en) * 1995-04-13 1997-09-23 Fastenetix, L.L.C. Polyaxial pedicle screw
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
US5733285A (en) * 1995-07-13 1998-03-31 Fastenetix, Llc Polyaxial locking mechanism
US5797911A (en) * 1996-09-24 1998-08-25 Sdgi Holdings, Inc. Multi-axial bone screw assembly
US5885286A (en) * 1996-09-24 1999-03-23 Sdgi Holdings, Inc. Multi-axial bone screw assembly
US5879350A (en) * 1996-09-24 1999-03-09 Sdgi Holdings, Inc. Multi-axial bone screw assembly
US6485494B1 (en) * 1996-12-20 2002-11-26 Thomas T. Haider Pedicle screw system for osteosynthesis
CA2279938C (en) * 1997-02-11 2006-01-31 Gary Karlin Michelson Skeletal plating system
WO1998046243A2 (en) * 1997-04-15 1998-10-22 Csir Pharmaceutical compositions having appetite suppressant activity
US6069068A (en) 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6277728B1 (en) 1997-06-13 2001-08-21 Micron Technology, Inc. Multilevel interconnect structure with low-k dielectric and method of fabricating the structure
DE29710484U1 (de) * 1997-06-16 1998-10-15 Howmedica Gmbh Aufnahmeteil für ein Haltebauteil eines Wirbelsäulenimplantats
US5882498A (en) 1997-10-16 1999-03-16 Advanced Micro Devices, Inc. Method for reducing oxidation of electroplating chamber contacts and improving uniform electroplating of a substrate
IT1299198B1 (it) * 1998-03-05 2000-02-29 Nicox Sa Sali nitrati di farmaci antiulcera
US6010503A (en) * 1998-04-03 2000-01-04 Spinal Innovations, Llc Locking mechanism
US6297147B1 (en) 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
US6113601A (en) * 1998-06-12 2000-09-05 Bones Consulting, Llc Polyaxial pedicle screw having a loosely coupled locking cap
US6090111A (en) * 1998-06-17 2000-07-18 Surgical Dynamics, Inc. Device for securing spinal rods
TW520551B (en) 1998-09-24 2003-02-11 Applied Materials Inc Method for fabricating ultra-low resistivity tantalum films
US6261267B1 (en) * 1998-10-09 2001-07-17 Globe Enterprises, Inc. Automatic IV shut off valve
US6296642B1 (en) * 1998-11-09 2001-10-02 Sdgi Holdings, Inc. Reverse angle thread for preventing splaying in medical devices
ATE299672T1 (de) * 1998-11-26 2005-08-15 Synthes Ag Schraube
US6221758B1 (en) 1999-01-04 2001-04-24 Taiwan Semiconductor Manufacturing Company Effective diffusion barrier process and device manufactured thereby
US6451181B1 (en) 1999-03-02 2002-09-17 Motorola, Inc. Method of forming a semiconductor device barrier layer
US6194307B1 (en) 1999-04-26 2001-02-27 Taiwan Semiconductor Manufacturing Company Elimination of copper line damages for damascene process
US6146517A (en) 1999-05-19 2000-11-14 Infineon Technologies North America Corp. Integrated circuits with copper metallization for interconnections
CN1185694C (zh) 1999-06-26 2005-01-19 特利康控股有限公司 在基体上形成膜的方法和装置
US6498385B1 (en) 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
AU1493301A (en) * 1999-09-27 2001-04-30 Blackstone Medical, Inc. A surgical screw system and related methods
JP2001187876A (ja) 1999-12-28 2001-07-10 Nec Corp 化学的機械的研磨用スラリー
DE10005385A1 (de) * 2000-02-07 2001-08-09 Ulrich Gmbh & Co Kg Pedikelschraube
US6489034B1 (en) 2000-02-08 2002-12-03 Gould Electronics Inc. Method of forming chromium coated copper for printed circuit boards
US6375657B1 (en) * 2000-03-14 2002-04-23 Hammill Manufacturing Co. Bonescrew
US6342448B1 (en) 2000-05-31 2002-01-29 Taiwan Semiconductor Manufacturing Company Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US6485491B1 (en) * 2000-09-15 2002-11-26 Sdgi Holdings, Inc. Posterior fixation system
US6951143B1 (en) * 2000-11-28 2005-10-04 Michelin Recherche Et Technique S.A. Three-axis sensor assembly for use in an elastomeric material
US6454768B1 (en) * 2000-12-05 2002-09-24 Roger P. Jackson Removable gripping set screw
US6726687B2 (en) * 2000-12-08 2004-04-27 Jackson Roger P Closure plug for open-headed medical implant
US6488681B2 (en) * 2001-01-05 2002-12-03 Stryker Spine S.A. Pedicle screw assembly
DE10115014A1 (de) * 2001-03-27 2002-10-24 Biedermann Motech Gmbh Verankerungselement
US20030105466A1 (en) * 2001-11-30 2003-06-05 Ralph James D. Spacer device and insertion instrument for use in anterior cervical fixation surgery

Also Published As

Publication number Publication date
GB0400103D0 (en) 2004-02-04
US20050048775A1 (en) 2005-03-03
GB2393189B (en) 2005-06-15
JP2004536463A (ja) 2004-12-02
GB2393189A (en) 2004-03-24
WO2003008660A1 (en) 2003-01-30
US7129161B2 (en) 2006-10-31
KR20040015670A (ko) 2004-02-19
TWI294918B (en) 2008-03-21

Similar Documents

Publication Publication Date Title
US6554914B1 (en) Passivation of copper in dual damascene metalization
US6488823B1 (en) Stress tunable tantalum and tantalum nitride films
US6440854B1 (en) Anti-agglomeration of copper seed layers in integrated circuit metalization
TWI374482B (ja)
KR20010022100A (ko) 콘택트 구조에 베리어 층을 형성하는 방법
EP1094504A2 (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier, and/or seed layer
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
KR20000035640A (ko) 반도체 구조물에서의 저온 구리 리플로우를 개선하기 위한구조물 및 방법
JP2001007204A (ja) 多層配線の構造及びその製造方法
JP4181035B2 (ja) タンタル膜の堆積
US7037830B1 (en) PVD deposition process for enhanced properties of metal films
US6294458B1 (en) Semiconductor device adhesive layer structure and process for forming structure
TWI801374B (zh) 阻障膜沉積及處理
JP5194393B2 (ja) 半導体装置の製造方法
JP2002524837A (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
TWI467067B (zh) 改善間隙填充窗的銅表面電漿處理方法
US6860975B2 (en) Barrier layer and method of depositing a barrier layer
JP2023516856A (ja) ドープされたald窒化タンタルにおける不純物の除去
Amirov et al. Influence of deposition conditions and ion-plasma treatment of thin cobalt films on their electrical resistivity
Panwar et al. Study of thermal stability behavior of MoN & WN thin films in ULSI
Abraham Correlation of postetch residues to deposition temperature in plasma etched aluminum alloys
JP2004270035A (ja) タングステン又はタングステン含有薄膜を形成する方法
Chen et al. Electromigration in sputtered copper film on plasma-treated hydrogen silsesquioxane dielectric
JPWO2011010655A1 (ja) αタンタルからなる被膜の成膜方法、及びその被膜

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080828

R150 Certificate of patent or registration of utility model

Ref document number: 4181035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees