JP5194393B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5194393B2
JP5194393B2 JP2006174429A JP2006174429A JP5194393B2 JP 5194393 B2 JP5194393 B2 JP 5194393B2 JP 2006174429 A JP2006174429 A JP 2006174429A JP 2006174429 A JP2006174429 A JP 2006174429A JP 5194393 B2 JP5194393 B2 JP 5194393B2
Authority
JP
Japan
Prior art keywords
film
forming
fluorine
heat treatment
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006174429A
Other languages
English (en)
Other versions
JP2008004841A (ja
JP2008004841A5 (ja
Inventor
正弘 堀込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006174429A priority Critical patent/JP5194393B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CNA2007800206271A priority patent/CN101461043A/zh
Priority to US12/305,049 priority patent/US20090134518A1/en
Priority to EP07744793A priority patent/EP2034517A4/en
Priority to PCT/JP2007/061450 priority patent/WO2007148535A1/ja
Priority to KR1020087029046A priority patent/KR20090003368A/ko
Priority to TW096122758A priority patent/TW200811953A/zh
Publication of JP2008004841A publication Critical patent/JP2008004841A/ja
Priority to IL195951A priority patent/IL195951A0/en
Publication of JP2008004841A5 publication Critical patent/JP2008004841A5/ja
Application granted granted Critical
Publication of JP5194393B2 publication Critical patent/JP5194393B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、フッ素添加カーボン膜を絶縁膜例えば層間絶縁膜として用い、この絶縁膜に銅配線を形成するにあたり、絶縁膜と銅配線との間にフッ素及び銅の拡散を防止するバリア膜を形成した半導体装置の製造方法に関する。
半導体装置の高集積化を図るために多層配線構造が採用されているが、微細化及び高集積化の進展に伴い、配線を通る電気信号の遅延（配線遅延）がデバイスの動作の高速化に対して問題となっている。この配線遅延は、配線の抵抗と配線間の容量の積に比例することから、配線遅延を短縮するために、電極配線材料の低抵抗化と、各層間を絶縁する層間絶縁膜の低誘電率化を図ることが要求されている。このため、配線材料としては、低抵抗の銅（Ｃｕ）が好適な材料として使用されている。
しかし、銅は拡散しやすい元素であり、銅の拡散によって層間絶縁膜中の絶縁性が低下することなどから、銅配線と層間絶縁膜との間には、銅の拡散防止のためのバリア膜を介在させることが必要である。
特許文献１には、銅の拡散を防止するためのバリア膜として、タンタル（Ｔａ）や窒化タンタル（ＴａＮ）などが記載されている。
一方、層間絶縁膜としては、比誘電率を低くする要請から、シリコン、炭素、酸素及び水素を含む膜（ＳｉＣＯＨ膜）が注目されているが、本発明者らは、ＳｉＣＯＨ膜よりもさらに比誘電率が低い、炭素（Ｃ）及びフッ素（Ｆ）の化合物であるフッ素添加カーボン膜（フロロカーボン膜）の採用を検討している。しかし、このフッ素添加カーボン膜は、加熱によってフッ素が脱離しやすい性質を持っている。
ところで、この半導体装置は、デバイスの完成後、内部の結晶の欠陥を安定化させるために、例えば４００℃程度の熱処理が行われる。銅配線から絶縁膜への銅の拡散を抑えるためのバリア膜として、タンタル膜を用いている場合には、熱処理によってフッ素添加カーボン膜からフッ素がタンタル膜中に拡散して、フッ化タンタル（ＴａＦ５）が生成する。このフッ化タンタルは、蒸気圧が高く、上記の熱処理中に蒸発してしまい、タンタル膜の密度が低下して銅に対するバリア性能が低下すると共に、シート抵抗が増加し、またフッ素添加カーボン膜とタンタル膜との密着性も悪くなる。このことから、薄膜でありながら銅及びフッ素の拡散を防止するバリア膜が望まれている。特許文献２には、フッ素添加カーボン膜について記載されているが、上記の課題及び解決方法については触れられていない。
特開２００５−１０９１３８ 特開２００５−３０２８１１
本発明はこのような事情の下になされたものであり、その目的は、フッ素添加カーボン膜を絶縁膜例えば層間絶縁膜として用い、この絶縁膜に銅配線を形成するにあたり、絶縁膜と銅配線との間におけるフッ素及び銅の拡散を抑えて半導体装置の特性の低下を抑えることのできる技術を提供することにある。
本発明の半導体装置の製造方法は、
基板上にフッ素添加カーボン膜からなる絶縁膜を成膜する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部内にチタンからなる第１の膜を成膜する工程と、
前記第１の膜の表面にタンタルからなる第２の膜を成膜する工程と、
その後前記凹部内に銅配線を成膜する工程と、
しかる後、前記基板の熱処理を行うことにより、前記第１の膜に含まれるチタンと前記絶縁膜に含まれる炭素とを反応させて、フッ化チタンの生成を抑えながら前記第１の膜と前記絶縁膜との間に炭化チタン膜を形成する工程と、を含むことを特徴とする。前記炭化チタン膜を形成する工程は、前記基板を４００℃に加熱する工程であっても良い。また、前記第２の膜を成膜する工程は、タンタル板をスパッタすることにより行われる工程であっても良い。
本発明によれば、フッ素添加カーボン膜を絶縁膜例えば層間絶縁膜として用いるにあたり、絶縁膜と銅配線との間に、絶縁膜側にはフッ素の拡散を抑えるためのチタンからなる第１の膜を成膜して、銅配線側には銅の拡散を抑えるためのタンタルからなる第２の膜を成膜して、第１の膜と第２の膜とからなるバリア膜を形成するようにしているため、絶縁膜と銅配線との間におけるフッ素及び銅の拡散を抑えることができ、またバリア膜の膜減りも抑えることができる。
本発明の半導体装置の製造方法の実施の形態として、多層配線構造を製造するための基板において、絶縁膜内に金属例えば銅からなるｎ（ｎは１以上の整数）番目の配線層の上に（ｎ＋１）番目の配線層を形成する場合を例にとって説明する。図１（ａ）は、絶縁膜であるフッ素添加カーボン膜（以下「ＣＦ膜」という）６０内にｎ番目の配線層であるＣｕ配線６１が形成された基板例えば半導体ウェハ（以下ウェハ）Ｗの表面構造の概略を示している。この例では、ｎ番目の回路層の表面に、当該ｎ番目のＣｕ配線６１から次段の（ｎ＋１）番目の層間絶縁膜（ＣＦ膜７０）に銅が拡散しないようにするために、絶縁膜例えばＳｉＮ膜からなるバリア膜６４が形成されている。
この実施の形態では、後述の通り、炭素とフッ素とを含む化合物の成膜ガス例えばＣ５Ｆ８ガスをプラズマ化し、ウェハＷが載置されている雰囲気をプラズマ雰囲気にすることにより、Ｃ５Ｆ８ガスから生成した活性種がウェハＷの表面に堆積して、図１（ｂ）に示すようにＣＦ膜７０からなる層間絶縁膜が例えば２００ｎｍの膜厚で成膜される。
次に、図１（ｃ）に示すように、このＣＦ膜７０に従来の手法例えばフォトレジストマスクやハードマスクなどを用いたドライエッチングによって、ダマシン構造のトレンチの溝とビアホールとからなる凹部７１を形成するが、ここではその説明を省略する。
その後、図２（ａ）に示すように、ウェハＷの表面にバリア膜７８の一部をなす第１の膜であるＴｉ膜７４を例えばスパッタリングにより成膜する。スパッタリングにおいては、Ｔｉターゲットに対して例えばＡｒ等のイオンを打ち付けることで、Ｔｉターゲットからチタンの微粒子が生成して、ウェハＷの表面（ＣＦ膜７０の露出面及びＣｕ配線６１の表面）に堆積して、Ｔｉ膜７４が成膜される。このＴｉ膜７４は、後述するように、ＣＦ膜７０のフッ素がＴｉ膜７４の上層側へ拡散することを抑えるバリア機能を有する膜であり、例えば膜厚が３〜１０ｎｍ程度で十分なバリア機能が得られる。
次に、図２（ｂ）に示すように、Ｔｉ膜７４の表面に、第２の膜であるＴａ膜７５を成膜する。このＴａ膜７５は、上述のＴｉ膜７４と同様にスパッタ装置を用いて成膜される。その膜厚は、５〜１０ｎｍ程度であることが好ましい。このＴａ膜７５は、後述するように、Ｔａ膜７５に接するＣｕ配線７６の銅がＴｉ膜７４側へ拡散することを抑えるバリア機能を有する膜であり、こうしてＴｉ膜７４及びＴａ膜７５によりバリア膜７８が形成される。
その後、図２（ｃ）に示すように、Ｃｕ配線７６が埋め込まれる。このＣｕ配線７６は、例えば銅を含む有機材料を気化し、このガスを用いてＣＶＤ法により形成しても良いし、あるいは無電解メッキ法により銅のシード層を形成し、これを電極として用いて電解メッキを行うことにより形成しても良い。次いで、ＣＦ膜７０の上面に成膜されたＴｉ膜７４、Ｔａ膜７５及びＣｕ配線７６が例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）と呼ばれる研磨により除去されて、（ｎ＋１）層のＣｕ配線７６が形成される（図３（ａ））。そして、前述の図１（ａ）と同様に、ウェハＷの表面に絶縁膜例えばＳｉＮ膜からなるバリア膜６４が成膜される（図３（ｂ））。
そして、上記の図１（ｂ）〜図３（ｂ）の工程を繰り返すことによって、所定の階層分の回路を形成して、半導体装置が完成した後、半導体装置内の結晶の欠陥を終端させて物性を安定させるため、例えば４００℃の熱処理が行われる。
上述の実施の形態では、（ｎ＋１）層目について述べると、ＣＦ膜７０とＣｕ配線７６との間に、第１の膜であるＴｉ膜７４と、第２の膜であるＴａ膜７５とを、ＣＦ膜７０側からこの順序で積層してバリア膜７８を形成しているため、後述の実験例からも分かるように、例えば半導体装置を形成した後に行われるアニール処理などの熱処理によってフッ素がＣＦ膜７０からＴａ膜７５やＣｕ配線７６へ拡散することが抑えられ、更に銅がＣｕ配線７６からＴｉ膜７４やＣＦ膜７０へ拡散することが抑えられる。このため、熱処理によるフッ素とタンタル及び銅との反応が抑えられ、後述の実験例に示すように、フッ素とタンタル及び銅との反応によるシート抵抗の増加を抑制することができるので、半導体装置の電気的特性の劣化を抑えることができる。また、Ｔｉ膜７４及びＴａ膜７５は４００℃程度では化学反応を起こさず、更に合金を形成しない（互いに混じり合わない）ため、熱処理を受けた後においても上述のバリア性能を保つことができる。
また、Ｔｉ膜７４及びＴａ膜７５は、各々およそ１０ｎｍ以下と薄く、バリア膜７８全体の膜厚を２０ｎｍ以下に抑えることができるので、半導体装置の薄層化を阻むおそれもない。
次に、ＣＦ膜７０を成膜するために好適な成膜装置の一例について図４を参照して簡単に説明する。同図中の成膜装置１０は、真空チャンバである処理容器１１、温調手段を備えた載置台１２及び載置台１２に接続された例えば１３．５６ＭＨｚのバイアス用の高周波電源１３を備えている。
処理容器１１の上部には載置台１２と対向するように、例えば略円形状の例えばアルミナからなる第１のガス供給部１４が設けられている。この第１のガス供給部１４における載置台１２と対向する面には、多数の第１のガス供給孔１５が形成されている。第１のガス供給孔１５は、ガス流路１６及び第１のガス供給路１７を介してプラズマ発生用のガス例えばアルゴン（Ａｒ）ガスなどの希ガス供給源に接続されている。
また、前記載置台１２と前記第１のガス供給部１４との間には、例えば略円形状の導電体からなる第２のガス供給部１８が設けられており、この第２のガス供給部１８における載置台１２と対向する面には、多数の第２のガス供給孔１９が形成されている。この第２のガス供給部１８の内部には、第２のガス供給孔１９に連通するガス流路２０が形成されており、ガス流路２０は、第２のガス供給路２１を介して原料ガスであるＣ５Ｆ８ガスなどの原料ガス供給源に接続されている。また、第２のガス供給部１８には、第２のガス供給部１８を上下に貫通するように、多数の開口部２２が形成されている。この開口部２２は、第２のガス供給部１８の上方で生成したプラズマを第２のガス供給部１８の下方側の空間に通過させるためのものであり、例えば隣接する第２のガス供給孔１９同士の間に形成されている。処理容器１１の下端は、載置台１２を囲むようにリング状に開口しており、排気管２６を介して真空排気手段２７に接続されている。
前記第１のガス供給部１４の上方には、例えばアルミナなどの誘電体により構成されたカバープレート２８を介してアンテナ部３０が設けられている。このアンテナ部３０は、円形のアンテナ本体３１と、このアンテナ本体３１の下端に埋設された平面アンテナ部材（スリット板）３２とを備えている。平面アンテナ部材３２には、円扁波を発生させるための多数の図示しないスリットが形成されている。これらアンテナ本体３１と平面アンテナ部材３２とは導体により構成されて、扁平な中空の円形導波管を構成している。
また、アンテナ本体３１と平面アンテナ部材３２との間には、例えばアルミナや酸化ケイ素、窒化ケイ素等の低損失誘電体材料により構成された遅相板３３が設けられている。この遅相板３３は、マイクロ波の波長を短くして前記円形導波管内の管内波長を短くするためのものである。
このように構成されたアンテナ部３０は、同軸導波管３５を介して例えば２．４５ＧＨｚあるいは８．４ＧＨｚの周波数のマイクロ波を発生するマイクロ波発生手段３４に接続されている。また、同軸導波管３５の外側の導波管３５Ａと中心導体３５Ｂとは、それぞれアンテナ本体３１と、遅相板３３に形成された開口部を介して平面アンテナ部材３２と、に接続されている。
次に、上記の成膜装置１０を用いたＣＦ膜７０の成膜方法について説明する。先ず、ウェハＷを処理容器１１内に搬入して載置台１２上に載置する。そして、真空排気手段２７を用いて処理容器１１内を排気して、処理容器１１内に例えばＡｒガスとＣ５Ｆ８ガスとをそれぞれ所定の流量供給する。そして、処理容器１１内を所定のプロセス圧力に設定し、載置台１２に設けられた温調手段によりウェハＷを加熱する。
一方、マイクロ波発生手段３４から周波数が２．４５ＧＨｚの高周波（マイクロ波）をカバープレート２８と第１のガス供給部１４とを介して、平面アンテナ部材３２に形成された図示しないスリットから下方側の処理空間に向けて放射する。
このマイクロ波により、第１のガス供給部１４と第２のガス供給部１８との間の空間に高密度で均一なＡｒガスのプラズマが励起される。一方、第２のガス供給部１８から載置台１２に向けて放出されたＣ５Ｆ８ガスは、開口部２２を介して上方側から流れ込んできたＡｒガスのプラズマに接触して活性種を生成する。この活性種は、ウェハＷの表面に堆積して、バリア膜６４上にＣＦ膜７０を形成する。
フッ化添加カーボン膜の原料となるガスとしてはＣ５Ｆ８ガスに限らず、ＣＦ４ガス、Ｃ２Ｆ６ガス、Ｃ３Ｆ８ガス、Ｃ３Ｆ９ガスまたはＣ４Ｆ８ガスなどを用いてもよい。
尚、Ｔｉ膜７４を成膜するためには、既述の通り、公知のスパッタ装置を用いることができる。この装置は、放電によってチタンをスパッタするための金属源としてのＴｉ板を備えており、Ｔｉ板からチタンの微粒子を発生させて、Ｔｉ膜７４を形成する。
チタンの微粒子は、非常に活性が高いため、ＣＦ膜７０の表面に堆積した場合にＣＦ膜７０中の元素（炭素及びフッ素）と反応して炭化チタン及びフッ化チタンを生成する。フッ化チタン（ＴｉＦ４）は、既述のフッ化タンタルと同様に蒸気圧が高いため、この生成が進行するとＴｉ膜７４の密度の低下やシート抵抗の上昇をもたらす一方、炭化チタンは蒸気圧が低く安定である。これらの反応は、熱処理例えば既述の半導体装置の完成後のアニール処理などによって進行するが、後述の実験例において示すように、炭化チタンが選択的に生成してフッ化チタンの生成を抑えるため、Ｔｉ膜７４の密度の低下やシート抵抗の上昇を抑制することができる。このことによって、Ｔｉ膜７４はフッ素に対して高いバリア性を有していると言える。
Ｔｉ膜７４は、必ずしもスパッタリングによって形成された膜に限られるものではなく、他の成膜方法例えば上述の成膜装置１０などを用いて成膜されたものであっても良い。
続いて、Ｔａ膜７５の成膜が行われる。Ｔａ膜７５を成膜するためには、上述のＴｉ膜７４と同様に公知のスパッタ装置を用いることができる。
本発明の半導体装置の製造方法は、ダマシン法に限られず、Ｃｕ配線７６を初めに形成して、その後Ｃｕ配線７６を囲むようにＣＦ膜７０を形成する手法にも適用できる。
上述の銅とフッ素とに対するバリア膜としての働きについて、どのような元素が最適であるかを確かめるため、以下の実験を行った。実験に用いたＮｏ．１〜６のウェハ（以下、ウェハ１〜６という）の構成を図５に示す。これらのウェハ１〜６は、実験用のベアシリコンウェハであるＳｉ基板８１上に上述の成膜装置１０を用いて膜厚１５０ｎｍのＣＦ膜８２を成膜して、そのＣＦ膜８２上に各ウェハ毎に各元素を以下の表１に示す膜厚となるように形成したものである。
Figure 0005194393
尚、表１に示した各元素種の成膜には、既述のスパッタ装置を用いたが、その成膜条件についてはここでは省略する。ただし、表１において２種類の膜を形成した場合（ウェハ２、４及び６）は、Ｔａ膜８４が上側となるように積層した。
また、以下の各実験例においてウェハ１〜６に対して熱処理を行う場合、以下の条件を用いた。
（熱処理条件）
熱処理温度 ：４００℃
熱処理時間 ：１５分
圧力 ：２６６．７Ｐａ（２０００ｍＴｏｒｒ）
雰囲気 ：Ａｒ＝５００ｓｃｃｍ
（実験例１：熱処理によるシート抵抗の変化）
ウェハ１〜６に対して最上層の金属（Ｔａ、Ｎｉ、Ｔｉ等）上に、既述の方法によってＣｕ膜８７（図示せず）を成膜した後、上記の熱処理を施し、大気中に取り出した後、それぞれのウェハのシート抵抗を測定した。
（実験結果）
熱処理後の各ウェハ１〜６のシート抵抗の結果を表２に示した。
Figure 0005194393
この表から、熱処理によって、ウェハ１及びウェハ５のシート抵抗が大きく増加しており、好ましくないことがわかる。ウェハ１については、ウェハ２との比較から、Ｔａ膜８４はＣＦ膜８２と直接接触するのは良くないことがわかる。この場合、熱処理によってＣＦ膜８２からＴａ膜８４へフッ素が拡散して、蒸気圧の高いフッ化タンタルが生成し、このフッ化タンタルが蒸発することでシート抵抗が増加したものと考えられる。またウェハ５については、ウェハ６との比較から、Ｔｉ膜８３はＣｕ膜８７と直接接触するのは良くないことがわかる。この場合、熱処理によってＣｕがＴｉ膜中に拡散し、更にはＣＦ膜８２のフッ素と反応し、シート抵抗の高い化合物が生成したものと考えられる。
（実験例２：熱処理によるＸ線強度の変化）
ウェハ２、３、４及び６に対して実験例１と同様にＣｕ膜８７を成膜した後、上記の熱処理を施し、蛍光Ｘ線分析（ＸＲＦ：Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ａｎａｌｙｓｉｓ）により、各金属のＸ線強度を測定して、熱処理前後の各金属膜中の金属原子数の比を求めた。
（実験結果）
熱処理前後の各金属の原子数の比を表３に示す。
Figure 0005194393
この結果、熱処理によって、ウェハ２及びウェハ４のＴａの原子数が減少しており好ましくないことがわかる。ウェハ２のＴａＮ膜８６、ウェハ４のＮｉ膜８５は、ＣＦ膜８２からのフッ素を僅かながら透過させ、Ｔａ膜８４においてフッ化タンタルが生成しこれが蒸発したものと考えられる。この際、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）にて測定した結果、Ｓｉ基板８１上に堆積した膜の全体的な膜厚は変わっていないため、減膜は発生しておらず、単に膜中の元素が抜けたものと考えられる。
（実験例３：元素分析）
次にウェハ３、ウェハ６に対して、各ウェハの上方にＣｕ膜８７を成膜し、上述の熱処理を行った後、２次イオン質量分析装置（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて、深さ方向の各元素（Ｃｕ、Ｔａ、Ｎｉ、Ｆ）の量を測定した。
（実験結果）
熱処理前後におけるウェハ３の結果を図６に示し、ウェハ６の元素分析の結果を図７に示す。図６について考察すると、熱処理前において認められたＣｕ、Ｎｉのピークは、熱処理後に消滅しており、これら両金属は合金化したものと考えられる。また合金化した金属への、フッ素の拡散も認められ、ＮｉはＣｕ、Ｆの両元素に対し十分なバリア性を持っていないことがわかる。一方図７から考察すると、ウェハ６の各元素の２次イオン強度は、深さ方向に置いて熱処理前後でほとんど変わらず、つまりＣｕ、Ｆの拡散は発生しておらず、バリア膜として最適なものであることが判明した。
（実験例４：結合エネルギー）
次に、以上の実験において良好な結果を示していたウェハ６に対して、ウェハ６中のＴｉ膜８３がどのようになっているかを調べるため、以下の実験を行った。実験にはＸ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｏｓｃｏｐｙ）を用いて、熱処理前後におけるＴｉ膜８３の上層（Ｔａ膜８４付近）、Ｔｉ膜８３の下層（ＣＦ膜８２付近）のチタン化合物の結合エネルギーを測定した。尚、この実験は、Ｃｕ膜８７を成膜せずに行った。
（実験結果）
この結果を図８に示す。熱処理前のＴｉ膜８３の下層において、炭化チタンと酸フッ化チタン（ＴｉＯＦ）とに帰属されるピークが確認された。これは、既述の通り、Ｔｉ膜８３が成膜される時にチタンの表面が活性化して、ＣＦ膜８２中の元素（炭素及びフッ素）と反応を起こしたものと考えられる。一方、熱処理後には、炭化チタンのピーク強度は増加していたが、酸フッ化チタンのピーク強度の変化は見られなかった。このことから、Ｔｉ膜８３の下層では、熱処理によって炭化チタンが選択的に生成したと考えられる。
また、Ｔｉ膜８３の上層では、熱処理の前後において酸フッ化チタンのピーク強度が変化していなかったため、ＣＦ膜８２中のフッ素は、Ｔｉ膜８３の成膜時にＴｉ膜８３の膜厚方向全体に亘って拡散しているものの、熱処理による拡散は進行しなかったことが分かる。このことから、Ｔｉ膜８３はフッ素に対するバリア膜として有効に働いていることが分かる。またＴｉ膜８３の上層のＴｉのピーク強度は熱処理によって減少しているが、これはＴｉ膜８３下層で選択的に生成した炭化チタンに対し、上層のチタンが下層に供給されたためと考えられる。
なお、ＣＦ膜８２と接するＴｉ膜８３は、例えばウェハ１のＴａ膜８４が蒸気圧の高いフッ化タンタルを形成したのと同様に、蒸気圧の高いフッ化チタンを形成するものと推測することもできる。しかし実際にはＣＦ膜８２とＴｉ膜８３の界面付近にフッ化チタンが選択的に形成され、これによりＴｉ、Ｔａは高融点金属という共通性の高い金属同士でありながら、Ｔａ膜はフッ素に対し十分なバリア性を示さず、Ｔｉ膜はフッ素に対し良好なバリア性を示すことが判明した。
本発明の半導体装置の製造方法の一例を示す断面図である。 上記の半導体装置の製造方法の一例を示す断面図である。 上記の半導体装置の製造方法の一例を示す断面図である。 本発明の半導体装置の製造方法を実施するための装置の一例を示す縦断面図である。 本発明の実験例に用いたウェハ１〜６の構成を示す断面図である。 実験例３の結果を示す特性図である。 実験例３の結果を示す特性図である。 実験例４の結果を示す特性図である。
符号の説明
１０ 成膜装置
１１ 処理容器
１２ 載置台
７０ ＣＦ膜
７４ Ｔｉ膜
７５ Ｔａ膜
７６ Ｃｕ配線
７８ バリア膜

Claims (3)

  1. 基板上にフッ素添加カーボン膜からなる絶縁膜を成膜する工程と、
    前記絶縁膜に凹部を形成する工程と、
    チタン板をスパッタすることにより前記凹部内に第１の膜を成膜する工程と、
    前記第１の膜の表面にタンタルからなる第２の膜を成膜する工程と、
    その後前記凹部内に銅配線を形成する工程と、
    しかる後、前記基板の熱処理を行うことにより、前記第１の膜に含まれるチタンと前記絶縁膜に含まれる炭素とを反応させて、フッ化チタンの生成を抑えながら前記第１の膜と前記絶縁膜との間に炭化チタン膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記炭化チタン膜を形成する工程は、前記基板を４００℃に加熱する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２の膜を成膜する工程は、タンタル板をスパッタすることにより行われることを特徴とする請求項１または２に記載の半導体装置の製造方法。
JP2006174429A 2006-06-23 2006-06-23 半導体装置の製造方法 Expired - Fee Related JP5194393B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006174429A JP5194393B2 (ja) 2006-06-23 2006-06-23 半導体装置の製造方法
US12/305,049 US20090134518A1 (en) 2006-06-23 2007-06-06 Semiconductor device and manufacturing method of semiconductor device
EP07744793A EP2034517A4 (en) 2006-06-23 2007-06-06 SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
PCT/JP2007/061450 WO2007148535A1 (ja) 2006-06-23 2007-06-06 半導体装置及び半導体装置の製造方法
CNA2007800206271A CN101461043A (zh) 2006-06-23 2007-06-06 半导体装置及半导体装置的制造方法
KR1020087029046A KR20090003368A (ko) 2006-06-23 2007-06-06 반도체 장치 및 반도체 장치의 제조 방법
TW096122758A TW200811953A (en) 2006-06-23 2007-06-23 Semiconductor device and semiconductor device manufacturing method
IL195951A IL195951A0 (en) 2006-06-23 2008-12-15 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006174429A JP5194393B2 (ja) 2006-06-23 2006-06-23 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2008004841A JP2008004841A (ja) 2008-01-10
JP2008004841A5 JP2008004841A5 (ja) 2009-08-13
JP5194393B2 true JP5194393B2 (ja) 2013-05-08

Family

ID=38833277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006174429A Expired - Fee Related JP5194393B2 (ja) 2006-06-23 2006-06-23 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US20090134518A1 (ja)
EP (1) EP2034517A4 (ja)
JP (1) JP5194393B2 (ja)
KR (1) KR20090003368A (ja)
CN (1) CN101461043A (ja)
IL (1) IL195951A0 (ja)
TW (1) TW200811953A (ja)
WO (1) WO2007148535A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5714004B2 (ja) * 2009-06-26 2015-05-07 東京エレクトロン株式会社 プラズマ処理方法
JP5364765B2 (ja) 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US8691709B2 (en) * 2011-09-24 2014-04-08 Tokyo Electron Limited Method of forming metal carbide barrier layers for fluorocarbon films
JP2015195282A (ja) * 2014-03-31 2015-11-05 東京エレクトロン株式会社 成膜方法、半導体製造方法及び半導体装置
JP5778820B1 (ja) * 2014-04-09 2015-09-16 日本特殊陶業株式会社 スパークプラグ
AU2015300184A1 (en) * 2014-08-04 2017-03-02 Jx Nippon Oil & Energy Corporation Method for manufacturing member having irregular pattern
DE112015005198B4 (de) * 2014-11-18 2023-05-17 Mitsubishi Electric Corporation Signalübertragungs-isoliereinrichtung und leistungshalbleitermodul

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03140496A (ja) * 1989-10-25 1991-06-14 Daido Steel Co Ltd 母材の表面着色方法
JP3158598B2 (ja) * 1991-02-26 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2000208622A (ja) * 1999-01-12 2000-07-28 Tokyo Electron Ltd 半導体装置及びその製造方法
JP4260764B2 (ja) * 1999-03-09 2009-04-30 東京エレクトロン株式会社 半導体装置の製造方法
WO2000054329A1 (fr) * 1999-03-09 2000-09-14 Tokyo Electron Limited Dispositif semi-conducteur et procede de fabrication correspondant
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
KR101031682B1 (ko) * 2000-09-18 2011-04-29 에이씨엠 리서치, 인코포레이티드 초저 ｋ 유전체를 갖는 금속을 집적시키는 방법
JP3817463B2 (ja) * 2001-11-12 2006-09-06 新光電気工業株式会社 多層配線基板の製造方法
JP2005026386A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 半導体装置
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
JP2005109138A (ja) 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4715207B2 (ja) * 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
JP4194521B2 (ja) 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP2006190884A (ja) * 2005-01-07 2006-07-20 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2006135363A (ja) * 2006-02-14 2006-05-25 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090003368A (ko) 2009-01-09
EP2034517A4 (en) 2010-07-21
JP2008004841A (ja) 2008-01-10
EP2034517A1 (en) 2009-03-11
WO2007148535A1 (ja) 2007-12-27
IL195951A0 (en) 2009-09-01
US20090134518A1 (en) 2009-05-28
CN101461043A (zh) 2009-06-17
TW200811953A (en) 2008-03-01

Similar Documents

Publication Publication Date Title
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
JP5366235B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5674669B2 (ja) ルテニウム金属キャップ層を形成する方法
JP5119609B2 (ja) 成膜方法、成膜装置及び記憶媒体、並びに半導体装置
JP5194393B2 (ja) 半導体装置の製造方法
JP5093479B2 (ja) 多孔質絶縁膜の形成方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP5261964B2 (ja) 半導体装置の製造方法
JP2008277812A (ja) 水蒸気及び希釈ガスにより改善された水素アッシング
KR101110103B1 (ko) 성막 방법, 성막 장치, 기억 매체 및, 반도체 장치
TWI827553B (zh) 用於內連線的釕金屬特徵部填補
KR20040031013A (ko) 반도체 장치 및 그 제조 방법
JP5082411B2 (ja) 成膜方法
JP5119606B2 (ja) 半導体装置及び半導体装置の製造方法
JP5714004B2 (ja) プラズマ処理方法
JP3737366B2 (ja) 半導体装置及びその製造方法
JP2011009556A (ja) 半導体装置の製造方法及び半導体装置
WO2010082517A1 (ja) 半導体装置とその製造方法
JP2010232538A (ja) 半導体装置とその製造方法
JP2006073612A (ja) レジスト除去方法
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
JP2011071510A (ja) 成膜方法及び半導体装置
KR100738578B1 (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees