JP5093479B2 - 多孔質絶縁膜の形成方法 - Google Patents

多孔質絶縁膜の形成方法 Download PDF

Info

Publication number
JP5093479B2
JP5093479B2 JP2007546541A JP2007546541A JP5093479B2 JP 5093479 B2 JP5093479 B2 JP 5093479B2 JP 2007546541 A JP2007546541 A JP 2007546541A JP 2007546541 A JP2007546541 A JP 2007546541A JP 5093479 B2 JP5093479 B2 JP 5093479B2
Authority
JP
Japan
Prior art keywords
insulating film
film
plasma
raw material
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007546541A
Other languages
English (en)
Other versions
JPWO2007061134A1 (ja
Inventor
宗弘 多田
直也 古武
常雄 竹内
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007546541A priority Critical patent/JP5093479B2/ja
Publication of JPWO2007061134A1 publication Critical patent/JPWO2007061134A1/ja
Application granted granted Critical
Publication of JP5093479B2 publication Critical patent/JP5093479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、多孔質絶縁膜の形成方法に関し、特に、多層配線を有する半導体装置、およびＣｕを主成分とするダマシン配線構造で構成される半導体装置と、その製造装置、製造方法に関する。
シリコン半導体集積回路（ＬＳＩ）において、従来、導電材料には、アルミニウム（Ａｌ）またはＡｌ合金が広く用いられてきた。そして、ＬＳＩの製造方法の微細化の進行に伴い、配線における配線抵抗の低減と高信頼化のために、導電材料に銅（Ｃｕ）が使用されるようになってきた。Ｃｕはシリコン酸化膜中に容易に拡散するため、Ｃｕ配線の側面および底面には、Ｃｕの拡散を防止する導電性バリアメタル膜が用いられ、Ｃｕ配線の上面には、絶縁性バリア膜が用いられてきた。
近年のＬＳＩの微細化の進展に伴って、配線寸法の微細化が更に進み、配線間容量の増大が問題となってきており、層間絶縁膜へ多孔質低誘電率膜の導入が進められている。これは半導体素子に多層配線を用いることで高速かつ低電力で接続するために、微細化だけでなく、層間絶縁膜の低誘電率化が有効であり、これら双方を両立することが求められていたためである。
配線間の実効的な容量を低減するためには、層間絶縁膜の低誘電率化（シリコン酸化膜（ｋ＝４．２）より低い誘電率の実現）が必要とされていた。低誘電率膜は、例えばＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、ＣＤＯ（カーボンドープトオキサイド（Ｃａｒｂｏｎ ｄｏｐｅｄ ｏｘｉｄｅ））あるいは有機膜などである。これらの低誘電率膜は、回転塗布法や気相法などにより形成される。
特開２００４−２８９１０５号公報（特許文献１）にはプラズマＣＶＤ法を用いた、多孔質絶縁膜の形成技術が記載されている。特表２００２−５２６９１６号公報（特許文献２）には環状有機シロキサンを用いて多孔質絶縁膜を形成する技術が記載されている。特開２００４−２００７１３号公報（特許文献３）には反応室の全圧を変化させて、絶縁膜の密着性を向上させる技術が記載されている。
前述の文献に記載のように、従来技術では、有機シロキサンからなる原料を用いることで、プラズマＣＶＤ法によって、比誘電率２．６前後の多孔質絶縁膜を形成することができる。しかし、近年のＬＳＩの微細化に伴って、比誘電率２．４以下となる多孔質絶縁膜の形成方法が必要とされており、特に密着性に優れるプラズマＣＶＤ法による形成が望まれていた。しかしながら、従来の技術では以下に示すような問題を有していた。
（１）特許文献１に記載の技術は、原料モノマーがプラズマ中で分解される、切断−再結合型の成膜方法である。この方法は、原料モノマーに結合していた炭化水素成分が脱離してしまうため、比誘電率を低減できないという問題を有しており、比誘電率は２．６程度までが限界であった。
（２）特許文献２に記載の、環状シロキサン原料モノマーを用いた技術では、シロキサンの環状構造が骨格となり、比誘電率２．４程度が得られる。しかしながら、比誘電率の低下に伴って、異種材料との界面の密着性が低下する問題を有しており、低比誘電率かつ高密着性な多孔質絶縁膜の形成方法が望まれていた。
（３）特許文献３に記載の、環状シロキサン原料モノマーを用いた技術では、反応室の全圧を変化させることで、高強度な密着層を形成することができる。しかしながら、反応室の全圧の変化は、絶縁膜の成長膜厚のウェハ面内分布を大きく変動させてしまうため、広範囲で原料分圧を変化させることができず、結果として密着性の向上ができないという問題点を有していた。
そこで、本発明は、半導体装置における絶縁膜の誘電率を低くすること及び当該絶縁膜と他の材料との密着性を向上させることを目的とし、これに適した多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置を提供する。
本願の発明者らが多孔質絶縁膜の形成方法に関して検討を行った結果、新規な多孔質絶縁膜の形成方法を見出した。すなわち、少なくとも有機シロキサンと不活性ガスとを反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、成膜中に供給する前記有機シロキサンと前記不活性ガスとの体積比率を変化させることで、反応室における前記有機シロキサンの分圧を変化させることを特徴とする多孔質絶縁膜の形成方法により、積層絶縁膜構造を形成し、膜全体としては低誘電率を維持したまま、高密着性を確保できるようになる。
積層絶縁膜構造とは、多孔質絶縁膜を形成する際に、少なくとも多孔質絶縁膜の上面側、あるいは下面側に膜質の異なる層を形成することを意味する。前記膜質の異なる層は、１〜２００ｎｍ程度の範囲で形成することが可能であり、薄い場合は密着層として、厚い場合は一層の絶縁膜として使用することも可能である。積層された絶縁膜の膜質は連続的に変化している。
これは、反応室の全圧を変化させなくても、環状有機シロキサンと不活性ガスとの体積比率を変化させることで原料分圧を制御し、多孔質絶縁膜の膜質を制御できることを本発明者らが見出したことによるものである。
上記本発明において、有機シロキサンとして、環状のものや環状でないもの（例えば、直鎖状有機シロキサン等）を用いることができるが、前記有機シロキサンが、少なくともケイ素、酸素、炭素及び水素を含む環状有機シロキサンであることが好ましく、成膜中に前記反応室の全圧が一定であることが好ましい。
図１は環状有機シロキサンとして下記化学構造式（４）に示される構造の原料を用い、不活性ガスとしてＨｅを用い、環状有機シロキサンとＨｅの体積比率を変化させ、２３０℃で成膜した膜の特性の環状有機シロキサン分圧依存性を示したものである。原料分圧が高いほど、比誘電率ｋ、屈折率ｎともに低くなることがわかる。
ここで、異なる比誘電率を有する３つの膜について評価を行った。表１は膜の組成をＲＢＳ／ＨＦＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ／Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）にて測定した結果を示したものである。膜の密度が低く、組成がより原料組成に近いほど比誘電率ｋが低い膜が得られることがわかる。
Figure 0005093479
 図２にラマン分光分析でのスペクトルを、図３に各結合強度の相対比較結果を示す。比誘電率ｋが低いほど、ＣＨ基、Ｃ−Ｃ−Ｃ基が多く、原料構造に近いことがわかる。
つづいて、得られた膜の密着性をｍ−ＥＬＴ（ｍｏｄｉｆｉｅｄ Ｅｄｇｅ Ｌｉｆｔｏｆｆ Ｔｅｓｔ）試験を用いて評価した結果を図４に示す。比誘電率ｋの増加に伴って膜の密着性が向上していることがわかる。
図５に２３０℃における原料分圧とシャワーヘッドのセルフバイアス（Ｖｄｃ）及び比誘電率ｋの各々との関係を示す。原料分圧が高いほどＶｄｃ、および比誘電率ｋは低くなることがわかる。図５右上に示すように、原料分圧が高いほど、発生した電子は原料分子に衝突しやすくなるため、電子の平均自由行程が短くなり、電子温度が低くなったと考えられる。電子温度が低いほど原料の分解が抑制されるため、その結果低い比誘電率ｋを有する膜が得られたと考えられる。
また、図５右下に示すように、低原料分圧域では、プラズマ中の電子の平均自由行程が長いため、プラズマの着火が容易であり、プラズマイニシャライズ中の不安定性を改善し、下層デバイスへのプラズマダメージを低減することもできるようになる。
したがって、環状有機シロキサン原料ガスと不活性ガスとの体積比率を変化させることで原料分圧を制御し、かつ安定に成膜できることが明らかとなった。このような膜質の原料分圧依存性を利用して、低誘電率かつ高密着性かつ安定な膜を膜厚の面内均一性を維持したまま得ることができるようになる。
本発明では反応室の全圧ではなく、環状有機シロキサンと不活性ガスとの体積比率を変化させることで大幅な原料分圧を行うことができるようになるため、反応室の全圧に関してはウェハ面内における膜厚の均一性を考慮して適宜微調整を行うことができるようになる。
さらに、比誘電率の低減のために、環状有機シロキサン原料は、Ｓｉ−Ｏからなる３員環構造を骨格とすることが好ましく、下記化学構造式（１）で示される構造が良く、かつＲ１、およびＲ２は、メチル基、エチル基、プロピル基、イソプロピル基、ビニル基、アリル基いずれかであることが好ましい。より具体的には、前記有機シロキサンが下記化学構造式（２）〜下記化学構造式（４）で示される構造であることが好ましい。
化学構造式（１）
Figure 0005093479
化学構造式（２）
Figure 0005093479
化学構造式（３）
Figure 0005093479
化学構造式（４）
Figure 0005093479
このようなＳｉ−Ｏからなる３員環構造を膜内に有することで、膜が低密度化するため、膜の比誘電率を低減することができるようになる。また、側鎖として、不飽和結合を含んでいると、付加反応が促進され、成膜速度が向上し、網目状のネットワーク構造を有する多孔質膜が形成できるようになる。
また、不活性ガスは、少なくともＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎのうちの一つであることが好ましい。
プラズマ励起中の環状有機シロキサンの分圧変化の具体例としては、例えば、（ｉ）プラズマを励起させる工程と、（ｉｉ）プラズマを維持する工程と、を含み、前記有機シロキサンの分圧が、前記（ｉ）プラズマを励起させる工程よりも前記（ｉｉ）プラズマを維持する工程において高いことで、多孔質絶縁膜の下層部分に密着性の高い層を形成し、下層との密着性を確保できるようになる。
一方、上層との密着性を確保する場合には、前記多孔質絶縁膜の形成方法において、（ｉｉ）プラズマを維持する工程と、（ｉｉｉ）プラズマを終了する工程と、を含み、前記有機シロキサンの分圧が、前記（ｉｉｉ）プラズマを終了する工程よりも前記（ｉｉ）プラズマを維持する工程において高いことで、多孔質絶縁膜の上層に密着性の高い層を形成し、上層との密着性を確保できるようになる。
上下層との密着性を確保する場合には、前記多孔質絶縁膜の形成方法において、（ｉ）プラズマを励起させる工程と、（ｉｉ）プラズマを維持する工程と、（ｉｉｉ）プラズマを終了する工程と、を含み、前記（ｉｉ）プラズマを維持する工程における前記有機シロキサンの分圧が、他の工程よりも高いことで、多孔質絶縁膜の上下層に密着性の高い層を形成し、密着性を確保できるようになる。
具体的には、少なくとも前記（ｉｉ）プラズマを維持する工程における、前記不活性ガスに対する前記有機シロキサンの体積比率が、０．１以上であることが好ましい。また、少なくとも前記（ｉ）プラズマを励起させる工程、もしくは前記（ｉｉｉ）プラズマを終了する工程における、前記不活性ガスに対する前記有機シロキサンの体積比率が、０．１未満であることが好ましい。
ここで、他の有機シロキサンの分圧の具体的な変化法としては、例えば、前記有機シロキサンの分圧を、不活性ガスの流量を変化させることで制御することが好ましい。また、例えば、前記有機シロキサンの分圧を、前記有機シロキサン原料の流量を変化させることで制御することが好ましい。
さらに密着性を向上させる手法としては、例えば、前記有機シロキサンの分圧を、添加ガスを反応室に供給することで制御することが好ましい。ここで、前記添加ガスの具体例としては、例えば、メタノール、エタノール、プロパノール又はイソプロパノールの少なくともいずれか一つであることが好ましい。これらは、酸化剤としての役割を果たすため、絶縁膜の成長速度を向上させるとともに、さらにプラズマを安定化させる働きがある。また、添加ガスとしては、例えば、Ｏ２又はＣＯ２のうち少なくとも一つからなることが好ましい。これらの酸化剤を導入した場合には、炭化水素成分の脱離が促進され、より炭化水素成分の少ない、密着性に優れる膜が得られるようになる。さらに、添加ガスとしては、例えば、Ｎ２Ｏ、Ｈ２Ｏ、ＳｉＨ４のうち少なくともいずれか一つからなることが好ましい。これらの添加ガスを導入した場合には、プラズマ中で発生する電子密度が増加し、比誘電率を大きく変化させることなく、絶縁膜の成長速度を向上させることができるようになる。添加ガスとして、例えば、エチレン、アセチレン、シクロヘキサン、ベンゼン、トリメチルベンゼン又はナフタレンの少なくともいずれか一つであることが好ましい。なお、例えば、キャリアガスとしてＨｅを用いる場合には、不活性ガスとして、Ａｒ，Ｎｅ，Ｘｅ，Ｋｒ，Ｒｎなどを用いることができる。
さらに密着性を向上させる手法としては、例えば、前記有機シロキサンと前記不活性ガスとの体積比率の変化に同期して、印加する電力を変化させる印加する電力を変化させることが好ましい。
ここで電力の具体的な変化手法としては、前記（ｉｉ）プラズマを維持する工程におけるプラズマ電力が、他の工程よりも低いことが好ましい。
さらに密着性を向上させる手法としては、少なくとも前記（ｉ）プラズマを励起させる工程、あるいは前記（ｉｉｉ）プラズマを終了する工程において、基板側へ低周波電力が印加されることが好ましい。
上記課題を解決する本発明の半導体装置の製造装置は、成膜中に有機シロキサンと不活性ガスの体積比率を変えることで、前記有機シロキサンの反応室における分圧が変化するようプログラムされたマイクロコンピュータを備える。
上記課題を解決する本発明の半導体装置の製造方法は、半導体基板又は半導体層に形成された少なくとも１つの回路素子と、前記少なくとも１つの回路素子に電気的に接続された状態で前記半導体基板上又は前記半導体層上に形成された複数層配線構造とを有する半導体装置における、絶縁膜に形成される配線溝およびビアホールに金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される複数層配線を有する半導体装置の製造方法において、少なくとも有機シロキサンと不活性ガスとを反応室に供給し、プラズマ気相成長法によって前記絶縁膜を形成し、成膜中に供給する前記有機シロキサンと前記不活性ガスとの体積比率を変化させることで、反応室における前記有機シロキサンの分圧を変化させ、かつ、プラズマを励起させる工程において配線層間絶縁膜の下層密着層を形成し、プラズマを維持する工程において前記配線層間絶縁膜を形成し、プラズマを終了する工程において配線層間絶縁膜の上層密着層を形成することを特徴とする。
上記課題を解決する本発明の半導体装置の製造方法は、半導体基板又は半導体層に形成された少なくとも１つの回路素子と、前記少なくとも１つの回路素子に電気的に接続された状態で前記半導体基板上又は前記半導体層上に形成された複数層配線構造とを有する半導体装置における、絶縁膜に形成される配線溝およびビアホールに金属配線を充填して形成された配線および接続プラグを有する単位配線構造が複数積層される複数層配線を有する半導体装置の製造方法において、ビア層間絶縁膜を形成する工程と、配線層絶縁膜を形成する工程と、ハードマスク膜を形成する工程とを有し、少なくとも有機シロキサンと不活性ガスとを反応室に供給し、プラズマ気相成長法によって前記絶縁膜を形成し、成膜中に供給する前記有機シロキサンと前記不活性ガスとの体積比率を変化させることで、反応室における前記有機シロキサンの分圧を変化させ、かつ、プラズマを励起させる工程において前記ビア層間絶縁膜を形成し、プラズマを維持する工程において前記配線層間絶縁膜を形成することを特徴とする。
上記本発明の半導体装置の製造方法においては、プラズマを終了する工程において前記ハードマスク膜を形成することを特徴とする。
上記課題を解決する本発明の半導体装置は、少なくとも有機シロキサン原料と不活性ガスが反応室に供給され、プラズマ気相成長法によって形成された絶縁膜を有する半導体装置であって、成膜中に前記有機シロキサン原料と、前記不活性ガスの体積比率を変化させた分圧制御によって形成された多孔質の前記絶縁膜を有することを特徴とする半導体装置。
上記本発明の半導体装置においては、前記多孔質の絶縁膜が、少なくともケイ素、酸素、水素、及び炭素を構成元素として含有する環状有機シロキサン構造を含む絶縁膜であり、上層、下層の少なくとも一方の界面近傍における膜密度が膜内部よりも大きく、かつ連続的に変化していることを特徴とする。
上記本発明の半導体装置においては、前記多孔質の絶縁膜の、上層、下層の少なくとも一方の界面近傍における炭素量が膜内部よりも小さく、かつ連続的に変化していることを特徴とする。
上記本発明の半導体装置においては、前記多孔質の絶縁膜の、上層、下層の少なくとも一方の界面近傍における水素含有量が膜内部よりも小さく、かつ連続的に変化していることを特徴とする。
上記本発明の半導体装置においては、前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とからなり、前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、少なくともケイ素、酸素、炭素及び水素を含み、前記配線層間絶縁膜の酸素量が、前記ビア層間絶縁膜よりも少ないことを特徴とする。
上記本発明の半導体装置においては、前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とからなり、前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、少なくともケイ素、酸素、炭素及び水素を含み、前記配線層間絶縁膜の炭素量が、前記ビア層間絶縁膜よりも多いことを特徴とする。
上記本発明の半導体装置においては、前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とを有し、前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、少なくともケイ素、酸素、炭素及び水素を含み、前記配線層間絶縁膜の密度が、前記ビア層間絶縁膜よりも低いことを特徴とする。
上記本発明の半導体装置においては、前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とを有し、前記ビア層間絶縁膜がＳｉＯＣＨ膜からなることを特徴とする。
上記本発明の半導体装置においては、前記絶縁膜が配線層間絶縁膜を有し、前記配線層間絶縁膜の上側にＳｉＯＣＨ膜からなるハードマスク膜を設けたことを特徴とする。
本発明の新規特徴は本明細書の記述および添付図面から明らかになるであろう。
本発明の半導体装置の製造方法および半導体装置等を用いることにより、層間絶縁膜の低誘電率化と高密着化を同時に達成し、かつ、下層デバイスへのプラズマダメージを低減し、ひいては配線の性能を向上させ、高速、低消費電力なＬＳＩの形成が可能となる。
図１は、環状有機シロキサンとして化学構造式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いて作成した試料の比誘電率ｋと屈折率ｎの環状有機シロキサン分圧依存性を示す図である。
図２は、図１において○で囲んだ特性を持つ試料のラマン分光分析によるスペクトルを示す図である。
図３は、図１において○で囲んだ特性を持つ試料における各結合強度の相対比較結果を示す図である。
図４は、図１において○で囲んだ特性を持つ試料と他の原料を用いた参考試料における膜の密着性をｍ−ＥＬＴ試験を用いて評価した結果を示す図である。
図５は、原料分圧とシャワーヘッドのセルフバイアス（Ｖｄｃ）及び比誘電率の各々との関係を示す図である。
図６は、本発明の方法に基づいて多孔質絶縁膜を形成（成膜）する際に使用することができるプラズマＣＶＤ装置の一例を示す概略図である。
図７は、実施の形態１の成膜工程における原料分圧と高周波（ＲＦ）電力の時間変化を示すタイムチャートである。
図８は、多孔質絶縁膜の積層構造を模式的に示す図である。
図９は、成膜工程における反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである（原料流量が増加）。
図１０は、成膜工程における反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである（不活性ガス流量が減少）。
図１１は、成膜工程における反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである（原料流量が増加、不活性ガス流量が減少）。
図１２は、成膜工程における反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである（原料流量が増加、不活性ガス流量が減少、反応室圧力が増加）。
図１３は、実施の形態２の成膜工程における原料分圧とＲＦ電力の時間変化を示すタイムチャートである。
図１４は、環状有機シロキサンとして化学構造式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いて形成した膜の比誘電率ｋと屈折率ｎのＲＦ電力依存性を示す図である。
図１５は、実施の形態３の成膜工程における反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図１６は、環状有機シロキサンとして化学構造式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いて形成した膜の比誘電率ｋと屈折率ｎの基板側電力依存性を示す図である。
図１７は、実施の形態４の成膜工程における反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図１８は、環状有機シロキサンとして化学構造式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いて形成した膜の成膜レートと面内分布のＮ２Ｏ添加流量依存性を示す図である。
図１９は、実施の形態５の成膜工程における原料分圧、Ｎ２Ｏガス流量、ＲＦ電力の時間変化を示すタイムチャートである。
図２０は、実施の形態５の成膜工程における反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、添加ガス流量、反応室圧力の時間変化を示すタイムチャートである。
図２１（ａ）、（ｂ）、（ｃ）及び（ｄ）は、本発明の多孔質絶縁膜の形成方法を利用した半導体装置の多層配線の製造工程を示す図である。
図２２（ａ）、（ｂ）及び（ｃ）は、本発明の多孔質絶縁膜の形成方法を利用して形成されるデュアルダマシン配線の構造の例を示す図である。
図２３（ａ）、（ｂ）及び（ｃ）は、本発明の多孔質絶縁膜の形成方法を利用して形成されるデュアルダマシン配線の構造の他の例を示す図である。
図２４（ａ）、（ｂ）及び（ｃ）は、本発明の多孔質絶縁膜の形成方法を利用して形成されるデュアルダマシン配線の構造のさらに他の例を示す図である。
図２５は、多孔質絶縁膜を形成する際のガス供給部の要部の一例を示す概略図である。
図２６は、実施例１の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図２７は、実施例２の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図２８は、実施例１および実施例２等の密着性測定結果を示す図である。
図２９は、実施例３の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図３０は、実施例４の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図３１は、実施例５の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図３２は、実施例６の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートである。
図３３は、実施例７の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートおよび形成される配線構造の概略を示す図である。
図３４は、実施例８の成膜工程における、反応室へ供給する原料流量、不活性ガス流量、ＲＦ電力、反応室圧力の時間変化を示すタイムチャートおよび形成される配線構造の概略を示す図である。
図３５は、本発明にて形成した多孔質絶縁膜を半導体素子が形成された半導体基板上の多層配線に用いた配線構造の一例を示す図である。
 符号の説明
１ 被成膜部材
１０ 反応室
２０ ガス供給部
５０ プラズマＣＶＤ装置
１００ 液体の環状有機シロキサン原料
１１３ シリコン酸化膜
２００ ＭＯＳＦＥＴ
２０１ 半導体基板
２０２ａ、２０２ｂ シリコン酸化膜
２１０ａ、２１０ｂ 金属配線材
２１１ 絶縁性バリア膜
２１２ ビア層間絶縁膜
２１３ 配線層間絶縁膜
２１４ デュアルダマシン溝
２１５ バリアメタル膜
２１６、２１６ａ ハードマスク膜
２１７ｂ エッチストップ膜
２１８ａ、２１８ｂ、２１８ｃ、２１８ｄ、２１８ｅ、２１８ｆ、２１８ｇ ＳｉＣＮ膜
２１９ａ、２１９ｂ、２１９ｃ、２１９ｄ、２１９ｅ 多孔質絶縁膜
２２０ａ、２２０ｂ、２２０ｃ、２２０ｄ、２２０ｅ、２２０ｆ ＣｕＡｌ
２２１ａ、２２１ｂ、２２１ｃ、２２１ｄ、２２１ｅ、２２１ｆ Ｔａ／ＴａＮ
２２２ ＴｉＮ
２２３ タングステン
２２４ シリコン酸窒化膜
２２５ａ、２２５ｂ Ｔｉ／ＴｉＮ
２２６ ＡｌＣｕ
本願発明を詳細に説明する前に、本願における用語の意味を説明する。
低誘電率絶縁膜とは、シリコン酸化膜（比誘電率４．２）よりも低い比誘電率を持つ絶縁膜を指す。低誘電率絶縁膜は、例えば配線材を絶縁分離する膜（層間絶縁膜）として用いられ、半導体素子を接続する多層配線間の容量を低減する目的で使用される。低誘電率絶縁膜には、多孔質絶縁膜と呼ばれるものが含まれる。多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔化して、比誘電率を小さくしたものや、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商標、アプライドマテリアル（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌ）製）、ＣＯＲＡＬ（商標、ノベラスシステムズ（Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ）製）、Ａｕｒｏｒａ（商標、エーエスエムインターナショナル（ＡＳＭ ｉｎｔｅｒｎａｔｉｏｎａｌ）製））などを多孔化して、比誘電率を小さくしたものなどがある。これらの膜のさらなる低誘電率化が望まれているところである。
プラズマ気相成長法とは、例えば、気体状の原料を減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
成膜中とは、ウェハを反応室に供給し、基板上への絶縁膜の形成が開始されてから、絶縁膜の形成が終了するまでの工程を指す。その間、必ずしも、絶縁膜の形成が連続的である必要はなく、絶縁膜が形成されないステップを含んでいても良い。
ｍ−ＥＬＴ試験とは、ｍｏｄｉｆｉｅｄ Ｅｄｇｅ Ｌｉｆｔｏｆｆ Ｔｅｓｔの略で、以下のように行なわれる試験である。まず、試料にエポキシ層を塗布し、１２０℃程度で硬化処理を行った後、試料を冷却する。冷却により生じたエポキシ層の残留応力によって、試料の各層の端面に引き剥がし力が加わり、剥離箇所を画像処理で検出しその時の温度を記録する。剥離時の温度からエポキシ層の残留応力値がわかるので、剥離時に放出されるエネルギーがエポキシ層に保存された弾性エネルギーにほぼ等しいと仮定し、テスト薄膜に加えられる応力強度（剥離強度）を計算する。値が大きいほど密着性に優れると判断できる。
ダマシン配線とは、あらかじめ形成された層間絶縁膜の溝に、金属配線材を埋め込み、溝内以外の余剰な金属を、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより除去することで形成される埋め込み配線を指す。Ｃｕによりダマシン配線を形成する場合には、Ｃｕ配線の側面および外周をバリアメタルで覆い、Ｃｕ配線の上面を絶縁性バリア膜で覆う配線構造が一般に用いられる。
金属配線材とは、Ｃｕを主成分とする配線材を指す。金属配線材の信頼性を向上させるため、Ｃｕ以外の金属元素がＣｕからなる部材に含まれていても良く、Ｃｕ以外の金属元素がＣｕの上面や側面などに形成されていても良い。
ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、特に、配線溝あるいはビアホールに対し金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために用いられる。
バリアメタルとは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を指す。例えば、配線がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。
絶縁性バリア膜とはＣｕ配線の上面に形成され、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および加工時にエッチングストップ層としての役割を有する絶縁膜である。Ｃｕ配線上に形成するため、キャップ膜（Ｃａｐｐｉｎｇ−ｄｉｅｌｅｃｔｒｉｃ；ＣＡＰ）と呼ばれることが多い。例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜などが用いられている。
半導体基板とは、半導体装置が構成された基板である。単結晶シリコン基板だけでなく、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）液晶製造用基板などの基板も含む。
ハードマスクとは、層間絶縁膜の低誘電率化による強度低下により、直接ＣＭＰを行うのが困難な場合に、層間絶縁膜上に積層し、保護する役割の絶縁膜を指す。
パッシベーション膜とは、半導体素子の最上層に形成され、外部からの水分などから半導体素子を保護する役割を有する膜を指す。本発明ではプラズマＣＶＤ法で形成したシリコン酸窒素化膜（ＳｉＯＮ）や、ポリイミド膜などが用いられる。
ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法とは、ターゲットと呼ばれる陰極材料にプラズマ中で発生したイオンを衝突させ，飛び出てきたターゲット原子（スパッタ現象）をウェーハ上に堆積させる成膜技術である。通常のスパッタリング法を用いてもよいが、埋め込み特性の向上や、膜質の向上や、膜厚のウェハ面内均一性を図る上では、例えばロングスロースパッタリング法やコリメートスパッタリング法、イオナイズドスパッタリング法、などの指向性の高いスパッタリング法を用いることもできる。合金を成膜する場合には、あらかじめ金属ターゲット内に主成分以外の金属を固溶限以下で含有させることで、成膜された金属膜を合金膜とすることができる。本発明中では、主にダマシンＣｕ配線を形成する際のＣｕシード層や、バリアメタル層を形成する際に使用することができる。
ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命とは、絶縁破壊に至るまでの時間を加速試験によって予測する手法である。例えば、配線間のＴＤＤＢ寿命を測定する場合には、櫛形のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を用い、所定の温度（例えば１２５℃）の測定条件で配線間に１〜４ＭＶ／ｃｍ程度の比較的高い電界を印加し、配線間に流れるリーク電流をモニタする。電界印加開始時間から絶縁破壊までの時間を計測することで、ＴＤＤＢ寿命の優劣を比較することができる。
（実施の形態１）
本発明においては、層間絶縁膜として好適な多孔質絶縁膜を、少なくとも環状有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、環状有機シロキサンの原料分圧を変化させることで、積層絶縁膜構造を形成し、比誘電率を低減しつつ密着性を向上することができる。
以下に環状有機シロキサン原料と不活性ガスとを反応室に供給し、多孔質絶縁膜を形成する実施の形態１について図６を用いて説明する。
図６は、本発明の方法に基づいて多孔質絶縁膜を形成（成膜）する際に使用することができるプラズマＣＶＤ装置の一例を示す概略図である。同図に示すプラズマＣＶＤ装置５０は、反応室１０、ガス供給部２０、真空ポンプ３０、及び高周波（ＲＦ）電源４０を備えている。ガス供給部２０はガス供給管２２により反応室１０と接続されており、真空ポンプ３０は、バルブ３２及び冷却トラップ３４が途中に配置されたガス排出管３６により反応室１０に接続されている。そして、高周波電源４０はマッチングボックス４２が途中に配置された高周波ケーブル４４により反応室１０に接続されている。
反応室１０内には、半導体基板等の被成膜部材１を保持し、加熱する基板加熱部３と、ガス供給管２２の一端が接続されてガスの噴出部として機能するシャワーヘッド５とが互いに対向した状態で配置されている。基板加熱部３にはアース線７が接続され、シャワーヘッド５には高周波ケーブル４４が接続されている。したがって、ガス供給部２０からガス供給管２２を介してシャワーヘッド５に原料ガス等を供給すると共に、高周波電源４０で作り出された高周波電力を高周波ケーブル４４の途中に配置されたマッチングンボックス４２により所定の周波数にしてシャワーヘッド５に供給することにより、基板加熱部３とシャワーヘッド５との間の空間のガスをプラズマ化させることができる。
ガス供給部２０は、使用する環状有機シロキサン原料ガスの種類数に応じた数の原料ガス供給タンク、使用する化合物原料（添加ガス）の種類数に応じた数の添加ガス供給タンク、及びキャリアガス用もしくは不活性ガス用のガス供給タンク（以下、「ガス供給タンク」という。）を備えており、さらに、各タンクから供給されたガスを混合する混合器１９を備えている。
ガス供給管２２の一端は混合器１９に接続されている。図６には、１つの環状有機シロキサン原料ガス供給タンク１１、１つの添加ガス供給タンク１３、及び１つの不活性ガス供給タンク１５が示されている。環状有機シロキサン原料ガス供給タンク１１は配管１２により混合器１９と接続されており、添加ガス供給タンク１３は配管１４により混合器１９と接続されており、不活性ガス供給タンク１５は配管１６により混合器１９に接続されている。各配管１２、１４、１６の途中には、それぞれ、２つのバルブ１８ａ、１８ｂと当該バルブ１８ａ、１８ｂ間に配置された気体流量制御器１８ｃとを備えた気体流量制御部１８が設けられている。
なお、ガス供給管２２には、途中に流量制御器２４とバルブ２６とが配置されたクリーニングガス供給管２８が接続されており、ガス排出管３６におけるバルブ３２と冷却トラップ３４との間からは廃液配管３８が分岐している。ガス供給部２０内の配管１２、１４、１６それぞれの周囲、及びガス供給管２２の周囲には、各ガスが移送過程で液化するのを防止するためにヒータ（図示せず。）を設け、これらの配管１２、１４、１６又はガス供給管２２を加温することが好ましい。同様に、反応室１０の周囲にもヒータ（図示せず。）を設けて、当該反応室１０を加温することが好ましい。
プラズマＣＶＤ装置５０によって多孔質絶縁膜を形成方法するにあたっては、まず、基板加熱部３上に半導体基板等の被成膜部材１を配置し、バルブ３２を可変状態で真空ポンプ３０を動作させて反応室１０内の初期真空度を数Ｔｏｒｒにまで低下させる。反応室１０から排出されたガス中の水分は、冷却トラップ３４により除去される。次いで、ガス供給部２０から原料ガス（気体の環状有機シロキサンガス）、添加ガス、不活性ガス（キャリアガス）を反応室１０に供給すると共に、高周波電源４０及びマッチングボックス４２を動作させて所定周波数の高周波電力を反応室１０に供給する。
このとき、個々のガスは、対応する流量制御部１８によりその流量を制御され、混合器１９で所定の組成の混合ガスとなって反応室１０に供給される。反応室１０での原料ガスの分圧は０．１〜３Ｔｏｒｒ程度の範囲内で適宜選定することが好ましい。そして、成膜時の反応室１０の雰囲気圧は、真空ポンプ３０の動作を制御して、１〜６Ｔｏｒｒ程度の範囲内に設定することが好ましい。このとき、比誘電率の低い絶縁膜を得るためには、少なくとも原料分圧を０．３Ｔｏｒｒ以下とすることが好ましい。
尚、キャリアガスと不活性ガスは、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎのいずれかであることが好ましく、それらの混合ガスを用いても良い。以下、反応室に供給された際には不活性ガスとしてまとめて表記することとする。例えばＨｅをキャリアガスとして気化器を介して反応室に供給し、Ａｒを不活性ガスとして別系統配管にて反応室に供給してもよい。
成膜時における被成膜部材１の表面温度は、基板加熱部３により当該非成膜部材１を加熱して、１００〜４００℃の範囲内で適宜設定することができ、特に２００〜３５０℃が好ましい。
このような条件の下に成膜を行うと、原料ガスである環状有機シロキサン原料の分子がプラズマによって励起され、活性化された状態で被成膜部材１の表面へ到達し、ここで多孔質絶縁膜を形成する。多孔質絶縁膜が不飽和結合を有する基を備えていた場合には、プラズマにより励起されて活性化した有機シリコン化合物の分子が被成膜部材１の表面へ到達して基板加熱部３から更に熱エネルギーを受けとるので、上記の基にある不飽和結合が開環し、分子間で熱重合反応が進行して、多孔質絶縁膜が成長する。
ここで、本発明によるプラズマ励起中に環状有機シロキサンと不活性ガスの体積比率を変化させることで原料分圧を変化させる、成膜工程について詳しく説明する。
図７に成膜工程における、原料分圧と高周波（ＲＦ）電力の時間変化を示す。反応室の圧力が所望の圧力に安定化したところで、ＲＦ電力を印加し、プラズマを励起させる（この工程を“プラズマを励起させる工程”もしくは“プラズマを発生する工程”と呼ぶ。）。
続いて、原料分圧を高原料分圧へ変化させ、所望の絶縁膜の膜厚に応じてプラズマを維持する（この工程を“プラズマを維持する工程”と呼ぶ。）。続いて、原料分圧を低原料分圧へ変化させた後、ＲＦ電力の印加を停止する（この工程“プラズマを終了する工程”と呼ぶ。）。
このような原料分圧を変化させた成膜工程を用いることで、図８に示すような積層構造を有し、かつその積層構造が連続的に変化している多孔質絶縁膜を得ることができるようになる。
ここで、原料分圧を高くする方法として、反応室へ供給する原料流量を増加させる方法（図９）、反応室へ供給する不活性ガス流量を減少させる方法（図１０）、などを用いることができ、またはそれらを組み合わせた手法（図１１）などを用いても良い。また、さらにウェハ面内の膜厚均一性が維持される範囲内において、同時に反応室の圧力を変化させても良い（図１２）。
なお、反応室１０のクリーニングには、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、テトラフルオロメタン（ＣＦ４）、ヘキサフルオロエタン（Ｃ２Ｆ６）等のガスを用いることができ、これらのガスは、必要に応じて酸素ガス、オゾンガス等との混合ガスとして用いてもよい。クリーニングガスは、クリーニングガス供給管２８を介して反応室１０へ供給される。成膜時と同様に、シャワーヘッド５と基板加熱部３との間に高周波電力を印加し、プラズマを誘起させることで反応室１０のクリーニングを行う。リモートプラズマ等を用いて予めプラズマ状態としたクリーニングガスを用いることも有効である。
（実施の形態２）
本発明においては、層間絶縁膜として好適な多孔質絶縁膜を、少なくとも環状有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、環状有機シロキサン原料と不活性キャリアガスに加えて、添加ガスを反応室に導入することで多孔質絶縁膜を形成する実施の形態２について説明する。
図１３に成膜工程における、原料分圧とＲＦ電力の時間依存性を示す。反応室の圧力が所望の圧力に安定化したところで、ＲＦ電力を印加し、励起させる。具体的には、１〜３０秒程度連続的にプラズマを励起させる（この工程を“プラズマを励起させる工程”もしくは“プラズマを発生する工程”と呼ぶ。）。このとき、添加ガスを導入することで、原料ガスの比率を変化させ、密着性に優れる層を形成することができるようになる。添加ガスの具体例としては、Ｏ２、ＣＯ２、メタノール、エタノール、プロパノール、イソプロパノール、のうち少なくとも一つからなることが好ましい。例えばこのようなガスを導入した場合には、添加によることでの原料分圧の変化に加えて、酸素の反応による炭化水素成分の酸化が促進されるため、さらに炭化水素成分の少ない膜が得られるようになる。
続いて、原料分圧を高原料分圧へ変化させ、所望の絶縁膜の膜厚に応じてプラズマを維持する（この工程を“プラズマを維持する工程”と呼ぶ。）。このとき、前記添加ガスの供給を停止することで、比誘電率の低い絶縁膜層を形成することができるようになる。
続いて、原料分圧を低原料分圧へ変化させ、しばらく経過した後、ＲＦ電力の印加を停止する（この工程“プラズマを終了する工程”と呼ぶ。）。この工程において、前記添加ガスの供給を再び開始することで、密着性に優れる炭化水素成分の少ない層を形成することができるようになる。
このような添加ガスを混ぜる工程と、原料分圧を変化させた成膜工程とを用いることで、図８に示すような構造の多孔質絶縁膜を得ることができるようになる。
（実施の形態３）
本発明においては、層間絶縁膜として好適な多孔質絶縁膜を、少なくとも環状有機シロキサン原料を反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、環状有機シロキサンの原料分圧を制御することで、比誘電率を低く維持したまま密着性に優れる積層絶縁膜構造を形成することができる。
以下に原料分圧の変化に加えて、プラズマ励起中の引加電力を変化させることで多孔質絶縁膜を形成する実施の形態３について説明する。
図１４は環状有機シロキサンとして化学構造式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いた場合のＲＦ電力依存性を示したものである。基板温度は３５０℃、Ｈｅ流量は１０００ｓｃｃｍ、原料流量は６５ｓｃｃｍとした。ＲＦ電力が高いほど比誘電率ｋと屈折率ｎが高くなることがわかる。この現象を利用して、原料分圧の変化に合わせてＲＦ電力を変化させることで、得られる多孔質膜のより高精度な制御を行うことができるようになる。
図１５に成膜工程における、原料分圧とＲＦ電力の変化を示す。反応室の圧力が所望の圧力に安定化したところで、ＲＦ電力を印加し、プラズマを励起させる（この工程を“プラズマを励起させる工程”もしくは“プラズマを発生する工程”と呼ぶ。）。
続いて、原料分圧を高原料分圧へ変化させ、所望の絶縁膜の膜厚に応じてプラズマを維持する（この工程を“プラズマを維持する工程”と呼ぶ。）。このとき、シャワーヘッドに印加するＲＦ電力は、前記プラズマを励起させる工程よりも小さいことが好ましい。ＲＦ電力を小さくすることで、より原料構造の破壊を抑制し、比誘電率を小さく保つことができるようになる。
続いて、原料分圧を低原料分圧へ変化させた後、ＲＦ電力の印加を停止する（この工程“プラズマを終了する工程”と呼ぶ。）。この工程において、印加させるＲＦ電力は、前記プラズマを維持する工程におけるＲＦ電力よりも大きいことが好ましい。ＲＦ電力を大きくすることで、密着性に優れる炭化水素成分の少ない層を形成することができるようになる。
このように原料分圧の変化に合わせてＲＦ電力を変化させることで、図８に示すような構造の多孔質絶縁膜を得ることができるようになる。
（実施の形態４）
以下に原料分圧の変化に加えて、基板へ低周波電力を印加させることで、積層構造を有する多孔質絶縁膜を形成する実施の形態４について説明する。
図１６は環状有機シロキサンとして化学構造式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いた場合の基板側電力依存性を示したものである。基板温度は３５０℃、Ｈｅ流量は５００ｓｃｃｍ、原料流量は６５ｓｃｃｍとした。シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚ９０Ｗとし、低周波電力は周波数４２０ｋＨｚとした。基板側の低周波電力が高いほど比誘電率ｋと屈折率ｎが高くなることがわかる。これは低周波電力であるためにプラズマ中のイオンが基板上にボンバードメントすることで炭化水素成分が脱離したためと考えられる。これを利用して、原料分圧の変化に合わせて基盤側低周波電力を変化させることで、得られる多孔質膜のより高精度な制御を行うことができるようになる。
図１７に成膜工程における、原料分圧とＲＦ電力の変化を示す。反応室の圧力が所望の圧力に安定化したところで、ＲＦ電力を印加し、プラズマを励起させる。具体的には、１〜３０秒程度連続的にプラズマを励起させる（この工程を“プラズマを励起させる工程”もしくは“プラズマを発生する工程”と呼ぶ。）。このとき、同時に基板側へ低周波電力を印加することで、密着性に優れる層を形成することができる。
続いて、原料分圧を高原料分圧へ変化させ、所望の絶縁膜の膜厚に応じてプラズマを維持する（この工程を“プラズマを維持する工程”と呼ぶ。）。このとき、基板側へ印加する低周波電力の印加は停止する。これにより原料構造の破壊を抑制し、比誘電率を小さく保つことができるようになる。
続いて、原料分圧を低原料分圧へ変化させた後、ＲＦ電力の印加を停止する（この工程“プラズマを終了する工程”と呼ぶ。）。この工程において、再度基板側へ低周波電力を印加し、密着性に優れる炭化水素成分の少ない層を形成することができるようになる。
このように基板側へ印加する低周波電力を変化させるとともに、原料分圧を変化させた成膜工程を用いることで、図８に示すような構造の多孔質絶縁膜を得ることができるようになる。
（実施の形態５）
以下に環状有機シロキサン原料と不活性キャリアガスに加えて、添加ガスを反応室に導入する別の形態５について説明する。
図１８は環状有機シロキサンとして化学構造式（４）に示される構造の原料を用い、不活性キャリアガスとしてＨｅを用いた場合の、Ｎ２Ｏ添加流量依存性を示したものである。基板温度は３５０℃、Ｈｅ流量は５００ｓｃｃｍ、原料流量は６５ｓｃｃｍとした。シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚ９０Ｗとした。Ｎ２Ｏを添加するほど成膜レート（Ｄｅｐｏ．ｒａｔｅ）は向上し、膜厚面内分布（１σ％）が改善するようになることがわかる。これはプラズマ中にＮ２Ｏが添加されることで、発生する電子数が増加したためと考えられる。このとき、膜の比誘電率には変化がなく、成膜レートが向上することを確認している。これを利用して、原料分圧の変化に合わせてＮ２Ｏを添加することで、得られる多孔質膜のより高精度な制御を行うことができるようになる。
図１９に成膜工程における、原料分圧とＮ２Ｏ流量の変化を示す。反応室の圧力が所望の圧力に安定化したところで、ＲＦ電力を印加し、プラズマを励起させる（この工程を“プラズマを励起させる工程”もしくは“プラズマを発生する工程”と呼ぶ。）。このとき、原料分圧は低く維持し、密着性に優れる層を形成することができる。
続いて、原料分圧を高原料分圧へ変化させ、所望の絶縁膜の膜厚に応じてプラズマを維持する（この工程を“プラズマを維持する工程”と呼ぶ。）。このとき、同時にＮ２Ｏの添加を開始することで成膜レートを向上できるようになる。続いて、原料分圧を低原料分圧へ変化させた後、ＲＦ電力の印加を停止する（この工程“プラズマを終了する工程”と呼ぶ。）。ここで、原料分圧の変化と同時にＮ２Ｏの添加を停止することで、成膜レートを低下させ、高精度に、密着性に優れる炭化水素成分の少ない層の厚さを制御することができるようになる。
プラズマを維持する工程において、単純にＮ２Ｏを添加すると原料分圧が低下するが、図２０に示す成膜工程のように、不活性キャリアガス流量と反応室の全圧を制御することで、原料分圧を低下させることなく、Ｎ２Ｏ添加をすることができるようになる。
このように原料分圧変化と同時にＮ２Ｏの添加を制御することで、成膜レートを向上させつつ、密着層の厚さを高精度に制御することができるようになる。このようにして、図８に示すような構造の多孔質絶縁膜を得ることができるようになる。
このように比誘電率を増加させることなく成膜レートを向上させる添加ガスとしては、Ｎ２Ｏの他にＳｉＨ４などを用いることができる。また、別の添加ガスとしては、不飽和炭化水素基を含む、エチレン、アセチレン、ベンゼン、トリメチルベンゼンのいずれかを用いても良い。これらは、プラズマ中のプロトンによって、付加反応を起こすため、成長速度の向上を達成することができるようになる。
（実施の形態６）
本発明にて形成した積層構造を有する多孔質絶縁膜を、半導体素子が形成された半導体基板上の多層配線に用いた場合の配線構造について詳しく説明する。
図２１（ａ）に示すように、半導体素子が形成された半導体基板（図示略）上に金属配線材２１０ａ、絶縁性バリア膜２１１、が積層されており、その上部にビア層間絶縁膜２１２、配線層間絶縁膜２１３が形成されている。
金属配線材２１０ａは、Ｃｕを主成分とし、金属配線材２１０ａの信頼性を向上させるため、Ｃｕ以外の金属元素がＣｕからなる部材に含まれていても良く、Ｃｕ以外の金属元素がＣｕの上面や側面などに形成されていても良い。
絶縁性バリア膜２１１は、ＳｉＮ、ＳｉＣＮ、ＳｉＣ膜などからなり、膜厚は２００〜５００Å、プラズマＣＶＤ法により形成される。
ビア層間絶縁膜２１２は、膜厚は１０００〜３０００Å程度、比誘電率３．０以下であることが好ましい。例えば、本発明にて形成した、少なくともケイ素、酸素、炭素及び水素を含む多孔質絶縁膜を用いても良い。例えば、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、Ｔｙｐｅ１２（商標））、ＭＳＱ（メチルシルセスキオキサン（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜（例えば、ＪＳＲ−ＬＫＤ（商標、ジェイエスアール（ＪＳＲ）製）、ＡＬＣＡＰ（商標、旭化成工業製）、ＮＣＳ（商標、富士通製）、ＩＰＳ（商標、触媒化成工業製）、ＨＯＳＰ（商標、ハネウェル（Ｈｏｎｅｙｗｅｌｌ）製））、有機ポリマー膜（例えば、ＳｉＬＫ（ダウケミカル（Ｄｏｗ Ｃｈｅｍｉｃａｌ）製）、Ｆｌａｒｅ（商標、ハネウェルエレクトロニックマテリアルズ（Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ）製））、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商標、アプライドマテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌ）製）、ＣＯＲＡＬ（商標、ノベラスシステムズ（Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ）製）、ＡｕｒｏｒａＵＬＫ（商標、エーエスエムインターナショナル（ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ）製）、Ｏｒｉｏｎ（商標、トリコンテクノロジーズ（Ｔｒｉｋｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ）製）など）、もしくはそれらの有機物含有量を増加させた絶縁薄膜、もしくはそれらのいずれかを複数積層した膜、もしくはそれらのいずれかの膜の組成や密度を膜厚方向に変化させた膜、などをその典型例として挙げることができる。
配線層間絶縁膜２１３は、本発明にて形成した、少なくともケイ素、酸素、炭素及び水素を含む多孔質絶縁膜である。膜厚は５００〜２０００Å程度が良い。実施の形態１〜５に記載のように、原料分圧をプラズマ励起中に変化させることで、密着性に優れる層との積層構造を有する多孔質絶縁膜である。
続いて、図２１（ｂ）に示すように、フォトレジストを用いたパターニングとドライエッチングによって、デュアルダマシン溝２１４を形成する。
このときの多孔質絶縁膜のドライエッチング方法に関して詳しく説明する。例えば、テトラフルオロカーボン（ＣＦ４）とアルゴン（Ａｒ）及び窒素（Ｎ２）とを任意の割合で混合したものをエッチングガスとして用い、平行平板型のドライエッチング装置をもちいてエッチングを行うことができる。続いてＯ２アッシングによって、エッチング後に残った、フォトレジストを除去する。この時、多孔質絶縁膜は酸素プラズマに弱いため、直接Ｏ２アッシングに曝すのは好ましくないため、Ｏ２アッシングに多孔質絶縁膜が曝されない方法（ハードマスク加工）を用いたり、あるいはＮ２／Ｈ２アッシング、Ｈｅ／Ｈ２アッシングを用いたりすることが好ましい。場合によっては、アッシングの速度を向上させるため、基板の温度を１５０〜２５０℃程度に加熱しても良い。
続いて、図２１（ｃ）に示すように、デュアルダマシン溝内に、金属配線材２１０ｂ、およびバリアメタル２１５を埋め込み、図２１（ｄ）に示すようにＣＭＰ法によって余剰の配線を除去し、デュアルダマシン配線が形成される。
ここで、バリアメタル膜２１５は、スパッタ法やＣＶＤ法や、ＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。特に、Ｔａ／ＴａＮ（＝上層／下層）の積層膜を用いることが好ましい。
金属配線材２１０ｂは、Ｃｕターゲットを用いたスパッタ法や、ＣＶＤ法、あるいは、それらの方法で形成したＣｕ膜を電極として用いた電解めっき法などにより形成することができる。また、主成分以外の金属元素としては、アルミニウム、錫、チタン、タングステン、銀、ジルコニウム、インジウム、およびマグネシウムの中から少なくともひとつを選択し、添加することも有効である。また、Ｃｕ以外の金属、例えば、タングステン（Ｗ）や、ＣｏＷＰなどの化合物を密着層として、あるいはＣｕ配線と絶縁性バリア膜の間に挿入することも有効である。
このようにして形成した多層配線は、多孔質絶縁膜を導入しているため、配線間の比誘電率が低く、また積層絶縁膜構造を有しているため多層配線形成後のパッケージングに対する強度や、信頼性に優れる。
このようにして、形成されるデュアルダマシン配線の構造の一例を図２２に示す。
図２２（ａ）に示すように、下層金属配線材は、Ｔａ／ＴａＮバリアメタル２１５ａとＣｕＡｌ配線２１０ａからなる。ＣｕＡｌ配線２１０ａは、Ｃｕを主成分とし、内部に１．２ａｔｍ％以下のＡｌを含む。下層金属配線の上面は絶縁性バリア膜２１１ａで覆われており、ここでは、プラズマＣＶＤ法によって形成した、比誘電率４．９のＳｉＣＮ膜を用いている。
その上に形成されるビア層間絶縁膜２１２ｂは、ここではプラズマＣＶＤ法で形成した、Ａｕｒｏｒａ−ＵＬＫ（商標）、もしくはＢｌａｃｋ Ｄｉａｍｏｎｄ（商標）などのＳｉＯＣＨ膜を用いることができる。その上に形成される配線層間絶縁膜２１３は、本発明の実施の形態１〜５にてその形成方法を示した、比誘電率２．３７の多孔質絶縁膜を用いており、上下層に原料分圧制御を利用した密着層が形成されている。このような従来技術で作製したＳｉＯＣＨからなるビア層間絶縁膜２１２ｂ上においても、本発明による配線層間絶縁膜２１３における密着層を形成することで、密着性をより向上することができるようになる。なお、ビア層間絶縁膜２１２ｂをＳｉＯＣＨ膜により形成する場合には、当該ビア層間絶縁膜２１２ｂの成膜中に用いるガスの体積比率を変化させなくてもよい。
上層配線材は、下層配線材と同様に、Ｔａ／ＴａＮバリアメタル２１５ｂとＣｕＡｌ配線２１０ｂからなる。Ｔａ／ＴａＮバリアメタルはＰＶＤ法によって形成される。ＣｕＡｌ配線２１０ｂは、Ｃｕを主成分とし、内部に１．２ａｔｍ％以下のＡｌを含む。
上層配線の上面は絶縁性バリア膜２１１ｂで覆われている。絶縁性バリア膜２１１ｂとしては、プラズマＣＶＤ法によって形成した、比誘電率４．９のＳｉＣＮ膜を用いた。
図２２（ｂ）に示すのは、図２２（ａ）の構造に、Ｃｕ−ＣＭＰ時に、配線層間絶縁膜２１３の表面（上面）を保護するために、ハードマスク膜２１６ａを挿入した構造である。ハードマスク膜は、シリコン酸化膜、シリコン炭化膜、シリコン炭素窒素膜、などであり、配線層間絶縁膜２１３よりも比誘電率が高く、機械強度に優れることが好ましい。例えば、ハードマスク膜２１６ａとして、プラズマＣＶＤ法で形成した、Ａｕｒｏｒａ−ＵＬＫ（商標）、もしくはＢｌａｃｋ Ｄｉａｍｏｎｄ（商標）などのＳｉＯＣＨ膜を用いてもよい。特に、従来用いられているＳｉＯＣＨ膜は、シリコン／炭素比１前後である。本発明による配線層間絶縁膜２１３の上層密着層の組成を従来のＳｉＯＣＨの組成に近づけることで、より好適に多孔質絶縁膜からなる配線層間絶縁膜２１３とＳｉＯＣＨ膜からなるハードマスク膜２１６ａとの密着性を向上することができるようになる。それ以外の構造は、図２２（ａ）と同一なので説明を省略する。なお、ハードマスク膜２１６ａを設ける場合には、上述の絶縁膜と同様に成膜中に用いるガスの体積比率を変化させてもよいが、特にハードマスク膜２１６ａをＳｉＯＣＨ膜により形成する場合には、当該ハードマスク膜２１６ａの成膜中に用いるガスの体積比率を変化させなくてもよい。
図２２（ｃ）に示すのは、図２２（ｂ）の構造に、エッチストップ膜２１７を挿入した構造である。エッチストップ膜２１７を配線層間絶縁膜２１３の下側に挿入することで、デュアルダマシン形状の配線溝、およびビアホールの加工性を向上することができる。エッチストップ膜２１７は、加工したい材料に応じて、変更するのが良い。エッチストップ膜２１７の挿入により、配線溝深さのばらつきを低減することができるようになる。ここでエッチストップ膜２１７としては、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。
図２３（ａ）に示すのは、図２２（ａ）の構造の、ビア層間絶縁膜２１２ｂを本発明による環状有機シロキサン原料の分圧依存性を利用して形成する絶縁膜のうち、炭化水素成分の少ない層からなる、ケイ素、酸素、炭素及び水素を含む絶縁膜である。ビア層間絶縁膜２１２ｂは、膜厚１０００〜３０００Å程度、比誘電率３．０以下であることが好ましい。さらに、配線層間絶縁膜２１３は、本発明にて形成した、少なくともケイ素、酸素、炭素及び水素を含む、多孔質絶縁膜であり、ビア層間絶縁膜２１２ｂと配線層間絶縁膜２１３とは連続的に形成されている。実施の形態１〜５に記載のように、原料分圧をプラズマ励起中に変化させることで、密着性に優れる層で多孔質絶縁膜を挟む構造となっている。
図２３（ｂ）に示すのは、図２３（ａ）の構造に、Ｃｕ−ＣＭＰ時に、配線層間絶縁膜の表面を保護するために、ハードマスク膜２１６ａを挿入した構造である。ハードマスク膜２１６ａは、シリコン酸化膜、シリコン炭化膜、シリコン炭素窒素膜、などであり、配線層間絶縁膜２１３よりも比誘電率が高く、機械強度に優れることが好ましい。そのため、比誘電率３．０程度のＳｉＯＣＨ膜などを用いて良い。それ以外の構造は、図２３（ａ）と同一なので説明を省略する。
図２３（ｃ）に示すのは、図２３（ｂ）の構造に、エッチストップ膜２１７ｂを挿入した構造である。エッチストップ膜を挿入することで、デュアルダマシン形状の配線溝、およびビアホールの加工性を向上することができる。エッチストップ膜２１７ｂは、加工したい材料に応じて、変更するのが良い。エッチストップ膜２１７ｂの挿入により、配線溝深さのばらつきを低減することができるようになる。エッチストップ膜としては、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、の少なくとも一つを用いることができる。
図２４（ａ）に示すのは、図２２（ａ）の構造と同様であるが、ビア層間絶縁膜２１２は、本発明にて形成した、少なくともケイ素、酸素、炭素及び水素を含む多孔質絶縁膜である。ビア層間絶縁膜２１２と配線層間絶縁膜２１３とは連続的に形成されている。実施の形態１〜５に記載のように、原料分圧をプラズマ励起中に変化させることで、密着性に優れる層で多孔質絶縁膜を挟む構造となっている。さらに、配線層間絶縁膜２１３は、本発明にて形成した、少なくともケイ素、酸素、炭素及び水素を含む多孔質絶縁膜である。実施の形態１〜５に記載のように、原料分圧をプラズマ励起中に変化させることで、密着性に優れる層で多孔質絶縁膜を挟む構造となっている。
図２４（ｂ）に示すのは、図２４（ａ）の構造に、Ｃｕ−ＣＭＰ時に、配線層間絶縁膜の表面を保護するためのハードマスク膜２１６ａを挿入した構造である。ハードマスク膜としては、シリコン酸化膜、シリコン炭化膜、シリコン炭素窒素膜、などが使用できる。ハードマスク膜２１６ａは、配線層間絶縁膜２１３よりも比誘電率が高く、機械強度に優れることが好ましい。そのため、比誘電率３０程度のＳｉＯＣＨ膜などを用いて良い。それ以外の構造は、図２２（ａ）と同一なので説明を省略する。
図２４（ｃ）に示すのは、図２４（ｂ）の構造に、エッチストップ膜２１７を挿入した構造である。エッチストップ膜を挿入することで、デュアルダマシン形状の配線溝、およびビアホールの加工性を向上することができる。エッチストップ膜２１７は、加工したい材料に応じて変更するのが良い。エッチストップ膜２１７の挿入により、配線溝深さのばらつきを低減することができるようになる。エッチストップ膜としては、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、の少なくとも一つを用いることができる。
以上の配線構造を用いると、配線間の容量の低減を両立することができるようになる。
尚、本実施の形態はデュアルダマシン構造に関して詳しく説明したが、シングルダマシン配線に関しても同様に適用できることは自明である。
以下に、実施例を参照して本発明の多孔質絶縁膜の形成方法、半導体装置及び半導体装置の製造方法を具体的に説明する。
（実施例１）
本発明の実施例として、以下に気体化した原料を反応室に供給し、多孔質絶縁膜を形成する例について図２５を用いて説明する。図２５は、原料ガスとして使用しようとする環状有機シロキサンの沸点が低く、人為的に加熱しないときには当該環状有機シロキサンが液体状態となる場合に好適に用いることができるガス供給部の要部の一例を示す概略図である。
気化制御ユニットＶＵは、液体の環状有機シロキサン原料（混合原料）１００を収容する原料タンク１０２と、圧送ガス供給管１０４を介して原料タンク１０８内に圧送ガスを供給する圧送ガス供給装置１０６と、原料タンク１０２内に一端が挿入された原料移送管１０８と、原料移送管１０８の途中に設けられた液体流量制御部１１０と、原料移送管１０８の他端側に配置された気化部１１２とを有している。上記の液体流量制御部１１０は、２つのバルブ１１０ａ、１１０ｂと当該バルブ１１０ａ、１１０ｂ間に配置された液体流量制御器１１０ｃとを備えている。上記の気化部１１２は、原料移送管１０８の上記他端側に設けられたバルブ１１２ａと、原料移送管１０８の上記他端に接続された気化器１１２ｂとを備えている。
さらに、各気化制御ユニットＶＵは、キャリアガス用のガス供給タンク１１４（以下、「不活性ガス供給タンク１１４」という。）と、キャリアガスを気化器１１２に供給する配管１１６と、を備えている。配管１１６の途中には、２つのバルブ１１８ａ、１１８ｂと当該バルブ１１８ａ、１１８ｂ間に配置された気体流量制御器１１８ｃとを備えた気体流量制御部１１８が設けられている。
圧送ガス供給装置１０６から圧送ガス供給管１０４を介して原料タンク１０２内に圧送ガスを供給すると、原料タンク１０２の内圧が高まり、当該原料タンク１０２内の液体の混合原料１００が原料移送管１０８を介して気化部１１２へ向けて移送され、途中でキャリアガス、もしくは不活性ガスと合流して気化部１１２に達する。気化部１１２に達した液体の混合原料１００は、気化部１１２の導入部での圧力減少と、ヒータ（図示せず。）による加熱とによって気化する。
気化制御ユニットＶＵで生じたガスは、気化部１１２に接続されているガス排出管１２０へ送られる。そして、配管１２４を介して混合器１４０へ達し、添加ガス等と混合される。
各気化器１１２での気化を円滑に行ううえからは、液体流量制御部１１０における液体流量制御機１１０ｃよりも下流側の原料化合物移送管１０８の周囲にヒータを設け、当該原料化合物移送管１０８を加温することが好ましい。同様に、各ガスが液化するのを防止するために、各ガス排出管１２０、１５２、及び混合器１４０それぞれの周囲にもヒータを設けて、これらを加温することが好ましい。
このような上述した構成のガス供給部を備えた成膜装置を用いることにより、原料ガスとして使用しようとする原料沸点が低く、人為的に加熱しないときに液体の原料を用いて、所望の多孔質絶縁膜を容易に得ることが可能になる。
本実施例では、プラズマＣＶＤ装置は２００ｍｍウェハ用の反応室を用い、環状有機シロキサンは化学構造式（４）に示される構造の原料を用いた。成膜中の原料分圧を変化させるため、供給量は６５ｓｃｃｍで一定とし、不活性キャリアガスはＨｅを用い、供給量は３００〜１５００ｓｃｃｍまで変化させた。Ｈｅは必ずしも気化器を介してのキャリアガスとして供給する必要はなく、Ｈｅの一部は直接反応室へ供給する方法を用いても良い。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗとした。成膜実験用基板としては、シリコン基板を用いた。
図２６に成膜工程の概略を示す。最初に、反応室の圧力を２．７Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料と、キャリアガスＨｅを供給した。
このとき、先にＨｅガス１５００ｓｃｃｍの供給を開始し、反応室の圧力が安定化したところで、環状有機シロキサン原料の供給を開始することが好ましい。また、環状有機シロキサン原料の供給は１０秒程度の時間をかけて目的の供給量に到達するようにした。これは、気化器内での原料同士の重合による気化器閉塞を抑制するためである。
このとき、Ｈｅの供給は原料気化器経由で３００ｓｃｃｍ供給し、別ラインにて反応室に直接１２００ｓｃｃｍ供給するようにした。この後の反応室へ供給されるＨｅ流量の制御は、別ラインのＨｅ供給量を制御することで行い、気化器に供給するＨｅ流量は３００ｓｃｃｍで一定とした。このように気化器を経由するＨｅ量を一定とすることで、気化部１１２内の温度を安定させ、安定した原料供給を行うことが可能となる。
つづいて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、ＲＦ電力の印加を開始した。５秒電力印加を続けることで５ｎｍの密着層を形成し、その後、Ｈｅガス流量を３００ｓｃｃｍに変化させた後、１００秒間ＲＦ電力の印加を続けることで、１２０ｎｍの多孔質絶縁膜層を形成した。その後、再びＨｅガス流量を１５００ｓｃｃｍに変化させ、１０秒間ＲＦ電力を印加することで７ｎｍの上層密着層を形成し、その後、電力印加を停止した。この間の圧力の変化は、すべてＲＦ電力は連続的に印加し続けることで行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、比誘電率２．４５であり、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を挿入しない場合と比べて約１０％の密着性が向上することを確認した。
（実施例２）
本実施例では、環状有機シロキサンは化学構造式（２）に示される構造の原料を用い、原料分圧を変化させるため、原料供給量は１５〜６５ｓｃｃｍとした。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗとした。反応室の全圧を２．７Ｔｏｒｒで一定とし、不活性キャリアガスＨｅ供給量は、３００ｓｃｃｍとした。
図２７に成膜工程の概略を示す。最初に、反応室の圧力を２．７Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料１５ｓｃｃｍと、キャリアガスＨｅ３００ｓｃｃｍとを供給した。
つづいて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、ＲＦ電力の印加を開始した。４秒電力印加を続けることで約６ｎｍの密着層を形成し、その後、原料供給量を６５ｓｃｃｍに変化させた。続いて、１００秒間ＲＦ電力の印加を続けることで、１２０ｎｍの多孔質絶縁膜層を形成した。その後、再び原料供給量を１５ｓｃｃｍに変化させ、８秒間ＲＦ電力を印加することで１０ｎｍの上層密着層を形成し、その後、電力印加を停止した。この間の圧力の変化は、すべてＲＦ電力は連続的に印加し続けることで行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、比誘電率２．４７であり、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を形成しない場合と比べて約１８％の密着性が向上することを確認した。実施例１におけるＨｅ流量での原料分圧変化と比較すると、原料流量の変化の応答は遅いため、より急峻な積層構造の変化が必要な場合には実施例１のＨｅ流量変化による制御が望ましい。
ここでは特に詳しく記載はしないが、原料供給量とＨｅ供給量の双方を変化させて、原料分圧を変化させることもできる。また、適宜反応室の全圧を変化させてウェハ面内における膜厚の均一性を良好に保つこともできる。
実施例１および実施例２の密着性測定結果を密着層がない場合と共に図２８にまとめて示す。
（実施例３）
本実施例では、環状有機シロキサンは化学構造式（２）に示される構造の原料を用い、供給量は６５ｓｃｃｍとした。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗとした。原料分圧を変化させるため、不活性キャリアガスＨｅも、３００〜１５００ｓｃｃｍの範囲で変化させた。
図２９に成膜工程の概略を示す。最初に、反応室の圧力を２．７Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料６５ｓｃｃｍと、キャリアガスＨｅ１５００ｓｃｃｍとを供給する。Ｈｅキャリアガスの供給は、実施例１と同様の方法で供給した。
つづいて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、ＲＦ電力の印加を開始した。５秒電力印加を続けることで密着層を形成し、その後、Ｈｅ流量を３００ｓｃｃｍに変化させた。続いて、１００秒間ＲＦ電力の印加を続けることで、多孔質絶縁膜層を形成した。その後、再びＨｅ流量を１５００ｓｃｃｍに変化させ、同時に原料の供給を停止した。原料の供給を停止しても、配管内の残存原料が供給されるため、実質的には、数秒程度かけて次第に原料供給量は減少する。この状態で１０秒間ＲＦ電力を印加することで上層密着層を形成し、その後、電力印加を停止した。この間の圧力の変化は、すべてＲＦ電力を連続的に印加し続けた状態で行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、比誘電率２．４５であり、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を形成しない場合と比べて約２０％の密着性が向上することを確認した。実施例１と比較すると上層密着層部分は原料流量も減少するため、より原料分圧は低くなり、密着性に優れる層を形成することができるようになる。
（実施例４）
本実施例では、環状有機シロキサンは化学構造式（２）に示される構造の原料を用い、供給量は６５ｓｃｃｍとした。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗ〜１５０Ｗとした。原料分圧を変化させるため、不活性キャリアガスＨｅを、３００〜１５００ｓｃｃｍの範囲で変化させた。
図３０に成膜工程の概略を示す。最初に、反応室の圧力を２．７Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料６５ｓｃｃｍと、キャリアガスＨｅ１５００ｓｃｃｍとを供給する。Ｈｅキャリアガスの供給は、実施例１と同様の方法で供給した。
つづいて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、１５０ＷのＲＦ電力の印加を開始した。５秒電力印加を続けることで密着層を形成し、その後、反応室の圧力を２．７Ｔｏｒｒに、Ｈｅ流量を３００ｓｃｃｍに、ＲＦ電力を９０Ｗ変化させた。このとき引加電力が大きすぎるとスムーズにプラズマが着火せず、不安定になる。これらは原料流量、Ｈｅ流量、チャンバー圧力に依存するため、本実施例記載の条件下では１５０Ｗを選択した。
続いて、２．７Ｔｏｒｒにて１００秒間ＲＦ電力の印加を続けることで、多孔質絶縁膜層を形成した。その後、再びＨｅ流量を１５００ｓｃｃｍに、ＲＦ電力を１５０Ｗに変化させた。この状態で１０秒間ＲＦ電力を印加することで上層密着層を形成し、その後、電力印加を停止した。この間の原料分圧の変化は、すべてＲＦ電力を連続的に印加し続けた状態で行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、比誘電率２．４７であり、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を形成しない場合と比べて約２５％の密着性が向上することを確認した。
（実施例５）
本実施例では、環状有機シロキサンは化学構造式（２）に示される構造の原料を用い、供給量は６５ｓｃｃｍとした。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗとした。原料分圧を変化させるため、不活性キャリアガスＨｅ流量を、３００〜１５００ｓｃｃｍの範囲で変化させ、酸素流量は０〜５ｓｃｃｍの範囲で変化させた。
図３１に成膜工程の概略を示す。最初に、反応室の圧力を２．７Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料６５ｓｃｃｍと、キャリアガスＨｅ１５００ｓｃｃｍと、酸素５ｓｃｃｍを供給する。Ｈｅキャリアガスの供給は、実施例１と同様の方法で供給した。
つづいて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、９０ＷのＲＦ電力の印加を開始した。３秒電力印加を続けることで密着層を形成し、その後、反応室の圧力を２．７Ｔｏｒｒに、Ｈｅ流量を３００ｓｃｃｍに、ＲＦ電力を９０Ｗ、酸素流量を０ｓｃｃｍに変化させた。この状態で１００秒間ＲＦ電力の印加を続けることで、多孔質絶縁膜層を形成した。その後、Ｈｅ流量を１５００ｓｃｃｍに、ＲＦ電力を１５０Ｗに、酸素流量を５ｓｃｃｍ変化させた。この状態で５秒間ＲＦ電力を印加することで上層密着層を形成し、その後、電力印加を停止した。この間の圧力の変化は、すべてＲＦ電力を連続的に印加し続けた状態で行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、比誘電率２．４９であり、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を形成しない場合と比べて約２７％の密着性が向上することを確認した。
（実施例６）
本実施例では、環状有機シロキサンは化学構造式（２）に示される構造の原料を用い、供給量は６５ｓｃｃｍとした。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗとした。基板側の低周波電力は、４．２ｋＨＺにて０〜５０Ｗの範囲で変化させた。原料分圧を変化させるため、不活性キャリアガスＨｅは、３００〜１５００ｓｃｃｍの範囲で変化させた。
図３２に成膜工程の概略を示す。最初に、反応室の圧力を１．０Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料６５ｓｃｃｍと、キャリアガスＨｅ１５００ｓｃｃｍとを供給する。Ｈｅキャリアガスの供給は、実施例２と同様の方法で供給した。
つづいて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、９０ＷのＲＦ電力の印加、および５０Ｗの低周波電力の印加を開始した。５秒電力印加を続けることで密着層を形成し、その後、Ｈｅ流量を３００ｓｃｃｍに、ＲＦ電力を９０Ｗ、低周波電力を０Ｗに変化させた。この状態で１００秒間９０ＷのＲＦ電力の印加を続けることで、多孔質絶縁膜層を形成した。その後、再びＨｅキャリアガス流量を１５００ｓｃｃｍに、ＲＦ電力を９０Ｗに、低周波電力を５０Ｗに変化させた。この状態で１０秒間ＲＦ電力を印加することで上層密着層を形成し、その後、電力印加を停止した。この間の圧力の変化は、すべてＲＦ電力を連続的に印加し続けた状態で行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、比誘電率２．４９であり、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を形成しない場合と比べて約２０％の密着性が向上することを確認した。
（実施例７）
本実施例では、密着層だけでなく、ビア層間絶縁膜も低原料分圧条件で成膜した後、配線層間絶縁膜を連続的に形成する方法である。環状有機シロキサンは化学構造式（２）に示される構造の原料を用い、供給量は６５ｓｃｃｍとした。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗ〜１５０Ｗとした。原料分圧を変化させるため、不活性ガスＨｅ流量を、３００〜１５００ｓｃｃｍの範囲で変化させた。
図３３に成膜工程および形成される配線構造の概略を示す。最初に、反応室の圧力を２．７Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料６５ｓｃｃｍと、キャリアガスＨｅ１５００ｓｃｃｍとを供給した。Ｈｅキャリアガスの供給は、実施例１と同様の方法で供給した。
つづいて、Ｈｅと原料の供給が安定化し、反応室の圧力が一定となったところで、１５０ＷのＲＦ電力の印加を開始した。６０秒電力印加を続けることでビア層（Ａ層）１５０ｎｍを形成した。続いて、Ｈｅ流量を３００ｓｃｃｍに、ＲＦ電力を９０Ｗに変化させた。この状態で１１５秒間９０ＷのＲＦ電力の印加を続けることで、多孔質絶縁膜層（Ｂ層）１３０ｎｍを形成した。その後、再びＨｅ流量を１５００ｓｃｃｍに、ＲＦ電力を１５０Ｗに変化させ、この状態で１０秒間ＲＦ電力を印加することで上層密着層（Ｃ層）１０ｎｍを形成し、その後、電力印加を停止した。この間の圧力の変化は、すべてＲＦ電力を連続的に印加し続けた状態で行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を形成しない場合と比べて約２０％の密着性が向上することを確認した。
（実施例８）
本実施例では、密着層だけでなく、ビア層間絶縁膜を低原料分圧条件かつ酸素を添加することで成膜した後、配線層間絶縁膜を連続的に形成する方法である。環状有機シロキサンは化学構造式（２）に示される構造の原料を用い、供給量は６５ｓｃｃｍとした。基板温度は３５０℃とし、電極間距離は１０ｍｍとし、シャワーヘッドへのＲＦ電力は、１３．５ＭＨｚにて９０Ｗ〜１５０Ｗとした。原料分圧を変化させるため、不活性ガスＨｅ流量は、３００〜１５００ｓｃｃｍの範囲で変化させ、酸素流量は０〜５ｓｃｃｍの範囲で変化させた。
図３４に成膜工程および形成される配線構造の概略を示す。最初に、反応室の圧力を１．５Ｔｏｒｒに維持可能な状態で、反応室に環状有機シロキサン原料６５ｓｃｃｍと、キャリアガスＨｅ１５００ｓｃｃｍと、酸素５ｓｃｃｍとを供給した。Ｈｅキャリアガスの供給は、実施例２と同様の方法で供給した。
つづいて、各流量が安定化し、反応室の圧力が一定となったところで、１５０ＷのＲＦ電力の印加を開始した。２０秒電力印加を続けることでビア層（Ａ層）１５０ｎｍを形成した。続いて、反応室の圧力を２．７Ｔｏｒｒに、Ｈｅ流量を３００ｓｃｃｍに、ＲＦ電力を９０Ｗに、酸素流量を０ｓｃｃｍに変化させた。２．７Ｔｏｒｒにて１００秒間９０ＷのＲＦ電力の印加を続けることで、多孔質絶縁膜層（Ｂ層）１３０ｎｍを形成した。その後、Ｈｅ流量を１５００ｓｃｃｍに、ＲＦ電力を１５０Ｗに、酸素流量を５ｓｃｃｍに変化させ、この状態で１０秒間ＲＦ電力を印加することで上層密着層（Ｃ層）１５ｎｍを形成し、その後、電力印加を停止した。この間の圧力の変化は、すべてＲＦ電力を連続的に印加し続けた状態で行った。その後、反応室のパージと排気を繰り返し、反応室からウェハを取り出した。
このようにして得られた膜は、シリコン酸化膜との密着性をｍ−ＥＬＴ試験にて測定したところ、密着層を形成しない場合と比べて約３０％の密着性が向上することを確認した。
（実施例９）
本発明の実施例９では、本発明にて形成した多孔質絶縁膜を半導体素子が形成された半導体基板上の多層配線に用いた場合の配線構造について詳しく説明する。
図３５に示すように、半導体素子（ＭＯＳＦＥＴ２００）が形成された半導体基板２０１上に金属配線材２２０ａ〜２２０ｆ、絶縁性バリア膜２１８ａ〜２１８ｇ、が積層されており、その上部にビア層間絶縁膜および配線層間絶縁膜２１９ａ〜２１９ｅが形成されている。
ここで、金属配線材２２０ａ〜２２０ｆは、Ｃｕを主成分とする。金属配線材の信頼性を向上させるため、Ｃｕ以外の金属元素がＣｕからなる部材に含まれていても良く、Ｃｕ以外の金属元素がＣｕの上面や側面などに形成されていても良い。本実施例では、金属配線材２２０ａ〜２２０ｆとして、ＣｕＡｌを用いている。
絶縁性バリア膜２１８ａ〜２１８ｇは、ＳｉＣＮ膜からなり、プラズマＣＶＤ法により形成される。膜厚は３００Åである。
多孔質層間絶縁膜２１９ａ〜２１９ｅは、ビア層間絶縁膜と配線層間絶縁膜と上部密着層からなり、本発明の実施例７に記載の方法で連続的に形成した、ケイ素、酸素、炭素及び水素を含む絶縁膜である。ビア層間絶縁膜は、比誘電率２７、膜厚１２０ｎｍである。配線層間絶縁膜は、比誘電率２．４５、膜厚１３０ｎｍである。このような層間絶縁膜から構成されるデュアルダマシン溝内に、金属配線材２２０ａ〜２２０ｆ、およびバリアメタル２２１ａ〜２２１ｆが埋め込まれている。
バリアメタル膜２２１ａ〜２２１ｆは、ＰＶＤ法で形成したＴａ（１５ｎｍ）／ＴａＮ（５ｎｍ）（＝上層／下層）の積層膜である。
金属配線材２２０ａ〜２２０ｆは、１．５ａｔｍ％以下のＡｌを含むＣｕターゲットをＰＶＤ法で形成し、めっき法により形成した。
各配線層の高さは、２２０ａ〜２２０ｅ（Ｍ１〜Ｍ５）を１７０ｎｍ、２２０ｆ（Ｍ６）を３００ｎｍとした。
ここで、Ｃｕ−ＣＭＰ時に、配線層間絶縁膜２１９ａ〜２１９ｅの表面を保護するために、ハードマスク膜などを挿入した構造としても良い。ハードマスク膜としては、シリコン酸化膜、シリコン炭化膜、シリコン炭素窒素膜、などが利用できる。ハードマスク膜は、配線層間絶縁膜２１９ａ〜２１９ｅよりも比誘電率が高く、機械強度に優れることが好ましい。そのため、比誘電率３．０程度のＳｉＯＣＨ膜などを用いて良い。
上層の配線にはＡｌを用いた。ＰＶＤ法によってＴｉ／ＴｉＮ２２５ａ、Ａｌ−Ｃｕ２２６、Ｔｉ／ＴｉＮ２２５ｂを形成した。各金属膜の厚さは、Ｔｉ／ＴｉＮ２２５ａが０．３μｍ程度、Ａｌ−Ｃｕ２２６が１．５μｍ、Ｔｉ／ＴｉＮ２２５ｂが０．３μｍである。このとき、溝状ビアホール内には金属を連続的に埋め込んだ。その上層はパッシベーション膜によって覆った。
以上の配線構造を用いると、多孔質絶縁膜を導入することで、配線間の容量の低減を両立することができるようになる。また、配線間隔７０ｎｍの櫛形のＴＥＧを用いて配線間のＴＤＤＢ試験を行い、１２５℃にて３ＭＶ／ｃｍ電界を印加したところ、絶縁寿命は６０時間以上となり、十分なＴＤＤＢ耐性を有することを確認した。
また、このようなデバイスを形成後、ウェハをダイシングし、チップを切り出したのち、セラミックパッケージ上にマウント樹脂封止を行った。チップサイズは２０ｍｍ正方とし、−６５℃〜１５０℃の温度サイクル試験を行ったところ、本発明による原料分圧変化を利用し、密着性を向上させた層間膜構造を適用した場合には、１０チップ中、一つも剥がれが観察されなかった。これに対して、密着性が弱い従来膜構造では、チップの角から若干の剥がれが生じるサンプルが２チップ発生することを確認した。
尚、本実施例はデュアルダマシン構造に関して詳しく説明したが、シングルダマシン配線に関しても同様に適用できることは自明である。
なお、本発明は、多孔質絶縁膜の密着性の向上が必要な多層配線の配線構造とその製造方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態に関連付けして本発明を説明したが、これら実施の形態および実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。
例えば本発明者によってなされた発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明したが、本発明はそれに限定されるものではなく、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ Ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に掲載した混載型の半導体製品にも適用することができる。また、本発明は少なくとも一部に埋め込み型合金配線構造を有する半導体装置、電子回路装置、光回路装置、量子回路装置、マイクロマシンなどにも適用することができる。
また、できあがりからも本発明による多孔質絶縁膜の形成を確認することができる。具体的には、配線層間膜はＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の観察像のコントラストにより、多孔質絶縁膜の上下の密着層を確認することができる。ＴＥＭに加えＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｓｐｅｃｔｒｏｍｅｔｅｒ）、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）などの元素分析により、Ｓｉ，Ｏ，Ｃが確認でき、その密着層が高密度であるか、あるいは炭素、水素の含有量が多孔質絶縁膜内部より少ないことで、特定を行うことができる。
また、半導体製造装置内部に記憶された、マイクロコンピュータの制御プログラムを確認することでも、本発明による多孔質絶縁膜の形成を確認することができる。多孔質絶縁膜の成膜中に原料分圧が変化するよう制御されたプログラムを用いているか、あるいはプログラムが記憶されているかどうかで、特定を行うことができる。
本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲および精神に該当するものであることは明白である。

Claims (16)

  1. 少なくとも有機シロキサンと不活性ガスとを反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、
    （ｉ）プラズマを励起させる工程と、
    （ｉｉ）プラズマを維持する工程と、
    （ｉｉｉ）プラズマを終了する工程と、を含み、
    前記有機シロキサンは、下記化学構造式（１）に示す構造であり、かつＲ１、およびＲ２は、メチル基、エチル基、プロピル基、イソプロピル基、ビニル基、アリル基のいずれかであり、
    Figure 0005093479
     成膜中に供給する前記有機シロキサンと前記不活性ガスとの体積比率を変化させることで、反応室における前記有機シロキサンの分圧を変化させ、前記有機シロキサンの分圧を、前記（ｉ）プラズマを励起させる工程、あるいは前記（ｉｉｉ）プラズマを終了する工程よりも前記（ｉｉ）プラズマを維持する工程において高くすることを特徴とする多孔質絶縁膜の形成方法。
  2. 成膜中に前記反応室の全圧が一定であって、不活性ガス流量を変化させることで反応室における有機シロキサンの分圧を変化させることを特徴とする請求項１に記載の多孔質絶縁膜の形成方法。
  3. 前記有機シロキサンが、下記化学構造式（２）〜（４）に示す構造のいずれかであることを特徴とする請求項１又は２に記載の多孔質絶縁膜の形成方法。
    Figure 0005093479
    Figure 0005093479
    Figure 0005093479
  4. 前記不活性ガスとして、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎのうちの少なくとも一つを用いることを特徴とする請求項１乃至３のいずれか一項に記載の多孔質絶縁膜の形成方法。
  5. 少なくとも前記（ｉｉ）プラズマを維持する工程における、前記不活性ガスに対する前記有機シロキサンの体積比率が、０．１以上であることを特徴とする請求項１乃至４のいずれか一項に記載の多孔質絶縁膜の形成方法。
  6. 少なくとも前記（ｉ）プラズマを励起させる工程、もしくは前記（ｉｉｉ）プラズマを終了する工程における、前記不活性ガスに対する前記有機シロキサンの体積比率が、０．１未満であることを特徴とする請求項１乃至５のいずれか一項に記載の多孔質絶縁膜の形成方法。
  7. 前記有機シロキサンの分圧制御を前記不活性ガスの流量を変化させて行うことを特徴とする請求項１に記載の多孔質絶縁膜の形成方法。
  8. 前記有機シロキサンの分圧制御を前記有機シロキサン原料の流量を変化させて行うことを特徴とする請求項１に記載の多孔質絶縁膜の形成方法。
  9. 添加ガスを前記反応室に供給することを特徴とする請求項１に記載の多孔質絶縁膜の形成方法。
  10. 前記添加ガスが、Ｏ２及びＣＯ２のうち少なくとも一つを含むことを特徴とする請求項９に記載の多孔質絶縁膜の形成方法。
  11. 前記添加ガスが、Ｎ２Ｏ、Ｈ２Ｏ及びＳｉＨ４のうち少なくとも一つを含むことを特徴とする請求項９又は１０に記載の多孔質絶縁膜の形成方法。
  12. 前記添加ガスが、メタノール、エタノール、プロパノール及びイソプロパノールのうち少なくとも一つを含むことを特徴とする請求項９乃至１１に記載の多孔質絶縁膜の形成方法。
  13. 前記添加ガスが、エチレン、アセチレン、シクロヘキサン、ベンゼン、トリメチルベンゼン及びナフタレンのうち少なくとも一つを含むことを特徴とする請求項９乃至１２のいずれか一項に記載の多孔質絶縁膜の形成方法。
  14. 前記有機シロキサンと前記不活性ガスとの体積比率の変化に同期して、印加する電力を変化させることを特徴とする請求項１乃至１３のいずれか一項に記載の多孔質絶縁膜の形成方法。
  15. 前記（ｉｉ）プラズマを維持する工程におけるプラズマ電力が、他の工程よりも低いことを特徴とする請求項１乃至１４のいずれか一項に記載の多孔質絶縁膜の形成方法。
  16. 少なくとも前記（ｉ）プラズマを励起させる工程、あるいは前記（ｉｉｉ）プラズマを終了する工程において、基板側へ低周波電力が印加されることを特徴とする請求項１乃至１５のいずれか一項に記載の多孔質絶縁膜の形成方法。
JP2007546541A 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法 Expired - Fee Related JP5093479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007546541A JP5093479B2 (ja) 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005338452 2005-11-24
JP2005338452 2005-11-24
PCT/JP2006/324040 WO2007061134A1 (ja) 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
JP2007546541A JP5093479B2 (ja) 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2007061134A1 JPWO2007061134A1 (ja) 2009-05-07
JP5093479B2 true JP5093479B2 (ja) 2012-12-12

Family

ID=38067348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546541A Expired - Fee Related JP5093479B2 (ja) 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法

Country Status (3)

Country Link
US (1) US7923384B2 (ja)
JP (1) JP5093479B2 (ja)
WO (1) WO2007061134A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
US20100015816A1 (en) * 2008-07-15 2010-01-21 Kelvin Chan Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
US8242600B2 (en) * 2009-05-19 2012-08-14 International Business Machines Corporation Redundant metal barrier structure for interconnect applications
US8946672B2 (en) * 2009-11-11 2015-02-03 Nec Corporation Resistance changing element capable of operating at low voltage, semiconductor device, and method for forming resistance change element
JP2011166106A (ja) * 2010-01-13 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
US8404582B2 (en) * 2010-05-04 2013-03-26 International Business Machines Corporation Structure and method for manufacturing interconnect structures having self-aligned dielectric caps
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104716085B (zh) * 2013-12-17 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US9754822B1 (en) * 2016-03-02 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法
KR20210018762A (ko) * 2019-08-09 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 온도 제어된 화학물질 전달 시스템 및 이를 포함하는 반응기 시스템
WO2024080237A1 (ja) * 2022-10-11 2024-04-18 住友精化株式会社 シリコン含有膜前駆体、シリコン含有膜形成用の組成物、硫黄含有シロキサンの製造方法、及びシリコン含有膜の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964025A (ja) * 1995-08-30 1997-03-07 Nec Yamagata Ltd 半導体装置の製造方法
JP2003234346A (ja) * 2001-12-06 2003-08-22 Canon Sales Co Inc 半導体装置の製造方法
JP2005051192A (ja) * 2002-11-28 2005-02-24 Tosoh Corp 有機シラン、有機シロキサン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP2004200713A (ja) 2000-12-19 2004-07-15 Canon Sales Co Inc 半導体装置及びその製造方法
JP2003297821A (ja) * 2002-04-05 2003-10-17 Asm Japan Kk 半導体基板上のシロキサン重合体膜及びその製造方法
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP4746829B2 (ja) 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3666751B2 (ja) * 2003-11-28 2005-06-29 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜形成システム
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964025A (ja) * 1995-08-30 1997-03-07 Nec Yamagata Ltd 半導体装置の製造方法
JP2003234346A (ja) * 2001-12-06 2003-08-22 Canon Sales Co Inc 半導体装置の製造方法
JP2005051192A (ja) * 2002-11-28 2005-02-24 Tosoh Corp 有機シラン、有機シロキサン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス

Also Published As

Publication number Publication date
JPWO2007061134A1 (ja) 2009-05-07
US7923384B2 (en) 2011-04-12
WO2007061134A1 (ja) 2007-05-31
US20090039474A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5093479B2 (ja) 多孔質絶縁膜の形成方法
JP4656147B2 (ja) 多孔質絶縁膜の形成方法および半導体装置
US8043957B2 (en) Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor
JP5267130B2 (ja) 半導体装置およびその製造方法
US7799693B2 (en) Method for manufacturing a semiconductor device
JP5671253B2 (ja) 半導体装置の製造方法
JP2011166106A (ja) 半導体装置の製造方法及び半導体装置
US20070197023A1 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
JP2008277812A (ja) 水蒸気及び希釈ガスにより改善された水素アッシング
US7138332B2 (en) Method of forming silicon carbide films
JP5349789B2 (ja) 多層配線の形成方法
JPWO2008010591A1 (ja) 多孔質絶縁膜の形成方法
US20160181149A1 (en) Semiconductor structure and fabrication method thereof
JP2010278330A (ja) 半導体装置及び半導体装置の製造方法
US20060099802A1 (en) Diffusion barrier for damascene structures
JP2006128541A (ja) 電子デバイスの製造方法
US20050095828A1 (en) Process for sealing plasma-damaged, porous low-k materials
JP5025679B2 (ja) 半導体装置
US20070037378A1 (en) Method for forming metal pad in semiconductor device
JP3843275B2 (ja) 半導体装置の製造方法
JP4325569B2 (ja) 有機シリコン系膜の形成方法、及び有機シリコン系膜を有する半導体装置
JP2009094123A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

R150 Certificate of patent or registration of utility model

Ref document number: 5093479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees