WO2007061134A1 - 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 - Google Patents

多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2007061134A1
WO2007061134A1 PCT/JP2006/324040 JP2006324040W WO2007061134A1 WO 2007061134 A1 WO2007061134 A1 WO 2007061134A1 JP 2006324040 W JP2006324040 W JP 2006324040W WO 2007061134 A1 WO2007061134 A1 WO 2007061134A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
plasma
wiring
forming
Prior art date
Application number
PCT/JP2006/324040
Other languages
English (en)
French (fr)
Inventor
Munehiro Tada
Naoya Furutake
Tsuneo Takeuchi
Yoshihiro Hayashi
Original Assignee
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corporation filed Critical Nec Corporation
Priority to US12/085,469 priority Critical patent/US7923384B2/en
Priority to JP2007546541A priority patent/JP5093479B2/ja
Publication of WO2007061134A1 publication Critical patent/WO2007061134A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Definitions

  • the present invention relates to a method for forming a porous insulating film, and more particularly to a semiconductor device having a multilayer wiring, a semiconductor device having a damascene wiring structure mainly composed of Cu, and a manufacturing apparatus and manufacturing method therefor. .
  • the background technology
  • L S I silicon semiconductor integrated circuits
  • a I aluminum
  • a I alloys have been widely used as conductive materials.
  • copper (Cu) has been used as a conductive material in order to reduce wiring resistance and increase reliability in wiring. Since Cu diffuses easily into the silicon oxide film, a conductive barrier metal film that prevents diffusion of Cu is used on the side and bottom surfaces of the Cu wiring, and insulation is provided on the upper surface of the Cu wiring. Barrier films have been used.
  • the low dielectric constant film is, for example, an HSQ (Hydrogen Silsesquioxane) film, a CDO (Carbon doped ox i de) film, or an organic film. . These low dielectric constant films are suitable for spin coating and vapor phase methods. Is formed.
  • Patent Document 1 describes a technique for forming a porous insulating film using a plasma CV D method.
  • Patent Document 2 describes a technique for forming a porous insulating film using cyclic organosiloxane.
  • Patent Document 3 describes a technique for improving the adhesion of an insulating film by changing the total pressure in a reaction chamber. Disclosure of the invention
  • a porous insulating film having a relative dielectric constant of about 2.6 can be formed by a plasma CVD method using a raw material made of organosiloxane.
  • a method for forming a porous insulating film having a relative dielectric constant of 2.4 or less is required, and formation by plasma CV D method, which is particularly excellent in adhesion, is desired. It was.
  • the conventional technology has the following problems.
  • Patent Document 1 The technique described in Patent Document 1 is a cut-one recombination type film forming method in which raw material monomers are decomposed in plasma. This method has a problem that the relative permittivity cannot be reduced because the hydrocarbon component bonded to the raw material monomer is desorbed, and the relative permittivity is limited to about 2.6. .
  • the inventors of the present application have studied a method for forming a porous insulating film, and as a result, have found a novel method for forming a porous insulating film. That is, in a method in which at least an organic siloxane and an inert gas are supplied to a reaction chamber and an insulating film is formed by a plasma vapor deposition method, a volume ratio of the organic siloxane and the inert gas supplied during film formation A layered insulating film structure is formed by a method of forming a porous insulating film characterized by changing the partial pressure of the organosiloxane in the reaction chamber by changing the rate, and the film as a whole maintains a low dielectric constant. As a result, high adhesion can be secured.
  • the laminated insulating film structure means that when forming a porous insulating film, layers having different film qualities are formed at least on the upper surface side or the lower surface side of the porous insulating film.
  • the layers having different film qualities can be formed in a range of about ⁇ 1 to 200 nm, and can be used as an adhesion layer when thin and as a single insulating film when thick.
  • the film quality of the laminated insulating film changes continuously. .
  • the present invention it is possible to control the raw material partial pressure by changing the volume ratio of the cyclic organosiloxane and the inert gas and to control the film quality of the porous insulating film without changing the total pressure in the reaction chamber. This is due to what they found.
  • the organic siloxane may be cyclic or non-cyclic (for example, straight-chain organic siloxane, etc.), but the organosiloxane force ⁇ , at least silicon, oxygen, carbon and hydrogen may be used.
  • the cyclic organosiloxane is preferably included, and the total pressure in the reaction chamber is preferably constant during film formation.
  • Figure 1 shows a cyclic organic siloxane with a raw material having a structure represented by the following chemical structural formula (4), He is used as an inert gas, and the volume ratio of cyclic organic siloxane to He is changed. Shows the cyclic organosiloxane partial pressure dependence of the properties of the film formed by Is: It can be seen that the higher the raw material partial pressure, the lower the relative dielectric constant k and the refractive index n.
  • Table 1 shows the results obtained by measuring the film composition by RB SZHF (Rutherford Backscattering Spectrometry / Hydrogen Forward Scattering Spectrometry). It can be seen that a film having a lower relative dielectric constant k is obtained as the density of the film is lower and the composition is closer to the raw material composition.
  • Fig. 2 shows the spectrum of Raman spectroscopic analysis
  • Fig. 3 shows the results of relative comparison of each bond strength. It can be seen that the lower the relative dielectric constant k, the more CH groups, C 1 C 1 C groups, and the closer to the raw material structure.
  • Fig. 4 shows the results of evaluating the adhesion of the film obtained using the m-ELT (modified Edge Liftoff Test) test. It can be seen that the adhesion of the film improves as the relative dielectric constant k increases.
  • Figure 5 shows the relationship between the raw material partial pressure at 230 ° C, the shower head self-bias (V dc), and the relative dielectric constant k. It can be seen that the higher the raw material partial pressure, the lower V d c and the specific dielectric constant k. As shown in the upper right of Fig. 5, the higher the raw material partial pressure, the easier it is for the generated electrons to collide with the raw material molecules, so the mean free path of electrons becomes shorter and the electron temperature is considered to have decreased. As the electron temperature is lower, the decomposition of the raw material is suppressed, and as a result, it is considered that a film having a low relative dielectric constant k was obtained.
  • the raw material partial pressure can be controlled by changing the volume ratio of the cyclic organosiloxane raw material gas to the inert gas, and the film can be stably formed.
  • the film can be stably formed.
  • a large raw material partial pressure can be obtained by changing the volume ratio of the cyclic organosiloxane and the inert gas. Fine adjustment can be performed as appropriate in consideration of the uniformity of the film thickness within the wafer surface.
  • the cyclic organosiloxane raw material preferably has a three-membered ring structure composed of Si 1 O, and has a good structure represented by the following chemical structural formula (1), and R 1 and R 2 are preferably any of a methyl group, an ethyl group, a propyl group, an isopropyl group, a vinyl group, and a aryl group.
  • the organic siloxane is preferably a structure represented by the following chemical structural formula (2) to the following chemical structural formula (4).
  • the film By having such a three-membered ring structure composed of Si 1 O in the film, the film has a lower density, and the relative permittivity of the film can be reduced.
  • the side chain contains an unsaturated bond, the addition reaction is promoted, the film formation rate is improved, and the network-like structure is increased.
  • a porous film having a network structure can be formed.
  • the inert gas is preferably at least one of He, Ne, Ar, Kr, Xe, and Rn.
  • the change in partial pressure of the cyclic organosiloxane during plasma excitation include, for example, (i) a step of exciting the plasma, and (ii) a step of maintaining the plasma, and the partial pressure of the organosiloxane is It is higher in the step (ii) maintaining the plasma than the step (i) exciting the plasma, thereby forming a layer having high adhesion in the lower layer portion of the porous insulating film and ensuring adhesion with the lower layer. It becomes like this.
  • the method for forming a porous insulating film includes: (ii) a step of maintaining plasma; and (iii) a step of terminating plasma.
  • the organic siloxane partial pressure is higher in the step (ii) of maintaining the plasma than in the step of (iii) terminating the plasma, thereby forming a layer having high adhesion on the upper layer of the porous insulating film. It will be possible to secure the adhesion with.
  • the organic siloxane has a partial pressure higher than that of the other steps, so that a layer having high adhesion is formed on the upper and lower layers of the porous insulating film. It will be possible to form and secure adhesion.
  • the volume ratio of the organosiloxane to the inert gas is preferably 0.1 or more in at least the step of maintaining the (ii) plasma. Further, it is preferable that a volume ratio of the organic siloxane to the inert gas is less than 0.1 in at least the step of (i) exciting the plasma or the step of terminating the plasma (iiii).
  • the partial pressure of the organic siloxane is preferably controlled by changing the flow rate of the inert gas.
  • the partial pressure of the organosiloxane Is preferably controlled by supplying an additive gas to the reaction chamber.
  • the additive gas for example, at least one of methanol, ethanol, propanol, and isopropanol is preferable. Since these act as oxidants, they increase the growth rate of the insulating film and stabilize the plasma.
  • the additive gas is preferably composed of at least one of o 2 and CO 2 , for example.
  • the additive gas is preferably composed of at least one of N 2 0, H 2 0, and Si H 4 , for example.
  • the additive gas is preferably at least one of ethylene, acetylene, cyclohexane, benzene, trimethylbenzene, and naphthalene, for example.
  • He is used as the carrier gas
  • Ar, Ne, Xe, Kr, R ⁇ , etc. can be used as the inert gas.
  • - - As a method of further improving the adhesion, for example, in synchronization with the change in the volume ratio of the organosiloxane and the inert gas, is possible to change the power applied to vary the power applied preferably 9
  • the plasma electric power in the process of maintaining the (ii) plasma is lower than that in the other steps.
  • low frequency power is applied to the substrate side at least in the step of (i) exciting the plasma or the step of terminating the (i ⁇ i) plasma.
  • An apparatus for manufacturing a semiconductor device of the present invention that solves the above-described problems is a program that changes the volume ratio of organic siloxane to inert gas during film formation so that the partial pressure in the reaction chamber of the organosiloxane changes.
  • a microcomputer Provided with a microcomputer.
  • a method of manufacturing a semiconductor device includes a semiconductor substrate or a semiconductor.
  • Semiconductor having at least one circuit element formed in a layer, and a multi-layer wiring structure formed on the semiconductor substrate or on the semiconductor layer in a state of being electrically connected to the at least one circuit element
  • a method for manufacturing a semiconductor device having a multi-layer wiring in which a plurality of unit wiring structures having a plurality of unit wiring structures each having a wiring groove and a via plug formed by filling a metal wiring into a wiring groove and a via hole formed in an insulating film are stacked.
  • An organic siloxane and an inert gas are supplied to a reaction chamber, the insulating film is formed by a plasma vapor deposition method, and a volume ratio of the organic siloxane and the inert gas supplied during film formation is changed.
  • the lower adhesion layer of the wiring interlayer insulating film Formed, it forms the shape of the wiring interlayer insulating film in the step of maintaining a plasma, and forming an upper contact layer wiring interlayer insulating film in the step of terminating the plasma.
  • a method of manufacturing a semiconductor device of the present invention that solves the above problems includes: at least one circuit element formed on a semiconductor substrate or a semiconductor layer; and the semiconductor substrate in a state of being electrically connected to the at least one circuit element.
  • a semiconductor device having a multi-layer wiring structure formed on or on the semiconductor layer a wiring having a wiring groove formed in an insulating film and a via hole filled with metal wiring and a unit wiring having a connection plug
  • the method for manufacturing a semiconductor device having a multi-layer wiring in which a plurality of structures are stacked the method includes a step of forming a via interlayer insulating film, a step of forming a wiring layer insulating film, and a step of forming a hard mask film, At least organic siloxane and an inert gas are supplied to the reaction chamber, the insulating film is formed by plasma vapor deposition, and the organic system supplied during film formation is formed.
  • the partial pressure of the organosiloxane in the reaction chamber is changed, and the via interlayer insulating film is formed in the step of exciting the plasma to maintain the plasma.
  • the wiring interlayer insulating film is formed.
  • the hard mask film is formed in the step of terminating plasma.
  • the semiconductor device of the present invention that solves the above problems includes at least an organic siloxane raw material and A semiconductor device having an insulating film formed by a plasma vapor deposition method in which an inert gas is supplied to a reaction chamber, wherein the volume ratio of the organic siloxane raw material and the inert gas is changed during film formation.
  • a semiconductor device comprising the porous insulating film formed by partial pressure control.
  • the porous insulating film is an insulating film including a cyclic organosiloxane structure containing at least silicon, oxygen, hydrogen, and carbon as constituent elements, and at least one of an upper layer and a lower layer
  • the film density in the vicinity of the interface is larger than the inside of the film and continuously changes.
  • the amount of carbon in the vicinity of at least one of the upper layer and the lower layer of the porous insulating film is smaller than the inside of the film and continuously changes.
  • the hydrogen content in the vicinity of at least one of the upper layer and the lower layer of the porous insulating film is smaller than the inside of the film and continuously changes. It is characterized by.
  • the insulating film is composed of a wiring interlayer insulating film and a via interlayer insulating film, and both the wiring interlayer insulating film and the via interlayer insulating film are at least a silicon, oxygen
  • the wiring interlayer insulating film contains carbon and hydrogen, and the amount of oxygen in the wiring interlayer insulating film is smaller than that of the via interlayer insulating film.
  • the insulating film is composed of a wiring interlayer insulating film and a via interlayer insulating film, and both the wiring interlayer insulating film and the via interlayer insulating film are at least silicon, oxygen
  • the wiring interlayer insulating film contains carbon and hydrogen, and the wiring interlayer insulating film has a carbon content greater than that of the via interlayer insulating film.
  • the insulating film includes a wiring interlayer insulating film and a via interlayer insulating film, and both of the wiring interlayer insulating film and the via interlayer insulating film are at least silicon, oxygen Carbon and hydrogen are included, and the density of the wiring interlayer insulating film is lower than that of the via interlayer insulating film.
  • the insulating film has a wiring interlayer insulating film and a via interlayer insulating film, and the via interlayer insulating film is made of a Si OCH film.
  • the semiconductor device according to the present invention is characterized in that the insulating film has a wiring interlayer insulating film, and a hard mask film made of a Si OCH film is provided above the wiring interlayer insulating film.
  • the lower dielectric constant and the higher adhesion of the interlayer insulating film can be achieved at the same time, and the plasma damage to the lower layer device is reduced. This makes it possible to form LSIs with high speed and low power consumption.
  • Figure 1 shows the cyclic organic siloxane partial pressure of relative permittivity k and refractive index n of a sample prepared using a raw material having the structure represented by the chemical structural formula (4) as the cyclic organosiloxane and He as the inert carrier gas. It is a figure which shows dependency.
  • Fig. 2 is a diagram showing the spectrum of the sample having the characteristics surrounded by circles in Fig. 1 by Raman spectroscopic analysis.
  • Fig. 3 is a diagram showing the results of relative comparison of the bond strengths of the sample with the characteristics surrounded by circles in Fig. 1.
  • FIG. 4 shows the results of evaluating the film adhesion of the sample with the characteristics enclosed in circles in Fig. 1 and the reference sample using other raw materials using the m-ELT test.
  • FIG. 5 is a graph showing the relationship between the raw material partial pressure, the shower head self-bias (V d c), and the relative dielectric constant.
  • FIG. 6 is a schematic view showing an example of a plasma C VD apparatus that can be used when forming (depositing) a porous insulating film based on the method of the present invention.
  • FIG. 5 is a time chart showing the time variation of the raw material partial pressure and the high frequency (R F) power in the film forming process of the first embodiment.
  • FIG. 8 is a diagram schematically showing a laminated structure of porous insulating films.
  • Fig. 9 is a time chart showing the changes over time in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film formation process (increasing the raw material flow rate).
  • FIG. 10 is a time chart showing the change over time of the raw material flow rate, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film formation process (inert gas flow rate decreases).
  • Figure 11 is a time chart showing changes in the flow rate of raw material supplied to the reaction chamber, inert gas flow rate, R “power, and reaction chamber pressure in the film formation process. ).
  • Fig. 12 is a time chart showing the change over time of the raw material flow rate, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film formation process (the raw material flow rate increases, the inert gas flow rate decreases Increased reaction chamber pressure).
  • Fig. 13 is a time chart showing the time variation of the raw material partial pressure and RF power in the film forming process of the second embodiment.
  • Figure 14 shows the RF power dependence of the relative permittivity k and refractive index n of a film formed using a raw material with the structure shown in chemical structural formula (4) as the cyclic organosiloxane and He as the inert carrier gas.
  • FIG. 14 shows the RF power dependence of the relative permittivity k and refractive index n of a film formed using a raw material with the structure shown in chemical structural formula (4) as the cyclic organosiloxane and He as the inert carrier gas.
  • FIG. 15 is a time chart showing changes over time in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of Embodiment 3.
  • Figure 16 shows the dependence of the relative permittivity k and refractive index n on the substrate-side power of the film formed by using the raw material having the structure shown in chemical structural formula (4) as the cyclic organosiloxane and using He as the inert carrier gas. It is a figure which shows sex.
  • FIG. 17 is a time chart showing changes over time in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of the fourth embodiment.
  • Figure 18 shows the deposition rate and in-plane distribution of N 2 0 for a film formed using a raw material with the structure shown in chemical structural formula (4) as the cyclic organosiloxane and He as the inert carrier gas. It is a figure which shows flow volume dependency.
  • FIG. 19 is a time chart showing temporal changes in the raw material partial pressure, N 20 gas flow rate, and RF power in the film forming process of the fifth embodiment.
  • FIG. 20 is a time chart showing the change over time in the flow rate of the raw material supplied to the reaction chamber, the inert gas flow rate, the RF power, the additive gas flow rate, and the reaction chamber pressure in the film forming step of Embodiment 5.
  • FIG. 21 (a), (b), (c), and (d) are diagrams showing a manufacturing process of a multilayer wiring of a semiconductor device using the porous insulating film forming method of the present invention.
  • FIGS. 22 (a), (b) and (c) are diagrams showing examples of the structure of a dual damascene wiring formed by using the porous insulating film forming method of the present invention.
  • FIGS. 23 (a), 23) and 23) are diagrams showing another example of a structure of a dual damascene wiring formed by using the porous insulating film forming method of the present invention.
  • FIGS. 24 (a), (b) and (c) are diagrams showing still another example of the structure of the dual damascene wiring formed by using the porous insulating film forming method of the present invention.
  • FIG. 25 is a schematic diagram illustrating an example of a main part of a gas supply unit when forming a porous insulating film.
  • FIG. 26 is a time chart showing temporal changes in the raw material flow rate, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of Example 1.
  • FIG. 27 is a time chart showing temporal changes in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of Example 2.
  • FIG. 28 is a diagram showing adhesion measurement results of Example 1 and Example 2.
  • FIG. FIG. 29 is a time chart showing changes over time in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of Example 3.
  • FIG. 30 is a time chart showing changes over time in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of Example 4.
  • FIG. 31 is a time chart showing changes over time in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of Example 5.
  • FIG. 32 is a time chart showing changes over time in the flow rate of raw material, inert gas flow rate, RF power, and reaction chamber pressure supplied to the reaction chamber in the film forming process of Example 6.
  • Example 33 shows a time chart and a time chart showing changes in the flow rate of the raw material supplied to the reaction chamber, the inert gas flow rate, the RF power, and the reaction chamber pressure in the film forming process of Example 7. It is a figure which shows the outline of a wiring structure.
  • FIG. 34 is a time chart showing the change over time of the raw material flow rate, inert gas flow rate, RF power, and rapid response chamber pressure supplied to the reaction chamber in the film forming process of Example 8, and the wiring structure to be formed. It is a figure which shows an outline.
  • FIG. 35 is a diagram showing an example of a wiring structure in which the porous insulating film formed according to the present invention is used for multilayer wiring on a semiconductor substrate on which a semiconductor element is formed. Explanation of symbols
  • a low dielectric constant insulating film refers to an insulating film having a relative dielectric constant lower than that of a silicon oxide film (relative dielectric constant 4.2).
  • the low dielectric constant insulating film is used, for example, as a film (interlayer insulating film) that insulates and isolates wiring materials, and is used for the purpose of reducing the capacitance between multilayer wirings that connect semiconductor elements.
  • the low dielectric constant insulating film includes what is called a porous insulating film.
  • porous insulating film for example, a silicon oxide film is made porous to reduce the relative permittivity
  • an HSQ (Hydrogen Si Isesquioxane) film or Si OCH, S i OC (for example, Black Diamond (trademark, manufactured by Applied Material), CORA L (trademark, manufactured by Novel I us Syst s), Aurora (trademark, ASM International (ASM) international), etc.) are made porous to reduce the relative dielectric constant.
  • HSQ Hydrophili Dioxide
  • Si OCH for example, Black Diamond (trademark, manufactured by Applied Material), CORA L (trademark, manufactured by Novel I us Syst s), Aurora (trademark, ASM International (ASM) international), etc.) are made porous to reduce the relative dielectric constant.
  • the plasma vapor deposition method is, for example, a method in which gaseous raw materials are continuously supplied to a reaction chamber under reduced pressure, molecules are excited by plasma energy, and the substrate is subjected to gas phase reaction or substrate surface reaction. This is a technique for forming a continuous film on top.
  • During film formation refers to a process from when the wafer is supplied to the reaction chamber and the formation of the insulating film on the substrate is started until the formation of the insulating film is completed. Meanwhile, the formation of the insulating film does not necessarily have to be continuous, and may include a step in which the insulating film is not formed. good.
  • the m—ELT test is an abbreviation of modified Edge Liftoff Test, and is a test performed as follows. Also, apply an epoxy layer to the sample, cure it at about 120 ° Q, and then cool the sample. A peeling force is applied to the end face of each layer of the sample due to the residual stress of the epoxy layer generated by cooling, and the peeling point is detected by image processing and the temperature at that time is recorded. Since the residual stress value of the epoxy layer can be found from the temperature at the time of peeling, it is assumed that the energy released during peeling is almost equal to the elastic energy stored in the epoxy layer, and the stress strength applied to the test thin film (peeling strength) Calculate It can be judged that the larger the value, the better the adhesion.
  • Damascene wiring is formed by embedding a metal wiring material in a groove in a pre-formed interlayer insulating film and removing excess metal other than in the groove by, for example, CMP (Chemical Mechanical Polishing). Refers to embedded wiring.
  • CMP Chemical Mechanical Polishing
  • a wiring structure in which the upper surface of the Cu wiring is covered with an insulating barrier film is generally used.
  • the metal wiring material is a wiring material mainly composed of Cu.
  • metal elements other than Cu may be included in the member made of Cu, and metal elements other than Cu are formed on the upper surface or side surface of Cu. May be.
  • the CMP method is a method for flattening the unevenness of the wafer surface that occurs during the multilayer wiring formation process by bringing the polishing liquid into contact with a rotating polishing pad while flowing the polishing liquid over the wafer surface and polishing it.
  • the damascene method it is used to obtain a flat wiring surface by removing excess metal after embedding metal in wiring grooves or via holes.
  • the barrier metal refers to a conductive film having a barrier property that covers the side and bottom surfaces of the wiring in order to prevent the metal elements constituting the wiring from diffusing into the interlayer insulating film or the lower layer.
  • the wiring is made of a metal element whose main component is Cu, tantalum (T a), tantalum nitride (T a N), titanium nitride ( ⁇ ⁇ ⁇ ), tungsten carbonitride (WCN), etc.
  • a high-melting-point metal or nitride thereof, or a laminated film thereof is used.
  • Insulating barrier film is an insulating film that is formed on the upper surface of Cu wiring and has the function of preventing Cu oxidation and diffusion of Cu into the insulating film, and also serves as an etching stop layer during processing. . Since it is formed on the C ui ⁇ line, it is often called a capping-dielectric (CAP).
  • CAP capping-dielectric
  • Si C film, a Si CN film, an S film, and the like are used.
  • a semiconductor substrate is a substrate on which a semiconductor device is configured. It includes not only single crystal silicon substrates but also substrates such as SO I (Si I icon on Insulator) substrates and TFT (Thin fi Imtransistor) liquid crystal manufacturing substrates.
  • SO I Si I icon on Insulator
  • TFT Thin fi Imtransistor
  • a hard mask refers to an insulating film that serves as a protective layer when it is difficult to perform CMP directly due to a decrease in strength due to the lower dielectric constant of the interlayer insulating film.
  • a passivation film refers to a film that is formed in the uppermost layer of a semiconductor element and serves to protect the semiconductor element from moisture from the outside.
  • a silicon oxynitride film (SiON) formed by a plasma CVD method, a polyimide film, or the like is used.
  • the PVD (Physical Vapor Deposition) method is a film deposition technique in which ions generated in plasma collide with a cathode material called a target, and target atoms (sputtering phenomenon) that have come out are deposited on the wafer.
  • a normal sputtering method may be used.
  • the long throw sputtering method is a collimated sputtering method, It is also possible to use a sputtering method with high directivity, such as a knitted sputtering method.
  • the metal film can be used as the alloy film by previously containing a metal other than the main component in the metal target below the solid solubility limit. In the present invention, it can be used mainly when forming a Cu seed layer or a barrier metal layer when forming a damascene Cu wiring.
  • T DDB (Time Dependent Dielectric Breakdown) life is a method of predicting the time until dielectric breakdown by accelerated testing.
  • a comb-shaped TEG Teest Element Group
  • temperature for example, '1 25 ° C
  • a porous insulating film suitable as an interlayer insulating film is prepared by supplying at least a cyclic organic siloxane raw material to a reaction chamber and forming an insulating film by plasma vapor deposition.
  • a laminated insulating film structure can be formed, and the adhesion can be improved while reducing the relative dielectric constant.
  • FIG. 6 is a schematic view showing an example of a plasma C VD apparatus that can be used in forming (depositing) a porous insulating film based on the method of the present invention.
  • the plasma C VD apparatus 50 shown in the figure includes a reaction chamber 10, a gas supply unit 20, a vacuum pump 30, and a high frequency (R F) power supply 40.
  • the gas supply unit 20 is connected to the reaction chamber 10 by a gas supply pipe 22, and the vacuum pump 30 is connected by a gas discharge pipe 36 having a valve 3 2 and a cooling trap 3 4 disposed in the middle.
  • the high-frequency power source 40 is connected to the reaction chamber 10 by a high-frequency cable 44 having a matching box 42 disposed in the middle.
  • a film-forming member 1 such as a semiconductor substrate is held and heated, and a substrate heating unit 3 for heating and a gas supply pipe 22 connected to one end of the gas supply pipe 22 serve as a gas ejection unit.
  • a ground wire 7 is connected to the substrate heating unit 3, and a high-frequency cable 44 is connected to the shower head 5. Therefore, raw gas and the like are supplied from the gas supply unit 20 to the shower head 5 through the gas supply pipe 22 2, and the high-frequency power generated by the high-frequency power source 40 is supplied to the middle of the high-frequency cable 44.
  • the gas in the space between the substrate heating unit 3 and the shower head 5 is turned into plasma by supplying the shower head 5 with a predetermined frequency by the matching box 4 2 arranged in Can be made.
  • the gas supply unit 20 includes a number of source gas supply tanks corresponding to the number of types of cyclic organosiloxane source gas used, a number of additive gas supply tanks corresponding to the number of types of compound material (added gas) used, and carrier gas. It is equipped with a gas supply tank (hereinafter referred to as a “gas supply tank”) for use or inert gas, and a mixer 19 for mixing the gas supplied from each tank.
  • FIG. 6 shows one cyclic organosiloxane raw material gas supply tank 11, one additive gas supply tank 1 3, and one inert gas supply tank 15.
  • Cyclic organosiloxane raw material gas supply tank 1 1 is connected to mixer 1 9 via pipe 1 2
  • additive gas supply tank 1 3 is connected to mixer 1 9 via pipe 1 4, and inert gas supply Tank 15 is connected to mixer 19 by piping 16.
  • gas flow controllers 1 8 located between the two knobs 1 8 a, 1 8 b and the valves 1 8 a, 1 8 b, respectively and a gas flow rate control unit 18 provided with c.
  • the gas supply pipe 2 2 is connected with a cleaning gas supply pipe 28 having a flow rate controller 2 4 and a valve 2 6 disposed along the way, and the valve 3 2 and the cooling in the gas discharge pipe 3 6 are connected.
  • a waste liquid pipe 3 8 is branched from the trap 3 4.
  • heaters not shown around the pipes 12, 14, and 16 in the gas supply section 20 and around the gas supply pipe 22. It is preferable to heat these pipes 1 2, 1 4, 1 6 or the gas supply pipe 2 2. Similarly, it is preferable to provide a heater (not shown) around the reaction chamber 10 to heat the reaction chamber 10.
  • a deposition target 1 such as a semiconductor substrate is placed on the substrate heating unit 3, and the valve 3 2 is in a variable state.
  • the vacuum pump 30 is operated to lower the initial vacuum in the reaction chamber 10 to several Torr. Water in the gas discharged from the reaction chamber 10 is removed by the cooling trap 3 4.
  • the raw material gas gaseous cyclic organic siloxane gas
  • additive gas additive gas
  • inert gas carrier gas
  • the flow rate of each gas is controlled by the corresponding flow rate control unit 18, and the mixed gas having a predetermined composition is supplied to the reaction chamber 10 by the mixer 19.
  • the partial pressure of the source gas in the reaction chamber 10 is preferably selected as appropriate within a range of about 0.1 to 3 Torr.
  • the atmospheric pressure in the reaction chamber 10 during film formation is preferably set within a range of about 1 to 6 Torr by controlling the operation of the vacuum pump 30.
  • the partial pressure of the raw material is at least 0.3 Torr or less.
  • the carrier gas and the inert gas are preferably any one of He, Ne, Ar, Kr, Xe, and Rn, and a mixed gas thereof may be used.
  • inert gas when supplied to the reaction chamber, they are collectively described as inert gas.
  • He may be supplied as a carrier gas via a vaporizer to the reaction chamber
  • Ar may be supplied as an inert gas to the reaction chamber via a separate piping.
  • the surface temperature of the film-forming member 1 during film formation should be appropriately set within the range of ⁇ 100 to 400 ° C by heating the non-film-forming member 1 with the substrate heating unit 3 In particular, 20 ° C. to 3500 ° C. is preferable.
  • the molecules of the cyclic organosiloxane raw material which is the raw material gas
  • the molecules of the cyclic organosiloxane raw material are excited by plasma and reach the surface of the film forming member 1 in an activated state, where the porous material is porous.
  • An insulating film is formed.
  • the porous insulating film has a group having an unsaturated bond
  • the molecules of the organic silicon compound activated by the plasma reach the surface of the deposition target member 1 and reach from the substrate heating unit 3. Furthermore, since the thermal energy is received, the unsaturated bond in the above group is opened, the thermal polymerization reaction proceeds between the molecules, and the porous insulating film grows.
  • Figure 7 shows the changes over time in the raw material partial pressure and high frequency (RF) power during the film formation process.
  • RF radio frequency
  • the raw material partial pressure is changed to a high raw material partial pressure, and the plasma is maintained according to the desired film thickness of the insulating film (this process is referred to as “plasma maintaining process”).
  • plasma maintaining process the plasma is maintained according to the desired film thickness of the insulating film.
  • plasma termination process the process is referred to as “plasma termination process”.
  • a method of increasing the raw material partial pressure a method of increasing the flow rate of the raw material supplied to the reaction chamber (Fig. 9), a method of decreasing the flow rate of the inert gas supplied to the reaction chamber (Fig. 10), etc. These methods can be used, or a method combining them (Fig. 11) may be used. Further, the pressure in the reaction chamber may be changed at the same time as long as the film thickness uniformity within the wafer surface is maintained (FIG. 12).
  • NF 3 nitrogen trifluoride
  • SF 6 sulfur hexafluoride
  • CF 4 tetrafluoromethane
  • C 2 F 6 hexafluoroethane
  • the cleaning gas is supplied to the reaction chamber 10 through the cleaning gas supply pipe 28.
  • the reaction chamber 10 is cleaned by applying high-frequency power between the shower head 5 and the substrate heating unit 3 to induce plasma. It is also effective to use a cleaning gas that has been in a plasma state using remote plasma or the like.
  • a porous insulating film suitable as an interlayer insulating film is formed by supplying at least a cyclic organic siloxane raw material to a reaction chamber and forming an insulating film by plasma vapor deposition.
  • Figure 13 shows the time dependency of the raw material partial pressure and RF power in the film formation process.
  • RF power is applied and excited.
  • plasma is continuously excited for about 1 to 30 seconds (this process is called “plasma excitation process” or “plasma generation process”).
  • the additive gas preferably include at least one of o 2 , co 2 , methanol, ethanol, propanol, and isopropanol.
  • o 2 , co 2 , methanol, ethanol, propanol, and isopropanol for example, when such a gas is introduced, in addition to the change in the raw material partial pressure due to the addition, the oxidation of the hydrocarbon component by the reaction of oxygen is promoted, so there is less hydrocarbon component. A film is obtained.
  • the material partial pressure is changed to a high material partial pressure, and the plasma is maintained according to the desired film thickness of the insulating film (this process is referred to as “plasma maintenance process”).
  • plasma maintenance process the plasma maintenance process.
  • the raw material partial pressure is changed to a low raw material partial pressure, and after a while, the application of RF power is stopped (this process is referred to as “plasma termination process”).
  • plasma termination process this process is referred to as “plasma termination process”.
  • a porous insulating film having a structure as shown in FIG. 8 can be obtained by using such a process of mixing an additive gas and a film forming process in which the raw material partial pressure is changed.
  • a porous insulating film suitable as an interlayer insulating film is prepared by supplying at least a cyclic organic siloxane raw material to a reaction chamber and forming an insulating film by plasma vapor deposition. By controlling the pressure, it is possible to form a laminated insulating film structure having excellent adhesion while maintaining a low dielectric constant.
  • Embodiment 3 in which a porous insulating film is formed by changing the applied power during plasma excitation in addition to the change in the raw material partial pressure will be described.
  • Figure 14 shows the RF power dependence when a raw material having the structure represented by the chemical structural formula (4) is used as the cyclic organosiloxane and He is used as the inert carrier gas.
  • the substrate temperature was 35 ° C.
  • the He flow rate was 100 ° sccm
  • the raw material flow rate was 65 sccm.
  • the raw material partial pressure is changed to a high raw material partial pressure, and the plasma is maintained according to the desired film thickness of the insulating film (this process is referred to as “plasma maintaining process”).
  • the RF power applied to the shower head is preferably smaller than that in the step of exciting the plasma. By reducing the RF power, it is possible to further suppress the destruction of the raw material structure and keep the relative dielectric constant small.
  • the RF power to be applied is preferably larger than the RF power in the step of maintaining the plasma.
  • Embodiment 4 in which a porous insulating film having a laminated structure is formed by applying low frequency power to a substrate in addition to a change in the raw material partial pressure will be described.
  • Fig. 16 shows the substrate-side power dependency when a raw material having the structure represented by the chemical structural formula (4) is used as the cyclic organosiloxane and He is used as the inert carrier gas.
  • Substrate temperature is 3500 ° C
  • He flow is 5 0 0 sccm
  • Raw material flow is 6 5 sccm.
  • the RF power to the showerhead was 13.5 MHz 90 W and the low frequency power was 4200 kHz. It can be seen that the higher the low-frequency power on the substrate side, the higher the relative dielectric constant k and the refractive index n. This is thought to be because hydrocarbon components were desorbed due to bombardment of ions in the plasma onto the substrate due to low frequency power. Using this, in accordance with the change of the raw material partial pressure by changing the base-side low-frequency power, by full I This 7 capable of performing a more precise control of the resulting porous membrane.
  • Figure 17 shows the changes in the raw material partial pressure and RF power during the film formation process.
  • RF power is applied to excite the plasma.
  • plasma is continuously excited for about 1 to 30 seconds (this process is referred to as “plasma excitation process” or “plasma generation process”).
  • plasma excitation process or “plasma generation process”.
  • a layer having excellent adhesion can be formed by simultaneously applying low-frequency power to the substrate side.
  • the raw material partial pressure is changed to a high raw material partial pressure, and the plasma is maintained according to the desired film thickness of the insulating film (this process is referred to as “plasma maintaining process”).
  • plasma maintaining process the application of the low frequency power applied to the substrate side is stopped. This suppresses the destruction of the raw material structure and keeps the relative dielectric constant small.
  • plasma termination process a low-frequency power is applied again to the substrate side, and a layer with less hydrocarbon components having excellent adhesion can be formed.
  • a porous insulating film having a structure as shown in FIG. 8 can be obtained by changing the low frequency power applied to the substrate side and using the film forming process in which the raw material partial pressure is changed. become.
  • Fig. 18 shows the raw material of the structure represented by the chemical structural formula (4) as cyclic organosiloxane. It shows the dependence of N 2 O addition flow rate when He is used as the inert carrier gas.
  • the substrate temperature was 350 ° C
  • the He flow rate was 500 sccm
  • the raw material flow rate was 65 sccm.
  • the RF power to the showerhead was 1 3. MH z 90W. It can be seen that as N 2 0 is added, the deposition rate (Depo. Rate) increases, and the in-plane thickness distribution (1 ⁇ %) improves.
  • This is Rukoto is added New 2 Omicron in the plasma, the number of electrons generated is considered to be due to an increase. At this time, it has been confirmed that there is no change in the relative dielectric constant of the film and the film formation rate is improved. By utilizing this, adding 2 to the change in the raw material partial pressure makes it possible to perform highly accurate control of the resulting porous membrane.
  • Figure 19 shows the changes in the raw material partial pressure and the 20 flow rate during the film formation process.
  • RF power is applied to excite the plasma (this process is called “plasma excitation process” or “plasma generation process”).
  • the raw material partial pressure can be kept low, and a layer having excellent adhesion can be formed.
  • the raw material partial pressure is changed to a high raw material partial pressure, and the plasma is maintained according to the desired film thickness of the insulating film (this process is referred to as “plasma maintaining process”).
  • plasma maintaining process it becomes possible to improve the deposition rate by starting the addition of New 2 0 at the same time.
  • the application of RF power is stopped (this process is called “plasma termination process”).
  • plasma termination process the application of RF power is stopped.
  • the thickness of the adhesion layer can be controlled with high accuracy while improving the film formation rate. In this way, a porous insulating film having a structure as shown in FIG. 8 can be obtained.
  • Si H 4 or the like can be used in addition to N 2 0.
  • any one of ethylene, acetylene, benzene, and trimethylbenzene containing an unsaturated hydrocarbon group may be used. Since these undergo an addition reaction by protons in the plasma, an increase in the growth rate can be achieved. (Embodiment 6)
  • FIG. 21 (a) A wiring structure when the porous insulating film having a laminated structure formed in the present invention is used for multilayer wiring on a semiconductor substrate on which a semiconductor element is formed will be described in detail.
  • a metal wiring material 2 1 O a and an insulating barrier film 21 1 are stacked on a semiconductor substrate (not shown) on which a semiconductor element is formed, and a via layer is formed thereon.
  • An insulating film 21 2 and a wiring interlayer insulating film 21 3 are formed.
  • the metal wiring material 2 1 0 a is mainly composed of Cu, and in order to improve the reliability of the metal K wire material 2 10 0 a, a metal element other than Cu may be included in the member made of Cu. Metal elements other than Cu may be formed on the upper surface or side of Cu.
  • the insulating barrier film 211 is made of Si N, Si CN, S C film, etc., and has a film thickness of 200 to 500 A, and is formed by the plasma C VD method.
  • the via interlayer insulating film 21 2 preferably has a film thickness of about 1000 to 3000 mm and a relative dielectric constant of 3.0 or less.
  • a porous insulating film containing at least silicon, oxygen, carbon, and hydrogen formed in the present invention may be used.
  • HSQ Hydrophilicity Q membrane
  • MS Q Metal Si Isesquioxane membrane
  • JSR—LKD Trademark, manufactured by JSR
  • a LCAP trademark, manufactured by Asahi Kasei Kogyo
  • NCS trademark, manufactured by Fujitsu
  • IPS trademark, manufactured by Catalytic Chemical Industry
  • HOS P trademark, Honeywell
  • Organic polymer membranes eg, S ⁇ L ⁇ (Dow Chemical), Flare (trademark, Honeywell Electronic Materials)
  • S i OCH, S i OC e.g.
  • Black Diamond (Trademark, Applied Materials (Applied Material), CORA L (Trademark, Novellus Systems), Aurora ULK (Trademark, ASM International), Orion (Trademark, Trikon Technologies) ), Etc.), or an insulating thin film with an increased organic content thereof, a film in which any one of them is laminated, or a film in which the composition or density of any of these films is changed in the film thickness direction.
  • Etc. can be cited as typical examples.
  • the wiring interlayer insulating film 213 is a porous insulating film formed by the present invention and containing at least silicon, oxygen, carbon and hydrogen.
  • the film thickness should be about 500-2000A.
  • the porous insulating film has a laminated structure with a layer having excellent adhesion by changing the raw material partial pressure during plasma excitation.
  • a dual damascene groove 214 is formed by patterning using a photoresist and a dry etching.
  • the dry etching method for the porous insulating film at this time will be described in detail.
  • a mixture of tetrafluorocarbon (CF 4 ), argon (A r) and nitrogen (N 2 ) at an arbitrary ratio is used as an etching gas, and etching is performed using a parallel plate type etching apparatus. It can be performed. Subsequently, the photoresist remaining after the etching is removed by O 2 ashing. At this time, since the porous insulating film is vulnerable to oxygen plasma, it is not preferable to directly expose it to O 2 ashing.
  • the substrate temperature may be heated to about 150 to 250 ° C. in order to improve the ashing speed.
  • metal wiring material 2 10 b and barrier metal 21 5 are embedded in the dual damascene trench, and as shown in Fig. 21 (d), surplus by the CMP method is performed. Wiring is removed and dual damascene wiring is formed.
  • the rear metal film 215 can be formed by sputtering, CV D, or ALCVD (Atomic Layer Chemical Vapor Deposition).
  • the metal wiring material 21 O b can be formed by sputtering using a Cu target, CVD, or electrolytic plating using a Cu film formed by these methods as an electrode. it can. It is also effective to select and add at least one of aluminum, tin, titanium, tungsten silver, zirconium, indium, and magnesium as the metal element other than the main component. It is also effective to insert a metal other than Cu, such as tungsten (W) or a compound such as CoWP, as an adhesion layer or between the Cu wiring and the insulating barrier film.
  • tungsten (W) or a compound such as CoWP as an adhesion layer or between the Cu wiring and the insulating barrier film.
  • the multilayer wiring formed in this way has a low dielectric constant between the wirings because of the introduction of a porous insulating film, and also has a laminated insulating film structure, so the package after the multilayer wiring is formed. Excellent strength against ging and reliability.
  • FIG. 1 An example of the structure of the dual damascene wiring formed in this way is shown in FIG.
  • the lower layer metal wiring material is composed of TaZT a N barrier metal 2 15 a and Cu A I wiring 21 0 a.
  • the C u A I wiring 21 0 a contains Cu as the main component and contains A I of 1.2 atm% or less.
  • the upper surface of the lower metal wiring is covered with an insulating barrier film 21 1 a, and here, a Si CN film having a relative dielectric constant of 4.9 formed by a plasma CDV method is used.
  • the via interlayer insulating film 21 2 b formed thereon is made of an S i OCH film such as Aurora—ULK (trademark) or B lack Diamond (trademark) formed by the plasma CVD method. Can be used.
  • the inter-wiring layer insulating film 213 formed thereon is a porous insulating film having a relative dielectric constant of 2.37, which is shown in its formation method in Embodiments 1 to 5 of the present invention. Adhesive layers using raw material partial pressure control are formed in the upper and lower layers. Also on the via interlayer insulating film 21 2 b made of Si OCH manufactured by such a conventional technique, the wiring interlayer insulating film 21 3 according to the present invention By forming the adhesion layer, the adhesion can be further improved.
  • the via interlayer insulating film 21 2 b is formed of a SRO OCH film
  • the volume ratio of the gas used during the formation of the via interlayer insulating film 21 2 b may not be changed.
  • the upper layer wiring material is composed of TaZT aN barrier metal 21 5 b and Cu AI wiring 210 0 b as in the lower layer wiring material.
  • T a / T a N barrier metal is formed by PVD method.
  • C u AI wiring 2 1 0 b contains Cu as the main component and contains AI of 1.2 atm% or less.
  • the upper surface of the upper wiring is covered with an insulating barrier film 21 1 b.
  • an insulating barrier film 2 1 1 b As the insulating barrier film 2 1 1 b, a Si CN film having a relative dielectric constant of 4.9 formed by a plasma CVD method was used.
  • Fig. 22 (b) shows the structure of Fig. 22 (a).
  • the hard mask film 21 6 It is a structure with a inserted.
  • the hard mask film is a silicon oxide film, a silicon carbide film, a silicon carbon nitrogen film, or the like, and preferably has a higher dielectric constant than the wiring interlayer insulating film 213 and excellent mechanical strength.
  • a Si OCH film such as Auroral-ULK (trademark) or BlaakDiamond (trademark) formed by a plasma CVD method may be used.
  • the conventionally used Si OCH film has a silicon-carbon ratio of around 1.
  • the wiring interlayer insulating film 21 3 By making the composition of the upper adhesion layer of the wiring interlayer insulating film 21 3 according to the present invention close to the composition of the conventional Si OCH, the wiring interlayer insulating film 21 3 made of a porous insulating film and the S ⁇ OCH film are more suitably formed. Adhesion with the hard mask film 21 6 a can be improved. The rest of the structure is the same as in Fig. 22 (a), so the explanation is omitted.
  • the hard mask film 216 a When the hard mask film 216 a is provided, the volume ratio of the gas used during the film formation may be changed in the same manner as the insulating film described above. When the film is formed by a film, the volume ratio of the gas used during the formation of the hard mask film 216a need not be changed.
  • FIG. 22 (c) shows a structure in which an etch stop film 2 17 is inserted into the structure of FIG. 22 (b).
  • Etch stop film 21 7 under wiring interlayer insulating film 21 3 Insertion can improve the workability of dual damascene-shaped wiring grooves and via holes.
  • the etch stop film 217 should be changed according to the material to be processed. Insertion of the etch stop film 217 can reduce variations in the wiring groove depth.
  • etch stop film 217 for example, S i 0 2 fl, Si N) i, S i C film, S i CNJ), S i OCA, S i OCHfl, or organic matter thereof At least one of a film containing S, O, a film containing organic substance as a main component, and a film containing organic substance as a main component can be used.
  • FIG. 23 (a) shows an insulating film in which the via interlayer insulating film 21 2 b having the structure of FIG. 22 (a) is formed by utilizing the partial pressure dependency of the cyclic organosiloxane raw material according to the present invention. It is an insulating film composed of layers containing less hydrocarbon components and containing silicon, oxygen, carbon and hydrogen.
  • the via interlayer insulating film 21 2 b preferably has a film thickness of about 1000 to 3000 A and a specific dielectric constant of 3.0 or less.
  • the wiring interlayer insulating film 213 is a porous insulating film formed by the present invention and containing at least silicon, oxygen, carbon, and hydrogen.
  • the via interlayer insulating film 21 2 b and the wiring interlayer insulating film 21 3 is formed continuously.
  • the porous insulating film is sandwiched between layers having excellent adhesion by changing the raw material partial pressure during plasma excitation.
  • Fig. 23 (b) shows the structure of Fig. 23 (a) with a hard mask film 21 6a inserted to protect the surface of the insulating film between wiring layers at 0 l ⁇ 1 ⁇ 1. It is.
  • the hard mask film 2 16 a is a silicon oxide film, a silicon carbide film, a silicon carbon nitrogen film, or the like, and preferably has a higher relative dielectric constant and excellent mechanical strength than the wiring interlayer insulating film 213. Therefore, an Si OCH film with a relative dielectric constant of about 3.0 may be used.
  • FIG. 23 (c) shows a structure in which an etch stop film 217b is inserted into the structure of FIG.
  • Etch stop films include, for example, S i 0 2 film, S ⁇ film, S i C film, S At least one of i CN films can be used.
  • FIG. 24 (a) shows the same structure as FIG. 22 (a), but the via interlayer insulating film 212 contains at least silicon, oxygen, carbon and hydrogen formed in the present invention. It is a porous insulating film.
  • the via interlayer insulating film 212 and the wiring interlayer insulating film 213 are formed continuously.
  • the porous insulating film is sandwiched between layers having excellent adhesion by changing the raw material partial pressure during plasma excitation.
  • the wiring interlayer insulating film 213 is a porous insulating film formed by the present invention and containing at least silicon, oxygen, carbon and hydrogen.
  • the porous insulating film is sandwiched between layers having excellent adhesion by changing the raw material partial pressure during plasma excitation.
  • Fig. 24 (b) shows the structure shown in Fig. 24 (a) with a hard mask film 2 1 6a for protecting the surface of the insulating film between wiring layers inserted during Cu-CMP.
  • a silicon oxide film, a silicon carbide film, a silicon carbon nitrogen film, or the like can be used.
  • the hard mask film 216a preferably has a relative dielectric constant higher than that of the wiring interlayer insulating film 213 and is excellent in mechanical strength. Therefore, an Si OCH film having a relative dielectric constant of about 3.0 may be used.
  • the rest of the structure is the same as in Fig. 22 (a) and will not be described.
  • FIG. 24 (c) shows a structure in which an etch stop film 217 is inserted into the structure of FIG. 24 (b).
  • an etch stop film By inserting an etch stop film, it is possible to improve the workability of the dual damascene wiring trench and via hole.
  • the etch stop film 217 should be changed according to the material to be processed.
  • the insertion of the etch stop film 2 1 7 makes it possible to reduce variations in the wiring groove depth.
  • the etch stop layer may be, for example, S i 0 2 film, S i N film, S i C film, S i CN film, at least one.
  • FIG. 25 shows a gas supply unit that can be suitably used when the cyclic organosiloxane to be used as a raw material gas has a low boiling point and the cyclic organosiloxane is in a liquid resting state when not artificially heated. It is the schematic which shows an example of the principal part.
  • the vaporization control unit VU supplies the feed gas into the feed tank 1 0 8 via the feed tank 1 0 2 containing the liquid cyclic organosiloxane feed (mixed feed) 1 0 0 and the feed gas supply pipe 1 0 4.
  • Pressure feed gas supply device 10 6 a raw material transfer pipe 10 8 inserted into one end of the raw material tank 10 2, and a liquid flow rate control unit 1 1 0 provided in the middle of the raw material transfer pipe 1 0 8 And a vaporization section 1 1 2 disposed on the other end side of the raw material transfer pipe 10 8.
  • the liquid flow control unit 1 1 0 includes two valves 1 1 O a and 1 1 0 b and a liquid flow controller 1 1 O c disposed between the valves 1 1 O a and 1 1 O b. Equipped.
  • the vaporizing section 1 1 2 includes a valve 1 1 2 a provided on the other end side of the raw material transfer pipe 10 8, and a vaporizer 1 1 2 connected to the other end of the raw material transfer pipe 1 0 8. b and.
  • each vaporization control unit VU has a gas supply tank 1 1 4 for carrier gas (hereinafter referred to as “inert gas supply tank 1 1 4”) and a pipe 1 for supplying carrier gas to the vaporizer 1 1 2 1 1 and 6 are provided.
  • inert gas supply tank 1 1 4 a gas supply tank 1 1 4 for carrier gas
  • pipe 1 for supplying carrier gas to the vaporizer 1 1 2 1 1 and 6 are provided.
  • in the middle of piping 1 1 6 are two valves 1 1 8 a and 1 1 8 b and a gas flow controller 1 1 8 c arranged between the valves 1 1 8 a and 1 1 8 b.
  • the provided gas flow rate control unit 1 1 8 is provided.
  • Vaporizing section 1 1 2 mixed raw material 1 00 of the liquid reaches the guide of the vaporizing section 1 1 2 Vaporization is caused by pressure reduction at the inlet and heating by I-ta (not shown) Vaporization control unit
  • the gas generated in the VU is a gas exhaust pipe connected to the vaporizer 1 1 2 1 20 Then, it reaches the mixer 140 through the pipe 1 24 and is mixed with the additive gas and the like.
  • the flow rate of the raw material compound transfer pipe 1 08 on the downstream side of the liquid flow rate controller 1 1 0 c in the liquid flow rate control unit 1 1 0 c is reduced. It is preferable to provide a heater and heat the raw material compound transfer pipe 108. Similarly, in order to prevent each gas from liquefying, it is preferable to provide a heater around each of the gas discharge pipes 120, 152, and the mixer 140 to heat them. ,.
  • the film forming apparatus including the gas supply unit having the above-described configuration the raw material boiling point to be used as the raw material gas is low, and the liquid raw material is used when not heated artificially. It is possible to easily obtain a porous insulating film.
  • the plasma CVD apparatus used a reaction chamber for a 20 Omm wafer
  • the cyclic organic siloxane used a raw material having a structure represented by the chemical structural formula (4).
  • the supply rate was fixed at 65 sccm
  • the inert carrier gas was He
  • the supply amount was varied from 300 to 1500 sccm. He does not necessarily need to be supplied as a carrier gas via a vaporizer, and a method of supplying a part of He directly to the reaction chamber may be used.
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 10 mm
  • the RF power to the showerhead was 90 W at 13.5 MHz.
  • a silicon substrate was used as the substrate for film formation experiments.
  • Figure 26 outlines the film formation process.
  • the cyclic organosiloxane raw material and the carrier gas He were supplied to the reaction chamber while maintaining the pressure in the reaction chamber at 2.7 Torr.
  • the supply of He gas 1 500 sccm it is preferable to start the supply of He gas 1 500 sccm first, and start the supply of the cyclic organosiloxane raw material when the pressure in the reaction chamber is stabilized.
  • the supply of the cyclic organosiloxane raw material takes about 10 seconds to achieve the target supply amount. To reach. This is to prevent vaporizer blockage due to polymerization of raw materials in the vaporizer.
  • He was supplied 300 s c cm via a raw material vaporizer, and 1 200 s c cm was supplied directly to the reaction chamber via a separate line.
  • the flow rate of He supplied to the reaction chamber after this was controlled by controlling the amount of He supplied from another line, and the amount of He supplied to the vaporizer was kept constant at 300 sccm. In this way, by making the amount of He passing through the vaporizer constant, it becomes possible to stabilize the temperature in the vaporization section 1 12 and to supply a stable raw material.
  • the film thus obtained has a relative dielectric constant of 2.45, and its adhesion to the silicon oxide film was measured by an m-ELT test. As a result, it was about 10% compared to the case where no adhesion layer was inserted. It was confirmed that the adhesion of was improved.
  • the cyclic organosiloxane was a raw material having a structure represented by the chemical structural formula (2), and the raw material supply pressure was set to 15 to 65 sccm to change the raw material partial pressure.
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 1 Omm
  • the RF power to the showerhead was 90 W at 13.5 MHz.
  • the total pressure in the reaction chamber was constant at 2.7 Torr
  • the supply amount of inert carrier gas He was 300 sccm.
  • Figure 27 shows an outline of the film formation process.
  • a cyclic organosiloxane raw material 15 sccm and a carrier gas He 300 sccm were supplied to the reaction chamber.
  • RF power was started.
  • an adhesion layer of about 6 nm was formed, and then the raw material supply amount was changed to 65 sccm.
  • RF power for 100 seconds, a 120 nm porous insulating film layer was formed.
  • the raw material supply amount was changed to 15 sccm again, and RF power was applied for 8 seconds to form a 1 O nm upper adhesion layer, and then the power application was stopped. All changes in pressure during this period were performed by continuously applying RF power. After that, the reaction chamber was repeatedly purged and evacuated to remove the wafer from the reaction chamber.
  • the film thus obtained has a relative dielectric constant of 2.47, and its adhesion to the silicon oxide film was measured by the m-E LT test. As a result, it was about 18 compared with the case where no adhesion layer was formed. % Adhesion was confirmed to improve.
  • the raw material partial pressure can be changed by changing both the raw material supply amount and the H ⁇ supply amount. It is also possible to maintain good uniformity in film thickness within the wafer surface by appropriately changing the total pressure in the reaction chamber.
  • Example 1 The adhesion measurement results of Example 1 and Example 2 are shown together in FIG. 28 together with the case without the adhesion layer.
  • the cyclic organosiloxane was a raw material having a structure represented by the chemical structural formula (2), and the supply amount was 65 sc.
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 10 mm
  • the RF power to the showerhead was 90 W at 13.5 MHz.
  • the inert carrier gas He was also changed in the range of 300-1500 sccm.
  • Figure 29 shows an outline of the film formation process.
  • 65 sccm of the cyclic organosiloxane raw material and carrier gas He 1 500 sccm are supplied to the reaction chamber.
  • the He carrier gas was supplied in the same manner as in Example 1.
  • application of RF power was started.
  • An adhesion layer was formed by continuing to apply power for 5 seconds, and then the He flow rate was changed to 300 sccm.
  • a porous insulating film layer was formed by continuing to apply RF power for 1 QO second.
  • the He flow rate was changed to 1 500 sccm again, and at the same time, the supply of raw materials was stopped. Even if the supply of raw materials is stopped, the remaining raw materials in the pipe are supplied, so the supply amount of raw materials gradually decreases over a few seconds. In this state, RF power was applied for 10 seconds to form an upper adhesion layer, and then power application was stopped. All pressure changes during this period were performed with RF power continuously applied. Thereafter, purge and evacuation of the reaction chamber were repeated, and the wafer was taken out from the reaction chamber.
  • the film thus obtained has a relative dielectric constant of 2.45, and its adhesion to the silicon oxide film was measured by an m-ELT test. As a result, it was about 20% of the case where no adhesion layer was formed. It was confirmed that the adhesion of was improved.
  • the upper layer adhesive layer portion also reduces the raw material flow rate, so that the raw material partial pressure becomes lower and a layer with excellent adhesion can be formed.
  • the cyclic organosiloxane was a raw material having a structure represented by the chemical structural formula (2), and the supply amount was 65 sccm.
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 10 mm
  • the RF power to the showerhead was 90 W to 150 W at 13.5 MHz.
  • the inert carrier gas He was changed in the range of 300-1500 sccm.
  • FIG. 30 shows an outline of the film formation process.
  • a cyclic organosiloxane raw material 65 sccm and a carrier gas He 1 500 sccm are supplied to the reaction chamber.
  • the He carrier gas was supplied in the same manner as in Example 1.
  • the porous insulating film layer was formed by continuing to apply the RF force at 2.7 Torr for 100 seconds. After that, the He flow rate was changed again to 1 500 s c cm and the R F power was changed to 15 OW. In this state, LF power was applied for 10 seconds to form an upper adhesive layer, and then the power application was stopped. All changes in the raw material partial pressure during this period were performed with continuous application of RF power. Thereafter, purging and evacuation of the reaction chamber were repeated, and the wafer was taken out of the reaction chamber.
  • the film thus obtained has a relative dielectric constant of 2.47, and its adhesion to the silicon oxide film was measured by an m-ELT test. As a result, it was about 25% of the case where no adhesion layer was formed. It was confirmed that the adhesion was improved.
  • the cyclic organosiloxane was a raw material having a structure represented by the chemical structural formula (2), and the supply amount was 65 sccm.
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 10 mm
  • the RF power to the showerhead was 90 W at 13.5 MHz.
  • the flow rate of the inert carrier gas He was changed in the range of 300 to 1500 sccm
  • the oxygen flow rate was changed in the range of 0 to 5 sccm.
  • Figure 31 shows an outline of the film formation process.
  • the film thus obtained has a relative dielectric constant of 2.49, and its adhesion to the silicon oxide film was measured by the m-ELT test. As a result, it was about 270 / compared with the case where no adhesion layer was formed. It was confirmed that 0 adhesion was improved.
  • the cyclic organosiloxane was a raw material having a structure represented by the chemical structural formula (2), and the supply amount was 65 sccm .
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 1 Omm
  • the RF power to the showerhead was 90 W at 13.5 MHz.
  • the low frequency power on the substrate side was varied in the range of 0-50W at 4.2 kHZ.
  • the inert carrier gas He was changed in the range of 300-1500 sccm.
  • Figure 32 shows an outline of the film formation process.
  • the pressure in the reaction chamber can be maintained at 1. O Torr
  • the raw material of the cyclic organosiloxane 65 sccm and the carrier gas He 1 500 sccm are supplied to the reaction chamber.
  • the He carrier gas was supplied in the same manner as in Example 2.
  • the application of 90 ⁇ ⁇ "electric power and 50 W of low frequency power was started.”
  • the adhesion layer was formed by continuing the second power application, and then the He flow rate was changed to 300 sccm, the RF power was changed to 90 W, and the low frequency power was changed to 0 W. In this state, the RF power of 9 OW for 100 seconds.
  • the porous insulating film layer was formed by changing the He carrier gas flow rate to 1 500 sccm, the RF power to 9 OW, and the low frequency power to 50 W.
  • the upper adhesive layer was formed by applying RF power for 10 seconds, and then the power application was stopped All changes in pressure during this time were performed while RF power was continuously applied.
  • the reaction chamber was repeatedly purged and evacuated to remove the wafer from the reaction chamber.
  • the film thus obtained has a relative dielectric constant of 2.49, and its adhesion to the silicon oxide film was measured by an m-ELT test. As a result, it was about 20% of the case where no adhesion layer was formed. It was confirmed that the adhesion was improved.
  • the adhesion layer but also the via interlayer insulating film is formed under the low material partial pressure condition, and then the wiring interlayer insulating film is continuously formed.
  • the cyclic organosiloxane was made from the raw material having the structure shown in the chemical structural formula (2), and the supply amount was 65 sccm.
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 1 Omm
  • the RF power to the showerhead was 9 watts to 150 W at 13.5 MHz.
  • the flow rate of the inert gas He was changed in the range of 300-1500 sccm.
  • FIG. 33 shows an outline of the film forming process and the wiring structure to be formed.
  • the film thus obtained was measured for adhesion to the silicon oxide film by the m-ELT test, and it was confirmed that the adhesion improved by about 20% compared to the case where no adhesion layer was formed. did.
  • Example 8 In this embodiment, not only the adhesion layer, but also a via interlayer insulating film is formed by adding oxygen to low raw material partial pressure conditions, and then a wiring interlayer insulating film is continuously formed.
  • the cyclic organosiloxane was made from a raw material having the structure represented by the chemical structural formula (2), and the supply amount was 65 sccm.
  • the substrate temperature was 350 ° C
  • the distance between the electrodes was 1 Omm
  • the RF power to the shear head was 9 OW to 15 OW at 13.5 MHz.
  • the inert gas He flow rate was changed in the range of 300-1500 sccm, and the oxygen flow rate was changed in the range of 0-5 sccm.
  • FIG. 34 shows an outline of the film forming process and the wiring structure to be formed.
  • a cyclic organosiloxane raw material 65 sccm, carrier gas He 1 500 sccm, and oxygen 5 sccm were supplied to the reaction chamber.
  • the He gear rear gas was supplied in the same manner as in Example 2.
  • the film thus obtained was measured for adhesion to the silicon oxide film by the m-ELT test, and it was confirmed that the adhesion improved by about 30% compared to the case where no adhesion layer was formed. did.
  • Example 9 of the present invention a wiring structure when the porous insulating film formed according to the present invention is used for multilayer wiring on a semiconductor substrate on which a semiconductor element is formed will be described in detail.
  • the metal wiring materials 220 a to 220 f and the insulating barrier film 2 1 8 a to 2 18 g are formed on the semiconductor substrate 20 1 on which the semiconductor element (MOS FET 200) is formed.
  • a via interlayer insulating film and a wiring interlayer insulating film 2 19 a to 2 19 e are formed thereon.
  • the metal wiring members 220a to 220f contain Cu as a main component.
  • a metal element other than Cu may be included in the member made of Cu, and a metal element other than Cu is formed on the upper surface or side surface of Cu. Also good.
  • Cu A I is used as the metal wiring members 220a to 220f.
  • the insulating barrier films 2 1 8 a to 2 1 8 g are made of Si CN films and are formed by the plasma CVD method.
  • the film thickness is 300 A.
  • the porous interlayer insulating film 2 1 9 a to 2 1 9 e is composed of a via interlayer insulating film, a wiring interlayer insulating film, and an upper adhesion layer, and is formed continuously by the method described in Example 7 of the present invention.
  • the via interlayer insulation film has a relative dielectric constant of 2.7 and a film thickness of 120 nm.
  • the wiring interlayer insulating film has a relative dielectric constant of 2.45 and a film thickness of 1 30 nm.
  • Metal wiring materials 220 a to 220 f and barrier metals 22 1 a to 22 1 f are embedded in the dual damascene trench composed of such an interlayer insulating film.
  • a Cu target containing AI of 1.5 atm% or less was formed by the PVD method and was formed by the plating method.
  • each wiring layer was set to 170 nm for 220 a to 220 e (M 1 to M5) and 300 nm for 220 f (M6).
  • a hard mask film or the like may be inserted in order to protect the surface of the wiring interlayer insulating films 2 19 a to 2 19 e during Cu-CMP.
  • a silicon oxide film, a silicon carbide film, a silicon carbon nitrogen film, or the like can be used as the hard mask film.
  • Hard mask film has a dielectric constant higher than that of wiring interlayer insulating film 2 1 9 a to 2 1 9 e It is preferable to have high mechanical strength. Therefore, S with a relative dielectric constant of about 3.0
  • T i ZT i N 225 a A I -C u 226 and T i ZT i N 225 b were formed by the PVD method.
  • the thickness of each metal film is as follows: T i ZT ⁇ N 225 a force ⁇ 0.3 jUm, A I — C u 226 force ⁇ 1.5 mm, T i ZT i N
  • 225 b is 0.3 ⁇ m. At this time, metal was continuously buried in the grooved via hole. The upper layer was covered with a passivation film.
  • the introduction of the porous insulating film makes it possible to simultaneously reduce the capacitance between the wirings.
  • a TDDB test between wires was performed using a comb-shaped TEG with a wire spacing of 70 nm and a 3 MVZcm electric field was applied at 125 ° C, the insulation life was 60 hours or more and sufficient TDDB resistance was obtained. It was confirmed.
  • the wafer was diced, the chip was cut out, and then mounted on a ceramic package and sealed with resin.
  • the chip size was 2 Omm square and a temperature cycle test of 165 ° C to 15.0 ° C was conducted, the interlayer film structure with improved adhesion was applied using the change in the raw material partial pressure according to the present invention. In 10 chips, no peeling was observed. On the other hand, in the conventional membrane structure with weak adhesion, it was confirmed that two samples were generated with some peeling from the corner of the chip. ,
  • the present invention can be applied to any wiring structure of a multilayer wiring that requires improved adhesion of a porous insulating film and a method for manufacturing the same. It is not limited at all.
  • CMOS which is a field of use behind the invention made by the present inventor
  • DRAM Dynamic Random Access Memory
  • S RAM Static Random Access Memory
  • flash memory flash memory
  • F RAM Ferro Electronic Random Access Memory
  • MRAM Magnetic Random Access Memory
  • semiconductor products having memory circuits such as resistance change memory
  • semiconductor products having logic circuits such as microprocessors, or the like simultaneously
  • the present invention can also be applied to a semiconductor device, an electronic circuit device, an optical circuit device, a quantum circuit device, a micromachine, etc. having an embedded alloy wiring structure at least partially.
  • the formation of the porous insulating film according to the present invention can be confirmed from the completion.
  • the upper and lower adhesion layers of the porous insulating film can be confirmed by the contrast of the observation image of a transmission electron microscope (TEM).
  • Elemental analysis such as EDX (Energy Dispersive X-ray Fluorescence Spectrometer) N EELS (Electron Energy Loss Spectroscopy) confirms S i, O, C, and whether the adhesion layer is dense.
  • the identification can be performed by containing less carbon and hydrogen than inside the porous insulating film.
  • the formation of the porous insulating film according to the present invention can also be confirmed by confirming the control program of the microcomputer stored in the semiconductor manufacturing apparatus.
  • the identification can be performed by using a program controlled so that the raw material partial pressure changes during the formation of the porous insulating film or by storing the program.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

少なくとも有機シロキサンと不活性ガスとを反応室に供給し、プラズマ気相成長法によって絶縁膜を形成する方法において、成膜中に供給する有機シロキサンと不活性ガスとの体積比率を変化させることで、反応室における有機シロキサンの分圧を変化させる。これにより、半導体装置における絶縁膜の誘電率を低くするとともに当該絶縁膜の他の材料との密着性を向上させる。有機シロキサンが、少なくともケイ素、酸素、炭素及び水素を含む環状有機シロキサンであることが好ましく、成膜中に反応室の全圧が一定であることが好ましい。

Description

c 明 細 書 多孔質裨縁膜の形成方法、 半導体装置の製造装置、 半導体装置の製造方法及び半導体装置 技術分野
本発明は、 多孔質絶縁膜の形成方法に関し、 特に、 多層配線を有する半導体装 置、 および C uを主成分とするダマシン配線構造で構成される半導体装置と、 そ の製造装置、 製造方法に関する。 、 背景技術
シリコン半導体集積回路 （L S I ) において、 従来、 導電材料には、 アルミ二 ゥム （A I ) または A I合金が広く用いられてきた。 そして、 L S Iの製造方法 の微細化の進行に伴い、 配線における配線抵抗の低減と高信頼化のために、 導電 材料に銅 （C u ) が使用されるようになってきた。 C uはシリコン酸化膜中に容 易に拡散するため、 C u配線の側面および底面には、 C uの拡散を防止する導電 性バリアメタル膜が用いられ、 C u配線の上面には、 絶縁性バリア膜が用いられ てきた。
近年の L S Iの微細化の進展に伴って、 配線寸法の微細化が更に進み、 配線間 容量の増大が問題となってきており、 層間絶縁膜へ多孔質低誘電率膜の導入が進 められている。 これは半導体素子に多層配線を用いるごとで高速かつ低電力で接 続するために、 微細化だけでなく、 層間絶縁膜の低誘電率化が有効であり、 これ ら双方を両立することが求められていたためである。
配線間の実効的な容量を低減するためには、 層間絶縁膜の低誘電率化 （シリコ ン酸化膜 （k = 4 . 2 ) より低い誘電率の実現） が必要とされていた。 低誘電率 膜は、 例えば H S Q (ハイ ドロゲンシルセスキォキサン （ Hydrogen S i I sesqu i oxane) )膜、 C D O (カーボンド一プ卜ォキサイ ド (Carbon doped ox i de) ) あるいは有機膜などである。 これらの低誘電率膜は、 回転塗布法や気相法などに より形成される。
特開 2004-2891 05号公報 (特許文献 1 ) にはプラズマ CV D法を用 いた、 多孔質絶緣膜の^成技術が記載されている。 特表 2002— 52691 6 号公報 （特許文献 2) には環状有機シロキサンを用いて多孔質絶縁膜を形成する 技術が記載されている。 特開 2004— 2007 1 3号公報 （特許文献 3) には 反応室の全圧を変化させて、絶縁膜の密着性を向上させる技術が記載されている。 発明の開示
発明が解決しょうとする課題
前述の文献に記載のように、 従来技術では、 有機シロキサンからなる原料を用 いることで、 プラズマ CVD法によって、 比誘電率 2. 6前後の多孔質絶縁膜を 形成することができる。 しかし、 近年の LS Iの微細化に伴って、 比誘電率 2. 4以下となる多孔質絶縁膜の形成方法が必要とされており、 特に密着性に優れる プラズマ CV D法による形成が望まれていた。 しかしながら、 従来の技術では以 下に示すような問題を有していた。
(1 ) 特許文献 1に記載の技術は、 原料モノマーがプラズマ中で分解される、 切断一再結合型の成膜方法である。 この方法は、 原料モノマーに結合していた炭 化水素成分が脱離してしまうため、 比誘電率を低減できないという問題を有して おり、 比誘電率は 2. 6程度までが限界であった。
(2) 特許文献 2に記載の、 環状シロキサン原料モノマーを用いた技術では、 シロキサンの環状構造が骨格となり、 比誘電率 2. 4程度が得られる。 しかしな がら、 比誘電率の低下に伴って、 異種材料との界面の密着性が低下する問題を有 しておリ、 低比誘電率かつ高密着性な多孔質絶縁膜の形成方法が望まれていた。
(3) 特許文献 3に記載の、 環状シロキサン原料モノマーを用いた技術では、 反応室の全圧を変化させることで、 高強度な密着層を形成することができる。 し かしながら、 反応室の全圧の変化は、 絶縁膜の成長膜厚のウェハ面内分布を大き く変動させてしまうため、 広範囲で原料分圧を変化させることができず、 結果と して密着性の向上ができないという問題点を有していた。 そこで、 本^!明は、 半導体装置における絶縁膜の誘電率を低くすること及び当 該絶縁膜と他の材料との密着性を向上させることを目的とし、 これに適した多孔 質絶縁膜の形成方法、 半導体装置の製造装置、 半導体装置の製造方法及び半導体 装置を提供する。 課題を解決するための手段
本願の発明者らが多孔質絶縁膜の形成方法に関して検討を行った結果、 新規な 多孔質絶縁膜の形成方法を見出した。 すなわち、 少なくとも有機シロキサンと不 活性ガスとを反応室に供給し、 プラズマ気相成長法によって絶縁膜を形成する方 法において、 成膜中に供給する前記有機シロキサンと前記不活性ガスとの体積比 率を変化させることで、 反応室における前記有機シロキサンの分圧を変化させる ことを特徴とする多孔質絶縁膜の形成方法により、 積層絶縁膜構造を形成し、 膜 全体としては低誘電率を維持したまま、 高密着性を確保できるようになる。
積層絶縁膜構造とは、 多孔質絶縁膜を形成する際に、 少なくとも多孔質絶縁膜 の上面側、 あるいは下面側に膜質の異なる層を形成,することを意味する。 前記膜 質の異なる層は、- 1〜2 0 0 n m程度の範囲で形成することが可能であり、 薄い 場合は密着層として、厚い場合は一層の絶縁膜として使用することも可能である。 積層された絶縁膜の膜質は連続的に変化している。 .
これは、 反応室の全圧を変化させなくても、 環状有機シロキサンと不活性ガス との体積比率を変化させることで原料分圧を制御し、 多孔質絶縁膜の膜質を制御 できることを本発明者らが見出したことによるもので る。
上記本発明において、有機シロキサンとして、環状のものや環状でないもの（例 えば、 直鎖状有機シロキサン等） を用いることができるが、 前記有機シロキサン 力《、 少なくともケィ素、 酸素、 炭素及び水素を含む環状有機シロキサンであるこ とが好ましく、 成膜中に前記反応室の全圧が一定であることが好ましい。
図 1は環状有機シロキサンとして下記化学構造式 （4 ) に示される構造の原料 を用い、 不活性ガスとして H eを用い、 環状有機シロキサンと H eの体積比率を 変化させ、 2 3 0 °Cで成膜した膜の特性の環状有機シロキサン分圧依存性を示し たものである：。 原料分圧が高いほど、 比誘電率 k、 屈折率 nともに低くなること がわかる。
ここで、 異なる比誘電率を有する, 3つの膜について評価を行った。 表 1は膜の 組成を R B SZH F S (Rutherford Backscatter ing Spectrometry /Hydrogen Forward scattering Spectrometry) にて測定した結果を示したものである。 膜の 密度が低く、 組成がよリ原料組成に近いほど比誘電率 kが低い膜が得られること がわかる。
表 1
Figure imgf000006_0001
図 2にラマン分光分析でのスぺク トルを、 図 3に各結合強度の相対比較結果を 示す。 比誘電率 kが低いほど、 CH基、 C一 C一 C基が多く、 原料構造に近いこ とがわかる。
つづいて、 得られた膜の密着性を m— E L T (modified Edge Liftoff Test) 試験を用いて評価した結果を図 4に示す。 比誘電率 kの増加に伴って膜の密着性 が向上していることがわかる。
図 5に 230°Cにおける原料分圧とシャワーへッドのセルフバイアス（V d c) 及び比誘電率 kの各々との関係を示す。 原料分圧が高いほど V d c、 および比誘 電率 kは低くなることがわかる。 図 5右上に示すように、 原料分圧が高いほど、 発生した電子は原料分子に衝突しやすくなるため、 電子の平均自由行程が短くな リ、 電子温度が低くなつたと考えられる。 電子温度が低いほど原料の分解が抑制 されるため、 その結果低い比誘電率 kを有する膜が得られたと考えられる。
また、 図 5右下に示すように、 低原料分圧域では、 プラズマ中の電子の平均自 由行程が長いため、 プラズマの着火が容易であり、 プラズマイニシャライズ中の 不安定性を改善し、 下層デバイスへのプラズマダメージを低減することもできる ようになる。 ，
したがって、 環状有機シロキサン原料ガスと不活性ガスとの体積比率を変化さ せるこどで原料分圧を制御し、 かつ安定に成膜できることが明らかとなった。 こ のような膜質の原料分圧依存性を利用して、 低誘電率かつ高密着性かつ安定な膜 を膜厚の面内均一性を維持したまま得ることができるようになる。
本発明では反応室の全圧ではなく、 環状有機シロキサンと不活性ガスとの体積 比率を変化させることで大 な原料分圧を行うことができるようになるため、 反 応室の全圧に関してはウェハ面内における膜厚の均一性を考慮して適宜微調整を 行うことができるようになる。
さらに、 比誘電率の低減のために、 環状有機シロキサン原料は、 S i一 Oから なる 3員環構造を骨格とすることが好ましく、 下記化学構造式 （1 ) で示される 構造が良く、 かつ R 1、 および R 2は、 メチル基、 ェチル基、 プ άピル基、 イソ プロビル基、 ビニル基、 ァリル基いずれかであることが好ましい。 より具体的に は、 前記有機シ-ロキサンが下記化学構造式 （2 ) 〜下記化学構造式 （4 ) で示さ れる構造であることが好ましい。 化学構造式 （ 1 ) 、
0へ
I I … （1 )
R2一 Si、 ノ Si——
/ ヽ。ノ \ 1
R1 R2 化学構造式 （2)
Figure imgf000008_0001
化学構造式 (3)
Figure imgf000008_0002
化学構造式 （4)
Figure imgf000008_0003
このような S i一 Oからなる 3員環構造を膜内に有することで、 膜が低密度化 するため、膜の比誘電率を低減することができるようになる。また、側鎖として、 不飽和結合を含んでいると、 付加反応が促進され、 成膜速度が向上し、 網目状の ネッ小ワーク構造を有する多孔質膜が形成できるようになる。
また、 不活性ガスは、 少なくとも H e、 N e、 A r、 K r、 X e、 R nのうち の一つであることが好枣しい。
プラズマ励起中の環状有機シロキサンの分圧変化の具体例としては、 例えば、 ( i )プラズマを励起させる工程と、（ i i )プラズマを維持する工程と、を含み、 前記有機シロキサンの分圧が、 前記 （ i ) プラズマを励起させる工程よりも前記 ( i i ) プラズマを維持する工程において高いことで、 多孔質絶縁膜の下層部分 に密着性の高い層を形成し、 下層との密着性を確保できるようになる。
一方、 上層との密着性を確保する場合には、 前記多孔質絶縁膜の形成方法にお いて、 （ i i ) プラズマを維持する工程と、 （ i i i ) プラズマを終了する工程と、 を含み、 前記'有機シロキサンの分圧が、 前記 （ i i i ) プラズマを終了する工程 よりも前記 （ i i ) プラズマを維持する工程において高いことで、 多孔質絶縁膜 の上層に密着性の高い層を形成し、 上層との密着性^確保できるようになる。 上下層との密着性を確保する場合には、前記多孔質絶縁膜の形成方法において、 ( i ) プラズマを励起させる工程と、 （,i i ) プラズマを維持する工程と、 （Ί ί i ) プラズマを終了する工程と、 を含み、 前記 （ i i ) プラズマを維持する工程 における前記有機シロキサンの分圧が、 他の工程よりも高いことで、 多孔質絶縁 膜の上下層に密着性の高い層を形成し、 密着性を確保できるようになる。
具体的には、 少なくとも前記 （ i i ) プラズマを維持する工程における、 前記 不活性ガスに対する前記有機シロキサンの体積比率が、 0 . 1以上であることが 好ましい。 また、 少なくとも前記 （ i ) プラズマを励起させる工程、 もしくは前 記 （ i i i ) プラズマを終了する工程における、 前記不活性ガスに対する前記有 機シロキサンの体積比率が、 0 . 1未満であることが好ましい。
ここで、 他の有機シロキサンの分圧の具体的な変化法としては、 例えば、 前記 有機シロキサンの分圧を、 不活性ガスの流量を変化させることで制御することが 好ましい。 また、 例えば、 前記有機シロキサンの分圧を、 前記有機シロキサン原 料の流量を変化させることで制御することが好ましい。
さらに密着性を向上させる手法としては、 例えば、 前記有機シロキサンの分圧 を、 添加ガスを反応室に供給することで制御することが好ましい。 ここで、 前記 添加ガスの具体例としては、 例えば、 メタノール、 エタノール、 プロパノール又 はイソプロパノールの少なくともし、ずれか一つであることが好ましし、。これらは、 酸化剤としての役割を果たすため、 絶縁膜の成長速度を向上させるとともに、 さ らにプラズマを安定化させる働きがある。 また、 添加ガスとしては、 例えば、 o 2 又は C O 2のうち少なくとも一つからなることが好ましし、。これらの酸化剤を導入 した場合には、 炭化水素成分の脱離が促進され、 より炭化水素成分の少ない、 密 着性に優れる膜が得られるようになる。 さら 、 添加ガスとしては、 例えば、 N 2 0、 H 2 0、 S i H 4のうち少なくともいずれか一つからなることが好ましい。 こ れらの添加ガスを導入した場合には、 プラズマ中で発生する電子密度が増加し、 比誘電率を大きく変化させることなく、 絶縁膜の成長速度を向上させることがで きるようになる。 添加ガスとして、 例えば、 エチレン、 アセチレン、 シクロへキ サン、 ベンゼン、 トリメチルベンゼン又はナフタレンの少なくともいずれか一つ であることが好ましい。 なお、 例えば、 キャリアガスとして H eを用いる場合に は、 不活性ガスとして、 A r , N e， X e , K r , R ηなどを用いることができ る。 - - さらに密着性を向上させる手法としては、 例えば、 前記有機シロキサンと前記 不活性ガスとの体積比率の変化に同期して、 印加する電力を変化させる印加する 電力を変化させることが好ましい 9
ここで電力の具体的な変化手法としては、 前記 （ i i ) プラズマを維持するェ 程におけるプラズマ電力が、 他の工程よりも低いことが好ましい。
さらに密着性を向上させる手法としては、 少なくとも前記 （ i ) プラズマを励 起させる工程、 あるいは前記 （ i ί i ) プラズマを終了する工程において、 基板 側へ低周波電力が印加されることが好ましい。
上記課題を解決する本発明の半導体装置の製造装置は、 成膜中に有機シロキサ ンと不活性ガスの体積比率を変えることで、 前記有機シロキサンの反応室におけ る分圧が変化するようプログラムされたマイクロコンピュータを備える。
上記課題を解決する本発明の半導体装置の製造方法は、 半導体基板又は半導体 層に形成された少なくとも 1つの回路素子と、 前記少なくとも 1つの回路素子に 電気的に接続された状態で前記半導体基板上又は前記半導体層上に形成された複 数層配線構造とを有す 半導体装置における、 絶縁膜に形成される配線溝および ビアホールに金属配線を充填して形成された配線および接続プラグを有する単位 配線構造が複数積層される複数層配線を有する半導体装置の製造方法において、 少なくとも有機シロキサンと不活性ガスとを反応室に供給し、 プラズマ気相成長 法によって前記絶縁膜を形成し、 成膜中に供給する前記有機シロキサンと前記不 活性ガスとの体積比率を変化させることで、 反応室における前記有機シロキサン の分圧を変化させ、 かつ、 プラズマを励起させる工程において配線層間絶縁膜の 下層密着層を形成し、 プラズマを維持する工程において前記配線層間絶縁膜を形 成し、 プラズマを終了する工程において配線層間絶縁膜の上層密着層を形成する ことを特徴とする。
上記課題を解決する本発明の半導体装置の製造方 は、 半導体基板又は半導体 層に形成された少なくとも 1つの回路素子と、 前記少なくとも 1づの回路素子に 電気的に接続された状態で前記半導体基板上又は前記半導体層上に形成された複 数層配線構造とを有する半導体装置における、 絶縁膜に形成される配線溝および ビアホールに金属配線を充填して形成された配線および接続プラグを有する単位 配線構造が複数積層される複数層配線を有する半導体装置の製造方法において、 ビア層間絶縁膜を形成する工程と、 配線層絶縁膜を形成する工程と、 ハードマス ク膜を形成する工程とを有し、 少なくとも有機シロキサンと不活性ガスとを反応 室に供給し、 プラズマ気相成長法によって前記絶縁膜を形成し、 成膜中に供給す る前記有機シロキサンと前記不活性ガスとの体積比率を変化させることで、 反応 室における前記有機シロキサンの分圧を変化させ、 かつ、 プラズマを励起させる 工程において前記ビア層間絶縁膜を形成し、 プラズマを維持する工程において前 記配線層間絶縁膜を形成することを特徴とする。
上記本発明の半導体装置の製造方法においては、 プラズマを終了する工程にお いて前記ハードマスク膜を形成することを特徴とする。
上記課題を解決する本発明の半導体装置は、 少なくとも有機シロキサン原料と 不活性ガスが反応室に供給され、 プラズマ気相成長法によって形成された絶縁膜 を有する半導体装置であって、 成膜中!こ前記有機シロキサン原料と、 前記不活性 ガスの体積比率を変化させた分圧制御によって形成された多孔質の前記絶縁膜を 有することを特徴とする半導体装置。
上記本発明の半導体装置においては、 前記多孔質の絶縁膜が、 少なくともゲイ 素、 酸素、 水素、 及び炭素を構成元素として含有する環状有機シロキサン構造を 含む絶縁膜であり、 上層、 下層の少なくとも一方の界面近傍における膜密度が膜 内部よリも大きく、 かつ連続的に変化していることを特徴とする。
上記本発明の半導体装置においては、 前記多孔質の絶縁膜の、、 上層、 下層の少 なくとも一方の界面近傍における炭素量が膜内部よリも小さく、 かつ連続的に変 化していることを特徴とする。
上記本発明の半導体装置においては、 前記多孔質の絶縁膜の、 上層、 下層の少 なくとも一方の界面近傍における水素含有量が膜内部よリも小さぐ、 かつ連続的 に変化していることを特徴とする。
上記本発明の半導体装置においては、 前記絶縁膜が配線層間絶縁膜とビア層間 絶縁膜とからなリ、 前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、 少 なくともゲイ素、 酸素、 炭素及び水素を含み、 前記配線層間絶縁膜の酸素量が、 前記ビア層間絶縁膜よりも少ないことを特徴とする。
上記本発明の半導体装置においては、 前記絶縁膜が配線層間絶縁膜とビア層間 絶縁膜とからなリ、 前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、 少 なくともケィ素、 酸素、 炭素及び水素を含み、 前記配線層間絶縁膜の炭素量が、 前記ビア層間絶縁膜よりも多いことを特徴とする。
上記本発明の半導体装置においては、 前記絶縁膜が配線層間絶縁膜とビア層間 絶縁膜とを有し、 前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、 少な くともケィ素、 酸素、 炭素及び水素を含み、 前記配線層間絶縁膜の密度が、 前記 ビア層間絶縁膜よリも低いことを特徴とする。
上記本発明の半導体装置においては、 前記絶縁膜が配線層間絶縁膜とビア層間 絶縁膜とを有し、前記ビア層間絶縁膜が S i O C H膜からなることを特徴とする。 上記本発明の半導体装置においては、 前記絶縁膜が配線層間絶縁膜を有し、 前 記配線層間絶縁膜の上側に S i O C H膜からなるハードマスク膜を設けたことを 特徴とする。 ， ，
本発明の新規特徴は本明細書の記述および添付図面から明らかになるであろう。 発明の効果
本発明の半導体装置の製造方法および半導体装置等を用いることにより、 層間 絶縁膜の低誘電率化と高密着化を同時に達成し、 かつ、 下層デバイスへのプラズ マダメージを低減し、 ひいては配線の性能を向上させ、 高速、 低消費電力な L S Iの形成が可能となる。 図面の簡単な説明
図 1は、 環状有機シロキサンとして化学構造式 （4 ) に示される構造の原料を 用い、 不活性キヤリアガスとして H eを用いて作成した試料の比誘電率 kと屈折 率 nの環状有機シロキサン分圧依存性を示す図である。
図 2は、 図 1において〇で囲んだ特性を持つ試料のラマン分光分析によるスぺ ク トルを示す図である。
図 3は、 図 1において〇で囲んだ特性を持つ試料における各結合強度の相対比 較結果を示す図である。
図 4は、 図 1において〇で囲んだ特性を持つ試料と他の原料を用いた参考試料 における膜の密着性を m—E L T試験を用いて評価した結果を示す図である。 図 5は、 原料分圧とシャワーヘッドのセルフバイアス （V d c ) 及び比誘電率 の各々との関係を示す図である。
図 6は、 本発明の方法に基づいて多孔質絶縁膜を形成 （成膜） する際に使用す ることができるプラズマ C V D装置の一例を示す概略図である。
図フは、 実施の形態 1の成膜工程における原料分圧と高周波 （R F ) 電力の時 間変化を示すタイムチヤ一卜である。
図 8は、 多孔質絶縁膜の積層構造を模式的に示す図である。 図 9は、 成膜工程における反応室へ供給する原料流量、 不活性ガス流量、 R F 電力、 反応室圧力の時間変化を示すタイムチャートである （原料流量が増加）。 図 1 0は、 成膜工程 おける反応室へ供給する原料流量、 不活性ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである （不活性ガス流量が 減少)。
図 1 1は、 成膜工程における反応室へ供給する原料流量、 不活性ガス流量、 R 「電力、 反応室圧力の時間変化を示すタイムチャートである （原料流量が増加、 不活性ガス流量が減少）。
図 1 2は、 成膜工程における反応室へ供給する原料流量、 不活性ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである （原料流量が増加、 不活性ガス流量が減少、 反応室圧力が増加）。 ， 図 1 3は、 実施の形態 2の成膜工程における原料分圧と R F電力の時間変化を 示すタイムチヤ一トである。
図 1 4は、 環状有機シロキサンとして化学構造式 （4 ) に示される構造の原料 を用い、 不活性キヤリアガスとして H eを用いて形成した膜の比誘電率 kと屈折 率 nの R F電力依存性を示す図である。
図 1 5は、 実施の形態 3の成膜工程における反応室へ供給する原料流量、 不活 性ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 1 6は、 環状有機シロキサンとして化学構造式 （4 ) に示される構造の原料 を用い、 不活性キヤリアガスとして H eを用いて形成した膜の比誘電率 kと屈折 率 nの基板側電力依存性を示す図である。
図 1 7は、 実施の形態 4の成膜工程における反応室へ供給する原料流量、 不活 性ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 1 8は、 環状有機シロキサンとして化学構造式 （4 ) に示される構造の原料 を用い、 不活性キャリアガスとして H eを用いて形成した膜の成膜レートと面内 分布の N 2 0添加流量依存性を示す図である。
図 1 9は、実施の形態 5の成膜工程における原料分圧、 N 2 0ガス流量、 R F電 力の時間変化を示すタイムチヤ一トである。 図 20は、（実施の形態 5の成膜工程における反応室へ供給する原料流量、 不活 性ガス流量、 R F電力、 添加ガス流量、 反応室圧力の時間変化を示すタイムチヤ -トである。.
図 21 (a)、 （b)、 （c)及び（d)は、 本発明の多孔質絶縁膜の形成方法を利用 した半導体装置の多層配線の製造工程を示す図である。
図 22 (a)、 （b)及び（c)は、 本発明の多孔質絶縁膜の形成方法を利用して形 成されるデュアルダマシン配線の構造の例を示す図である。
図 23 (a)、 ）及び ）は、 本発明の多孔質絶縁膜の形成方法を利用して形 成されるデュアルダマシン配線の構造の他の例を示す図である。
図 24 (a)、 （b)及び（c)は、 本発明の多孔質絶縁膜の形成方法を利用して形 成されるデュアルダマシン配線の構造のさらに他の例を示す図である。
図 25は、 多孔質絶縁膜を形成する際のガス供給部の要部の一例を示す概略図 である。
図 26は、 実施例 1の成膜工程における、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 27は、 実施例 2の成膜工程における、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 28は、 実施例 1および実施例 2等の密着性測定結果を示す図である。 図 29は、 実施例 3の成膜工程における、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 30は、 実施例 4の成膜工程における、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 3 1は、 実施例 5の成膜工程における、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 32は、 実施例 6の成膜工程における、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートである。 図 33は、 実施例 7の成膜工程における、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 反応室圧力の時間変化を示すタイムチャートおよび形成さ れる配線構造の概略を示す図である。
図 34は、 実施例 8の成膜工程におナる、 反応室へ供給する原料流量、 不活性 ガス流量、 R F電力、 早応室圧力の時間変化を示すタイムチャートおよび形成さ れる配線構造の概略を示す図である。
図 35は、 本発明にて形成した多孔質絶縁膜を半導体素子が形成された半導体 基板上の多層配線に用いた配線構造の一例を示す図である。 符号の説明
1 被成膜部材
1 0 反応室
20 ガス供給部
50 プラズマ CVD装置
1 00 液体の環状有機シロキサン原料
1 1 3 シリコン酸化膜
200 MOS F E T
201 半導体基板
202 a、 202 b シリコン酸化膜
21 0 a、 21 0 b 金属配線材
21 1 絶縁性バリア膜
21 2 ビア層間絶縁膜
21 3 配線層間絶縁膜
21 4 デュアルダマシン溝
21 5 バリアメタル膜
21 6、 21 6 a ハードマスク膜
21 7 b エッチストップ膜
21 8 a、 2 1 8 b、 21 8 c、 2 1 8 d、 2 1 8 e、 2 1 8 f 、 21 8 g S i CN膜
21 9 a、 21 9 b、 21 9 c、 21 9 d、 21 9 e 多孔質絶縁膜 220 a、 2'20 b、 220 c、 220 d、 220 e , 220 f C u A I
221 a、 221 b、 221 c、 221 d , 221 e、 221 f T a/T a N
222 T ί N
223 タングステン
224 シリコン酸窒化膜
225 a、 225 b T iノ T i N
226 A I C u 発明を実施するための最良の形態
本願発明を詳細に説明する前に、 本願における用語の意味を説明する。
低誘電率絶縁膜とは、 シリコン酸化膜 （比誘電率 4. 2) よりも低い比誘電率 を持つ絶縁膜を指す。 低誘電率絶縁膜は、 例えば配線材を絶縁分離する膜 （層間 絶縁膜） として用いられ、 半導体素子を接続する多層配線間の容量を低減する目 的で使用される。低誘電率絶縁膜には、多孔質絶縁膜と呼ばれるものが含まれる。 多孔質絶縁膜としては、 例えば、 シリコン酸化膜を多孔化して、 比誘電率を小さ く したものや、 H S Q (ハイ ドロゲンシルセスキォキサン （Hydrogen Si Isesquioxane)) 膜、 もしくは S i OCH、 S i O C (例えば、 Black Diamond (商標、 アプライ ドマテリアル （Appl ied Material) 製） 、 CORA L (商標、 ノ ベラスシステムズ （Novel I us Syst s) 製） 、A u r o r a (商標、 ェ一エスエム インターナショナル （ASM international) 製）） などを多孔化して、 比誘電率を 小さくしたものなどがある。 これらの膜のさらなる低誘電率化が望まれていると ころである。
プラズマ気相成長法とは、 例えば、 気体状の原料を減圧下の反応室に連続的に 供給し、 プラズマエネルギーによって、 分子を励起状態にし、 気相反応、 あるい は基板表面反応などによって基板上に連続膜を形成する手法である。
成膜中とは、 ウェハを反応室に供給し、 基板上への絶縁膜の形成が開始されて から、 絶縁膜の形成が終了するまでの工程を指す。 その間、 必ずしも、 絶縁膜の 形成が連続的である必要はなく、 絶縁膜が形成されないステップを含んでいても 良い。
m— E L T試験とは、 modified Edge Liftoff Testの略で、 以下のように行な われる試験である。 ま 、 試料にエポキシ層を塗布し、 1 20°Q程度で硬化処理 を行った後、試料を冷却する。冷却により生じたエポキシ層の残留応力によって、 試料の各層の端面に引き剥がし力が加わり、 剥離箇所を画像処理で検出しその時 の温度を記録する。 剥離時の温度からエポキシ層の残留応力値がわかるので、 剥 離時に放出されるエネルギーがエポキシ層に保存された弾性エネルギーにほぼ等 しいと仮定し、 テスト薄膜に加えられる応力強度 （剥離強度） を計算する。 値が 大きいほど密着性に優れると判断できる。
ダマシン配線とは、 あらかじめ形成された層間絶縁膜の溝に、 金属配線材を埋 め込み、溝内以外の余剰な金属を、例えば CM P (Chemical Mechanical Pol ishing) 法などにより除去することで形成される埋め込み配線を指す。 C uによリダマシ ン配線を形成する場合には、 c u配線の側面および 周をバリアメタルで覆い、
C u配線の上面を絶縁性バリア膜で覆う配線構造が一般に用いられる。
金属配線材とは、 C uを主成分とする.配線材を指す。 金属配線材の信頼性を向 上させるため、 C u以外の金属元素が C uからなる部材に含まれていても良く、 C u以外の金属元素が C uの上面や側面などに形成されていても良い。
CMP法とは、 多層配線形成プロセス中に生じるウェハ表面の凹凸を、 研磨液 をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによ つて平坦化する方法である。 ダマシン法による配線形成においては、 特に、 配線 溝あるいはビアホールに対し金属を埋設した後に、 余剰の金属部分を除去し、 平 坦な配線表面を得るために用いられる。
バリアメタルとは、 配線を構成する金属元素が層間絶縁膜や下層へ拡散するこ とを防止するために、 配線の側面および底面を被覆する、 バリア性を有する導電 性膜を指す。 例えば、 配線が Cuを主成分とする金属元素からなる場合には、 タ ンタル （T a)、 窒化タンタル （T a N)、 窒化チタン （Τ ί Ν)、 炭窒化タングス テン （WCN) のような高融点金属やその窒化物等、 またはそれらの積層膜が使 用される。 絶縁性バリア膜とは C u配線の上面に形成され、 C uの酸化や絶縁膜中への C uの拡散を防ぐ機能、 および加工時にエッチングストップ層としての役割を有す る絶縁膜である。 C ui^線上に形成するため、キャップ膜（Capping-dielectric； CAP) と呼ばれることが多い。 例えば、 S i C膜、 S i CN膜、 S ί Ν膜など が用いられている。
半導体基板とは、 半導体装置が構成された基板である。 単結晶シリコン基板だ けでなく、 SO I (Si I icon on Insulator) 基板や T F T (Thin fi Imtransistor) 液晶製造用基板などの基板も含む。
ハードマスクとは、 層間絶縁膜の低誘電率化による強度低下により、 直接 CM Pを行うのが困難な場合に、 層間絶縁膜上に積層し、 保護する役割の絶縁膜を指 す。
パッシベーシヨン膜とは、 半導体素子の最上層に形成され、 外部からの水分な どから半導体素子を保護する役割を有する膜を指す。 本発明ではプラズマ CVD 法で形成したシリコン酸窒素化膜 （S i ON) や、 ポリイミ ド膜などが用いられ る。
PV D (Physical Vapor Deposition) 法とは、 ターゲットと呼ばれる陰極材料 にプラズマ中で発生したイオンを衝突させ， 飛び出てきたターゲッ ト原子 （スパ ッタ現象） をゥエーハ上に堆積させる成膜技術である。 通常のスパッタリング法 を用いてもよいが、 埋め込み特性の向上や、 膜質の向上や、 膜厚のウェハ面内均 一性を図る上では、 例えばロングスロースパッタリング法ゃコリメ一トスパッタ リング法、 ィォナイズドスパッタリング法、 などの指向性の高いスパッタリング 法を用いることもできる。 合金を成膜する場合には、 あらかじめ金属ターゲット 内に主成分以外の金属を固溶限以下で含有させることで、 成膜された金属膜を合 金膜とすることができる。 本発明中では、 主にダマシン C u配線を形成する際の C uシード層や、 バリアメタル層を形成する際に使用することができる。
T DDB (Time Dependent Dielectric Breakdown) 寿命とは、 絶縁破壊に至る までの時間を加速試験によって予測する手法である。 例えば、 配線間の T DDB 寿命を測定する場合には、 櫛形の T EG (Test Element Group) を用い、 所定の 温度 （例えば' 1 2 5 °C) の測定条件で配線間に 1〜4 M V Z c m程度の比較的高 い電界を印加し、 配線間に流れるリーク電流をモニタする。 電界印加開始時間か ら絶縁破壊までの時間 計測することで、 丁 D D B寿命の優劣を比較することが できる。
(実施の形態 1 )
本発明においては、 層間絶縁膜として好適な多孔質絶縁膜を、 少なくとも環状 有機シロキサン原料を反応室に供給し、 プラズマ気相成長法によって絶縁膜を形 成する方法において、 環状有機シロキサンの原料分圧を変化させることで、 積層 絶縁膜構造を形成し、 比誘電率を低減しつつ密着性を向上することができる。 以下に環状有機シロキサン原料と不活性ガスとを反応室に供給し、 多孔質絶縁 膜を形成する実施の形態 1について図 6を用いて説明する。
図 6は、 本発明の方法に基づいて多孔質絶縁膜を形成 （成膜） する際に使用す ることができるプラズマ C V D装置の一例を示す概 図である。 同図に示すブラ ズマ C V D装置 5 0は、 反応室 1 0、 ガス供給部 2 0、 真空ポンプ 3 0、 及び高 周波 （R F ) 電源 4 0を備えている。 ガス供給部 2 0はガス供給管 2 2により反 応室 1 0と接続されており、 真空ポンプ 3 0は、 バルブ 3 2 ¾び冷却トラップ 3 4が途中に配置されたガス排出管 3 6により反応室 1 0に接続されている。 そし て、 高周波電源 4 0はマッチングボックス 4 2が途中に配置された高周波ケープ ル 4 4により反応室 1 0に接続さ ている。
反応室 1 0内には、 半導体基板等の被成膜部材 1を保持し、 加熱する基板加熱 部 3と、 ガス供給管 2 2の一端が接続されてガスの噴出部として機能するシャヮ 一へッド 5とが互いに対向した状態で配置されている。 基板加熱部 3にはアース 線 7が接続され、 シャワーへッド 5には高周波ケーブル 4 4が接続されている。 したがって、 ガス供給部 2 0からガス供給管 2 2を介してシャワーへッド 5に原 料ガス等を供給すると共に、 高周波電源 4 0で作リ出された高周波電力を高周波 ケーブル 4 4の途中に配置されたマッチングンボックス 4 2によリ所定の周波数 にしてシャワーへッド 5に供給することによリ、 基板加熱部 3とシャワーへッド 5との間の空間のガスをプラズマ化させることができる。 ガス供給部 2 0は、 使用する環状有機シロキサン原料ガスの種類数に応じた数 の原料ガス供給タンク、 使用する化合物原料 （添加ガス） の種類数に応じた数の 添加ガス供給タンク、 びキヤリアガス用もしくは不活性ガス用のガス供給タン ク （以下、 「ガス供給タンク」 という。） を備えており、 さらに、 各タンクから供 給されたガスを混合する混合器 1 9を備えている。
ガス供給管 2 2の一端は混合器 1 9に接続されている。 図 6には、 1つの環状 有機シロキサン原料ガス供給タンク 1 1、 1つの添加ガス供給タンク 1 3、 及び 1つの不活性ガス供給タンク 1 5が示されている。 環状有機シロキサン原料ガス 供給タンク 1 1は配管 1 2により混合器 1 9と接続されており、 添加ガス供給タ ンク 1 3は配管 1 4により混合器 1 9と接続されており、 不活性ガス供給タンク 1 5は配管 1 6により混合器 1 9に接続されている。 各配管 1 2、 1 4、 1 6の 途中には、 それぞれ、 2つのノくルブ 1 8 a、 1 8 bと当該バルブ 1 8 a、 1 8 b 間に配置された気体流量制御器 1 8 cとを備えた気体流量制御部 1 8が設けられ ている。
なお、 ガス供給管 2 2には、 途中に流量制御器 2 4とバルブ 2 6とが配置され たクリーニングガス供給管 2 8が接続されており、 ガス排出管 3 6におけるバル ブ 3 2と冷却トラップ 3 4との間からは廃液配管 3 8が分岐している。 ガス供給 部 2 0内の配管 1 2、 1 4、 1 6それぞれの周囲、 及びガス供給管 2 2の周囲に は、各ガスが移送過程で液化するの、を防止するためにヒータ（図示せず。）を設け、 これらの配管 1 2、 1 4、 1 6又はガス供給管 2 2を加温することが好ましい。 同様に、 反応室 1 0の周囲にもヒータ （図示せず。） を設けて、 当該反応室 1 0を 加温することが好ましい。
プラズマ C V D装置 5 0によつて多孔質絶縁膜を形成方法するにあたつては、 まず、 基板加熱部 3上に半導体基板等の被成膜部材 1を配置し、 バルブ 3 2を可 変状態で真空ポンプ 3 0を動作させて反応室 1 0内の初期真空度を数 T o r rに まで低下させる。 反応室 1 0から排出されたガス中の水分は、 冷却トラップ 3 4 により除去される。 次いで、 ガス供給部 2 0から原料ガス （気体の環状有機シロ キサンガス）、 添加ガス、 不活性ガス （キャリアガス） を反応室 1 0に供給すると 共に、 高周波電源 4 0及びマッチングボックス 4 2を動作させて所定周波数の高 周波電力を反応室 1 0に供給する。
このとき、個々のガスは、対応する流量制御部 1 8によりその流量を制御され、 混合器 1 9で所定の組成の混合ガスとなって反 室 1 0に供給される。 反応室 1 0での原料ガスの分圧は 0 . 1 ~ 3 T o r r程度の範囲内で適宜選定することが 好ましい。 そして、 成膜時の反応室 1 0の雰囲気圧は、 真空ポンプ 3 0の動作を 制御して、 1 〜 6 T o r r程度の範囲内に設定することが好ましい。 このとき、 比誘電率の低い絶縁膜を得るためには、 少なぐとも原料分圧を 0 . 3 T o r r以 下とすることが好ましい。
尚、 キャリアガスと不活性ガスは、 H e , N e , A r , K r , X e , R nのい ずれかである'ことが好ましく、 それらの混合ガスを用いても良い。 以下、 反応室 に供給された際には不活性ガスとしてまとめて表記することとする。 例えば H e をキヤリアガスとして気化器を介して反応室に供給し、 A rを不活性ガスとして 別系統配管にて反応室に供給してもよい。
成膜時における被成膜部材 1の表面温度は、 基板加熱部 3によリ当該非成膜部 材 1を加熱して < 1 0 0〜 4 0 0 °Cの範囲内で適宜設定することができ、 特に 2 0 0〜 3 5 0 °Cが好ましい。
このような条件の下に成膜を行うと、 原料ガスである環状有機シロキサン原料 の分子がプラズマによって励起さ 、 活性化された状態で被成膜部材 1の表面へ 到達し、 ここで多孔質絶縁膜を形成する。 多孔質絶縁膜が不飽和結合を有する基 を備えていた場合には、 プラズマにより励起されて活性化した有機シリコン化合 物の分子が被成膜部材 1の表面へ到達して基板加熱部 3から更に熱エネルギーを 受けとるので、 上記の基にある不飽和結合が開環し、 分子間で熱重合反応が進行 して、 多孔質絶縁膜が成長する。
ここで、 本発明によるプラズマ励起中に環状有機シロキサンと不活性ガスの体 積比率を変化させることで原料分圧を変化させる、 成膜工程について詳しく説明 する。
図 7に成膜工程における、 原料分圧と高周波 （R F ) 電力の時間変化を示す。 反応室の圧力が所望の圧力に安定化したところで、 R F電力を印加し、 プラズマ を励起させる （この工程を "プラズマを励起させる工程" もしくは "プラズマを 発生する工程" と呼ぶ。）。 ，
続いて、 原料分圧を高原料分圧へ変化させ、 所望の絶縁膜の膜厚に応じてブラ ズマを維持する （この工程を "プラズマを維持する工程" と呼ぶ。）。 続いて、 原 料分圧を低原料分圧へ変化させた後、 R F電力の印加を停止する （この工程 "プ ラズマを終了する工程" と呼ぶ。）。
このような原料分圧を変化させた成膜工程を用いることで、 図 8に示すような 積層構造を有し、 かつその積層構造が連続的に変化している多孔質絶縁膜を得る ことができるようになる。
ここで、 原料分圧を高くする方法として、 反応室へ供給する原料流量を増加さ せる方法（図 9 )、反応室へ供給する不活性ガス流量を減少させる方法（図 1 0 )、 などを用いることができ、 またはそれらを組み合わせた手法 （図 1 1 ) などを用 いても良い。また、さらにウェハ面内の膜厚均一性が維持される範囲内において、 同時に反応室の圧力を変化させても良い （図 1 2 )。
なお、 反応室 1 0のクリーニングには、 三フッ化窒素 （N F 3 )、 六フッ化硫黄 ( S F 6 )、 テトラフルォロメタン （C F 4 )、 へキサフルォロェタン （C 2 F 6 ) 等 のガスを用いることができ、 これらのガスは、 必要に応じて酸素ガス、 オゾンガ ス等との混合ガスとして用いてもよい。 クリーニングガスは、 クリーニングガス 供給管 2 8を介して反応室 1 0へ供給される。 成膜時と同様に、 シャワーヘッド 5と基板加熱部 3との間に高周波電力を印加し、 プラズマを誘起させることで反 応室 1 0のクリーニングを行う。 リモートプラズマ等を用いて予めプラズマ状態 としたクリーニングガスを用いることも有効である。
(実施の形態 2 )
本発明においては、 層間絶縁膜として好適な多孔質絶縁膜を、 少なくとも環状 有機シロキサン原料を反応室に供給し、 プラズマ気相成長法によって絶縁膜を形 成する方法において、 環状有機シロキサン原料と不活性キヤリアガスに加えて、 添加ガスを反応室に導入することで多孔質絶縁膜を形成する実施の形態 2につい て説明する。 '
図 1 3に成膜工程における、 原料分圧と R F電力の時間依存性を示す。 反応室 の圧力が所望の圧力に 定化したところで、 R F電力を印加し、 励起させる。 具 体的には、 1〜3 0秒程度連続的にプラズマを励起させる （この工程を "ブラズ マを励起させる工程"もしくは "プラズマを発生する工程"と呼ぶ。）。 このとき、 添加ガスを導入することで、 原料ガスの比率を変化させ、 密着性に優れる層を形 成することができるようになる。 添加ガスの具体例としては、 o 2、 c o 2、 メタ ノール、 エタノール、 プロパノール、 イソプロパノール、 のうち少なくとも一つ からなることが好ましい。 例えばこのようなガスを導入した場合には、 添加によ ることでの原料分圧の変化に加えて、 酸素の反応による炭化水素成分の酸化が促 進されるため、 さらに炭化水素成分の少ない膜が得られるようになる。
続いて、 原料分圧を高原料分圧へ変化させ、 所望の絶縁膜の膜厚に応じでブラ ズマを維持する （この工程を "プラズマを維持する土程" と呼ぶ。）。 このとき、 前記添加ガスの供給を停止することで、 比誘電率の低い絶縁膜層を形成すること ができるようになる。
続いて、 原料分圧を低原料分圧へ変化させ、 しばらく経過した後、 R F電力の 印加を停止する （この工程 "プラズマを終了する工程" と呼ぶ。）。 この工程にお いて、 前記添加ガスの供給を再び開始することで、 密着性に優れる炭化水素成分 の少ない層を形成することができるようになる。
このような添加ガスを混ぜる工程と、 原料分圧を変化させた成膜工程とを用い ることで、図 8に示すような構造の多孔質絶縁膜を得ることができるようになる。
(実施の形態 3 )
本発明においては、 層間絶縁膜として好適な多孔質絶縁膜を、 少なくとも環状 有機シロキサン原料を反応室に供給し、 プラズマ気相成長法によって絶縁膜を形 成する方法において、 環状有機シロキサンの原料分圧を制御することで、 比誘電 率を低く維持したまま密着性に優れる積層絶縁膜構造を形成することができる。 以下に原料分圧の変化に加えて、 プラズマ励起中の引加電力を変化させること で多孔質絶縁膜を形成する実施の形態 3について説明する。 図 1 4は環状有機シロキサンとして化学構造式 （4 ) に示される構造の原料を 用い、 不活性キヤリアガスとして H eを用いた場合の R F電力依存性を示したも のである。 基板温度は 3 5 0 °C、 H e流量は 1 0 0 0 s c c m、 原料流量は 6 5 s c c mとした。 R F電力が高いほど比誘電率 kと屈折率 nが高くなることがわ かる。 この現象を利用して、 原料分圧の変化に合わせて R F電力を変化させるこ とで、 得られる多孔質膜のよリ高精度な制御を行うことができるよう 1こなる。 図 1 5に成膜工程における、 原料分圧と R F電力の変化を示す。 反応室の圧力 が所望の圧力に安定化したところで、 R F電力を印加し、 プラズマを励起させる (この工程を "プラズマを励起させる工程" もしくは "プラズマを発生する工程" と呼ぶ。）。
続いて、 原料分圧を高原料分圧へ変化させ、 所望の絶縁膜の膜厚に応じてブラ ズマを維持する （この工程を "プラズマを維持する工程" と呼ぶ。）。 このとき、 シャワーへッドに印加する R F電力は、 前記プラズマを励起させる工程よりも小 さいことが好ましい。 R F電力を小さくすることで、 より原料構造の破壊を抑制 し、 比誘電率を小さく保つことができるようになる。
続いて、原料分圧を低原料分圧へ変化させた後、 R F電力の印加を停止する（こ の工程 "プラズマを終了する工程" と呼ぶ。）。 この工程において、 印加させる R F電力は、 前記プラズマを維持する工程における R F電力よりも大きいことが好 ましい。 R F電力を大き〈することで、 密着性に優れる炭化水素成分の少ない層 を形成することができるようになる。
このように原料分圧の変化に合わせて R F電力を変化させることで、 図 8に示 すような構造の多孔質絶縁膜を得ることができるようになる。
(実施の形態 4 )
以下に原料分圧の変化に加えて、 基板へ低周波電力を印加させることで、 積層 構造を有する多孔質絶縁膜を形成する実施の形態 4について説明する。
図 1 6は環状有機シロキサンとして化学構造式 （4 ) に示される構造の原料を 用い、 不活性キヤリアガスとして H eを用いた場合の基板側電力依存性を示した ものである。 基板温度は 3 5 0 °C、 H e流量は 5 0 0 s c c m、 原料流量は 6 5 s c c mとした。 シャワーヘッドへの R F電力は、 1 3 . 5 M H z 9 0 Wとし、 低周波電力は周波数 4 2 0 k H zとした。 基板側の低周波電力が高いほど比誘電 率 kと屈折率 nが高くなることがわかる。 これは低周波電力であるためにプラズ マ中のイオンが基板上にボンバードメン卜することで炭化水素成分が脱離したた めと考えられる。 これを利用して、 原料分圧の変化に合わせて基盤側低周波電力 を変化させることで、 得られる多孔質膜のより高精度な制御を行うことができる フ Iこ7よる。
図 1 7に成膜工程における、 原料分圧と R F電力の変化を示す。 反応室の圧力 が所望の圧力に安定化したところで、 R F電力を印加し、プラズマを励起させる。 具体的には、 1 ~ 3 0秒程度連続的にプラズマを励起させる （この工程を "ブラ ズマを励起させる工程" もしくは "プラズマを発生する工程" と呼ぶ。）。 このと き、 同時に基板側へ低周波電力を印加することで、 密着性に優れる層を形成する ことができる。
続いて、 原料分圧を高原料分圧へ変化させ、 所望の絶縁膜の膜厚に応じてブラ ズマを維持する （この工程を "プラズマを維持する工程" と呼ぶ。）。 このとき、 基板側へ印加する低周波電力の印加は停止する。 これにより原料構造の破壊を抑 制し、 比誘電率を小さく保つことができるようになる。
続いて、原料分圧を低原料分圧へ変化させた後、 R F電力の印加を停止する（こ の工程 "プラズマを終了する工程" と呼ぶ。）。 この工程において、 再度基板側へ 低周波電力を印加し、 密着性に優れる炭化水素成分の少ない層を形成することが できるようになる。
このように基板側へ印加する低周波電力を変化させるとともに、 原料分圧を変 化させた成膜工程を用いることで、 図 8に示すような構造の多孔質絶縁膜を得る ことができるようになる。
(実施の形態 5 )
以下に環状有機シロキサン原料と不活性キャリアガスに加えて、 添加ガスを反 応室に導入する別の形態 5について説明する。
図 1 8は環状有機シロキサンとして化学構造式 （4 ) に示される構造の原料を 用い、不活性キャリアガスとして H eを用いた場合の、 N 2 O添加流量依存性を示 したものである。 基板温度は 350°C、 H e流量は 500 s c cm、 原料流量は 65 s c c mとした。 シャワーヘッドへの R F電力は、 1 3. MH z 90Wと した。 N20を添加するほど成膜レート （Depo. rate)は向上し、膜厚面内分布（ 1 σ%)が改善するようになることがわかる。 これはプラズマ中に Ν 2 Οが添加され ることで、 発生する電子数が増加したためと考えられる。 このとき、 膜の比誘電 率には変化がなく、成膜レー卜が向上することを確認している。これを利用して、 原料分圧の変化に合わせて Ν 2ひを添加することで、得られる多孔質膜のよリ高精 度な制御を行うことができるようになる。
図 1 9に成膜工程における、原料分圧と Ν20流量の変化を示す。反応室の圧力 が所望の圧力に安定化したところで、 R F電力を印加し、 プラズマを励起させる (この工程を "プラズマを励起させる工程" もしくは "プラズマを発生する工程" と呼ぶ。）。 このとき、 原料分圧は低く維持し、 密着性に優れる層を形成すること ができる。 '
続いて、 原料分圧を高原料分圧へ変化させ、 所望の絶縁膜の膜厚に応じてブラ ズマを維持する-（この工程を "プラズマを維持する工程" と呼ぶ。）。 このとき、 同時に Ν20の添加を開始することで成膜レートを向上できるようになる。続いて、 原料分圧を低原料分圧へ変化させた後、 RF電力の印加を停止する（この工程"プ ラズマを終了する工程" と呼ぶ。）。，ここで、 原料分圧の変化と同時に Ν20の添加 を停止することで、 成膜レートを低下させ、 高精度に、 密着性に優れる炭化水素 成分の少ない層の厚さを制御することができるようになる。
プラズマを維持する工程において、単純に Ν20を添加すると原料分圧が低下す るが、 図 20に示す成膜工程のように、 不活性キャリアガス流量と反応室の全圧 を制御することで、原料分圧を低下させることなく、 Ν20添加をすることができ るようになる。
このように原料分圧変化と同時に Ν 2 Οの添加を制御することで、成膜レートを 向上させつつ、 密着層の厚さを高精度に制御することができるようになる。 この ようにして、 図 8に示すような構造の多孔質絶縁膜を得ることができるようにな る。 ·
このように比誘電率を增加させることなく成膜レートを向上させる添加ガスと しては、 N20の他に S i H4などを用いることができる。 また、 別の添加ガスと しては、 不飽和炭化水素基を含む、 エチレン、 アセチレン、 ベンゼン、 トリメチ ルベンゼンのいずれかを用いても良い。 これらは、 プラズマ中のプロトンによつ て、付加反応を起こすため、成長速度の向上を達成することができるようになる。 (実施の形態 6)
本発明にて形成した積層構造を有する多孔質絶縁膜を、 半導体素子が形成され た半導体基板上の多層配線に用いた場合の配線構造について詳しく説明する。 図 21 (a) に示すように、 半導体素子が形成された半導体基板 （図示略） 上 に金属配線材 2 1 O a、 絶縁性バリア膜 21 1、 が積層されており、 その上部に ビア層間絶縁膜 21 2、 配線層間絶縁膜 21 3が形成されている。
金属配線材 2 1 0 aは、 C uを主成分とし、 金属 K線材 21 0 aの信頼性を向 上させるため、 C u以外の金属元素が C uからなる部材に含まれていても良く、 C u以外の金属元素が C uの上面や側頃などに形成されていても良い。
絶縁性バリア膜 21 1は、 S i N、 S i CN、 S ί C膜などからなり、 膜厚は 200〜500A、 プラズマ C V D法によリ形成される。
ビア層間絶縁膜 21 2は、 膜厚は 1 000〜3000 Α程度、 比誘電率 3. 0 以下であることが好ましい。 例えば、 本発明に t形成した、 少なくともケィ素、 酸素、 炭素及び水素を含む多孔質絶縁膜を用いても良い。 例えば、 HSQ (ハイ ドロゲンシルセスキォキサン （Hydrogen Si Isesquioxane)) 膜 （例えば、 Type12 (商標））、 MS Q (メチルシルセスキォキサン（Methyl Si Isesquioxane)) 膜 （例 えば、 J SR—LKD (商標、 ジェイエスアール （J SR) 製）、 A LCAP (商 標、旭化成工業製）、 NCS (商標、富士通製）、 I PS (商標、触媒化成工業製）、 HOS P (商標、 ハネウエル (Honeywell) 製））、 有機ポリマー膜 （例えば、 S ί L Κ (ダウケミカル （Dow Chemical)製）、 F l a r e (商標、 ハネウエルエレク トロニックマテリアルズ （Honeywell Electronic Materials) 製））、 もしくは S i OCH、 S i OC (例えば、 Black Diamond (商標、 アプライ ドマ亍リアルズ (Appl ied Material) 製）、 CORA L (商標、 ノベラスシステムズ （Novellus Systems)製）、 A u r o r a U L K (商標、エーエスエムインターナショナル（ASM International ) 製）、 O r i o n (商標、 トリコンテクノ pジーズ （Trikon Technologies)製）など）、もしくはそれらの有機物含有量を増加させた絶縁薄膜、 もしくはそれらのいずれかを複数積層した膜、 もしくはそれらのいずれかの膜の 組成や密度を膜厚方向に変化させた膜、 などをその典型例として挙げることがで きる。
配線層間絶縁膜 21 3は、 本発明にて形成した、 少なくともケィ素、 酸素、 炭 素及び水素を含む多孔質絶縁膜である。 膜厚は 500〜 2000 A程度が良い。 実施の形態 1 ~ 5に記載のように、 原料分圧をプラズマ励起中に変化させること で、 密着性に'優れる層との積層構造を有する多孔質絶縁膜である。
続いて、 図 21 (b) に示すように、 フォトレジス卜を用いたパターニングと ドライエッチングによって、 デュアルダマシン溝 21 4を形成する。
このときの多孔質絶縁膜のドライエッチング方法に関して詳しぐ説明する。 例 えば、 テトラフルォロカーボン （C F4) とアルゴン （A r) 及び窒素 （N2) と を任意の割合で混合したものをエッチングガスとして用い、 平行平板型のドライ ェッチング装置をもちいてエッチングを行うことができる。続いて O 2アツシング によって、 エッチング後に残った、 フォトレジストを除去する。 この時、 多孔質 絶縁膜は酸素プラズマに弱いため、直接 O 2アツシングに曝すのは好ましくないた め、 02アツシングに多孔質絶縁膜が曝されない方法 （ハードマスク加工） を用い たり、 あるいは N2ZH2アツシング、 H eZH2アツシングを用いたりすること が好ましい。 場合によっては、 アツシングの速度を向上させるため、 基板の温度 を 1 50〜 250°C程度に加熱しても良い。
続いて、 図 21 (c) に示すように、 デュアルダマシン溝内に、 金属配線材 2 1 0 b、 およびバリアメタル 21 5を埋め込み、 図 21 (d) に示すように CM P法によって余剰の配線を除去し、 デュアルダマシン配線が形成される。
ここで ヽ'リアメタル膜 21 5は、スパッタ法ゃ CV D法や、 A L C V D (Atomic Layer Chemical Vapor Deposition) 法などを用いて形成することができる。 例え ば、 タンタノレ （T a)、 窒化タンタル （丁 a N)、 窒化チタン （T i N)、 炭窒化タ ングスチン （WCN) のような高融点金属やその窒化物等、 またはそれらの積層 膜が使用される。 特に、 T aZT a N (=上層 下層） の積層膜を用いることが 好ましい。
金属配線材 21 O bは、 C uターゲットを用いたスパッタ法や、 CVD法、 あ るいは、 それらの方法で形成した C u膜を電極として用いた電解めつき法などに より形成することができる。 また、 主成分以外の金属元素としては、 アルミニゥ ム、 錫、 チタン、 タングステン 銀、 ジルコニウム、 インジウム、 およびマグネ シゥムの中から少なくともひとつを選択し、 添加することも有効である。 また、 Cu以外の金属、 例えば、 タングステン （W) や、 C oWPなどの化合物を密着 層として、あるいは C u配線と絶縁性バリア膜の間に挿入することも有効である。 このよゔにして形成した多層配線は、 多孔質絶縁膜を導入しているため、 配線 間の比誘電率が低く、 また積層絶縁膜構造を有しているため多層配線形成後のパ ッケ一ジングに対する強度や、 信頼性に優れる。
このようにして、 形成されるデュアルダマシン配線の構造の一例を図 22に示 す。
図 22 (a) に示すように、 下層金属配線材は、 T aZT a Nバリアメタル 2 1 5 aと C u A I配線 21 0 aからなる。 C u A I配線 21 0 aは、 C uを主成 分とし、 内部に 1. 2 a t m%以 Fの A I を含む。 下層金属配線の上面は絶縁性 バリア膜 21 1 aで覆われており、 ここでは、 プラズマ CV D法によって形成し た、 比誘電率 4. 9の S i CN膜を用いている。
その上に形成されるビア層間絶縁膜 21 2 bは、 ここではプラズマ CVD法で 形成した、 A u r o r a— U LK (商標）、 もしくは B l a c k D i amo n d (商標） などの S i OCH膜を用いることができる。 その上に形成される配線層 間絶縁膜 21 3は、 本発明の実施の形態 1〜5にてその形成方法を示した、 比誘 電率 2. 37の多孔質絶縁膜を用いており、 上下層に原料分圧制御を利用した密 着層が形成されている。 このような従来技術で作製した S i OCHからなるビア 層間絶縁膜 21 2 b上においても、 本発明による配線層間絶縁膜 21 3における 密着層を形成することで、密着性をより向上することができるようになる。なお、 ビア層間絶縁膜 21 2 bを S ί OCH膜により形成する場合には、 当該ビア層間 絶縁膜 21 2 bの成膜中に用いるガスの体積比率を変化させなくてもよい。 上層配線材は、 下層配線材と同様に、 T aZT aNバリアメタル 21 5 bと C u A I配線 21 0 bからなる。 T a/T a Nバリアメタルは P V D法によって形 成される。 C u A I配線 2 1 0 bは、 C uを主成分とし、 内部に 1. 2 a t m% 以下の A I を含む。
上層配線の上面は絶縁性バリア膜 21 1 bで覆われている。 絶縁性バリア膜 2 1 1 bとしては、 プラズマ CVD法によって形成した、 比誘電率 4. 9の S i C N膜を用いた。
図 22 (b) に示すのは、 図 22 (a) の構造に、 C u—CMP時に、 配線層 間絶 ^Ui莫 21 3の表面 （上面） を保護するために、 ハードマスク膜 21 6 aを挿 入した構造である。 ハードマスク膜は、 シリコン酸化膜、 シリコン炭化膜、 シリ コン炭素窒素膜、 などであり、 配線層間絶縁膜 21 3よりも比誘電率が高く、 機 械強度に優れることが好ましい。 例えば、 ハードマスク膜 21 6 aとして、 ブラ ズマ C V D法で形成した、 A u r o r a— U LK (商標）、もしくは B l a c k D i a mo n d (商標） などの S i OCH膜を用いてもよい。 特に、 従来用いられ ている S i OCH膜は、 シリコン 炭素比 1前後である。 本発明による配線層間 絶縁膜 21 3の上層密着層の組成を従来の S i OCHの組成に近づけることで、 より好適に多孔質絶縁膜からなる配線層間絶縁膜 21 3と S ί OCH膜からなる ハードマスク膜 21 6 aとの密着性を向上することができるようになる。 それ以 外の構造は、 図 22 (a) と同一なので説明を省略する。 なお、 ハードマスク膜 21 6 aを設ける場合には、 上述の絶縁膜と同様に成膜中に用いるガスの体積比 率を変化させてもよいが、 特にハードマスク膜 21 6 aを S i OCH膜により形 成する場合には、 当該ハードマスク膜 21 6 aの成膜中に用いるガスの体積比率 を変化させなくてもよい。
図 22 (c) に示すのは、 図 22 (b) の構造に、 エッチストップ膜 2 1 7を 挿入した構造である。 エッチストップ膜 21 7を配線層間絶縁膜 21 3の下側に 挿入することで、 デュアルダマシン形状の配線溝、 およびビアホールの加工性を 向上することができる。 エッチストップ膜 21 7は、 加工したい材料に応じて、 変更するのが良い。 エッチストップ膜 21 7の挿入により、 配線溝深さのばらつ きを低減することができるようになる。ここでエッチストップ膜 21 7としては、 例えば S i 〇2fl莫、 S i N)i莫、 S i C膜、 S i CNJ)莫、 S i OCA莫、 S i OCHfl莫、 又はそれらに有機物を含んだ膜、 有機物を主成分とする膜、 有機物を主成分とす る膜に S Ί Oを含む膜の少なくとも一つを用いることができる。
図 23 (a) に示すのは、 図 22 (a) の構造の、 ビア層間絶縁膜 21 2 bを 本発明による環状有機シロキサン原料の分圧依存性を利用して形成する絶縁膜の うち、 炭化水素成分の少ない層からなる、 ゲイ素、 酸素、 炭素及び水素を含む絶 縁膜である。'ビア層間絶縁膜 21 2 bは、 膜厚 1 000〜3000A程度、 比誘 電率 3. 0以下であるこどが好ましい。 さらに、 配線層間絶縁膜 21 3は、 本発 明にて形成した、 少なくともゲイ素、 酸素、 炭素及び水素を含む、 多孔質絶縁膜 であり、 ビア層間絶縁膜 21 2 bと配線層間絶縁膜 21 3とは連続的に形成され ている。 実施の形態 1〜 5に記載のように、 原料分圧をプラズマ励起中に変化さ せることで、 密着性に優れる層で多孔質絶縁膜を挟む構造となっている。
図 23 (b) に示すのは、 図 23 (a) の構造に、 〇リー〇1\1 時に、 配線層 間絶縁膜の表面を保護するために、 ハードマスク膜 21 6 aを挿入した構造であ る。 ハードマスク膜 2 1 6 aは、 シリコン酸化膜、 シリコン炭化膜、 シリコン炭 素窒素膜、 などであり、 配線層間絶縁膜 21 3よりも比誘電率が高く、 機械強度 に優れることが好ましい。 そのため、 比誘電率 3. 0程度の S i OCH膜などを 用いて良い。 それ以外の構造は、 図 23 (a) と同一なので説明を省略する。 図 23 (c) に示すのは、 図 23 (b) の構造に、 エッチストップ膜 21 7 b を挿入した構造である。 エッチストップ膜を挿入することで、 デュアルダマシン 形状の配線溝、 およびビアホールの加工性を向上することができる。 エッチスト ップ膜 21 7 bは、 加工したい材料に応じて、 変更するのが良い。 エッチストツ プ膜 21 7 bの挿入により、 配線溝深さのばらつきを低減することができるよう になる。 エッチストップ膜としては、 例えば S i 02膜、 S ί Ν膜、 S i C膜、 S i CN膜、 の少なくとも一つを用いることができる。
図 24 (a) に示すのは、 図 22 (a) の構造と同様であるが、 ビア層間絶縁 膜 21 2は、 本発明にて形成した、 少なくともケィ素、 酸素、 炭素及び水素を含 む多孔質絶縁膜である。 ビア層間絶縁膜 21 2と配線層間絶縁膜 21 3とは連続 的に形成されている。 実施の形態 1〜 5に記載のように、 原料分圧をプラズマ励 起中に変化させることで、 密着性に優れる層で多孔質絶縁膜を挟む構造となって いる。 さらに、 配線層間絶縁膜 21 3は、 本発明にて形成した、 少なくともゲイ 素、 酸素、 炭素及び水素を含む多孔質絶縁膜である。 実施の形態 1〜 5に記載の ように、 原料分圧をプラズマ励起中に変化させることで、 密着性に優れる層で多 孔質絶縁膜を挟む構造となっている。
図 24 (b) に示すのは、 図 24 (a) の構造に、 C u— CMP時に、 配線層 間絶縁膜の表面を保護するためのハードマスク膜 2 1 6 aを挿入した構造である。 ハードマスク膜としては、 シリコン酸化膜、 シリコン炭化膜、 シリコン炭素窒素 膜、 などが使用できる。 ハードマスク膜 21 6 aは、 配線層間絶縁膜 21 3より も比誘電率が高く、 機械強度に優れることが好ましい。 そのため、 比誘電率 3. 0程度の S i OCH膜などを用いて良い。 それ以外の構造は、 図 22 (a) と同 一なので説明を省略する。
図 24 (c) に示すのは、 図 24 (b) の構造に、 エッチストップ膜 21 7を 挿入した構造である。 エッチストップ膜を挿入することで、 デュアルダマシン形 状の配線溝、 およびビアホールの加工性を向上することができる。 エッチストツ プ膜 21 7は、 加工したい材料に応じて変更するのが良い。 エッチストップ膜 2 1 7の挿入により、 配線溝深さのばらつきを低減することができるようになる。 エッチストップ膜としては、例えば S i 02膜、 S i N膜、 S i C膜、 S i CN膜、 の少なくとも一つを用いることができる。
以上の配線構造を用いると、 配線間の容量の低減を両立することができるよう になる。
尚、 本実施の形態はデュアルダマシン構造に関して^しく説明したが、 シング ルダマシン配線に関しても同様に適用できることは自明である。 実施例
以下に、 実施例を参 して本発明の多孔質絶縁膜の形成方法、 半導体装置及び 半導体装置の製造方法を具体的に説明する。
(実施例 1 )
本発明の実施例として、 以下に気体化した原料を反応室に供給し、 多孔質絶縁 膜を形成する例について図 2 5を用いて説明する。 図 2 5は、 原料ガスとして使 用しょうとする環状有機シロキサンの沸点が低く、 人為的に加熱しないときには 当該環状有機シロキサンが液休状態となる場合に好適に用いる.ことができるガス 供給部の要部の一例を示す概略図である。
気化制御ユニット V Uは、 液体の環状有機シロキサン原料 （混合原料） 1 0 0 を収容する原料タンク 1 0 2と、 圧送ガス供給管 1 0 4を介して原料タンク 1 0 8内に圧送ガスを供給する圧送ガス供給装置 1 0 6と、 原料タンク 1 0 2内に一 端が挿入された原料移送管 1 0 8と、 原料移送管 1 0 8の途中に設けられた液体 流量制御部 1 1 0と、 原料移送管 1 0 8の他端側に配置された気化部 1 1 2とを 有している。 上記の液体流量制御部 1 1 0は、 2つのバルブ 1 1 O a、 1 1 0 b と当該バルブ 1 1 O a、 1 1 O b間に配置された液体流量制御器 1 1 O cとを備 えている。 上記の気化部 1 1 2は、 原料移送管 1 0 8の上記他端側に設けられた バルブ 1 1 2 aと、 原料移送管 1 0 8の上記他端に接続された気化器 1 1 2 bと を備えている。
さらに、 各気化制御ュニット V Uは、 キャリアガス用のガス供給タンク 1 1 4 (以下、 「不活性ガス供給タンク 1 1 4」 という。） と、 キャリアガスを気化器 1 1 2に供給する配管 1 1 6と、 を備えている。 配管 1 1 6の途中には、 2つのバ ルブ 1 1 8 a、 1 1 8 bと当該バルブ 1 1 8 a、 1 1 8 b間に配置された気体流 量制御器 1 1 8 cとを備えた気体流量制御部 1 1 8が設けられている。
圧送ガス供給装置 1 0 6から圧送ガス供給管 1 0 4を介して原料タンク 1 0 2 内に圧送ガスを供給すると、 原料タンク 1 0 2の内圧が高まり、 当該原料タンク 1 0 2内の液体の混合原料 1 0 0が原料移送管 1 0 8を介して気化部 1 1 2へ向 けて移送され (、 途中でキャリアガス、 もしくは不活性ガスと合流して気化部 1 1 2に達する。 気化部 1 1 2に達した液体の混合原料 1 00は、 気化部 1 1 2の導 入部での圧力減少と、 I ータ （図示せず。） による加熱とによって気化する。 気化制御ュニッ ト VUで生じたガスは、 気化部 1 1 2に接続されているガス排 出管 1 20へ送られる。 そして、 配管 1 24を介して混合器 1 40へ達し、 添加 ガス等と混合される。
各気化器 1 1 2での気化を円滑に行ううえからは、 液体流量制御部 1 1 0にお ける液体流量制御機 1 1 0 cよりも下流側の原料化合物移送管 1 08の周囲にヒ ータを設け、 当該原料化合物移送管 1 08を加温することが好ましい。 同様に、 各ガスが液化するのを防止するために、 各ガス排出管 1 20、 1 52、 及び混合 器 1 40それぞれの周囲にもヒータを設けて、これらを加温することが好ましし、。 このような上述した構成のガス供給部を備えた成膜装置を用いることにより、 原料ガスとして使用しょうとする原料沸点が低ぐ、 人為的に加熱しないときに液 体の原料を用いて、 所望の多孔質絶縁膜を容易に得ることが可能 Iこなる。
本実施例では、 プラズマ CVD装置は 20 Ommウェハ用の反応室を用い、 環 状有機シロキサンは化学構造式 （4) に示される構造の原料を用いた。 成膜中の 原料分圧を変化させるため、 供給量は 65 s c cmで一定とし、 不活性キャリア ガスは H eを用い、 供給量は 300〜 1 500 s c cmまで変化させた。 H eは 必ずしも気化器を介してのキャリアガスとして^給する必要はなく、 H eの一部 は直接反応室へ供給する方法を用いても良い。 基板温度は 350°Cとし、 電極間 距離は 1 0mmとし、 シャワーヘッドへの R F電力は、 1 3. 5MH zにて 90 Wとした。 成膜実験用基板としては、 シリコン基板を用いた。
図 26に成膜工程の概略を示す。 最初に、 反応室の圧力を 2. 7 T o r rに維 持可能な状態で、 反応室に環状有機シロキサン原料と、 キャリアガス H eを供給 した。
このとき、 先に H eガス 1 500 s c cmの供給を開始し、 反応室の圧力が安 定化したところで、 環状有機シロキサン原料の供給を開始することが好ましい。 また、 環状有機シロキサン原料の供給は 1 0秒程度の時間をかけて目的の供給量 に到達するようにした。 これは、 気化器内での原料同士の重合による気化器閉塞 を抑制ずるためである。
このとき、 H eの供給は原料気化器経由で 300 s c cm供給し、 別ラインに て反応室に直接 1 200 s c cm供給するようにした。 この後の反応室へ供給さ れる H e流量の制御は、 別ラインの H e供給量を制御することで行い、 気化器に 供給する H e流量は 300 s c cmで一定とした。 このように気化器を経由する H e量を一定とすることで、 気化部 1 1 2内の温度を安定させ、 安定した原料供 給を行うことが可能となる。
つづいて、 H eと原料の供給が安定化し、 反応室の圧力が一定となったところ で、 R F電力の印加を開始した。 5秒電力印加を続けることで 5 nmの密着層を 形成し、 そめ後、 H eガス流量を 300 s c cmに変化させた後、 1 00秒間 R F電力の印加を続けることで、 1 20 nmの多孔質絶縁膜層を形成した。その後、 再び H eガス流量を 1 500 s c c mに変化させ、 1 0秒間 R F電力を印加する ことで 7 nmの上層密着層を形成し、 その後、 電力印加を停止しナこ。 この間の圧 力の変化は、 すべて R F電力は連続的 Iこ印加し続けることで行った。 その後、 反 応室のパージと排気を繰り返し、-反応室からウェハを取り出した。
このようにして得られた膜は、 比誘電率 2. 45であり、 シリコン酸化膜との 密着性を m— E L T試験にて測定したところ、 密着層を挿入しない場合と比べて 約 1 0%の密着性が向上することを確認した。
(実施例 2)
本実施例では、 環状有機シロキサンは化学構造式 （2) に示される構造の原料 を用い、 原料分圧を変化させるため、 原料供給量は 1 5〜65 s c cmとした。 基板温度は 350°Cとし、 電極間距離は 1 Ommとし、 シャワーヘッドへの R F 電力は、 1 3. 5MH zにて 90Wとした。 反応室の全圧を 2. 7 T o r rで一 定とし、 不活性キャリアガス H e供給量は、 300 s c cmとした。
図 27に成膜工程の概略を示す。 最初に、 反応室の圧力を 2. 7 T o r rに維 持可能な状態で、 反応室に環状有機シロキサン原料 1 5 s c cmと、 キャリアガ ス H e 300 s c cmとを供給した。 つづいて、 Ή eと原料の供給が安定化し、 反応室の圧力が一定となったところ で、 R F電力の印加を開始した。 4秒 力印加を続けることで約 6 nmの密着層 を形成し、 その後、 原料供給量を 65 s c cmに変化させた。 続いて、 1 00秒 間 R F電力の印加を続けることで、 1 20 nmの多孔質絶縁膜層を形成した。 そ の後、 再び原料供給量を 1 5 s c cmに変化させ、 8秒間 R F電力を印加するこ とで 1 O nmの上層密着層を形成し、 その後、 電力印加を停止した。 この間の圧 力の変化は、 すべて R F電力は連続的に印加し続けることで行った。 その後、 反 応室のパージと排気を繰り返し、' 反応室からウェハを取り出した。
このようにして得られた膜は、 比誘電率 2. 47であり、 シリコン酸化膜との 密着性を m—E LT試験にて測定したところ、 密着層を形成しない場合と比べて 約 1 8 %の密着性が向上することを確認した。 実施例 1における H e流量での原 料分圧変化と比較すると、 原料流量の変化の応答は遅いため、 より急峻な積層構 造の変化が必要な場合には実施例 1の H e流量変化による制御が望ましい。 ここでは特に詳しく記載はしないが、 原料供給量と H Θ供給量の双方を変化さ せて、 原料分圧を変化させることもできる。 また、 適宜反応室の全圧を変化ざせ てウェハ面内における膜厚の均一性を良好に保つこともできる。
実施例 1および実施例 2の密着性測定結果を密着層がない場合と共に図 28に まとめて示す。
(実施例 3)
本実施例では、 環状有機シロキサンは化学構造式 （2) に示される構造の原料 を用い、 供給量は 65 s c とした。 基板温度は 350°Cとし、 電極間距離は 1 0mmとし、 シャワーヘッドへの R F電力は、 1 3. 5MH zにて 90Wとし た。 原料分圧を変化させるため、 不活性キャリアガス H eも、 300〜 1 500 s c cmの範囲で変化させた。
図 29に成膜工程の概略を示す。 最初に、 反応室の圧力を 2. 7 T o r rに維 持可能な状態で、 反応室に環状有機シロキサン原料 65 s c cmと、 キャリアガ ス H e 1 500 s c cmとを供給する。 H eキャリアガスの供給は、 実施例 1 と 同様の方法で供給した。 つづいて、 H eと原料の供給が安定化し、 反応室の圧力が一定となったところ で、 R F電力の印加を開始した。 5秒電力印加を続けることで密着層を形成し、 その後、 H e流量を 300 s c cmに変化させた。 続いて、 1 Q O秒間 R F電力 の印加を続けることで、 多孔質絶縁膜層を形成した。 その後、 再び H e流量を 1 500 s c cmに変化させ、 同時に原料の供給を停止した。 原料の供給を停止し ても、 配管内の残存原料が供給されるため、 実質的には、 数秒程度かけて次第に 原料供給量は減少する。 この状態で 1 0秒間 R F電力を印加することで上層密着 層を形成し、 その後、 電力印加を停止した。 この間の圧力の変化は、 すべて R F 電力を連続的に印加し続けた状態で行った。 その後、 反応室のパージと排気を繰 リ返し、 反応室からウェハを取り出した。
このよう Iこして得られた膜は、 比誘電率 2. 45であり、 シリコン酸化膜との 密着性を m— E L T試験にて測定したところ、 密着層を形成しない場合と比べて 約 20%の密着性が向上することを確認した。 実施^ 1と比較すると上層密着層 部分は原料流量も減少するため、 より原料分圧は低くなり、 密着性に優れる層を 形成することができるようになる。
(実施例 4)
本実施例では、 環状有機シロキサンは化学構造式 （2) に示される構造の原料 を用い、 供給量は 65 s c cmとした。 基板温度は 350°Cとし、 電極間距離は 1 0mmとし、 シャワーヘッドへの R F電力は、 1 3. 5MH zにて 90W〜 1 50Wとした。 原料分圧を変化させるため、 不活性キャリアガス H eを、 300 〜 1 500 s c c mの範囲で変化させた。
図 30に成膜工程の概略を示す。 最初に、 反応室の圧力を 2. 7 T o r rに維 持可能な状態で、 反応室に環状有機シロキサン原料 65 s c cmと、 キャリアガ ス H e 1 500 s c cmとを供給する。 H eキャリアガスの供給は、 実施例 1と 同様の方法で供給した。
つづいて、 H eと原料の供給が安定化し、 反応室の圧力が一定となったところ で、 1 50Wの R F電力の印加を開始した。 5秒電力印加を続けることで密着層 を形成し、 その後、 反応室の圧力を 2. 7 T 0 r rに、 H e流量を300 s c c mlz R F電力を 9 OW変化させた。 このとき引加電力が大きすぎるとスムーズ にプラズマが着火せず、 不安定になる。 これらは原料流量、 H e流量、 チャンバ 一圧力に依存するため、,本実施例記載の条件下では 1 5 OWを選択した。
続いて、 2. 7 T o r rにて 1 00秒間 R F¾力の印加を続けることで、 多孔 質絶縁膜層を形成した。 その後、 再び H e流量を 1 500 s c cmに、 R F電力 を 1 5 OWに変化させた。 この状態で 1 0秒間 R F電力を印加することで上層密 着層を形成し、 その後、 電力印加を停止した。 この間の原料分圧の変化は、 すべ て R F電力を連続的に印加し続けた状態で行った。 その後、 反応室のパージと排 気を繰り返し、 反応室からウェハを取り出した。
このようにして得られた膜は、 比誘電率 2. 47であり、 シリコン酸化膜との 密着性を m—E L T試験にて測定したところ、 密着層を形成しない場合と比べて 約 25%の密着性が向上することを確認した。
(実施例 5)
本実施例では、 環状有機シロキサンは化学構造式 （2) に示される構造の原料 を用い、 供給量は 65 s c cmとした。，基板温度は 350°Cとし、 電極間距離は 1 0mmとし、 シャワーヘッドへの R F電力は、 1 3. 5MH zにて 90Wとし た。 原料分圧を変化させるため、 不活性キャリアガス H e流量を、 300〜 1 5 00 s c cmの範囲で変化させ、酸素流量は 0〜 5 s c cmの範囲で変化させた。 図 3 1に成膜工程の概略を示す。 最初に、 反応室の圧力を 2. 7 T o r rに維 持可能な状態で、 反応室に環状有機シロキサン原料 65 s c cmと、 キャリアガ ス H e 1 500 s c cmと、 酸素 5 s c cmを供給する。 H eキャリアガスの供 給は、 実施例 1と同様の方法で供給した。
つづいて、 H eと原料の供給が安定化し、 反応室の圧力が一定となったところ で、 90Wの R F電力の印加を開始した。 3秒電力印加を続けることで密着層を 形成し、 その後、 反応室の圧力を 2. 7 T o r rに、 H e流量を 300 s c cm に、 （^ 電カを90\/ 、 酸素流量を 0 s c cmに変化させた。 この状態で 1 00 秒間 R F電力の印加を続けることで、 多孔質絶縁膜層を形成した。 その後、 H e 流量を 1 500 s c cmに、 R F電力を 1 50Wに、 酸素流量を 5 s c c m変化 させた。 この状態で 5秒間 R F電力を印加することで上層密着層を形成し、 その 後、 電力印加を停止した。 この間の圧力の変化は、 すべて R F電力を連続的に印 加し続けた状態で行つ 。 その後、 反応室のパージと排気を繰り返し、 反応室か らウェハを取り出した。
このようにして得られた膜は、 比誘電率 2. 49であり、 シリコン酸化膜との 密着性を m— E LT試験にて測定したところ、 密着層を形成しない場合と比べて 約 270/0の密着性が向上することを確認した。
(実施例 6)
本実施例では、 環状有機シロキサンは化学構造式 （2) に示される構造の原料 を用い、 供給量は 65 s c cmとした。 基板温度は 350°Cとし、 電極間距離は 1 Ommとじ、 シャワーヘッドへの R F電力は、 1 3. 5MH zにて 90Wとし た。 基板側の低周波電力は、 4. 2 k HZにて 0〜50Wの範囲で変化させた。 原料分圧を変化させるため、 不活性キャリアガス H eは、 300〜 1 500 s c cmの範囲で変化させた。
図 32に成膜工程の概略を示す。 最初に、 反応室の圧力を 1. O T o r rに維 持可能な状態で、 反応室に環状有機シロキサン原料 65 s c cmと、 キャリアガ ス H e 1 500 s c c mとを供給する。 H eキヤリアガスの供給は、 実施例 2と 同様の方法で供給した。
つづいて、 H eと原料の供給が安定化し、 反)^室の圧力が一定となったところ で、 90\^の 「電カの印加、 および 50Wの低周波電力の印加を開始した。 5 秒電力印加を続けることで密着層を形成し、 その後、 H e流量を 300 s c cm に、 R F電力を 90W、 低周波電力を 0Wに変化させた。 この状態で 1 00秒間 9 OWの R F電力の印加を続けることで、 多孔質絶縁膜層を形成した。 その後、 再び H eキヤリアガス流量を 1 500 s c cmに、 R F電力を 9 OWに、 低周波 電力を 50Wに変化させた。 この状態で 1 0秒間 R F電力を印加することで上層 密着層を形成し、 その後、 電力印加を停止した。 この間の圧力の変化は、 すべて R F電力を連続的に印加し続けた状態で行った。 その後、 反応室のパージと排気 を繰り返し、 反応室からウェハを取り出した。 このようにして得られた膜は、 比誘電率 2. 49であり、 シリコン酸化膜との 密着性を m— E L T試験にて測定したところ、 密着層を形成しない場合と比べて 約 20%の密着性が向上することを確認した。
(実施例 7)
本実施例では、 密着層だけでなく、 ビア層間絶縁膜も低原料分圧条件で成膜し た後、 配線層間絶縁膜を連続的に形成する方法である。 環状有機シロキサンは化 学構造式 （2) に示される構造の原料を用い、 供給量は 65 s c cmとした。 基 板温度は 350°Cとし、 電極間距離は 1 Ommとし、 シャワーヘッドへの R F電 力は、 1 3. 5MH zにて 9ひ W〜 1 50Wとした。原料分圧を変化させるため、 不活性ガス H e流量を、 300〜 1 500 s c cmの範囲で変化させた。
図 33に成膜工程および形成される配線構造の概略を示す。 最初に、 反応室の 圧力を 2. 7 T o r rに維持可能な状態で、 反応室に環状有機シロキサン原料 6 5 s c c mと、 キヤリアガス H e 1 500 s c cmとを供給した。 H eキヤリア ガスの供給は、 実施例 1と同様の方法で供給した。
つづいて、 H eと原料の供給が安定 し、 反応室の圧力が一定となったところ で、 1 5 OWの R F電力の印加を開始した。 60秒電力印加を続けることでビア 層 （A層） 1 50 n mを形成した。 続いて、 H e流量を 300 s c c mに、 R F 電力を 9 OWに変化させた。 この状態で 1 1 5秒間 90Wの R F電力の印加を続 けることで、 多孔質絶縁膜層 （B層） 1 30 nmを形成した。 その後、 再び H e 流量を 1 500 s c cmに、 R F電力を 1 50Wに変化させ、 この状態で 1,0秒 間 R F電力を印加することで上層密着層 （C層） 1 0 mを形成し、 その後、 電 力印加を停止した。 この間の圧力の変化は、 すべて R F電力を連続的に印加し続 けた状態で行った。 その後、 反応室のパージと排気を繰り返し、 反応室からゥェ ハを取り出した。
このようにして得られた膜は、 シリコン酸化膜との密着性を m— E L T試験に て測定したところ、 密着層を形成しない場合と比べて約 20 %の密着性が向上す ることを確認した。
(実施例 8) 本実施例では、 密着層だけでなく、 ビア層間絶縁膜を低原料分圧条件かつ酸素 を添加することで成膜した後、 配線層間絶縁膜を連続的に形成する方法である。 環状有機シロキサンは化学構造式 （2) に示される構造の原料を用い、 供給量は 65 s c cmとした。 基板温度は 350°Cとし、 電極間距離は 1 Ommとし、 シ ャヮーヘッドへの R F電力は、 1 3. 5 MH zにて 9 OW〜 1 5 OWとした。 原 料分圧を変化させるため、 不活性ガス H e流量は、 300〜 1 500 s c cmの 範囲で変化させ、 酸素流量は 0〜 5 s c cmの範囲で変化させた。
図 34に成膜工程および形成される配線構造の概略を示す。 最初に、 反応室の 圧力を 1. 5 T o r rに維持可能な状態で、 反応室に環状有機シロキサン原料 6 5 s c cmと、 キヤリアガス H e 1 500 s c c mと、 酸素 5 s c cmとを供給 した。 H eギヤリアガスの供給は、 実施例 2と同様の方法で供給した。
つづいて、 各流量が安定化し、 反応室の圧力が一定となったところで、 1 50 Wの R F電力の印加を開始した。 20秒電力印加を続けることでビア層 （A層） 1 50 nmを形成した。 続いて、 反応室の圧力を 2. 7 T o r rに、 H e流量を 300 s c cmに、 電カを90\^に、 酸素流量を 0 s c c mに変化させた。
2. 7 T o r rにて 1 00秒間 9 OWの R F電力の印加を続けることで、 多孔質 絶縁膜層 （B層） 1 30 nmを形成した。 その後、 H e流量を 1 500 s c cm に、 電カを 1 50\/ に、 酸素流量を 5 s c cmに変化させ、 この状態で 1 0 秒間 R F電力を印加することで上層密着層 （C層） 1 5 nmを形成し、 その後、 電力印加を停止した。 この間の圧力の変化は、 すべて R F電力を連続的に印加し 続けた状態で行った。 その後、 反応室のパージと排気を繰り返し、 反応室からゥ ェハを取り出した。
このようにして得られた膜は、 シリコン酸化膜との密着性を m— E L T試験に て測定したところ、 密着層を形成しない場合と比べて約 30%の密着性が向上す ることを確認した。
(実施例 9)
本発明の実施例 9では、 本発明にて形成した多孔質絶縁膜を半導体素子が形成 された半導体基板上の多層配線に用いた場合の配線構造について詳しく説明する。 図 3 5に示すように、 半導体素子 （MOS F ET 200) が形成された半導体 基板 20 1上に金属配線材 220 a〜220 f 、 絶縁性バリア膜 2 1 8 a ~2 1 8 g、 が積層されてお 、 その上部にビア層間絶縁膜および配線層間絶縁膜 2 1 9 a〜2 1 9 eが形成されている。
ここで、 金属配線材 220 a〜220 f は、 C uを主成分とする。 金属配線材 の信頼性を向上させるため、 C u以外の金属元素が C uからなる部材に含まれて いても良く、 C u以外の金属元素が C uの上面や側面などに形成されていても良 い。 本実施例では、 金属配線材 220 a〜220 f として、 C u A I を用いてい る。
絶縁性バリア膜 2 1 8 a〜2 1 8 gは、 S i CN膜からなり、 プラズマ CVD 法により形成される。 膜厚は 300 Aである。
多孔質層間絶縁膜 2 1 9 a〜2 1 9 eは、 ビア層間絶縁膜と配線層間絶縁膜と 上部密着層からなり、 本発明の実施例 7に記載の方法で連続的に形成した、 ゲイ 素、 酸素、 炭素及び水素を含む絶縁膜である。 ビア層間絶縁膜は、 比誘電率 2. 7、 膜厚 1 20 nmである。 配線層間絶縁膜は、 比誘電率 2. 45、 膜厚 1 30 nmである。 このような層間絶縁膜から構成されるデュアルダマシン溝内に、 金 属配線材 220 a〜 220 f 、 およびバリアメタル 22 1 a ~ 22 1 f が埋め込 まれている。
ノくリアメタル膜 22 1 a~22：! f は、 PV D法で形成した T a ( 1 5 n m) T a N (5 nm) (=上層 下層） の積層膜である。
金属配線材 220 a ~ 220 f は、 1. 5 a t m%以下の A I を含む C uタ一 ゲットを PV D法で形成し、 めっき法により形成した。
各配線層の高さは、 220 a〜220 e (M 1 ~M5) を 1 70 nm、 220 f (M6) を 300 nmとした。
ここで、 C u— CMP時に、 配線層間絶縁膜 2 1 9 a〜2 1 9 eの表面を保護 するために、 ハードマスク膜などを挿入した構造としても良い。 ハードマスク膜 としては、 シリコン酸化膜、 シリコン炭化膜、 シリコン炭素窒素膜、 などが利用 できる。 ハードマスク膜は、 配線層間絶縁膜 2 1 9 a〜2 1 9 eよりも比誘電率 が高く、 機械強度に優れることが好ましい。 そのため、 比誘電率 3. 0程度の S
1 OC H膜などを用いて良い。
上層の配線には A I を用いた。 P VD法によって T i ZT i N 225 a、 A I -C u 226, T i ZT i N 225 bを形成した。 各金属膜の厚さは、 T i ZT ί N 225 a力《0. 3 jUm程度、 A I — C u 226力《1. 5〃m、 T i ZT i N
225 bが 0. 3〃mである。 このとき、 溝状ビアホール内には金属を連続的に 埋め込んだ。 その上層はパッシベーシヨン膜によって覆った。
以上の配線構造を用いると、 多孔質絶縁膜を導入することで、 配線間の容量の 低減を両立することができるようになる。 また、 配線間隔 70 nmの櫛形の T E Gを用いて配線間の T D D B試験を行い、 1 25°Cにて 3MVZcm電界を印加 したところ、 '絶縁寿命は 60時間以上となり、 十分な T D D B耐性を有すること を確認した。
また、 このようなデバイスを形成後、 ウェハをダイシングし、 チップを切り出 したのち、 セラミックパッケージ上にマウント、 樹脂封止を行った。 チップサイ ズは 2 Omm正方とし、一 65°C〜 1 5.0 °Cの温度サイクル試験を行ったところ、 本発明による原料分圧変化を利用し、 密着性を向上させた層間膜構造を適用した 場合には、 1 0チップ中、 一つも剥がれが観察されなかった。 これに対して、 密 着性が弱い従来膜構造では、 チップの角から若干の剥がれが生じるサンプルが 2 チップ発生することを確認した。 ，
尚、 本実施例はデュアルダマシン構造に関して詳しく説明したが、 シングルダ マシン配線に関しても同様に適用できることは自明である。
なお、 本発明は、 多孔質絶縁膜の密着性の向上が必要な多層配線の配線構造と その製造方法に関するものであれば、あらゆるものに適用することが可能であり、 その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態に関連付けして本発明を説明したが、 これら実施の 形態および実施例は単に実例を挙げて発明を説明するためのものであって、 限定 することを意味するものではないことが理解できる。
例えば本発明者によってなされた発明の背景となった利用分野である CMOS 回路を有する半導体製造装置技術に関して詳しく説明したが、 本発明はそれに限 定されるものではなく、 例えば、 DRAM (Dynamic Random Access Memory), S RAM (Static Random Access Memory), フラッシュメモリ、. F RAM (Ferro E I ectr i c Random Access Memory)、 M R A M (Magnet i c Random Access Memory)、 抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、 マイクロプロセッ サなどの論理回路を有する半導体製品、 あるいはそれらを同時に掲載した混載型 の半導体製品にも適用することができる。 また、 本発明は少なくとも一部に埋め 込み型合金配線構造を有する半導体装置、 電子回路装置、 光回路装置、 量子回路 装置、 マイクロマシンなどにも適用することができる。
また、 できあがりからも本発明による多孔質絶縁膜の形成を確認することがで きる。 具体的には、 配線層間膜は T EM (Transmission Electron Microscope) の観察像のコントラストにより、 多孔質絶縁膜の上下の密着層を確認することが できる。 T E Mにカロ'え E D X ( Energy Dispersive X-ray Fluorescence Spectrometer) N E E L S (Electron Energy Loss Spectroscopy) なとの元素分 析により、 S i , O, Cが確認でき、 その密着層が高密度であるか、 あるいは炭 素、 水素の含有量が多孔質絶縁膜内部より少ないことで、 特定を行うことができ る。
また、 半導体製造装置内部に記憶された、 マイクロコンピュータの制御プログ ラムを確認することでも、 本発明による多孔質絶縁膜の形成を確認することがで きる。 多孔質絶縁膜の成膜中に原料分圧が変化するよう制御されたプログラムを 用いているか、 あるいはプログラムが記憶されているかどうかで、 特定を行うこ とができる。
本明細書を読んだ後であれば、 当業者にとって等価な構成要素や技術による数 多くの変更および置換が容易であることが明白であるが、 このような変更および 置換は、 添付の請求項の真の範囲および精神に該当するものであることは明白で ある。

Claims

1 . 少なくとも有機シロキサンと不活性ガスとを反応室に供給し、 プラズマ 気相成長法によって絶縁膜を形成する方法において、
成膜中に供給する前記有機シロキサンと前記不活性ガスとの体積比率を変化さ せることで、 反応室における前青記有機シロキサンの分圧を変化させることを特徴 とする多孔質絶縁膜の形成方法。
2 . 前記有機シロキサンが、 少なくのともゲイ素、 酸素、 炭素及び水素を含む 環状有機シロキサンであることを特徴とする請求項 1に記載の多孔質絶縁膜の形 成方法。 囲
3 . 成膜中に前記反応室の全圧が一定であることを特徴とする請求項 1又は 2に記載の多孔質絶縁膜の形成方法。
4 . 前記有機シロキサンが、 下記化学構造式 （1 ) に示す構造であり、 かつ R 1、 および R 2は、 メチル基、 ェチル基、 プロピル基、 イソプロピル基、 ビニ ル基、 ァリル基いずれかであることを特徴とする請求項 1乃至 3のいずれか一項 に記載の多孔質絶縁膜の形成方法。
化学構造式 （ 1 )
Figure imgf000046_0001
5 . 前記有機シロキサンが、 下記化学構造式 （2 ) 〜 （4 ) に示す構造であ ることを特徴とする請求項 1乃至 4のいずれか一項に記載の多孔質絶縁膜の形成 方法。 化学構造式 （2)
Figure imgf000047_0001
化学構造式 (3)
Figure imgf000047_0002
化学構造式 （4)
(4)
Figure imgf000047_0003
6. 前記不活性ガスとして、 H e、 N e、 A r、 K r、 X e、 Rnのうちの 少なくとも一つを用いることを特徴とする請求項 1乃至 5のいずれか一項に記載 の多孔質絶縁膜の形成方法。
7 . 前記多孔質絶縁膜の形成方法において、
( i ) プラズマを励起させる工程と、
( i i ) プラズマを維持する工程と、 を含み、
前記有機シロキサンの分圧が、 前記 （ i ) プラズマを励起させる工程よりも前 記 （ i i ) プラズマを維持する工程において高いことを特徴とする請求項 1乃至 6のいずれか一項に記載の多孔質絶縁膜の形成方法。
8 . 前記多孔質絶縁膜の形成方法において、
( i i ) プラズマを維持する工程と、
( i i i ) プラズマを終了する工程と、 を含み、
前記有機シロキサンの分圧が、 前記 （ i i i ) プラズマを終了する工程よりも 前記 （ i i ) プラズマを維持する工程において高いことを特徴とする請求項 1乃 至 7のいずれか一項に記載の多孔質絶縁膜の形成方法。
9 . 前記多孔質絶縁膜の形成方法において、 '
( ί ) プラズマを励起させる工程と、
( i i ) プラズマを維持する工程と、，
( ί i i ) プラズマを終了する工程と、 を含み、
前記 （ i i ) プラズマを維持する工程における前記有機シロキサンの分圧が、 他の工程よりも高いことを特徴とする請求項 1乃至 8のいずれか一項に記載の多 孔質絶縁膜の形成方法。
1 0 . 少なくとも前記 （ i i ) プラズマを維持する工程における、 前記不活 性ガスに対する前記有機シロキサンの体積比率が、 0 . ' 1以上であることを特徴 とする請求項 7乃至 9のいずれか一項に記載の多孔質絶縁膜の形成方法。
1 1 . 少なくとも前記 （ i ) プラズマを励起させる工程、 もしくは前記 （ i i i ) プラズマを終了する工程における、 前記不活性ガスに対する前記有機シロ キサンの体積比率が、 0 . 1未満であることを特徴とする請求項 9又は 1 0に記 載の多孔質絶縁膜の形成方法。
1 2 . 前記有機シロキサンの分圧制御を前記不活性ガスの流量を変化させて 行うことを特徴とする請求項 1乃至 1 1のいずれか一項に記載の多孔質絶縁膜の 形成方法。
1 3. 前記有機シロキサンの分圧制御を前記有機シロキサン原料の流量を変 化させて行うことを特徴とする請求項 1乃至 1 1のいずれか一項に記載の多孔質 絶縁膜の形成方法。
1 4. 添加ガスを前記反応室に供給することを特徴とする請求項 1乃至 1 3 のいずれか一項に記載の多孔質絶縁膜の形成方法。
1 5. 前記添加ガスが、 02又は C02のうち少なくとも一つからなることを 特徴とする請求項 1 4に記載の多孔質絶縁膜の形成方法。
1 6. 前記添加ガスが、 N20、 1~120又は5 i H4のうち少なくともいずれ か一つからなることを特徴とする請求項 1 4又は 1 5に記載の多孔質絶縁膜の形 成方法。
1 7. 前記添加ガスが、 メタノール、 エタノール、 プロパノール又はイソプ ロパノールのうち少なくともいずれか一つからなることを特徴とする請求項 1 4 乃至 1 6のいずれか一項に記載の多孔質絶縁膜の形成方法。
1 8. 前記添加ガスが、 エチレン、 アセチレン、 シクロへキサン、ベンゼン、 トリメチルベンゼン又はナフタレンのうち少なくともいずれか一つからなること を特徴とする請求項 1 4乃至 1 7のいずれか一項に記載の多孔質絶縁膜の形成方 法。
1 9. 前記有機シロキサンと前記不活性ガスとの体積比率の変化に同期して、 印加する電力を変化させることを特徴とする請求項 1乃至 1 8のいずれか一項に 記載の多孔質絶縁膜の形成方法。 '
20. 前記 （ i ί ) プラズマを維持する工程におけるプラズマ電力が、 他の 工程よリも低いことを特徴とする請求項つ乃至 1 9のいずれか一項に記載の多孔 質絶縁膜の形成方法。
21. 少なくとも前記 （ i ) プラズマを励起させる工程、 あるいは前記 （ i i ί ) プラズマを終了する工程において、 基板側へ低周波電力が印加されること を特徴とする請求項 9乃至 20のいずれか一項に記載の多孔質絶縁膜の形成方法。
2 2 . 成膜中に有機シロキサンと不活性ガスの体積比率を変えることで、 前 記有機シロキサンの反応室における分圧が変化するようプログラムされたマイク 口コンピュータを備える半導体装置の製造装置。
2 3 . 少なくとも有機シロキサンと不活性ガスとを反応室に供給して行なわ れるプラズマ気相成長法によって成膜される絶縁膜を含む多層配線構造を有する 半導体装置の製造方法において、
前記絶縁膜の成膜中に、 供給する前記有機シロキサンと前記不活性ガスとの体 積比率を変化させることで、 反応室における前記有機シロキサンの分圧を変化さ せ、
それによつて、 前記絶縁膜中に、 膜質の異なる複数の層を形成することを特徴 とする半導体装置の製造方法。
2 4 . 半導体基板又は半導体層に形成された少なくとも 1つの回路素子と、 前記少なくとも 1つの回路素子に電気的に接続され 状態で前記半導体基板上又 は前記半導体層上に形成された複数層配線構造とを有する半導体装置における、 絶縁膜に形成される配線溝およびビアホールに金属配線を充填して形成された配 線および接続プラグを有する単位配線構造が複数積層される複数層配線を有する 半導体装置の製造方法において、
少なくとも有機シロキサンと不活性ガスとを反応室に供給し、 プラズマ気相成 長法によって前記絶縁膜を形成し、 成膜中に供給する前記有機シロキサンと前記 不活性ガスとの体積比率を変化させることで、 反応室における前記有機シロキサ ンの分圧を変化させ、 かつ、
プラズマを励起させる工程において配線層間絶縁膜の下層密着層を形成し、 プ ラズマを維持する工程において前記配線層間絶縁膜を形成し、 プラズマを終了す る工程において配線層間絶縁膜の上層密着層を形成することを特徴とする半導体 装置の製造方法。
2 5 . 半導体基板又は半導体層に形成された少なくとも 1つの回路素子と、 前記少なくとも 1つの回路素子に電気的に接続された状態で前記半導体基板上又 は前記半導体層上に形成された複数層配線構造とを有する半導体装置における、 絶縁膜に形成される配線溝およびビアホールに金属配線を充填して形成された配 線および接続プラグを有する単位配線構造が複数積層される複数層配線を有する 半導体装置の製造方法において、
ビア層間絶縁膜を形成する工程と、 配線層絶縁膜を形成する工程と、 ハードマ スク膜を形成する工程とを有し、
少なくとも有機シロキサンと不活性ガスとを反応室に供給し、 プラズマ気相成 長法によって前記絶縁膜を形成し、 成膜中に供給する前記有機シロキサンと前記 不活性ガスとの体積比率を変化させることで、 反応室における前記有機シロキサ ンの分圧を変化させ、 かつ、
プラズマを励起させる工程において前記ビア層間絶縁膜を形成し、 プラズマを 維持するェ禾 において前記配線層間絶縁膜を形成することを特徴とする半導体装 置の製造方法。
2 6 . プラズマを終了する工程において前記ハードマスク膜を形成すること を特徴とする請求項 2 5に記載の半導体装置の製造方法。
2 7 . 少なくとも有機シロキサン原料と不活性ガスが反応室に供給され、 プ ラズマ気相成長法によって形成された絶縁膜を有する半導体装置であって、 成膜中に前記有機シロキサン原料と、 前記不活性ガスの体積比率を変化させた 分圧制御によって形成された多孔質の前記絶縁膜を有することを特徴とする半導 体装置。
2 8 . 前記多孔質の絶縁膜が、 少なくともケィ素、 酸素、 水素及び炭素を構 成元素として含有する環状有機シロキサン構造を含む絶縁膜であり、 上層、 下層 の少なくとも一方の界面近傍における膜密度が膜内部よりも大きく、 かつ連続的 に変化していることを特徴とする請求項 2フに記載の半導体装置。
2 9 . 前記多孔質の絶縁膜の、 上層、 下層の少なくとも一方の界面近傍にお ける炭素量が膜内部よリも小さく、 かつ連続的に変化していることを特徴とする 請求項 2 7又は 2 8に記載の半導体装置。
3 0 . 前記多孔質の絶縁膜の、 上層、 下層の少なくとも一方の界面近傍にお ける水素含有量が膜内部よリも小さく、 かつ連続的に変化していることを特徴と する請求項 2 7乃至 2 9のいずれか一項に記載の半導体装置。
3 1 . 前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とからなリ、 前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、 少なくともケィ素、 酸素、 炭素及び水素を含み、
前記配線層間絶縁膜の酸素量が、 前記ビア層間絶縁膜よりも少ないことを特徴 とする請求項 2 7乃至 3 0のいずれか一項に記載の半導体装置。
3 2 . 前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とからなリ、 前記配線層間絶縁膜と前記ビア層間絶縁膜のいずれもが、 少なくともケィ素、 酸素、 炭素及び水素を含み、
前記配線層間絶縁膜の炭素量が、 前記ビア層間絶縁膜よりも多いことを特徴と する請求項 2 7乃至 3 1のいずれか一項に記載の半導体装置。
3 3 . 前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とからなリ、 前記配線層間絶縁膜と前記ビア層間絶縁膜のいず； Hもが、 少なくともゲイ素、 酸素、 炭素及び水素を含み、
前記配線層間絶縁膜の密度が、 前記ビア層間絶縁膜よリも低いことを特徴どす る請求項 2 7乃至 3 2のいずれか一項に記載の半導体装置。
3 4 . 前記絶縁膜が配線層間絶縁膜とビア層間絶縁膜とを有し、
前記ビア層間絶縁膜が S i O C H膜からなることを特徴とする請求項 2 7乃至
3 3のいずれか一項に記載の半導体装置。
3 5 . 前記絶縁膜が配線層間絶縁膜を有し、
前記配線層間絶縁膜の上側に S i O C H膜からなるバードマスク膜を設けたこ とを特徴とする請求項 2 7乃至 3 4のいずれか一項に記載の半導体装置。
PCT/JP2006/324040 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 WO2007061134A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/085,469 US7923384B2 (en) 2005-11-24 2006-11-24 Formation method of porous insulating film, manufacturing apparatus of semiconductor device, manufacturing method of semiconductor device, and semiconductor device
JP2007546541A JP5093479B2 (ja) 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005338452 2005-11-24
JP2005-338452 2005-11-24

Publications (1)

Publication Number Publication Date
WO2007061134A1 true WO2007061134A1 (ja) 2007-05-31

Family

ID=38067348

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324040 WO2007061134A1 (ja) 2005-11-24 2006-11-24 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US7923384B2 (ja)
JP (1) JP5093479B2 (ja)
WO (1) WO2007061134A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071226A (ja) * 2007-09-18 2009-04-02 Nec Corp 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
US7601402B2 (en) * 2002-11-08 2009-10-13 Tokyo Electron Limited Method for forming insulation film and apparatus for forming insulation film
WO2010008930A2 (en) * 2008-07-15 2010-01-21 Applied Materials, Inc. Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP2011166106A (ja) * 2010-01-13 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2012527751A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造体及びその形成方法
JP2013520792A (ja) * 2010-02-23 2013-06-06 アプライド マテリアルズ インコーポレイテッド 低誘電率誘電体を含む超小型電子構造およびその構造内の炭素分配を制御する方法
CN104716085A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
JP2015111712A (ja) * 2009-11-11 2015-06-18 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US11904352B2 (en) 2019-05-17 2024-02-20 Jiangsu Favored Nanotechnology Co., Ltd. Low dielectric constant film and preparation method thereof
WO2024080237A1 (ja) * 2022-10-11 2024-04-18 住友精化株式会社 シリコン含有膜前駆体、シリコン含有膜形成用の組成物、硫黄含有シロキサンの製造方法、及びシリコン含有膜の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404582B2 (en) * 2010-05-04 2013-03-26 International Business Machines Corporation Structure and method for manufacturing interconnect structures having self-aligned dielectric caps
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US9754822B1 (en) * 2016-03-02 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
KR20210018762A (ko) * 2019-08-09 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 온도 제어된 화학물질 전달 시스템 및 이를 포함하는 반응기 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297821A (ja) * 2002-04-05 2003-10-17 Asm Japan Kk 半導体基板上のシロキサン重合体膜及びその製造方法
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758860B2 (ja) * 1995-08-30 1998-05-28 山形日本電気株式会社 半導体装置の製造方法
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP2004200713A (ja) 2000-12-19 2004-07-15 Canon Sales Co Inc 半導体装置及びその製造方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP4438385B2 (ja) * 2002-11-28 2010-03-24 東ソー株式会社 絶縁膜用材料、有機シラン化合物の製造方法、絶縁膜、及びそれを用いた半導体デバイス
JP4746829B2 (ja) 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297821A (ja) * 2002-04-05 2003-10-17 Asm Japan Kk 半導体基板上のシロキサン重合体膜及びその製造方法
JP2005166716A (ja) * 2003-11-28 2005-06-23 Tokyo Electron Ltd 絶縁膜の形成方法及び絶縁膜形成システム
JP2005203794A (ja) * 2004-01-16 2005-07-28 Internatl Business Mach Corp <Ibm> 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601402B2 (en) * 2002-11-08 2009-10-13 Tokyo Electron Limited Method for forming insulation film and apparatus for forming insulation film
JP2009071226A (ja) * 2007-09-18 2009-04-02 Nec Corp 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
JP2009177023A (ja) * 2008-01-25 2009-08-06 Nec Corp 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法
JP2011528508A (ja) * 2008-07-15 2011-11-17 アプライド マテリアルズ インコーポレイテッド 障壁層と多様な液体前駆体から堆積される多孔質低ｋ膜との間の付着を促進するための方法
CN102099897A (zh) * 2008-07-15 2011-06-15 应用材料股份有限公司 在从多液态前体沉积的多孔低k薄膜和阻障层间提升黏着性的方法
WO2010008930A3 (en) * 2008-07-15 2010-04-08 Applied Materials, Inc. Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
WO2010008930A2 (en) * 2008-07-15 2010-01-21 Applied Materials, Inc. Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
JP2012527751A (ja) * 2009-05-19 2012-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造体及びその形成方法
JP2015111712A (ja) * 2009-11-11 2015-06-18 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US9231207B2 (en) 2009-11-11 2016-01-05 Nec Corporation Method for forming resistance changing element capable of operating at low voltage
JP2011166106A (ja) * 2010-01-13 2011-08-25 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP2013520792A (ja) * 2010-02-23 2013-06-06 アプライド マテリアルズ インコーポレイテッド 低誘電率誘電体を含む超小型電子構造およびその構造内の炭素分配を制御する方法
CN104716085A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104716085B (zh) * 2013-12-17 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US11904352B2 (en) 2019-05-17 2024-02-20 Jiangsu Favored Nanotechnology Co., Ltd. Low dielectric constant film and preparation method thereof
WO2024080237A1 (ja) * 2022-10-11 2024-04-18 住友精化株式会社 シリコン含有膜前駆体、シリコン含有膜形成用の組成物、硫黄含有シロキサンの製造方法、及びシリコン含有膜の製造方法

Also Published As

Publication number Publication date
US7923384B2 (en) 2011-04-12
US20090039474A1 (en) 2009-02-12
JP5093479B2 (ja) 2012-12-12
JPWO2007061134A1 (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
WO2007061134A1 (ja) 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置
US8043957B2 (en) Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor
US8435828B2 (en) Method of manufacturing semiconductor device
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP4656147B2 (ja) 多孔質絶縁膜の形成方法および半導体装置
JP5267130B2 (ja) 半導体装置およびその製造方法
JP5554951B2 (ja) 半導体装置の製造方法
JP2008277812A (ja) 水蒸気及び希釈ガスにより改善された水素アッシング
JP5349789B2 (ja) 多層配線の形成方法
US7138332B2 (en) Method of forming silicon carbide films
JPWO2008010591A1 (ja) 多孔質絶縁膜の形成方法
JP2010278330A (ja) 半導体装置及び半導体装置の製造方法
JP5194393B2 (ja) 半導体装置の製造方法
JP4015510B2 (ja) 半導体集積回路の多層配線用層間絶縁膜及びその製造方法
JP2010283136A (ja) 半導体装置の製造方法
US7199044B2 (en) Method for manufacturing semiconductor device
JP4325569B2 (ja) 有機シリコン系膜の形成方法、及び有機シリコン系膜を有する半導体装置
JP2003258096A (ja) 配線構造及びその形成方法
JP2005019977A (ja) 半導体装置の製造方法
WO2008075637A1 (ja) プラズマ反応用ガス、ドライエッチング方法およびフルオロカーボン膜の成膜方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007546541

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12085469

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06833843

Country of ref document: EP

Kind code of ref document: A1