JP2011155077A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011155077A JP2011155077A JP2010014649A JP2010014649A JP2011155077A JP 2011155077 A JP2011155077 A JP 2011155077A JP 2010014649 A JP2010014649 A JP 2010014649A JP 2010014649 A JP2010014649 A JP 2010014649A JP 2011155077 A JP2011155077 A JP 2011155077A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor device
- manufacturing
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Abstract
【解決手段】低誘電率層間絶縁膜の成膜の際、高周波と低周波の2周波を切り替え、膜厚方向に膜特性の変調をかけることで、低誘電率を保持したまま密着強度を向上させる。プラズマ発生のための高周波と低周波が同一電極から印加される。そして絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高い。例えば絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、高周波と低周波の2周波により密着層となり、密着層以外の部分は低周波の入力を低下あるいは0にすることで低誘電率絶縁膜となる。
【選択図】図2
Description
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波の入力の大きさの比を途中で変更することにより、基板上に成長する膜特性を厚さ方向に変調することを特徴とする半導体装置の製造方法が提供される。
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波が同一電極から印加され、
前記絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高いことを特徴とする半導体装置の製造方法が提供される。
図5は第1の実施の形態である金属配線構造の断面の一例を示す図である。金属配線材21は半導体装置の内部の素子同士を電気的に接続するものであり、低誘電率絶縁膜24の表層に埋め込まれている。バリアメタル膜22は金属配線材21が層間絶縁膜24内へ拡散を防ぐ金属膜である。キャップ膜23も金属配線材21が拡散するのを防ぐキャップ膜である。低誘電率絶縁膜24はビア及び配線層間を埋める絶縁膜である。密着層25は低誘電率絶縁膜24とその上層および下層、あるいは上層または下層との密着強度を上げるための層である。図5に示す金属配線構造は、キャップ膜23、密着層25、並びに低誘電率絶縁膜24及び金属配線材21からなる層構造を複数積み重ねたものである。
上記した実施の形態を用い、下密着層25aおよび上密着層26aの導入による、信頼性向上の確認を行った。信頼性は層間絶縁膜どうしの密着強度により評価を行った。密着強度はスコッチテープを使用したピーリングテストとm-ELT(modified - Edge Lift-off Test)法にて測定した。ピーリングテストでは測定エリアを1mm角で領域を縦10ヶ所、横10ヶ所の計100ヶ所に区切り、剥離した領域数によって判定を行った。m−ELT法では、表面に任意の厚さのエポキシ樹脂を塗布し、サンプルを1cm角に切断した後、液体窒素を使いサンプルを冷却した。そして冷却しながらサンプルを観察し、剥離の開始した温度とエポキシの厚さから密着強度を求めた。
上記した実施の形態を用い、下密着層25aおよび上密着層26aの導入による、実効誘電率への影響を評価した。下密着層25aおよび上密着層26aは、図4に示したように膜密度と酸素濃度が高く(図4のA,C領域)、炭素濃度が低いため、比誘電率が増加していることが考えられる。そこで下密着層25aおよび上密着層26aの厚さの和と低誘電率絶縁膜24との膜厚比と、実効誘電率との関係を調べた。各層の膜厚を決定するに際し、低誘電率絶縁膜24のバルクの炭素濃度と、下密着層25aおよび上密着層26aのバルクの炭素濃度の中間になる場所が、各々の層の境界とし膜厚を決定した。
式(1)に示す原料を使った場合のキャップ膜23a、下密着層25aおよび低誘電率絶縁膜24aにおける炭素濃度の関係を評価した。キャップ膜23aにはSiCN膜を適用しその上に下密着層25aと低誘電率絶縁膜24aの成膜を行った(図6(a)〜(c))。その後XPS(X線光電子分光法)を使い各層の炭素濃度測定を行った。その結果を図20に示す。この図での炭素存在比とは各層における原子存在比である。この結果から炭素存在比はキャップ膜<下密着層25a<低誘電率絶縁膜の順となった。図6(i)のCMPプロセスの際上密着層26aを完全に取りきらなかった場合、炭素存在比はキャップ膜<下密着層25a<低誘電率絶縁膜の順となり、LRF出力増加により上下の密着層25a,26aの炭素存在比はキャップ膜と低誘電率絶縁膜の中間値を示す。
第2の実施の形態である層間絶縁膜のおよびその形成方法について図を用いて詳細に説明する。第2の実施の形態である層間絶縁膜の断面構造を図9、成膜シーケンスを図10に示す。リアクタ内に原料ガスとキャリアガスを導入し、安定したところで、高周波(HRF)と低周波(LRF)の2周波をONし成膜を開始する。これにより図9のDの領域が形成される。次にLRFをOFFしHRFのみで成膜を続けることで(図10(a))、図9のEの領域を形成する。あるいはLRFの出力を下げることで(図10b)、図9のEの領域を形成する。LRFの出力の下げ方、あるいはOFFの仕方は、出力を一挙に下げても良いし(図示せず)、ランピング法によって下げても良い(図10)。膜厚方向に対する膜密度、シリコンに対するカーボンの濃度、シリコンに対する酸素の濃度の変化を図10に示す。膜密度は小角X線散乱、シリコンに対するカーボンと酸素濃度はXPSによって求めた。この結果、図11に示すDの領域ではEの領域と比較して、膜密度と酸素濃度が増加しているのに対し、炭素濃度は減少しているのが確認された。図9に示すD、Eの領域は後述する図12の下密着層25b、低誘電率絶縁膜24bにそれぞれ相当する。
次に第3の実施の形態である層間絶縁膜のおよびその形成方法について図を用いて詳細に説明する。第3の実施の形態である層間絶縁膜の断面構造を図13、成膜シーケンスを図14に示す。リアクタ内に原料ガスとキャリアガスを導入し、安定したところで、高周波(HRF)をONし成膜を開始する。あるいは高周波(HRF)と低周波(LRF)をONし、2周波により成膜を開始する、これにより図13のGの領域が形成される。次にLRFの出力をあげることで、図13のFの領域が形成される。LRFの出力の上げ方は一挙に任意の値に切り替えても良いし、ランピング法を用いても良い。膜厚方向に対する膜密度、シリコンに対するカーボンの濃度、シリコンに対する酸素の濃度の変化を図15に示す。膜密度は小角X線散乱、シリコンに対するカーボンと酸素濃度はXPS(X線光電子分光法)によって求めた。この結果図13に示すGの領域ではFの領域と比較し膜密度と酸素濃度が増加しているのに対し、炭素濃度は減少しているのが確認された。図16に示すF、Gの領域は後述する図16の低誘電率絶縁膜24c、上密着層26cにそれぞれ相当する。
上記したいずれかの実施形態にかかる層間絶縁膜の形成方法を使い、成膜時にゲート絶縁膜に与える影響を評価した。プラズマを用いた成膜では、プラズマの安定性や電位分布の均一性に起因したゲート絶縁膜破壊が発生することがある。平行平板による高周波にプラズマでは電子とイオンの重量の差によって、電子は周波数に追従できるがイオンは追従できず、電極に近い部分には電子が多く、電極から離れるに従いイオンが多くなる(図17(a))。その結果電極上にあるウエハー表面近傍には電子が多く存在し自己バイアスによって負の電位に帯電する。
2a キャリアガス供給ユニット
3a 気化器
4a 高周波電源
5a 低周波電源
6a マッチングボックス
7a 上部電極
8、8a 下部電極
9a 真空ポンプ
10、10a ウエハー
11a リアクタ
21、21a、21b、21c 金属配線材
22、22a、22b バリアメタル
23、23a、23b キャップ膜
24、24a、24b 低誘電率絶縁膜
25、25a、25b 下密着層
26、26a、 上密着層
27、27a、27b ハードマスク
31 イオン
32 電子
Claims (13)
- 層間絶縁膜を構成する少なくとも一つの絶縁膜を、プラズマ重合法あるいはプラズマCVD法で形成する工程を有し、
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波の入力の大きさの比を途中で変更することにより、基板上に成長する膜特性を厚さ方向に変調することを特徴とする半導体装置の製造方法。 - 層間絶縁膜を構成する少なくとも一つの絶縁膜を、プラズマ重合法あるいはプラズマCVD法で形成する工程を有し、
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波が同一電極から印加され、
前記絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高いことを特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、高周波と低周波の2周波により密着層となり、前記密着層以外の部分は低周波の入力を低下あるいは0にすることで低誘電率絶縁膜となることを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、厚さ方向の中央部と比較して膜密度が高くなることを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、厚さ方向の中央部と比較してO/Si (原子比)が高くなることを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、厚さ方向の中央部と比較してC/Si (原子比)が低くなることを特徴とする半導体装置の製造方法。 - 請求項1〜6のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方に、高周波出力と低周波出力の関係が、
低周波出力(W)/ 高周波出力(W)≧0.1・・・・・(式1)
であることを特徴とする半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
前記絶縁膜において、前記低誘電率絶縁膜の膜厚と前記低誘電率絶縁膜の上下少なくともどちらか一方に存在する前記密着層の膜厚の関係が、
((下側の前記密着層の膜厚)+(上側の前記密着層の膜厚))/ (前記低誘電率絶縁膜の膜厚) ≦0.4 ・・・・・(式2)
であることを特徴とする半導体装置の製造方法。 - 請求項3又は8に記載の半導体装置の製造方法において、
前記絶縁膜の下にはキャップ膜が設けられており、
前記キャップ膜、前記密着層、及び前記低誘電率絶縁膜の炭素の原子存在比が、
前記キャップ膜<前記密着層<前記低誘電率絶縁膜
であることを特徴とする半導体装置の製造方法。 - 請求項1〜11のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜の原料を不活性ガスに希釈して供給することを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記不活性ガスが0族元素のいずれか1種以上からなることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014649A JP2011155077A (ja) | 2010-01-26 | 2010-01-26 | 半導体装置の製造方法 |
US13/013,554 US8367559B2 (en) | 2010-01-26 | 2011-01-25 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014649A JP2011155077A (ja) | 2010-01-26 | 2010-01-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011155077A true JP2011155077A (ja) | 2011-08-11 |
Family
ID=44309281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014649A Pending JP2011155077A (ja) | 2010-01-26 | 2010-01-26 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8367559B2 (ja) |
JP (1) | JP2011155077A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180108836A (ko) * | 2016-03-14 | 2018-10-04 | 가부시키가이샤 리코 | 입력 소자 및 입력 장치 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101180497B1 (ko) * | 2002-11-29 | 2012-09-06 | 안드레아스 야콥 | 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치 |
US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
CN103165520A (zh) * | 2011-12-13 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
KR102136769B1 (ko) * | 2013-03-14 | 2020-07-22 | 어플라이드 머티어리얼스, 인코포레이티드 | Pecvd 프로세스에서 우수한 접착 강도를 갖고 유전 상수 증가를 최소화하기 위한 접착 층 |
GB201813467D0 (en) | 2018-08-17 | 2018-10-03 | Spts Technologies Ltd | Method of depositing silicon nitride |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09223737A (ja) * | 1996-02-16 | 1997-08-26 | Nec Corp | 半導体装置の製造方法 |
JP2003234346A (ja) * | 2001-12-06 | 2003-08-22 | Canon Sales Co Inc | 半導体装置の製造方法 |
JP2004247725A (ja) * | 2003-02-13 | 2004-09-02 | Asm Japan Kk | シリコンカーバイド膜を形成する方法 |
JP2007123783A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | 半導体装置の製造方法 |
WO2007061134A1 (ja) * | 2005-11-24 | 2007-05-31 | Nec Corporation | 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 |
JP2007142066A (ja) * | 2005-11-17 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010258222A (ja) * | 2009-04-24 | 2010-11-11 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2011129690A (ja) * | 2009-12-17 | 2011-06-30 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4938222B2 (ja) | 2004-02-03 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7253105B2 (en) * | 2005-02-22 | 2007-08-07 | International Business Machines Corporation | Reliable BEOL integration process with direct CMP of porous SiCOH dielectric |
US8043957B2 (en) | 2006-05-17 | 2011-10-25 | Nec Corporation | Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor |
JP4812838B2 (ja) | 2006-07-21 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 多孔質絶縁膜の形成方法 |
CN101569003B (zh) | 2006-12-22 | 2011-02-16 | 日本电气株式会社 | 半导体装置及其制造方法 |
-
2010
- 2010-01-26 JP JP2010014649A patent/JP2011155077A/ja active Pending
-
2011
- 2011-01-25 US US13/013,554 patent/US8367559B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09223737A (ja) * | 1996-02-16 | 1997-08-26 | Nec Corp | 半導体装置の製造方法 |
JP2003234346A (ja) * | 2001-12-06 | 2003-08-22 | Canon Sales Co Inc | 半導体装置の製造方法 |
JP2004247725A (ja) * | 2003-02-13 | 2004-09-02 | Asm Japan Kk | シリコンカーバイド膜を形成する方法 |
JP2007123783A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | 半導体装置の製造方法 |
JP2007142066A (ja) * | 2005-11-17 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法 |
WO2007061134A1 (ja) * | 2005-11-24 | 2007-05-31 | Nec Corporation | 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 |
JP2010258222A (ja) * | 2009-04-24 | 2010-11-11 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2011129690A (ja) * | 2009-12-17 | 2011-06-30 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180108836A (ko) * | 2016-03-14 | 2018-10-04 | 가부시키가이샤 리코 | 입력 소자 및 입력 장치 |
KR102154136B1 (ko) * | 2016-03-14 | 2020-09-09 | 가부시키가이샤 리코 | 입력 소자 및 입력 장치 |
US11010004B2 (en) | 2016-03-14 | 2021-05-18 | Ricoh Company, Ltd. | Input element and input device |
Also Published As
Publication number | Publication date |
---|---|
US20110183526A1 (en) | 2011-07-28 |
US8367559B2 (en) | 2013-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8492266B2 (en) | Semiconductor device having insulating film with surface modification layer and method for manufacturing the same | |
JP5482881B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2011166106A (ja) | 半導体装置の製造方法及び半導体装置 | |
TWI528454B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US20100025852A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2011155077A (ja) | 半導体装置の製造方法 | |
JPWO2007061134A1 (ja) | 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 | |
JP5349789B2 (ja) | 多層配線の形成方法 | |
JP5904866B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009194072A (ja) | 半導体装置の製造方法 | |
JP4015510B2 (ja) | 半導体集積回路の多層配線用層間絶縁膜及びその製造方法 | |
JP5714004B2 (ja) | プラズマ処理方法 | |
US6998325B2 (en) | Method for manufacturing semiconductor device | |
JP2006024641A (ja) | 半導体装置およびその製造方法 | |
US20040115407A1 (en) | Diffusion barrier with low dielectric constant and semiconductor device containing same | |
JP2010232538A (ja) | 半導体装置とその製造方法 | |
US7056825B2 (en) | Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases | |
JP2002134494A (ja) | 半導体装置およびその製造方法 | |
JP6109368B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011199059A (ja) | 半導体装置およびその製造方法 | |
JP5700513B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009094123A (ja) | 半導体装置の製造方法 | |
JP2010287653A (ja) | 半導体装置およびその製造方法 | |
JP2006294671A (ja) | 低誘電率炭化珪素膜の製造方法 | |
JP3843275B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130828 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |