JP2010258222A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010258222A
JP2010258222A JP2009106613A JP2009106613A JP2010258222A JP 2010258222 A JP2010258222 A JP 2010258222A JP 2009106613 A JP2009106613 A JP 2009106613A JP 2009106613 A JP2009106613 A JP 2009106613A JP 2010258222 A JP2010258222 A JP 2010258222A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
reaction chamber
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009106613A
Other languages
English (en)
Other versions
JP5152093B2 (ja
Inventor
Naoki Obara
直城 小原
Noriyuki Asami
範之 阿佐見
Tamotsu Owada
保 大和田
Hirofumi Wataya
宏文 綿谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009106613A priority Critical patent/JP5152093B2/ja
Publication of JP2010258222A publication Critical patent/JP2010258222A/ja
Application granted granted Critical
Publication of JP5152093B2 publication Critical patent/JP5152093B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】複数の絶縁膜を有する積層膜を形成する場合のスループットの向上等を実現し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板10上に、少なくともトリメチルシリルアセチレンを原料ガスとして用いて、組成の異なる複数の絶縁膜34、36、38、40を有する積層膜及び組成の異なる複数の絶縁膜56,58,60,62を有する積層膜64を、同一の反応室内において大気開放することなく連続的に形成する工程を有している。
【選択図】図5

Description

本発明は、半導体装置の製造方法に関する。
多層配線構造を有する半導体装置においては、組成や様々な特性等が異なる複数の絶縁膜を有する積層膜が形成される。
このような積層膜のうちの一の絶縁膜を形成する際には、第1の原料を用い、第1の成膜装置により成膜が行われる。第1の成膜装置を用いて一の絶縁膜を形成した後には、大気開放が行われ、第2の成膜装置に半導体基板が搬送される。そして、第1の原料と異なる第2の原料を用い、第2の成膜装置により他の絶縁膜の成膜が行われる。
こうして、組成等の異なる複数の絶縁膜を有する積層膜が半導体基板上に形成される。
特開2007−88017号公報 特開2004−47873号公報 特開2003−12776号公報 特開2004−64023号公報 特開2004−253791号公報 特開2005−50954号公報
しかしながら、提案されている技術では、必ずしも十分に高いスループットで半導体装置を製造し得なかった。
本発明の目的は、スループットの向上等を実現し得る半導体装置の製造方法を提供することにある。
実施形態の一観点によれば、半導体基板上に、少なくともトリメチルシリルアセチレンを原料ガスとして用いて、組成の異なる複数の絶縁膜を有する積層膜を、同一の反応室内において大気開放することなく連続的に形成する工程を有することを特徴とする半導体装置の製造方法が提供される。
開示の半導体装置の製造方法によれば、少なくともトリメチルシリルアセチレンを原料ガスとして、積層膜の各々の絶縁膜を形成する。トリメチルシリルアセチレンは、組成の異なる様々な絶縁膜を形成するのに適した材料である。このため、トリメチルシリルアセチレンを用いれば、組成の異なる複数の絶縁膜を有する積層膜を、同一の反応室内において大気開放することなく連続的に形成することができる。同一の反応室内において大気開放することなく連続的に絶縁膜を形成得るため、高いスループットで半導体装置を製造することができる。
一実施形態による半導体装置の製造方法を示す工程断面図(その1)である。 一実施形態による半導体装置の製造方法を示す工程断面図(その2)である。 一実施形態による半導体装置の製造方法を示す工程断面図(その3)である。 一実施形態による半導体装置の製造方法を示す工程断面図(その4)である。 一実施形態による半導体装置の製造方法を示す工程断面図(その5)である。 一実施形態による半導体装置の製造方法を示す工程断面図(その6)である。 成膜装置を示す概略図である。 一実施形態による半導体装置の製造方法のシーケンスを示す図(その1)である。 一実施形態による半導体装置の製造方法のシーケンスを示す図(その2)である。 一実施形態による半導体装置の製造方法の評価結果を示すグラフである。
[一実施形態]
一実施形態による半導体装置の製造方法を図1乃至図10を用いて説明する。図1乃至図6は、本実施形態による半導体装置の製造方法を示す工程断面図である。図7は、成膜装置を示す概略図である。図8及び図9は、本実施形態による半導体装置の製造方法のシーケンスを示す図である。
まず、図1(a)に示すように、半導体基板10に、例えばSTI(Shallow Trench Isolation)法により、素子分離領域12を形成する。素子分離領域12により、素子領域14が確定される。半導体基板10としては、例えばシリコン基板を用いる。素子分離領域12の材料としては、例えば二酸化シリコンを用いる。
次に、素子領域14上に、ゲート絶縁膜16を介してゲート電極18を形成する。ゲート絶縁膜16の膜厚は、例えば2nm程度とする。ゲート電極18は、例えばCVD(Chemical Vapor Deposition、化学気相堆積)法により、全面にポリシリコン膜を形成し、かかるポリシリコン膜をパターニングすることにより形成される。ゲート長は、例えば65nm程度とする。
次に、ゲート電極18の側壁部分にサイドウォール絶縁膜20を形成する。サイドウォール絶縁膜20は、例えばCVD法により全面に絶縁膜を形成し、かかる絶縁膜を異方性エッチングすることにより形成される。
次に、サイドウォール絶縁膜20が側壁部分に形成されたゲート電極18をマスクとして、半導体基板10内にドーパント不純物を導入することにより、ゲート電極18の両側の半導体基板10内にソース/ドレイン拡散層22を形成する。こうして、ゲート電極18とソース/ドレイン拡散層22とを有するトランジスタ24が形成される。
なお、トランジスタ24の動作速度の向上を図るべく、ゲート電極18の上部やソース/ドレイン拡散層22の上部に、シリサイド膜(図示せず)を形成してもよい。シリサイド膜としては、例えばコバルトシリサイド膜やニッケルシリサイド膜等を形成する。
次に、図1(b)に示すように、例えばCVD法により、全面に、層間絶縁膜26を形成する。層間絶縁膜26としては、例えばUSG(Undoped Silicate Glass)膜やPSG(Phospho-Silicate Glass)膜等を形成する。層間絶縁膜26の膜厚は、例えば1.5μm程度とする。
次に、フォトリソグラフィ技術を用い、トランジスタ24のソース/ドレイン拡散層22に達するコンタクトホール28を形成する。
次に、全面に、例えばスパッタリング法により、バリア膜30を形成する。バリア膜30としては、例えばTi膜とTiN膜との積層膜を形成する。Ti膜の膜厚は、例えば10nm程度とする。TiN膜の膜厚は、例えば10nm程度とする。
次に、例えばCVD法により、例えばタングステン膜32を形成する。タングステン膜32の膜厚は、例えば200nm程度とする。
次に、例えばCMP(Chemical Mechanical Polishing、化学的機械的研磨)法により、層間絶縁膜26の表面が露出するまでタングステン膜32を研磨する。こうして、コンタクトホール28内に、例えばタングステン膜により形成された導体プラグ32が埋め込まれる。
次に、以下のようにして、組成の異なる複数の絶縁膜34、36、38、40を有する積層膜42を同一の反応室110(図7参照)内において大気開放することなく連続的に形成する。
まず、積層膜42を形成する際に用いられる成膜装置について図7を用いて説明する。
図7に示す成膜装置は、例えばプラズマCVD法により成膜を行う成膜装置である。反応室(チャンバ、成膜室)110は、配管132を介して排気用の真空ポンプ134に接続されている。反応室110の内部には、シャワーヘッド112とプレート114とが設けられている。シャワーヘッド112は、プレート114の上方に位置している。シャワーヘッド112とプレート114とは、成膜の際にはプラズマを発生する対向電極として用いられる。
シャワーヘッド112には、高周波(HF、High Frequency)電源116及び低周波(LF、Low Frequency)電源118が接続されている。高周波電源116の周波数は、例えば13.56MHz程度とする。低周波電源118の周波数は、例えば400kHz程度とする。プレート114は接地されている。プレート114は、半導体基板(半導体ウェハ)10を支持する載置台としても機能する。プレート114内には、ヒータ(図示せず)が設けられている。原料ガスは、配管128を介してシャワーヘッド112に送られ、反応室110内に導入される。半導体基板10は、図示しない搬送口を介して搬入又は搬出される。
液体材料気化供給器122は、液体材料を気化して供給するものである。液体のトリメチルシリルアセチレン(Trimethylsilylacetylene、TMSA)は、液体材料気化供給器122により気化されて供給される。液体材料気化供給器122内には、液体材料の流量を制御する液体用流量制御器(液体用マスフローコントローラ)(図示せず)が設けられている。液体のTMSAの流量は、液体材料気化供給器122内に設けられた液体用流量制御器により制御される。気体用流量制御器(気体用マスフローコントローラ)124、126は、気体の流量を制御するものである。CO(二酸化炭素)ガスの流量は、気体用流量制御器124により制御される。O(酸素)ガスの流量は、気体用流量制御器126により制御される。トリメチルシリルアセチレン等の原料ガスは、配管128を通して混合され、シャワーヘッド112を介して反応室110内に供給される。
半導体基板10を反応室110内に導入する前の段階においては、半導体基板10が載置される載置台114の温度を所定の温度に予め設定する。載置台114の温度は、載置台114内に設けられたヒータ(図示せず)を用いて適宜設定することができる。載置台114の設定温度、即ち、基板温度は、例えば300〜430℃程度とする。より好ましくは、載置台114の設定温度を350〜400℃程度とする。ここでは、載置台114の設定温度を、例えば400℃とする。本実施形態では、後述するように、積層膜42の各々の絶縁膜34、36、38、40を、同じ基板温度(処理温度、成膜温度)に設定した状態で成膜する。また、本実施形態では、後述するように、積層膜64の各々の絶縁膜56、58、60、62を、同じ基板温度に設定した状態で成膜する。
次に、半導体基板10を成膜装置の反応室110内に導入する。反応室110内に導入された半導体基板10は、所望の温度に設定された載置台114上に載置される。
次に、以下のようにして、絶縁膜(エッチングストッパ膜)34を形成する(図1(c),図8,図9参照)。エッチングストッパ膜34は、後述する層間絶縁膜36(図1(d)参照)をエッチングする際に、エッチングストッパとして機能するものである。従って、エッチングストッパ膜34と層間絶縁膜36とはエッチング特性が異なることが好ましい。トリメチルシリルアセチレンを原料ガスとして用いることにより、以下のようにして、所望のエッチングストッパ膜34を形成することが可能である。ここでは、エッチングストッパ膜34としてSiC膜を形成する場合を例に説明する。SiC膜は、SiCO膜と称される場合もある。SiCO膜は、後述するSiOC膜より酸素の組成が低く、SiOC膜より炭素の組成が高い。
エッチングストッパ膜34は低誘電率膜である層間絶縁膜36をエッチングする際にエッチングストッパとして機能するものであるため、エッチングストッパ膜34の密度は層間絶縁膜36の密度より高くなる。エッチングストッパ膜34の比誘電率は、層間絶縁膜36の比誘電率より高くなる。
本実施形態においてトリメチルシリルアセチレンを原料ガスとして用いるのは、トリメチルシリルアセチレンを原料として用いれば、組成や様々な特性が異なる絶縁膜を大気開放することなく連続的に形成し得るためである。また、トリメチルシリルアセチレンは、絶縁膜の組成等の制御が容易であり、しかも、安価であるためである。
まず、反応室110内へのCOの導入を開始する。COの流量(供給量)は、例えば、7000〜12000sccm程度とする。ここでは、COの流量を、例えば9000sccmとする。反応室110内の圧力は、例えば3〜4Torrとする。ここでは、反応室110内の圧力を、例えば3Torrとする。
なお、エッチングストッパ膜34を形成する際のCOの流量及び反応室110内の圧力は、上記に限定されるものではない。所望のエッチングストッパ膜34を形成し得るように、COの流量及び反応室110内の圧力を適宜設定することができる。
反応室110内の圧力が安定した後には、反応室110内へのトリメチルシリルアセチレン(TMSA)の導入を開始する。トリメチルシリルアセチレンの供給量は、例えば1.0〜1.5g/minとする。ここでは、リメチルシリルアセチレンの供給量を、例えば1.5g/minとする。
なお、エッチングストッパ膜34を形成する際のトリメチルシリルアセチレンの供給量は、上記に限定されるものではない。所望のエッチングストッパ膜34を形成しうるように、トリメチルシリルアセチレンの供給量を適宜設定することができる。
CO及びトリメチルシリルアセチレンの流量が安定した後には、高周波電源116及び低周波電源118をオン状態とする。高周波電源116の電力は、例えば400〜500W程度とする。ここでは、高周波電源116の電力を、例えば450Wとする。低周波電源118の電力は、例えば400〜600W程度とする。ここでは、低周波電源118の電力を、例えば500Wとする。
なお、エッチングストッパ膜34を形成する際の高周波電源116の電力及び低周波電源118の電力は、上記に限定されるものではない。所望のエッチングストッパ膜34が形成されるように、高周波電源116の電力及び低周波電源118の電力を適宜設定することができる。
エッチングストッパ膜34の膜厚は、例えば30nm程度とする。エッチングストッパ膜34の膜厚は、例えば成膜時間等を制御することにより適宜設定することができる。
エッチングストッパ膜34の比誘電率は、例えば3.5程度とする。エッチングストッパ膜34の密度は、例えば1.7g/cm程度とする。
トリメチルシリルアセチレンの供給量を例えば1.0〜1.5g/minとし、COの流量を例えば7000〜12000sccmとした場合には、以下のようなエッチングストッパ膜34が形成される。即ち、エッチングストッパ膜34の比誘電率は、例えば3.4〜3.8となる。エッチングストッパ膜34の密度は、例えば1.5〜2.0g/cmとなる。
エッチングストッパ膜34が形成された後には、高周波電源116と低周波電源118とをオフ状態とする(図8,図9参照)。なお、CO及びトリメチルシリルアセチレンについては、中断することなく、反応室110内への供給を継続する。
こうして、プラズマCVD法により、エッチングストッパ膜34が形成される。
次に、以下のようにして、絶縁膜(層間絶縁膜、低誘電率膜)36を形成する(図1(d),図8,図9参照)。層間絶縁膜36を形成する工程は、エッチングストッパ膜34を形成する工程の後に、同一の反応室110内において大気開放することなく連続的に行われる。ここでは、層間絶縁膜36として、例えばSiOC膜(カーボン含有SiO膜)を形成する場合を例に説明する。SiOC膜は、前述したSiCO膜より酸素の組成が高く、SiCO膜より炭素の組成が低い。配線間容量等を低減し、ひいては動作速度の向上等を実現すべく、層間絶縁膜36の比誘電率は比較的低いことが好ましい。トリメチルシリルアセチレンを原料ガスとして用いることにより、比誘電率が十分に低い層間絶縁膜36を形成することが可能である。
エッチングストッパ膜34は層間絶縁膜36をエッチングする際にエッチングストッパとして機能するものである一方、層間絶縁膜36は配線間容量が十分に低くなるように形成される。このため、層間絶縁膜36の比誘電率は、エッチングストッパ34の比誘電率より低いものとなる。
まず、反応室110内の圧力を、例えば6〜7Torrに設定する。ここでは、反応室110内の圧力の設定を、例えば7Torrとする。
なお、層間絶縁膜36を形成する際における反応室110内の圧力は、上記に限定されるものではない。所望の層間絶縁膜36を形成し得るように、反応室110内の圧力を適宜設定することができる。
また、反応室110内へのOの導入を開始する。これにより、トリメチルシリルアセチレンとCOとOとが反応室110内に導入されるようになる。Oの流量は、例えば100〜300sccmとする。ここでは、Oの流量を、例えば200sccmとする。COの流量は、例えば7000〜12000sccmとする。ここでは、COの流量を、例えば9000sccmとする。COの流量に対するOの流量の割合は、例えば0.8%〜5.0%とする。ここでは、COの流量に対するOの流量の割合を、例えば2.2%とする。
なお、層間絶縁膜36を形成する際におけるOの流量及びCOの流量は、上記に限定されるものではない。所望の層間絶縁膜26を形成し得るように、Oの流量及びCOの流量を適宜設定することができる。
本実施形態において、COの流量に対するOの流量の割合を0.8%〜5.0%とするのは、以下のような理由によるものである。
即ち、Oを反応室110内に導入しない場合であっても、比誘電率が2.4程度の比較的誘電率の低い層間絶縁膜36を形成することは可能である。しかし、この場合には、層間絶縁膜36の骨格に酸素が十分に取り込まれていないため、機械的強度が比較的低い層間絶縁膜36となってしまう。具体的には、ヤング率が例えば4GPa程度の層間絶縁膜36が形成される。機械的強度の比較的高い層間絶縁膜36を得るためには、層間絶縁膜36の骨格に酸素をある程度取り込むことが好ましい。層間絶縁膜36の骨格に酸素をある程度取り込むためには、COの流量に対するOの流量の割合を0.8%以上とすることが好ましい。
一方、層間絶縁膜36の骨格に取り込ませる酸素の量を過度に多く設定した場合には、相対的に層間絶縁膜36中における炭素の濃度が低下してしまう。層間絶縁膜36中の炭素の濃度が低下すると、後工程において行われるエッチング等のダメージに対する耐性が低くなってしまう。層間絶縁膜36の骨格に取り込ませる酸素の量が適度に多くならないようにするためには、COの流量に対するOの流量の割合を5%以下とすることが好ましい。
このような理由により、本実施形態では、層間絶縁膜36を形成する際におけるCOの流量に対するOの流量の割合を0.8%〜5.0%程度としている。
反応室110内の圧力が安定した後には、トリメチルシリルアセチレンの供給量を、例えば2.5〜3.0g/minに設定する。ここでは、トリメチルシリルアセチレンの供給量を、例えば2.5g/minとする。
なお、層間絶縁膜36を形成する際におけるトリメチルシリルアセチレンの供給量は、これに限定されるものではない。所望の層間絶縁膜36を形成し得るように、トリメチルシリルアセチレンの供給量を適宜設定することができる。
トリメチルシリルアセチレンの流量が安定した後には、高周波電源116をオン状態とする。高周波電源116の電力は、例えば2000〜3000Wとする。ここでは、高周波電源116の電力を、例えば2500Wとする。低周波電源118については、オフ状態のままとする。
なお、層間絶縁膜36を形成する際における高周波電源116の電力は、上記に限定されるものではない。所望の層間絶縁膜36を形成し得るように、高周波電源116の電力を適宜設定することができる。
層間絶縁膜36の膜厚は、例えば130nm程度とする。層間絶縁膜36の膜厚は、例えば成膜時間等を制御することにより適宜設定することが可能である。
トリメチルシリルアセチレンの供給量を例えば2.5〜3.0g/minとし、COの流量に対するOの流量の割合を例えば0.8%〜5.0%(Oの流量は100〜300sccm、COの流量は5000〜12000sccm)とすることが好ましい。この場合には、層間絶縁膜36の比誘電率は例えば2.2〜2.6程度となる。
COの流量に対するOの流量の割合を2.2%とした場合には、層間絶縁膜36の比誘電率は例えば2.35程度となる。層間絶縁膜36のヤング率は、例えば7GPa程度となる。
層間絶縁膜36が形成された後には、高周波電源116をオフ状態とする。なお、CO、O及びトリメチルシリルアセチレンについては、中断することなく、反応室110内への供給を継続する。
こうして、プラズマCVD法により、層間絶縁膜36が形成される。
次に、以下のようにして、絶縁膜(保護膜、CMP犠牲膜、ハードマスク層)38を形成する(図2(a),図8,図9参照)。保護膜38を形成する工程は、層間絶縁膜36を形成する工程の後に、同一の反応室内において大気開放することなく連続的に行われる。ここでは、保護膜38として、例えばSiOC膜を形成する場合を例に説明する。
保護膜38は、後工程においてCMP法により研磨を行う際に層間絶縁膜36を保護するためのものである。このため、CMP法による研磨の際に過度に研磨除去されるのを防止すべく、機械的強度が比較的強いことが好ましい。このため、保護膜38の機械的強度は、少なくとも層間絶縁膜36の機械的強度より強くすることが好ましい。トリメチルシリルアセチレンを原料ガスとして用いることにより、所望の保護膜38を形成することが可能である。
まず、反応室110内の圧力を、例えば4〜6Torrに設定する。ここでは、反応室110内の圧力の設定を、例えば4.5Torrとする。
なお、保護膜38を形成する際における反応室110内の圧力は、上記に限定されるものではない。所望の保護膜38を形成し得るように、反応室110内の圧力を適宜設定することができる。
の流量は、例えば100〜300sccmとする。ここでは、Oの流量を例えば100sccmに設定する。COの流量は、例えば7000〜12000sccmとする(図9参照)。ここでは、COの流量を、例えば9000sccmとする。COの流量に対するOの流量の割合は、例えば0.8%〜2.5%とする。
なお、保護膜38を形成する際におけるOの流量及びCOの流量は、上記に限定されるものではない。所望の保護膜38を形成し得るように、Oの流量及びCOの流量を適宜設定することができる。
トリメチルシリルアセチレンの供給量を、例えば1.5〜2.0g/minに設定する。ここでは、トリメチルシリルアセチレンの供給量を、例えば2.0g/minとする。
なお、保護膜38を形成する際におけるトリメチルシリルアセチレンの供給量は、これに限定されるものではない。所望の保護膜38を形成し得るように、トリメチルシリルアセチレンの供給量を適宜設定することができる。
反応室110内の圧力が安定した後には、高周波電源116及び低周波電源118をオン状態とする。高周波電源116の電力は、例えば1000〜2000Wとする。ここでは、高周波電源116の電力を、例えば1500Wとする。低周波電源118の電力は、例えば400〜800Wとする。ここでは、低周波電源118の電力を、例えば700Wとする。
なお、保護膜38を形成する際における高周波電源116及び低周波電源118の電力は、上記に限定されるものではない。所望の保護膜38を形成し得るように、高周波電源116の電力及び低周波電源118の電力を適宜設定することができる。
保護膜38の機械的強度は、比較的高いことが好ましい。保護膜38の機械的強度が比較的高いことが好ましいのは、CMP法による研磨の際に層間絶縁膜36を確実に保護するためである。また、保護膜38の比誘電率は、比較的低いことが好ましい。保護膜38の比誘電率が比較的低いことが好ましいのは、配線間容量等を低減するためである。しかしながら、機械的強度を高くしようとした場合には、比誘電率が高くなる傾向があり、比誘電率を低くしようとした場合には、機械的強度が低くなる傾向がある。このため、実用的に許容できる範囲内で保護膜38の比誘電率と機械的強度とが設定される。保護膜38の比誘電率は、例えば2.6〜3.0程度とする。また、保護膜38のヤング率は、例えば8〜17GPa程度とする。保護膜38のヤング率は、層間絶縁膜36のヤング率より高いものとなる。
保護膜38のヤング率は、以下のようにして、高く設定することが可能である。即ち、比誘電率が高くなるようにプロセスパラメータを設定すれば、ヤング率(機械的強度)が必然的に高くなる。比誘電率を高くする方法、即ち、ヤング率を高くする方法としては、(1)トリメチルシリルアセチレンの流量比を下げること、(2)COの流量比を上げること、(3)成膜圧力を下げること、(4)対向電極に印加する電力を上げること、(5)Oの流量比を調整することが挙げられる。
上記(1)〜(3)は、基本的に分圧を調整することにより比誘電率を制御する方法である。
上記(4)については、以下の通りである。即ち、プラズマCVD法による成膜においては、電力の印加によって解離したラジカルイオンにより、膜表面に対してイオン衝撃(Ion Bombardment)が加えられる。かかるイオン衝撃の大きさは、対向電極に印加する電力の大きさに依存する。対向電極に印加する電力を大きくすると、成膜する際におけるイオン衝撃が大きくなる。即ち、膜がラジカルイオンにより強く叩かれるため、膜が硬くなる。膜の密度は高くなり、膜のヤング率も向上する。一方、膜中における空孔のサイズは小さくなるため、膜の比誘電率は高くなる。
上記(5)については、以下の通りである。即ち、Oの流量比を調整することにより、比誘電率を調整することが可能であり、ヤング率も調整することが可能である。但し、Oの流量比に応じて比誘電率が一義的に変化するとは限らない。所望のヤング率が得られるように、Oの流量比を適宜設定すればよい。
本実施形態では、主として上記(1)、(3)、(4)により、保護膜38のヤング率を層間絶縁膜36のヤング率より高く設定している。
本実施形態では、保護膜38を形成する際に、高周波電源116のみならず、低周波電源118をもオン状態とする。高周波電源116と低周波電源118の両方をオン状態とした場合には、高周波電源116のみをオン状態とする場合と比較して、成膜時におけるイオン衝撃が大きくなる。このため、高周波電源116と低周波電源118の両方をオン状態とすることは、保護膜38のヤング率を高く設定することに寄与する。
保護膜38の膜厚は、例えば50nm程度とする。保護膜38の膜厚は、例えば成膜時間等を制御することにより適宜設定することができる。
COの流量に対するOの流量の割合を2.2%とした場合には、保護膜38の比誘電率は例えば2.8程度となる。保護膜38のヤング率は、例えば11GPa程度となる。
保護膜38が形成された後には、高周波電源116及び低周波電源118をオフ状態とする。なお、CO、O及びトリメチルシリルアセチレンについては、中断することなく、反応室110内への供給を継続する。
こうして、プラズマCVD法により、保護膜38が形成される。
次に、以下のようにして、絶縁膜(反射防止膜、ハードマスク層)40を形成する(図2(b),図8,図9参照)。反射防止膜40は、後工程においてフォトレジスト膜44にパターンを露光する際に、ハレーション等の発生を防止するためのものである。
反射防止膜40を形成する工程は、保護膜38を形成する工程の後に、同一の反応室110内において大気開放することなく連続的に行われる。即ち、本実施形態では、エッチングストッパ膜34を形成する工程、層間絶縁膜36を形成する工程、保護膜38を形成する工程及び反射防止膜40を形成する工程が、同一の反応室110内において大気開放することなく連続的に行われる。
反射防止膜40の組成は、例えば、上述したエッチングストッパ膜34の組成と類似したものとする。トリメチルシリルアセチレンを原料ガスとして用い、所望の反射防止膜40を形成することが可能である。ここでは、反射防止膜40として、例えばSiCO膜を形成する場合を例に説明する。
まず、反応室110内の圧力を、例えば3〜4Torrに設定する。ここでは、反応室110内の圧力の設定を、例えば3.3Torrとする。
なお、反応室110内の圧力は、上記に限定されるものではない。所望の反射防止膜40を形成し得るように、反応室110内の圧力を適宜設定することができる。
反応室110内へのOの導入は、停止する。
COの流量は、例えば7000〜12000sccmとする。ここでは、COの流量を、例えば9000sccmとする。
なお、反射防止膜40を形成する際におけるCOの流量は、上記に限定されるものではない。所望の反射防止膜40を形成し得るように、COの流量を適宜設定することができる。
トリメチルシリルアセチレンの供給量を、例えば1.0〜1.5g/minに設定する。ここでは、トリメチルシリルアセチレンの供給量を、例えば1.5g/minとする。
なお、トリメチルシリルアセチレンの供給量は、これに限定されるものではない。所望の反射防止膜40を形成し得るように、トリメチルシリルアセチレンの供給量を適宜設定することができる。
反応室110内の圧力が安定した後には、高周波電源116及び低周波電源118をオン状態とする(図8,図9参照)。高周波電源116の電力は、例えば400〜600Wとする。ここでは、高周波電源116の電力を、例えば530Wとする。低周波電源118の電力は、例えば400〜600Wとする。ここでは、低周波電源118の電力を、例えば500Wとする。
なお、反射防止膜40を形成する際における高周波電源116及び低周波電源118の電力は、上記に限定されるものではない。所望の反射防止膜40を形成し得るように、高周波電源116の電力及び低周波電源118の電力を適宜設定することができる。
反射防止膜40の膜厚は、例えば70nm程度とする。反射防止膜40の膜厚は、成膜時間等を適宜設定することにより設定し得る。
反射防止膜40の屈折率n及び消衰係数kの値は、例えば、反射防止膜40を形成する際に印加される高周波電源116及び低周波電源118の電力を調整することにより適宜設定し得る。反射防止膜40の屈折率nは、例えば1.63程度とする。反射防止膜40の消衰係数kは、例えば0.45程度とする。
トリメチルシリルアセチレンの供給量を例えば1.0〜1.5g/minとし、COの流量を例えば7000〜12000sccmとした場合には、以下のような反射防止膜40が形成される。反射防止膜40の比誘電率は、例えば3.4〜3.8程度となる。反射防止膜40の密度は、例えば1.5〜2.0g/cm程度となる。反射防止膜40の屈折率nは、例えば1.60〜1.70程度となる。反射防止膜40の消衰係数は、例えば0.4〜0.5程度となる。
反射防止膜40が形成された後には、高周波電源116及び低周波電源118をオフ状態とする。また、CO及びトリメチルシリルアセチレンの反応室110内への供給を停止する。
こうして、プラズマCVD法により、反射防止膜40が形成される。
こうして、組成の異なる複数の絶縁膜34,36,38,40を有する積層膜42が、同一の反応室110内において大気開放することなく連続的に形成される。
積層膜42が形成された後には、半導体基板10が反応室110内から搬出される。
次に、全面に、例えばスピンコート法により、フォトレジスト膜44を塗布する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜44をパターニングする。これにより、溝48(図3(a)参照)を形成するための開口部46がフォトレジスト膜44に形成される(図2(c)参照)。
次に、例えばRIE(Reactive Ion Etching、反応性イオンエッチング)法により、フォトレジスト膜44をマスクとし、エッチングストッパ膜34をエッチングストッパとして、反射防止膜40、保護膜38及び層間絶縁膜36をエッチングする。この際、ハードマスク層40がハードマスクとして機能する。エッチングガスとしては、例えばCFを用いる。印加する高周波電力は、例えば250W程度とする。反応室内の圧力は、例えば20mTorr程度とする。こうして、層間絶縁膜36、保護膜38及び反射防止膜40に、溝48が形成される。
次に、例えばRIE法により、溝48内に露出しているエッチングストッパ膜34をエッチング除去する。エッチングガスとしては、例えばCHFガス、Oガス及びArガスを用いる。印加する高周波電力は、例えば500W程度とする。反応室110内の圧力は、例えば40mTorr程度とする。
こうして、積層膜42に配線54(図3(c)参照)を埋め込むための溝48が形成される。
次に、例えばOガスとCFガスとを用いて生成したプラズマを用いたアッシングにより、フォトレジスト膜44を剥離する(図3(a)参照)。
次に、全面に、例えばスパッタリング法により、バリア膜(Cu拡散防止膜)50を形成する(図3(b)参照)。かかるバリア膜50は、配線54に含まれるCuが拡散するのを防止するためのものである。バリア膜50としては、例えばTa(タンタル)膜を形成する。バリア膜50の膜厚は、例えば30nm程度とする。
次に、全面に、例えばスパッタリング法により、シード層(図示せず)を形成する。シード層としては、例えばCu膜を形成する。シード層の厚さは、例えば30nm程度とする。
次に、全面に、例えば電気めっき法により、導電膜(金属膜)52を形成する。導電膜52としては、例えばCu膜を形成する。導電膜52の膜厚は、例えば500nm程度とする。
次に、例えばCMP法により、保護膜38の表面が露出するまで、導電膜52、シード層及びバリア膜50を研磨する。これにより、導電膜52により形成された配線(第1金属配線層)54が溝48内に埋め込まれる。
次に、以下のようにして、組成の異なる複数の絶縁膜56,58,60,62を有する積層膜64を同一の反応室110内において大気開放することなく連続的に形成する。配線54が埋め込まれた積層膜42上に形成される積層膜64は、図1(c)乃至図2(b)を用いて上述した積層膜42の形成方法と同様にして形成することができる。
即ち、まず、半導体基板10を反応室110内に導入する前の段階においては、半導体基板10が載置される載置台114の温度を所定の温度に予め設定する。載置台114の設定温度は、例えば、積層膜64を形成した際と同様に、例えば300〜430℃程度とする。ここでは、載置台の設定温度を、例えば400℃とする。積層膜64の各々の絶縁膜56,58,60,52は、積層膜42の各々の絶縁膜34,36,38,40を形成した際と同様に、同じ基板温度に設定した状態で成膜される。
次に、半導体基板10を成膜装置の反応室110内に導入する。反応室110内に導入された半導体基板10は、所望の温度に設定された載置台114上に載置される。
次に、以下のようにして、絶縁膜(Cu拡散防止膜、エッチングストッパ膜)56を形成する(図4(a),図8,図9参照)。Cu拡散防止膜56は、積層膜42に埋め込まれた配線54に含まれているCuが拡散するのを防止するためのものである。
Cu拡散防止膜56におけるCuの拡散を防止する機能は、Cu拡散防止膜45の密度に依存する。Cu拡散防止膜56の密度を比較的高く設定した場合には、Cuの拡散を防止する機能は比較的高くなり、Cu拡散防止膜56の密度を比較的低く設定した場合には、Cuの拡散を防止する機能は比較的低くなる。しかしながら、Cu拡散防止膜56の比誘電率は、Cu拡散防止膜56の密度を高くするに伴って高くなる。配線間容量等を十分に低減するためには、Cu拡散防止膜56の比誘電率を比較的低く設定することが好ましい。このため、Cu拡散防止膜56の組成は、Cu拡散防止膜56におけるCuの拡散を防止する機能と、Cu拡散防止膜56の比誘電率とを総合的に考慮して設定される。
Cu拡散防止膜56はCuの拡散を防止するためのものである一方、層間絶縁膜58は配線間容量を十分に低減すべく比誘電率が十分に低くなるように形成される。従って、Cu拡散防止膜56の比誘電率は、後述する層間絶縁膜58の比誘電率より高いものとなる。
また、Cu拡散防止膜56は、後述する層間絶縁膜58をエッチングする際に、エッチングストッパとしても機能し得る。従って、Cu拡散防止膜56と層間絶縁膜58とは、エッチング特性が異なることが好ましい。ここでは、Cu拡散防止膜56としてSiC膜を形成する場合を例に説明する。
まず、反応室110内へのCOの導入を開始する。COの流量は、例えば、7000〜12000sccm程度とする。ここでは、COの流量を、例えば9000sccmとする。反応室110内の圧力は、例えば3〜4Torrとする。ここでは、反応室110内の圧力を、例えば3Torrとする。
反応室110内の圧力が安定した後には、反応室110内へのトリメチルシリルアセチレンの導入を開始する。トリメチルシリルアセチレンの供給量は、例えば1.0〜1.5g/minとする。ここでは、リメチルシリルアセチレンの供給量を、例えば1.5g/minとする。
CO及びトリメチルシリルアセチレンの流量が安定した後には、高周波電源116及び低周波電源118をオン状態とする。高周波電源116の電力は、例えば400〜500W程度とする。ここでは、高周波電源116の電力を、例えば450Wとする。低周波電源118の電力は、例えば400〜600W程度とする。ここでは、低周波電源118の電力を、例えば500Wとする。
Cu拡散防止膜56の膜厚は、例えば30nm程度とする。Cu拡散防止膜56の比誘電率は、例えば3.5程度とする。Cu拡散防止膜56の密度は、例えば1.7g/cm程度とする。
トリメチルシリルアセチレンの供給量を例えば1.0〜1.5g/minとし、COの流量を例えば7000〜12000sccmとした場合には、以下のようなCu拡散防止膜56が形成される。Cu拡散防止膜56の比誘電率は、例えば3.4〜3.8となる。Cu拡散防止膜56の密度は、例えば1.5〜2.0g/cmとなる。
Cu拡散防止膜56が形成された後には、高周波電源116と低周波電源118とをオフ状態とする。なお、CO及びトリメチルシリルアセチレンについては、中断することなく、反応室110内への供給を継続する。
こうして、プラズマCVD法により、Cu拡散防止膜56が形成される。
次に、以下のようにして、絶縁膜(層間絶縁膜、低誘電率膜)58を形成する(図4(b),図8,図9参照)。層間絶縁膜58を形成する工程は、Cu拡散防止膜56を形成する工程の後に、同一の反応室110内において大気開放することなく連続的に行われる。ここでは、層間絶縁膜58として、例えばSiOC膜を形成する場合を例に説明する。Cu拡散防止膜56はCuの拡散を防止するためのものである一方、層間絶縁膜58は配線間容量を十分に低減すべく比誘電率が十分に低くなるように形成される。従って、層間絶縁膜58の比誘電率は、Cu拡散防止膜56の比誘電率より低いものとなる。
層間絶縁膜58は、図1(d)を用いて上述した層間絶縁膜36と同様にして形成することができる。
即ち、まず、反応室110内の圧力を、例えば6〜7Torrに設定する。ここでは、反応室110内の圧力の設定を、例えば7Torrとする。
また、反応室110内へのO(酸素)の導入を開始する。これにより、トリメチルシリルアセチレンとCOとOとが反応室内に導入されるようになる。Oの流量は、例えば100〜300sccmとする。ここでは、Oの流量を、例えば200sccmとする。COの流量は、例えば7000〜12000sccmとする。ここでは、COの流量を、例えば9000sccmとする。COの流量に対するOの流量の割合は、例えば0.8%〜5.0%とする。ここでは、COの流量に対するOの流量の割合を、例えば2.2%とする。
反応室110内の圧力が安定した後には、トリメチルシリルアセチレンの供給量を、例えば2.5〜3.0g/minに設定する。ここでは、トリメチルシリルアセチレンの供給量を、例えば2.5g/minとする。
トリメチルシリルアセチレンの流量が安定した後には、高周波電源116をオン状態とする。高周波電源116の電力は、例えば2000〜3000Wとする。ここでは、高周波電源118の電力を、例えば2500Wとする。低周波電源118については、オフ状態のままとする。
層間絶縁膜58の膜厚は、例えば200nm程度とする。
トリメチルシリルアセチレンの供給量を例えば2.5〜3.0g/minとし、COの流量に対するOの流量の割合を例えば0.8%〜5.0%(Oの流量は100〜300sccm、COの流量は5000〜12000sccm)とすることが好ましい。この場合には、層間絶縁膜58の比誘電率は、例えば2.2〜2.6程度となる。
COの流量に対するOの流量の割合を2.2%とした場合には、層間絶縁膜58の比誘電率は例えば2.35程度となる。層間絶縁膜58のヤング率は、例えば7GPa程度となる。
層間絶縁膜58が形成された後には、高周波電源116をオフ状態とする。なお、CO、O及びトリメチルシリルアセチレンについては、中断することなく、反応室110内への供給を継続する。
こうして、プラズマCVD法により、層間絶縁膜58が形成される。
次に、以下のようにして、絶縁膜(保護膜、CMP犠牲膜、ハードマスク層)60を形成する(図4(c),図8,図9参照)。保護膜60を形成する工程は、層間絶縁膜58を形成する工程の後に、同一の反応室内において大気開放することなく連続的に行われる。ここでは、保護膜60として、例えばSiOC膜を形成する場合を例に説明する。
保護膜60の機械的強度は、比較的高いことが好ましい。保護膜60の機械的強度が比較的高いことが好ましいのは、CMP法による研磨の際に層間絶縁膜58を確実に保護するためである。保護膜60のヤング率は、層間絶縁膜58のヤング率より高いものとなる。
保護膜60は、図2(a)を用いて上述した保護膜38と同様にして形成することができる。
まず、反応室110内の圧力を、例えば4〜6Torrに設定する。ここでは、反応室110内の圧力の設定を、例えば4.5Torrとする。
の流量は、例えば100〜300sccmとする。ここでは、Oの流量を例えば100sccmに設定する。COの流量は、例えば7000〜12000sccmとする。ここでは、COの流量を、例えば9000sccmとする。COの流量に対するOの流量の割合は、例えば0.8%〜2.5%とする。
トリメチルシリルアセチレンの供給量を、例えば1.5〜2.0g/minに設定する。ここでは、トリメチルシリルアセチレンの供給量を、例えば2.0g/minとする。
反応室110内の圧力が安定した後には、高周波電源116及び低周波電源118をオン状態とする。高周波電源116の電力は、例えば1000〜2000Wとする。ここでは、高周波電源116の電力を、例えば1500Wとする。低周波電源118の電力は、例えば400〜800Wとする。ここでは、低周波電源118の電力を、例えば700Wとする。
保護膜60の比誘電率は、例えば2.6〜3.0程度とする。また、保護膜60のヤング率は、例えば8〜17GPa程度とする。保護膜60の膜厚は、例えば50nm程度とする。
COの流量に対するOの流量の割合を2.2%とした場合には、保護膜60の比誘電率は例えば2.8程度となる。保護膜60のヤング率は、例えば11GPa程度となる。
保護膜60が形成された後には、高周波電源116及び低周波電源118をオフ状態とする。なお、CO、O及びトリメチルシリルアセチレンについては、中断することなく、反応室110内への供給を継続する。
こうして、プラズマCVD法により、保護膜60が形成される。
次に、以下のようにして、絶縁膜(反射防止膜、ハードマスク層)62を形成する(図5(a),図8,図9参照)。
反射防止膜62は、図2(b)を用いて上述した反射防止膜40と同様にして形成することができる。
反射防止膜62を形成する工程は、保護膜60を形成する工程の後に、同一の反応室110内において大気開放することなく連続的に行われる。即ち、本実施形態では、Cu拡散防止膜56を形成する工程、層間絶縁膜58を形成する工程、保護膜60を形成する工程及び反射防止膜62を形成する工程が、同一の反応室内において大気開放することなく連続的に行われる。
反射防止膜62の組成は、上述したCu拡散防止膜56の組成と類似している。ここでは、反射防止膜62として、例えばSiCO膜を形成する場合を例に説明する。
まず、反応室110内の圧力を、例えば3〜4Torrに設定する。ここでは、反応室110内の圧力の設定を、例えば3.3Torrとする。
反応室110内へのOの導入は、停止する。
COの流量は、例えば7000〜12000sccmとする。ここでは、COの流量を、例えば9000sccmとする。
トリメチルシリルアセチレンの供給量を、例えば1.0〜1.5g/minに設定する。ここでは、トリメチルシリルアセチレンの供給量を、例えば1.5g/minとする。
反応室110内の圧力が安定した後には、高周波電源116及び低周波電源118をオン状態とする。高周波電源116の電力は、例えば400〜600Wとする。ここでは、高周波電源116の電力を、例えば530Wとする。低周波電源118の電力は、例えば400〜600Wとする。ここでは、低周波電源118の電力を、例えば500Wとする。
反射防止膜62の膜厚は、例えば70nm程度とする。反射防止膜62の屈折率nは、例えば1.63程度となる。反射防止膜62の消衰係数は、例えば0.45程度となる。
トリメチルシリルアセチレンの供給量を例えば1.0〜1.5g/minとし、COの流量を例えば7000〜12000sccmとした場合には、以下のような反射防止膜62が形成される。反射防止膜62の比誘電率は、例えば3.4〜3.8程度となる。反射防止膜62の密度は、例えば1.5〜2.0g/cm程度となる。反射防止膜62の屈折率nは、例えば1.60〜1.70程度となる。反射防止膜62の消衰係数は、例えば0.4〜0.5程度となる。
反射防止膜62が形成された後には、高周波電源116及び低周波電源118をオフ状態とする。また、CO及びトリメチルシリルアセチレンの反応室110内への供給を停止する。
こうして、プラズマCVD法により、反射防止膜62が形成される。
こうして、組成の異なる複数の絶縁膜56,58,60,62を有する積層膜64が、同一の反応室110内において大気開放することなく連続的に形成される。
積層膜64が形成された後には、半導体基板10が反応室110内から搬出される。
次に、全面に、例えばスピンコート法により、フォトレジスト膜(図示せず)を塗布する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜(図示せず)をパターニングする。これにより、コンタクトホール66を形成するための開口部(図示せず)がフォトレジスト膜に形成される。
次に、例えばRIE法により、フォトレジスト膜をマスクとし、エッチングストッパ膜をエッチングストッパとして、反射防止膜62、保護膜60及び層間絶縁膜58をエッチングする。エッチングガスとしては、例えばCFを用いる。印加する高周波電力は、例えば250W程度とする。反応室110内の圧力は、例えば20mTorr程度とする。こうして、層間絶縁膜58、保護膜56及び反射防止膜54に、コンタクトホール66が形成される。
こうして、積層膜64に導体プラグ74aを埋め込むためのコンタクトホール66が形成される。この後、例えばOガスとCFガスとを用いて生成したプラズマを用いたアッシングにより、フォトレジスト膜を剥離する。
次に、全面に、例えばスピンコート法により、樹脂層(図示せず)を形成する。樹脂層は、コンタクトホール66内にも埋め込まれる。
次に、例えば、Oガスを用いて生成したプラズマを用いて、樹脂層を所定の深さまでエッチバックする。これにより、コンタクトホール66内の少なくとも一部に樹脂層が残存する、
次に、全面に、例えばスピンコート法により、フォトレジスト膜(図示せず)を塗布する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜をパターニングする。これにより、溝68を形成するための開口部(図示せず)がフォトレジスト膜に形成される。
次に、フォトレジスト膜をマスクとして、積層膜64を所定の深さまでエッチングする。
次に、例えばOガスとCFガスとを用いて生成したプラズマを用いたアッシングにより、フォトレジスト膜を剥離するとともに、コンタクトホール66内の樹脂層を除去する。
次に、例えばRIE法により、コンタクトホール66内に露出しているエッチングストッパ膜56をエッチング除去する。エッチングガスとしては、例えばCHFガス、Oガス及びArガスを用いる。印加する高周波電力は、例えば500W程度とする。反応室内の圧力は、例えば40mTorr程度とする。
こうして、配線54に達するコンタクトホール66と、コンタクトホール66の上部に接続された溝68とが、積層膜64に形成される(図5(b)参照)。
次に、全面に、例えばスパッタリング法により、バリア膜(Cu拡散防止膜)70を形成する(図6(a)参照)。かかるバリア膜70は、配線74に含まれるCu等が拡散するのを防止するためのものである。バリア膜70としては、例えばTa膜を形成する。バリア膜70の膜厚は、例えば30nm程度とする。
次に、全面に、例えばスパッタリング法により、シード層(図示せず)を形成する。シード層としては、例えばCu膜を形成する。シード層の厚さは、例えば30nm程度とする。
次に、全面に、例えば電気めっき法により、導電膜(金属膜)72を形成する。導電膜72としては、例えばCu膜を形成する。導電膜72の膜厚は、例えば500nm程度とする。
次に、例えばCMP法により、保護膜64の表面が露出するまで、導電膜72、シード層及びバリア膜70を研磨する。これにより、導電膜72により形成された導体プラグ74aと、導体プラグ74aの上部に接続され、導電膜72により形成された配線74bとが、コンタクトホール66内及び溝68内にそれぞれに埋め込まれる。導体プラグ74aと配線74bとは一体形成される。
こうして、本実施形態による半導体装置が製造される。
(評価結果)
次に、本実施形態による半導体装置の製造方法の評価結果について図10を用いて説明する。図10は、本実施形態による半導体装置の製造方法の評価結果を示すグラフである。
図10(a)は、Oプラズマアッシングによる絶縁膜の比誘電率の上昇値を示すグラフである。実施例1は、本実施形態の場合、即ち、トリメチルシリルアセチレンを原料ガスとして用いて形成した絶縁膜(SiOC膜)に対してOプラズマアッシングを行った場合を示している。実施例1では、上述した層間絶縁膜58を形成する際の条件と同様の条件で評価対象となる絶縁膜を形成した。比較例1は、従来の低誘電率膜に対してOプラズマアッシングを行った場合を示している。具体的には、比較例1においては、低誘電率膜を成膜する際の材料として、ジエトキシメチルシラン(Diethoxymethylsilane、DEMS)を用いた。
図10(a)から分かるように、比較例1においては、Oプラズマアッシングにより比誘電率が約0.6であった。
これに対し、実施例1においては、Oプラズマアッシングによる比誘電率の上昇値は約0.1であった。
このことから、本実施形態によれば、Oプラズマアッシング等に対するダメージ耐性の極めて高い半導体装置を提供し得ることが分かる。
図10(b)は、絶縁膜中におけるSiに対するCの比を示すグラフである。実施例2は、本実施形態の場合、即ち、トリメチルシリルアセチレンを原料ガスとして用いて形成した絶縁膜(SiOC膜)の場合を示している。実施例2では、上述した層間絶縁膜58を形成する際の条件と同様の条件で評価対象となる絶縁膜を形成した。比較例2は、従来の低誘電率膜の場合を示している。具体的には、比較例2においては、低誘電率膜を成膜する際の材料として、ジエトキシメチルシラン(DEMS)を用いた。
図10(b)から分かるように、比較例2では、Siに対するCの比が0.7程度である。
これに対し、実施例2では、Siに対するCの比が1.6程度である。
このことから、本実施形態によれば、Cの組成比が極めて高いSiOC膜が形成されることがわかる。本実施形態において、Oプラズマアッシング等に対するダメージ耐性が極めて高いSiOC膜が得られるのは、SiOC膜におけるCの組成比が極めて高いためと考えられる。
このように本実施形態によれば、少なくともトリメチルシリルアセチレンを原料ガスとして、積層膜42の各々の絶縁膜34,36,38,40を形成し、また、積層膜64の各々の絶縁膜56,58,60,62を形成する。トリメチルシリルアセチレンは、様々な組成の絶縁膜34,36,38,40,56,58,60,62を形成するのに適した材料である。このため、トリメチルシリルアセチレンを用いれば、組成の異なる複数の絶縁膜34,36,38,40を有する積層膜42を、同一の反応室110内において大気開放することなく連続的に形成することができる。また、組成の異なる複数の絶縁膜58,60,62,64を有する積層膜64を、同一の反応室110内において大気開放することなく連続的に形成することができる。同一の反応室110内において大気開放することなく連続的に形成するため、本実施形態によれば、高いスループットで半導体装置を製造することができる。
また、トリメチルシリルアセチレンを用いて形成した積層膜42,64は、Oアッシング等のダメージに対する耐性が極めて高い。従って、本実施形態によれば、半導体装置の信頼性の向上に寄与することができる。
また、本実施形態によれば、積層膜42の各々の絶縁膜34,36,38,40を同一の反応室110内において大気開放することなく形成し、積層膜64の各々の絶縁膜56,58,60,62を同一の反応室110内において大気開放することなく形成する。このため、本実施形態によれば、各々の絶縁膜の成膜が終わる毎に一の成膜装置から他の成膜装置に半導体基板10を搬送することを要しない。各々の絶縁膜の成膜が終わる毎に一の成膜装置から他の成膜装置に半導体基板10を搬送することを要しないため、本実施形態によれば、異物の付着による信頼性の低下等を防止することができる。
また、本実施形態によれば、絶縁膜34,36,38の各々の成膜が終わる毎に大気開放することを要さず、また、絶縁膜56,58,60の各々の成膜が終わる毎に大気開放することを要しない。このため、大気中の水分が絶縁膜に付着したり、大気中の水分が絶縁膜に吸収されたりするのを抑制することができる。従って、本実施形態によれば、膜質の良好な積層膜42,64を形成することができ、半導体装置の信頼性の向上に寄与することができる。
[変形実施形態]
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、エッチングストッパ膜34として、SiC膜を形成する場合を例に説明したが、エッチングストッパ膜34は、SiC膜に限定されるものではない。層間絶縁膜36をエッチングする際に、エッチングストッパとして機能し得る材料を、エッチングストッパ膜34の材料として適宜形成することができる。例えば、エッチングストッパ膜34として、SiCN膜を形成してもよい。例えばトリメチルシリルアセチレンとNHとを反応室内に導入するようにすれば、SiCN膜を形成することが可能である。また、トリメチルシリルアセチレンとNとを反応室内に導入することによっても、SiCN膜を形成することが可能である。また、エッチングストッパ膜34として、SiN膜を形成するようにしてもよい。
また、上記実施形態では、エッチングストッパ膜34として、単層のエッチングストッパ膜34を形成する場合を例に説明したが、エッチングストッパ膜34は単層の膜に限定されるものではない。例えば、SiC膜とSiCN膜との積層膜によりエッチングストッパ膜を形成するようにしてもよい。
また、上記実施形態では、単層の反射防止膜40を形成したが、反射防止膜40は単層構造に限定されるものではない。例えば、かかる反射防止膜40上に、他の反射防止膜を積層し、積層構造の反射防止膜を形成してもよい。また、上記実施形態では、単層の反射防止膜62を形成したが、反射防止膜62は単層構造に限定されるものではない。例えば、かかる反射防止膜62上に、他の反射防止膜を積層してもよい。例えば、他の反射防止膜として、SiO系やSiN系の反射防止膜を積層してもよい。
例えば、他の反射防止膜として、SiO系の反射防止膜を積層する場合には、以下のような条件で他の反射防止膜を成膜することができる。即ち、反応室110内には、例えばSiH、NO及びNを導入する。SiHの流量は、例えば700〜900sccm程度とする。NOの流量は、例えば10000〜15000sccm程度とする。Nの流量は、例えば7000〜9000sccm程度とする。反応室110内の圧力は、例えば2.5〜3.5Torr程度とする。基板温度は、例えば350〜400℃程度とする。高周波電源116の電力は、例えば1500〜2500W程度とする。低周波電源118は例えばオフ状態とする。
また、他の反射防止膜として、SiN系の反射防止膜を積層する場合には、以下のような条件で他の反射防止膜を成膜することができる。即ち、反応室内には、例えばSiH、NH及びNを導入する。SiHの流量は、例えば800〜1000sccm程度とする。NHの流量は、例えば4000〜6000sccm程度とする。Nの流量は、例えば5000〜8000sccm程度とする。反応室内の圧力は、例えば2.5〜3.5Torr程度とする。基板温度は、例えば350〜400℃程度とする。高周波電源116の電力は、例えば800〜1000W程度とする。低周波電源118の電力は、例えば200〜400Wとする。
また、上記実施形態では、Cu拡散防止膜56として、SiC膜を形成する場合を例に説明したが、Cu拡散防止膜56は、SiC膜に限定されるものではない。Cuの拡散を防止し得る材料を、Cu拡散防止膜56として適宜形成することができる。例えば、Cu拡散防止膜56として、SiCN膜を形成してもよい。例えばトリメチルシリルアセチレンとNHとを反応室110内に導入するようにすれば、SiCN膜を形成することが可能である。また、トリメチルシリルアセチレンとNとを反応室内に導入することによっても、SiCN膜を形成することが可能である。また、Cu拡散防止膜56として、SiN膜を形成するようにしてもよい。
また、上記実施形態では、Cu拡散防止膜56として、単層のCu拡散防止膜56を形成する場合を例に説明したが、Cu拡散防止膜56は単層の膜に限定されるものではない。例えば、SiC膜とSiCN膜との積層膜によりCu拡散防止膜56を形成するようにしてもよい。
上記実施形態に関し、更に以下の付記を開示する。
(付記1)
半導体基板上に、少なくともトリメチルシリルアセチレンを原料ガスとして用いて、組成の異なる複数の絶縁膜を有する積層膜を、同一の反応室内において大気開放することなく連続的に形成する工程を有する
ことを特徴とする半導体装置の製造方法。
(付記2)
付記1記載の半導体装置の製造方法において、
前記積層膜を形成する工程は、第1の絶縁膜を形成する工程と;前記第1の絶縁膜より比誘電率の低い第2の絶縁膜を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
(付記3)
付記2記載の半導体装置の製造方法において、
前記積層膜を形成する工程は、前記第2の絶縁膜を形成する工程の後に、前記第2の絶縁膜よりヤング率の高い第3の絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
(付記4)
付記3記載の半導体装置の製造方法において、
前記積層膜を形成する工程は、前記第4の絶縁膜を形成する工程の後に、反射防止膜である第4の絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
(付記5)
付記2乃至4のいずれかに記載の半導体装置の製造方法において、
前記第1の絶縁膜を形成する工程では、トリメチルシリルアセチレンとCOとを前記反応室内に導入し、SiC膜である前記第1の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
(付記6)
付記2乃至5のいずれかに記載の半導体装置の製造方法において、
前記第2の絶縁膜を形成する工程では、トリメチルシリルアセチレンとOとCOとを前記反応室内に導入し、SiOC膜である前記第2の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
(付記7)
付記3記載の半導体装置の製造方法において、
前記第3の絶縁膜を形成する工程では、トリメチルシリルアセチレンとOとCOとを前記反応室内に導入し、SiOC膜である前記第3の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
(付記8)
付記4記載の半導体装置の製造方法において、
前記第4の絶縁膜を形成する工程では、トリメチルシリルアセチレンとCOとを前記反応室内に導入し、SiC膜である前記第4の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
(付記9)
付記3記載の半導体装置の製造方法において、
前記積層膜を形成する工程の後に、前記第1の絶縁膜をエッチングストッパとして前記第3の絶縁膜及び前記第2の絶縁膜をエッチングすることにより、前記第3の絶縁膜及び前記第2の絶縁膜に少なくとも溝を形成する工程と;前記溝内に露出する前記第1の絶縁膜をエッチング除去する工程と;前記溝内及び前記積層膜上に導電膜を形成する工程と;前記第3の絶縁膜の表面が露出するまで前記導電膜を研磨することにより、前記導電膜により形成された配線を前記溝内に埋め込む工程とを更に有する
ことを特徴とする半導体装置の製造方法。
(付記10)
付記2乃至8のいずれかに記載の半導体装置の製造方法において、
前記積層膜を形成する工程の前に、前記半導体基板上に絶縁層を形成する工程と;前記絶縁層に溝を形成する工程と;前記溝内にCuを含む第1の配線を埋め込む工程とを更に有し、
前記第1の絶縁膜を形成する工程では、Cuの拡散を防止する前記第1の絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
10…半導体基板
12…素子分離領域
14…素子領域
16…ゲート絶縁膜
18…ゲート電極
20…サイドウォール絶縁膜
22…ソース/ドレイン拡散層
24…トランジスタ
26…層間絶縁膜
28…コンタクトホール
30…バリア膜
32…導体プラグ
34…絶縁膜、エッチングストッパ膜
36…絶縁膜、層間絶縁膜
38…絶縁膜、保護膜
40…絶縁膜、反射防止膜
42…積層膜
44…フォトレジスト膜
46…開口部
48…溝
50…バリア膜
52…導電膜
54…配線
56…絶縁膜、Cu拡散防止膜
58…絶縁膜、層間絶縁膜
60…絶縁膜、保護膜
62…絶縁膜、反射防止膜
64…積層膜
66…コンタクトホール
68…溝
70…バリア膜
72…導電膜
74a…導体プラグ
74b…配線
110…反応室
112…シャワーヘッド
114…プレート、載置台
116…高周波電源
118…低周波電源
122…液体材料気化供給器
124…気体用流量制御器
126…気体用流量制御器
128…配管
132…配管
134…真空ポンプ

Claims (5)

  1. 半導体基板上に、少なくともトリメチルシリルアセチレンを原料ガスとして用いて、組成の異なる複数の絶縁膜を有する積層膜を、同一の反応室内において大気開放することなく連続的に形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記積層膜を形成する工程は、第1の絶縁膜を形成する工程と;前記第1の絶縁膜より比誘電率の低い第2の絶縁膜を形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記積層膜を形成する工程は、前記第2の絶縁膜を形成する工程の後に、前記第2の絶縁膜よりヤング率の高い第3の絶縁膜を形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記積層膜を形成する工程は、前記第4の絶縁膜を形成する工程の後に、反射防止膜である第4の絶縁膜を形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項2乃至4のいずれか1項に記載の半導体装置の製造方法において、
    前記第2の絶縁膜を形成する工程では、トリメチルシリルアセチレンとOとCOとを前記反応室内に導入し、SiOC膜である前記第2の絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
JP2009106613A 2009-04-24 2009-04-24 半導体装置の製造方法 Expired - Fee Related JP5152093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009106613A JP5152093B2 (ja) 2009-04-24 2009-04-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009106613A JP5152093B2 (ja) 2009-04-24 2009-04-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010258222A true JP2010258222A (ja) 2010-11-11
JP5152093B2 JP5152093B2 (ja) 2013-02-27

Family

ID=43318792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009106613A Expired - Fee Related JP5152093B2 (ja) 2009-04-24 2009-04-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5152093B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP2018186226A (ja) * 2017-04-27 2018-11-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329779A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004534400A (ja) * 2001-06-29 2004-11-11 ポステック・ファウンデーション 低誘電常数薄膜の製造方法
JP2007088017A (ja) * 2005-09-20 2007-04-05 National Institute Of Advanced Industrial & Technology 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置
JP2007165395A (ja) * 2005-12-09 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007518263A (ja) * 2004-01-14 2007-07-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 低kのcvd材料の勾配堆積
JP2007531325A (ja) * 2004-03-31 2007-11-01 アプライド マテリアルズ インコーポレイテッド 低誘電率ナノ細孔性膜の多段階硬化
JP2008235480A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329779A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004534400A (ja) * 2001-06-29 2004-11-11 ポステック・ファウンデーション 低誘電常数薄膜の製造方法
JP2007518263A (ja) * 2004-01-14 2007-07-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 低kのcvd材料の勾配堆積
JP2007531325A (ja) * 2004-03-31 2007-11-01 アプライド マテリアルズ インコーポレイテッド 低誘電率ナノ細孔性膜の多段階硬化
JP2007088017A (ja) * 2005-09-20 2007-04-05 National Institute Of Advanced Industrial & Technology 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置
JP2007165395A (ja) * 2005-12-09 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008235480A (ja) * 2007-03-19 2008-10-02 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155077A (ja) * 2010-01-26 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法
JP2018186226A (ja) * 2017-04-27 2018-11-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
JP5152093B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
US7723226B2 (en) Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
KR100413908B1 (ko) 반도체 물질 상의 유전체층 보호 방법, 상호 접속 구조체 형성 방법 및 이중 대머신 상호 접속 구조체 형성 방법
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
US7314828B2 (en) Repairing method for low-k dielectric materials
JP5554951B2 (ja) 半導体装置の製造方法
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US6562725B2 (en) Dual damascene structure employing nitrogenated silicon carbide and non-nitrogenated silicon carbide etch stop layers
US20150021779A1 (en) Hard mask for back-end-of-line (beol) interconnect structure
JP2001077086A (ja) 半導体装置のドライエッチング方法
JP2001189302A (ja) ドライエッチング方法及び半導体装置の製造方法
US20080188074A1 (en) Peeling-free porous capping material
JP2010199349A (ja) 半導体装置の製造方法
JP5152093B2 (ja) 半導体装置の製造方法
JP3768480B2 (ja) 半導体装置及びその製造方法
TWI235455B (en) Method for manufacturing semiconductor device
JP2004259753A (ja) 半導体装置およびその製造方法
JP5303568B2 (ja) 半導体装置の製造方法
US7691736B2 (en) Minimizing low-k dielectric damage during plasma processing
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JP3545250B2 (ja) 半導体装置の製造方法
JP2000200786A (ja) 絶縁膜の形成方法
JP4543976B2 (ja) 接続孔形成法
US6096645A (en) Method of making IC devices having stable CVD titanium nitride films
JPWO2004105123A1 (ja) 半導体装置
TWI282602B (en) Dual damascene process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5152093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees