JP2004259753A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004259753A JP2004259753A JP2003045985A JP2003045985A JP2004259753A JP 2004259753 A JP2004259753 A JP 2004259753A JP 2003045985 A JP2003045985 A JP 2003045985A JP 2003045985 A JP2003045985 A JP 2003045985A JP 2004259753 A JP2004259753 A JP 2004259753A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- porous dielectric
- film
- sealing layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】多孔質誘電体膜内部の汚染を防止すると共に脱離ガスを低減して、動作信頼性が高く、高速動作が可能な半導体装置及びその製造方法を提供する。
【解決手段】第１層間絶縁膜３５に形成され、コンタクトプラグ３３と接続する第１配線３８と、第１層間絶縁膜３５上に形成された多孔質誘電体膜４０と、多孔質誘電体膜４０を貫通して第１配線の上面を露出させるビアホール４２と、ビアホール４２に導電材料を充填してなるビアプラグ４５と、多孔質誘電体膜４０上の第２層間絶縁膜４６に形成された第２配線４９などよりなり、多孔質誘電体膜４０の上部表面付近の空孔に絶縁材料を埋め込んでなる第１封止層４１と、ビアホール４２の側壁の多孔質誘電体膜の内部に導電材料が埋め込んでなる第２封止層４３を形成する。
【選択図】 図４
【解決手段】第１層間絶縁膜３５に形成され、コンタクトプラグ３３と接続する第１配線３８と、第１層間絶縁膜３５上に形成された多孔質誘電体膜４０と、多孔質誘電体膜４０を貫通して第１配線の上面を露出させるビアホール４２と、ビアホール４２に導電材料を充填してなるビアプラグ４５と、多孔質誘電体膜４０上の第２層間絶縁膜４６に形成された第２配線４９などよりなり、多孔質誘電体膜４０の上部表面付近の空孔に絶縁材料を埋め込んでなる第１封止層４１と、ビアホール４２の側壁の多孔質誘電体膜の内部に導電材料が埋め込んでなる第２封止層４３を形成する。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に多孔質材料よりなる層間絶縁膜を備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の集積化及び素子密度の向上に伴い、半導体装置の多層配線構造において、さらなる多層化が進められている。多層化による高集積化に伴い半導体装置の動作速度の観点からは、配線抵抗及び配線間容量の増加による配線遅延が問題となってきている。
【０００３】
配線遅延ΔＴは、配線抵抗Ｒと配線間容量Ｃとの積に比例し、ΔＴ∝ＣＲ…（１）と表される。また、（１）式において、配線間容量Ｃは、Ｃ＝ε０εｒＳ／ｄ…（２）と表される。ここで、ε０は真空中の誘電率、εｒは配線間の層間絶縁膜の比誘電率、Ｓは配線の対向する面積、ｄは配線間隔である。（１）式及び（２）式より、配線遅延を低減するためには、配線間の層間絶縁膜の比誘電率εｒを低減することが一つの有効な手法である。
【０００４】
従来、層間絶縁膜としては、シリコン酸化膜（比誘電率：約４．０）が用いられてきた。配線遅延を低減するために、シリコン酸化膜より誘電率が低い絶縁膜、すなわち低誘電率絶縁膜として、ＳｉＯＦ膜（比誘電率：３．４〜３、６）、ＢＳＧ膜（比誘電率：２．５〜３．０）等の無機絶縁膜、ＭＳＱ（メチルシルセスキオキサン）系多孔質膜、ポリイミド膜、バリレン膜（以上比誘電率：２．５〜３．０）等の有機絶縁膜が使用されあるいは検討されている。これらのうち、膜内部に微細な空孔を形成し膜自体の密度を低下させて比誘電率を低下させる多孔質誘電体膜が脚光を浴びている。
【０００５】
【特許文献１】
特開平１０−２５６３６３号公報
【０００６】
【発明が解決しようとする課題】
多孔質誘電体膜は、例えばＭＳＱ系のマトリクスに低温加熱で分解するようなテンプレート材料を混合した薬液を用い、スピンコートにより塗布し、その後加熱によりテンプレート材料を分解して膜内に空孔を形成することにより得られる。この手法では、テンプレート材料の配合により所定の比誘電率に制御可能である。
【０００７】
しかしながら、多孔質誘電体膜を半導体装置の層間絶縁膜として採用するためには以下に示す製造上の種々の問題がある。
【０００８】
図１は、多孔質誘電体膜を層間絶縁膜として形成し、多孔質誘電体膜にエッチングにより配線溝を形成した従来の半導体装置の断面図である。図１に示すように、半導体装置１００は、基板１０１を覆う層間絶縁膜１０２中に絶縁膜１０５を介して形成された導電部１０６と、層間絶縁膜１０２を覆う多孔質誘電体膜１０３に形成された配線１０９とがコンタクト１１０により接続されている。配線１０９と多孔質誘電体膜１０３との界面には、Ｃｕ等の配線材料の多孔質誘電体膜１０３内部への拡散防止のためにバリアメタル膜１０８が形成されている。配線溝の側壁１０３−１は、空孔が大きく開口して凹部となって現れるので（オープンポア化）、バリアメタル膜１０８の厚さの均一性が確保できず、側壁１０３−１の被覆性が悪化してしまうという問題がある。さらに、充分な被覆性を確保するためにはバリアメタル膜１０８を厚く形成しなければならず、配線１０９幅が広がってしまい、半導体装置の高集積化を阻害してしまうという問題がある。
【０００９】
さらに、開口した空孔には半導体装置１００の製造工程で使用される洗浄剤やエッチングの際に発生する気体等が吸着し易く、後の製造工程で加熱されるとかかる吸着物が気化して脱離ガスとしてバリアメタル膜１０８を腐食させ、あるいはバリアメタル膜１０８と多孔質誘電体膜１０３との密着性を劣化させたりしてしまう。このような現象は半導体装置の経年変化により配線の膜剥がれ、断線等の問題として現れる。また、脱離ガスは超清浄雰囲気が要求される半導体製造装置の内部を汚染するので、半導体装置の生産歩留まりを低下させてしまう。
【００１０】
そこで、本発明は上記の問題に鑑みてなされたもので、本発明の目的は、多孔質誘電体膜内部の汚染を防止すると共に脱離ガスを低減して、動作信頼性が高く、高速動作が可能な半導体装置及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、基板上に形成された第１の導電部と、前記第１の導電部を覆う多孔質誘電体膜と、前記多孔質誘電体膜を覆う層間絶縁膜と、前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置であって、前記多孔質誘電体膜と接続部との界面において、該多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込まれてなる封止層が該多孔質誘電体膜中に形成されてなる半導体装置が提供される。
【００１２】
本発明によれば、基板上（基板の上方を含む。）に、第１の導電部と第２の導電部との間に多孔質誘電体膜が形成され、多孔質誘電体膜中に形成された、第１の導電部と第２の導電部とを接続する接続部の側壁において、多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込んでなる封止層が多孔質誘電体膜内に形成されている。したがって、多孔質誘電体膜内部の空孔が製造工程での洗浄剤やエッチング液等により汚染されることを防止でき、また加熱工程において多孔質誘電体膜内部からの脱離ガスの発生を防止できる。その結果、多孔質誘電体膜と接する接続部、例えばコンタクトプラグ、ビアプラグ、配線層等が腐食され、剥離されることを防止することができる。
【００１３】
前記多孔質誘電体膜と層間絶縁膜との界面において、該多孔質誘電体膜の空孔を絶縁材料により埋め込んでなる他の封止層が該多孔質誘電体膜中にさらに形成されてなる。第２の層間絶縁膜と接する多孔質誘電体膜の空孔を絶縁材料により埋め込むことにより、上述したように脱離ガスの放出を防止し、また脱離ガスや密着性の不良などにより生じる膜剥がれを防止することができる。
【００１４】
前記導電材料及び絶縁材料が蒸着分子あるいは化学的生成物質を成長されてなる。蒸着分子、例えば蒸着法やスパッタ法により形成された分子や、化学的生成物質、例えばＣＶＤ法（化学気相成長法）により生成された物質を多孔質誘電体膜の空孔内に侵入させ、空孔内に堆積させて空孔を埋め込む。したがって、多孔質誘電体膜の表面や接続部の側壁の形状を損なうことなく空孔を埋め込むことができる。
【００１５】
なお、前記導電材料及び絶縁材料が粒子状であってもよい。多孔質誘電体膜の体積に占める空孔体積の割合すなわち空孔率の高い多孔質誘電体膜であっても、粒子状の材料を空孔内に形成することで完全に空孔を塞ぐことができる。したがって、空孔率の高い、より低誘電率の多孔質誘電体膜を採用することができる。
【００１６】
さらに、前記導電材料がＶ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆの群のうち少なくとも１つの窒化物であってもよい。かかる窒化物は多孔質誘電体膜の空孔内部で粒子状を呈し、導電性の封止層を形成する。上述した封止層としての機能を有すると共に導電性を有するので、メタルバリア膜を省略可能とし、配線幅の狭小化を図ることができる。さらに前記配線部の一部として機能し、また、バリアメタル膜を更に設ける場合であっても従来より薄層化が可能である。
【００１７】
前記絶縁材料が、ＳｉＯ、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣの群のうち少なくとも１つの材料よりなる。かかる絶縁材料により埋め込むことにより、上述した封止層としての機能を有すると共に、比誘電率は増加するものの、多孔質誘電体膜の機械的強度を増すことができ、また、多孔質誘電体膜上の第２の層間絶縁膜との接着性を一層向上することができる。
【００１８】
本発明の他の観点によれば、基板上（基板の上方を含む。）に形成された第１の導電部と、前記第１の導電部を覆う多孔質誘電体膜と、前記多孔質誘電体膜を覆う層間絶縁膜と、前記多孔質誘電体膜または第２の層間絶縁膜に形成された導電部と、前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置の製造方法であって、前記多孔質誘電体膜を形成する工程と、前記多孔質誘電体膜を選択的に研削して第１の導電部を露出する溝を形成する工程と、前記溝の側壁において前記多孔質誘電体膜の空孔を埋め込んで封止層を形成する工程と、前記溝に導電材料を充填して接続部を形成する工程とを備えた半導体装置の製造方法が提供される。
【００１９】
本発明によれば、多孔質誘電体膜の空孔を導電材料や絶縁材料で埋め込むので、多孔質誘電体膜の表面や溝の側壁を損傷することがない。したがって、上述した効果を有するともに、所望の寸法の配線幅で形成することができ、容易に高集積化することができる。
【００２０】
以下、本願発明者が見出した本発明の原理を説明する。
【００２１】
図２（Ａ）〜（Ｃ）は本発明の原理を説明するための断面図である。図２（Ａ）を参照するに、シリコン基板１０上に多孔質誘電体膜１１が形成されている。多孔質誘電体膜１１には、多数の数ｎｍ〜数十ｎｍの空孔１４が連通するように形成されている。
【００２２】
図２（Ｂ）では、スパッタ法、蒸着法、ＣＶＤ法等により、多孔質誘電体膜１１の空孔を埋め込む。例えば、スパッタ法や蒸着法により形成された、例えば、ＴｉＮよりなる蒸着分子１２が、多孔質誘電体膜１１の表面の空孔から侵入し、図２（Ｃ）に示すように、多孔質誘電体膜１１表面から一定の深さの範囲に亘って、蒸着分子１２が多孔質誘電体膜１１中の空孔１４を埋め込み、層１１Ｂ（以下、封止層１１Ｂと呼ぶ。）を形成する。
【００２３】
多孔質誘電体膜１１表面から封止層１１Ｂまでの深さ、及び封止層１１Ｂの厚さは、埋め込む材料の種類、形成方法及び条件により異なるが、埋め込む材料が、例えば、Ｖ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆ等の窒化物等の導電材料の場合は、図２（Ｃ）に示すように、封止層１１Ｂが多孔質誘電体膜１１表面から一定の深さの範囲に形成され、多孔質誘電体膜１１表面にはほとんど堆積せず空孔１４が埋め込まれない部分１１Ａ１が多孔質誘電体膜１１の表面側に形成される。
【００２４】
また、埋め込む材料がＳｉＯ２、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣの絶縁材料の場合は、図２（Ｄ）に示すように、封止層１１Ｂが多孔質誘電体膜１１の表面から一定の深さまで形成され、さらに多孔質誘電体膜１１の表面に堆積層１３を形成する。なお、図２（Ｃ）に示す多孔質誘電体膜１１の表面側に空孔が埋め込まれない部分１１Ａ１は形成されない。
【００２５】
封止層１１Ｂを形成する深さ及び厚さは、埋め込む材料が一定の場合、スパッタ法や蒸着法では蒸着分子１２の運動エネルギや方向性（等方的又は異方的）を制御することにより、ＣＶＤ法では基板に印加するバイアスや真空度を制御することにより設定可能である。
【００２６】
また、上記の導電材料および絶縁材料の何れであっても、封止層１１Ｂと多孔質誘電体膜１１のより深い部分１１Ａ２との境界は略平面となる。すなわち埋め込まれた絶縁材料等が一定の深さを有して分布する。したがって、例えば、埋め込まれた絶縁材料が多孔質誘電体膜１１より比誘電率が高い場合であっても、封止層１１Ｂによる比誘電率の増加を抑制することができる。
【００２７】
図３は、多孔質誘電体膜中に埋め込まれる膜厚と堆積レートとの関係を示す図である。図３中、多孔質誘電体膜中に埋め込まれる膜厚、すなわち封止層の膜厚と、多孔質誘電体膜上に堆積する堆積層の膜厚を示している。ここで埋め込み材料はＳｉＯ２が用いられ、多孔質誘電体膜には多孔質のＳｉＯ２膜が用いられている。プラズマＣＶＤ法により堆積レートを１ｎｍ／分から４０ｎｍ／分と変化させて、時間換算により厚さ８０ｎｍとなるように形成したものである。なお、膜厚は分光エリプソメータにより測定した。
【００２８】
図３を参照するに、堆積レートが大きい程、封止層の膜厚が厚くなると共に多孔質誘電体膜上に堆積する堆積層の膜厚は減少する。すなわち多孔質誘電体膜のより奥まで埋め込み材料が侵入していることが分かる。堆積レートにより封止層の厚さを制御することができることが分かる。堆積レートが大きい場合、封止層を形成する粒子の運動エネルギが大きく、また、クロマトグラフィの原理により粒子は空孔内を移動できると考えられ、多孔質誘電体膜の奥まで侵入することができ、その結果、封止層はより厚くなり堆積層は薄くなると推察される。また、封止層の膜厚及び深さは、多孔質誘電体膜の空孔径の平均値および分布にも依存することが推察される。
【００２９】
このようにして、多孔質誘電体膜１１は、その表面あるいは表面付近の空孔が上述した材料により埋め込まれた封止層が形成され、多孔質誘電体膜１１内部の空孔と外部が遮断され、多孔質誘電体膜１１内部が半導体装置の製造プロセス中の洗浄液等に汚染されることを防止し、多孔質誘電体膜１１内部より脱離ガスが発生も防止される。したがって、半導体装置において多孔質誘電体膜１１表面に形成されるエッチングストッパ層、ハードマスク層、犠牲層等の密着性が劣化することもない。さらに、多孔質誘電体膜に占める空孔の総体積の割合（空孔率）が大きい場合でも、空孔を埋め込み材料で埋め込んでしまうので、確実に封止することができ、多孔質誘電体膜１１の機械的強度が確保される限度において空孔率を増すことができ、より低比誘電率の多孔質誘電体膜を実現することができる。また、封止層は埋め込む材料により、エッチングストッパ膜、あるいはＣＭＰ法（化学的機械研磨法）の研磨ストッパ膜としても機能するので、これらのストッパ膜を省略でき、製造工程数を低減することができる。
【００３０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
【００３１】
（第１の実施の形態）
図４は、本発明の第１の実施の形態に係る半導体装置の概略断面図である。図４を参照するに、本実施の形態に係る半導体装置２０は、シリコン基板２１と、シリコン基板２１に形成された素子分離膜２２により画成された活性化領域２３と、活性化領域２３に形成されたソース／ドレイン領域２４、ゲート絶縁膜２５、ゲート電極２６、保護膜２８、ゲート電極２６及び保護膜２８に担持された側壁絶縁膜２９よりなるトランジスタと、シリコン基板２１及びトランジスタを覆う下部層間絶縁膜３１と、下部層間絶縁膜３１を貫通してソース／ドレイン領域２４に接続され、バリアメタル膜３２に被覆されたコンタクトプラグ３３と、下部層間絶縁膜３１上に形成されたシリコン窒化膜３４と、シリコン窒化膜３４上に形成された第１層間絶縁膜３５と、第１層間絶縁膜３５に形成され、バリアメタル膜３６に被覆され、コンタクトプラグ３３と接続する第１配線３８と、第１層間絶縁膜３５上に形成されたシリコン窒化膜３９と、シリコン窒化膜３９上に形成された多孔質誘電体膜４０と、多孔質誘電体膜４０の上部表面付近の内部に埋め込まれた第１封止層４１と、多孔質誘電体膜４０を貫通して第１配線の上面を露出させるビアホール４２と、ビアホール４２の側壁の多孔質誘電体膜の内部に導電材料が埋め込まれた第２封止層４３と、ビアホール４２に導電材料を充填してなるビアプラグ４５と、第１封止層４１上に形成された第２層間絶縁膜４６と、第２層間絶縁膜４６に形成され、バリアメタル膜４８に被覆され、ビアプラグ３８と接続された第２配線４９と、第２層間絶縁膜４６及び第２配線４９の表面を覆うパッシベーション膜５０などにより構成されている。
【００３２】
半導体装置２０は、第１配線と第２配線との間に多孔質誘電体膜４０が設けられ、多孔質誘電体膜４０の内部の上部表面に絶縁材料により空孔が埋め込まれた第１封止層が形成され、ビアプラグ４５の側壁面が導電材料により空孔が埋め込まれた第２封止層４３が形成されていることに主な特徴がある。
【００３３】
以下、半導体装置２０の製造方法と共にその構成を詳述する。図５（Ａ）〜図７（Ｉ）は、本実施の形態の半導体装置の製造工程を示す断面図である。
【００３４】
図５（Ａ）の工程では、ｐ型のシリコン基板２１にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用いてトレンチ２７にＳｉＯ２を埋め込んで素子分離酸化膜２２を形成する。次いで、ゲート絶縁膜２５、ゲート電極２６、及び保護膜２８よりなるゲート構造体を形成し、さらに、シリコン窒化膜をゲート構造体及びシリコン基板２１全面を覆うように形成する。
【００３５】
図５（Ａ）の工程ではさらに、ＲＩＥ（反応性イオンエッチング）法によるエッチングにより前記シリコン窒化膜のエッチバックを行い、側壁絶縁膜２９を形成する。次いで側壁絶縁膜２９をマスクとして、ｎ型の不純物イオン、例えばＡｓイオンを注入することによりｎ型のソース／ドレイン領域２４を形成する。
【００３６】
次に図５（Ｂ）の工程では、図５（Ａ）の構造体を覆うように、ＣＶＤ法により厚さ１０００ｎｍのシリコン酸化膜よりなる下部層間絶縁膜３１を形成する。次いで下部層間絶縁膜３１上にスパッタ法等により厚さ１００ｎｍのシリコン窒化膜３４を形成する。シリコン窒化膜３４は後のＣＭＰ法（化学的機械研磨法）による研磨において研磨ストッパとして機能する。
【００３７】
図５（Ｂ）の工程ではさらに、下部層間絶縁膜３１及びシリコン窒化膜３４を選択的にエッチングしてソース／ドレイン領域２４を露出させるコンタクトホール３１−１を形成する。具体的には、シリコン窒化膜３４上にレジスト膜（図示せず）を形成し、ホトリソグラフィ法及びエッチングによりシリコン窒化膜３４をパターニングし、前記レジストを除去する。次いで開口したシリコン窒化膜３４をエッチングマスクとして、シリコン酸化膜よりなる下部層間絶縁膜３１をＣＦ４とＣＨＦ３などの混合ガスを用いてＲＩＥ法によりエッチングを行い、コンタクトホール３１−１を形成する。
【００３８】
次に図５（Ｃ）の工程では、コンタクトホール３１−１の側壁にスパッタ法により厚さ５０ｎｍのＴｉＮ膜よりなるバリアメタル膜３２を形成する。次いでスパッタ法によりＣｕ膜よりなる厚さ２０ｎｍのメッキシード層（図示せず）を形成し、次いでメッキ法により厚さ１０００ｎｍのＣｕ膜を形成し、コンタクトホール３１−１を埋め込み、ＣＭＰ法によりシリコン窒化膜３４を研磨ストッパとして、シリコン窒化膜３４が露出するまでＣｕ膜を研磨して平坦化し、コンタクトプラグ３３を形成する。
【００３９】
次に図５（Ｄ）の工程では、図５（Ｃ）の構造体上に、ＣＶＤ法により厚さ１０００ｎｍのシリコン酸化膜よりなる第１層間絶縁膜３５を形成する。次いで第１層間絶縁膜３５上に厚さ１００ｎｍのシリコン窒化膜３９をスパッタ法等により形成する。シリコン窒化膜３９は後のＣＭＰ法による研磨において研磨ストッパとして機能する。
【００４０】
図５（Ｄ）の工程ではさらに、第１層間絶縁膜３５に第１配線用溝３５−１を形成する。具体的には、ホトリソグラフィ法及びエッチングによりシリコン窒化膜３９を開口し、開口したシリコン窒化膜３９をエッチングマスクとして、シリコン酸化膜よりなる第１層間絶縁膜３５をＣＦ４とＣＨＦ３などの混合ガスを用いてＲＩＥ法によるエッチングを行い、第１配線用溝３５−１を形成する。
【００４１】
図５（Ｄ）の工程ではさらに、第１配線用溝３５−１の側壁にスパッタ法により厚さ５０ｎｍのＴｉＮ膜よりなるバリアメタル膜３６を形成する。次いでスパッタ法によりＣｕ膜よりなる厚さ２０ｎｍのメッキシード層（図示せず）を形成し、次いでメッキ法により厚さ１０００ｎｍのＣｕ膜によりコンタクトホール３５−１を埋め込み、ＣＭＰ法によりシリコン窒化膜３９を研磨ストッパとして、シリコン窒化膜３９が露出するまでＣｕ膜を研磨して平坦化し、第１配線３８を形成する。
【００４２】
次に図６（Ｅ）の工程では、図５（Ｄ）の構造体上に厚さ５００ｎｍの多孔質誘電体膜４０を形成する。具体的には、シリコーン樹脂を原料として発泡剤としてトリフェニルシランを添加し前駆体溶液を形成する。次いで、スピンコータにより前駆体溶液を図５（Ｄ）の構造体上に塗布し、２００℃に加熱して発泡させ空孔を形成し、４００℃で加熱して空孔を固定化することにより、シリコーン樹脂よりなる多孔質誘電体膜４０を形成する。
【００４３】
なお、多孔質誘電体膜４０は、次の手法により形成してもよい。平均粒径（直径）が０．１〜３０ｎｍの球状シロキサン樹脂をＴＨＦ（テトラヒドロフラン）等の溶剤に分散させ、スピンコータにより図５（Ｄ）の構造体上に塗布し、２００℃で１０分間溶剤を蒸発させる。酸素濃度１００ｐｐｍ以下の窒素雰歯気中で、４００℃、３０分間の熱処理を行い、シロキサン樹脂を架橋させてＳｉ−Ｏの結合を有する多孔質誘電体膜４０を形成する。この方法では、ＧＰＣ（ゲルパーミエーションクロマトグラフィ）により所望の分子量を有する球状シロキサン樹脂を分取することにより、粒度分布のシャープな球状シロキサン樹脂を得ることができ、熱処理により架橋したシロキサン樹脂はシャープな空孔径分布を有する。したがって、本手法によるシロキサン樹脂からなる多孔質誘電体膜４０は、空孔径分布をシャープにすることができるという利点がある。
【００４４】
多孔質誘電体膜４０の吸着ガス法による平均空孔径は２〜３０ｎｍに設定される。３０ｎｍより大きいと第１配線３８や後述する第２配線４９の配線幅の数１０％の大きさとなり、多孔質誘電体膜４０の表面の凹凸が配線の平坦度、直進性などに影響してしまう。また２ｎｍより小さいと空孔による比誘電率の低減度合いが少なくなってしまう。
【００４５】
次に図６（Ｆ）の工程ではさらに、多孔質誘電体膜４０の表面から例えば深さ１００ｎｍまで、絶縁材料により多孔質誘電体膜４０の空孔を埋め込んだ第１封止層４１を形成する。具体的には、プラズマＣＶＤ法によりＳｉＯ２、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣなどの絶縁性材料を空孔内に形成し、空孔を埋め込む。第１封止層４１により多孔質誘電体膜４０の空孔が塞がれるので、後の洗浄工程等の洗浄剤やドライエッチング工程のプロセスガス、生成ガス等が多孔質誘電体膜４０中に吸着、あるいは吸蔵されることがない。ここで、ＳｉＮを絶縁材料として埋め込む場合は、プラズマＣＶＤ法の条件の一例として、パワーを１２００Ｗ、バイアスを４００Ｗ〜８００Ｗ、反応ガスとして、例えばＳｉＨ４ガス（流量１２００ｓｃｃｍ）とＮＨ３（流量１０００ｓｃｃｍ）を用い、チャンバ内の圧力を３９９〜５３２Ｐａ（３〜４Ｔｏｒｒ）、基板温度を４００℃に設定する。埋め込みの深さは、バイアスにより制御する。なお、第１封止層４１は、プラズマＣＶＤ法のみならず、ＭＯＣＶＤ法、スパッタ法、蒸着法により形成してもよい。
【００４６】
次に図６（Ｇ）の工程では、第１封止層４１および多孔質誘電体膜４０を選択的にエッチングして第１配線３８の上面を露出させるビアホール４２を形成する。具体的には、第１封止層４１上にレジスト膜（図示せず）を形成し、ホトリソグラフィ法により、レジスト膜に第１配線とのビアホールを形成するための開口部を設ける。レジスト膜の現像処理の際には、第１封止層４１により孔質誘電体膜４０の空孔が封止されているので、多孔質誘電体膜４０の内部に現像液や水が侵入することがない。したがって、多孔質誘電体膜４０内部からの脱離ガスの発生を低減することができる。
【００４７】
図６（Ｇ）の工程ではさらに、第１封止層４１をパターニングし、次いで第１封止層４１にＳｉＮが埋め込まれている場合は、第１封止層４１をエッチングマスクとして、ＣＦ４＋ＣＦＨ３、ＣＦ４＋ＣＨＦ３、又はＣＦ４＋Ｃ２Ｆ６＋ＣＨＦ３よりなる混合ガスを用いてＲＩＥ法によるエッチングにより多孔質誘電体膜４０にビアホール４２を形成する。
【００４８】
次に図７（Ｈ）の工程では、多孔質誘電体膜４０のビアホール４２の側壁に、ＣＶＤ法、スパッタ法、蒸着法などにより導電性材料を空孔に埋め込んでなる第２封止層４３を形成する。具体的には、導電性材料には、例えば、Ｖ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆ等の窒化物が用いられる。ＣＶＤ法としては、例えばＭＯＣＶＤ法（有機金属気相成長法）やプラズマＣＶＤ法、スパッタ法あるいは蒸着法としては、埋め込み材料をスパッタターゲット・蒸発源としたもの、金属をスパッタターゲット・蒸発源として窒素ガスを含む雰囲気中で行う反応性スパッタ法・反応性蒸着法等を用いることができる。
【００４９】
例えばＭＯＣＶＤ法によりＴａＮを埋め込む場合は、Ｔａのソースとしてターシャリーブチルイミドトリス（ジエチルアミド）タンタル（Ｔａ（ＮｔＣ４Ｈ９）（Ｎ（Ｃ２Ｈ５）２）３）、ＮのソースとしてＮ２ガスを用い、それぞれの流量を５００ｓｃｃｍ、８６０ｓｃｃｍ、圧力を０．１３３Ｐａ（１ｍＴｏｒｒ）に設定し、図７（Ｈ）の構造体にバイアス１２００Ｗを印加し、ビアホール４２の側壁表面から厚さ１０ｎｍをＴａＮにより埋め込んだ第２封止層４３を形成する。なお、ビアホール４２の底面、すなわち第１配線３８の上面にはＴａＮ膜４４が形成される。
【００５０】
以上により、図８に拡大して示すように、ビアホール４２の側壁が導電材料により空孔が埋め込まれた第２封止層４３が形成され、側壁４２−１表面の全面が覆われると共に平坦化される。したがって、第２封止層４３はビアホール４２に充填される配線材の多孔質誘電体膜４０への拡散を防止すると共に、多孔質誘電体膜４０内の汚染を防止することができる。さらに、第２封止層４３は導電性を有するので、次の工程で形成されるビアプラグ４５と共に、電気的導通の機能を果たすことができる。
【００５１】
なお、第２封止層４３は、第１封止層４１に用いた絶縁材料を用いて同様に形成してもよい。上述した導電材料により形成した場合の作用・効果のうち、側壁４２−１表面の全面の被覆、平坦化、多孔質誘電体膜４０内の汚染防止を図ることができる。但し、この場合は、第１配線３８表面に形成される絶縁層をエッチングにより除去し、バリアメタル膜をさらに設ける。
【００５２】
次に図７（Ｉ）の工程では、スパッタ法を用いて、厚さ２０ｎｍメッキシード層を図７（Ｈ）の構造体上に形成し、さらにメッキ法により厚さ６００ｎｍのＣｕ膜よりなるビアプラグ４５を形成する。
【００５３】
図７（Ｉ）の工程ではさらに、ＣＭＰ法によりＣｕ膜を研磨して第１封止層４１が露出するまで研磨する。ここで第１封止層４１は研磨ストッパとして機能する。
【００５４】
図７（Ｉ）の工程ではさらに、第１封止層４１及びビアプラグ４５を覆うように、厚さシリコン酸化膜よりなる第２層間絶縁膜４６を形成する。さらに図５（Ｄ）の工程と同様にして、ビアプラグ４５に接続され、バリアメタル膜４８に被覆された第２配線４９を形成する。次いで、第２層間絶縁膜４６及び第２配線４９を覆う、例えばシリコン窒化膜よりなる厚さ１０００ｎｍのパッシベーション膜５０を形成する。以上により半導体装置２０が形成される。
【００５５】
なお、第２層間絶縁膜４６及び第２配線４９上にさらに他の多孔質誘電体膜、他のビアプラグ等を上述した方法で形成し多層配線構造を形成してもよい。
【００５６】
本実施の形態によれば、半導体装置２０は、第１配線３８と第２配線４９間に低誘電率の多孔質誘電体膜４０を用いているので配線間容量が低く配線遅延を抑制し高速動作が可能である。
【００５７】
また、多孔質誘電体膜４０の上部を絶縁材料より埋め込んでなる第１封止層４１を設けているので、多孔質誘電体膜４０の空孔内が製造工程中に汚染されず、また後の加熱工程において脱離ガスを発生させることがない。絶縁材料にＳｉＯ２、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣを用いると多孔質誘電体膜４０全体としては比誘電率が増加するが、多孔質誘電体膜４０上にこれらの材料をキャップ層として設ける場合より、粒径が０．１ｎｍから３０ｎｍの粒子状の材料により空孔を埋め込んでいるので、空孔率の高い多孔質誘電体膜であっても確実に空孔を埋め込んで封止できる点において本発明は優れている。したがって、空孔率の高い低密度の多孔質誘電体膜、すなわちより低比誘電率の多孔質誘電体膜に適用できるので、配線間容量をさらに低減することができ、配線遅延を抑制してより一層の高速動作が可能となる。
【００５８】
また、ビアホール４２の側壁には導電材料により空孔を埋め込んでなる第２封止層４３が形成されている。第２封止層４３は多孔質誘電体膜４０の空孔を埋め込んで、多孔質誘電体膜４０内部からの脱離ガスがビアプラグ４５を腐食することを防止すると共に、ビアプラグ４５を構成するＣｕの多孔質誘電体膜４０中への拡散を防止することができる。したがって、バリアメタル膜を省略することができ、かつビアプラグ４５との密着性を確保することができる。なお、第１配線、第２配線、コンタクトプラグ３３，及びビアプラグ４５の導電材料としては、Ｃｕ以外にＡｌ、Ｗ、Ｆｅ、白金族元素、及びこれらの合金が使用できる。
【００５９】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置は、第１の実施の形態において第２配線４９が形成されている第２層間絶縁膜が多孔質誘電体膜よりなり、ビアプラグと第２配線がデュアルダマシン法により形成されている以外は、第１の実施の形態と同様である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６０】
以下第２の実施の形態に係る半導体装置の製造方法と共にその構成を詳述する。図９（Ａ）〜図１０（Ｃ）は、本実施の形態の半導体装置の製造工程の一部を示す断面図である。
【００６１】
本実施の形態の半導体装置の製造工程は、第１の実施の形態の半導体装置の製造工程と同様に図５（Ａ）〜図６（Ｇ）まで行い、図９（Ａ）に示す構造体が得られる。ただし、図６（Ｅ）の工程において、多孔質誘電体膜４０の厚さを１３００ｎｍとする。
【００６２】
図９（Ｂ）の工程では、多孔質誘電体膜４０に配線用溝５１を形成する。具体的には、第１封止層４１上にレジスト膜（図示せず）を形成し、ホトリソグラフィ法により、レジスト膜に開口部を設ける。レジスト膜をマスクとして第１封止層４１をパターニングし、次いで第１封止層４１にＳｉＮが埋め込まれている場合は、第１封止層４１をエッチングマスクとして、例えばＣＦ４＋ＣＦＨ３、ＣＦ４＋ＣＨＦ３、又はＣＦ４＋Ｃ２Ｆ６＋ＣＨＦ３よりなる混合ガスを用いてＲＩＥ法による時間エッチングにより多孔質誘電体膜４０に配線用溝５１を形成する。
【００６３】
次に図１０（Ｃ）の工程では、多孔質誘電体膜４０のビアホール４２の側壁４２−１及び配線用溝５１の側壁及び下面５１−１に、ＣＶＤ法、スパッタ法、蒸着法などにより導電性材料を空孔に埋め込んでなる第２封止層５７を同時に形成する。第２封止層５７は、側壁４２−１、５１−１表面から多孔質誘電体膜４０内部の一定の深さまで同時に形成される。導電材料は第１の実施の形態と同様の材料を用いることができる。なお、ビアホール４２の底面、すなわち第１配線３８の上面にはＴａＮ膜４４が形成される。
【００６４】
図１０（Ｃ）の工程ではさらに、スパッタ法を用いて、厚さ２０ｎｍのメッキシード層を第１封止層表面、ビアホール４２及び配線用溝５１に形成し、さらにメッキ法により厚さ１５００ｎｍのＣｕ膜により充填する。次いでＣＭＰ法によりＣｕ膜を研磨して第１封止層４１が露出するまで研磨する。以上によりビアプラグ５６及び第２配線５８が形成される。
【００６５】
図１０（Ｃ）の工程ではさらに、第１封止層４１及び第２配線５８の表面を覆う、例えばシリコン窒化膜よりなる厚さ１０００ｎｍのパッシベーション膜５０を形成する。以上により半導体装置５５が形成される。
【００６６】
本実施の形態によれば、第２配線５８が形成される層間絶縁膜も多孔質誘電体膜４０により形成されているので、配線間容量をさらに低減することができる。また、ビアホール４２の側壁４２−１及び配線用溝５１の側壁及び下面５１−１の多孔質誘電体膜４０の空孔を同時に埋め込んで第２封止層５７が形成されるので、第１の実施の形態と同様の効果が得られる。さらにデュアルダマシン法を用いて、ビアホール４２と配線用溝５１を同時に埋め込むことができるので、第１の実施の形態と比較して工程数を低減することができる。
【００６７】
［第１実施例］
図１１（Ａ）〜（Ｄ）は、本発明の実施例に係る半導体装置の一部をなす構造体の断面図である。
【００６８】
図１１（Ａ）を参照するに、まず、シリコン基板６１上に多孔質誘電体膜６２を形成し、多孔質誘電体膜に配線溝６２−１を形成した。多孔質誘電体膜６２は以下の方法により形成した。
【００６９】
まず、無機物微粒子を含む多孔質誘電体膜形成用塗布液を以下のようにして生成した。メチルイソプチルケトン３９．６ｇに、テトラエトキシシラン２０．８ｇ（０・１モル）を溶解させた。濃度４００ｐｐｍの硝酸水１６．２ｇ（０・９モル）を１０分間で滴下し、滴下終了後１８０℃で２時間の熟成反応を行った。テトラエトキシシランが共重合し、球状シロキサン樹脂が生成される。
【００７０】
続いてトリメチルエトキシシラン１１．８ｇ（０．１モル）を１０分間で滴下し、滴下終了後１８０℃で２時間の熟成反応を行った。本工程を経た後、先に合成した球状シロキサン樹脂の残存エトキシ基、またはシラノール基はシリル化され、化学的に安定な球状シロキサン樹脂となる。
【００７１】
次に、硝酸マグネシウム５ｇを添加し、過剰の水分を除去した。ロータリエバボレータを用い、反応溶液を除去し、さらに１，４−ジオキサンを使用して凍結乾燥を行い球状シロキサン樹脂を得た。
【００７２】
次に、得られた球状シロキサン樹脂をＴＨＦ（テトラヒドロフラン）へ分散させ、ＧＰＣ（ゲルパーミエーションクロマトグラフイ）による分取を行った。このときのＧＰＣの条件は東ソー製カラム：ＴＳＫＧＥＬ−Ｇ２０００ＨＨＲを用い、流速：１０ｃｃ／ｍｉｎ、検出ＵＶ波長を２５４ｎｍとした。
【００７３】
分子量２００００近辺を分取し、粒度分布のシャープな球状シロキサン樹脂である微粒子を得た。動的光分散法によって粒子径を求めたところ、微粒子の平均粒径は約５ｎｍ、粒径の３σが平均粒径の約１５％であることがわかった。
【００７４】
前記溶液を、シリコン基板表面にスピンコートした。回転数は３０００ｒｐｍであり、回転時間は２０秒である。スピンコート後、２００℃で１０分間溶剤を蒸発させ、酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、４００℃、３０分間の熱処理を行った。この熱処理により微粒子の材質であるシロキサン樹脂が架橋し、多孔質誘電体膜が形成された。多孔質誘電体膜の厚さは２００ｎｍとした。ガス吸着法により多孔質誘電体膜の平均空孔径（直径）を求めると、５ｎｍであった。また、エリプソメータにより求めた屈折率は１．３であった。比誘電率の測定は、ＣＶ法により１ＭＨｚ程度の高周波電圧を用いて行い、比誘電率は２．３であった。
【００７５】
かかる多孔質誘電体膜６２上にレジスト膜を形成し、ホトリソグラフィ法およびＣＦ４ガス及びＣＨＦ３ガスを用いた反応性エッチングにより、配線層用溝６２−１の幅が０．１５μｍ、その間隔が０．１５μｍであるパターンを形成し、次いでレジスト膜を除去した。
【００７６】
次いで、図１１（Ｂ）に示すように、ＭＯＣＶＤ法により多孔質誘電体膜６２の表面及び配線層用溝６２−１の側壁の空孔にＺｒＮを埋め込み、構造体６４を形成した。具体的には、多孔質誘電体膜６２の表面及び配線層用溝６２−１の側壁から２ｎｍ〜１０ｎｍの範囲に厚さ８ｎｍの粒子状のＺｒＮよりなる封止層６３を形成した。具体的には反応ガスにＺｒ（ＮＨ３）ｎガスとＮ２ガスを用い、流量をそれぞれ６００ｓｃｃｍ、１０００ｓｃｃｍ、圧力０．１３３Ｐａ（１ｍＴｏｒｒ）、構造体の温度を３７５℃、構造体に印加するバイアスを１２００Ｗとした。また、比較のため封止層を形成しない点以外は同様の構造体を作成した。なお、封止層の形成された多孔質誘電体膜の表面からの位置及びその厚さの評価は分光エリプソメータにより行った。
【００７７】
封止層６３を形成した構造体６４より脱離するガスの評価を行った。真空チャンバ内で構造体６４を加熱し、四重極型質量分析計により脱離するＨ２Ｏ及びＣＯ２ガスのガス量を測定した。図１２は、脱離ガス量と温度との関係を示す図である。図１２に示すように、封止層６３を形成した構造体６４は、封止層を形成しない構造体と比較して、３８０℃〜４８０℃の温度範囲で、脱離するＨ２Ｏ及びＣＯ２ガスの量が少なく、ほぼ検出限界まで減少していることが分かった。この温度範囲では多孔質誘電体膜の材料の一部が分解してガス化する温度であるが、封止層６３がそのガスの放出を防止することが分かる。なお、真空チャンバ内の真空度を１×１０−７Ｐａ、構造体の昇温速度を１℃／秒、温度範囲を２５℃から始めて５００℃まで、測定を５℃毎に行った。なお、測定試料は切り出した１ｃｍ×１ｃｍ片を用いた。
【００７８】
さらに、図１１（Ｃ）に示すように、構造体６４にＣＦ４＋ＣＦＨ３の混合ガスを用いて封止層６３に達するまでエッチングを行い、次いでスパッタ法により厚さ１０ｎｍのＴａＮ膜よりなるバリアメタル膜６５を形成した。断面ＴＥＭにより配線層用溝６２−２の側壁面を観察すると、バリアメタル膜６５が側壁面を完全に被覆していることが確認された。一方、封止層を形成しない構造体に同様にしてバリアメタル膜を形成したものは、配線層用溝の側壁面の空孔の陰部にはバリアメタル膜が形成されていなかった。
【００７９】
さらに、図１１（Ｄ）に示すように、図１１（Ｃ）の構造体６６にＣｕよりなる厚さ１０ｎｍのメッキシード層を形成し、さらにメッキ法により、厚さ３００ｎｍのＣｕ膜により配線層用溝６２−２を埋め込んで、ＣＭＰ法の研磨により平坦化を行って配線層６８を形成した。研磨には、圧力１００ｇｆ／ｃｍ２、回転数５０ＲＰＭで、アンモニア系スラリー（キャボット社製ＳＳ２５を純水で２倍に希釈したもの）を使用した。Ｃｕ膜及びＴａＮ膜のバリアメタル膜６５をＺｒＮが埋め込まれた封止層６３が露出するまで研磨し平坦化を行った。ＺｒＮが埋め込まれた封止層６３に対するＣｕ膜及びＴａＮ膜の選択性は１０倍以上あり、多孔質誘電体膜にＺｒＮを埋め込むことにより、研磨ストッパとしても有効であることが分かった。
【００８０】
本実施例によれば、封止層６３により多孔質誘電体膜６２内部からの脱離ガス、特にＨ２Ｏ、ＣＯ２の発生を防止することができることが分かった。したがって、配線層用溝の側壁面に形成されたＴａＮ膜のバリアメタル膜６５の腐食や膜剥がれを防止することができる。また、バリアメタル膜６５が１０ｎｍの厚さであっても被覆性が確保されることが分かった。さらに封止層６３がエッチングストッパ膜としての機能を果たすことが分かった。
【００８１】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【００８２】
例えば、シリコン基板を例として説明したが、シリコン基板に限定されず、化合物基板、セラミクス基板、貼り合わせ基板等を用いることができる。さらにまた、本発明の半導体装置は、メモリデバイス、ロジックデバイスなど高速動作が求められるデバイスに最適である。
【００８３】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１） 基板上に形成された第１の導電部と、
前記第１の導電部を覆う多孔質誘電体膜と、
前記多孔質誘電体膜を覆う層間絶縁膜と、
前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、
前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置であって、
前記多孔質誘電体膜と接続部との界面において、該多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込まれてなる封止層が該多孔質誘電体膜中に形成されてなることを特徴とする半導体装置。
（付記２） 前記多孔質誘電体膜と層間絶縁膜との界面において、該多孔質誘電体膜の空孔を絶縁材料により埋め込んでなる他の封止層がさらに設けられることを特徴とする付記１記載の半導体装置。
（付記３） 前記導電材料及び絶縁材料が蒸着粒子あるいは化学的生成物質を成長されてなることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記導電材料及び絶縁材料が粒子状であることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
（付記５） 前記導電材料及び絶縁材料の粒子の平均粒径は０．１ｎｍ〜３０ｎｍの範囲であることを特徴とする付記４記載の半導体装置。
（付記６） 前記導電材料がＶ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆの群のうち少なくとも１つの窒化物であることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
（付記７） 前記絶縁材料が、ＳｉＯ、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣの群のうち少なくとも１つの材料よりなることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
（付記８） 前記多孔質誘電体膜は、Ｓｉ−Ｏ結合を有することを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
（付記９） 前記多孔質誘電体膜は、下記一般式（３）で示されるアルコキシシランを加水分解して得られたシリカ系微粒子を用いて形成されてなることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
【００８４】
ＸｎＳｉ（ＯＲ）４−ｎ …（３）
（ここで、Ｘは水素原子、フッ素原子または炭素数１〜８個のアルキル基、フッ素置換アルキル基、アリル基、またはビニル基を示す。ｎは０〜３の整数である。）
（付記１０） 前記多孔質誘電体膜の平均空孔径が２ｎｍ〜３０ｎｍの範囲内であることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
（付記１１） 前記封止層または他の封止層は、多孔質誘電体膜の内部側の境界面が多孔質誘電体膜表面と略平行であることを特徴とする付記１〜１０のうち、いずれか一項記載の半導体装置。
（付記１２） 基板上に形成された第１の導電部と、
前記第１の導電部を覆う多孔質誘電体膜と、
前記多孔質誘電体膜を覆う層間絶縁膜と、
前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、
前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置の製造方法であって、
前記多孔質誘電体膜を形成する工程と、
前記多孔質誘電体膜を選択的に研削して第１の導電部を露出する溝を形成する工程と、
前記溝の側壁において前記多孔質誘電体膜の空孔を埋め込んで封止層を形成する工程と、
前記溝に導電材料を充填して接続部を形成する工程とを備えた半導体装置の製造方法。
（付記１３） 前記多孔質誘電体膜を形成する工程と、前記溝を形成する工程との間に、
前記多孔質誘電体膜の空孔を埋め込んでなる他の封止層を形成する工程を更に備えたこと特徴とする付記１２記載の半導体装置の製造方法。
（付記１４） 前記封止層及び他の封止層を形成する工程は、化学気相成長法、スパッタ法または蒸着法を用いることを特徴とする付記１２または１３記載の半導体装置の製造方法。
（付記１５） 前記封止層を形成する工程と前記接続部を形成する工程との間に、多孔質誘電体膜を研削する工程を更に備え、
前記多孔質誘電体膜を研削する工程は、前記溝の側壁において多孔質誘電体膜を封止層に達するまで研削することを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。
【００８５】
【発明の効果】
以上詳述したところから明らかなように、本発明によれば、多孔質誘電体膜内部の汚染を防止すると共に脱離ガスを低減して、動作信頼性が高く、高速動作が可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】従来の半導体装置の概略断面図である。
【図２】（Ａ）〜（Ｃ）は本発明の原理を説明するための断面図である。
【図３】多孔質誘電体膜中に埋め込まれる膜厚と堆積レートとの関係を示す図である。
【図４】本発明の第１の実施の形態に係る半導体装置の概略断面図である。
【図５】（Ａ）〜（Ｄ）は第１の実施の形態に係る半導体装置の製造工程（その１）を示す断面図である。
【図６】（Ｅ）〜（Ｇ）は第１の実施の形態に係る半導体装置の製造工程（その２）を示す断面図である。
【図７】（Ｈ）〜（Ｉ）は第１の実施の形態に係る半導体装置の製造工程（その３）を示す断面図である。
【図８】図７（Ｈ）の要部拡大図である。
【図９】（Ａ）及び（Ｂ）は本発明の第２の実施の形態に係る半導体装置の製造工程（その１）を示す断面図である。
【図１０】（Ｃ）は第２の実施の形態に係る半導体装置の製造工程（その２）を示す断面図である。
【図１１】（Ａ）〜（Ｄ）は本発明の実施例に係る構造体の断面図である。
【図１２】脱離ガス量と温度との関係を示す図である。
【符号の説明】
１１ 多孔質誘電体膜
１１Ｂ 封止層
２０ 半導体装置
２１、６１ シリコン基板
２４ ソース／ドレイン領域
３１、３５、４６ 層間絶縁膜
３２、３６、４８ バリアメタル膜
３３ コンタクトプラグ
３４、３９ シリコン窒化膜
３８ 第１配線
４０、６２ 多孔質誘電体膜
４１ 第１封止層
４２ ビアホール
４３ 第２封止層
４４ ＴａＮ膜
４５ ビアプラグ
４９ 第２配線
５０ パッシベーション膜
６４、６６ 構造体
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に多孔質材料よりなる層間絶縁膜を備えた半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の集積化及び素子密度の向上に伴い、半導体装置の多層配線構造において、さらなる多層化が進められている。多層化による高集積化に伴い半導体装置の動作速度の観点からは、配線抵抗及び配線間容量の増加による配線遅延が問題となってきている。
【０００３】
配線遅延ΔＴは、配線抵抗Ｒと配線間容量Ｃとの積に比例し、ΔＴ∝ＣＲ…（１）と表される。また、（１）式において、配線間容量Ｃは、Ｃ＝ε０εｒＳ／ｄ…（２）と表される。ここで、ε０は真空中の誘電率、εｒは配線間の層間絶縁膜の比誘電率、Ｓは配線の対向する面積、ｄは配線間隔である。（１）式及び（２）式より、配線遅延を低減するためには、配線間の層間絶縁膜の比誘電率εｒを低減することが一つの有効な手法である。
【０００４】
従来、層間絶縁膜としては、シリコン酸化膜（比誘電率：約４．０）が用いられてきた。配線遅延を低減するために、シリコン酸化膜より誘電率が低い絶縁膜、すなわち低誘電率絶縁膜として、ＳｉＯＦ膜（比誘電率：３．４〜３、６）、ＢＳＧ膜（比誘電率：２．５〜３．０）等の無機絶縁膜、ＭＳＱ（メチルシルセスキオキサン）系多孔質膜、ポリイミド膜、バリレン膜（以上比誘電率：２．５〜３．０）等の有機絶縁膜が使用されあるいは検討されている。これらのうち、膜内部に微細な空孔を形成し膜自体の密度を低下させて比誘電率を低下させる多孔質誘電体膜が脚光を浴びている。
【０００５】
【特許文献１】
特開平１０−２５６３６３号公報
【０００６】
【発明が解決しようとする課題】
多孔質誘電体膜は、例えばＭＳＱ系のマトリクスに低温加熱で分解するようなテンプレート材料を混合した薬液を用い、スピンコートにより塗布し、その後加熱によりテンプレート材料を分解して膜内に空孔を形成することにより得られる。この手法では、テンプレート材料の配合により所定の比誘電率に制御可能である。
【０００７】
しかしながら、多孔質誘電体膜を半導体装置の層間絶縁膜として採用するためには以下に示す製造上の種々の問題がある。
【０００８】
図１は、多孔質誘電体膜を層間絶縁膜として形成し、多孔質誘電体膜にエッチングにより配線溝を形成した従来の半導体装置の断面図である。図１に示すように、半導体装置１００は、基板１０１を覆う層間絶縁膜１０２中に絶縁膜１０５を介して形成された導電部１０６と、層間絶縁膜１０２を覆う多孔質誘電体膜１０３に形成された配線１０９とがコンタクト１１０により接続されている。配線１０９と多孔質誘電体膜１０３との界面には、Ｃｕ等の配線材料の多孔質誘電体膜１０３内部への拡散防止のためにバリアメタル膜１０８が形成されている。配線溝の側壁１０３−１は、空孔が大きく開口して凹部となって現れるので（オープンポア化）、バリアメタル膜１０８の厚さの均一性が確保できず、側壁１０３−１の被覆性が悪化してしまうという問題がある。さらに、充分な被覆性を確保するためにはバリアメタル膜１０８を厚く形成しなければならず、配線１０９幅が広がってしまい、半導体装置の高集積化を阻害してしまうという問題がある。
【０００９】
さらに、開口した空孔には半導体装置１００の製造工程で使用される洗浄剤やエッチングの際に発生する気体等が吸着し易く、後の製造工程で加熱されるとかかる吸着物が気化して脱離ガスとしてバリアメタル膜１０８を腐食させ、あるいはバリアメタル膜１０８と多孔質誘電体膜１０３との密着性を劣化させたりしてしまう。このような現象は半導体装置の経年変化により配線の膜剥がれ、断線等の問題として現れる。また、脱離ガスは超清浄雰囲気が要求される半導体製造装置の内部を汚染するので、半導体装置の生産歩留まりを低下させてしまう。
【００１０】
そこで、本発明は上記の問題に鑑みてなされたもので、本発明の目的は、多孔質誘電体膜内部の汚染を防止すると共に脱離ガスを低減して、動作信頼性が高く、高速動作が可能な半導体装置及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明の一観点によれば、基板上に形成された第１の導電部と、前記第１の導電部を覆う多孔質誘電体膜と、前記多孔質誘電体膜を覆う層間絶縁膜と、前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置であって、前記多孔質誘電体膜と接続部との界面において、該多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込まれてなる封止層が該多孔質誘電体膜中に形成されてなる半導体装置が提供される。
【００１２】
本発明によれば、基板上（基板の上方を含む。）に、第１の導電部と第２の導電部との間に多孔質誘電体膜が形成され、多孔質誘電体膜中に形成された、第１の導電部と第２の導電部とを接続する接続部の側壁において、多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込んでなる封止層が多孔質誘電体膜内に形成されている。したがって、多孔質誘電体膜内部の空孔が製造工程での洗浄剤やエッチング液等により汚染されることを防止でき、また加熱工程において多孔質誘電体膜内部からの脱離ガスの発生を防止できる。その結果、多孔質誘電体膜と接する接続部、例えばコンタクトプラグ、ビアプラグ、配線層等が腐食され、剥離されることを防止することができる。
【００１３】
前記多孔質誘電体膜と層間絶縁膜との界面において、該多孔質誘電体膜の空孔を絶縁材料により埋め込んでなる他の封止層が該多孔質誘電体膜中にさらに形成されてなる。第２の層間絶縁膜と接する多孔質誘電体膜の空孔を絶縁材料により埋め込むことにより、上述したように脱離ガスの放出を防止し、また脱離ガスや密着性の不良などにより生じる膜剥がれを防止することができる。
【００１４】
前記導電材料及び絶縁材料が蒸着分子あるいは化学的生成物質を成長されてなる。蒸着分子、例えば蒸着法やスパッタ法により形成された分子や、化学的生成物質、例えばＣＶＤ法（化学気相成長法）により生成された物質を多孔質誘電体膜の空孔内に侵入させ、空孔内に堆積させて空孔を埋め込む。したがって、多孔質誘電体膜の表面や接続部の側壁の形状を損なうことなく空孔を埋め込むことができる。
【００１５】
なお、前記導電材料及び絶縁材料が粒子状であってもよい。多孔質誘電体膜の体積に占める空孔体積の割合すなわち空孔率の高い多孔質誘電体膜であっても、粒子状の材料を空孔内に形成することで完全に空孔を塞ぐことができる。したがって、空孔率の高い、より低誘電率の多孔質誘電体膜を採用することができる。
【００１６】
さらに、前記導電材料がＶ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆの群のうち少なくとも１つの窒化物であってもよい。かかる窒化物は多孔質誘電体膜の空孔内部で粒子状を呈し、導電性の封止層を形成する。上述した封止層としての機能を有すると共に導電性を有するので、メタルバリア膜を省略可能とし、配線幅の狭小化を図ることができる。さらに前記配線部の一部として機能し、また、バリアメタル膜を更に設ける場合であっても従来より薄層化が可能である。
【００１７】
前記絶縁材料が、ＳｉＯ、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣの群のうち少なくとも１つの材料よりなる。かかる絶縁材料により埋め込むことにより、上述した封止層としての機能を有すると共に、比誘電率は増加するものの、多孔質誘電体膜の機械的強度を増すことができ、また、多孔質誘電体膜上の第２の層間絶縁膜との接着性を一層向上することができる。
【００１８】
本発明の他の観点によれば、基板上（基板の上方を含む。）に形成された第１の導電部と、前記第１の導電部を覆う多孔質誘電体膜と、前記多孔質誘電体膜を覆う層間絶縁膜と、前記多孔質誘電体膜または第２の層間絶縁膜に形成された導電部と、前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置の製造方法であって、前記多孔質誘電体膜を形成する工程と、前記多孔質誘電体膜を選択的に研削して第１の導電部を露出する溝を形成する工程と、前記溝の側壁において前記多孔質誘電体膜の空孔を埋め込んで封止層を形成する工程と、前記溝に導電材料を充填して接続部を形成する工程とを備えた半導体装置の製造方法が提供される。
【００１９】
本発明によれば、多孔質誘電体膜の空孔を導電材料や絶縁材料で埋め込むので、多孔質誘電体膜の表面や溝の側壁を損傷することがない。したがって、上述した効果を有するともに、所望の寸法の配線幅で形成することができ、容易に高集積化することができる。
【００２０】
以下、本願発明者が見出した本発明の原理を説明する。
【００２１】
図２（Ａ）〜（Ｃ）は本発明の原理を説明するための断面図である。図２（Ａ）を参照するに、シリコン基板１０上に多孔質誘電体膜１１が形成されている。多孔質誘電体膜１１には、多数の数ｎｍ〜数十ｎｍの空孔１４が連通するように形成されている。
【００２２】
図２（Ｂ）では、スパッタ法、蒸着法、ＣＶＤ法等により、多孔質誘電体膜１１の空孔を埋め込む。例えば、スパッタ法や蒸着法により形成された、例えば、ＴｉＮよりなる蒸着分子１２が、多孔質誘電体膜１１の表面の空孔から侵入し、図２（Ｃ）に示すように、多孔質誘電体膜１１表面から一定の深さの範囲に亘って、蒸着分子１２が多孔質誘電体膜１１中の空孔１４を埋め込み、層１１Ｂ（以下、封止層１１Ｂと呼ぶ。）を形成する。
【００２３】
多孔質誘電体膜１１表面から封止層１１Ｂまでの深さ、及び封止層１１Ｂの厚さは、埋め込む材料の種類、形成方法及び条件により異なるが、埋め込む材料が、例えば、Ｖ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆ等の窒化物等の導電材料の場合は、図２（Ｃ）に示すように、封止層１１Ｂが多孔質誘電体膜１１表面から一定の深さの範囲に形成され、多孔質誘電体膜１１表面にはほとんど堆積せず空孔１４が埋め込まれない部分１１Ａ１が多孔質誘電体膜１１の表面側に形成される。
【００２４】
また、埋め込む材料がＳｉＯ２、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣの絶縁材料の場合は、図２（Ｄ）に示すように、封止層１１Ｂが多孔質誘電体膜１１の表面から一定の深さまで形成され、さらに多孔質誘電体膜１１の表面に堆積層１３を形成する。なお、図２（Ｃ）に示す多孔質誘電体膜１１の表面側に空孔が埋め込まれない部分１１Ａ１は形成されない。
【００２５】
封止層１１Ｂを形成する深さ及び厚さは、埋め込む材料が一定の場合、スパッタ法や蒸着法では蒸着分子１２の運動エネルギや方向性（等方的又は異方的）を制御することにより、ＣＶＤ法では基板に印加するバイアスや真空度を制御することにより設定可能である。
【００２６】
また、上記の導電材料および絶縁材料の何れであっても、封止層１１Ｂと多孔質誘電体膜１１のより深い部分１１Ａ２との境界は略平面となる。すなわち埋め込まれた絶縁材料等が一定の深さを有して分布する。したがって、例えば、埋め込まれた絶縁材料が多孔質誘電体膜１１より比誘電率が高い場合であっても、封止層１１Ｂによる比誘電率の増加を抑制することができる。
【００２７】
図３は、多孔質誘電体膜中に埋め込まれる膜厚と堆積レートとの関係を示す図である。図３中、多孔質誘電体膜中に埋め込まれる膜厚、すなわち封止層の膜厚と、多孔質誘電体膜上に堆積する堆積層の膜厚を示している。ここで埋め込み材料はＳｉＯ２が用いられ、多孔質誘電体膜には多孔質のＳｉＯ２膜が用いられている。プラズマＣＶＤ法により堆積レートを１ｎｍ／分から４０ｎｍ／分と変化させて、時間換算により厚さ８０ｎｍとなるように形成したものである。なお、膜厚は分光エリプソメータにより測定した。
【００２８】
図３を参照するに、堆積レートが大きい程、封止層の膜厚が厚くなると共に多孔質誘電体膜上に堆積する堆積層の膜厚は減少する。すなわち多孔質誘電体膜のより奥まで埋め込み材料が侵入していることが分かる。堆積レートにより封止層の厚さを制御することができることが分かる。堆積レートが大きい場合、封止層を形成する粒子の運動エネルギが大きく、また、クロマトグラフィの原理により粒子は空孔内を移動できると考えられ、多孔質誘電体膜の奥まで侵入することができ、その結果、封止層はより厚くなり堆積層は薄くなると推察される。また、封止層の膜厚及び深さは、多孔質誘電体膜の空孔径の平均値および分布にも依存することが推察される。
【００２９】
このようにして、多孔質誘電体膜１１は、その表面あるいは表面付近の空孔が上述した材料により埋め込まれた封止層が形成され、多孔質誘電体膜１１内部の空孔と外部が遮断され、多孔質誘電体膜１１内部が半導体装置の製造プロセス中の洗浄液等に汚染されることを防止し、多孔質誘電体膜１１内部より脱離ガスが発生も防止される。したがって、半導体装置において多孔質誘電体膜１１表面に形成されるエッチングストッパ層、ハードマスク層、犠牲層等の密着性が劣化することもない。さらに、多孔質誘電体膜に占める空孔の総体積の割合（空孔率）が大きい場合でも、空孔を埋め込み材料で埋め込んでしまうので、確実に封止することができ、多孔質誘電体膜１１の機械的強度が確保される限度において空孔率を増すことができ、より低比誘電率の多孔質誘電体膜を実現することができる。また、封止層は埋め込む材料により、エッチングストッパ膜、あるいはＣＭＰ法（化学的機械研磨法）の研磨ストッパ膜としても機能するので、これらのストッパ膜を省略でき、製造工程数を低減することができる。
【００３０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
【００３１】
（第１の実施の形態）
図４は、本発明の第１の実施の形態に係る半導体装置の概略断面図である。図４を参照するに、本実施の形態に係る半導体装置２０は、シリコン基板２１と、シリコン基板２１に形成された素子分離膜２２により画成された活性化領域２３と、活性化領域２３に形成されたソース／ドレイン領域２４、ゲート絶縁膜２５、ゲート電極２６、保護膜２８、ゲート電極２６及び保護膜２８に担持された側壁絶縁膜２９よりなるトランジスタと、シリコン基板２１及びトランジスタを覆う下部層間絶縁膜３１と、下部層間絶縁膜３１を貫通してソース／ドレイン領域２４に接続され、バリアメタル膜３２に被覆されたコンタクトプラグ３３と、下部層間絶縁膜３１上に形成されたシリコン窒化膜３４と、シリコン窒化膜３４上に形成された第１層間絶縁膜３５と、第１層間絶縁膜３５に形成され、バリアメタル膜３６に被覆され、コンタクトプラグ３３と接続する第１配線３８と、第１層間絶縁膜３５上に形成されたシリコン窒化膜３９と、シリコン窒化膜３９上に形成された多孔質誘電体膜４０と、多孔質誘電体膜４０の上部表面付近の内部に埋め込まれた第１封止層４１と、多孔質誘電体膜４０を貫通して第１配線の上面を露出させるビアホール４２と、ビアホール４２の側壁の多孔質誘電体膜の内部に導電材料が埋め込まれた第２封止層４３と、ビアホール４２に導電材料を充填してなるビアプラグ４５と、第１封止層４１上に形成された第２層間絶縁膜４６と、第２層間絶縁膜４６に形成され、バリアメタル膜４８に被覆され、ビアプラグ３８と接続された第２配線４９と、第２層間絶縁膜４６及び第２配線４９の表面を覆うパッシベーション膜５０などにより構成されている。
【００３２】
半導体装置２０は、第１配線と第２配線との間に多孔質誘電体膜４０が設けられ、多孔質誘電体膜４０の内部の上部表面に絶縁材料により空孔が埋め込まれた第１封止層が形成され、ビアプラグ４５の側壁面が導電材料により空孔が埋め込まれた第２封止層４３が形成されていることに主な特徴がある。
【００３３】
以下、半導体装置２０の製造方法と共にその構成を詳述する。図５（Ａ）〜図７（Ｉ）は、本実施の形態の半導体装置の製造工程を示す断面図である。
【００３４】
図５（Ａ）の工程では、ｐ型のシリコン基板２１にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用いてトレンチ２７にＳｉＯ２を埋め込んで素子分離酸化膜２２を形成する。次いで、ゲート絶縁膜２５、ゲート電極２６、及び保護膜２８よりなるゲート構造体を形成し、さらに、シリコン窒化膜をゲート構造体及びシリコン基板２１全面を覆うように形成する。
【００３５】
図５（Ａ）の工程ではさらに、ＲＩＥ（反応性イオンエッチング）法によるエッチングにより前記シリコン窒化膜のエッチバックを行い、側壁絶縁膜２９を形成する。次いで側壁絶縁膜２９をマスクとして、ｎ型の不純物イオン、例えばＡｓイオンを注入することによりｎ型のソース／ドレイン領域２４を形成する。
【００３６】
次に図５（Ｂ）の工程では、図５（Ａ）の構造体を覆うように、ＣＶＤ法により厚さ１０００ｎｍのシリコン酸化膜よりなる下部層間絶縁膜３１を形成する。次いで下部層間絶縁膜３１上にスパッタ法等により厚さ１００ｎｍのシリコン窒化膜３４を形成する。シリコン窒化膜３４は後のＣＭＰ法（化学的機械研磨法）による研磨において研磨ストッパとして機能する。
【００３７】
図５（Ｂ）の工程ではさらに、下部層間絶縁膜３１及びシリコン窒化膜３４を選択的にエッチングしてソース／ドレイン領域２４を露出させるコンタクトホール３１−１を形成する。具体的には、シリコン窒化膜３４上にレジスト膜（図示せず）を形成し、ホトリソグラフィ法及びエッチングによりシリコン窒化膜３４をパターニングし、前記レジストを除去する。次いで開口したシリコン窒化膜３４をエッチングマスクとして、シリコン酸化膜よりなる下部層間絶縁膜３１をＣＦ４とＣＨＦ３などの混合ガスを用いてＲＩＥ法によりエッチングを行い、コンタクトホール３１−１を形成する。
【００３８】
次に図５（Ｃ）の工程では、コンタクトホール３１−１の側壁にスパッタ法により厚さ５０ｎｍのＴｉＮ膜よりなるバリアメタル膜３２を形成する。次いでスパッタ法によりＣｕ膜よりなる厚さ２０ｎｍのメッキシード層（図示せず）を形成し、次いでメッキ法により厚さ１０００ｎｍのＣｕ膜を形成し、コンタクトホール３１−１を埋め込み、ＣＭＰ法によりシリコン窒化膜３４を研磨ストッパとして、シリコン窒化膜３４が露出するまでＣｕ膜を研磨して平坦化し、コンタクトプラグ３３を形成する。
【００３９】
次に図５（Ｄ）の工程では、図５（Ｃ）の構造体上に、ＣＶＤ法により厚さ１０００ｎｍのシリコン酸化膜よりなる第１層間絶縁膜３５を形成する。次いで第１層間絶縁膜３５上に厚さ１００ｎｍのシリコン窒化膜３９をスパッタ法等により形成する。シリコン窒化膜３９は後のＣＭＰ法による研磨において研磨ストッパとして機能する。
【００４０】
図５（Ｄ）の工程ではさらに、第１層間絶縁膜３５に第１配線用溝３５−１を形成する。具体的には、ホトリソグラフィ法及びエッチングによりシリコン窒化膜３９を開口し、開口したシリコン窒化膜３９をエッチングマスクとして、シリコン酸化膜よりなる第１層間絶縁膜３５をＣＦ４とＣＨＦ３などの混合ガスを用いてＲＩＥ法によるエッチングを行い、第１配線用溝３５−１を形成する。
【００４１】
図５（Ｄ）の工程ではさらに、第１配線用溝３５−１の側壁にスパッタ法により厚さ５０ｎｍのＴｉＮ膜よりなるバリアメタル膜３６を形成する。次いでスパッタ法によりＣｕ膜よりなる厚さ２０ｎｍのメッキシード層（図示せず）を形成し、次いでメッキ法により厚さ１０００ｎｍのＣｕ膜によりコンタクトホール３５−１を埋め込み、ＣＭＰ法によりシリコン窒化膜３９を研磨ストッパとして、シリコン窒化膜３９が露出するまでＣｕ膜を研磨して平坦化し、第１配線３８を形成する。
【００４２】
次に図６（Ｅ）の工程では、図５（Ｄ）の構造体上に厚さ５００ｎｍの多孔質誘電体膜４０を形成する。具体的には、シリコーン樹脂を原料として発泡剤としてトリフェニルシランを添加し前駆体溶液を形成する。次いで、スピンコータにより前駆体溶液を図５（Ｄ）の構造体上に塗布し、２００℃に加熱して発泡させ空孔を形成し、４００℃で加熱して空孔を固定化することにより、シリコーン樹脂よりなる多孔質誘電体膜４０を形成する。
【００４３】
なお、多孔質誘電体膜４０は、次の手法により形成してもよい。平均粒径（直径）が０．１〜３０ｎｍの球状シロキサン樹脂をＴＨＦ（テトラヒドロフラン）等の溶剤に分散させ、スピンコータにより図５（Ｄ）の構造体上に塗布し、２００℃で１０分間溶剤を蒸発させる。酸素濃度１００ｐｐｍ以下の窒素雰歯気中で、４００℃、３０分間の熱処理を行い、シロキサン樹脂を架橋させてＳｉ−Ｏの結合を有する多孔質誘電体膜４０を形成する。この方法では、ＧＰＣ（ゲルパーミエーションクロマトグラフィ）により所望の分子量を有する球状シロキサン樹脂を分取することにより、粒度分布のシャープな球状シロキサン樹脂を得ることができ、熱処理により架橋したシロキサン樹脂はシャープな空孔径分布を有する。したがって、本手法によるシロキサン樹脂からなる多孔質誘電体膜４０は、空孔径分布をシャープにすることができるという利点がある。
【００４４】
多孔質誘電体膜４０の吸着ガス法による平均空孔径は２〜３０ｎｍに設定される。３０ｎｍより大きいと第１配線３８や後述する第２配線４９の配線幅の数１０％の大きさとなり、多孔質誘電体膜４０の表面の凹凸が配線の平坦度、直進性などに影響してしまう。また２ｎｍより小さいと空孔による比誘電率の低減度合いが少なくなってしまう。
【００４５】
次に図６（Ｆ）の工程ではさらに、多孔質誘電体膜４０の表面から例えば深さ１００ｎｍまで、絶縁材料により多孔質誘電体膜４０の空孔を埋め込んだ第１封止層４１を形成する。具体的には、プラズマＣＶＤ法によりＳｉＯ２、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣなどの絶縁性材料を空孔内に形成し、空孔を埋め込む。第１封止層４１により多孔質誘電体膜４０の空孔が塞がれるので、後の洗浄工程等の洗浄剤やドライエッチング工程のプロセスガス、生成ガス等が多孔質誘電体膜４０中に吸着、あるいは吸蔵されることがない。ここで、ＳｉＮを絶縁材料として埋め込む場合は、プラズマＣＶＤ法の条件の一例として、パワーを１２００Ｗ、バイアスを４００Ｗ〜８００Ｗ、反応ガスとして、例えばＳｉＨ４ガス（流量１２００ｓｃｃｍ）とＮＨ３（流量１０００ｓｃｃｍ）を用い、チャンバ内の圧力を３９９〜５３２Ｐａ（３〜４Ｔｏｒｒ）、基板温度を４００℃に設定する。埋め込みの深さは、バイアスにより制御する。なお、第１封止層４１は、プラズマＣＶＤ法のみならず、ＭＯＣＶＤ法、スパッタ法、蒸着法により形成してもよい。
【００４６】
次に図６（Ｇ）の工程では、第１封止層４１および多孔質誘電体膜４０を選択的にエッチングして第１配線３８の上面を露出させるビアホール４２を形成する。具体的には、第１封止層４１上にレジスト膜（図示せず）を形成し、ホトリソグラフィ法により、レジスト膜に第１配線とのビアホールを形成するための開口部を設ける。レジスト膜の現像処理の際には、第１封止層４１により孔質誘電体膜４０の空孔が封止されているので、多孔質誘電体膜４０の内部に現像液や水が侵入することがない。したがって、多孔質誘電体膜４０内部からの脱離ガスの発生を低減することができる。
【００４７】
図６（Ｇ）の工程ではさらに、第１封止層４１をパターニングし、次いで第１封止層４１にＳｉＮが埋め込まれている場合は、第１封止層４１をエッチングマスクとして、ＣＦ４＋ＣＦＨ３、ＣＦ４＋ＣＨＦ３、又はＣＦ４＋Ｃ２Ｆ６＋ＣＨＦ３よりなる混合ガスを用いてＲＩＥ法によるエッチングにより多孔質誘電体膜４０にビアホール４２を形成する。
【００４８】
次に図７（Ｈ）の工程では、多孔質誘電体膜４０のビアホール４２の側壁に、ＣＶＤ法、スパッタ法、蒸着法などにより導電性材料を空孔に埋め込んでなる第２封止層４３を形成する。具体的には、導電性材料には、例えば、Ｖ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆ等の窒化物が用いられる。ＣＶＤ法としては、例えばＭＯＣＶＤ法（有機金属気相成長法）やプラズマＣＶＤ法、スパッタ法あるいは蒸着法としては、埋め込み材料をスパッタターゲット・蒸発源としたもの、金属をスパッタターゲット・蒸発源として窒素ガスを含む雰囲気中で行う反応性スパッタ法・反応性蒸着法等を用いることができる。
【００４９】
例えばＭＯＣＶＤ法によりＴａＮを埋め込む場合は、Ｔａのソースとしてターシャリーブチルイミドトリス（ジエチルアミド）タンタル（Ｔａ（ＮｔＣ４Ｈ９）（Ｎ（Ｃ２Ｈ５）２）３）、ＮのソースとしてＮ２ガスを用い、それぞれの流量を５００ｓｃｃｍ、８６０ｓｃｃｍ、圧力を０．１３３Ｐａ（１ｍＴｏｒｒ）に設定し、図７（Ｈ）の構造体にバイアス１２００Ｗを印加し、ビアホール４２の側壁表面から厚さ１０ｎｍをＴａＮにより埋め込んだ第２封止層４３を形成する。なお、ビアホール４２の底面、すなわち第１配線３８の上面にはＴａＮ膜４４が形成される。
【００５０】
以上により、図８に拡大して示すように、ビアホール４２の側壁が導電材料により空孔が埋め込まれた第２封止層４３が形成され、側壁４２−１表面の全面が覆われると共に平坦化される。したがって、第２封止層４３はビアホール４２に充填される配線材の多孔質誘電体膜４０への拡散を防止すると共に、多孔質誘電体膜４０内の汚染を防止することができる。さらに、第２封止層４３は導電性を有するので、次の工程で形成されるビアプラグ４５と共に、電気的導通の機能を果たすことができる。
【００５１】
なお、第２封止層４３は、第１封止層４１に用いた絶縁材料を用いて同様に形成してもよい。上述した導電材料により形成した場合の作用・効果のうち、側壁４２−１表面の全面の被覆、平坦化、多孔質誘電体膜４０内の汚染防止を図ることができる。但し、この場合は、第１配線３８表面に形成される絶縁層をエッチングにより除去し、バリアメタル膜をさらに設ける。
【００５２】
次に図７（Ｉ）の工程では、スパッタ法を用いて、厚さ２０ｎｍメッキシード層を図７（Ｈ）の構造体上に形成し、さらにメッキ法により厚さ６００ｎｍのＣｕ膜よりなるビアプラグ４５を形成する。
【００５３】
図７（Ｉ）の工程ではさらに、ＣＭＰ法によりＣｕ膜を研磨して第１封止層４１が露出するまで研磨する。ここで第１封止層４１は研磨ストッパとして機能する。
【００５４】
図７（Ｉ）の工程ではさらに、第１封止層４１及びビアプラグ４５を覆うように、厚さシリコン酸化膜よりなる第２層間絶縁膜４６を形成する。さらに図５（Ｄ）の工程と同様にして、ビアプラグ４５に接続され、バリアメタル膜４８に被覆された第２配線４９を形成する。次いで、第２層間絶縁膜４６及び第２配線４９を覆う、例えばシリコン窒化膜よりなる厚さ１０００ｎｍのパッシベーション膜５０を形成する。以上により半導体装置２０が形成される。
【００５５】
なお、第２層間絶縁膜４６及び第２配線４９上にさらに他の多孔質誘電体膜、他のビアプラグ等を上述した方法で形成し多層配線構造を形成してもよい。
【００５６】
本実施の形態によれば、半導体装置２０は、第１配線３８と第２配線４９間に低誘電率の多孔質誘電体膜４０を用いているので配線間容量が低く配線遅延を抑制し高速動作が可能である。
【００５７】
また、多孔質誘電体膜４０の上部を絶縁材料より埋め込んでなる第１封止層４１を設けているので、多孔質誘電体膜４０の空孔内が製造工程中に汚染されず、また後の加熱工程において脱離ガスを発生させることがない。絶縁材料にＳｉＯ２、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣを用いると多孔質誘電体膜４０全体としては比誘電率が増加するが、多孔質誘電体膜４０上にこれらの材料をキャップ層として設ける場合より、粒径が０．１ｎｍから３０ｎｍの粒子状の材料により空孔を埋め込んでいるので、空孔率の高い多孔質誘電体膜であっても確実に空孔を埋め込んで封止できる点において本発明は優れている。したがって、空孔率の高い低密度の多孔質誘電体膜、すなわちより低比誘電率の多孔質誘電体膜に適用できるので、配線間容量をさらに低減することができ、配線遅延を抑制してより一層の高速動作が可能となる。
【００５８】
また、ビアホール４２の側壁には導電材料により空孔を埋め込んでなる第２封止層４３が形成されている。第２封止層４３は多孔質誘電体膜４０の空孔を埋め込んで、多孔質誘電体膜４０内部からの脱離ガスがビアプラグ４５を腐食することを防止すると共に、ビアプラグ４５を構成するＣｕの多孔質誘電体膜４０中への拡散を防止することができる。したがって、バリアメタル膜を省略することができ、かつビアプラグ４５との密着性を確保することができる。なお、第１配線、第２配線、コンタクトプラグ３３，及びビアプラグ４５の導電材料としては、Ｃｕ以外にＡｌ、Ｗ、Ｆｅ、白金族元素、及びこれらの合金が使用できる。
【００５９】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置は、第１の実施の形態において第２配線４９が形成されている第２層間絶縁膜が多孔質誘電体膜よりなり、ビアプラグと第２配線がデュアルダマシン法により形成されている以外は、第１の実施の形態と同様である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６０】
以下第２の実施の形態に係る半導体装置の製造方法と共にその構成を詳述する。図９（Ａ）〜図１０（Ｃ）は、本実施の形態の半導体装置の製造工程の一部を示す断面図である。
【００６１】
本実施の形態の半導体装置の製造工程は、第１の実施の形態の半導体装置の製造工程と同様に図５（Ａ）〜図６（Ｇ）まで行い、図９（Ａ）に示す構造体が得られる。ただし、図６（Ｅ）の工程において、多孔質誘電体膜４０の厚さを１３００ｎｍとする。
【００６２】
図９（Ｂ）の工程では、多孔質誘電体膜４０に配線用溝５１を形成する。具体的には、第１封止層４１上にレジスト膜（図示せず）を形成し、ホトリソグラフィ法により、レジスト膜に開口部を設ける。レジスト膜をマスクとして第１封止層４１をパターニングし、次いで第１封止層４１にＳｉＮが埋め込まれている場合は、第１封止層４１をエッチングマスクとして、例えばＣＦ４＋ＣＦＨ３、ＣＦ４＋ＣＨＦ３、又はＣＦ４＋Ｃ２Ｆ６＋ＣＨＦ３よりなる混合ガスを用いてＲＩＥ法による時間エッチングにより多孔質誘電体膜４０に配線用溝５１を形成する。
【００６３】
次に図１０（Ｃ）の工程では、多孔質誘電体膜４０のビアホール４２の側壁４２−１及び配線用溝５１の側壁及び下面５１−１に、ＣＶＤ法、スパッタ法、蒸着法などにより導電性材料を空孔に埋め込んでなる第２封止層５７を同時に形成する。第２封止層５７は、側壁４２−１、５１−１表面から多孔質誘電体膜４０内部の一定の深さまで同時に形成される。導電材料は第１の実施の形態と同様の材料を用いることができる。なお、ビアホール４２の底面、すなわち第１配線３８の上面にはＴａＮ膜４４が形成される。
【００６４】
図１０（Ｃ）の工程ではさらに、スパッタ法を用いて、厚さ２０ｎｍのメッキシード層を第１封止層表面、ビアホール４２及び配線用溝５１に形成し、さらにメッキ法により厚さ１５００ｎｍのＣｕ膜により充填する。次いでＣＭＰ法によりＣｕ膜を研磨して第１封止層４１が露出するまで研磨する。以上によりビアプラグ５６及び第２配線５８が形成される。
【００６５】
図１０（Ｃ）の工程ではさらに、第１封止層４１及び第２配線５８の表面を覆う、例えばシリコン窒化膜よりなる厚さ１０００ｎｍのパッシベーション膜５０を形成する。以上により半導体装置５５が形成される。
【００６６】
本実施の形態によれば、第２配線５８が形成される層間絶縁膜も多孔質誘電体膜４０により形成されているので、配線間容量をさらに低減することができる。また、ビアホール４２の側壁４２−１及び配線用溝５１の側壁及び下面５１−１の多孔質誘電体膜４０の空孔を同時に埋め込んで第２封止層５７が形成されるので、第１の実施の形態と同様の効果が得られる。さらにデュアルダマシン法を用いて、ビアホール４２と配線用溝５１を同時に埋め込むことができるので、第１の実施の形態と比較して工程数を低減することができる。
【００６７】
［第１実施例］
図１１（Ａ）〜（Ｄ）は、本発明の実施例に係る半導体装置の一部をなす構造体の断面図である。
【００６８】
図１１（Ａ）を参照するに、まず、シリコン基板６１上に多孔質誘電体膜６２を形成し、多孔質誘電体膜に配線溝６２−１を形成した。多孔質誘電体膜６２は以下の方法により形成した。
【００６９】
まず、無機物微粒子を含む多孔質誘電体膜形成用塗布液を以下のようにして生成した。メチルイソプチルケトン３９．６ｇに、テトラエトキシシラン２０．８ｇ（０・１モル）を溶解させた。濃度４００ｐｐｍの硝酸水１６．２ｇ（０・９モル）を１０分間で滴下し、滴下終了後１８０℃で２時間の熟成反応を行った。テトラエトキシシランが共重合し、球状シロキサン樹脂が生成される。
【００７０】
続いてトリメチルエトキシシラン１１．８ｇ（０．１モル）を１０分間で滴下し、滴下終了後１８０℃で２時間の熟成反応を行った。本工程を経た後、先に合成した球状シロキサン樹脂の残存エトキシ基、またはシラノール基はシリル化され、化学的に安定な球状シロキサン樹脂となる。
【００７１】
次に、硝酸マグネシウム５ｇを添加し、過剰の水分を除去した。ロータリエバボレータを用い、反応溶液を除去し、さらに１，４−ジオキサンを使用して凍結乾燥を行い球状シロキサン樹脂を得た。
【００７２】
次に、得られた球状シロキサン樹脂をＴＨＦ（テトラヒドロフラン）へ分散させ、ＧＰＣ（ゲルパーミエーションクロマトグラフイ）による分取を行った。このときのＧＰＣの条件は東ソー製カラム：ＴＳＫＧＥＬ−Ｇ２０００ＨＨＲを用い、流速：１０ｃｃ／ｍｉｎ、検出ＵＶ波長を２５４ｎｍとした。
【００７３】
分子量２００００近辺を分取し、粒度分布のシャープな球状シロキサン樹脂である微粒子を得た。動的光分散法によって粒子径を求めたところ、微粒子の平均粒径は約５ｎｍ、粒径の３σが平均粒径の約１５％であることがわかった。
【００７４】
前記溶液を、シリコン基板表面にスピンコートした。回転数は３０００ｒｐｍであり、回転時間は２０秒である。スピンコート後、２００℃で１０分間溶剤を蒸発させ、酸素濃度１００ｐｐｍ以下の窒素雰囲気中で、４００℃、３０分間の熱処理を行った。この熱処理により微粒子の材質であるシロキサン樹脂が架橋し、多孔質誘電体膜が形成された。多孔質誘電体膜の厚さは２００ｎｍとした。ガス吸着法により多孔質誘電体膜の平均空孔径（直径）を求めると、５ｎｍであった。また、エリプソメータにより求めた屈折率は１．３であった。比誘電率の測定は、ＣＶ法により１ＭＨｚ程度の高周波電圧を用いて行い、比誘電率は２．３であった。
【００７５】
かかる多孔質誘電体膜６２上にレジスト膜を形成し、ホトリソグラフィ法およびＣＦ４ガス及びＣＨＦ３ガスを用いた反応性エッチングにより、配線層用溝６２−１の幅が０．１５μｍ、その間隔が０．１５μｍであるパターンを形成し、次いでレジスト膜を除去した。
【００７６】
次いで、図１１（Ｂ）に示すように、ＭＯＣＶＤ法により多孔質誘電体膜６２の表面及び配線層用溝６２−１の側壁の空孔にＺｒＮを埋め込み、構造体６４を形成した。具体的には、多孔質誘電体膜６２の表面及び配線層用溝６２−１の側壁から２ｎｍ〜１０ｎｍの範囲に厚さ８ｎｍの粒子状のＺｒＮよりなる封止層６３を形成した。具体的には反応ガスにＺｒ（ＮＨ３）ｎガスとＮ２ガスを用い、流量をそれぞれ６００ｓｃｃｍ、１０００ｓｃｃｍ、圧力０．１３３Ｐａ（１ｍＴｏｒｒ）、構造体の温度を３７５℃、構造体に印加するバイアスを１２００Ｗとした。また、比較のため封止層を形成しない点以外は同様の構造体を作成した。なお、封止層の形成された多孔質誘電体膜の表面からの位置及びその厚さの評価は分光エリプソメータにより行った。
【００７７】
封止層６３を形成した構造体６４より脱離するガスの評価を行った。真空チャンバ内で構造体６４を加熱し、四重極型質量分析計により脱離するＨ２Ｏ及びＣＯ２ガスのガス量を測定した。図１２は、脱離ガス量と温度との関係を示す図である。図１２に示すように、封止層６３を形成した構造体６４は、封止層を形成しない構造体と比較して、３８０℃〜４８０℃の温度範囲で、脱離するＨ２Ｏ及びＣＯ２ガスの量が少なく、ほぼ検出限界まで減少していることが分かった。この温度範囲では多孔質誘電体膜の材料の一部が分解してガス化する温度であるが、封止層６３がそのガスの放出を防止することが分かる。なお、真空チャンバ内の真空度を１×１０−７Ｐａ、構造体の昇温速度を１℃／秒、温度範囲を２５℃から始めて５００℃まで、測定を５℃毎に行った。なお、測定試料は切り出した１ｃｍ×１ｃｍ片を用いた。
【００７８】
さらに、図１１（Ｃ）に示すように、構造体６４にＣＦ４＋ＣＦＨ３の混合ガスを用いて封止層６３に達するまでエッチングを行い、次いでスパッタ法により厚さ１０ｎｍのＴａＮ膜よりなるバリアメタル膜６５を形成した。断面ＴＥＭにより配線層用溝６２−２の側壁面を観察すると、バリアメタル膜６５が側壁面を完全に被覆していることが確認された。一方、封止層を形成しない構造体に同様にしてバリアメタル膜を形成したものは、配線層用溝の側壁面の空孔の陰部にはバリアメタル膜が形成されていなかった。
【００７９】
さらに、図１１（Ｄ）に示すように、図１１（Ｃ）の構造体６６にＣｕよりなる厚さ１０ｎｍのメッキシード層を形成し、さらにメッキ法により、厚さ３００ｎｍのＣｕ膜により配線層用溝６２−２を埋め込んで、ＣＭＰ法の研磨により平坦化を行って配線層６８を形成した。研磨には、圧力１００ｇｆ／ｃｍ２、回転数５０ＲＰＭで、アンモニア系スラリー（キャボット社製ＳＳ２５を純水で２倍に希釈したもの）を使用した。Ｃｕ膜及びＴａＮ膜のバリアメタル膜６５をＺｒＮが埋め込まれた封止層６３が露出するまで研磨し平坦化を行った。ＺｒＮが埋め込まれた封止層６３に対するＣｕ膜及びＴａＮ膜の選択性は１０倍以上あり、多孔質誘電体膜にＺｒＮを埋め込むことにより、研磨ストッパとしても有効であることが分かった。
【００８０】
本実施例によれば、封止層６３により多孔質誘電体膜６２内部からの脱離ガス、特にＨ２Ｏ、ＣＯ２の発生を防止することができることが分かった。したがって、配線層用溝の側壁面に形成されたＴａＮ膜のバリアメタル膜６５の腐食や膜剥がれを防止することができる。また、バリアメタル膜６５が１０ｎｍの厚さであっても被覆性が確保されることが分かった。さらに封止層６３がエッチングストッパ膜としての機能を果たすことが分かった。
【００８１】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【００８２】
例えば、シリコン基板を例として説明したが、シリコン基板に限定されず、化合物基板、セラミクス基板、貼り合わせ基板等を用いることができる。さらにまた、本発明の半導体装置は、メモリデバイス、ロジックデバイスなど高速動作が求められるデバイスに最適である。
【００８３】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１） 基板上に形成された第１の導電部と、
前記第１の導電部を覆う多孔質誘電体膜と、
前記多孔質誘電体膜を覆う層間絶縁膜と、
前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、
前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置であって、
前記多孔質誘電体膜と接続部との界面において、該多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込まれてなる封止層が該多孔質誘電体膜中に形成されてなることを特徴とする半導体装置。
（付記２） 前記多孔質誘電体膜と層間絶縁膜との界面において、該多孔質誘電体膜の空孔を絶縁材料により埋め込んでなる他の封止層がさらに設けられることを特徴とする付記１記載の半導体装置。
（付記３） 前記導電材料及び絶縁材料が蒸着粒子あるいは化学的生成物質を成長されてなることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記導電材料及び絶縁材料が粒子状であることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
（付記５） 前記導電材料及び絶縁材料の粒子の平均粒径は０．１ｎｍ〜３０ｎｍの範囲であることを特徴とする付記４記載の半導体装置。
（付記６） 前記導電材料がＶ、Ｎｂ、Ｔａ、Ｔｉ、Ｚｒ及びＨｆの群のうち少なくとも１つの窒化物であることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
（付記７） 前記絶縁材料が、ＳｉＯ、ＳｉＣ、ＳｉＣＨ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＮ、ＳｉＯＦ及びＳｉＯＣの群のうち少なくとも１つの材料よりなることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
（付記８） 前記多孔質誘電体膜は、Ｓｉ−Ｏ結合を有することを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
（付記９） 前記多孔質誘電体膜は、下記一般式（３）で示されるアルコキシシランを加水分解して得られたシリカ系微粒子を用いて形成されてなることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
【００８４】
ＸｎＳｉ（ＯＲ）４−ｎ …（３）
（ここで、Ｘは水素原子、フッ素原子または炭素数１〜８個のアルキル基、フッ素置換アルキル基、アリル基、またはビニル基を示す。ｎは０〜３の整数である。）
（付記１０） 前記多孔質誘電体膜の平均空孔径が２ｎｍ〜３０ｎｍの範囲内であることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
（付記１１） 前記封止層または他の封止層は、多孔質誘電体膜の内部側の境界面が多孔質誘電体膜表面と略平行であることを特徴とする付記１〜１０のうち、いずれか一項記載の半導体装置。
（付記１２） 基板上に形成された第１の導電部と、
前記第１の導電部を覆う多孔質誘電体膜と、
前記多孔質誘電体膜を覆う層間絶縁膜と、
前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、
前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置の製造方法であって、
前記多孔質誘電体膜を形成する工程と、
前記多孔質誘電体膜を選択的に研削して第１の導電部を露出する溝を形成する工程と、
前記溝の側壁において前記多孔質誘電体膜の空孔を埋め込んで封止層を形成する工程と、
前記溝に導電材料を充填して接続部を形成する工程とを備えた半導体装置の製造方法。
（付記１３） 前記多孔質誘電体膜を形成する工程と、前記溝を形成する工程との間に、
前記多孔質誘電体膜の空孔を埋め込んでなる他の封止層を形成する工程を更に備えたこと特徴とする付記１２記載の半導体装置の製造方法。
（付記１４） 前記封止層及び他の封止層を形成する工程は、化学気相成長法、スパッタ法または蒸着法を用いることを特徴とする付記１２または１３記載の半導体装置の製造方法。
（付記１５） 前記封止層を形成する工程と前記接続部を形成する工程との間に、多孔質誘電体膜を研削する工程を更に備え、
前記多孔質誘電体膜を研削する工程は、前記溝の側壁において多孔質誘電体膜を封止層に達するまで研削することを特徴とする付記１２〜１４のうち、いずれか一項記載の半導体装置の製造方法。
【００８５】
【発明の効果】
以上詳述したところから明らかなように、本発明によれば、多孔質誘電体膜内部の汚染を防止すると共に脱離ガスを低減して、動作信頼性が高く、高速動作が可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】従来の半導体装置の概略断面図である。
【図２】（Ａ）〜（Ｃ）は本発明の原理を説明するための断面図である。
【図３】多孔質誘電体膜中に埋め込まれる膜厚と堆積レートとの関係を示す図である。
【図４】本発明の第１の実施の形態に係る半導体装置の概略断面図である。
【図５】（Ａ）〜（Ｄ）は第１の実施の形態に係る半導体装置の製造工程（その１）を示す断面図である。
【図６】（Ｅ）〜（Ｇ）は第１の実施の形態に係る半導体装置の製造工程（その２）を示す断面図である。
【図７】（Ｈ）〜（Ｉ）は第１の実施の形態に係る半導体装置の製造工程（その３）を示す断面図である。
【図８】図７（Ｈ）の要部拡大図である。
【図９】（Ａ）及び（Ｂ）は本発明の第２の実施の形態に係る半導体装置の製造工程（その１）を示す断面図である。
【図１０】（Ｃ）は第２の実施の形態に係る半導体装置の製造工程（その２）を示す断面図である。
【図１１】（Ａ）〜（Ｄ）は本発明の実施例に係る構造体の断面図である。
【図１２】脱離ガス量と温度との関係を示す図である。
【符号の説明】
１１ 多孔質誘電体膜
１１Ｂ 封止層
２０ 半導体装置
２１、６１ シリコン基板
２４ ソース／ドレイン領域
３１、３５、４６ 層間絶縁膜
３２、３６、４８ バリアメタル膜
３３ コンタクトプラグ
３４、３９ シリコン窒化膜
３８ 第１配線
４０、６２ 多孔質誘電体膜
４１ 第１封止層
４２ ビアホール
４３ 第２封止層
４４ ＴａＮ膜
４５ ビアプラグ
４９ 第２配線
５０ パッシベーション膜
６４、６６ 構造体
Claims (5)
- 基板上に形成された第１の導電部と、
前記第１の導電部を覆う多孔質誘電体膜と、
前記多孔質誘電体膜を覆う層間絶縁膜と、
前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、
前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置であって、
前記多孔質誘電体膜と接続部との界面において、該多孔質誘電体膜の空孔を導電材料又は絶縁材料により埋め込まれてなる封止層が該多孔質誘電体膜中に形成されてなることを特徴とする半導体装置。 - 前記多孔質誘電体膜と層間絶縁膜との界面において、該多孔質誘電体膜の空孔を絶縁材料により埋め込んでなる他の封止層が該多孔質誘電体膜中にさらに形成されてなることを特徴とする請求項１記載の半導体装置。
- 前記導電材料及び絶縁材料が蒸着分子あるいは化学的生成物質を成長されてなることを特徴とする請求項１または２記載の半導体装置。
- 基板上に形成された第１の導電部と、
前記第１の導電部を覆う多孔質誘電体膜と、
前記多孔質誘電体膜を覆う層間絶縁膜と、
前記多孔質誘電体膜または層間絶縁膜に形成された第２の導電部と、
前記多孔質誘電体膜を貫通し第１の導電部と第２の導電部とを電気的に接続する接続部とを有する半導体装置の製造方法であって、
前記多孔質誘電体膜を形成する工程と、
前記多孔質誘電体膜を選択的に研削して第１の導電部を露出する溝を形成する工程と、
前記溝の側壁において前記多孔質誘電体膜の空孔を埋め込んでなる封止層を形成する工程と、
前記溝に導電材料を充填して接続部を形成する工程とを備えた半導体装置の製造方法。 - 前記多孔質誘電体膜を形成する工程と、前記溝を形成する工程との間に、
前記多孔質誘電体膜の空孔を埋め込んでなる他の封止層を形成する工程を更に備えたこと特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045985A JP2004259753A (ja) | 2003-02-24 | 2003-02-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003045985A JP2004259753A (ja) | 2003-02-24 | 2003-02-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259753A true JP2004259753A (ja) | 2004-09-16 |
Family
ID=33112653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003045985A Pending JP2004259753A (ja) | 2003-02-24 | 2003-02-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004259753A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043551A1 (ja) * | 2004-10-19 | 2006-04-27 | Tokyo Electron Limited | プラズマスパッタリングによる成膜方法及び成膜装置 |
| JP2006186331A (ja) * | 2004-11-30 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007048785A (ja) * | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007234719A (ja) * | 2006-02-28 | 2007-09-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2008211090A (ja) * | 2007-02-27 | 2008-09-11 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP2008211079A (ja) * | 2007-02-27 | 2008-09-11 | Ulvac Japan Ltd | バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造 |
| JP2011101020A (ja) * | 2009-11-09 | 2011-05-19 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路および集積回路の製造方法 |
| US8367542B2 (en) | 2007-02-27 | 2013-02-05 | Ulvac, Inc. | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
| US9576848B2 (en) | 2014-11-25 | 2017-02-21 | Samsung Electronics Co., Ltd. | Method of treating a porous dielectric layer and a method of fabricating a semiconductor device using the same |
-
2003
- 2003-02-24 JP JP2003045985A patent/JP2004259753A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043551A1 (ja) * | 2004-10-19 | 2006-04-27 | Tokyo Electron Limited | プラズマスパッタリングによる成膜方法及び成膜装置 |
| JP2006186331A (ja) * | 2004-11-30 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007048785A (ja) * | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4630756B2 (ja) * | 2005-08-05 | 2011-02-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2007234719A (ja) * | 2006-02-28 | 2007-09-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2008211090A (ja) * | 2007-02-27 | 2008-09-11 | Ulvac Japan Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP2008211079A (ja) * | 2007-02-27 | 2008-09-11 | Ulvac Japan Ltd | バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造 |
| US8367542B2 (en) | 2007-02-27 | 2013-02-05 | Ulvac, Inc. | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
| JP2011101020A (ja) * | 2009-11-09 | 2011-05-19 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路および集積回路の製造方法 |
| US8617986B2 (en) | 2009-11-09 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the integrated circuits |
| US9576848B2 (en) | 2014-11-25 | 2017-02-21 | Samsung Electronics Co., Ltd. | Method of treating a porous dielectric layer and a method of fabricating a semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3888794B2 (ja) | 多孔質膜の形成方法、配線構造体及びその形成方法 | |
| US6265303B1 (en) | Integrated circuit dielectric and method | |
| US8445377B2 (en) | Mechanically robust metal/low-k interconnects | |
| US6351039B1 (en) | Integrated circuit dielectric and method | |
| KR100752940B1 (ko) | 상호접속 구조의 금속간 용량을 감소시키는 공극 금속배선 구성의 제조 방법 | |
| US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
| US20030001282A1 (en) | Metal barrier behavior by sic:h deposition on porous materials | |
| JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
| JP2008502142A (ja) | 相互接続構造の製造方法 | |
| US7795133B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6284675B1 (en) | Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation | |
| JP2004259753A (ja) | 半導体装置およびその製造方法 | |
| US6800928B1 (en) | Porous integrated circuit dielectric with decreased surface porosity | |
| KR100426147B1 (ko) | 층간 절연막을 형성하기위한 방법 및, 반도체 장치 | |
| US8981563B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101013483B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2000174019A (ja) | 半導体装置及びその製造方法 | |
| JP4868742B2 (ja) | 半導体装置 | |
| JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
| JP2006190872A (ja) | 半導体装置の製造方法 | |
| WO2009153857A1 (ja) | 半導体装置及びその製造方法 | |
| TWI767964B (zh) | 後段介電質蝕刻用之選擇性沉積方法 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4459096B2 (ja) | 半導体装置の製造方法 | |
| JP5152093B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |