KR100426147B1 - 층간 절연막을 형성하기위한 방법 및, 반도체 장치 - Google Patents

층간 절연막을 형성하기위한 방법 및, 반도체 장치 Download PDF

Info

Publication number
KR100426147B1
KR100426147B1 KR10-2000-0008728A KR20000008728A KR100426147B1 KR 100426147 B1 KR100426147 B1 KR 100426147B1 KR 20000008728 A KR20000008728 A KR 20000008728A KR 100426147 B1 KR100426147 B1 KR 100426147B1
Authority
KR
South Korea
Prior art keywords
film
sio
insulating film
dielectric constant
interlayer insulating
Prior art date
Application number
KR10-2000-0008728A
Other languages
English (en)
Other versions
KR20000076713A (ko
Inventor
마에다가즈오
Original Assignee
캐논 한바이 가부시키가이샤
가부시키가이샤 한도타이 프로세스 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 한바이 가부시키가이샤, 가부시키가이샤 한도타이 프로세스 겐큐쇼 filed Critical 캐논 한바이 가부시키가이샤
Publication of KR20000076713A publication Critical patent/KR20000076713A/ko
Application granted granted Critical
Publication of KR100426147B1 publication Critical patent/KR100426147B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Abstract

층간 절연막을 형성하기위한 방법은 밝혀졌다. 이 방법은: 피형성체 위에 첫 번째 절연막을 형성하고, 막은 최소의 H2O, C, 탄화수소로부터 선택된 것을 포함하며; 첫 번째 절연막으로부터 H2O, C, 탄화수소를 배출하기 위한 열처리 수행에 의하여 다공성을 갖는 첫 번째 절연막을 형성하며, 다공성을 갖는 첫 번째 절연막위에 두 번째 절연막을 형성하는 단계를 포함한다.

Description

층간 절연막을 형성하기 위한 방법 및, 반도체 장치{METHOD FOR FORMING AN INTERLAYER INSULATING FILM, AND SEMICONDUCTOR DEVICES}
본 발명은 층간절연막의 형성방법에 관한 것이며, 더 상세히 설명하면, 고밀도화한 반도체장체에 필요한 저유전율 층간 절연막의 형성방법에 관한 것이다. 최근, 반도체 장치의 고밀도화가 진행되고 있으며, 이에 따른 배선간의 간격이 좁아지고 있다. 이 때문에, 배선간의 전기 용량이 증가하기 때문에 저유전율의 층간 절연막이 요망되고 있다.
최근 LSI 디바이스의 고집화가 진행됨에 따라, 배선이 미세화, 다층화되고 있다. 따라서, 그 배선용량의 증가에 기인하는 작동속도의 저하가 현저하기 때문에 그 개선요구가 높게 되었다. 그 개선책으로는, 현재 층간절연막으로 이용되고 있는 SiO2보다도 유전율이 적은 저유저율 층간 절연막을 이용하여 배선간의 전기용량을 작게하는 방법이 검토되고 있다.현재 연구되고 있는 저유전율층간 절연막의 대표적인 것으로, ①SiOF 막, ②유기계 저 유전율 절연막이 있다. 이들 만에 관하여 이하에서 간단히 설명한다.
①SiOF 막
SiOF 막은 F(플루오르)를 함유한 원료가스을 이용하여 SiO2중의 Si-O 결합의 일부를 Si-F 결합으로 치환함으로써 형성되고, 그의 유전율은 막중의 F의 농도가 증가함에 따라서, 단조롭게 감쇠한다.
SiOF막을 형성하는 몇가지 방법이 보고되고 있다.(월간 Semiconductor World 1996년 2월호 82 페이지 참조). 그 중에서 현재 유망시되고 있는 것중 1개에서, 원료가스로 SiH4, O2, Ar과 SiF4을 이용하여 고밀도 플라즈마CVD법(HDPCVD법)에 의해, SiOF막을 형성하는 방법이 있다. 이 방법으로 형성된 SiOF막의 비유절율은 3.4-4.0(막중의 농도와는 다르다)이고, 종래 층간절연막으로 이용되고 있는 SiO2의 비유전율4.0보다도 작은 값으로 된다.
②유전체 저 유전율 절연막
SiOF막에 비하여 적은 유전율(3.0이하)을 나타내는 절연막으로, 유기계 저유전율 절연막이 주목되고 있다. 현재까지 보고되고 있는 유기계 저유전율 절연막중 몇개와, 비유전율, 및 그 열분해온도를 표 1에 나타내고 있다.
표 1
그러나, SiOF막에서는 막중의 F농도가 증가함에 따라서 내흡수성이 저하한다고 하는 결점에 있다. 내흡습성의 저하는 트렌지스터특성이나 상부 베리어 메탈층의 밀착성에 영향을 주기때문에 심각한 문제가 된다.
또한, 낮은 유전체 상수의 유기 절연막 내에서 벗겨지는 것은 쉽게 일어나게 되므로 실리콘 웨이퍼나 SiO2막과 함께 나쁜 접착이 일어나게 된다. 더욱이, 유기 절연막은 그 안에서 이롭지 않게되고 열저항성은 낮으며 열분해온도는 대략 400℃이다. 높은 온도에서 웨이퍼를 어닐링하기 위하여 낮은 온도 저항성의 불이익의 문제가 일어난다.
본 발명의 목적은 내흡습성 및 내열성이 양호한 저유전율 층간 절연막의 형성 방법 및 그을 이용한 반도체 장치를 제공하는 것이다.
층간층절연막을 형성하기 위한 본발명의 방법에 의하면, 먼저, H2O, C 또는 탄화수소을 함유하는 SiO2막이 피성형체위에 형성된다. 다음, 이 SiO2막은 플라즈마 또는 진공 어닐링을 받게된다. 진공 어닐링은 0.1 Torr이하로 설정된 압력을 갖는 진공하에서 피성형체를 가열하여 행해진다. 만일 압력이 0.1 Torr 이하 이면, 소량의 N2또는 Ar이 분위기 중에 포함될 수 있다.
다음, 어닐링에 의하여, SiO2막내의 함유가스는 막의 외부로 방출되며, SiO2막은 다공성를 갖는 SiO2막이된다.
실험에 의하여, 발명자는 다공성을 갖는 SiO2막의 비유절율이 2.0-3.0이라는 것을 확인하였다. 이 값은 다공성을 갖지 않는 일반의 SiO2막의 비유전율 4.0 보다 작다.
다공성의 SiO2막이 일반의 화학적 기상 성장법에 의해 형성되기 때문에, 우수한 열저항성이 제공되었다.
다공성 SiO2막이 형성된 이후에, SiO2막을 수소 플라즈마 처리을 행하므로써 공공(空孔) 표면이 안정되게 된다. 즉, 공공의 표면의 Si-O결합중의 댕글링 본드(dangling bond)을 Si-H결합으로 치환함으로써 공공의 표면으로 부터의 물의 침입을 방지할수 있다.
이때, 다공성을 가지는 SiO2막 위에 통상의 SiO2을 형성함으로써 물의 칩입을 다시 방지할 수 있다.
둘째로, 층간 절연막을 형성하 기위한 본발명의 방법에 의하면, 오목부분과 볼록부분가 있는 피성형체상의 오목부분에 공동형성용의 막을 형성한다. 그래서 제 1절연막은 제 1막위에서 형성된다. 제 1절연막은 제 1막보다 낮은 에칭레이트를 가진다. 다음, 구멍이 제 1절연막 내에서 뚫리며 이 구멍을 통하여 제 1막을 선택적으로 에칭하여 이를 제거한다. 다음, 제 2절연막은 제 1절연막위에 형성되어 제 1절연막에 형성된 구멍을 폐쇄한다. 다음, 피성형체의 볼록부분과 제 2 절연막에의해 포위된 부분이 공동으로 된다. 따라서, 공동을 갖는 층간절연막이 피성형체위에 형성된다. 공동을 갖는 층간절연막의 비유전율은 공동(空洞)이 제공되지 않을 때 보다도 현저히 낮다.
실험에 의하면, 발명자는, 공동을 갖는 층간절연막의 유전율이 약 2.0이라는 것을 확인했다. 이 값은 공동이 없는 통상의SiO2막의 비유전율 4.0보다 낮다. 덧붙이면, 공통이 피성형체와 통상의 절연막에 의해 포위되기 때문에, 어떠한 수분도 공동에서 칩입이 일어나지 않는다. 다시말해, 피성형체위에 내흡습성이 양호한 저 유전율의 층간절연막이 형성되게 된다.
세 번째로, 층간 절연막을 형성하기 위한 본 발명의 방법에 의하면, 제 1막이 피성형체위에 형성된다. 다음, 패터링이 제 1 막에 대하여 행해저 피성형체에 이루는 다만신 홈(damascene trench)을 형성한다. 제 1막위, 다만신홈의 내부 및 그 다만신홈의 저부에 제1절연막을 형성한다. 다음에, 제 1절연막을 이방적으로 에칭함에 의해 다만신홈의 측부에 형성된 제 1절연막을 남김과 동시에, 다만신홈의 저부에 형성된 제1절연막을 제거한다. 다음에, 구리 도금막이 다만신홈에 매립된다. 이경우에, 다만신홈의 측부에 미리 형성된 제 1절연층에 의해, 제 1막중의 성분이 구리도금막에 확산되는 것이 방지된다. 다음, 베리어 메탈막이 이 구리 도금막에 형성된다. 이 베리어 메탈 막에 의해, 구리도금막에 형성된 막내의 성분이 구리도금막에 확산되는 것이 방지된다. 다음, 제 2 절연막이 제 1막과 베리어 메탈막에 형성되고 구멍이 뚫린다. 다음, 선택적인 에칭이 구멍을 통해 제 1막에 행해져 이를 제거한다. 따라서, 제 1막이 형성된 부분이 공동화된다. 다음, 제 2 절연막이 제 1 절연막위에 형성되어 구멍을 페쇄한다. 이에 의해 피성형체상에 공동을 가지는 층간절연막이 형성된다. 이러한 공정에 의해, 공동을 가지는 층간절연막이 피성체에 형성되게 된다.
이와 같은 방식으로 형성된 공동을 가지는 총간 절연막의 비유전율은 공동을 가지지 않는 층간절연막의 비유전율보다도 현저히 낮다. 실험에 의하면, 발명자는, 공동을 가지는 층간 절연막의 비유전율이 약 2.0이라는것을 확인했다. 이 값은 공동을 가지지 않는 SiO2막의 비유전율 4.0 보다 낮다. 더욱이, 공동이 통상의 절연막에 의해 포위되기 때문에, 공동내에 수분이 침입하지 않는다. 즉, 피성형체상에 내흡습성이 양호한 저유저율의 층간절연막이 형성되게 된다.
도 1A에서 도 1F는 본발명의 제 1실시예에 의한 층간절연막을 형성하는 방법을 도시한 단면도.
도 2A에서 도 2F는 본발명에 의한 층간절연막을 형성하는 방법을 도시한 단면도.
도 3A에서 도 3F는 본발명의 제 3실시예에 의한 층간절연막을 형성하는 방법을 도시한 단면도.
도 4A에서 도 4F는 본발명의 제 4실시예에 의한 층간절연막을 형성하는 방법을 도시한 단면도.
도 5A에서 도 5H는 본발명의 제 5실시예에 의한 층간절연막을 형성하는 방법을 도시한 단면도.
도 6A에서 도 6N은 본발명의 제 6실시예에 의한 층간절연막을 형성하는 방법을 도시한 단면도.
(1) 제 1실시예
도 1A에서 1F는 제 1실시예를 설명하기 위한 단면도이다.
먼저, 도 1A에 도시되어 있듯이, BPSG(borophosphosilicate glass)막(102)이 실리콘기판(101)위에 형성되고, 다음, 알루미늄막이 BPSG막(102) 위에 형성된 이후에, 패터닝하여 알루미늄 배선층(103)을 형성한다. 실리콘기판(101), BPSG막(102)과 알루미늄 배선 층(103)은 피형성체(104)를 형성한다.
다음, 도 1B에 도시되어 있듯이, SiO2막(105)이 피형성체(104)에 형성된다. 이는, 실리콘 기판(101)을 400℃로 유지하면서, 반응가스로 SiH4와 N2O을 이용하고, CVD(화학적 기상 성장법)에 의해 형성된다. SiO2막은 H2O가 알루미늄 배선층(103)에 확산하는 것을 방지할 수 있다.
다음에, 도시된 도 1C에 도시되어 있듯이, SiO2막(106)이 SiO2막(105)위에 형성된다. 이 SiO2막(106)은 TEOS(tetraethoxysinane)와 O2와 소량의 H2을 반응가스로 이용하고, 또한 주파수가 13.56MHz인 RF 전압을 인가하고, 반응가스의 압력이 1Torr하에서 플라즈마 CVD법에 의해 형성된다. 이때의 반응가스의 유량은 TEOS가 30-50sccm, O2,가 100-600sccm H2O가 50-60sccm이다. 이 경우에, 반응가스로 이용되는 소량의 H2O에 의해 OH기와 소량의 H2O가 SiO2(106)에 포함되게 된다. 유념해야 할 것은 TMS(trimethylsilane)은 또한, TEOS 대신 사용하여도 좋다. TEM의 유량율은 30-50sccm이다.
다음에, 도 1D에 도시되어 있듯이,실리콘기판(101)을 400℃로 유지하면서, 0.1 Torr의 압력하에서 SiO2막(106)에 대하여 진공 어닐링을 행한다. 여기서, 진공 어닐링라는 것은 감압하에서 수행되는 어닐링을 말한다. 어닐링을 완료한 후에, SiO2막(106)에 함유되어 있는 OH기와 H2O가 막으로부터 추출되고 SiO2막(106)중에 다수의 공공이 형성된다.
앞서말했던 진공 어닐링을 수행하는 대신에, SiO2막(106)에 대하여 플라즈마 어닐링이 수행될 수 있다. 플라즈마 어닐링이라는 것은 플라즈마화한 분위기에서 행해지는 어닐링을 말한다. 본 실시예에서, 상부 및 하부 전극(도시하지 않음)을 개재하여 분위기에 RF전력을 인가하여 분위기를 플라즈마화한다. 그리고 플라즈마 어닐링의 공정의 조건은 다음과 같다: 주파수가 13.56㎒이고 파워가 100W인 RF전력이 상부전극에 인가된다. 한편, 주파수가 400㎑이고 파워가 400W인 RF전력이 하부전극에 인가된다. 또한, 압력은 0.2 Torr 이며, 온도는 400℃이며, 어닐링의 시간은 60-120초이며, 600sccm의 유량의 O2가 분위기에 함유된다.
다음, 도 1E에 도시되어 있듯이, SiO2막(106)에 대하여 H(수소)플라즈마 처리를 행한다. H(수소)플라즈마는 상부전극(도시안됨)과 하부전극(도시안됨)을 경유하여 H(수소)함유 분위기에 RF전력을 인가하여 발생된다. 본 실시예에서, 상부 전극에 인가된 RF전력은 주파수가 13.56㎒이고 파워가 50W인 반면, 하부 전극에 인가된 RF전력은 주파수가 400㎑이고 파워가 400W이다. 더욱이, 수소함유 분위기의 압력은 0.1-0.2 Torr이며, 수소의 유량은 600sccm 이며, 수소 플라즈마 처리시간은 60sec이다. 수소플라즈마 처리를 받게되는 동안, 실리콘기판(101)의 온도는 400℃로 유지된다.
그때, 수소 플라즈마의 원자는 SiO2막(106)내에 형성된 다수의 공공중에 들어가게 되어, 이 원자와 공공 내부의 표면의 Si원자에 의해 Si-H 결합이 공공내부의 표면에 형성된다. 이에 의해, 공공의 표면이 안정화되고 다음의 공정이 행해지는 사이에, SiO2막(106)속으로 수분이 침투하는 것을 지연시킬수 있다. 또한, 공공내부가 쌍극자 모멘트를 가지지 않는 수소분자(H2)로 채워지기 때문에, SiO2막(106)의 유전율은 3.0이하 이고 통상의 SiO2막의 유전률은 4.0보다 작게 된다.
H(수소) 플라즈마 처리에 있어서, 수소플라즈마 원자는 SiO2막(106)하부에 형성된 SiO2막(105)내부로 깊게는 침투하지 않기 때문에, H원자가 SiO2막(105) 의 하부의 피형성체(104)에 영향을 미치지 않는다.
도1F에 도시되어 있듯이, SiO2막(107)이 SiO2막(106)위에 형성된다. 이 SiO2막(107)은, 실리콘기판(101)을 400℃로 유지하면서, 반응가스로 SiH4와 N2O을 이용하는 CVD법에 의해 형성된다. SiO2막(107)에 의하여, 전에 형성된 다공성을 가지는 SiO2막(106)내부로의 수분의 침입을 방지함과 아울러, SiO2막(106)의 공공의 내부를 채우고 있는 수소원자(H2)가 막의 바깥으로 나오는 것을 방지할 수 있다.
상기에 의해 형성된 SiO2막(105),(106),(107)에 의해, 피형성체(104)의 위에 저유전율의 층간절연막이 형성되게 된다. 바꾸어 말하면, SiO2막(106)이 다공성을 지니며, 공공의 내부가 쌍극자 모멘트를 가지지 않는 H2분자로 채워지기 때문에, SiO2막(106)의 비유전율이 통상의 SiO2막보다 작게된다. 또한, SiO2막(107)과 (105)는 SiO2막(106)에 및 아래에 형성된다. 이들 막에 의해 다공성 SiO2막(106)내로 물의 유입이 방지되며, 공공 내부의 H2분자가 이 막으로부터 배출되는 것이 방지된다.
(2) 제 2실시예
도 2A 내지 2F는 제2실시예를 예시한 단면도이다.
제 2실시예는 다공성의 SiO2막을 형성하기 위하여 TEOS대신 반응가스로써 SiH4가 이용된다는 면에서 제 1실시예와 다르다.
먼저, 도 2A에 도시되어 있듯이, BPSG(borophosphosilicate glass)막(202)을 실리콘기판(201)위에 형성하고, 알루미늄층이 BPSG막(202)위에 형성한 후에, 패터링을 행하여 알루미늄배선층(203)을 형성한다. 다음, 실리콘기판(201), BPSG막(202) 및 알루미늄 배선층(203)이 피형성체(204)을 구성한다.
도 2B에 도시되어 있듯이, SiO2막(205)은 피형성체(204)위에 형성된다. 이 SiO2막(205)은, 실리콘기판(201)을 400℃로 유지하면서, 반응가스로써 SiH4와 N2O을 이용하는 CVD법(화학적기상 성장법)에 의해 형성된다. SiO2막(205)에 의해 H2O가 알루미늄 배선층(203)에 확산되는 것을 방지할 수 있다.
계속해서, 도 2C에 도시되어 있듯이, SiO2막(206)은 SiO2막(205)위에 형성된다. 이 SiO2막(206)은, 실리콘 기판(201)을 100℃로 유지하면서, SiH4,O2와 소량의 H2O을 반응가스로 이용하고 반응가스의 압력이 3Torr의 하에서 CVD법에 의해 형성된다. 이때의 반응가스의 유량은 SiH4,이 30-50sccm, O2이 90-100sccm, H2O가 30-50sccm, Ar이 200-600sccm 이다. 이 경우에 반응가스로 이용되는 소량의 H2O에 의해 SiO2막(206)의 나중에는 소량의 H2O가 포함되게 된다.
도 2D에 도시되어 있듯이, 진공 어닐링은 실리콘기판(201)을 400℃에 유지하고 0.1 Torr에서 유지함으로써 SiO2막(206)에 대해 행해진다. 따라서, SiO2막(206)에 함유된 물이 이로부터 방충되고 다수의 공공이 이에 형성된다.진공 어닐리을 수행하는 대신, 플라즈마 어닐링이 SiO2막(206)에 대하여 행해진다. 본 실시예에서, RF 전력을 상부전극(도시안됨)과 하부전극(도시안됨)을 경유하여 분위기에 인가하여 이 대기를 플라즈마화한다. 플라즈마 어닐링의 공정 조건은 다음과 같다: 주파수가 13.56㎒이고 파워가 100W인 RF전력이 상부전극에 인가되는 반면, 주파수가 400㎑이고 파워가 400W인 RF전력이 하부전극에 인가되고, 압력은 0.2 Torr이고, 온도는 400℃이며, 어닐링의 처리시간은 60-120초이고, 600sccm의 유량의 O2가 분위기에 함유된다.
도 2E에 도시되어 있듯이, H(수소) 플라즈마 처리는 제 1 실시에와 동일한 방법으로 SiO2막(206)에 대해 행해진다. 즉, H(수소)플라즈마가 상부전극(도시안됨)과 하부전극(도시안됨)을 경유하여 H(수소) 함유 분위기에 RF 전력을 인가함으로써 발생된다. 상부 전극에 인가된 RF 전력은 주파수가 13.56㎒이고 파워가 50W이며, 하부전극에 인가된 RF 전력은 주파수가 400㎑이며 파워가 400W이다. 더욱이, H(수소)를 포함하는 대기의 압력은0.1-0.2 Torr이며, H(수소)의 유량은 600sccm이며, H(수소) 플라즈마 처리시간은 60초이다. 실리콘 기판(201)에 수소 플라즈마처리를 하는 동안의 온도는 400℃로 유지된다.
이때, 이 플라즈마에 의해 SiO2막(206)에 형성된 다수의 공공 중에 플라즈마화한 H원자가 들어가고 이 H원자와 공공내의 표면의 Si원자에 의해 Si-H결합이 공공내부의 표면에 형성된다. 따라서, 이에 의해 공공내부의 표면이 안정화되고 다음의 공정이 행해질때까지의 사이에, SiO2막(206)내부로 수분이 침입하는 것을 지연시킬수 있다. 또한, 공공의 내부가 쌍극모멘트를 가지지 않는 H2로 채워지기 때문에 SiO2막(206)의 비유전율은 2.0-3.0으로 되고 통상의 SiO2의 비유전율은 4.0보다 작게된다.
또한, H(수소) 플라즈마 처리에 있어서, 플라즈마화한 H원자는 SiO2막(206)의 하부에 형성된 SiO2막(205)내부 깊이 칩투하지 않기 때문에, H원자는 SiO2막(205)의 하부의 피형성체(204)에 영향을 주지 않는다.
도 2F에 도시되어 있듯이, 실리콘 기판(102)을 400℃로 유지하면서, SiH4와 N2O을 반응가스로 이용하는 CDV에 의해 SiO2막(207)을 SiO2막(206)위에 형성한다. 이 SiO2막(207)에 의하여, 앞서 형성된 다공성을 가지는 SiO2막(206)의 내부로의 수분의 침입을 방지함과 아울러, SiO2막(206)의 공공 내부를 채우고 있는 H2O분자가 막의 외부로부터 나오는 것을 방지할 수 있다.
제 1실시예와 마찬가지로, 앞서 형성된 SiO2막(205)(206)(207)에 의해, 피성형체(204)상에 저유전율의 층간절연막이 형성되게 된다. SiO2막(206)이 다공성을 갖고 공공내부가 쌍극자 모멘트를 갖지 않는 수소분자로 채워지기 때문에, SiO2막(206)의 비유전율은 통상의 SiO2막보다 작게된다. 또한, 통상의 SiO2막(205)과 (207)은 SiO2막(206)위 또는 아래에 형성된다. 따라서, 다공성 SiO2막(206)으로의 수분의 침입을 방지할 수 있고, 이 공공 내측의 수소분자가 막의 외부로 방출되는 것을 막아준다.
(3)제 3실시예
도 3A에서 3F는 제 3실시예를 설명하는 단면도이다.
제 3실시예는, 다공성을 가지는 절연막을 형성하는 경우 B2H6을 반응가스로 이용한다는 점에서 제 1 및 제 2 실시예와 다르다.
우선, 도 3A에 도시되어 있듯이, BPSG(borophosphosilicate glass)막(302)을 실리콘기판(301)위에 형성하고 그 위에 알루미늄막을 형성한 후,패터링하여 알루미늄배선층(303)을 형성한다. 실리콘막(301), BPSG막(302) 및 알루미늄 배선층(303)은 피형성체(304)를 구성한다.
다음에, 도 3B에 도시되어 있듯이, 실리콘기판(301)을 400℃로 유지하면서, SiH4와 N2O가스를 반응가스로 이용하는 CVD법(화학적 기상 성장법)에 의해,. 피형성체(304)상에 SiO2막(305)을 형성한다. 이에의해, H2O가 알루미늄배선층(303)에 확산하는 것을 방지할 수 있다.
도 3 C에 도시되어 있듯이, 실리콘기판(301)을 100℃로 유지하면서, SiH4,O2, B2H6을 반응가스로 이용하고 또한, 주파수가 13.56인 RF전압을 인가하고, 1Torr의 반응가스 압력하에서 플라즈마처리법에 의해 SiO2막(305)위에 B(boron)함유의 SiO2막(306)을 형성한다. 이때의 반응가스의 유량은 SiH4가 30-50sccm, ,O2가 120sccm, , B2H6가 24-30sccm이다. 1000sccm의 유량의 H2O, N2O는 또한 반응가스 내에 포함될 수 있다. SiO2막(305)이 형성되는 동안, SiH4, B2H6에 함유된 H와, 반응 가스의 O2에 의해 H2O가 발생된다. 이 때문에, B(보론)함유의 SiO2막(306)중에는 소량의 H2O가 포함되어 있다.
도 3D에 도시되어 있듯이, 실리콘기판(301)을 400℃온도로 유지하면서, 0.1 Torr의 압력하에서 SiO2막(306)에 대하여 진공 어닐링이 행해진다. 따라서, SiO2막(306)내에 함유된 H2O와 B(보론)가 이 막으로부터 방출되고, 다수의 공공이 내부에 형성된다.
진공어닐링을 수행하는 대신에, 플라즈마 어닐링은 SiO2막(306)에 대하여 행해져도 좋다. 본 실시예에서는, 상부 전극(도시하지 않음)과 하부전극(도시하지 않음)을 경유하여 RF전력을 인가하여 분위기를 플라즈마화한다. 플라즈마 어닐링의 공정 조건은 다음과 같다: 13.56㎒의 주파수와 100W의 파워을 갖는 RF전력을 상부전극에 인가하고, 400㎑의 주파수와 400W의 파워을 갖는 RF전력을 하부전극에 인가하고, 압력은 0.2 Torr, 어닐링 시간은 60-120초이며,600sccm의 유량의 O2가 분위기내에 포함된다.
도 3E에 도시되어 있듯이, H(수소)플라즈마 처리가 제 1 및 제 2 실시예에와 같은 방식으로 SiO2막(306)에 대하여 행해진다. 즉, H(수소) 플라즈마는, 상부전극(도시안됨)과 하부전극(도시안됨)을 경유하는 분위기를 함유하는 H(수소)에 RF전력을 인가하여 발생된다. 상부 전극에 인가된 RF전력은 13.56㎒의 주파수와 50W의 파워을 갖고, 하부전극에 인가된 RF전력은 400㎑의 주파수와 400W의 파워을 갖는다. 더욱이, H(수소)를 함유하는 분위기의 압력은 0.1-0.2 Torr이고, H(수소)의 유량은 600sccm이며, H(수소)플라즈마 처리를 위한 시간은 60초이다. H(수소) 플라즈마 처리를 수행하는 동안 실리콘기판(301)은 400℃의 온도에서 유지된다.
이때, 수소 플라즈마화한 원자는 SiO2막(306)내에 형성된 다수의 공공으로 들어간다. 공공 표면의 H원자와 Si 원자에 의하여, Si-H 결합은 공공의 표면위에 형성된다. 따라서, 공공의 표면은 안정화되고, 다음의 공정이 행해질때 까지의 사이에, SiO2막(306)내부로 수분이 침입하는 것을 지연시킬 수 있다. 또한,공공의 내부가 쌍극자모멘트를 지니지 않는 H2분자로 채워지기 때문에, SiO2막(306)의 비유전율은 2,0-3.0으로 되며 통상의 SiO2막의 비유전율 4.0보다 작게된다.
도 3F에 도시되어 있듯이, 실리콘기판(301)을 400℃로 유지하면서, SiH4,N2O 가스를 반응가스로 이용하는 CDV법에 의해 SiO2막(306)위에 SiO2막(307)을 형성한다. 이 SiO2막(307)에 의해, 미리 형성된 다공성을 가지는 SiO2막(306)의 내부로의 수분의 침입을 방지함과 아울러, SiO2막(305)의 공공 내부를 채우고 있는 H2분자가 막의 외부로부터 나가는 것을 방지할 수 있다.
이상에 의해 형성된 SiO2막(305)(306)(307)에 의해, 피형성체(304)위에 낮은 유전율의 층간절연막이 형성되게 된다. 즉, SiO2막(306)이 다공성을 가지고 있고 공공내부가 쌍극자 모멘트를 가지지 않는 H2분자에 의해 채워지기 때문에, , SiO2막(306)의 비유전율이 통상의 SiO2막의 비유전율보다 작게된다. 또한, SiO2막(307)이 SiO2막(306)위에 형성된다. 다공성을 가지는 SiO2막(307)이 통상의 SiO2막이기때문에, 다공성을 가지고 있는 SiO2막(306) 내부로 수분의 침입을 방지함과 아울러, 이 공간내의 H2분자가 이막의 외부로 나가는 것을 방지할 수 있다.
(4) 제 4실시예
도 4A에서 4F는 제 4실시예를 도시한 단면도이다.
제 4실시예는 SiO2막을 형성하기 위해 반응가스로 C2F6를 사용한다는 점이 제 1-제 3실시예와 다르다.
먼저, 도 4A에 도시되어 있듯이, 실리콘기판(401)위에 BPSG(borophosphosilicate glass)막(402)을 형성하고, 그 위에 알루미늄막을 형성한 후, 패터링을 하여 알루미늄배선층(403)을 형성한다. 실리콘기판(401), BPSG막(402)와 알루미늄 배선 층(403)은 피형성체(404)을 구성한다.
도 4B에 도시되어 있듯이, 실리콘 기판(401)을 400℃로 유지하면서, SiH4,N2O가스를 반응가스로 이용하는 CVD법(화학적 기상 성장법)에 의해 피성형체(404)위에 SiO2막(405)을 형성한다. 이 SiO2막(405)에 의해, H2O가 알루미늄배선층(403)에 확산되는 것을 방지할 수 있다.
계속해서, 도 4C에 도시되어 있듯이, 실리콘 기판(401)을 100℃로 유지하면서, TEOS(tetraethoxysinane), O2, C2F6를 반응가스로 이용하고, 또한 주파수가 13.56MHz인 RF전압을 인가하여, 반응가스의 압력이 1Torr의 하에서, 플라즈마 CVD법에 의해, SiO2막(405)위에 후에 다수의 다공성을 가지는 절연막으로 되는 F(fluorine)함유의 SiO2막(406)을 형성한다. 이때의 반응가스의 유량은 TEOS, O2, C2F6,에 대하여 각각 30-50sccm, 600sccm, 40-60sccm 이며, 1000sccm의 유량을 갖는 N2O가 이 반응가스에 포함될 수 있다. 막(4-6)의 형성 동안, 반응가스의 O2와 TEOS 또는 C2F6에 함유된 반응가스의 O2및 C는 탄화수소를 발생하고, TEOS에 함유된 반응가스의 O2및 H는 H2O를 발생한다. 이에 의해, SiO2막(406)은 탄화수소와 H2O를 함유한다. 주의해야 할 것은 TMS(트리메틸실란)은 또한 TEOS대신에 사용된 다는 것이다. TMS의 유량은 30-5Osccm이다.
도 4D에 도시되어 있듯이, 실리콘 기판(401)을 400℃로 유지하고 진공어닐링은 실리콘기판(401)을 400℃와 0.1Torr의 압력하에서, SiO2막(406)에 대하여 진공 어닐링을 행한다. 따라서, 이 SiO2막(406)에 함유하고 있는 탄화수소, H2O, F(플루오린)이 막으로부터 방출되며, 그 안으로 다수의 공공이 형성된다.
진공어닐링을 행하는 대신에, 플라즈마 어닐링을 SiO2막(406)에 대하여 행하여도 좋다. 본 실시예에서, RF전력을 상부전극(도시안됨)과 하부전극(도시안됨)을 경유하는 분위기에 인가하여 이 분위기를 플라즈마화한다. 플라즈마 어닐링의 공정조건은 다음과 같다: 13.56㎒의 주파수와 100W의 파워을 갖는 RF전력은 상부전극에 인가하며, 400㎑의 주파수와 400W의 파워을 갖는 RF전력을 하부전극에 인하하고, 압력은 0.2 Torr이고, 온도는 400℃이며 어닐링을 위한 시간은 60-120초이며, 600sccm의 유량의 O2가 분위기내에 함유된다.
도 4E에 도시되어 있듯이, H(수소) 플라즈마 처리는 제 1 실시예-제 3실시예와 같은 방식으로 SiO2막(406)에 대해 행한다. 즉, H(수소)플라즈마가 상부전극(도시안됨)과 하부전극(도시안됨)을 경유하는 H(수소) 함유의 분위기에 RF 전력을 인가함으로써 발생된다. 상부 전극에 인가된 RF전력은 13.56㎒주파수와 50W의 파워을 가지고, 하부 전극에 인가된 RF 전력은 400㎑의 주파수와 400W의 파워을 가진다. 더욱이, 수소함유 분위기의 압력은 0.1-0.2 Torr 이며, 수소의 유량은 600sccm이며, 수소 플라즈마 처리를 위한 시간은 60초이다. 수소플라즈마 처리가 수행되는 동안에 실리콘 기판의 온도는 400℃로 유지된다.
이때, 수소 플라즈마 원자는 SiO2막(406)내에 형성된 다수의 공공에 들어 간다. 공공의 표면위의 H와 Si원자에 의하여, Si-H 결합이 이 공공의 표면에 형성된다. 따라서, 공공의 표면은 안정화되며, 다음 공정이 행해질때 까지의 사이에, 다음 공정으로 갈때까지 SiO2막(406)으로의 물의 침입을 지연시킬수 있다 또한, 이 공공의 내부가 쌍극자 모멘트를 갖지않는 수소분자로 채워지기 때문에, SiO2막(406)의 비유전율은 2.0-3.0으로 되고 이는 일반의 SiO2막의 비유전율 4.0 보다 작게된다.
H(수소) 플라즈마 처리에 있어서, H(수소) 플라즈마 원자는 SiO2막(406)아래에 형성된 SiO2막(405)으로 깊게 들어가지 않기 때문에, H 원자는 SiO2막(405)하부의 피형성체(404)에 영향을 주지 않는다.
도 4F에 도시되어 있듯이, 실리콘기판을 400℃로 유지하면서, SiH4와 N2O가 스를 반응가스로 이용하는 CVD법에 의해, SiO2막(406)위에 SiO2막(407)을 형성한다. SiO2막(407)에 의하여 미리 형성된 다공성을 갖는 SiO2막(406)으로 물이 침입하는 것을 방지할수 있음과 아울러, SiO2막(406)의 공공의 내부를 채우는 수소분자가 이 막의 밖으로부터 나가는 것을 방지할 수 있다.
이상의 공정에 의해 형성된 SiO2막(405)(406)(407)에 의해 피형성체(404)위에 저유전율의 층간절연막이 형성되게 된다. 즉, SiO2막(406)이 다공성을 가지고, 공공내부가 쌍극자 모멘트를 가지지 않는 수소분자로 채워지지 때문에, SiO2막(406)의 비유전율은 통상의 SiO2막보다 작게된다. 또한, 통상의 SiO2막(405)(407)은 SiO2막(406)의 아래또는 위에 형성된다. 이런 막들에 의해, 다공성의 SiO2막(406)으로 수분이 침입하는 것을 방지할수 있음과 아울러, 공공내의 수소분자가 막의 밖으로 배출되는 것을 방지할 수 있다.
(5) 제 5실시예
도 5A에서 5H는제 5실시예의 단면도이다.
제 5실시예에 의하면, 포토레지스터을 피형성체 중에 매립하고 그을 애싱함으르써 층간절연막중에 공동을 형성한다. 이하에서 그의 상세한 설명을 한다.
우선, 도5A에 도시되어있듯이, 실리콘 기판(501)상에 BPSG(borophosphosilicate)막(502)을 형성하고 이 위에 알루미늄막을 형성시킨 후, 패터링하여 알루미늄배선층(503)을 형성한다. 실리콘기판(501), BPSG(502)와 알루미늄배선 층(503)은 피형성체(504)를 구성한다.
도 5B에 도시되어 있듯이, 피형성체(504)위에 포토레지스트(505)을 배선층의 볼록부분분(503a)이 커버되는 정도로 도포한다. 배선층의 볼록부분분(503a)을 커버하고 있는 포토레지스트(505)는 후에 제거되어 지기 때문에 제거가 용이한 정도의 두께의 포토레지스터(505)을 도포한다.
도 5C에 도시되어 있듯이, 포토레지스트(505)는 이온 크기의 자외선으로 균일하게 조사된다. 이때 조사하는 적외선에는 후에 포토레지스터을 제거할 시에, 배선층의 볼록부분분(503a)을 덮고있는 포토레지스터만이 제거되고, 배선층의 오목부분분(503b)에 있는 포토레지스터가 제거되지 않는 정도의 약한 강도의 적외선을 사용한다.
다음으로, 5D에 도시되어 있듯이, 배선층의 볼록부분분(503a)을 덮고 있는 포토레지스터을 현상하여 제거한다.
도 5E에 도시된 것에 따르면, 배선층의 볼록부분분(503a) 및 제거되지 않고 남아 있는 포토레지스터(505)상에 플라즈마CVD법(화학적 기상 성장법)에 의해 SiO2을 형성한다. 이에 의해, 포토레지스터(505)가 배선의 오목부분(503b)과 SiO2막(506)사에에 가두어지게 된다.
도 5F에 도시되어 있듯이, 구멍(506a)은 제거되지 않고 남아 있는 포토레지스트(505)위에 형성된 Si02막(506)내에 형성된다. 이 구멍(506a)은 후에 가두어진 포토레지스트(505)를 애싱하기 위해 이용되며, 애싱 이후에는, 구멍을 다른 SiO2막 닫혀지기 때문에, 구멍의 지름은 그때에 구멍을 폐쇄하기에 충분히 작게 설정되어야 한다.
다음에, 도 5G에 도시되어 있듯이, O(산소)플라즈마에 의해 구멍(506a)을 통하여 배선층의 오목부분분(503b)과 SiO2막(506)사이에 가두어진 포토레지스터(505)을 애싱한다.
다음, 도 5H에 도시되어 있듯이, 300nm의 막두께를 갖는 SiO2막(507)은 플라즈마 CVD방법에 의해 SiO2막위에서 형성된다. 따라서, 구멍(506a)이 폐쇄되고, 공동(508)이 배선층의 오목부분분(503b)과 SiO2막(506)(507)에 의해 둘러싸인 영역내에 형성된다.
이상에 의해, 피형성체(504)위에, 공동이 형성된 SiO2막으로 이루어진 층간절연막이 형성된다. 이 층간 절연막은 통상의 SiO2막의 층간절열막보다도 비유전률이 작게된다. 즉, 공동의 부분의 비유전율은 SiO2보다 작기 때문에, 막 전체의 비유전율은 약 2.0으로 되며 공동이 없는 경우의 비유전율 4.0보다도 작게된다.
(6) 제 6실시예
도 6A에서 6N은 제 6실시예를 도시한 단면도이다. 제 6실시예는 제 5실시예의 대머신(damascene)공정에 적용되는 것이다.
도 6A에 도시되어 있듯이, 실리콘 기판(601)위에 BPSG(borophosphosilicate glass)막(602)을 형성하고, 그위에 알루미늄층을 형성한 후, 패터링함으로써 알루미늄배선층(603)을 형성한다. 주목해야할 것은 형상내의 알루미늄 배선층(603)은 편의를 위해 만들지 않는다는 것이다. 실리콘기판(601), BPSG막(602)과 알루미늄 배선 층(603)은 피형성체(604)을 구성한다.
도 6B에 도시되어 있듯이, 두께가 50㎚의 막을 갖는 SiO2막(605)은 CVD법(화학적 기상 성장법)에 의한 알루미늄 배선층(603)위에 형성된다.
다음에, 도 6C에 도시되어 있듯이, 500㎚의 막 두께를 갖는 폴리이미드막(606)은 SiO2막(605)위에 형성된다. 이 폴리이미드막(606)은 제 5실시예의 경우와 마찬가지로, 후에 애싱되어 절연막에 공동을 형성하는데 이용된다.
도 6D에 도시되어 있듯이, SiO2막(605)과 그위에 있는 폴리이미드막(606)을 패터링에 의해 개공(開孔)하고 알루미늄배선층(603)에 이르는 대만신 홈(607)을 형성한다.
다음에, 6E 에 도시되어 있듯이, 막두께 100nm를 갖는 SiO2막(608)은 플라즈마 CVD법에 의하여 폴리이미드막(606) 위에 형성된다. 이경우에 있어서, SiO2막(608)은 또한 대머신 홈(607)의 측부와 저부에도 형성된다.
도 6F에 도시에 도시되어 있듯이, 이방성의 에칭은 SiO2막(608)에 대하여 행해진다. 이에 의해, 대만신(607)의 저부에 형성된 SiO2막(608)이 제거되고,알루미늄 배선층(603)에 이루는 접촉구멍(609)이 형성된다. 이 경우, 대만신 홈(607)의 측부에 형성된 SiO2막(608)은 제거되지 않고 남는다.
도 6G에 도시되어 있듯이, 구리도금 막(610)이 SiO2막(608) 및 대만손 홈(607)에 형성된다. 대만손 홈(607)내의 구리 도금 막은 구리 배선으로 이용된다.다음, 도 6H에 도시되어 있듯이, 구리도금 막(610)은 CMP(화학기계연마법)에 의하여 연마되고, SiO2막(608)위에 형성된 여분인 구리가 제거된다. 이에 의해, 구리는 대만신홈(607)의 내부에 남게된다.
도 6I에 도시되어 있듯이, 베리어 메탈(barrier metal) TiN 막(611)은 대머신홈(607)위에 형성된다. 이에 의해, 대머신 홈(607)내의 구리가 후에 대머신홈(607)의 상부에 형성된 SiO2막내에 확산하는 것을 방지할 수 있다.
다음에, 도 6J에 도시되어 있듯이, 패터링에 의해 대머싱홈(607)의 상부에 형성된 TiN막(611a)을 남겨서 다른 부분에 형성된 TiN막(611)을 에칭하여 제거한다.
도 6K에 도시되어 있듯이, SiO2막(608) 및 TiN막(611a)의 상부에 두께가 100nm의 SiO2막(612)을 플라즈마CVD법에 의해 형성된다.
도 6L에 도시되어 있듯이, SiO2막(608) 및 그 위에 형성된 SiO2막(612) 패터링에 의해 개공하고 포리이미드막(606)을 애칭하는 경우에 이용되는 구멍(613)을 형성한다. 그러므로, 구멍(613)은 대머신홈(607)상부 이외, 즉, 폴리이미드막(606)이 남아 있는 영역상에 형성되고 구멍의 지금은 후에 구멍을 폐쇄하기에 충분하게 되어져야 한다.다음에, 도 6M에 도시되어 있듯이, 구멍(613)을 통해 플라즈마에 의해 폴리이미드 막(606)에 대해 애싱을 행한다.
다음에, 도 6N에 도시되어 있듯이, 막두께 400nm를 갖는 SiO2막(614)은 SiO2막(612)위에 CVD법에 의해 형성된다. 이 SiO2막(614)은 구멍(613)을 폐쇄하는데 이용된다. 따라서, 공동(615)은 SiO2막(605)(608)(614)에 의해 둘러싸인 영역내에 형성된다.
이상의 공정에 의해, 피형성체(604)위에 공동을 갖는 SiO2의 층간절연막이 형성된다. 이 층간절연막은 이 층간 절연막의 비유전율은 통상의 SiO2의 층간절연막의 비유전율보다 작게 된다. 즉, 공동부분의 비유전율이 SiO2막의 유전율보다 작기 때문에, 전체 막의 비유전율인 대략 2.0이며, 이 유전율은 공동을 갖지않는 통상의 SiO2막의 유전율 4.0보다 작다.
이상, 본발명에 의한 층간절연막의 형성방법에 있어서, 첫째로, 피성형체상에 형성된 제 1의 절연막이 다공을 가지고 있다. 그리고, 이 제 1의 절연막은 다공성을 가지고 있지 않은 경우에 비하여 현저하게 유전율이 낮게 된다. 또한, 제1 절연막은, SiO2막을 주체로하여 구성되어 있기 때문에, 종래예에 관한 유기계 유전율절연막에 비하여 내열성이 양호게 된다고 기대된다. 또한, 제1 절연막을 형성한 후, H플라즈마처리하여 이 위에 통상의 절연막을 형성하기 때문에 내흡습성이 양호하다.
둘째로, 오목부분분과 볼록부분분을 가지는 피성형체의 볼록부분를 공동화하고 그 상부에 제 1 및 제2절연막으로 덮는다. 공동화된 볼록부분의 비유전율은 공동화하지 않게 통상의 절연막으로 덮는 경우보다도 현저히 낮게된다.
세째로, 구리배선을 행하기 위한 다만신 공정에서 본발명을 적용하는 것이 가능하다. 즉, 다만신공정에 있어서, 형성되는 층간절연막을 그 내부을 공동화함으로써 종래의 층간 절연막보다도 낮은 유전율의 층간 절연막으로 할수 있다. 또한, 이 공동의 주위는 통상의 절연막으로 형성되기 때문에 내흡습성이 양호하다.

Claims (15)

  1. 피형성체위에 적어도 H2O, C, 또는 탄화수소 로부터 선택된 하나를 함유하는 제 1 절연막을 형성하는 단계와:
    상기 제1절연막의 표면을 13.33Pa(0.1 Torr)이하의 감압 분위기 또는 플라즈마 분위기에 쬐면서, 상기 제 1절연막을 열처리를 하여 H2O, C 및 탄화수소로부터 선택된 하나를 방출하여 다공성을 갖는 제 1절연막으로 형성하는 단계와;
    다공성을 갖는 상기 제1 절연막위에 제 2절연막을 형성하는 단계를 구비하는, 층간절연막의 형성방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 제 1 절연막은, 반응가스로 Si함유의 유기화합물, O2, H2O를 이용하는 플라즈마 화학적 기상 성장법에 의해 형성되는 층간절연막의 형성방법.
  5. 제 1항에 있어서,
    상기 제1 절연막은, 반응가스로 Si함유의 유기화합물, O2, CF를 사용하는 플라즈마 화학적 기상 성장법에 의해 형성되는 층간절연막의 형성방법.
  6. 제 4항에 있어서,
    상기 Si함유의 유기화합물은 TEOS와 TMS로부터 선택된 하나인 층간절연막의 형성방법.
  7. 제 5항에 있어서,
    상기 Si함유의 유기화합물은 TEOS이고, CF함유 가스는 C2F6인 층간 절연막의 형성방법.
  8. 제 1항에 있어서,
    상기 제1 절연막은, 반응가스로 SiH4함유가스, O2, H2O를 사용하는 플라즈마 화학적 기상 성장법에의해 형성되는 층간절연막의 형성방법.
  9. 제 1항에 있어서,
    상기 제1 절연막은, 반응가스로 SiH4함유가스, O2, B(보론)함유가스를 사용하는 플라즈마 화학적 기상 성장법에 의해 형성되는 층간절연막의 형성방법.
  10. 제 8항에 있어서,
    상기 SiH4함유가스는 SiH4와 SiH3(CH3)로부터 선택된 하나인 층간절연막의 형성방법.
  11. 제 9항에 있어서,
    상기 SiH4함유가스는 SiH4와 SiH3(CH3)로부터 선택된 하나이고, 상기 B(보론) 함유가스는 B2H6인 층간절연막의 형성방법.
  12. 제 1항에 있어서,
    다공성을 갖는 상기 제 1절연막이 형성된 이후에, 그에대한 H(수소) 플라즈마 처리가 수행되는 층간절연막의 형성방법.
  13. 삭제
  14. 삭제
  15. 제 1항의 기재의 층간절연막의 형성방법에 의해 형성된 층간절연막을 구비한 반도체 장치.
KR10-2000-0008728A 1999-03-17 2000-02-23 층간 절연막을 형성하기위한 방법 및, 반도체 장치 KR100426147B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP?11-72,241 1999-03-17
JP7224199 1999-03-17
JP2000009418A JP2000332010A (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置
JP2000-9,418 2000-01-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020030009784A Division KR20030029534A (ko) 1999-03-17 2003-02-17 층간 절연막을 형성하기 위한 방법 및, 반도체 장치

Publications (2)

Publication Number Publication Date
KR20000076713A KR20000076713A (ko) 2000-12-26
KR100426147B1 true KR100426147B1 (ko) 2004-04-03

Family

ID=26413380

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0008728A KR100426147B1 (ko) 1999-03-17 2000-02-23 층간 절연막을 형성하기위한 방법 및, 반도체 장치
KR1020030009784A KR20030029534A (ko) 1999-03-17 2003-02-17 층간 절연막을 형성하기 위한 방법 및, 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020030009784A KR20030029534A (ko) 1999-03-17 2003-02-17 층간 절연막을 형성하기 위한 방법 및, 반도체 장치

Country Status (5)

Country Link
US (1) US6281113B1 (ko)
EP (1) EP1037271A3 (ko)
JP (1) JP2000332010A (ko)
KR (2) KR100426147B1 (ko)
TW (1) TW479286B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184177B2 (ja) * 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure
JP2003031566A (ja) * 2001-07-16 2003-01-31 Fujitsu Ltd 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品
US20030054115A1 (en) * 2001-09-14 2003-03-20 Ralph Albano Ultraviolet curing process for porous low-K materials
JP3749162B2 (ja) * 2001-12-05 2006-02-22 キヤノン販売株式会社 半導体装置の製造方法
JP3615205B2 (ja) * 2002-07-01 2005-02-02 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4385927B2 (ja) 2004-11-04 2009-12-16 船井電機株式会社 ディスク装置
JP2010003716A (ja) * 2008-06-18 2010-01-07 Fuji Electric Holdings Co Ltd 水分ゲッター材および密閉構造のパッケージ
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092808A (ja) * 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642482B2 (ja) * 1984-11-15 1994-06-01 株式会社東芝 半導体装置の製造方法
JPH06163523A (ja) 1992-11-20 1994-06-10 Fujitsu Ltd 半導体装置の製造方法
US5177588A (en) 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
US5610105A (en) * 1992-10-23 1997-03-11 Vlsi Technology, Inc. Densification in an intermetal dielectric film
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5559055A (en) * 1994-12-21 1996-09-24 Advanced Micro Devices, Inc. Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance
DE19509868A1 (de) * 1995-03-17 1996-09-19 Siemens Ag Mikromechanisches Halbleiterbauelement
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
WO1998000862A1 (en) 1996-06-28 1998-01-08 Advanced Micro Devices, Inc. Solid porous insulated conductive lines
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6211096B1 (en) 1997-03-21 2001-04-03 Lsi Logic Corporation Tunable dielectric constant oxide and method of manufacture
KR19980087552A (ko) 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
JPH1140558A (ja) * 1997-07-22 1999-02-12 Sony Corp 誘電体膜の製造方法
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
US6083835A (en) * 1998-07-24 2000-07-04 Taiwan Semiconductor Manufacturing Company Self-passivation of copper damascene

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092808A (ja) * 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US6281113B1 (en) 2001-08-28
TW479286B (en) 2002-03-11
EP1037271A2 (en) 2000-09-20
EP1037271A3 (en) 2001-06-20
KR20030029534A (ko) 2003-04-14
JP2000332010A (ja) 2000-11-30
KR20000076713A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100375999B1 (ko) 층간 절연막의 형성방법, 및 반도체 장치
US8158521B2 (en) Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
JP4068072B2 (ja) 半導体装置及びその製造方法
US7622380B1 (en) Method of improving adhesion between two dielectric films
US6566283B1 (en) Silane treatment of low dielectric constant materials in semiconductor device manufacturing
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
US8889544B2 (en) Dielectric protection layer as a chemical-mechanical polishing stop layer
KR20010077813A (ko) 반도체 장치의 제조 방법
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
KR100426147B1 (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
US20080188074A1 (en) Peeling-free porous capping material
US20050095828A1 (en) Process for sealing plasma-damaged, porous low-k materials
JP4408816B2 (ja) 半導体装置の製造方法
US20050032355A1 (en) Dual damascene method for ultra low K dielectrics
JP2004259753A (ja) 半導体装置およびその製造方法
JP5396837B2 (ja) 半導体装置の製造方法
WO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
KR100639886B1 (ko) 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법
KR20040058960A (ko) 반도체 소자의 구리배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090324

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee