KR20040058960A - 반도체 소자의 구리배선 형성 방법 - Google Patents
반도체 소자의 구리배선 형성 방법 Download PDFInfo
- Publication number
- KR20040058960A KR20040058960A KR1020020085480A KR20020085480A KR20040058960A KR 20040058960 A KR20040058960 A KR 20040058960A KR 1020020085480 A KR1020020085480 A KR 1020020085480A KR 20020085480 A KR20020085480 A KR 20020085480A KR 20040058960 A KR20040058960 A KR 20040058960A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- film
- layer
- insulating film
- copper
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리배선 형성 방법에 관한 것으로, 구리배선을 형성한 후 1차 플라즈마 처리를 통해 구리배선의 표면에 형성된 구리산화층을 제거하는 동시에 화합물층을 형성한다. 그리고 표면에 실리콘을 흡착시킨 상태에서 2차 플라즈마 처리를 실시하여 구리배선과 연마 정지층의 표면에 화합물층을 형성한다. 상기와 같이 형성된 화합물층에 의해 계면을 통한 구리(Cu) 원자의 이동이나 스트레스 이동이 억제되어 구리배선의 신뢰성이 향상된다. 또한, 구리배선과 연마 정지층 표면의 계면 상태가 양호해져 확산 방지 절연막과의 접합성이 증대된다.
Description
본 발명은 다마신(Damascene) 공정을 이용한 다층 구조의 구리배선 형성 방법에 관한 것으로, 더욱 상세하게는 구리(Cu) 원자의 이동에 의한 배선의 신뢰성 저하를 방지할 수 있도록 한 구리배선 형성 방법에 관한 것이다.
종래에는 도 1a에 도시된 바와 같이, 소정의 공정을 거친 실리콘 기판(1) 상에 하부 저유전 절연막(2)이 형성된 상태에서 하부 저유전 절연막(2) 상에 연마 정지층(3)을 형성한다. 연마 정지층(3)과 하부 저유전 절연막(2)을 패터닝하여 소정 깊이의 비아홀 및 트렌치를 형성하고, 전체 상부면에 확산 방지 금속막(4) 및 구리박막(5)을 순차적으로 형성한다. 연마 정지층(3) 상에 증착된 구리박막(5) 및 확산 방지 금속막(4)을 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정으로 제거하여 트렌치 내에 확산 방지 금속막(4)에 의해 둘려 쌓여진 구리배선(5)을 형성한다.
도 1b에 도시된 바와 같이, 플라즈마 처리를 실시하여 노출된 구리배선(5)의 표면에 형성된 구리산화층을 제거하고, 전체 상부면에 확산 방지 절연막(6) 및 상부 저유전 절연막(7)을 순차적으로 형성한다. 이 후 상부 저유전 절연막(7)을 패터닝하여 소정 깊이의 트렌치를 형성하고 상기와 같은 다마신 공정을 통해 상부 구리배선(도시되지 않음)을 형성한다.
그런데 상기와 같이 다마신 공정을 이용하여 다층 구조의 구리배선을 형성하면 구리배선(5)의 상부 및 하부에서 확산 방지 금속막(4)과 확산 방지 절연막(6)사이의 계면을 통한 구리(Cu) 원자의 이동(Electro migration; EM)이나 스트레스 이동(Stress migration; SM)이 발생되어 배선의 신뢰성이 저하된다. 또한, 구리배선(5)과 연마 정지층(3) 표면의 계면 상태가 불량하여 절연막(6 및 7)과의 접합성이 낮아지고, 이에 따라 소자의 전기적 특성이 저하된다.
따라서 본 발명은 구리배선을 형성한 후 플라즈마를 이용한 표면처리 및실리콘 흡착을 위한 표면처리를 실시함으로써 상기한 단점을 해소할 수 있는 반도체 소자의 구리배선 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 소정의 공정을 거친 실리콘 기판 상에 하부 저유전 절연막이 형성된 상태에서 상기 하부 저유전 절연막 상에 연마 정지층을 형성하는 단계와, 상기 연마 정지층과 하부 저유전 절연막을 패터닝하여 소정 깊이의 트렌치를 형성하는 단계와, 상기 트렌치 내에 확산 방지 금속막에 의해 둘려 쌓여진 구리배선을 형성하는 단계와, 상기 구리배선의 표면에 형성된 산화층을 제거하고 표면에 구리가 함유된 화합물층이 형성되도록 1차 플라즈마 처리하는 단계와, 실리콘이 함유된 가스를 이용하여 전체 표면에 실리콘을 흡착시키는 단계와, 상기 실리콘이 흡착된 화합물층 및 연마 정지층의 표면에 화합물층이 형성되도록 2차 플라즈마 처리하는 단계와, 전체 상부면에 확산 방지 절연막 및 상부 저유전 절연막을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 하부 및 상부 저유전 절연막은 탄소를 함유하거나 저밀도의 유기 또는무기 계열의 막으로 이루어지며, 3000 내지 10000Å의 두께로 형성된 것을 특징으로 한다.
상기 연마 정지층은 탄소를 함유하지 않는 산화막, 질소를 함유한 실리콘 질화막이나 실리콘 질화산화막 또는 탄소를 함유한 실리콘 카바이드 계열의 막인 것을 것을 특징으로 한다.
상기 구리배선은 상기 트렌치를 포함하는 전체 상부면에 상기 확산 방지 금속막 및 구리박막을 순차적으로 증착하는 단계와, 화학적기계적연마 공정으로 상기 연마 정지층 상에 증착된 구리박막 및 확산 방지 금속막을 제거하는 단계를 통해 형성된 것을 특징으로 한다.
상기 1차 및 2차 플라즈마 처리에 이용되는 플라즈마는 질소 및 수소가 함유된 가스 또는 암모니아 계열의 가스를 이용하여 생성하며, 상기 1차 및 2차 플라즈마 처리는 100 내지 350℃ 또는 -50 내지 50℃의 온도에서 실시하는 것을 특징으로 한다.
상기 화합물층은 CuNx, SiOxNy 또는 SiOCNx 형태이며, 상기 실리콘이 함유된 가스는 SiH4계열의 가스, TEOS 가스 또는 메칠이나 에칠을 함유한 실리콘 가스인 것을 특징으로 한다.
도 1a 및 도 1b는 종래 반도체 소자의 구리배선 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 구리배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11: 실리콘 기판
2, 12: 하부 저유전 절연막
3, 13: 연마 정지층
4, 14: 확산 방지 금속막
5, 15: 구리배선
6, 18: 확산 방지 절연막
7, 19: 상부 저유전 절연막
16, 17: 화합물층
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 2a 및 도 2b는 본 발명에 따른 반도체 소자의 구리배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 소정의 공정을 거친 실리콘 기판(11) 상에 하부 저유전 절연막(12)이 형성된 상태에서 하부 저유전 절연막(12) 상에 연마 정지층(13)을 형성한다. 하부 저유전 절연막(12)은 탄소를 함유하거나 저밀도의 유기 또는 무기 계열의 막을 스핀 온(Spin on) 방식으로 도포하거나 화학기상증착법(CVD)으로 증착하여 형성하며 3000 내지 10000Å의 두께로 형성한다.
연마 정지층(13)과 하부 저유전 절연막(12)을 패터닝하여 단차가 높은 소정 깊이의 비아 및 트렌치를 형성하고, 전체 상부면에 확산 방지 금속막(14) 및 구리박막(15)을 순차적으로 형성한다. 연마 정지층(13) 상에 증착된 구리박막(15) 및 확산 방지 금속막(14)을 화학적기계적연마(CMP) 공정으로 제거하여 트렌치 내에 확산 방지 금속막(14)에 의해 둘려 쌓여진 구리배선(15)을 형성한다. 연마 정지층(13)은 탄소를 함유하지 않는 산화막, 질소를 함유한 실리콘 질화막이나 실리콘 질화산화막 또는 탄소를 함유한 실리콘 카바이드 계열의 막으로 형성한다. 화학적기계적연마(CMP) 공정은 연마 정지층(13)이 일정 두께 잔류되거나 또는 모두 제거될 때까지 실시한다.
구리배선(15)의 표면에 형성된 구리산화층을 제거하고 노출된 구리배선(15)의 표면에 매우 얇은 두께의 구리가 함유된 화합물층(16)이 형성되도록 100 내지 350℃의 온도에서 1차 플라즈마 처리를 실시한다. 이 때 플라즈마는 질소 및 수소가 함유된 가스 또는 암모니아 계열의 가스를 이용하여 생성한다. 이와 같은 플라즈마 처리를 통해 CuNx 등과 같은 형태의 중간 화합물층(16)이 형성되며, 후속 공정에서 산소나 실리콘 등의 확산에 의한 CuSix 등의 형성이 방지된다. 이 때 결함(Defect)의 발생이 효과적으로 방지되도록 플라즈마 처리를 -50 내지 50℃의 저온에서 실시할 수도 있다.
100 내지 450℃의 온도에서 실리콘(Si)이 함유된 가스 예를 들어, SiH4계열의 가스, TEOS 가스 또는 메칠이나 에칠을 함유한 실리콘 가스를 이용한 표면처리를 통해 화합물층(16) 및 연마 정지층(13)의 표면에 실리콘(Si)이 흡착되도록 한다.
도 2b를 참조하면, 실리콘(Si)이 흡착된 화합물층(16) 및 연마 정지층(13)의 표면에 얇은 두께의 화합물층(17)이 형성되도록 100 내지 350℃의 온도에서 2차 플라즈마 처리를 실시한다. 이 때 플라즈마는 질소 및 수소가 혼합된 가스 또는 암모니아 계열의 가스를 이용하여 생성하며, 2차 플라즈마 처리를 통해 SiOxNy 또는 SiOCNx 형태의 화합물층(17)이 20㎚ 이하의 두께로 형성된다.
상기와 같이 화합물층(17)이 형성되면 연속적으로 전체 상부면에 확산 방지 절연막(18) 및 상부 저유전 절연막(19)을 순차적으로 형성한다. 확산 방지 절연막(18)은 실리콘 질화막이나 SiCx 계열의 막으로 형성하며, 같은 장비에서 연속적으로 형성하여 하부 절연막과 상부 절연막과의 접합성이 증대되도록 한다. 상부 저유전 절연막(19)은 탄소를 함유하거나 저밀도의 유기 또는 무기 계열의 막을스핀 온 방식이나 도포하거나 화학기상증착법(CVD)으로 증착하여 형성하며 3000 내지 10000Å의 두께로 형성한다.
본 발명에 따른 1차 및 2차 플라즈마 처리는 구리배선(15)에 힐록(Hillock)과 같은 결함이 발생되지 않도록 10초 이하의 시간동안 실시하는 것이 바람직하다. 1차 및 2차 플라즈마 처리를 통해 형성된 화합물층(16 및 17)은 구리배선(15) 상부 및 하부에서 연마 정지층(13), 확산 방지 절연막(16) 및 상부 절연막(18) 사이의 계면을 통한 구리(Cu) 원자의 이동이나 스트레스 이동을 억제시켜 구리배선의 신뢰성이 향상되도록 한다. 또한, 구리배선(15)과 연마 정지층(13) 표면의 계면 상태를 양호하게 만들어 확산 방지 절연막(18)과의 접합성을 증대시킨다.
본 발명은 콘택홀이 포함되는 다층 구조의 구리배선 형성 공정 뿐만 아니라 다마신 공정으로 배선을 형성하는 공정에 적용이 가능하다.
상술한 바와 같이 본 발명은 구리배선을 형성한 후 1차 플라즈마 처리를 통해 구리배선의 표면에 형성된 구리산화층을 제거하는 동시에 화합물층을 형성한다. 그리고 표면에 실리콘을 흡착시킨 상태에서 2차 플라즈마 처리를 실시하여 구리배선과 연마 정지층의 표면에 화합물층을 형성한다. 상기와 같이 형성된 화합물층에 의해 계면을 통한 구리(Cu) 원자의 이동이나 스트레스 이동이 억제되어 구리배선의 신뢰성이 향상된다. 또한, 구리배선과 연마 정지층 표면의 계면 상태가 양호해져 확산 방지 절연막과의 접합성이 증대된다.
Claims (8)
- 소정의 공정을 거친 실리콘 기판 상에 하부 저유전 절연막이 형성된 상태에서 상기 하부 저유전 절연막 상에 연마 정지층을 형성하는 단계와,상기 연마 정지층과 하부 저유전 절연막을 패터닝하여 소정 깊이의 트렌치를 형성하는 단계와,상기 트렌치 내에 확산 방지 금속막에 의해 둘려 쌓여진 구리배선을 형성하는 단계와,상기 구리배선의 표면에 형성된 산화층을 제거하고 표면에 구리가 함유된 화합물층이 형성되도록 1차 플라즈마 처리하는 단계와,실리콘이 함유된 가스를 이용하여 전체 표면에 실리콘을 흡착시키는 단계와,상기 실리콘이 흡착된 화합물층 및 연마 정지층의 표면에 화합물층이 형성되도록 2차 플라즈마 처리하는 단계와,전체 상부면에 확산 방지 절연막 및 상부 저유전 절연막을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서, 상기 하부 및 상부 저유전 절연막은 3000 내지 10000Å의 두께로 형성된 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서, 상기 연마 정지층은 탄소를 함유하지 않는 산화막, 질소를 함유한 실리콘 질화막이나 실리콘 질화산화막 또는 탄소를 함유한 실리콘 카바이드 계열의 막인 것을 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서, 상기 구리배선은 상기 트렌치를 포함하는 전체 상부면에 상기 확산 방지 금속막 및 구리박막을 순차적으로 증착하는 단계와,화학적기계적연마 공정으로 상기 연마 정지층 상에 증착된 구리박막 및 확산 방지 금속막을 제거하는 단계를 통해 형성된 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서, 상기 1차 및 2차 플라즈마 처리에 이용되는 플라즈마는 질소 및 수소가 함유된 가스 또는 암모니아 계열의 가스를 이용하여 생성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서, 상기 1차 및 2차 플라즈마 처리는 100 내지 350℃ 또는 -50 내지 50℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서, 상기 2차 플라즈마 처리에 의해 형성된 화합물층은 SiOxNy 또는 SiOCNx 형태인 것을 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
- 제 1 항에 있어서, 상기 실리콘이 함유된 가스는 SiH4계열의 가스, TEOS 가스 또는 메칠이나 에칠을 함유한 실리콘 가스인 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0085480A KR100452041B1 (ko) | 2002-12-27 | 2002-12-27 | 반도체 소자의 구리배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0085480A KR100452041B1 (ko) | 2002-12-27 | 2002-12-27 | 반도체 소자의 구리배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058960A true KR20040058960A (ko) | 2004-07-05 |
| KR100452041B1 KR100452041B1 (ko) | 2004-10-08 |
Family
ID=37351011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0085480A KR100452041B1 (ko) | 2002-12-27 | 2002-12-27 | 반도체 소자의 구리배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100452041B1 (ko) |
-
2002
- 2002-12-27 KR KR10-2002-0085480A patent/KR100452041B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100452041B1 (ko) | 2004-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| KR100542644B1 (ko) | 규소함유금속배선층을 갖는 반도체장치 및 그의 제조방법 | |
| US20050079706A1 (en) | Dual damascene structure and method | |
| US7834459B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20040089580A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6613686B2 (en) | Method of etching silicon nitride film and method of producing semiconductor device | |
| US7091612B2 (en) | Dual damascene structure and method | |
| KR100914982B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JP2004214566A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100341482B1 (ko) | 구리 배선층의 형성방법 | |
| US20050032355A1 (en) | Dual damascene method for ultra low K dielectrics | |
| KR100452041B1 (ko) | 반도체 소자의 구리배선 형성 방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP2006073569A (ja) | 半導体装置とその製造方法 | |
| KR100452042B1 (ko) | 반도체 소자의 구리배선 형성 방법 | |
| KR100714049B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100587600B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR101005740B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR20020048720A (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
| KR20050064661A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20100073779A (ko) | 반도체 소자의 금속배선 및 그 제조 방법 | |
| KR20060118257A (ko) | 반도체 소자의 제조방법 | |
| KR20020090441A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR20050006468A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20080002489A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| N231 | Notification of change of applicant | ||
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 15 |