KR100452042B1 - 반도체 소자의 구리배선 형성 방법 - Google Patents

반도체 소자의 구리배선 형성 방법 Download PDF

Info

Publication number
KR100452042B1
KR100452042B1 KR10-2002-0085481A KR20020085481A KR100452042B1 KR 100452042 B1 KR100452042 B1 KR 100452042B1 KR 20020085481 A KR20020085481 A KR 20020085481A KR 100452042 B1 KR100452042 B1 KR 100452042B1
Authority
KR
South Korea
Prior art keywords
film
forming
diffusion preventing
carbide film
amorphous silicon
Prior art date
Application number
KR10-2002-0085481A
Other languages
English (en)
Other versions
KR20040058961A (ko
Inventor
박상균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085481A priority Critical patent/KR100452042B1/ko
Publication of KR20040058961A publication Critical patent/KR20040058961A/ko
Application granted granted Critical
Publication of KR100452042B1 publication Critical patent/KR100452042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리배선 형성 방법에 관한 것으로, 구리배선을 형성한 후 표면의 구리 산화층을 제거하고 탄소가 다량 함유된 비정질 수소화 실리콘 탄화막을 형성한다. 그리고 비정질 수소화 실리콘 탄화막에 포함된 과량의 탄소와 확산 방지 금속막의 반응에 의해 계면에 확산 방지 탄화 금속막이 생성되도록 한다. 따라서 확산 방지 탄화 금속막에 의해 계면을 통한 구리(Cu) 원자의 이동이 억제되고, 확산 방지 금속막과의 계면에 생성되는 TaxCy, WxCy, TixWy 형태의 중간화합물에 의해 접합성이 증대되어 구리배선의 전기적 특성 및 신뢰성이 향상된다.

Description

반도체 소자의 구리배선 형성 방법 {Method for forming copper wire in a semiconductor device}
본 발명은 다마신(Damascene) 공정을 이용한 다층 구조의 구리배선 형성 방법에 관한 것으로, 더욱 상세하게는 구리(Cu) 원자의 이동에 의한 배선의 신뢰성 저하를 방지할 수 있도록 한 구리배선 형성 방법에 관한 것이다.
종래에는 도 1a에 도시된 바와 같이, 소정의 공정을 거친 실리콘 기판(1) 상에 하부 저유전 절연막(2)이 형성된 상태에서 하부 저유전 절연막(2) 상에 연마 정지층(3)을 형성한다. 연마 정지층(3)과 하부 저유전 절연막(2)을 패터닝하여 소정 깊이의 비아홀 및 트렌치를 형성하고, 전체 상부면에 확산 방지 금속막(4) 및 구리박막(5)을 순차적으로 형성한다. 연마 정지층(3) 상에 증착된 구리박막(5) 및 확산 방지 금속막(4)을 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정으로 제거하여 트렌치 내에 확산 방지 금속막(4)에 의해 둘려 쌓여진 구리배선(5)을 형성한다.
도 1b에 도시된 바와 같이, 플라즈마 처리를 실시하여 노출된 구리배선(5)의 표면에 형성된 구리 산화층을 제거하고, 전체 상부면에 확산 방지 절연막(6) 및 상부 저유전 절연막(7)을 순차적으로 형성한다. 이 후 상부 저유전 절연막(7)을 패터닝하여 소정 깊이의 비아홀 및 트렌치를 형성하고, 상기와 같은 다마신 공정을 통해 상부 구리배선(도시되지 않음)을 형성한다.
그런데 상기와 같이 다마신 공정을 이용하여 다층 구조의 구리배선을 형성하면 구리배선(5)의 상부 및 하부에서 확산 방지 금속막(4)과 확산 방지 절연막(6) 사이의 계면(A 부분)을 통한 구리(Cu) 원자의 이동(Electro migration; EM)이나 스트레스 이동(Stress migration; SM)이 발생되어 배선의 신뢰성이 저하된다. 또한, 구리배선(5)과 연마 정지층(3) 표면의 계면 상태가 불량하여 절연막(6 및 7)과의 접합성이 낮아지고, 이에 따라 소자의 전기적 특성이 저하된다.
따라서 본 발명은 탄소가 다량 함유된 비정질 수소화 실리콘 탄화막을 형성하고 탄소와 확산 방지 금속막의 반응에 의해 계면에 확산 방지 탄화 금속막이 형성되도록 함으로써 상기한 단점을 해소할 수 있는 반도체 소자의 구리배선 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 소정의 공정을 거친 실리콘 기판 상에 하부 저유전 절연막이 형성된 상태에서 상기 하부 저유전 절연막 상에 연마 정지층을 형성하는 단계와, 상기 연마 정지층과 하부 저유전 절연막을 패터닝하여 소정 깊이의 트렌치를 형성하는 단계와, 상기 트렌치 내에 확산 방지 금속막에 의해 둘려 쌓여진 구리배선을 형성하는 단계와, 상기 구리배선의 표면에 형성된 구리 산화층을 제거한 후 전체 상부면에 탄소가 함유된 제 1 비정질 수소화 실리콘 탄화막을 형성하는 단계와, 상기 제 1 비정질 수소화 실리콘 탄화막에 포함된 탄소와 상기 확산 방지 금속막의 반응에 의해 계면에 확산 방지 탄화 금속막이 생성되도록 하는 단계와, 반응하고 남은 탄소를 제거하기 위해 열처리한 후 상기 제 1 비정질수소화 실리콘 탄화막 상에 제 2 비정질 수소화 실리콘 탄화막을 형성하는 단계와, 상기 제 2 비정질 수소화 실리콘 탄화막 상에 상부 저유전 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구리배선은 상기 트렌치를 포함하는 전체 상부면에 상기 확산 방지 금속막 및 구리박막을 순차적으로 증착하는 단계와, 화학적기계적연마 공정으로 상기 연마 정지층 상에 증착된 구리박막 및 확산 방지 금속막을 제거하는 단계를 통해 형성된 것을 특징으로 한다.
상기 구리 산화층은 질소 및 수소가 함유된 가스, 암모니아 계열의 가스 또는 질소가 포함되지 않은 수소와 불활성 기체의 혼합 가스를 이용하여 플라즈마를 생성하고, 100 내지 350℃의 온도에서 상기 플라즈마를 이용한 표면처리를 통해 제거하는 것을 특징으로 한다.
상기 제 1 비정질 수소화 실리콘 탄화막은 탄소가 함유된 실리콘 반응가스와 수소 혼합가스를 이용하여 형성하며, 상기 확산 방지 탄화 금속막은 불활성 가스 또는 수소 및 질소가 혼합된 가스 분위기에서 열처리를 통해 형성하고, 상기 제 2 비정질 수소화 실리콘 탄화막은 메칠기가 포함된 실리콘 반응가스와 수소, 소량의 산소 또는 N2O을 반응가스로 이용한 플라즈마 화학기상증착법(CVD)으로 형성하는 것을 특징으로 한다.
도 1a 및 도 1b는 종래 반도체 소자의 구리배선 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 구리배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11: 실리콘 기판
2, 12: 하부 저유전 절연막
3, 13: 연마 정지층
4, 14: 확산 방지 금속막
5, 15: 구리배선
6, 16: 확산 방지 절연막
7, 18: 상부 저유전 절연막
16a, 16b: 비정질 수소화 실리콘 탄화막
17: 확산 방지 탄화 금속막
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 구리배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 소정의 공정을 거친 실리콘 기판(11) 상에 하부 저유전 절연막(12)이 형성된 상태에서 하부 저유전 절연막(12) 상에 연마 정지층(13)을 형성한다. 연마 정지층(13)과 하부 저유전 절연막(12)을 패터닝하여 단차가 높은 소정 깊이의 비아 및 트렌치를 형성하고, 전체 상부면에 확산 방지 금속막(14) 및 구리박막(15)을 순차적으로 형성한다. 연마 정지층(13) 상에 증착된 구리박막(15) 및 확산 방지 금속막(14)을 화학적기계적연마(CMP) 공정으로 제거하여 트렌치 내에 확산 방지 금속막(14)에 의해 둘려 쌓여진 구리배선(15)을 형성한다. 이 때 화학적기계적연마(CMP) 공정은 연마 정지층(13)이 일정 두께 잔류되거나, 또는 모두 제거될 때까지 실시할 수 있다.
도 2b를 참조하면, 질소 및 수소가 함유된 가스, 암모니아 계열의 가스 또는 질소가 포함되지 않은 수소와 불활성 기체의 혼합 가스를 이용하여 플라즈마를 생성하고, 100 내지 350℃의 온도에서 플라즈마를 이용한 표면처리를 통해 구리배선(15)의 표면에 형성된 구리 산화층을 제거한다. 이와 같은 플라즈마 처리에 의해 후속 공정에서 산소나 실리콘 등의 확산에 의한 CuSix 등의 형성이 방지된다. 이 때 결함(Defect)의 발생이 효과적으로 방지되도록 플라즈마 처리를 -50 내지 50℃의 저온에서 실시할 수도 있다.
탄소가 함유된 실리콘 반응가스와 수소 혼합가스를 주입하여 확산 방지 금속막(14)과 구리배선(15) 그리고 연마정지층(13)의 표면에 얇은 두께의 탄소가 과량 함유된 비정질 수소화 실리콘 탄화막(16a)이 형성되도록 한다. 비정질 수소화 실리콘 탄화막(a-Si1-xCx:H; 16a)은 10 내지 100Å의 두께로 형성하며, 조성비 x는 0.3 내지 0.7의 범위가 되도록 한다.
이 후 비정질 수소화 실리콘 탄화막(16a)에 포함된 과량의 탄소와 확산 방지 금속막(14)의 반응에 의해 계면에 TaxCy, WxCy, TixWy 등과 같은 확산 방지 탄화 금속막(17)이 생성되도록 1차 열처리한다. 1차 열처리는 불활성 가스 또는 수소, 질소 등이 혼합된 가스 분위기에서 실시하며, 플라즈마를 이용하여도 된다.
이와 같은 공정은 동일 장비에서 연속적으로 실시한다.
도 2c를 참조하면, 반응하고 남은 탄소에 의해 과포화 탄소층이 형성될 경우 전류의 누설이 발생될 수 있으므로 반응하고 남은 탄소를 제거하기 위해 실리콘 소스가 함유된 가스 분위기에서 2차 열처리한다. 2차 열처리 과정에서 잔류된 탄소와 실리콘(Si)의 반응에 의해 과포화 탄소의 농도가 낮아진다. 여기서, 2차 열처리를 실리콘 소스가 함유된 가스가 아닌 수소, 질소, 산소, N2O 또는 이들의 혼합가스 분위기에서 실시하여 잔류된 탄소와 산소 등과의 반응에 의해 과포화 탄소의 농도를 낮게 할 수도 있다.
열처리된 비정질 수소화 실리콘 탄화막(16a) 상에 원하는 조성의 비정질 수소화 실리콘 탄화막(16b)을 형성한다. 이중 구조의 비정질 수소화 실리콘탄화막(16a 및 16b)은 확산 방지 절연막(16)으로 이용된다. 비정질 수소화 실리콘 탄화막(16b)은 메칠기가 포함된 실리콘 반응가스와 수소, 소량의 산소 또는 N2O 등을 반응가스로 이용한 플라즈마 화학기상증착법(CVD)으로 형성할 수 있으며, 100 내지 900Å의 두께로 형성한다.
이 후 확산 방지 절연막(16) 상에 상부 저유전 절연막(18)을 형성하고, 상부 저유전 절연막(18)을 패터닝하여 소정 깊이의 비아홀 및 트렌치를 형성한다. 그리고 상기와 같은 다마신 공정을 통해 트렌치 내에 상부 구리배선(도시되지 않음)을 형성하여 다층 구조의 금속배선을 형성한다.
본 발명은 콘택홀이 포함되는 다층 구조의 구리배선 형성 공정 뿐만 아니라 다마신 공정으로 배선을 형성하는 공정에 적용이 가능하다.
상술한 바와 같이 본 발명은 구리배선을 형성한 후 표면의 구리 산화층을 제거하고 탄소가 다량 함유된 비정질 수소화 실리콘 탄화막을 형성한다. 그리고 비정질 수소화 실리콘 탄화막에 포함된 과량의 탄소와 확산 방지 금속막의 반응에 의해 계면에 확산 방지 탄화 금속막이 생성되도록 한다. 따라서 확산 방지 탄화 금속막에 의해 계면을 통한 구리(Cu) 원자의 이동이 억제되고, 확산 방지 금속막과의 계면에 생성되는 TaxCy, WxCy, TixWy 형태의 중간화합물에 의해 접합성이 증대되어 구리배선의 전기적 특성 및 신뢰성이 향상된다.

Claims (5)

  1. 소정의 공정을 거친 실리콘 기판 상에 하부 저유전 절연막이 형성된 상태에서 상기 하부 저유전 절연막 상에 연마 정지층을 형성하는 단계와,
    상기 연마 정지층과 하부 저유전 절연막을 패터닝하여 소정 깊이의 트렌치를 형성하는 단계와,
    상기 트렌치 내에 확산 방지 금속막에 의해 둘려 쌓여진 구리배선을 형성하는 단계와,
    상기 구리배선의 표면에 형성된 구리 산화층을 제거한 후 전체 상부면에 탄소가 함유된 제 1 비정질 수소화 실리콘 탄화막을 형성하는 단계와,
    상기 제 1 비정질 수소화 실리콘 탄화막에 포함된 탄소와 상기 확산 방지 금속막의 반응에 의해 계면에 확산 방지 탄화 금속막이 생성되도록 하는 단계와,
    반응하고 남은 탄소를 제거하기 위해 열처리한 후 상기 제 1 비정질 수소화 실리콘 탄화막 상에 제 2 비정질 수소화 실리콘 탄화막을 형성하는 단계와,
    상기 제 2 비정질 수소화 실리콘 탄화막 상에 상부 저유전 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  2. 제 1 항에 있어서, 상기 구리배선은 상기 트렌치를 포함하는 전체 상부면에 상기 확산 방지 금속막 및 구리박막을 순차적으로 증착하는 단계와,
    화학적기계적연마 공정으로 상기 연마 정지층 상에 증착된 구리박막 및 확산방지 금속막을 제거하는 단계를 통해 형성된 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  3. 제 1 항에 있어서, 상기 제 1 비정질 수소화 실리콘 탄화막은 탄소가 함유된 실리콘 반응가스와 수소 혼합가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  4. 제 1 항에 있어서, 상기 확산 방지 탄화 금속막은 불활성 가스 또는 수소 및 질소가 혼합된 가스 분위기에서 열처리를 통해 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
  5. 제 1 항에 있어서, 상기 제 2 비정질 수소화 실리콘 탄화막은 메칠기가 포함된 실리콘 반응가스와 수소, 소량의 산소 또는 N2O을 반응가스로 이용한 플라즈마 화학기상증착법(CVD)으로 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성 방법.
KR10-2002-0085481A 2002-12-27 2002-12-27 반도체 소자의 구리배선 형성 방법 KR100452042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085481A KR100452042B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 구리배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085481A KR100452042B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 구리배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058961A KR20040058961A (ko) 2004-07-05
KR100452042B1 true KR100452042B1 (ko) 2004-10-08

Family

ID=37351012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085481A KR100452042B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 구리배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100452042B1 (ko)

Also Published As

Publication number Publication date
KR20040058961A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US7416985B2 (en) Semiconductor device having a multilayer interconnection structure and fabrication method thereof
KR20040003232A (ko) 반도체 소자의 다층 배선 형성방법
US6825124B2 (en) Method of forming metal line in semiconductor device
KR20010043347A (ko) 반도체 장치
KR20040089580A (ko) 반도체 장치 및 그 제조 방법
KR100672731B1 (ko) 반도체 소자의 금속배선 형성방법
US20050009339A1 (en) Method of forming copper wiring in semiconductor device
JP2006287022A (ja) 半導体装置とその製造方法
KR20080113518A (ko) 반도체 소자의 제조 방법
KR100452042B1 (ko) 반도체 소자의 구리배선 형성 방법
JP2006073569A (ja) 半導体装置とその製造方法
KR100452041B1 (ko) 반도체 소자의 구리배선 형성 방법
KR100714049B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100011799A (ko) 반도체 소자의 제조방법
US11990365B2 (en) Method for manufacturing semiconductor device
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101005740B1 (ko) 반도체 소자의 구리배선 형성방법
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
KR20020002085A (ko) 반도체 소자의 구리 배선 형성 방법
KR20050006468A (ko) 반도체 소자의 구리 배선 형성 방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100753420B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
LAPS Lapse due to unpaid annual fee