KR20050006468A - 반도체 소자의 구리 배선 형성 방법 - Google Patents
반도체 소자의 구리 배선 형성 방법 Download PDFInfo
- Publication number
- KR20050006468A KR20050006468A KR1020030046291A KR20030046291A KR20050006468A KR 20050006468 A KR20050006468 A KR 20050006468A KR 1020030046291 A KR1020030046291 A KR 1020030046291A KR 20030046291 A KR20030046291 A KR 20030046291A KR 20050006468 A KR20050006468 A KR 20050006468A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- copper wiring
- interlayer insulating
- insulating film
- wiring
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 94
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 92
- 239000010949 copper Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims abstract description 26
- 230000003405 preventing effect Effects 0.000 claims abstract description 23
- 239000000126 substance Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 238000005498 polishing Methods 0.000 abstract description 10
- 238000013508 migration Methods 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 230000005012 migration Effects 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 저유전율 층간 절연막에 형성된 다마신 패턴에 구리층을 매립하고, 화학적 기계적 연마 공정으로 구리층을 연마하여 다마신 패턴 내에 구리 배선을 형성할 때, 구리 배선 상부가 오목한 표면을 이루어 주변의 저유전율 층간 절연막의 표면보다 낮게 형성되도록 화학적 기계적 연마 공정을 과도하게 실시하고, 구리 배선을 안정화 시키면서 구리 배선 상부가 오목한 표면에서 볼록한 표면으로 형성되도록 열처리를 실시하고, 볼록한 표면을 갖는 구리 배선 상부에 선택적 구리 확산 방지 도전막을 형성하되, 선택적 구리 확산 방지 도전막이 주변의 저유전율 층간 절연막과 단차 발생 없이 다마신 패턴 내에 형성되도록 하므로, 다마신 패턴 내에서 선택적 구리 확산 방지 도전막에 의해 상부가 밀봉된 구리 배선이 형성된다. 본 발명은 선택적 구리 확산 방지 도전막이 다마신 패턴 내부에만 형성되므로, 구리 이동을 억제하는 장벽 역할을 하여 배선의 신뢰성을 향상시키고, 또한 이웃하는 구리 배선 상호간의 전기적 단락 현상이 방지되어 배선 불량을 개선할 수 있다.
Description
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 다마신 패턴 내에 형성된 구리 배선의 구리 이동을 억제하면서, 이웃하는 구리 배선 상호간의 전기적 단락 현상을 방지할 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리는 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
현재, 사용이 가능한 구리 매립 방법으로는 물리기상증착(PVD)법/리플로우 (reflow), 화학기상증착법(CVD), 전기 도금(Electroplating)법, 무전기 도금(Electroless-plating)법 등이 있으며, 이 중에서 선호되는 방법은 구리 매립 특성이 비교적 양호한 전기 도금법과 화학기상증착법이다.
금속 배선의 재료로 구리를 채용하면서, 반도체 소자의 구리 배선 형성 공정에 하부층과 전기적으로 연결하기 위한 비아 콘택홀 및 금속 배선이 위치되는 트렌치를 동시에 형성시키는 다마신 기법이 널리 적용되고 있으며, 다마신 패턴이 형성될 층간 절연막으로 유전율이 낮은 저유전 절연물질이 적용되고 있다.
비아 콘택홀 및 트렌치로 이루어진 다마신 패턴에 구리 배선을 형성하기 위해서는 상기한 여러 방법으로 다마신 패턴에 구리를 매립시킨 후에 매립된 구리층을 화학적 기계적 연마(CMP) 공정으로 연마하여 이웃하는 구리 배선과 격리(isolation)시킨다.
도 1은 종래 반도체 소자의 구리 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
기판(11) 상에 제 1 층간 절연막(12) 및 연마 정지층(13)을 형성하고, 다마신 기법으로 연마 정지층(13) 및 제 1 층간 절연막(12)을 식각하여 다마신 패턴(14)을 형성한다.
다마신 패턴(14)을 포함한 연마 정지층(13) 표면을 따라 구리 확산 방지 도전막(15)을 형성하고, 다마신 패턴(14)이 충분히 매립되도록 구리층을 형성한다. 화학적 기계적 연마 공정을 연마 정지층(13)이 노출될 때까지 실시하여 다마신 패턴(14) 내에 구리 배선(16)을 형성한다. 이후, 구리 배선(16)을 포함한 전체 구조 상에 구리 확산 방지 절연막(100) 및 제 2 층간 절연막(17)을 형성한다.
상기한 종래 방법은 구리 배선(16)으로부터 구리 원자가 외부로 확산 되는 것을 방지하기 위하여 구리 확산 방지 도전막(15)과 구리 확산 방지 절연막(100)으로 구리 배선(16)을 밀봉하고 있다. 그런데, 종래 방법에 따라 형성된 구리배선(16)을 갖는 소자는 구리 원자의 이동(Electro-migration and stress migration)에 의해 발생하는 대부분의 배선 신뢰성 불량이, 지시 부호 "A"에 나타낸 바와 같이, 구리 확산 방지 절연막(100)과 구리 확산 방지 도전막(15) 사이의 계면에서 일어나고 있다. 이러한 현상은 구리 확산 방지 절연막(100)과 하부층(13, 15 및 16)과의 접합성 부족에 기인한다.
따라서, 본 발명은 종래 문제점인 다마신 패턴 내에 형성된 구리 배선의 구리 이동을 방지하여 소자의 전기적 특성을 향상시키면서, 이웃하는 구리 배선 상호간의 전기적 단락 현상을 방지할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공함에 그 목적이 있다.
도 1은 종래 반도체 소자의 구리 배선 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 2c는 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 기판 12, 22: 제 1 층간 절연막
13, 23: 연마 정지층 14, 24: 다마신 패턴
15, 25: 구리 확산 방지 도전막 16, 26: 구리 배선
17, 27: 제 2 층간 절연막 100: 구리 확산 방지 절연막
200: 선택적 구리 확산 방지 도전막
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성 방법은 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 제 1 단계; 상기 다마신 패턴을 포함한 구조 상에 구리 확산 방지 도전막 및 구리층을 형성하는 제 2 단계; 화학적 기계적 연마 공정에 의해 구리 배선을 형성하되, 상기 구리 배선의 표면이 상기 층간 절연막의 표면보다 낮게 형성되도록 하는 제 3 단계; 및 상기 구리 배선 표면을 플라즈마 처리한 후, 그 상부에 선택적 구리 확산 방지 도전막을 형성하는 제 4 단계를 포함한다.
상기 제 3 단계는 상기 구리 배선 상부가 오목한 표면을 이루어 상기 층간 절연막의 표면보다 낮게 형성되도록 상기 화학적 기계적 연마 공정을 과도하게 실시하는 단계; 및 상기 구리 배선을 안정화 시키면서 상기 구리 배선 상부가 오목한 표면에서 볼록한 표면으로 형성되도록 열처리하는 단계를 포함한다.
상기 열처리는 N2, Ar, H2또는 He와 같은 불활성 기체를 이용하거나 이들의 혼합 기체를 이용하여 100 ~ 500℃의 온도 범위에서 실시하거나, N2, Ar, H2또는 He 와 같은 불활성 기체를 이용하거나 이들의 혼합 기체를 이용하며, 진공 상태에서 200 ~ 700℃의 온도 범위에서 1 ~ 5분 동안 급속 열처리로 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 2c는 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 기판(21) 상에 제 1 층간 절연막(22) 및 연마 정지층(23)을 형성하고, 다마신 기법으로 연마 정지층(23) 및 제 1 층간 절연막(22)을 식각하여 다마신 패턴(24)을 형성한다. 다마신 패턴(24)을 포함한 연마 정지층(23) 표면을 따라 구리 확산 방지 도전막(25)을 형성하고, 다마신 패턴(24)이 충분히 매립되도록 구리층을 형성한다. 화학적 기계적 연마 공정을 실시하여 다마신 패턴(24) 내에 구리 배선(26)을 형성하되, 구리 배선(26) 상부가 오목한 표면으로 되고 주변의 제 1 층간 절연막(22)의 표면보다 낮게 형성되도록 화학적 기계적 연마 공정을 과도하게 실시한다. 화학적 기계적 연마 공정을 완료한 후 세정 공정을 실시한다.
상기에서, 제 1 층간 절연막(22)은 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해 저유전율을 갖는 물질로 형성하는데, 예를 들어, 유전 상수값이 1.5 내지 4.5 대역의 SiO2계열에 H, F, C, CH3등이 부분적으로 결합되어 있는 물질이나, C-H를 기본 구조로 하는 SiLKTM제품, FlareTM제품 등의 유기 물질(organic material)이나, 이들 물질의 유전 상수값을 낮추기 위해 이들 물질의 기공도(porosity)를 증가시킨 다공성(porous) 물질로 형성한다.
연마 정지층(23)은 탄소를 함유하지 않은 산화물로 형성하거나, 구리 확산 방지 특성을 가지도록 화학기상증착법(CVD)으로 질소를 함유한 실리콘 질화물 및 실리콘 질화 산화물 또는 탄소를 함유한 실리콘 카바이드 계열의 물질로 형성한다.
구리 확산 방지 도전막(25)은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 하나로 형성한다.
세정 공정은 구리 배선(26)의 표면이 주변의 제 1 층간 절연막(22)의 표면보다 더욱 낮게 형성되도록 세정액에 질산 등을 소량 함유시켜 진행한다.
도 2b를 참조하면, 열처리를 실시하여 구리 배선(26)을 안정화 시키며, 이때 구리 배선(26)의 표면은 열에 의한 표면 에너지를 최소화하기 위해 상부가 오목한 표면에서 볼록한 표면으로 된다.
상기에서, 열처리는 2가지 방법으로 실시하는데, 첫번째 방법은 N2, Ar, H2또는 He 등의 불활성 기체나 이들의 혼합 기체를 이용하여 100 ~ 500℃의 온도 범위에서 실시하는 것이고, 두번째 방법은 N2, Ar, H2또는 He 등의 불활성 기체나 이들의 혼합 기체를 이용하거나, 진공 상태에서 200 ~ 700℃의 온도 범위에서 5분 이내, 바람직하게는 1 ~ 5분 동안 급속 열처리로 실시하는 것이다.
도 2c를 참조하면, 구리 배선(26)의 표면에 생성되는 산화층과 같은 불순물들을 제거하기 위하여 플라즈마 처리하고, 볼록한 표면을 갖는 구리 배선(26) 상부에 선택적 구리 확산 방지 도전막(200)을 형성한다. 구리 확산 방지 도전막(200)을 포함한 전체 구조 상에 제 2 층간 절연막(27)을 형성한다.
상기에서, 플라즈마 처리는 질소와 수소를 함유한 혼합 가스, 암모니아 계열의 가스 또는 질소가 포함되지 않은 수소/불활성 기체의 혼합 가스를 분위기 가스로 사용하여 100 ~ 350℃의 온도 범위에서 실시한다.
선택적 구리 확산 방지 도전막(200)은 주변의 제 1 층간 절연막(22)과 단차 발생 없이 다마신 패턴(24) 내에 형성되도록 한다. 선택적 구리 확산 방지 도전막(200)은 2가지 방법으로 형성하는데, 첫번째 방법은 W, Ti, Ta 등의 고융점금속이나, Ni, Co, P, B 등의 화합물로써 선택적 무전해 도금법을 이용하여 형성하는 것이고, 두번째 방법은 선택적 화학 기상 증착법(Selective CVD)을 이용하여 형성하는 것이다.
제 2 층간 절연막(27)은 다층 금속 배선 구조일 경우에는 전술한 제 1 층간 절연막(22)과 같이 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해 저유전율을 갖는 물질로 형성하는 것이 바람직하지만, 단층 금속 배선 구조일 경우에는 통상적으로 반도체 소자의 층간 절연막으로 적용되는 다른 절연물로도 형성할 수 있다.
상술한 바와 같이, 본 발명은 구리 배선 상부가 주변의 저유전율 층간 절연막의 표면보다 낮게 형성되도록 하고, 구리 배선 상부의 선택적 구리 확산 방지 도전막이 주변의 저유전율 층간 절연막과 단차 발생 없이 다마신 패턴 내에 형성되도록 하므로, 선택적 구리 확산 방지 도전막이 구리 이동을 억제하는 장벽 역할을 하여 배선의 신뢰성을 향상시킬 뿐만 아니라, 선택적 구리 확산 방지 도전막이 다마신 패턴 내에만 형성되어 이웃하는 구리 배선 상호간의 전기적 단락 현상이 방지되어 배선 불량을 개선할 수 있다. 따라서 본 발명은 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있으며, 소자의 고집적화 실현을 가능하게 한다.
Claims (7)
- 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 제 1 단계;상기 다마신 패턴을 포함한 구조 상에 구리 확산 방지 도전막 및 구리층을 형성하는 제 2 단계;화학적 기계적 연마 공정에 의해 구리 배선을 형성하되, 상기 구리 배선의 표면이 상기 층간 절연막의 표면보다 낮게 형성되도록 하는 제 3 단계; 및상기 구리 배선의 표면을 플라즈마 처리한 후 그 상부에 선택적 구리 확산 방지 도전막을 형성하는 제 4 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서,상기 제 3 단계는,상기 구리 배선 상부가 오목한 표면으로 되고 상기 층간 절연막의 표면보다 낮게 형성되도록 상기 화학적 기계적 연마 공정을 과도하게 실시하는 단계; 및상기 구리 배선을 안정화 시키면서 상기 구리 배선 상부가 오목한 표면에서 볼록한 표면으로 형성되도록 열처리하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.
- 제 2 항에 있어서,상기 화학적 기계적 연마 공정 단계 후에 세정 공정 단계를 더 실시하는 반도체 소자의 구리 배선 형성 방법.
- 제 3 항에 있어서,상기 세정 공정은 상기 구리 배선의 표면이 상기 층간 절연막의 표면보다 더욱 낮게 형성되도록 세정액에 질산을 함유시켜 진행하는 반도체 소자의 구리 배선 형성 방법.
- 제 2 항에 있어서,상기 열처리는 N2, Ar, H2또는 He와 같은 불활성 기체나 이들의 혼합 기체를 이용하여 100 ~ 500℃의 온도 범위에서 실시하는 반도체 소자의 구리 배선 형성 방법.
- 제 2 항에 있어서,상기 열처리는 N2, Ar, H2또는 He 와 같은 불활성 기체나 이들의 혼합 기체를 이용하거나, 진공 상태에서 200 ~ 700℃의 온도 범위에서 1 ~ 5분 동안 급속 열처리로 실시하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서,상기 선택적 구리 확산 방지 도전막은 상기 층간 절연막과 단차 발생 없이 상기 다마신 패턴 내에 형성하는 반도체 소자의 구리 배선 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030046291A KR20050006468A (ko) | 2003-07-09 | 2003-07-09 | 반도체 소자의 구리 배선 형성 방법 |
| JP2003424483A JP4638140B2 (ja) | 2003-07-09 | 2003-12-22 | 半導体素子の銅配線形成方法 |
| US10/749,022 US7199043B2 (en) | 2003-07-09 | 2003-12-30 | Method of forming copper wiring in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030046291A KR20050006468A (ko) | 2003-07-09 | 2003-07-09 | 반도체 소자의 구리 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050006468A true KR20050006468A (ko) | 2005-01-17 |
Family
ID=37220280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030046291A KR20050006468A (ko) | 2003-07-09 | 2003-07-09 | 반도체 소자의 구리 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050006468A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293410B2 (en) | 2013-11-29 | 2016-03-22 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11961893B2 (en) | 2021-04-28 | 2024-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contacts for semiconductor devices and methods of forming the same |
-
2003
- 2003-07-09 KR KR1020030046291A patent/KR20050006468A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293410B2 (en) | 2013-11-29 | 2016-03-22 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11961893B2 (en) | 2021-04-28 | 2024-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contacts for semiconductor devices and methods of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| US6972253B2 (en) | Method for forming dielectric barrier layer in damascene structure | |
| US6472231B1 (en) | Dielectric layer with treated top surface forming an etch stop layer and method of making the same | |
| KR100546209B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US7199043B2 (en) | Method of forming copper wiring in semiconductor device | |
| US6737349B2 (en) | Method of forming a copper wiring in a semiconductor device | |
| KR20090074510A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100973277B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100546940B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20050006468A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100283110B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| US6878617B2 (en) | Method of forming copper wire on semiconductor device | |
| KR20030050062A (ko) | 반도체 소자의 구리 배선 형성방법 | |
| KR100525906B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| KR100935193B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR20090075501A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100567539B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR101029105B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR101029107B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100622637B1 (ko) | 반도체 소자의 금속배선 구조 및 그 형성방법 | |
| KR100452042B1 (ko) | 반도체 소자의 구리배선 형성 방법 | |
| KR20100073779A (ko) | 반도체 소자의 금속배선 및 그 제조 방법 | |
| KR20000015238A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20020053534A (ko) | 반도체 소자의 구리 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |