KR20030050062A - 반도체 소자의 구리 배선 형성방법 - Google Patents

반도체 소자의 구리 배선 형성방법 Download PDF

Info

Publication number
KR20030050062A
KR20030050062A KR1020010080442A KR20010080442A KR20030050062A KR 20030050062 A KR20030050062 A KR 20030050062A KR 1020010080442 A KR1020010080442 A KR 1020010080442A KR 20010080442 A KR20010080442 A KR 20010080442A KR 20030050062 A KR20030050062 A KR 20030050062A
Authority
KR
South Korea
Prior art keywords
copper
film
layer
wiring
forming
Prior art date
Application number
KR1020010080442A
Other languages
English (en)
Other versions
KR100701673B1 (ko
Inventor
이덕원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010080442A priority Critical patent/KR100701673B1/ko
Publication of KR20030050062A publication Critical patent/KR20030050062A/ko
Application granted granted Critical
Publication of KR100701673B1 publication Critical patent/KR100701673B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선 신뢰성을 향상시킬 수 있는 구리 배선 형성방법은을 개시하며, 개시된 본 발명의 방법은, 소정의 하지층이 형성된 반도체 기판 상에 상기 하지층을 덮도록 절연막을 형성하는 단계; 상기 절연막을 식각하여 서로 다른 폭의 트렌치들을 형성하는 단계; 상기 트렌치 표면 및 절연막 상에 베리어막과 구리 씨드막을 차례로 증착하는 단계; 상기 구리 씨드막을 이용한 전기도금 방식에 따라 상대적으로 작은 폭의 트렌치가 매립될 때까지 제1구리막을 증착하는 단계; 상기 제1구리막 상에 상대적으로 큰 폭의 트렌치가 매립되도록 스퍼터링 방식에 따라 불순물이 함유된 제2구리막을 증착하는 단계; 상기 제2구리막 내의 불순물이 상기 제1구리막 내에 확산되도록 상기 결과물을 열처리하는 단계; 및 상기 절연막이 노출될 때까지 상기 제2 및 제1구리막과 베리어막을 연마하는 단계를 포함한다. 여기서, 상기 베리어막은 및 구리 씨드막은 CVD 방식에 따라 100∼1,000Å, 그리고, 250∼2,500Å 두께로 각각 증착한다. 또한, 상기 불순물로는 Mg, B, Al, Zn 및 Ge 중에서 어느 하나를 이용하며, 상기 제2구리막은 불순물이 함유된 구리-타켓을 이용하거나, 또는, Co-스퍼터링 방식을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 증착한다. 아울러, 상기 열처리는 퍼니스 또는 급속열처리 장비를 이용하여 100∼500℃ 온도에서 수행한다.

Description

반도체 소자의 구리 배선 형성방법{METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 불순물이 함유된 구리 배선을 형성하는 방법에 관한 것이다.
주지된 바와 같이, 금속배선의 재료로서는 전기전도도가 우수하고, 그리고, 가공성이 좋은 알루미늄(Al)이 주로 이용되어 왔다. 그런데, 알루미늄(Al) 배선은전자 이동(Electromigration) 및 스트레스 이동(Stress Migration) 등과 같은 배선 신뢰성 측면에서 한계가 있어서, 새로운 배선 재료를 요구하게 되었고, 그 하나의 예로서 구리(Cu) 배선의 형성이 진행되고 있다.
현재 진행중인 구리 배선은 순수한 구리만으로 형성되고 있으며, 통상은 전기도금(eletroplating) 방식을 이용해서 배선 형성에 필요한 구리막을 증착하고 있다.
이러한 순수 구리 배선은 기존의 알루미늄 또는 그 합금 배선에 비하여 더 우수한 배선 신뢰성을 갖는다.
한편, 상기 알루미늄 배선은 알루미늄막의 증착 및 이에 대한 식각을 통해 용이하게 형성할 수 있는 반면, 상기 구리 배선은 구리막의 식각이 용이치 않은 것과 관련하여 알루미늄 배선과 동일한 방법으로는 그 형성이 어렵다. 특히, 반도체 소자의 고집적화 추세에서, 식각 데미지 및 후속 열공정에 의한 데미지 등을 고려할 때, 기존의 방식으로 구리 배선을 형성한다는 것은 실질적으로 곤란하다.
따라서, 상기 현재의 구리 배선은 배선 영역을 한정하는 비아홀 및 트렌치를 형성한 후에 구리막을 증착하고, 그리고나서, CMP(Chemical Mechanical Polishing)를 수행하는 듀얼-다마신(dual-damascene) 공정으로 형성하고 있다.
아울러, 상기 구리 배선을 포함한 통상의 금속 배선은 실질적인 배선 재료의 하부에 배선 재료의 접착력를 증대시키면서 기판 실리콘과의 반응을 방지하기 위해 베리어막(barrier layer)을 배치시키고 있으며, 이러한 베리어막으로서는 통상 TiN이 이용되고 있다.
그러나, 순수한 구리 배선은 현 시점에서는 알루미늄 배선에 비해 우수한 배선 신뢰성을 갖지만, 배선의 폭이 감소되거나 또는 동작 조건이 더욱 열악해질 경우에는 그 신뢰성이 보장되지 못한다는 문제점을 갖는다.
또한, 순수한 구리 배선은 후속 열처리에 의하여 과도하게 형성되는 산화막에 의해 배선 저항이 급격하게 증가하게 되며, 그리고, CMP 공정의 안정화에 악영향을 미칠 수 있다는 문제점도 갖는다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 배선 신뢰성을 확보할 수 있는 반도체 소자의 구리 배선 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 구리 배선 형성방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 하지층
3 : 절연막 4a,4b : 트렌치
5 : 베리어막 6 : 구리 씨드막
7 : 제1구리막 8 : 제2구리막
9 : 불순물 10 : 구리 배선
상기와 같은 목적을 달성하기 위한 본 발명의 구리 배선 형성방법은, 소정의 하지층이 형성된 반도체 기판 상에 상기 하지층을 덮도록 절연막을 형성하는 단계; 상기 절연막을 식각하여 서로 다른 폭의 트렌치들을 형성하는 단계; 상기 트렌치 표면 및 절연막 상에 베리어막과 구리 씨드막을 차례로 증착하는 단계; 상기 구리 씨드막을 이용한 전기도금 방식에 따라 상대적으로 작은 폭의 트렌치가 매립될 때까지 제1구리막을 증착하는 단계; 상기 제1구리막 상에 상대적으로 큰 폭의 트렌치가 매립되도록 스퍼터링 방식에 따라 불순물이 함유된 제2구리막을 증착하는 단계; 상기 제2구리막 내의 불순물이 상기 제1구리막 내에 확산되도록 상기 결과물을 열처리하는 단계; 및 상기 절연막이 노출될 때까지 상기 제2 및 제1구리막과 베리어막을 연마하는 단계를 포함한다.
여기서, 상기 베리어막은 및 구리 씨드막은 CVD 방식에 따라 100∼1,000Å, 그리고, 250∼2,500Å 두께로 각각 증착한다.
또한, 상기 불순물로는 Mg, B, Al, Zn 및 Ge 중에서 어느 하나를 이용하며, 상기 제2구리막은 불순물이 함유된 구리-타켓(Cu-Target)을 이용하거나, 또는, Co-스퍼터링 방식을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 증착한다.
아울러, 상기 열처리는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Annealing) 장비를 이용하여 100∼500℃ 온도에서 수행한다.
본 발명에 따르면, 구리막의 증착을 스퍼터링 방식으로 수행하면서, 동시에, 순수한 구리막 내에 불순물 도핑이 이루어지도록 함으로써, 선폭 및 동작 조건의 변동에도 불구하고 배선 신뢰성을 확보할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1e는 본 발명의 실시에에 따른 구리 배선 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 반도체 기판(1) 상에 공지의 반도체 제조 공정에 따라 트랜지스터(도시안됨)를 포함한 하지층(2)을 형성한 상태에서, 상기 하지층(2) 상에 평탄화된 절연막(3)을 형성한다. 그런다음, 상기 절연막(3)을 식각하여 구리 배선이 형성될 영역을 한정하는 서로 다른 폭의 트렌치들(4a, 4b)을 형성한다.
이어서, 상기 트렌치들(4a, 4b)의 표면 및 절연막(3) 상에 Ta, TaN, TiN 및 WN 중의 어느 하나로 이루어진 베리어막(5)을 증착하고, 상기 베리어막(5) 상에 구리 씨드(Cu seed)막(6)을 증착한다. 이때, 상기 베리어막(5) 및 구리 씨드막(6)은 스퍼터링(sputtering) 또는 CVD(Chemical Vapor Deposition) 방식으로 증착하며, 또한, 상기 베리어막(5)은 100∼1,000Å, 그리고, 구리 씨드막(6)은 250∼2,500Å 정도의 두께로 증착한다.
도 1b를 참조하면, 상기 구리 씨드막을 이용해서 전기도금 방식에 따라 제1구리막(7)을 증착한다. 여기서, 상기 제1구리막(7)의 증착은 상대적으로 작은 폭의 트렌치들(4b)이 완전히 매립될 때까지 수행하며, 반면에, 상대적으로 큰 폭의 트렌치(4a)에는 제1구리막(7)이 균일한 두께로 증착된다. 또한, 상기 전기도금은 2-성분(component) 첨가제 및 DC 도금으로 진행한다.
도 1c를 참조하면, 상기 제1구리막(7) 상에 스퍼터링 방식을 이용해서 불순물(9)이 함유된 제2구리막(8)을 상대적으로 큰 폭의 트렌치(4a)가 완전히 매립될 때까지 증착한다. 여기서, 상기 불순물(9)로는 Mg, B, Al, Zn 및 Ge 중에서 어느 하나를 함유시키며, 상기 제2구리막(8)의 증착은 구리-타켓(Cu-Target)을 이용하거나 Co-스퍼터링 방식을 이용하여 제2구리막(8) 내의 불순물 함유량이 0.1∼30% 정도가 되도록 수행한다.
도 1d를 참조하면, 상기 결과물에 대해 열처리를 수행하고, 이를 통해, 제2구리막(8) 내에 함유된 불순물(9)을 제1구리막(7) 내에 확산시킨다. 여기서, 상기 열처리는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Annealing) 장비를 이용하여 100∼500℃ 온도에서 진행한다.
도 1e를 참조하면, 절연막(3)이 노출될 때까지 상기 제2 및 제1구리막(8, 7)과 베리어막(5)을 CMP하고, 이 결과로, 불순물(9)이 함유된 구리 배선(10)을 형성한다.
상기와 같은 공정에 따라 형성되는 본 발명의 구리 배선은 다음과 같은 잇점을 갖는다.
후속 열공정에 의한 산화막 형성을 억제시키면서 구리 배선의 배선 신뢰성을 향상시키기 위해서는 균일한 분포로 불순물이 함유되도록 해야한다.
그런데, 종래의 구리 배선 형성은 통상 전기도금 방식에 따라 이루어지므로, 불순물을 함유시킨 구리 배선의 형성이 실질적으로 용이하지 않다. 또한, 스퍼터링 방식에 의한 구리막의 증착은 불순물의 함유는 용이하지만, 매립하고자 하는 홀 또는 트렌치의 폭이 작으면 완전 매립이 용이하지 않다.
반면, 본 발명의 구리 배선 형성은 홀 또는 트렌치의 크기에 큰 영향없이 매립 특성이 우수한 전기도금 방식으로 미세 폭의 트렌치를 매립하고, 아울러, 불순물의 함유가 용이한 스퍼터링 방식으로 큰 폭의 트렌치를 매립하며, 이후, 열처리를 통해 막 내에 불순물이 균일하게 확산되도록 함으로써, 후속하는 열공정시에 구리 배선 표면에서의 산화막 형성 정도를 크게 감소시킬 수 있고, 특히, 전자 이동 및 스트레스 이동과 같은 배선 신뢰성을 향상시킬 수 있다.
이상에서와 같이, 본 발명은 전기도금 방식과 스퍼터링 방식의 장점을 이용하여 불순물이 함유된 상태로 구리 배선을 형성하기 때문에 열공정에 의한 산화막 형성을 감소시킬 수 있으며, 그리고, 배선 신뢰성을 향상시킬 수 있다.
또한, 종래의 전기도금 방식에서는 3-컴포넌트(component) 첨가제 및 리버스 펄스 도금(reverse pulse plating)의 사용이 필요하지만, 본 발명의 경우에는 필요치 않다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

  1. 소정의 하지층이 형성된 반도체 기판 상에 상기 하지층을 덮도록 절연막을 형성하는 단계;
    상기 절연막을 식각하여 서로 다른 폭의 트렌치들을 형성하는 단계;
    상기 트렌치 표면 및 절연막 상에 베리어막과 구리 씨드막을 차례로 증착하는 단계;
    상기 구리 씨드막을 이용한 전기도금 방식에 따라 상대적으로 작은 폭의 트렌치가 매립될 때까지 제1구리막을 증착하는 단계;
    상기 제1구리막 상에 상대적으로 큰 폭의 트렌치가 매립되도록 스퍼터링 방식에 따라 불순물이 함유된 제2구리막을 증착하는 단계;
    상기 제2구리막 내의 불순물이 상기 제1구리막 내에 확산되도록 상기 결과물을 열처리하는 단계; 및
    상기 절연막이 노출될 때까지 상기 제2 및 제1구리막과 베리어막을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
  2. 제 1 항에 있어서, 상기 베리어막은, 100∼1,000Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
  3. 제 1 항에 있어서, 상기 구리 씨드막은, 250∼2,500Å 두께로 증착하는 것을특징으로 하는 반도체 소자의 구리 배선 형성방법.
  4. 제 1 항에 있어서, 상기 불순물은, Mg, B, Al, Zn 및 Ge 으로 이루어지는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
  5. 제 1 항에 있어서, 상기 불순물이 함유된 제2구리막을 증착하는 단계는, 불순물이 함유된 구리-타켓(Cu-Target)을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 행하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
  6. 제 1 항에 있어서, 상기 불순물이 함유된 제2구리막을 증착하는 단계는
    Co-스퍼터링 방식을 이용하여 막 내의 불순물 함유량이 0.1∼30%가 되도록 행하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
  7. 제 1 항에 있어서, 상기 열처리는 퍼니스(Furnace) 또는 급속열처리(Rapid Thermal Annealing) 장비를 이용하여 100∼500℃ 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성방법.
KR1020010080442A 2001-12-18 2001-12-18 반도체 소자의 구리 배선 형성방법 KR100701673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080442A KR100701673B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 구리 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080442A KR100701673B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 구리 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20030050062A true KR20030050062A (ko) 2003-06-25
KR100701673B1 KR100701673B1 (ko) 2007-03-29

Family

ID=29575844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080442A KR100701673B1 (ko) 2001-12-18 2001-12-18 반도체 소자의 구리 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100701673B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701673B1 (ko) * 2001-12-18 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
KR100866110B1 (ko) * 2002-06-10 2008-10-31 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
KR100871368B1 (ko) * 2002-07-11 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 비트라인 스페이서 제조방법
US10269629B2 (en) 2016-09-05 2019-04-23 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR20230165442A (ko) 2022-05-27 2023-12-05 한국세라믹기술원 구리 배선 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010026981A1 (ja) 2008-09-08 2010-03-11 三菱瓦斯化学株式会社 銅配線表面保護液および半導体回路素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3244058B2 (ja) * 1998-07-28 2002-01-07 日本電気株式会社 半導体装置の製造方法
JP2000269214A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
KR100701673B1 (ko) * 2001-12-18 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701673B1 (ko) * 2001-12-18 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
KR100866110B1 (ko) * 2002-06-10 2008-10-31 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
KR100871368B1 (ko) * 2002-07-11 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 비트라인 스페이서 제조방법
US10269629B2 (en) 2016-09-05 2019-04-23 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR20230165442A (ko) 2022-05-27 2023-12-05 한국세라믹기술원 구리 배선 형성방법

Also Published As

Publication number Publication date
KR100701673B1 (ko) 2007-03-29

Similar Documents

Publication Publication Date Title
US6294836B1 (en) Semiconductor chip interconnect barrier material and fabrication method
US7220674B2 (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
EP0982771B1 (en) Process for semiconductor device fabrication having copper interconnects
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
US7087524B2 (en) Method of forming copper wiring in semiconductor device
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100919378B1 (ko) 반도체 소자의 금속 배선 및 이의 형성 방법
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR20000044849A (ko) 반도체 소자의 구리 합금 배선 형성 방법
JP2000124310A (ja) 半導体装置およびその製造方法
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
TW533542B (en) Manufacturing method of damascene copper wire
KR100298648B1 (ko) 반도체 소자용 배선박막 형성방법
KR20030002137A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
KR20030059456A (ko) 반도체 소자의 금속배선 형성방법
KR20000045863A (ko) 반도체소자의 다층 구리 배선 형성방법
KR20000015238A (ko) 반도체소자의 금속배선 형성방법
KR20030056600A (ko) 반도체 소자의 금속 배선 형성 방법
KR20000003456A (ko) 반도체 소자의 알루미늄 금속배선 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 14