KR100622637B1 - 반도체 소자의 금속배선 구조 및 그 형성방법 - Google Patents

반도체 소자의 금속배선 구조 및 그 형성방법 Download PDF

Info

Publication number
KR100622637B1
KR100622637B1 KR1020030100164A KR20030100164A KR100622637B1 KR 100622637 B1 KR100622637 B1 KR 100622637B1 KR 1020030100164 A KR1020030100164 A KR 1020030100164A KR 20030100164 A KR20030100164 A KR 20030100164A KR 100622637 B1 KR100622637 B1 KR 100622637B1
Authority
KR
South Korea
Prior art keywords
layer
metal wiring
gas
copper
forming
Prior art date
Application number
KR1020030100164A
Other languages
English (en)
Other versions
KR20050070526A (ko
Inventor
표성규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030100164A priority Critical patent/KR100622637B1/ko
Publication of KR20050070526A publication Critical patent/KR20050070526A/ko
Application granted granted Critical
Publication of KR100622637B1 publication Critical patent/KR100622637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 구조 및 그 형성방법에 관한 것으로, 다마신 패턴 내에 구리이온 확산방지 도전층, 구리 시드층 및 구리층이 적층된 금속배선을 형성하고, 구리와 접합력이 우수하고 내산화성 및 내부식성이 우수한 Ru를 금속배선이 노출된 부분에만 선택적으로 증착한 후, 열처리 및 플라즈마 처리를 통해 Ru층 표면에 유전율이 낮고 확산방지 특성이 우수한 RuO2층을 형성하여, Ru/RuO2의 이중 박막으로 된 구리이온 확산방지층을 형성하므로, 구리이온의 외부 확산을 최대한 억제할 수 있어 금속배선의 신뢰성을 향상시킬 수 있다.
Ru, RuO2, 금속배선, 구리배선, 확산방지층

Description

반도체 소자의 금속배선 구조 및 그 형성방법{Structure of metal wiring in semiconductor device and method of forming the same}
도 1a 내지 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 구조 및 그 형성방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판 12: 제 1 층간 절연층
13: 다마신 패턴 14: 구리이온 확산방지 도전층
15: 구리 시드층 16: 구리층
17: 촉매층 18: Ru층
19: RuO2층 20: 제 2 층간 절연층
456: 금속배선 890: 구리이온 확산방지층
본 발명은 반도체 소자의 금속배선 구조 및 그 형성방법에 관한 것으로, 특히 금속배선으로부터의 금속이온이 외부로 확산되는 것을 용이하게 방지할 수 있는 반도체 소자의 금속배선 구조 및 그 형성방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리는 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
기존의 구리배선 형성방법으로 다마신 방식에 의해 절연층을 식각하여 구리배선이 형성될 다마신 패턴을 형성하고, 구리배선으로부터 구리 이온이 외부로 확산되는 것을 방지하기 위하여, 다마신 패턴 내에 구리배선을 형성하기 전에 다마신 패턴 측벽을 따라 구리이온 확산방지 도전층을 형성하고, 다마신 패턴 내에 구리배선을 형성한 후에 구리배선을 포함한 전체 구조 상에 구리이온 확산방지 절연층을 형성한다.
구리이온 확산방지 도전층으로는 Ta 또는 TaN등과 같이 구리확산 방지 능력 이 우수하면서 도전성도 우수한 물질로 형성한다. 그리고 구리이온 확산방지 절연층으로는 배선간 캐패시턴스의 증가를 방지하기 위해 가능한 한 저유전율 값을 갖고 구리확산 방지 능력이 우수한 절연물질을 선택하여 형성하고 있는데, 일반적으로 화학적 기계적 연마(CMP) 공정 후에 NH3 기체 등으로 처리한 후 SiN층 또는 SiC층을 형성하여 적용하고 있다. 구리이온 확산방지 절연층으로 SiN층 또는 SiC층을 적용할 때 다음과 같은 문제점을 안고 있다.
첫째, 유효 유전상수 값(effective k value)의 증가이다. 구리배선 공정은 시정수 지연(RC delay)를 낮추기 위하여 종래의 알루미늄 대신 저항이 낮은 구리를 사용할 뿐만 아니라 전체 유전상수 값을 낮추기 위하여 유전상수 값이 약 4.5 이하인 절연물질로 층간 절연층을 형성하고 있다. 그런데, 유전상수 값이 약 7 정도인 SiN이나 유전상수 값이 약 5 정도인 SiC가 구리이온 확산방지 절연층으로 구리배선을 형성할 때마다 삽입되므로 인하여 전체 유효 유전상수 값의 증가를 초래하고, 이는 낮은 유전상수 값(low k value)의 층간 절연층의 적용에 큰 실효를 거둘 수 없다.
둘째, EM(electromigration) 특성의 악화이다. SiN/Cu 또는 SiC/Cu의 계면(interface)은 다마신 배선 공정에서 항상 신뢰성이 있는(reliable) 부분이 아니다. 따라서 이러한 계면에서 공정 중에 필링(peeling)이 일어나지 않도록 주의깊은 처리(treatment)가 필요하며, 이러한 계면에는 전자이동에 따른 보이드(electromigration voiding) 현상을 초래할 가장 용이한 사이트(site)가 된 다.
셋째, 결함(defect) 증식 등의 문제점이다. 이러한 구리이온 확산방지 절연층과 구리배선 사이의 본딩(bonding)이 약하여 결함을 양산하는 사이트가 되는 등 많은 문제점들이 발생하여 NH3 처리 등의 전처리 후에 구리이온 확산방지 절연층을 형성하게 되는데, 이 역시 공정 제어에는 많은 어려움이 따르고 있다.
따라서, 본 발명은 금속배선으로부터의 금속이온이 외부로 확산되는 것을 용이하게 방지할 수 있는 반도체 소자의 금속배선 구조 및 그 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 제 1 측면에 따른 반도체 소자의 금속배선 구조는 제 1 층간 절연층에 형성된 다마신 패턴; 다마신 패턴 내에 형성된 금속배선; 금속배선 상에 형성된 Ru/RuO2층; 및 Ru/RuO2층을 포함한 제 1 층간 절연층 상에 형성된 제 2 층간 절연층을 포함한다.
또한, 본 발명의 목적을 달성하기 위한 본 발명의 제 2 측면에 따른 반도체 소자의 금속배선 형성방법은 제 1 층간 절연층에 형성된 다마신 패턴 내에 금속배선을 형성하는 단계; 금속배선을 포함한 제 1 층간 절연층의 표면을 활성화 촉매 처리하는 단계; 금속배선이 노출된 부분에 선택적으로 Ru층을 형성하는 단계; 열처리 및 플라즈마 처리를 통해 Ru층 표면에 RuO2층을 형성하여 Ru/RuO2의 이중 박막으로 된 구리이온 확산방지층을 형성하는 단계; 및 구리이온 확산방지층을 포함한 제 1 층간 절연층 상에 제 2 층간 절연층을 형성하는 단계를 포함한다.
상기에서, 활성화 촉매 처리는 요오드 함유 액체 화합물, BTA, Thiourea, 순수 요오드 가스, 요오드 함유 가스, 주기율표상의 7족 원소들인 F, Cl, Br, I, At 원소의 액체 상태, 가스 상태 또는 그 화합물 중 어느 하나의 화학제를 사용하여, (-)20 내지 300 ℃의 처리 온도에서 1 내지 600 초 동안 실시한다.
Ru층은 화학기상증착법, 단원자 증착법, 물리기상증착법 및 무전해 도금법 중 어느 하나의 방법을 적용하여 100 내지 1000 Å의 두께로 형성하며, Ru(Cp)2, Ru(EtCp)2, Ru(MeCp)2, Ru(tmhd)3, Ru(mhd)3, Ru(Od)3 , RuCl3, Ru3(CO)12, Ru-acetylacetonate(Ru-AA), RuO3, RuO4, 중 어느 하나를 소오스 가스로 사용한다.
열처리는 Ar가스, O2가스, N2가스, H2+N2가스 또는 H2 +Ar가스 분위기에서 150 내지 500 ℃의 온도로 1 내지 180분 동안 실시한다.
플라즈마 처리는 Ar가스, O2가스, O3가스, N2가스 또는 이들이 조합된 가스 분위기에서 1 내지 360초 동안 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면 상에서 동일 부호는 동일 요소를 지칭한다.
도 1a 내지 1d는 본 발명의 실시예에 따른 반도체 소자의 금속배선 구조 및 그 형성방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 웰, 소자 분리막, 트랜지스터와 같은 반도체 소자를 구성하기 위한 요소들이 형성된 기판(11) 상에 제 1 층간 절연층(12)을 형성한다. 싱글 다마신 기법이나 듀얼 다마신 기법 등 다양한 방법을 통해 제 1 층간 절연층(12)에 다마신 패턴(13)을 형성한다. 다마신 패턴(13)을 포함한 제 1 층간 절연층(12) 표면을 따라 구리이온 확산방지 도전층(14) 및 구리 시드층(15)을 형성하고, 다마신 패턴(13)이 완전히 매립되도록 구리 시드층(15) 상에 구리층(16)을 형성한다. 이후 퍼니스 어닐(furnace anneal) 공정을 실시한다. 화학적 기계적 연마(CMP) 공정을 제 1 층간 절연층(12)의 상단 표면이 노출될 때까지 실시하여 다마신 패턴(13) 내에 구리이온 확산방지 도전층(14), 구리 시드층(15) 및 구리층(16)이 적층된 금속배선(456)을 형성하고, 세정 공정을 실시한다. 금속배선(456)을 포함한 제 1 층간 절연층(12)의 표면을 활성화 촉매 처리(activation catalytic treatment)하고, 이로 인하여 금속배선(456)의 표면에 활성화 촉매층(17)이 집중된다.
상기에서, 제 1 층간 절연층(12)은 하나 또는 그 이상의 절연물질을 사용하여 단층 또는 다층 구조로 형성하며, 사용되는 물질은 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해 저유전율을 갖는 물질로 형성하는 것이 바람직하다. 예를 들어, 유전 상수 값이 1.5 내지 4.5 대역의 SiO2 계열에 H, F, C, CH3 등이 부분적으로 결합되어 있는 물질이나, C-H를 기본 구조로 하는 SiLKTM제품, FlareTM제품 등의 유기 물질(organic material)이나, 이들 물질의 유전 상수 값을 낮추기 위해 이들 물질의 기공도(porosity)를 증가시킨 다공성(porous) 물질로 형성한다.
구리이온 확산방지 도전층(14)은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN 중 어느 하나 또는 이들의 적층시켜 100 내지 400 Å의 두께로 형성한다.
구리 시드층(15)은 1000 내지 1500 Å의 두께로 형성한다. 구리층(16)은 전기도금 방법으로 6000 내지 10000 Å의 두께로 형성한다.
퍼니스 어닐 공정은 10 L의 N2 및 1 L의 H2 분위기와 약 150 ℃온도에서 10 내지 120분 정도 실시한다.
계면 활성제(surfactant)나 촉매(catalytic) 등의 화학적 처리시 사용되는 촉매 등의 화학제(chemical)로 요오드 함유 액체 화합물, BTA(Benzotriazole), Thiourea, 순수 요오드 가스, 요오드 함유 가스, 주기율표상의 7족 원소들인 F, Cl, Br, I, At 원소의 액체 상태, 가스 상태 또는 그 화합물 등을 사용하며, (-)20 내지 300 ℃의 처리 온도에서 1 내지 600 초 동안 활성화 촉매 처리를 실시한다.
도 1b를 참조하면, 금속배선(456)이 노출된 부분에만 선택적으로 Ru를 증착하여 Ru층(18)을 형성한다. Ru층(18)은 구리와 접합력이 우수하고 내산화성 및 내부식성이 우수하다. Ru층(18)은 화학기상증착법(CVD), 단원자 증착법(ALD), 물리기상증착법(PVD) 또는 무전해 도금법(electroless plating)을 적용하여 100 내지 1000 Å의 두께로 형성하며, 활성화 촉매층(17)이 금속배선(456)의 표면에 집중되어 있어 그 부분을 중심으로 막 증착이 가속화되기 때문에 Ru층(18)의 선택적 성장(selective growth)을 가능하게 한다. Ru층(18)은 Ru(Cp)2, Ru(EtCp)2, Ru(MeCp)2, Ru(tmhd)3, Ru(mhd)3, Ru(Od)3, RuCl3, Ru3(CO)12, Ru-acetylacetonate(Ru-AA), RuO3, RuO4, 중 어느 하나를 소오스 가스로 사용하여 형성한다.
도 1c를 참조하면, 열처리 및 플라즈마 처리를 통해 Ru층(18) 표면에 일반 금속산화막에 비하여 전도 특성이 우수하면서 확산방지 특성이 우수한 RuO2층(19)을 50 내지 500 Å의 두께로 형성하고, 이로 인하여 Ru/RuO2의 이중 박막으로 된 구리이온 확산방지층(890)이 형성된다.
상기에서, 열처리는 Ar가스, O2가스 또는 N2가스나, H2+N2가스 또는 H2+Ar가스와 같은 포밍 가스(forming gas) 분위기에서 150 내지 500 ℃의 온도로 1 내지 180분 동안 실시한다. 이러한 열처리를 통해 RuO2층(19)은 Ru층(18)과의 접착(adhesion) 특성이 양호해지고, 막질이 안정화되며, RuO2층(19)을 안정적으로 형성시킬 수 있다.
플라즈마 처리는 Ar, O2, O3, N2 또는 이들이 조합된 가스 분위기에서 1 내지 360초 동안 실시한다. 이러한 플라즈마 처리를 통해 RuO2층(19)은 치밀한(dense) 막질을 얻을 수 있고, 막질이 안정화되며, RuO2층(19)을 안정적으로 형성시킬 수 있다.
도 1d를 참조하면, Ru/RuO2의 이중 박막으로 된 구리이온 확산방지층(890)을 포함한 제 1 층간 절연층(12)의 표면을 DI + acid를 이용하여 세정한 후, 전체 구조 상에 제 2 층간 절연층(20)을 형성한다. 제 2 층간 절연층(20)은 제 1 층간 절연층(12)과 동일 또는 유사한 유전 상수 값이 1.5 내지 4.5 대역의 절연물질로 형성하는 것이 바람직하다.
상술한 바와 같이, 본 발명은 구리와 접합력이 우수하고 내산화성 및 내부식성이 우수한 Ru를 금속배선이 노출된 부분에만 선택적으로 증착한 후, 열처리 및 플라즈마 처리를 통해 Ru층 표면에 유전율이 낮고 확산방지 특성이 우수한 RuO2층을 형성하여, Ru/RuO2의 이중 박막으로 된 구리이온 확산방지층을 형성하므로, 구리이온의 외부 확산을 최대한 억제할 수 있을 뿐만 아니라, 기존에 SiN이나 SiC 등으로로 구리이온 확산방지 절연층을 적용할 때 발생되는 유효 유전상수 값 증가, EM 특성 악화 및 결함 증식 등의 문제점들을 극복할 수 있어 소자의 수율 및 성능을 향상시킬 수 있다.

Claims (10)

  1. 제 1 층간 절연층에 형성된 다마신 패턴;
    상기 다마신 패턴 내에 형성된 금속배선;
    상기 금속배선 상부에 형성된 활성화 촉매층;
    상기 활성화 촉매층 상부에 형성된 Ru/RuO2층; 및
    상기 Ru/RuO2층을 포함한 상기 제 1 층간 절연층 상에 형성된 제 2 층간 절연층을 포함하는 반도체 소자의 금속배선 구조.
  2. 제 1 항에 있어서,
    상기 금속배선은 구리이온 확산방지 도전층, 구리 시드층 및 구리층이 적층된 반도체 소자의 금속배선 구조.
  3. 제 1 층간 절연층에 형성된 다마신 패턴 내에 금속배선을 형성하는 단계;
    상기 금속배선을 포함한 상기 제 1 층간 절연층의 표면을 활성화 촉매 처리하는 단계;
    상기 금속배선이 노출된 부분에 선택적으로 Ru층을 형성하는 단계;
    열처리 및 플라즈마 처리를 통해 상기 Ru층 표면에 RuO2층을 형성하여 Ru/RuO2의 이중 박막으로 된 구리이온 확산방지층을 형성하는 단계; 및
    상기 구리이온 확산방지층을 포함한 상기 제 1 층간 절연층 상에 제 2 층간 절연층을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
  4. 제 3 항에 있어서,
    상기 금속배선은 구리이온 확산방지 도전층, 구리 시드층 및 구리층이 적층된 반도체 소자의 금속배선 형성방법.
  5. 제 3 항에 있어서,
    상기 활성화 촉매 처리는 요오드 함유 액체 화합물, BTA, Thiourea, 순수 요오드 가스, 요오드 함유 가스, 주기율표상의 7족 원소들인 F, Cl, Br, I, At 원소의 액체 상태, 가스 상태 또는 그 화합물 중 어느 하나의 화학제를 사용하여 실시하는 반도체 소자의 금속배선 형성방법.
  6. 제 3 항에 있어서,
    상기 활성화 촉매 처리는 (-)20 내지 300 ℃의 처리 온도에서 1 내지 600 초 동안 실시하는 반도체 소자의 금속배선 형성방법.
  7. 제 3 항에 있어서,
    상기 Ru층은 화학기상증착법, 단원자 증착법, 물리기상증착법 및 무전해 도금법 중 어느 하나의 방법을 적용하여 100 내지 1000 Å의 두께로 형성하는 반도체 소자의 금속배선 형성방법.
  8. 제 3 항에 있어서,
    상기 Ru층은 Ru(Cp)2, Ru(EtCp)2, Ru(MeCp)2, Ru(tmhd)3, Ru(mhd) 3, Ru(Od)3, RuCl3, Ru3(CO)12, Ru-acetylacetonate(Ru-AA), RuO3, RuO4 , 중 어느 하나를 소오스 가스로 사용하여 형성하는 반도체 소자의 금속배선 형성방법.
  9. 제 3 항에 있어서,
    상기 열처리는 Ar가스, O2가스, N2가스, H2+N2가스 또는 H2 +Ar가스 분위기에서 150 내지 500 ℃의 온도로 1 내지 180분 동안 실시하는 반도체 소자의 금속배선 형성방법.
  10. 제 3 항에 있어서,
    상기 플라즈마 처리는 Ar가스, O2가스, O3가스, N2가스 또는 이들이 조합된 가스 분위기에서 1 내지 360초 동안 실시하는 반도체 소자의 금속배선 형성방법.
KR1020030100164A 2003-12-30 2003-12-30 반도체 소자의 금속배선 구조 및 그 형성방법 KR100622637B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100164A KR100622637B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 금속배선 구조 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100164A KR100622637B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 금속배선 구조 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20050070526A KR20050070526A (ko) 2005-07-07
KR100622637B1 true KR100622637B1 (ko) 2006-09-18

Family

ID=37260600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100164A KR100622637B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 금속배선 구조 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100622637B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20050070526A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US5969422A (en) Plated copper interconnect structure
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US7755191B2 (en) Semiconductor device and method of manufacturing the same
US7799681B2 (en) Method for forming a ruthenium metal cap layer
KR20070010979A (ko) 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
KR20060086306A (ko) 반도체 장치 및 그 제조 방법
US6225210B1 (en) High density capping layers with improved adhesion to copper interconnects
US8053894B2 (en) Surface treatment of metal interconnect lines
JP4638140B2 (ja) 半導体素子の銅配線形成方法
JP2006324584A (ja) 半導体装置およびその製造方法
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR20040033260A (ko) 반도체 장치의 제조 방법
KR101076927B1 (ko) 반도체 소자의 구리 배선 구조 및 그 형성방법
KR100622637B1 (ko) 반도체 소자의 금속배선 구조 및 그 형성방법
KR20060073189A (ko) 반도체 소자의 구리배선 형성방법
KR20100011799A (ko) 반도체 소자의 제조방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100710201B1 (ko) 반도체 소자의 금속배선 형성방법
JP2003243499A (ja) 半導体装置及びその製造方法
KR100456259B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
KR100815938B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee