JP2000332010A - 層間絶縁膜の形成方法及び半導体装置 - Google Patents

層間絶縁膜の形成方法及び半導体装置

Info

Publication number
JP2000332010A
JP2000332010A JP2000009418A JP2000009418A JP2000332010A JP 2000332010 A JP2000332010 A JP 2000332010A JP 2000009418 A JP2000009418 A JP 2000009418A JP 2000009418 A JP2000009418 A JP 2000009418A JP 2000332010 A JP2000332010 A JP 2000332010A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
sio
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000009418A
Other languages
English (en)
Inventor
Kazuo Maeda
和夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2000009418A priority Critical patent/JP2000332010A/ja
Priority to US09/492,528 priority patent/US6281113B1/en
Priority to TW089101361A priority patent/TW479286B/zh
Priority to EP00102132A priority patent/EP1037271A3/en
Priority to KR10-2000-0008728A priority patent/KR100426147B1/ko
Publication of JP2000332010A publication Critical patent/JP2000332010A/ja
Priority to KR1020030009784A priority patent/KR20030029534A/ko
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 耐吸湿性、及び、耐熱性が良い低誘電率層間
絶縁膜の形成方法、及び、それを用いた半導体装置を提
供すること。 【解決手段】被形成体１０４上に、少なくともＨ2 Ｏ、
ＯＨ、Ｃ、又は炭化水素のいずれか一を含む第１の絶縁
膜１０６を形成し、前記第１の絶縁膜１０６を熱処理す
ることにより、該第１の絶縁膜１０６の中から少なくと
もＨ2 Ｏ、ＯＨ、Ｃ、又は炭化水素のいずれか一を放出
して、該第１の絶縁膜１０６を多孔性を有する絶縁膜に
し、前記多孔性を有する絶縁膜１０６の上に第２の絶縁
膜１０７を形成する層間絶縁膜の形成方法による。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は層間絶縁膜の形成方
法に関し、より詳しくは、高密度化された半導体装置に
必要な低誘電率層間絶縁膜の形成方法に関する。近年、
半導体装置の高密度化が進んでおり、それに伴い配線間
の間隔が狭くなっている。このため、配線間の電気容量
が増加するので、低誘電率の層間絶縁膜が要望されてい
る。
【０００２】
【従来の技術】近年、ＬＳＩデバイスの高密度化、高集
積化が進むに従い、配線が微細化、多層化ている。それ
に伴ない配線間の配線容量も増大している。そして、こ
の配線容量の増加に起因する動作速度の低下が著しいの
で、その改善要求が高まっている。その改善策として、
現在層間絶縁膜として用いられているＳｉＯ2 よりも誘
電率の小さい低誘電率層間絶縁膜を用いて配線間の電気
容量を小さくする方法が検討されている。
【０００３】現在研究されている低誘電率層間絶縁膜の
代表的なものとして、ＳｉＯＦ膜、有機系低誘電率
絶縁膜、がある。これらの膜について、以下に簡単に説
明する。 ＳｉＯＦ膜 ＳｉＯＦ膜は、Ｆを含んだ反応ガスを用いて、ＳｉＯ2
中のＳｉ−Ｏ結合の一部をＳｉ−Ｆ結合に置換すること
により形成され、その比誘電率は、膜中のＦの濃度が増
加するにつれて単調に減少する。
【０００４】ＳｉＯＦ膜を形成する方法として、いくつ
かの方法が報告されている（月刊Ｓｅｍｉｃｏｎｄｏｃ
ｔｏｒ Ｗｏｒｄ １９９６年２月号、ｐ８２参照）。
その中で現在最も有望視されているものの１つに、原料
ガスとして、ＳｉＨ4 、Ｏ2、Ａｒ、ＳｉＦ4 、を用い
て、高密度プラズマＣＶＤ法（ＨＤＰＣＶＤ法）によ
り、ＳｉＯＦ膜を形成する方法がある。この方法で形成
されたＳｉＯＦ膜の比誘電率は、３．１〜４．０（膜中
のＦ濃度により異なる）であり、従来層間絶縁膜として
用いられているＳｉＯ2 の比誘電率４．０よりも小さな
値となっている。
【０００５】有機系低誘電率絶縁膜 ＳｉＯＦ膜に比べて小さい誘電率（３．０以下）を示す
絶縁膜として、有機系低誘電率絶縁膜が注目されてい
る。現在までに報告されている有機系低誘電率絶縁膜の
いくつかと、その比誘電率、及び、その熱分解温度を表
１に示す。
【０００６】
【表１】
【０００７】
【発明が解決しようとする課題】しかし、上記のＳｉＯ
Ｆ膜では、膜中のＦ濃度が増加するにつれて、耐吸湿性
が低下するという欠点がある。耐吸湿性の低下は、トラ
ンジスター特性や上部バリヤーメタル層の密着性に影響
を及ぼすため、深刻な問題となる。また、上記の有機系
低誘電率絶縁膜は、Ｓｉ膜と、ＳｉＯ2 膜との密着性が
悪く剥がれやすい。更に、熱分解温度が４００℃前後
で、耐熱性が悪いという欠点がある。耐熱性が悪いとい
う欠点は、ウェハーを高温でアニールする際に問題とな
る。
【０００８】本発明は、係る従来例の課題に鑑みて創作
されたものであり、耐吸湿性、及び、耐熱性が良い低誘
電率層間絶縁膜の形成方法、及び、それを用いた半導体
装置の提供を目的とする。
【０００９】
【課題を解決するための手段】上記した課題は、第１の
発明である、被形成体上に、少なくともＨ2 Ｏ、ＯＨ、
Ｃ、又は炭化水素のいずれか一を含む第１の絶縁膜を形
成し、前記第１の絶縁膜を熱処理することにより、該第
１の絶縁膜の中から少なくともＨ2 Ｏ、ＯＨ、Ｃ、又は
炭化水素のいずれか一を放出して、該第１の絶縁膜を多
孔性を有する絶縁膜にし、前記多孔性を有する絶縁膜の
上に第２の絶縁膜を形成する層間絶縁膜の形成方法によ
って解決する。
【００１０】または、第２の発明である、前記熱処理
は、真空アニール又はプラズマアニールによって行われ
ることを特徴とする第１の発明に記載の層間絶縁膜の形
成方法によって解決する。または、第３の発明である、
前記第１の絶縁膜は、Ｓｉ含有の有機化合物と、Ｏ
2 と、Ｈ2 Ｏとを反応ガス中に含むプラズマ化学的気相
成長法により形成されることを特徴とする第１の発明又
は第２の発明に記載の層間絶縁膜の形成方法によって解
決する。
【００１１】または、第４の発明である、前記第１の絶
縁膜は、Ｓｉ含有の有機化合物と、Ｏ2 と、ＣＦ系ガス
とを反応ガス中に含むプラズマ化学的気相成長法により
形成されることを特徴とする第１の発明又は第２の発明
に記載の層間絶縁膜の形成方法によって解決する。また
は、第５の発明である、前記ＣＦ系ガスはＣ2 Ｆ6 であ
ることを特徴とする第４の発明に記載の層間絶縁膜の形
成方法によって解決する。
【００１２】または、第６の発明である、前記Ｓｉ含有
の有機化合物は、Ｓｉ含有アルキル化合物又はＳｉ含有
アルコキシ化合物であることを特徴とする第３の発明か
ら第５の発明のいずれか一に記載の層間絶縁膜の形成方
法によって解決する。または、第７の発明である、前記
Ｓｉ含有アルキル化合物は、トリメチルシラン（ＴＭ
Ｓ）であることを特徴とする第６の発明に記載の層間絶
縁層の形成方法によって解決する。
【００１３】または、第８の発明である、前記Ｓｉ含有
アルコキシ化合物は、テトラエチルオルソシリケート
（ＴＥＯＳ）であることを特徴とする第６の発明に記載
の層間絶縁膜の形成方法によって解決する。または、第
９の発明である、前記第１の絶縁膜は、ＳｉＨ4 系ガス
と、Ｏ2 と、Ｈ2 Ｏとを反応ガス中に含むプラズマ化学
的気相成長法により形成されることを特徴とする第１の
発明又は第２の発明に記載の層間絶縁膜の形成方法によ
って解決する。
【００１４】または、第１０の発明である、前記第１の
絶縁膜は、ＳｉＨ4 系ガスと、Ｏ2と、Ｂ（ホウ素）系
ガスとを反応ガス中に含むプラズマ化学的気相成長法に
より形成されることを特徴とする第１の発明又は第２の
発明に記載の層間絶縁膜の形成方法によって解決する。
または、第１１の発明である、前記Ｂ（ホウ素）系ガス
はＢ2 Ｈ6 であることを特徴とする第１０の発明に記載
の層間絶縁膜の形成方法によって解決する。
【００１５】または、第１２の発明である、前記ＳｉＨ
4 系ガスは、ＳｉＨ4 、又はＳｉＨ 3 （ＣＨ3 ）である
ことを特徴とする第９の発明から第１１の発明のいずれ
か一に記載の層間絶縁膜の形成方法によって解決する。
または、第１３の発明である、前記多孔性を有する絶縁
膜を形成した後、該多孔性を有する絶縁膜に対してＨ
（水素）プラズマ処理することを特徴とする第１の発明
から第１２の発明のいずれか一に記載の層間絶縁膜の形
成方法によって解決する。 または、第１４の発明であ
る、凹凸のある被形成体上に、空洞形成用の膜を形成
し、前記空洞形成用の膜を前記被形成体の凹部に残し、
前記空洞形成用の膜上に、該空洞形成用の膜よりもエッ
チングレートが低い第１の絶縁膜を形成し、前記第１の
絶縁膜に孔を開口し、前記孔を通じて、前記空洞形成用
の膜を選択的にエッチングして除去することにより、前
記被形成体の凹部を空洞化し、前記第１の絶縁膜上に第
２の絶縁膜を形成して前記孔を塞ぐことにより、空洞を
有する絶縁膜を形成する層間絶縁膜の形成方法によって
解決する。
【００１６】または、第１５の発明である、被形成体上
に空洞形成用の膜を形成し、前記被形成体に通じるダマ
シン溝を前記空洞形成用の膜に形成し、前記空洞形成用
の膜上、前記ダマシン溝の側部、及び該ダマシン溝の底
部に第１の絶縁膜を形成し、前記第１の絶縁膜を異方的
にエッチングすることにより、前記ダマシン溝の側部に
形成された該第１の絶縁膜を残しつつ、該ダマシン溝の
底部に形成された第１の絶縁膜を除去し、前記ダマシン
溝の内部にＣｕメッキ膜を埋め込み、前記Ｃｕメッキ膜
上にバリヤーメタル層を形成し、前記空洞形成用の膜の
上部、及び前記バリヤーメタル層の上に第２の絶縁膜を
形成し、前記空洞形成用の膜に通じる孔を前記第２の絶
縁膜に開孔し、前記孔を通じて、前記空洞形成用の膜を
選択的にエッチングして除去することにより、該空洞形
成用の膜が形成されている部分を空洞化し、前記第２の
絶縁膜上に第３の絶縁膜を形成して前記孔を塞ぐことに
より、空洞を有する絶縁膜を形成する層間絶縁膜の形成
方法によって解決する。
【００１７】または、第１６の発明である、第１の発明
から第１５の発明のいずれか一に記載の層間絶縁膜の形
成方法により形成された層間絶縁膜を備えた半導体装置
によって解決する。次に、本発明の作用について説明す
る。本発明に係る層間絶縁膜の形成方法によれば、第１
に、被形成体上にＨ2 Ｏ、Ｃ、炭化水素等の含有ガスを
含む第１の絶縁膜を形成する。そして、第１の絶縁膜を
プラズマアニール、又は真空アニールする。
【００１８】ここで、真空アニールとは、圧力が０．１
Ｔｏｒｒ以下の真空中において被形成体を加熱し、第１
の絶縁膜をアニールするものである。そして、圧力が
０．１Ｔｏｒｒ以下であれば、このときの雰囲気中に多
少のＮ2 、又はＡｒが含まれていても良い。また、プラ
ズマアニールとは、第１の絶縁膜の表面をプラズマ化し
た雰囲気に曝し、該第１の絶縁膜をアニールするもので
ある。
【００１９】そして、これらのアニールにより、第１の
絶縁膜中に含まれている含有ガスが膜外に放出され、第
１の絶縁膜は多孔性を有する絶縁膜となる。本願発明者
は、実験により、この多孔性を有する絶縁膜の比誘電率
の値が2 ．０から３．０となることを確かめた。この値
は、多孔性を有さない通常のＳｉＯ 2 膜の比誘電率４．
０よりも低い値である。
【００２０】また、この多孔性を有する絶縁膜を形成し
た後、Ｈプラズマ処理することにより、空洞の表面を安
定化させることができる。即ち、空洞の表面のＳｉ−Ｏ
結合中のダングリングボンドをＳｉ−Ｈ結合に置き換え
ることにより、空洞の表面からの水の浸入を防ぐことが
できる。そして、この多孔性を有する絶縁膜の上に通常
の絶縁膜（第２の絶縁膜）を形成することにより、水の
浸入を更に防ぐことができる。
【００２１】第２に、本発明に係る他の層間絶縁膜の形
成方法によれば、凹凸のある被形成体上の凹部に空洞形
成用の膜を形成する。そして、この空洞形成用の膜上に
該空洞形成用の膜よりもエッチングレートが低い第１の
絶縁膜を形成する。その後、空洞形成用の膜に通じる孔
を第１の絶縁膜に開口し、その孔を通じて空洞形成用の
膜を選択的にエッチングして除去する。そして、第１の
絶縁膜上に第２の絶縁膜を形成し、第１の絶縁膜に形成
された孔を塞ぐ。
【００２２】これにより、被形成体の凹部と第１の絶縁
膜及び、第２の絶縁膜とで囲まれた部分が空洞となる。
これにより、被形成体上に空洞を有する層間絶縁膜が形
成される。そして、この空洞を有する層間絶縁膜の比誘
電率は、空洞が存在しない場合よりも、明らかに低くな
る。本願発明者は、実験により、この空洞を有する層間
絶縁膜の比誘電率が２．０程度となることを確かめた。
この値は、空洞を有さない通常のＳｉＯ2 膜の比誘電率
４．０よりも低い値である。
【００２３】更に、空洞の周囲は、被形成体と通常の絶
縁膜で形成されているので、空洞の内部に水分が浸入す
ることは無い。即ち、被形成体上に耐吸湿性の良い低誘
電率の層間絶縁膜が形成されたことになる。また、有機
系低誘電率膜よりも耐熱性の良い絶縁膜（ＳｉＯ2 膜
等）で第１及び第２の絶縁膜を形成することにより、上
のようにして形成された層間絶縁膜の耐熱性を向上させ
ることができる。
【００２４】第３に、本発明に係る別の層間絶縁膜の形
成方法によれば、被形成体上に空洞形成用の膜を形成す
る。そして、この空洞形成用の膜に、被形成体に通じる
ダマシン溝を形成する。その後、空洞形成用の膜上、ダ
マシン溝の側部、及び該ダマシン溝の底部に第１の絶縁
膜を形成する。次ぎに、第１の絶縁膜を異方的にエッチ
ングすることにより、ダマシン溝の側部に形成された第
１の絶縁膜を残しつつ、ダマシン溝の底部に形成された
第１の絶縁膜を除去する。そして、ダマシン溝の内部に
Ｃｕメッキ膜を埋め込む。この際、先に形成されたダマ
シン溝の側部の第１の絶縁膜により、第１の膜中の成分
が、Ｃｕメッキ膜に拡散するのを防ぐことができる。次
ぎに、Ｃｕメッキ膜上にバリヤーメタル層を形成する。
このバリヤーメタル層により、Ｃｕメッキ膜上に形成さ
れる膜の成分が、Ｃｕメッキ膜に拡散するのを防ぐこと
ができる。そして、空洞形成用の膜の上部、及びバリヤ
ーメタル層の上に第２の絶縁膜を形成し、空洞形成用の
膜に通じる孔を第２の絶縁膜に開口する。その後、この
孔を通じて空洞形成用の膜を選択的にエッチングして除
去することにより、空洞形成用の膜が形成されている部
分を空洞化する。そして、第２の絶縁膜上に第３の絶縁
膜を形成し、孔を塞ぐ。これにより、被形成体上に空洞
を有する層間絶縁膜が形成される。
【００２５】このようにして形成された空洞を有する層
間絶縁膜の比誘電率は、空洞を有さない層間絶縁膜のそ
れよりも、明らかに低くなる。本願発明者は、実験によ
り、この空洞を有する層間絶縁膜の比誘電率が２．０程
度となることを確かめた。この値は、空洞を有さない通
常のＳｉＯ2 膜の比誘電率４．０よりも低い値である。
【００２６】更に、空洞の周囲は通常の絶縁膜で形成さ
れているので、空洞の内部に水分が浸入することは無
い。即ち、被形成体上に耐吸湿性の良い低誘電率の層間
絶縁膜が形成されたことになる。また、有機系低誘電率
膜よりも耐熱性の良い絶縁膜（ＳｉＯ2 膜等）で第１、
第２、及び第３の絶縁膜を形成することにより、上のよ
うにして形成された層間絶縁膜の耐熱性を向上させるこ
とができる。
【００２７】
【発明の実施の形態】次ぎに、図面を参照しながら、本
発明の実施の形態について説明する。 （１）第１の実施の形態 図１の（ａ）〜（ｄ）、及び、図２（ａ）〜（ｂ）は第
１の実施の形態を説明するための断面図である。
【００２８】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成し、その上
にアルミニウム膜を形成した後、パターニングしてアル
ミニウム配線層１０３を形成する。これらが被形成体１
０４となる。次ぎに、図１（ｂ）に示すように、シリコ
ン基板１０１を４００℃に保持しながらＳｉＨ4 とＮ2
Ｏガスを反応ガスとして用い、ＣＶＤ法（化学的気相成
長法）により、被形成体１０４上にＳｉＯ2 膜１０５を
形成する。これにより、Ｈ2Ｏがアルミニウム配線層１
０３に拡散するのを防ぐことができる。
【００２９】続いて、図１（ｃ）に示すように、シリコ
ン基板１０１を１００℃に保持しながら、アルコキシ化
合物の一例であるＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−
Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）と、Ｏ2 ガスと、少量
のＨ2 Ｏを反応ガスとして用い、また、周波数が１３．
５６ＭＨｚであるＲＦ電圧を印加し、反応ガスの圧力が
１Ｔｏｒｒの下で、プラズマＣＶＤ法（プラズマ化学的
気相成長法）により、ＳｉＯ2 膜１０５の上にＳｉＯ2
膜１０６（第１の絶縁膜）を形成する。このときの反応
ガスの流量はＴＥＯＳが３０〜５０ｓｃｃｍ、Ｏ2 が１
００〜６００ｓｃｃｍ、Ｈ2 Ｏが５０〜６０ｓｃｃｍで
ある。この際、反応ガスに用いられる少量のＨ2 Ｏによ
り、ＳｉＯ2 膜１０６の膜中にはＯＨ基の他に、少量の
Ｈ2 Ｏが含まれることになる。
【００３０】なお、この膜中に含まれるＨ2 Ｏは、赤外
吸収分光法による測定の結果、Ｓｉ−ＯＨの形でＳｉＯ
2 膜１０６に含まれることが本願発明者によって明らか
になった。更に、このＳｉＯ2 膜１０６の膜中には、Ｔ
ＥＯＳに含まれるＣ（炭素）や炭化水素が含有されてい
る。
【００３１】また、上記のＴＥＯＳに代えて、ＴＭＳ
（ｔｒｉｍｅｔｈｙｌｓｉｌａｎｅ）を用いてＳｉＯ2
膜１０６を形成しても良い。ＴＭＳはアルキル化合物の
一例であり、それを用いる場合の該ＴＭＳの流量は３０
〜５０ｓｃｃｍであり、その他の反応ガスの流量はＴＥ
ＯＳを用いる場合と同じである。このＴＭＳを用いる場
合も、ＴＥＯＳを用いる場合と同様に、膜中にＯＨ基、
Ｈ2 Ｏ、Ｃ、炭素等を含むＳｉＯ2 膜１０６を形成する
ことができる。
【００３２】次ぎに、図１（ｄ）に示すように、シリコ
ン基板１０１を４００℃に保持し、０．１Ｔｏｒｒの圧
力の下で、ＳｉＯ2 膜１０６に対し真空アニールを行
う。ここで、真空アニールとは、減圧下（０．１Ｔｏｒ
ｒ以下の圧力下）においてシリコン基板１０１を加熱
し、ＳｉＯ2 膜１０６に対しアニールを行うことを言
う。なお、この真空アニールに代えて、プラズマアニー
ルを行っても良い。プラズマアニールとは、プラズマ化
した雰囲気中においてシリコン基板１０１を加熱し、Ｓ
ｉＯ2 膜１０６に対しアニールを行うことを言うもので
ある。そして、本実施形態においては、チャンバ（図示
せず）内に互いに対向するようにして設けられた上部電
極及び下部電極（いずれも図示せず）のそれぞれにＲＦ
電力を印加し、チャンバ内の雰囲気をプラズマ化する。
【００３３】そして、この上部電極には、周波数が１
３．５６ＭＨｚでありパワーが１００ＷであるＲＦ電力
が印加される。一方、下部電極には、周波数が４００ｋ
Ｈｚでありパワーが４００ＷであるＲＦ電力が印加され
る。また、本実施形態においては、Ｏ2 プラズマを上記
のプラズマ化した雰囲気として用いる。このＯ2 プラズ
マを生成するために、６００ｓｃｃｍの流量のＯ2 がチ
ャンバに供給される。なお、このプラズマアニールの処
理時間は６０〜１２０ｓｅｃであり、この間シリコン基
板１０１の温度は４００℃に保持され、処理中のチャン
バ内の圧力は約０．２Ｔｏｒｒである。
【００３４】この真空アニール又はプラズマアニールに
より、ＳｉＯ2 膜１０６の膜中に含まれているＯＨ基、
及びＨ2 Ｏが膜から追い出され、ＳｉＯ2 膜１０６の中
に空孔が多数形成される。すなわち、第１の絶縁膜であ
るＳｉＯ2 膜１０６は、多孔性を有する絶縁膜となる。
次ぎに、図２（ａ）に示すように、ＳｉＯ2 膜１０６に
対しＨ（水素）プラズマ処理を行う。
【００３５】このＨプラズマ処理は、流量が６００ｓｃ
ｃｍであるＨ2 （水素）をチャンバに供給した状態で、
該チャンバ内の上部電極及び下部電極にＲＦ電力を印加
して行われる。そして、この上部電極に印加するＲＦ電
力としては、周波数が１３．５６ＭＨｚでありパワーが
５０Ｗのものを用いる。一方、下部電極に印加するＲＦ
電力としては、周波数が４００ｋＨｚでありパワーが４
００Ｗであるものを用いる。また、このＨプラズマ処理
の際のチャンバの圧力は０．１〜０．２Ｔｏｒｒであ
り、シリコン基板１０１の温度は４００℃に保持されて
いる。なお、このＨプラズマ処理の処理時間は６０ｓｅ
ｃである。
【００３６】このＨプラズマ処理により、ＳｉＯ2 膜１
０６の膜中に形成された多数の空孔の中にプラズマ化し
たＨ原子が入り込み、このＨ原子と空孔内部の表面のＳ
ｉ原子により、Ｓｉ−Ｈ結合が空孔内部の表面に形成さ
れる。これにより、空孔内部の表面が安定化し、次ぎの
プロセスが行われるまでの間、ＳｉＯ2 膜１０６の内部
に水分が浸入するのを遅らせることができる。また、空
孔の内部が双極子モーメントを持たないＨ2 分子で満た
されるため、ＳｉＯ2 膜１０６の比誘電率は３．０以下
となり、通常のＳｉＯ2 の比誘電率４．０よりも小さく
なる。
【００３７】なお、このＨプラズマ処理において、プラ
ズマ化したＨ原子はＳｉＯ2 膜１０６の下部に形成され
たＳｉＯ2 膜１０５の内部深くには浸入しないため、Ｈ
原子がＳｉＯ2 膜１０５の下部の被形成体１０４に影響
を及ぼすことはない。次ぎに、図２（ｂ）に示すよう
に、シリコン基板１０１を４００℃に保持しながらＳｉ
Ｈ4 とＮ2 Ｏガスを反応ガスとして用い、ＣＶＤ法によ
り、ＳｉＯ2 膜１０６の上にＳｉＯ2 膜１０７（第２の
絶縁膜）を形成する。このＳｉＯ2 膜１０７により、先
に形成した多孔性を有するＳｉＯ2 膜１０６の内部への
水分の浸入を阻止すると共に、ＳｉＯ2 膜１０６の空孔
内部を満たしているＨ2 分子が膜の外に出ていくのを阻
止することができる。
【００３８】以上により形成されたＳｉＯ2 膜１０５、
１０６、１０７によって、被形成体１０４の上に低誘電
率の層間絶縁膜が形成されたことになる。すなわち、Ｓ
ｉＯ 2 膜１０６が多孔性を有し、空孔内部が双極子モー
メントを持たないＨ2 分子により満たされているため、
ＳｉＯ2 膜１０６の比誘電率は通常のＳｉＯ2 膜よりも
小さくなる。
【００３９】そして、空孔が多数形成されて多孔性を有
する絶縁膜となったＳｉＯ2 膜１０６に対してＨプラズ
マ処理を行うことにより、空孔表面にＳｉ−Ｈ結合が形
成される。このＳｉ−Ｈ結合により空孔の表面が安定
し、該表面から膜の内部に水分が浸入するのを防ぐこと
ができる。従って、Ｈプラズマ処理を行うことにより、
多孔性を有するＳｉＯ2 膜１０６の耐吸湿性を向上させ
ることができる。
【００４０】また、ＳｉＯ2 膜１０６の下部と上部には
それぞれ通常のＳｉＯ2 膜であるＳｉＯ2 膜１０５、及
び、ＳｉＯ2 膜１０７が形成され、これらの膜により、
多孔性を有するＳｉＯ2 膜１０６に水分が浸入するのを
防ぎ、空孔内部のＨ2 分子が膜の外に出ていくのを防ぐ
ことができる。更に、ＳｉＯ2 膜１０５、１０６、及び
１０７は、ＳｉとＯとを主体にして構成されるものであ
るため、従来例に係る有機系低誘電率膜と比較してその
耐熱性が良くなることが期待できる。
【００４１】（２）第２の実施の形態 図３の（ａ）〜（ｄ）、及び、図４の（ａ）〜（ｂ）は
第２の実施の形態を説明するための断面図である。第１
の実施の形態と異なる点は、多孔性を有するＳｉＯ2 膜
を形成する際、反応ガスとして、ＴＥＯＳの代わりにＳ
ｉＨ4 を用いる点である。
【００４２】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム膜を形成した後、パターニングしてアル
ミニウム配線層２０３を形成する。これらが被形成体２
０４となる。次ぎに、図３（ｂ）に示すように、シリコ
ン基板２０１を４００℃に保持しながらＳｉＨ4 とＮ2
Ｏガスを反応ガスとして用い、ＣＶＤ法により、被形成
体２０４上にＳｉＯ2 膜２０５を形成する。これによ
り、Ｈ2 Ｏがアルミニウム配線層２０３に拡散するのを
防ぐことができる。
【００４３】続いて、図３（ｃ）に示すように、シリコ
ン基板２０１を１００℃に保持しながら、ＳｉＨ4 と、
Ｏ2 ガスと、少量のＨ2 Ｏを反応ガスとして用い、反応
ガスの圧力が３Ｔｏｒｒの下で、ＣＶＤ法により、Ｓｉ
Ｏ2 膜２０５の上にＳｉＯ2膜２０６（第１の絶縁膜）
を形成する。このときの反応ガスの流量は、ＳｉＨ4が
３０〜５０ｓｃｃｍ、Ｏ2 が９０〜１００ｓｃｃｍ、Ｈ
2 Ｏが３０〜５０ｓｃｃｍ、Ａｒが２００〜６００ｓｃ
ｃｍである。この際、反応ガスに用いられる少量のＨ2
Ｏにより、ＳｉＯ2 膜２０６の膜中には少量のＨ2 Ｏが
含まれることになる。
【００４４】なお、このＳｉＯ2 膜２０６の膜中に含ま
れるＨ2 Ｏは、赤外分光吸収法による測定の結果、Ｓｉ
−ＯＨの形で膜中に含まれることが本願発明者によって
明らかになった。また、上記のＳｉＨ4 に代えて、Ｓｉ
Ｈ3 （ＣＨ3 ）を用いてＳｉＯ2 膜２０６を形成しても
良い。ＳｉＨ3 （ＣＨ3 ）を用いる場合の該ＳｉＨ
3 （ＣＨ3 ）の流量は５０ｓｃｃｍであり、その他の反
応ガスの流量はＳｉＨ4 を用いる場合と同じである。こ
のＳｉＨ3 （ＣＨ3 ）を用いる場合も、ＳｉＨ4 を用い
る場合と同様に、膜中に少量のＨ2 Ｏを含むＳｉＯ2 膜
２０６を形成することができる。
【００４５】次ぎに、図３（ｄ）に示すように、シリコ
ン基板２０１を４００℃に保持し、０．１Ｔｏｒｒの圧
力の下で、ＳｉＯ2 膜２０６に対し真空アニールを行
う。或いは、この真空アニールに代えて、第１の実施の
形態で説明したプラズマアニールをＳｉＯ2 膜２０６に
対し行っても良い。このプラズマアニールは、第１の実
施の形態と同様の条件で行われるものである。すなわ
ち、シリコン基板２０１の温度を４００℃に保持し、Ｏ
2 を６００ｓｃｃｍの流量でチャンバに供給した状態で
上部電極及び下部電極のそれぞれにＲＦ電力を印加す
る。ここで、この上部電極には、周波数が１３．５６Ｍ
Ｈｚでありパワーが１００ＷであるＲＦ電力が印加され
る。そして、下部電極には、周波数が４００ｋＨｚであ
りパワーが４００ＷであるＲＦ電力が印加される。ま
た、このプラズマアニールの処理時間は６０〜１２０ｓ
ｅｃであり、処理中のチャンバ内の圧力は約０．２Ｔｏ
ｒｒである。
【００４６】この真空アニール又はプラズマアニールに
より、ＳｉＯ2 膜２０６の膜中に含まれているＨ2 Ｏが
膜から追い出され、ＳｉＯ2 膜２０６の中に空孔が多数
形成される。すなわち、第１の絶縁膜であるＳｉＯ2 膜
２０６は、多孔性を有する絶縁膜となる。次ぎに、図４
（ａ）に示すように、ＳｉＯ2 膜２０６に対しＨ（水
素）プラズマ処理を行う。
【００４７】このＨプラズマ処理の処理条件は、第１の
実施の形態で説明したのと同様である。すなわち、流量
が６００ｓｃｃｍであるＨ2 （水素）をチャンバに供給
した状態で、周波数が１３．５６ＭＨｚでありパワーが
５０ＷであるＲＦ電力を上部電極に印加し、周波数が４
００ＫＨｚでありパワーが４００ＷであるＲＦ電力を印
加する。そして、このＨプラズマ処理の際のチャンバの
圧力は０．１〜０．２Ｔｏｒｒであり、シリコン基板２
０１の温度は４００℃に保持されている。また、該Ｈプ
ラズマ処理の処理時間は６０ｓｅｃである。
【００４８】このＨプラズマ処理により、ＳｉＯ2 膜２
０６の膜中に形成された多数の空孔の中にプラズマ化し
たＨ原子が入り込み、このＨ原子と空孔内部の表面のＳ
ｉ原子により、Ｓｉ−Ｈ結合が空孔内部の表面に形成さ
れる。これにより、空孔内部の表面が安定化し、次ぎの
プロセスが行われるまでの間、ＳｉＯ2 膜２０６の内部
に水分が浸入するのを遅らせることができる。また、空
孔の内部が双極子モーメントを持たないＨ2 分子で満た
されるため、ＳｉＯ2 膜２０６の比誘電率は２．０から
３．０となり、通常のＳｉＯ2 の比誘電率４．０よりも
小さくなる。
【００４９】なお、このＨプラズマ処理において、プラ
ズマ化したＨ原子はＳｉＯ2 膜２０６の下部に形成され
たＳｉＯ2 膜２０５の内部深くには浸入しないため、Ｈ
原子がＳｉＯ2 膜２０５の下部の被形成体２０４に影響
を及ぼすことはない。次ぎに、図４（ｂ）に示すよう
に、シリコン基板２０１を４００℃に保持しながらＳｉ
Ｈ4 とＯ2 ガスを反応ガスとして用い、ＣＶＤ法によ
り、ＳｉＯ2 膜２０６の上にＳｉＯ2 膜２０７（第２の
絶縁膜）を形成する。このＳｉＯ2 膜２０７により、先
に形成した多孔性を有するＳｉＯ2 膜２０６の内部への
水分の浸入を阻止すると共に、ＳｉＯ2 膜２０６の空孔
内部を満たしているＨ2 分子が膜の外に出ていくのを阻
止することができる。
【００５０】以上により、第１の実施の形態と同様に、
ＳｉＯ2 膜２０５、２０６、２０７によって、被形成体
２０４の上に低誘電率の層間絶縁膜が形成されたことに
なる。すなわち、ＳｉＯ2 膜２０６が多孔性を有し、空
孔内部が双極子モーメントを持たないＨ2 分子により満
たされているため、ＳｉＯ2 膜２０６の比誘電率は通常
のＳｉＯ2 膜よりも小さくなる。
【００５１】そして、空孔が多数形成されて多孔性を有
する絶縁膜となったＳｉＯ2 膜２０６に対してＨプラズ
マ処理を行うことにより、空孔表面にＳｉ−Ｈ結合が形
成される。このＳｉ−Ｈ結合により空孔の表面が安定
し、該表面から膜の内部に水分が浸入するのを防ぐこと
ができる。従って、Ｈプラズマ処理を行うことにより、
多孔性を有するＳｉＯ2 膜２０６の耐吸湿性を向上させ
ることができる。
【００５２】また、ＳｉＯ2 膜２０６の下部と上部には
それぞれ通常のＳｉＯ2 膜であるＳｉＯ2 膜２０５、及
び、ＳｉＯ2 膜２０７が形成され、これらの膜により、
多孔性を有するＳｉＯ2 膜２０６に水分が浸入するのを
防ぎ、空孔内部のＨ2 分子が膜の外に出ていくのを防ぐ
ことができる。更に、ＳｉＯ2 膜２０５、２０６、及び
２０７は、ＳｉとＯとを主体にして構成されるものであ
るため、従来例に係る有機系低誘電率膜と比較してその
耐熱性が良くなることが期待できる。
【００５３】（３）第３の実施の形態 図５の（ａ）〜（ｄ）、及び、図６の（ａ）〜（ｂ）は
第３の実施の形態を説明するための断面図である。第
１、及び、第２の実施の形態と異なる点は、多孔性を有
する絶縁膜を形成する際、反応ガスとしてＢ2 Ｈ6 を用
いる点である。
【００５４】まず、図５（ａ）に示すように、シリコン
基板３０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜３０２を形成し、その上
にアルミニウム膜を形成した後、パターニングしてアル
ミニウム配線層３０３を形成する。これらが被形成体３
０４となる。次ぎに、図５（ｂ）に示すように、シリコ
ン基板３０１を４００℃に保持しながらＳｉＨ4 とＮ2
Ｏガスを反応ガスとして用い、ＣＶＤ法により、被形成
体３０４上にＳｉＯ2 膜３０５を形成する。これによ
り、Ｈ2 Ｏがアルミニウム配線層３０３に拡散するのを
防ぐことができる。
【００５５】次ぎに、図５（ｃ）に示すように、シリコ
ン基板３０１を１００℃に保持しながら、ＳｉＨ4 と、
Ｏ2 ガスと、Ｂ2 Ｈ6 を反応ガスとして用い、また、周
波数が１３．５６ＭＨｚであるＲＦ電圧を印加し、反応
ガスの圧力が１Ｔｏｒｒの下で、プラズマＣＶＤ法によ
り、ＳｉＯ2 膜３０５の上にＢ（ホウ素）含有のＳｉＯ
2 膜３０６（第１の絶縁膜）を形成する。このときの反
応ガスの流量は、ＳｉＨ4 が３０〜５０ｓｃｃｍ、Ｏ2
が１２０ｓｃｃｍ、Ｂ2 Ｈ6 が２４〜３０ｓｃｃｍであ
る。この際、ＳｉＨ4 またはＢ2 Ｈ6 に含まれるＨと、
反応ガスのＯ2によりＨ2 Ｏが生成される。このため、
Ｂ（ホウ素）含有のＳｉＯ2 膜３０６の膜中には少量の
Ｈ2 Ｏが含まれることになる。
【００５６】なお、このＳｉＯ2 膜３０６の膜中に含ま
れるＨ2 Ｏは、赤外吸収分光法による測定の結果、Ｓｉ
−ＯＨの形で膜中に含まれることが本願発明者によって
明らかになった。また、Ｎ2 Ｏが上記の反応ガス中に含
まれていても良い。この場合のＮ2 Ｏの流量は１０００
ｓｃｃｍである。
【００５７】次ぎに、図５（ｄ）に示すように、シリコ
ン基板３０１を４００℃に保持し、０．１Ｔｏｒｒの圧
力の下で、ＳｉＯ2 膜３０６に対し真空アニールを行
う。或いは、この真空アニールに代えて、第１及び第２
の実施の形態で説明したプラズマアニールをＳｉＯ2 膜
３０６に対し行っても良い。このプラズマアニールは、
第１及び第２の実施の形態と同様の条件で行われるもの
である。すなわち、シリコン基板３０１の温度を４００
℃に保持し、Ｏ2 を６００ｓｃｃｍの流量でチャンバに
供給した状態で上部電極及び下部電極のそれぞれにＲＦ
電力を印加する。ここで、この上部電極には、周波数が
１３．５６ＭＨｚでありパワーが１００ＷであるＲＦ電
力が印加される。そして、下部電極には、周波数が４０
０ｋＨｚでありパワーが４００ＷであるＲＦ電力が印加
される。また、このプラズマアニールの処理時間は６０
〜１２０ｓｅｃであり、処理中のチャンバ内の圧力は約
０．２Ｔｏｒｒである。
【００５８】この真空アニール又はプラズマアニールに
より、ＳｉＯ2 膜３０６の膜中に含まれているＨ2 Ｏ、
及びＢ（ホウ素）が膜から追い出され、ＳｉＯ2 膜３０
６の中に空孔が多数形成される。すなわち、第１の絶縁
膜であるＳｉＯ2 膜３０６は、多孔性を有する絶縁膜と
なる。次ぎに、図６（ａ）に示すように、ＳｉＯ2 膜３
０６に対しＨ（水素）プラズマ処理を行う。
【００５９】このＨプラズマ処理の処理条件は、第１及
び第２の実施の形態で説明したのと同様である。すなわ
ち、流量が６００ｓｃｃｍであるＨ2 （水素）をチャン
バに供給した状態で、周波数が１３．５６ＭＨｚであり
パワーが５０ＷであるＲＦ電力を上部電極に印加し、周
波数が４００ＫＨｚでありパワーが４００ＷであるＲＦ
電力を印加する。そして、このＨプラズマ処理の際のチ
ャンバの圧力は０．１〜０．２Ｔｏｒｒであり、シリコ
ン基板３０１の温度は４００℃に保持されている。ま
た、該Ｈプラズマ処理の処理時間は６０ｓｅｃである。
【００６０】このＨプラズマ処理により、ＳｉＯ2 膜３
０６の膜中に形成された多数の空孔の中にプラズマ化し
たＨ原子が入り込み、このＨ原子と空孔内部の表面のＳ
ｉ原子により、Ｓｉ−Ｈ結合が空孔内部の表面に形成さ
れる。これにより、空孔内部の表面が安定化し、次ぎの
プロセスが行われるまでの間、ＳｉＯ2 膜３０６の内部
に水分が浸入するのを遅らせることができる。また、空
孔の内部が双極子モーメントを持たないＨ2 分子で満た
されるため、ＳｉＯ2 膜３０６の比誘電率は２．０から
３．０となり、通常のＳｉＯ2 の比誘電率４．０よりも
小さくなる。
【００６１】次ぎに、図６（ｂ）に示すように、シリコ
ン基板３０１を４００℃に保持しながらＳｉＨ4 とＮ2
Ｏガスを反応ガスとして用い、ＣＶＤ法により、ＳｉＯ
2 膜３０６の上にＳｉＯ2 膜３０７（第２の絶縁膜）を
形成する。このＳｉＯ2 膜３０７により、先に形成した
多孔性を有するＳｉＯ2 膜３０６の内部への水分の浸入
を阻止すると共に、ＳｉＯ2 膜３０５の空孔内部を満た
しているＨ2 分子が膜の外に出ていくのを阻止すること
ができる。
【００６２】以上により形成されたＳｉＯ2 膜３０５、
３０６、及び３０７によって、被形成体３０４の上に低
誘電率の層間絶縁膜が形成されたことになる。すなわ
ち、ＳｉＯ2 膜３０６が多孔性を有し、空孔内部が双極
子モーメントを持たないＨ2 分子により満たされている
ため、ＳｉＯ2 膜３０６の比誘電率は通常のＳｉＯ2 膜
よりも小さくなる。
【００６３】そして、空孔が多数形成されて多孔性を有
する絶縁膜となったＳｉＯ2 膜３０６に対してＨプラズ
マ処理を行うことにより、空孔表面にＳｉ−Ｈ結合が形
成される。このＳｉ−Ｈ結合により空孔の表面が安定
し、該表面から膜の内部に水分が浸入するのを防ぐこと
ができる。従って、Ｈプラズマ処理を行うことにより、
多孔性を有するＳｉＯ2 膜３０６の耐吸湿性を向上させ
ることができる。
【００６４】また、ＳｉＯ2 膜３０６の上部にはＳｉＯ
2 膜３０７が形成され、この膜は通常のＳｉＯ2 膜であ
るため、多孔性を有するＳｉＯ2 膜３０６に水分が浸入
するのを防ぎ、空孔内部のＨ2 分子が膜の外に出ていく
のを防ぐことができる。更に、ＳｉＯ2 膜３０５、３０
６、及び３０７は、ＳｉとＯとを主体にして構成される
ものであるため、従来例に係る有機系低誘電率膜と比較
してその耐熱性が良くなることが期待できる。
【００６５】（４）第４の実施の形態 図７の（ａ）〜（ｄ）、及び、図８の（ａ）〜（ｂ）は
第４の実施の形態を説明するための断面図である。第
１、第２、及び第３の実施の形態と異なる点は、多孔性
を有するＳｉＯ2 膜を形成する際、反応ガスとして、Ｃ
2 Ｆ6 を用いる点である。
【００６６】まず、図７（ａ）に示すように、シリコン
基板４０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜４０２を形成し、その上
にアルミニウム膜を形成した後、パターニングしてアル
ミニウム配線層４０３を形成する。これらが被形成体４
０４となる。次ぎに、図７（ｂ）に示すように、シリコ
ン基板４０１を４００℃に保持しながらＳｉＨ4 とＮ2
Ｏガスを反応ガスとして用い、ＣＶＤ法により、被形成
体４０４上にＳｉＯ2 膜４０５を形成する。これによ
り、Ｈ2 Ｏがアルミニウム配線層４０３に拡散するのを
防ぐことができる。
【００６７】続いて、図７（ｃ）に示すように、シリコ
ン基板４０１を１００℃に保持しながら、アルコキシ化
合物の一例であるＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−
Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）と、Ｏ2 ガスと、Ｃ2
Ｆ6 ガスを反応ガスとして用い、また、周波数が１３．
５６ＭＨｚであるＲＦ電圧を印加し、反応ガスの圧力が
１Ｔｏｒｒの下で、プラズマＣＶＤ法により、ＳｉＯ2
膜４０５の上に後で多孔性を有する絶縁膜となるＦ（フ
ッ素）含有のＳｉＯ2 膜４０６（第１の絶縁膜）を形成
する。このときの反応ガスの流量は、ＴＥＯＳが３０〜
５０ｓｃｃｍ、Ｏ2 が１２０〜６００ｓｃｃｍ、Ｃ2 Ｆ
6 が４０〜６０ｓｃｃｍである。この際、ＴＥＯＳまた
はＣ2 Ｆ6 に含まれるＣと、反応ガスのＯ2 により炭化
水素が生成され、また、ＴＥＯＳに含まれるＨと、反応
ガスのＯ2 によりＨ2 Ｏが生成される。これにより、Ｓ
ｉＯ2 膜４０６の膜中には炭化水素とＨ2 Ｏが含まれる
ことになる。
【００６８】なお、このＳｉＯ2 膜４０６の膜中に含ま
れるＨ2 Ｏは、赤外吸収分光法による測定の結果、Ｓｉ
−ＯＨ結合の形で膜中に含まれることが本願発明者によ
って明らかになった。また、上記のＴＥＯＳに代えて、
ＴＭＳ（ｔｒｉｍｅｔｈｙｌｓｉｌａｎｅ）を用いてＳ
ｉＯ2 膜４０６を形成しても良い。ＴＭＳはアルキル化
合物の一例であり、それを用いる場合の該ＴＭＳの流量
は３０〜５０ｓｃｃｍであり、その他の反応ガスの流量
はＴＥＯＳを用いる場合と同じである。このＴＭＳを用
いる場合も、ＴＥＯＳを用いる場合と同様に、膜中に炭
化水素とＨ2 Ｏや炭化水素を含むＳｉＯ2 膜４０６を形
成することができる。
【００６９】次ぎに、図７（ｄ）に示すように、シリコ
ン基板４０１を４００℃に保持し、０．１Ｔｏｒｒの圧
力の下で、ＳｉＯ2 膜４０６に対し真空アニールを行
う。或いは、この真空アニールに代えて、第１〜第３の
実施の形態で説明したプラズマアニールをＳｉＯ2 膜４
０６に対し行っても良い。このプラズマアニールは、第
１〜第３の実施の形態と同様の条件で行われるものであ
る。すなわち、シリコン基板４０１の温度を４００℃に
保持し、Ｏ2 を６００ｓｃｃｍの流量でチャンバに供給
した状態で上部電極及び下部電極のそれぞれにＲＦ電力
を印加する。ここで、この上部電極には、周波数が１
３．５６ＭＨｚでありパワーが１００ＷであるＲＦ電力
が印加される。そして、下部電極には、周波数が４００
ｋＨｚでありパワーが４００ＷであるＲＦ電力が印加さ
れる。また、このプラズマアニールの処理時間は６０〜
１２０ｓｅｃであり、処理中のチャンバ内の圧力は約
０．２Ｔｏｒｒである。
【００７０】この真空アニール又はプラズマアニールに
より、ＳｉＯ2 膜４０６の膜中に含まれている炭化水
素、Ｈ2 Ｏ、及びＦ（フッ素）が膜から追い出され、Ｓ
ｉＯ2膜４０６の中に空孔が多数形成される。すなわ
ち、第１の絶縁膜であるＳｉＯ2膜４０６は、多孔性を
有する絶縁膜となる。次ぎに、図８（ａ）に示すよう
に、ＳｉＯ2 膜４０６に対しＨ（水素）プラズマ処理を
行う。
【００７１】このＨプラズマ処理の処理条件は、第１〜
第３の実施の形態で説明したのと同様である。すなわ
ち、流量が６００ｓｃｃｍであるＨ2 （水素）をチャン
バに供給した状態で、周波数が１３．５６ＭＨｚであり
パワーが５０ＷであるＲＦ電力を上部電極に印加し、周
波数が４００ＫＨｚでありパワーが４００ＷであるＲＦ
電力を印加する。そして、このＨプラズマ処理の際のチ
ャンバの圧力は０．１〜０．２Ｔｏｒｒであり、シリコ
ン基板４０１の温度は４００℃に保持されている。ま
た、該Ｈプラズマ処理の処理時間は６０ｓｅｃである。
【００７２】このＨプラズマ処理により、ＳｉＯ2 膜４
０６の膜中に形成された多数の空孔の中にプラズマ化し
たＨ原子が入り込み、このＨ原子と空孔内部の表面のＳ
ｉ原子により、Ｓｉ−Ｈ結合が空孔内部の表面に形成さ
れる。これにより、空孔内部の表面が安定化し、次ぎの
プロセスが行われるまでの間、ＳｉＯ2 膜４０６の内部
に水分が浸入するのを遅らせることができる。また、空
孔の内部が双極子モーメントを持たないＨ2 分子で満た
されるため、ＳｉＯ2 膜４０６の比誘電率は２．０から
３．０となり、通常のＳｉＯ2 の比誘電率４．０よりも
小さくなる。
【００７３】なお、このＨプラズマ処理において、プラ
ズマ化したＨ原子はＳｉＯ2 膜４０６の下部に形成され
たＳｉＯ2 膜４０５の内部深くには浸入しないため、Ｈ
原子がＳｉＯ2 膜４０５の下部の被形成体４０４に影響
を及ぼすことはない。次ぎに、図８（ｂ）に示すよう
に、シリコン基板４０１を４００℃に保持しながらＳｉ
Ｈ4 とＮ2 Ｏガスを反応ガスとして用い、ＣＶＤ法によ
り、ＳｉＯ2 膜４０６の上にＳｉＯ2 膜４０７（第２の
絶縁膜）を形成する。このＳｉＯ2 膜４０７により、先
に形成した多孔性を有するＳｉＯ2 膜４０６の内部への
水分の浸入を阻止すると共に、ＳｉＯ2 膜４０６の空孔
内部を満たしているＨ2 分子が膜の外に出ていくのを阻
止することができる。
【００７４】以上により形成されたＳｉＯ2 膜４０５、
４０６、４０７によって、被形成体４０４の上に低誘電
率の層間絶縁膜が形成されたことになる。すなわち、Ｓ
ｉＯ 2 膜４０６が多孔性を有し、空孔内部が双極子モー
メントを持たないＨ2 分子により満たされているため、
ＳｉＯ2 膜４０６の比誘電率は通常のＳｉＯ2 膜よりも
小さくなる。
【００７５】そして、空孔が多数形成されて多孔性を有
する絶縁膜となったＳｉＯ2 膜４０６に対してＨプラズ
マ処理を行うことにより、空孔表面にＳｉ−Ｈ結合が形
成される。このＳｉ−Ｈ結合により空孔の表面が安定
し、該表面から膜の内部に水分が浸入するのを防ぐこと
ができる。従って、Ｈプラズマ処理を行うことにより、
多孔性を有するＳｉＯ2 膜４０６の耐吸湿性を向上させ
ることができる。
【００７６】また、ＳｉＯ2 膜４０６の下部と上部には
それぞれ通常のＳｉＯ2 膜であるＳｉＯ2 膜４０５、及
び、ＳｉＯ2 膜４０７が形成され、これらの膜により、
多孔性を有するＳｉＯ2 膜４０６に水分が浸入するのを
防ぎ、空孔内部のＨ2 分子が膜の外に出ていくのを防ぐ
ことができる。更に、ＳｉＯ2 膜４０５、４０６、及び
４０７は、ＳｉとＯとを主体にして構成されるものであ
るため、従来例に係る有機系低誘電率膜と比較してその
耐熱性が良くなることが期待できる。
【００７７】（５）第５の実施の形態 図９（ａ）〜（ｄ）、及び、図１０の（ａ）〜（ｄ）は
第５の実施の形態を説明するための断面図である。本実
施の形態では、フォトレジストを被形成体の中に埋め込
み、それをアッシングすることにより、層間絶縁膜の中
に空洞を形成する。以下にその詳細を述べる。
【００７８】まず、図９（ａ）に示すように、シリコン
基板５０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜５０２を形成し、その上
にアルミニウム膜を形成した後、パターニングしてアル
ミニウム配線層５０３を形成する。これらが被形成体５
０４となる。次ぎに、図９（ｂ）に示すように、被形成
体５０４の上にフォトレジスト５０５（空洞形成用の
膜）を、配線層の凸部５０３ａが覆われる程度に塗布す
る。配線層の凸部５０３ａを覆うフォトレジストは後で
除去してしまうので、除去が容易に行える程度の厚さの
フォトレジスト５０５を塗布する。
【００７９】次ぎに、図９（ｃ）に示すように、微量の
紫外線をフォトレジスト５０５の上に一様に照射する。
このとき照射する紫外線には、後でフォトレジストを除
去する時に、配線層の凸部５０３ａを覆っているフォト
レジストのみが除去され、配線層の凹部５０３ｂにある
フォトレジストが除去されない程度の弱い強度の紫外線
を使用する。
【００８０】続いて、図９（ｄ）に示すように、配線層
の凸部５０３ａを覆っているフォトレジストを現像して
除去する。次ぎに、図１０（ａ）に示すように、配線層
の凸部５０３ａ及び除去されずに残っているフォトレジ
スト５０５の上に、プラズマＣＶＤ法により、ＳｉＯ2
膜５０６（第１の絶縁膜）を形成する。これにより、フ
ォトレジスト５０５が配線層の凹部５０３ｂとＳｉＯ2
膜５０６の間に閉じ込められることになる。
【００８１】次ぎに、図１０（ｂ）に示すように、除去
されずに残っているフォトレジスト５０５の上に形成さ
れたＳｉＯ2 膜５０６を開孔し、孔５０６ａを形成す
る。この孔５０６ａは、後で、閉じ込められているフォ
トレジスト５０５をアッシングするために用いるもので
あり、アッシング後には孔を別のＳｉＯ2 膜で塞いでし
まうので、孔の径はその時に孔を塞ぐのに十分小さいも
のとする。なお、この孔５０６ａは、ＳｉＯ2 膜５０６
において配線層の凹部５０３ｂに対応する位置に形成さ
れるものである。
【００８２】続いて、図１０（ｃ）に示すように、Ｏプ
ラズマにより、孔５０６ａを通じて配線層の凹部５０３
ｂとＳｉＯ2 膜５０６の間に閉じ込められているフォト
レジスト５０５をアッシングする。このとき、ＳｉＯ2
膜５０６のＯプラズマに対するエッチングレートは、フ
ォトレジスト５０５のそれと比較して低い値である。そ
のため、このアッシングでは、フォトレジスト５０５の
みが選択的にエッチングされて除去される。
【００８３】次ぎに、図１０（ｄ）に示すように、Ｓｉ
Ｏ2 膜５０６の上に膜厚が３０００ÅのＳｉＯ2 膜５０
７（第２の絶縁膜）をプラズマＣＶＤ法により形成す
る。これにより、孔５０６ａが塞がれ、配線層の凹部５
０３ｂとＳｉＯ2 膜５０６、及びＳｉＯ2 膜５０７とで
囲まれた領域に空洞５０８ができる。以上により、被形
成体５０４の上に、空洞５０８が形成されたＳｉＯ2 膜
５０７から成る層間絶縁膜が形成されたが、この層間絶
縁膜は通常のＳｉＯ2 の層間絶縁膜よりも比誘電率が小
さくなっている。すなわち、空洞の部分の比誘電率はＳ
ｉＯ2 の比誘電率よりも小さいため、膜全体の比誘電率
２．０程度となり、空洞が無い場合の比誘電率４．０よ
りも小さくなる。
【００８４】更に、ＳｉＯ2 膜５０７はＳｉＯ2 から成
るものであるため、従来例に係る有機系低誘電率膜と比
較して膜の耐熱性が良い。 （６）第６の実施の形態 図１１（ａ）〜（ｄ）、図１２（ａ）〜（ｄ）、図１３
（ａ）〜（ｄ）、及び、図１４（ａ）〜（ｂ）は第６の
実施の形態を説明するための断面図である。
【００８５】本実施の形態は、第５の実施の形態をダマ
シンプロセスに適用したものである。まず、図１１
（ａ）に示すように、シリコン基板６０１上にＢＰＳＧ
（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓ
ｓ）膜６０２を形成し、その上にアルミニウム層を形成
した後パターニングすることにより、アルミニウム配線
層６０３を形成する。これらが被形成体６０４となる。
【００８６】次ぎに、図１１（ｂ）に示すように、アル
ミニウム配線層６０３の上に、膜厚が５００ÅのＳｉＯ
2 膜６０５をＣＶＤ法により形成する。続いて、図１１
（ｃ）に示すように、ＳｉＯ2 膜６０５の上に膜厚が５
０００Åのポリイミド膜６０６（空洞形成用の膜）を形
成する。このポリイミド膜６０６は、第５の実施の形態
におけるフォトレジストと同様に、後でアッシングさ
れ、絶縁膜内部に空洞を作るために使用される。
【００８７】次ぎに、図１１（ｄ）に示すように、Ｓｉ
Ｏ2 膜６０５と、その上にあるポリイミド膜６０６をパ
ターニングにより開孔し、アルミニウム配線層６０３に
通じるダマシン溝６０７を形成する。続いて、図１２
（ａ）に示すように、ポリイミド膜６０６の上に膜厚が
１０００ÅのＳｉＯ2 膜６０８（第１の絶縁膜）をプラ
ズマＣＶＤ法により形成する。このとき、ダマシン溝６
０７の側部と底部にもＳｉＯ2 膜６０８が形成される。
【００８８】次ぎに、図１２（ｂ）に示すように、Ｓｉ
Ｏ2 膜６０８を異方的にエッチングする。これにより、
ダマシン溝６０７の底部に形成されたＳｉＯ2 膜６０８
が除去され、アルミニウム配線層６０３に通じるコンタ
クトホール６０９が形成される。なお、この際、ダマシ
ン溝６０７の側部に形成されたＳｉＯ2 膜６０８は除去
されずに残る。
【００８９】次ぎに、図１２（ｃ）に示すように、Ｓｉ
Ｏ2 膜６０８の上、及び、ダマシン溝６０７の内部にＣ
ｕ（銅）メッキ膜６１０を形成する。これにより、ダマ
シン溝６０７の内部にＣｕが埋め込まれる。ダマシン溝
６０７の内部のＣｕメッキ膜は、Ｃｕ配線として用いら
れるものである。続いて、図１２（ｄ）に示すように、
Ｃｕメッキ膜６１０をＣＭＰ法（化学機械研磨法）によ
り研磨し、ＳｉＯ2 膜６０８の上に形成された余分なＣ
ｕを除去する。これにより、Ｃｕは、ダマシン溝６０７
の内部にのみ残ることになる。次ぎに、図１３（ａ）に
示すように、ダマシン溝６０７上部にバリヤーメタル用
のＴｉＮ膜６１１（バリヤーメタル層）を形成する。こ
れにより、ダマシン溝６０７の内部のＣｕが、後でダマ
シン溝６０７の上部に形成されるＳｉＯ2 膜の膜中に拡
散するのを防ぐことができる。
【００９０】続いて、図１３（ｂ）に示すように、パタ
ーニングにより、ダマシン溝６０７の上部に形成された
ＴｉＮ膜６１１ａを残して、他の部分に形成されたＴｉ
Ｎ膜６１１をエッチングして除去する。次ぎに、図１３
（ｃ）に示すように、ＳｉＯ2 膜６０８及びＴｉＮ膜６
１１ａの上部に、膜厚が１０００ÅのＳｉＯ2 膜６１２
（第２の絶縁膜）をプラズマＣＶＤ法により形成する。
【００９１】次ぎに、図１３（ｄ）に示すように、Ｓｉ
Ｏ2 膜６０８、及び、その上に形成されたＳｉＯ2 膜６
１２を、パターニングにより開孔し、ポリイミド膜６０
６をアッシングする際に用いる孔６１３を形成する。そ
のため、孔６１３は、ダマシン溝６０７の上部以外、即
ち、ポリイミド膜６０６が残っている領域上に形成し、
孔の径は後で孔を塞ぐのに十分小さいものとする。
【００９２】続いて、図１４（ａ）に示すように、Ｏプ
ラズマにより孔６１３を通じて、ポリイミド膜６０６を
アッシングする。このとき、ＳｉＯ2 膜６０８及びＳｉ
Ｏ2膜６１２のＯプラズマに対するエッチングレート
は、ポリイミド膜６０６のそれと比較して低い値であ
る。そのため、このアッシングでは、ポリイミド膜６０
６のみが選択的にエッチングされて除去される。
【００９３】次ぎに、図１４（ｂ）に示すように、Ｓｉ
Ｏ2 膜６１２の上に孔６１３を塞ぐために、膜厚が４０
００ÅのＳｉＯ2 膜６１４（第３の絶縁膜）をプラズマ
ＣＶＤ法により形成する。これによりＳｉＯ2 膜６１４
において、ＳｉＯ2 膜６０５とＳｉＯ2 膜６０８とで囲
まれた部分に空洞６１５が形成される。以上により、被
形成体６０４の上に、ＳｉＯ2 膜６０５、ＳｉＯ2 膜６
０８、ＳｉＯ2 膜６１２、及びＳｉＯ2 膜６１４から成
る層間絶縁膜が形成された。そしてこの層間絶縁膜には
空洞６１５が形成されており、該空洞６１５の部分の誘
電率は他の部分に比べて低くなる。そのため、上により
形成された層間絶縁膜の誘電率は、空洞が形成されてい
ない場合に比べて低くなる。具体的には、この層間絶縁
膜の比誘電率が２．０程度となることが本願発明者によ
り明らかとなった。この値は、空洞を有さない通常のＳ
ｉＯ2 膜の比誘電率４．０と比較して低い値である。
【００９４】更に、この層間絶縁膜を構成するＳｉＯ2
膜６０５、ＳｉＯ2 膜６０８、ＳｉＯ2 膜６１２、及び
ＳｉＯ2 膜６１４がＳｉＯ2 から成るため、従来例に係
る有機系低誘電率膜と比較して膜の耐熱性が良い。
【００９５】
【発明の効果】以上、本発明にかかる層間絶縁膜の形成
方法においては、第１に、被形成体上に形成される第１
の絶縁膜が多孔性を有している。そして、この第１の絶
縁膜は、多孔性を有さない場合に比べて明らかに誘電率
が低くなる。更に、第１の絶縁膜は、ＳｉとＯとを主体
にして構成されるものであるため、従来例に係る有機系
低誘電率絶縁膜に比べて耐熱性が良くなることが期待さ
れる。また、第１の絶縁膜を形成後、Ｈプラズマ処理
し、その上に通常の絶縁膜（第２の絶縁膜）を形成する
ため、耐吸湿性が良い。
【００９６】第２に、凹凸を有する被形成体の凹部を空
洞化し、その上部を第１、及び第２の絶縁膜で覆う。空
洞化された凹部の比誘電率は、空洞化せずに通常の絶縁
膜で覆う場合よりも明らかに低くなる。第３に、Ｃｕ配
線を行うためのダマシンプロセスに本発明を適用するこ
とが可能である。即ち、ダマシンプロセスにおいて形成
される層間絶縁膜を、その内部を空洞化することによ
り、従来の層間絶縁膜よりも低い誘電率の層間絶縁膜と
することができる。更に、この空洞の周囲は通常の絶縁
膜で形成されるため耐吸湿性が良い。
【００９７】これにより、ＬＳＩ等の半導体装置に、本
発明における多孔性、又は空洞を有する層間絶縁膜を用
いれば、データ処理速度を従来に比べて高速化すること
が可能となる。即ち、本発明における多孔性を有する層
間絶縁膜は、従来用いられているＳｉＯ2 膜に比べて比
誘電率が低いので、配線間の電気容量を減らすことが可
能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その２）である。
【図３】本発明の第２の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図４】本発明の第２の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その２）である。
【図５】本発明の第３の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図６】本発明の第３の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その２）である。
【図７】本発明の第４の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図８】本発明の第４の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その２）である。
【図９】本発明の第５の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図１０】本発明の第５の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その２）である。
【図１１】本発明の第６の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その１）である。
【図１２】本発明の第６の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その２）である。
【図１３】本発明の第６の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その３）である。
【図１４】本発明の第６の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その４）である。
【符号の説明】
１０１、２０１、３０１、４０１、５０１、６０１ シ
リコン基板、 １０２、２０２、３０２、４０２、５０２、６０２ Ｂ
ＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇ
ｌａｓｓ）膜、 １０３、２０３、３０３、４０３、５０３、６０３ ア
ルミニウム配線層、 １０４、２０４、３０４、４０４、５０４、６０４ 被
形成体、 １０５、２０５、３０５、４０５、６０５ ＳｉＯ
2 膜、 １０６、２０６、３０６、４０６ ＳｉＯ2 膜（第１の
絶縁膜）、 １０７、２０７、３０７、４０７ ＳｉＯ2 膜（第２の
絶縁膜）、 ５０３ａ 配線層の凸部、 ５０３ｂ 配線層の凹部、 ５０５ フォトレジスト（空洞形成用の膜）、 ５０６ ＳｉＯ2 膜（第１の絶縁膜）、 ５０６ａ、６１３ 孔、 ５０７ ＳｉＯ2 膜（第２の絶縁膜）、 ５０８、６１５ 空洞、 ６０６ ポリイミド膜（空洞形成用の膜）、 ６０７ ダマシン溝、 ６０８ ＳｉＯ2 膜（第１の絶縁膜）、 ６０９ コンタクトホール、 ６１０ Ｃｕメッキ膜、 ６１１ ＴｉＮ膜（バリヤーメタル層）、 ６１１ａ ダマシン溝上部のＴｉＮ膜、 ６１２ ＳｉＯ2 膜（第２の絶縁膜）、 ６１４ ＳｉＯ2 膜（第３の絶縁膜）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 HH33 JJ11 KK08 MM02 MM05 MM13 PP27 QQ00 QQ12 QQ16 QQ37 QQ74 QQ81 QQ85 RR04 RR29 SS01 SS02 SS03 SS04 SS11 SS13 SS15 TT02 XX00 XX24 XX27 5F058 BA07 BA20 BD01 BD04 BD19 BF07 BF23 BF24 BF25 BF27 BF29 BF32 BF37 BF39 BF72 BH16 BJ01 BJ02

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 被形成体上に、少なくともＨ2 Ｏ、Ｏ
    Ｈ、Ｃ、又は炭化水素のいずれか一を含む第１の絶縁膜
    を形成し、 前記第１の絶縁膜を熱処理することにより、該第１の絶
    縁膜の中から少なくともＨ2 Ｏ、ＯＨ、Ｃ、又は炭化水
    素のいずれか一を放出して、該第１の絶縁膜を多孔性を
    有する絶縁膜にし、 前記多孔性を有する絶縁膜の上に第２の絶縁膜を形成す
    る層間絶縁膜の形成方法。
  2. 【請求項２】 前記熱処理は、真空アニール又はプラズ
    マアニールによって行われることを特徴とする請求項１
    に記載の層間絶縁膜の形成方法。
  3. 【請求項３】 前記第１の絶縁膜は、Ｓｉ含有の有機化
    合物と、Ｏ2 と、Ｈ 2 Ｏとを反応ガス中に含むプラズマ
    化学的気相成長法により形成されることを特徴とする請
    求項１又は請求項２に記載の層間絶縁膜の形成方法。
  4. 【請求項４】 前記第１の絶縁膜は、Ｓｉ含有の有機化
    合物と、Ｏ2 と、ＣＦ系ガスとを反応ガス中に含むプラ
    ズマ化学的気相成長法により形成されることを特徴とす
    る請求項１又は請求項２に記載の層間絶縁膜の形成方
    法。
  5. 【請求項５】 前記ＣＦ系ガスはＣ2 Ｆ6 であることを
    特徴とする請求項４に記載の層間絶縁膜の形成方法。
  6. 【請求項６】 前記Ｓｉ含有の有機化合物は、Ｓｉ含有
    アルキル化合物又はＳｉ含有アルコキシ化合物であるこ
    とを特徴とする請求項３から請求項５のいずれか一に記
    載の層間絶縁膜の形成方法。
  7. 【請求項７】 前記Ｓｉ含有アルキル化合物は、トリメ
    チルシラン（ＴＭＳ）であることを特徴とする請求項６
    に記載の層間絶縁層の形成方法。
  8. 【請求項８】 前記Ｓｉ含有アルコキシ化合物は、テト
    ラエチルオルソシリケート（ＴＥＯＳ）であることを特
    徴とする請求項６に記載の層間絶縁膜の形成方法。
  9. 【請求項９】 前記第１の絶縁膜は、ＳｉＨ4 系ガス
    と、Ｏ2 と、Ｈ2 Ｏとを反応ガス中に含むプラズマ化学
    的気相成長法により形成されることを特徴とする請求項
    １又は請求項２に記載の層間絶縁膜の形成方法。
  10. 【請求項１０】 前記第１の絶縁膜は、ＳｉＨ4 系ガス
    と、Ｏ2 と、Ｂ（ホウ素）系ガスとを反応ガス中に含む
    プラズマ化学的気相成長法により形成されることを特徴
    とする請求項１又は請求項２に記載の層間絶縁膜の形成
    方法。
  11. 【請求項１１】 前記Ｂ（ホウ素）系ガスはＢ2 Ｈ6 で
    あることを特徴とする請求項１０に記載の層間絶縁膜の
    形成方法。
  12. 【請求項１２】 前記ＳｉＨ4 系ガスは、ＳｉＨ4 、又
    はＳｉＨ3 （ＣＨ3）であることを特徴とする請求項９
    から請求項１１のいずれか一に記載の層間絶縁膜の形成
    方法。
  13. 【請求項１３】 前記多孔性を有する絶縁膜を形成した
    後、該多孔性を有する絶縁膜に対してＨ（水素）プラズ
    マ処理することを特徴とする請求項１から請求項１２の
    いずれか一に記載の層間絶縁膜の形成方法。
  14. 【請求項１４】 凹凸のある被形成体上に、空洞形成用
    の膜を形成し、 前記空洞形成用の膜を前記被形成体の凹部に残し、 前記空洞形成用の膜上に、該空洞形成用の膜よりもエッ
    チングレートが低い第１の絶縁膜を形成し、 前記第１の絶縁膜に孔を開口し、 前記孔を通じて、前記空洞形成用の膜を選択的にエッチ
    ングして除去することにより、前記被形成体の凹部を空
    洞化し、 前記第１の絶縁膜上に第２の絶縁膜を形成して前記孔を
    塞ぐことにより、空洞を有する絶縁膜を形成する層間絶
    縁膜の形成方法。
  15. 【請求項１５】 被形成体上に空洞形成用の膜を形成
    し、 前記被形成体に通じるダマシン溝を前記空洞形成用の膜
    に形成し、 前記空洞形成用の膜上、前記ダマシン溝の側部、及び該
    ダマシン溝の底部に第１の絶縁膜を形成し、 前記第１の絶縁膜を異方的にエッチングすることによ
    り、前記ダマシン溝の側部に形成された該第１の絶縁膜
    を残しつつ、該ダマシン溝の底部に形成された第１の絶
    縁膜を除去し、 前記ダマシン溝の内部にＣｕメッキ膜を埋め込み、 前記Ｃｕメッキ膜上にバリヤーメタル層を形成し、 前記空洞形成用の膜の上部、及び前記バリヤーメタル層
    の上に第２の絶縁膜を形成し、 前記空洞形成用の膜に通じる孔を前記第２の絶縁膜に開
    孔し、 前記孔を通じて、前記空洞形成用の膜を選択的にエッチ
    ングして除去することにより、該空洞形成用の膜が形成
    されている部分を空洞化し、 前記第２の絶縁膜上に第３の絶縁膜を形成して前記孔を
    塞ぐことにより、空洞を有する絶縁膜を形成する層間絶
    縁膜の形成方法。
  16. 【請求項１６】 請求項１から請求項１５のいずれか一
    に記載の層間絶縁膜の形成方法により形成された層間絶
    縁膜を備えた半導体装置。
JP2000009418A 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置 Pending JP2000332010A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000009418A JP2000332010A (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置
US09/492,528 US6281113B1 (en) 1999-03-17 2000-01-27 Method for forming an interplayer insulating film and semiconductor device
TW089101361A TW479286B (en) 1999-03-17 2000-01-27 Method for forming an interlayer insulating film
EP00102132A EP1037271A3 (en) 1999-03-17 2000-02-07 Method for forming an interlayer insulating film, and semiconductor device
KR10-2000-0008728A KR100426147B1 (ko) 1999-03-17 2000-02-23 층간 절연막을 형성하기위한 방법 및, 반도체 장치
KR1020030009784A KR20030029534A (ko) 1999-03-17 2003-02-17 층간 절연막을 형성하기 위한 방법 및, 반도체 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7224199 1999-03-17
JP11-72241 1999-03-17
JP2000009418A JP2000332010A (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2000332010A true JP2000332010A (ja) 2000-11-30

Family

ID=26413380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000009418A Pending JP2000332010A (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置

Country Status (5)

Country Link
US (1) US6281113B1 (ja)
EP (1) EP1037271A3 (ja)
JP (1) JP2000332010A (ja)
KR (2) KR100426147B1 (ja)
TW (1) TW479286B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503673A (ja) * 2001-09-14 2005-02-03 アクセリス テクノロジーズ インコーポレーテッド 多孔性低誘電率材料のための紫外線硬化処理
US7477582B2 (en) 2004-11-04 2009-01-13 Funai Electric Co., Ltd. Disk apparatus
JP2010003716A (ja) * 2008-06-18 2010-01-07 Fuji Electric Holdings Co Ltd 水分ゲッター材および密閉構造のパッケージ
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184177B2 (ja) * 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US6774489B2 (en) * 2000-08-29 2004-08-10 Texas Instruments Incorporated Dielectric layer liner for an integrated circuit structure
JP2003031566A (ja) * 2001-07-16 2003-01-31 Fujitsu Ltd 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品
JP3749162B2 (ja) * 2001-12-05 2006-02-22 キヤノン販売株式会社 半導体装置の製造方法
JP3615205B2 (ja) * 2002-07-01 2005-02-02 株式会社東芝 半導体装置及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642482B2 (ja) * 1984-11-15 1994-06-01 株式会社東芝 半導体装置の製造方法
JPH06163523A (ja) 1992-11-20 1994-06-10 Fujitsu Ltd 半導体装置の製造方法
US5177588A (en) 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
US5610105A (en) * 1992-10-23 1997-03-11 Vlsi Technology, Inc. Densification in an intermetal dielectric film
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5559055A (en) * 1994-12-21 1996-09-24 Advanced Micro Devices, Inc. Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance
DE19509868A1 (de) * 1995-03-17 1996-09-19 Siemens Ag Mikromechanisches Halbleiterbauelement
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5783864A (en) * 1996-06-05 1998-07-21 Advanced Micro Devices, Inc. Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect
WO1998000862A1 (en) 1996-06-28 1998-01-08 Advanced Micro Devices, Inc. Solid porous insulated conductive lines
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JPH1092808A (ja) * 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US6211096B1 (en) 1997-03-21 2001-04-03 Lsi Logic Corporation Tunable dielectric constant oxide and method of manufacture
JPH113888A (ja) 1997-05-28 1999-01-06 Texas Instr Inc <Ti> 集積回路誘電体及び方法
JPH1140558A (ja) * 1997-07-22 1999-02-12 Sony Corp 誘電体膜の製造方法
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
US6083835A (en) * 1998-07-24 2000-07-04 Taiwan Semiconductor Manufacturing Company Self-passivation of copper damascene

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503673A (ja) * 2001-09-14 2005-02-03 アクセリス テクノロジーズ インコーポレーテッド 多孔性低誘電率材料のための紫外線硬化処理
US7477582B2 (en) 2004-11-04 2009-01-13 Funai Electric Co., Ltd. Disk apparatus
JP2010003716A (ja) * 2008-06-18 2010-01-07 Fuji Electric Holdings Co Ltd 水分ゲッター材および密閉構造のパッケージ
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法
WO2022124199A1 (ja) * 2020-12-09 2022-06-16 株式会社アビット・テクノロジーズ 絶縁膜の製造方法
JP2022091642A (ja) * 2020-12-09 2022-06-21 株式会社アビット・テクノロジーズ 絶縁膜の製造方法

Also Published As

Publication number Publication date
KR100426147B1 (ko) 2004-04-03
EP1037271A3 (en) 2001-06-20
US6281113B1 (en) 2001-08-28
TW479286B (en) 2002-03-11
KR20030029534A (ko) 2003-04-14
EP1037271A2 (en) 2000-09-20
KR20000076713A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
US8017522B2 (en) Mechanically robust metal/low-κ interconnects
US7262142B2 (en) Semiconductor device fabrication method
JP3084367B1 (ja) 層間絶縁膜の形成方法及び半導体装置
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
TW493240B (en) Semiconductor device manufacturing method
KR20010051102A (ko) 초저 유전 상수를 갖는 박막용 캡핑층
JP2002324838A (ja) デュアルダマシン相互接続における有機物誘電体の密着性を改良する方法
JP2004241776A (ja) 低ｋ誘電体フイルムの化学的処理
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
KR19990067866A (ko) 저유전율 층간절연막을 갖는 반도체장치 및 그 제조방법
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
US20060128166A1 (en) Semiconductor device fabrication method
US6972252B1 (en) Method of improving adhesion between two dielectric films
JP4756526B2 (ja) 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
JP2000332010A (ja) 層間絶縁膜の形成方法及び半導体装置
JP4408816B2 (ja) 半導体装置の製造方法
US20100093174A1 (en) Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film
US7422020B2 (en) Aluminum incorporation in porous dielectric for improved mechanical properties of patterned dielectric
JP2004259753A (ja) 半導体装置およびその製造方法
JP2004296476A (ja) 半導体装置の製造方法
US20040224536A1 (en) Ambient gas treatment of porous dielectric
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JP4459096B2 (ja) 半導体装置の製造方法
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124