JP4756526B2 - 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 - Google Patents
多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 Download PDFInfo
- Publication number
- JP4756526B2 JP4756526B2 JP30191099A JP30191099A JP4756526B2 JP 4756526 B2 JP4756526 B2 JP 4756526B2 JP 30191099 A JP30191099 A JP 30191099A JP 30191099 A JP30191099 A JP 30191099A JP 4756526 B2 JP4756526 B2 JP 4756526B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- dielectric constant
- low dielectric
- film
- constant insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 0 CC(C)(C*([Si](O1)O2)=C)[Si]1(*)O[Si]1(*)OC(C)(C)CC(C)(C)O*2O1 Chemical compound CC(C)(C*([Si](O1)O2)=C)[Si]1(*)O[Si]1(*)OC(C)(C)CC(C)(C)O*2O1 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、誘電率が低く、且つ、耐熱性及び耐湿性に優れた多孔質低誘電率絶縁膜及び該多孔質低誘電率絶縁膜を用いた半導体装置に関する。
【０００２】
【従来の技術】
一般に、半導体装置の多層配線に於いて、信号伝播速度の低下は配線抵抗と配線間の寄生容量に依って決定され、現在、半導体装置では、高集積化に依って配線幅及び配線間隔が共に狭くなり、配線抵抗の上昇と配線間寄生容量の増大を招来している。
【０００３】
通常、絶縁膜の容量は配線厚を薄くして断面積を小さくすれば低減できるのであるが、配線厚を薄くすると配線抵抗は上昇するので、このような手段は半導体装置の高速化に結び付かない。
【０００４】
従って、半導体装置を高速化するには、配線の低抵抗化と絶縁膜の低誘電率化が必須であり、半導体装置の性能を支配する大きな要素となる。
【０００５】
ところで、配線間の容量増大に起因する信号伝播速度の配線遅延をＴ、配線抵抗をＲ、配線間の容量をＣとすると、配線遅延Ｔは、
Ｔ∝ＣＲ ・・・・（１）
で表され、そして、容量Ｃは、
Ｃ＝ε0 εＳ／ｄ ・・・・（２）
ε：誘電率
ε0 ：真空の誘電率
Ｓ：電極面積
ｄ：配線間隔
で表される。
【０００６】
前記各式からすると、配線遅延Ｔを小さくするには、配線抵抗Ｒを上昇させることなく、絶縁膜の低誘電率化を実現できれば大変有効な手段になることが看取できる。
【０００７】
従来、半導体装置に於ける絶縁材料としては、二酸化シリコン（ＳｉＯ2 ）、窒化シリコン（ＳｉＮ）、燐珪酸ガラス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）などの無機材料、ポリイミドなどの有機系高分子材料が用いられてきた。
【０００８】
然しながら、誘電率の面から見ると、半導体装置に多用されているＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）成長のＳｉＯ2 膜で誘電率は約４程度である。
【０００９】
近年、低誘電率のＣＶＤ成長絶縁膜としてＳｉＯＦ膜が知られていて、その誘電率は約３．３〜３．５と低いのであるが、吸湿性が高いことから、時間の経過と共に成膜当初に比較して誘電率が上昇する旨の問題がある。
【００１０】
また、低誘電率の絶縁膜としてＳｉＯ2 を多孔質化した膜も現れているが、ＳｉＯ2 の構造欠陥であるＳｉＯＨが微量ではあるが含まれていて、吸湿に依って誘電率の変動が起こること、或いは、多孔質の細孔サイズを制御することができず、均一な多孔質膜の形成が困難であることなどの問題がある。
【００１１】
更にまた、有機系高分子材料を用いた膜では、ガラス転移温度が２００〔℃〕〜３５０〔℃〕と低く、熱膨張率も大きいことから、配線へのダメージが問題となる。
【００１２】
【発明が解決しようとする課題】
本発明では、誘電率が低く、且つ、耐熱性及び耐湿性に優れた絶縁膜を容易に作成できるようにし、高速動作が可能であると共に信頼性が高い半導体装置を実現しようとする。
【００１３】
【課題を解決するための手段】
本発明では、絶縁膜を多孔質化して誘電率を低下させる技術の範疇に入るのであるが、その絶縁膜は吸湿性が低く、また、多孔質を構成する細孔の大きさは略均一であると共に均一に分散したものとなる。
【００１４】
即ち、従来の多孔質絶縁膜に於いて問題となった吸湿性はシラノールに依るものである為、本発明では、シラノールをカルボシランで変性することで吸湿性を解消し、また、カルボシランはシロキサン樹脂に対して相溶性が高いことから均一に分散できることが判り、その結果、３０〔ｎｍ〕以下の細孔を均一に形成することができた。
【００１５】
本発明に於いて、シロキサン樹脂に添加するポリカルボシランはＳｉＨ結合を有し、吸湿性が高いシラノールが存在した場合には化学反応を生じる為、シラノールが少なく、耐湿性が高い絶縁膜を形成することができる。また、カルボシランはシロキサン樹脂との相溶性が高く、膜中に均一に分散することができる。更にまた、温度を３５０〔℃〕にすることで、カルボシランは揮発、或いは、分解除去され、膜中にカルボシラン結合をもつ３０〔ｎｍ〕以下の細孔を形成することができるので、カルボシランをシロキサン樹脂に対して１０重量部以上添加することで得られた絶縁膜は誘電率を２．５以下まで低減させることができる。
【００１６】
ここで、カルボシランの添加を７０重量部以上にすると、誘電率を１．６以下にすることが可能なのであるが、そのようにした場合、細孔の割合が多過ぎて膜の強度が低下する。
【００１７】
本発明に於いて、低誘電率絶縁膜を形成するには、基板上に当該組成物をスピン・コート法に依って塗布し、温度を１２０〔℃〕〜２５０〔℃〕として溶剤の乾燥及びシロキサン樹脂の一部架橋を行なった後、温度を３００〔℃〕以上にした熱処理を行なってポリカルボシランを揮発または分解除去する工程を経ることで実現する。
【００１８】
前記したように、シロキサン樹脂の一部架橋を行なった場合、その後、ポリカルボシランを３００〔℃〕以上の温度で除去する際、溶融を抑制することができる為、細孔サイズの制御が可能である。
【００１９】
シロキサン樹脂の一部架橋は、１２０〔℃〕〜２５０〔℃〕の温度で熱処理することが望ましく、これは、１２０〔℃〕未満の温度では溶剤が乾燥しないことやシロキサン樹脂の一部を架橋できないこと、また、２５０〔℃〕を越える温度ではポリカルボシランが一部揮発して細孔径の制御が困難となり、不均一な絶縁膜となることに依る。
【００２０】
本発明に於けるベース樹脂として用いるシロキサン樹脂及びラダー型シロキサンの重量平均分子量は５００から２００００の範囲が好ましく、重量平均分子量が５００未満であると溶剤乾燥時に揮発が起こって膜厚の制御が困難になり、また、２００００を越えると溶剤乾燥時に架橋が過剰に進行し、後に実施されるポリカルボシランの揮発及び分解除去が困難になる。
【００２１】
また、本発明に於いて用いるポリカルボシランは、重量平均分子量は５００から２００００の範囲が好ましく、重量平均分子量が５００未満であると溶剤乾燥時に揮発が起こって細孔を形成することができず、また、２００００を越えると前記したように揮発及び分解除去が困難になる。
【００２２】
前記したところから、本発明に依る低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置に於いては、
（１）
形成方法の発明に於いては、前記一般式１及び前記一般式２の中から選ばれたシロキサン樹脂に前記一般式３に示す重量平均分子量が５００〜２００００のポリカルボシランを該シロキサン樹脂に対し１０〜７０重量部を添加した組成物を溶剤に稀釈して塗布溶液を作成する工程と、該塗布溶液をスピン・コートしてから温度を１２０〔℃〕〜２５０〔℃〕として溶剤乾燥及びシロキサンの架橋を行なう工程と、温度が３００〔℃〕以上で且つ酸素濃度が１００〔ｐｐｍ〕以下である不活性雰囲気中でポリカルボシランを揮発または分解除去する工程とが含まれてなることを特徴とするか、又は、
【００２３】
（２）
低誘電率絶縁膜の発明に於いては、前記一般式１及び前記一般式２の中から選ばれたシロキサン樹脂に前記一般式３に示す重量平均分子量が５００〜２００００のポリカルボシランを該シロキサン樹脂に対し１０〜７０重量部を添加した組成物からなり、シラノール結合がシリコン原子に対して１〔％〕未満であると共に分子構造内にカルボシラン結合を含み且つ細孔径が３０〔ｎｍ〕以下であることを特徴とするか、又は、
【００２４】
（３）
半導体装置の発明に於いては、基板上に形成された層間絶縁膜が前記一般式１及び前記一般式２の中から選ばれたシロキサン樹脂に前記一般式３に示す重量平均分子量が５００〜２００００のポリカルボシランを該シロキサン樹脂に対し１０〜７０重量部を添加した組成物からなり、シラノール結合がシリコン原子に対して１〔％〕未満であると共に分子構造内にカルボシラン結合を含み且つ細孔径が３０〔ｎｍ〕以下である低誘電率絶縁膜であることを特徴とする。
【００２５】
前記手段を採ることに依り、絶縁膜の誘電率は３以下にすることができ、そして、吸湿に依る誘電率の上昇は発生せず、従って、半導体装置に於ける低誘電率の層間絶縁膜として有効であり、この絶縁膜を用いた半導体装置の動作速度及び信頼性は向上する。
【００２６】
【発明の実施の形態】
実施例１
テトラエトキシシラン２０．８〔ｇ〕（０．１〔ｍｏｌ〕）、メチルトリエトキシシラン１７．８〔ｇ〕（０．１〔ｍｏｌ〕）、メチルイソブチルケトン３９．６〔ｇ〕の２００〔ｍｌ〕を反応容器に仕込み、４００〔ｐｐｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏｌ〕）を１０〔分〕間で滴下し、滴下終了後、２〔時間〕の熟成反応を行なった。
【００２７】
次いで、硫酸マグネシウム５〔ｇ〕を添加し、過剰の水分を除去した後、ロータリ．エバポレータに於いて、前記熟成反応に依って生成されたエタールを反応溶液が５０〔ｍｌ〕になるまで除去した。
【００２８】
次いで、得られた反応溶液にメチルイソブチルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕にしたオーブンに於いてメチルイソブチルケトンを除去したところ、溶液の固形分濃度は１７．４〔重量％〕であった。
【００２９】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００３０】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００３１】
実施例２
テトラエトキシシラン２０．８〔ｇ〕（０．１〔ｍｏｌ〕）、トリエトキシシラン１６．４〔ｇ〕（０．１〔ｍｏｌ〕）、メチルイソブチルケトン３７．２〔ｇ〕の２００〔ｍｌ〕を反応容器に仕込み、４００〔ｐｐｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏｌ〕）を１０〔分〕間で滴下し、滴下終了後、２〔時間〕の熟成反応を行なった。
【００３２】
次いで、硫酸マグネシウム５〔ｇ〕を添加し、過剰の水分を除去した後、ロータリ．エバポレータに於いて、前記熟成反応に依って生成されたエタールを反応溶液が５０〔ｍｌ〕になるまで除去した。
【００３３】
次いで、得られた反応溶液にメチルイソブチルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕にしたオーブンに於いてメチルイソブチルケトンを除去したところ、溶液の固形分濃度は１６．８〔重量％〕であった。
【００３４】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００３５】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００３６】
実施例３
窒素ガス導入管、液体用定量ポンプを装備した反応容器に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）、発煙硫酸（６０〔％〕ＳＯ4 ）３３〔ｇ〕を仕込み、トルエン８７〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、１〔時間〕の熟成反応を行なった。
【００３７】
次いで、トリクロロシラン４１〔ｇ〕（０．３〔ｍｏｌ〕）をトルエンに２０〔重量％〕となるに希釈した原料溶液を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、２時間の熟成反応を行なった。
【００３８】
次いで、得られた反応溶液に５０重量〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したトルエンスルホン酸を濾過してから分液ロートを用いて過剰の硫酸水を除去した。
【００３９】
次いで、前記溶液に炭酸カルシウム２〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５〔ｇ〕で脱水した後、ロータリ．エバポレータを用いてトルエンを完全に除去することで水素シルセスキオキサン樹脂の固形物１５〔ｇ〕が得られた。
【００４０】
次いで、水素シルセスキオキサン樹脂をメチルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃度１７．５〔％〕の溶液を作成した。
【００４１】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００４２】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００４３】
実施例４
窒素ガス導入管、液体用定量ポンプを装備した反応容器に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）を仕込み、トルエン８７〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、１〔時間〕の熟成反応を行なった。
【００４４】
次いで、トリクロロシラン３６〔ｇ〕（０．２７〔ｍｏｌ〕）、フルオロトリクロロシラン４．６〔ｇ〕をトルエンに２０〔重量％〕となるに希釈した原料溶液を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、２時間の熟成反応を行なった。
【００４５】
次いで、得られた反応溶液に５０重量〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したトルエンスルホン酸を濾過してから分液ロートを用いて過剰の硫酸水を除去した。
【００４６】
次いで、前記溶液に炭酸カルシウム２〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５〔ｇ〕で脱水した後、ロータリ．エバポレータを用いてトルエンを完全に除去することで水素シルセスキオキサン樹脂の固形物１５〔ｇ〕が得られた。
【００４７】
次いで、水素シルセスキオキサン樹脂をメチルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃度１７．５〔％〕の溶液を作成した。
【００４８】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００４９】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００５０】
実施例１乃至４に依って形成した多孔質絶縁膜に直径１〔ｍｍ〕φの金電極を形成し誘電率を測定したところ、ポリカルボシランの添加量を増加させると共に誘電率は低下した。
【００５１】
図１は実施例１乃至４についてポリカルボシランの添加量と誘電率との関係を表す線図であり、図では、横軸にはポリカルボシラン添加量〔重量部〕を、縦軸には誘電率をそれぞれ採ってある。
【００５２】
図から明らかなように、実施例１乃至４の全てに於いて、ポリカルボシランの添加量を増加させると誘電率は低下することが看取されよう。
【００５３】
実施例１乃至４に依って形成した多孔質絶縁膜に直径２〔ｍｍ〕φのスタッド・ピンをエポキシ接着剤を用いて貼付し、セバスチャン測定器に依って密着性を測定したところ、ポリカルボシランを７０〔重量部〕以上添加すると膜強度が急激に低下した。
【００５４】
図２は実施例１乃至４についてポリカルボシランの添加量と膜強度との関係を表す線図であり、図では、横軸にはポリカルボシラン添加量〔重量部〕を、縦軸には膜強度〔ｋｇ／ｃｍ2 〕をそれぞれ採ってある。
【００５５】
図から明らかなように、実施例１乃至４の全てに於いて、ポリカルボシランの添加量を増加させた場合、７０〔重量部〕までは膜強度が殆ど変化しないのであるが、それを越えた点で急激に低下することが看取されよう。
【００５６】
実施例１乃至４に依って形成した多孔質絶縁膜を走査型電子顕微鏡で断面を観察したところ、細孔径は２０〔ｎｍ〕以下であった。
【００５７】
図３は本発明の物の発明に於ける実施の形態１である半導体装置を表す要部切断側面図である。
【００５８】
図に於いて、１０はシリコン基板、１２は素子間分離膜、１４はゲート電極、１６はサイド・ウォール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はストッパ膜、２４はバリヤ膜、２６はＷからなる導電プラグ、２８はバリヤ膜、３０は導体配線、３２は上乗せメタル膜、３４は配線保護膜、３６は低誘電率絶縁膜、３８はキャップ膜をそれぞれ示している。
【００５９】
図４乃至図７は図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００６０】
図４（Ａ）参照
４−（１）
通常の技法を適用することに依り、シリコン基板１０にＳｉＯ2 からなる素子間分離膜１２、ゲート絶縁膜上のゲート電極１４、ゲート電極１４の側面を覆うＳｉＯ2 からなるサイド・ウォール絶縁膜１６、ソース領域１８Ｓ、ドレイン領域１８Ｄを形成する。
【００６１】
図４（Ｂ）参照
４−（２）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、全面に燐珪酸ガラス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）からなる層間絶縁膜２０を形成する。
【００６２】
４−（３）
引き続きＣＶＤ法を適用することに依り、層間絶縁膜２０上にＳｉＮからなるストッパ膜２１を形成する。
【００６３】
図５（Ａ）参照
５−（１）
通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨ＋ＣＦ3 ＋Ｏ2 とするドライ・エッチング法を適用することに依り、ストッパ膜２１及び層間絶縁膜２０のエッチングを行なって、ドレイン領域１８Ｄ上に電極取り出し用のコンタクト・ホール２２を形成する。
【００６４】
図５（Ｂ）参照
５−（２）
スパッタリング法を適用することに依り、厚さが例えば５０〔ｎｍ〕のＴｉＮからなるバリヤ膜２４を形成する。
【００６５】
５−（３）
ＷＦ6 と水素とを混合して還元することでコンタクト・ホール２２を埋め込むブランケットＷ膜を形成する。
【００６６】
５−（４）
化学的機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用することに依り、ブランケットＷ膜の研磨を行なって、コンタクト・ホール２２内にＷからなる導電プラグ２６を形成する。
【００６７】
図６参照
６−（１）
スパッタリング法を適用することに依り、ＴｉＮ膜／Ａｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜を５０〔ｎｍ〕／４５０〔ｎｍ〕／５０〔ｎｍ〕の厚さで順に積層形成する。
【００６８】
６−（２）
リソグラフィ技術に於けるレジスト・プロセスで形成した配線パターンのレジスト膜をマスクとして、ＨＣｌガスを原料とするＣｌプラズマ法を適用することに依り、ＴｉＮ膜／Ａｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜をパターニングしてバリヤ膜２８、導体配線３０、上乗せメタル膜３２とする。
【００６９】
６−（３）
テトラエチル・オキシシリケート（Ｓｉ（ＯＣ2 Ｈ5 ）4 ：ＴＥＯＳ）を原料とするＣＶＤ法を適用することに依り、厚さを例えば５０〔ｎｍ〕としてＳｉＯ2 からなる配線保護膜３４を形成する。
【００７０】
６−（４）
さきに説明した実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば５００〔ｎｍ〕となるように低誘電率絶縁膜３６を形成する。
【００７１】
６−（５）
ＴＥＯＳを原料とするＣＶＤ法を適用することに依り、厚さを例えば１０００〔ｎｍ〕としてＳｉＯ2 からなるキャップ膜３８を形成する。
【００７２】
６−（６）
ＣＭＰ法を適用することに依り、キャップ膜３８を研磨し、配線以外の部分に於いて厚さが１２００〔ｎｍ〕となるように平坦化した。
【００７３】
図７（Ａ）参照
７−（１）
前記工程５−（１）と同様のプロセスで、キャップ膜３８の表面から導体配線３０の上乗せメタル膜３２に達するコンタクト・ホールを形成し、次いで、前記工程５−（２）乃至５−（４）と同様のプロセスで、バリヤ膜４０で覆われた導電プラグ４２を形成する。
【００７４】
図７（Ｂ）参照
７−（１）
前記工程６−（１）乃至６−（６）と同様のプロセスで第二層目配線層４３を形成した、尚、この後、必要に応じて更に多層の配線を形成して良い。
【００７５】
前記工程を適用して配線層、ビア層、絶縁層の形成を繰り返し、配線どうしを１００万個のビアに接続した三層配線を形成し、ビアコンタクト抵抗の歩留りを調べたところ９０〔％〕以上であった。
【００７６】
図８は本発明の物の発明に於ける実施の形態２である半導体装置を表す要部切断側面図であり、図４に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００７７】
図に於いて、１０はシリコン基板、１２は素子間分離膜、１４はゲート電極、１６はサイド・ウォール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はストッパ膜、２４はバリヤ膜、２６はＷからなる導電プラグ、５０は低誘電率絶縁膜、５１はバリヤ膜、５２はストッパ膜、５３は銅配線、５４は拡散防止膜、５５は低誘電率絶縁膜、５６はストッパ膜、５７は低誘電率絶縁膜、５８はストッパ膜、５９は拡散防止膜、６０はバリヤ膜、６１は銅配線をそれぞれ示している。
【００７８】
図８を参照しつつ物の発明に於ける実施の形態２の半導体装置を製造する工程について説明するが、シリコン基板１０に諸要素を作り込み、Ｗからなる導電プラグ２６を形成するまでの工程は実施の形態１の半導体装置を製造する工程と全く同じであるから、その後の工程から説明することとし、また、その工程も実施の形態１の製造工程の応用で対応することができる。
【００７９】
さて、導電プラグ２６を形成した後、さきに説明した方法の発明に於ける実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば４５０〔ｎｍ〕となるように低誘電率絶縁膜５０を形成する。
【００８０】
次いで、シラン及びアンモニアガスを用いたＣＶＤ法を適用することに依り、厚さを例えば５０〔ｎｍ〕としてＳｉＮからなるストッパ膜５２形成する。
【００８１】
次いで、通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 とするフッ素プラズマに依るドライ・エッチング法を適用することに依り、ストッパ膜５２及び低誘電率絶縁膜５０のエッチングを行ない、導電プラグ２６とコンタクト可能な第一層目配線溝を形成する。
【００８２】
次いで、第一層目配線溝を形成するマスクとして用いたレジスト膜を残したまま、スパッタリング法を適用することに依り、銅がＳｉＯ2 に拡散することを防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎｍ〕の銅からなるシード膜を形成する。尚、図では、このバリヤ膜＋シード膜を記号５１で表示してある。
【００８３】
次いで、電解鍍金法を適用することに依り、厚さ６００〔ｎｍ〕の銅を堆積してから、ＣＭＰ法を適用することに依り、配線パターン以外の銅を除去し、配線溝を埋めた第一層目銅配線５３を形成する。
【００８４】
次いで、銅の拡散を防止する為、シランとアンモニアのガスを用いたプラズマＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散防止膜５４を形成する。
【００８５】
次いで、方法の発明に於ける実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば６５０〔ｎｍ〕となるように低誘電率絶縁膜５５を形成する。
【００８６】
次いで、シランとアンモニアのガスを用いたプラズマＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散防止膜５６を形成する。
【００８７】
次いで、方法の発明に於ける実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば４００〔ｎｍ〕となるように低誘電率絶縁膜５７を形成する。
【００８８】
次いで、ＴＥＯＳを原料とするＣＶＤ法を適用することに依り、厚さを例えば５０〔ｎｍ〕としてＳｉＯ2 からなるストッパ膜５８形成する。
【００８９】
次いで、シランとアンモニアのガスを用いたプラズマＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散防止膜５９を形成する。
【００９０】
次いで、通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （ＳｉＮ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、ＣＦ4 ＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・エッチング法を適用することに依り、コンタクト・ホール・パターンの開口をもったレジスト膜をマスクとし、拡散防止膜５９、ストッパ膜５８、低誘電率絶縁膜５７、ストッパ膜５６、低誘電率絶縁膜５５、拡散防止膜５４をエッチングして、第二層目導電プラグを埋め込む為のコンタクト・ホールを形成する。
【００９１】
次いで、通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （ＳｉＮ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、ＣＦ4 ＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・エッチング法を適用することに依り、第二層目配線溝パターンの開口をもったレジスト膜をマスクとして、拡散防止膜５９、ストッパ膜５８、低誘電率絶縁膜５７、ストッパ膜５６をエッチングして、第二層目銅配線を埋め込む為の配線溝を形成する。
【００９２】
次いで、第二層目配線溝を形成するマスクとして用いたレジスト膜を残したまま、スパッタリング法を適用することに依り、銅がＳｉＯ2 に拡散することを防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎｍ〕の銅からなるシード膜を形成する。尚、図では、このバリヤ膜＋シード膜を記号６０で表示してある。
【００９３】
次いで、電解鍍金法を適用することに依り、厚さ１４００〔ｎｍ〕の銅を堆積してから、ＣＭＰ法を適用することに依り、配線パターン以外の銅を除去し、コンタクト・ホール及び配線溝を埋めた導電プラグ及び第二層目銅配線６１を形成する。尚、この後、必要に応じて更に多層の配線を形成することができる。
【００９４】
第二層目銅配線、及び、第二層目配線に関連する導電プラグは、同時且つ一体的に形成されるものであり、いわゆる、デュアル・ダマシン法を適用して形成されている。
【００９５】
【発明の効果】
本発明に依る多孔質低誘電率絶縁膜の形成方法及び該方法で形成された多孔質低誘電率絶縁膜及び該多孔質低誘電率絶縁膜を用いた半導体装置に於いては、シロキサン樹脂に重量平均分子量５００〜２００００のポリカルボシランを添加し、溶媒乾燥及び架橋反応を行い、且つ、３００〔℃〕以上でポリカルボシランの揮発及び分解除去を行って、細孔が３０〔ｎｍ〕以下の多孔質低誘電率絶縁膜を実現している。
【００９６】
前記構成を採ることに依り、絶縁膜の誘電率は３以下にすることができ、そして、吸湿に依る誘電率の上昇は発生せず、従って、半導体装置に於ける低誘電率の層間絶縁膜として有効であり、この絶縁膜を用いた半導体装置の動作速度及び信頼性は向上する。
【図面の簡単な説明】
【図１】実施例１乃至４についてポリカルボシランの添加量と誘電率との関係を表す線図である。
【図２】実施例１乃至４についてポリカルボシランの添加量と膜強度との関係を表す線図である。
【図３】本発明の物の発明に於ける実施の形態１である半導体装置を表す要部切断側面図である。
【図４】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図５】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図６】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図７】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図８】本発明の物の発明に於ける実施の形態２である半導体装置を表す要部切断側面図である。
【符号の説明】
１０ シリコン基板
１２ 素子間分離膜
１４ ゲート電極
１６ サイド・ウォール絶縁膜
１８Ｓ ソース領域
１８Ｄ ドレイン領域
２０ 燐珪酸ガラスからなる層間絶縁膜
２１ ストッパ膜
２４ バリヤ膜
２６ Ｗからなる導電プラグ
２８ バリヤ膜
３０ 導体配線
３２ 上乗せメタル膜
３４ 配線保護膜
３６ 低誘電率絶縁膜
３８ キャップ膜
【発明の属する技術分野】
本発明は、誘電率が低く、且つ、耐熱性及び耐湿性に優れた多孔質低誘電率絶縁膜及び該多孔質低誘電率絶縁膜を用いた半導体装置に関する。
【０００２】
【従来の技術】
一般に、半導体装置の多層配線に於いて、信号伝播速度の低下は配線抵抗と配線間の寄生容量に依って決定され、現在、半導体装置では、高集積化に依って配線幅及び配線間隔が共に狭くなり、配線抵抗の上昇と配線間寄生容量の増大を招来している。
【０００３】
通常、絶縁膜の容量は配線厚を薄くして断面積を小さくすれば低減できるのであるが、配線厚を薄くすると配線抵抗は上昇するので、このような手段は半導体装置の高速化に結び付かない。
【０００４】
従って、半導体装置を高速化するには、配線の低抵抗化と絶縁膜の低誘電率化が必須であり、半導体装置の性能を支配する大きな要素となる。
【０００５】
ところで、配線間の容量増大に起因する信号伝播速度の配線遅延をＴ、配線抵抗をＲ、配線間の容量をＣとすると、配線遅延Ｔは、
Ｔ∝ＣＲ ・・・・（１）
で表され、そして、容量Ｃは、
Ｃ＝ε0 εＳ／ｄ ・・・・（２）
ε：誘電率
ε0 ：真空の誘電率
Ｓ：電極面積
ｄ：配線間隔
で表される。
【０００６】
前記各式からすると、配線遅延Ｔを小さくするには、配線抵抗Ｒを上昇させることなく、絶縁膜の低誘電率化を実現できれば大変有効な手段になることが看取できる。
【０００７】
従来、半導体装置に於ける絶縁材料としては、二酸化シリコン（ＳｉＯ2 ）、窒化シリコン（ＳｉＮ）、燐珪酸ガラス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）などの無機材料、ポリイミドなどの有機系高分子材料が用いられてきた。
【０００８】
然しながら、誘電率の面から見ると、半導体装置に多用されているＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）成長のＳｉＯ2 膜で誘電率は約４程度である。
【０００９】
近年、低誘電率のＣＶＤ成長絶縁膜としてＳｉＯＦ膜が知られていて、その誘電率は約３．３〜３．５と低いのであるが、吸湿性が高いことから、時間の経過と共に成膜当初に比較して誘電率が上昇する旨の問題がある。
【００１０】
また、低誘電率の絶縁膜としてＳｉＯ2 を多孔質化した膜も現れているが、ＳｉＯ2 の構造欠陥であるＳｉＯＨが微量ではあるが含まれていて、吸湿に依って誘電率の変動が起こること、或いは、多孔質の細孔サイズを制御することができず、均一な多孔質膜の形成が困難であることなどの問題がある。
【００１１】
更にまた、有機系高分子材料を用いた膜では、ガラス転移温度が２００〔℃〕〜３５０〔℃〕と低く、熱膨張率も大きいことから、配線へのダメージが問題となる。
【００１２】
【発明が解決しようとする課題】
本発明では、誘電率が低く、且つ、耐熱性及び耐湿性に優れた絶縁膜を容易に作成できるようにし、高速動作が可能であると共に信頼性が高い半導体装置を実現しようとする。
【００１３】
【課題を解決するための手段】
本発明では、絶縁膜を多孔質化して誘電率を低下させる技術の範疇に入るのであるが、その絶縁膜は吸湿性が低く、また、多孔質を構成する細孔の大きさは略均一であると共に均一に分散したものとなる。
【００１４】
即ち、従来の多孔質絶縁膜に於いて問題となった吸湿性はシラノールに依るものである為、本発明では、シラノールをカルボシランで変性することで吸湿性を解消し、また、カルボシランはシロキサン樹脂に対して相溶性が高いことから均一に分散できることが判り、その結果、３０〔ｎｍ〕以下の細孔を均一に形成することができた。
【００１５】
本発明に於いて、シロキサン樹脂に添加するポリカルボシランはＳｉＨ結合を有し、吸湿性が高いシラノールが存在した場合には化学反応を生じる為、シラノールが少なく、耐湿性が高い絶縁膜を形成することができる。また、カルボシランはシロキサン樹脂との相溶性が高く、膜中に均一に分散することができる。更にまた、温度を３５０〔℃〕にすることで、カルボシランは揮発、或いは、分解除去され、膜中にカルボシラン結合をもつ３０〔ｎｍ〕以下の細孔を形成することができるので、カルボシランをシロキサン樹脂に対して１０重量部以上添加することで得られた絶縁膜は誘電率を２．５以下まで低減させることができる。
【００１６】
ここで、カルボシランの添加を７０重量部以上にすると、誘電率を１．６以下にすることが可能なのであるが、そのようにした場合、細孔の割合が多過ぎて膜の強度が低下する。
【００１７】
本発明に於いて、低誘電率絶縁膜を形成するには、基板上に当該組成物をスピン・コート法に依って塗布し、温度を１２０〔℃〕〜２５０〔℃〕として溶剤の乾燥及びシロキサン樹脂の一部架橋を行なった後、温度を３００〔℃〕以上にした熱処理を行なってポリカルボシランを揮発または分解除去する工程を経ることで実現する。
【００１８】
前記したように、シロキサン樹脂の一部架橋を行なった場合、その後、ポリカルボシランを３００〔℃〕以上の温度で除去する際、溶融を抑制することができる為、細孔サイズの制御が可能である。
【００１９】
シロキサン樹脂の一部架橋は、１２０〔℃〕〜２５０〔℃〕の温度で熱処理することが望ましく、これは、１２０〔℃〕未満の温度では溶剤が乾燥しないことやシロキサン樹脂の一部を架橋できないこと、また、２５０〔℃〕を越える温度ではポリカルボシランが一部揮発して細孔径の制御が困難となり、不均一な絶縁膜となることに依る。
【００２０】
本発明に於けるベース樹脂として用いるシロキサン樹脂及びラダー型シロキサンの重量平均分子量は５００から２００００の範囲が好ましく、重量平均分子量が５００未満であると溶剤乾燥時に揮発が起こって膜厚の制御が困難になり、また、２００００を越えると溶剤乾燥時に架橋が過剰に進行し、後に実施されるポリカルボシランの揮発及び分解除去が困難になる。
【００２１】
また、本発明に於いて用いるポリカルボシランは、重量平均分子量は５００から２００００の範囲が好ましく、重量平均分子量が５００未満であると溶剤乾燥時に揮発が起こって細孔を形成することができず、また、２００００を越えると前記したように揮発及び分解除去が困難になる。
【００２２】
前記したところから、本発明に依る低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置に於いては、
（１）
形成方法の発明に於いては、前記一般式１及び前記一般式２の中から選ばれたシロキサン樹脂に前記一般式３に示す重量平均分子量が５００〜２００００のポリカルボシランを該シロキサン樹脂に対し１０〜７０重量部を添加した組成物を溶剤に稀釈して塗布溶液を作成する工程と、該塗布溶液をスピン・コートしてから温度を１２０〔℃〕〜２５０〔℃〕として溶剤乾燥及びシロキサンの架橋を行なう工程と、温度が３００〔℃〕以上で且つ酸素濃度が１００〔ｐｐｍ〕以下である不活性雰囲気中でポリカルボシランを揮発または分解除去する工程とが含まれてなることを特徴とするか、又は、
【００２３】
（２）
低誘電率絶縁膜の発明に於いては、前記一般式１及び前記一般式２の中から選ばれたシロキサン樹脂に前記一般式３に示す重量平均分子量が５００〜２００００のポリカルボシランを該シロキサン樹脂に対し１０〜７０重量部を添加した組成物からなり、シラノール結合がシリコン原子に対して１〔％〕未満であると共に分子構造内にカルボシラン結合を含み且つ細孔径が３０〔ｎｍ〕以下であることを特徴とするか、又は、
【００２４】
（３）
半導体装置の発明に於いては、基板上に形成された層間絶縁膜が前記一般式１及び前記一般式２の中から選ばれたシロキサン樹脂に前記一般式３に示す重量平均分子量が５００〜２００００のポリカルボシランを該シロキサン樹脂に対し１０〜７０重量部を添加した組成物からなり、シラノール結合がシリコン原子に対して１〔％〕未満であると共に分子構造内にカルボシラン結合を含み且つ細孔径が３０〔ｎｍ〕以下である低誘電率絶縁膜であることを特徴とする。
【００２５】
前記手段を採ることに依り、絶縁膜の誘電率は３以下にすることができ、そして、吸湿に依る誘電率の上昇は発生せず、従って、半導体装置に於ける低誘電率の層間絶縁膜として有効であり、この絶縁膜を用いた半導体装置の動作速度及び信頼性は向上する。
【００２６】
【発明の実施の形態】
実施例１
テトラエトキシシラン２０．８〔ｇ〕（０．１〔ｍｏｌ〕）、メチルトリエトキシシラン１７．８〔ｇ〕（０．１〔ｍｏｌ〕）、メチルイソブチルケトン３９．６〔ｇ〕の２００〔ｍｌ〕を反応容器に仕込み、４００〔ｐｐｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏｌ〕）を１０〔分〕間で滴下し、滴下終了後、２〔時間〕の熟成反応を行なった。
【００２７】
次いで、硫酸マグネシウム５〔ｇ〕を添加し、過剰の水分を除去した後、ロータリ．エバポレータに於いて、前記熟成反応に依って生成されたエタールを反応溶液が５０〔ｍｌ〕になるまで除去した。
【００２８】
次いで、得られた反応溶液にメチルイソブチルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕にしたオーブンに於いてメチルイソブチルケトンを除去したところ、溶液の固形分濃度は１７．４〔重量％〕であった。
【００２９】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００３０】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００３１】
実施例２
テトラエトキシシラン２０．８〔ｇ〕（０．１〔ｍｏｌ〕）、トリエトキシシラン１６．４〔ｇ〕（０．１〔ｍｏｌ〕）、メチルイソブチルケトン３７．２〔ｇ〕の２００〔ｍｌ〕を反応容器に仕込み、４００〔ｐｐｍ〕の硝酸水を１６．２〔ｇ〕（０．９〔ｍｏｌ〕）を１０〔分〕間で滴下し、滴下終了後、２〔時間〕の熟成反応を行なった。
【００３２】
次いで、硫酸マグネシウム５〔ｇ〕を添加し、過剰の水分を除去した後、ロータリ．エバポレータに於いて、前記熟成反応に依って生成されたエタールを反応溶液が５０〔ｍｌ〕になるまで除去した。
【００３３】
次いで、得られた反応溶液にメチルイソブチルケトンを２０〔ｍｌ〕添加し、温度を２００〔℃〕にしたオーブンに於いてメチルイソブチルケトンを除去したところ、溶液の固形分濃度は１６．８〔重量％〕であった。
【００３４】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００３５】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００３６】
実施例３
窒素ガス導入管、液体用定量ポンプを装備した反応容器に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）、発煙硫酸（６０〔％〕ＳＯ4 ）３３〔ｇ〕を仕込み、トルエン８７〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、１〔時間〕の熟成反応を行なった。
【００３７】
次いで、トリクロロシラン４１〔ｇ〕（０．３〔ｍｏｌ〕）をトルエンに２０〔重量％〕となるに希釈した原料溶液を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、２時間の熟成反応を行なった。
【００３８】
次いで、得られた反応溶液に５０重量〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したトルエンスルホン酸を濾過してから分液ロートを用いて過剰の硫酸水を除去した。
【００３９】
次いで、前記溶液に炭酸カルシウム２〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５〔ｇ〕で脱水した後、ロータリ．エバポレータを用いてトルエンを完全に除去することで水素シルセスキオキサン樹脂の固形物１５〔ｇ〕が得られた。
【００４０】
次いで、水素シルセスキオキサン樹脂をメチルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃度１７．５〔％〕の溶液を作成した。
【００４１】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００４２】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００４３】
実施例４
窒素ガス導入管、液体用定量ポンプを装備した反応容器に硫酸８８〔ｇ〕（０．９〔ｍｏｌ〕）を仕込み、トルエン８７〔ｇ〕（０．９５〔ｍｏｌ〕を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、１〔時間〕の熟成反応を行なった。
【００４４】
次いで、トリクロロシラン３６〔ｇ〕（０．２７〔ｍｏｌ〕）、フルオロトリクロロシラン４．６〔ｇ〕をトルエンに２０〔重量％〕となるに希釈した原料溶液を定量ポンプにて２〔ｍｌ／分〕の条件で滴下し、滴下終了後、２時間の熟成反応を行なった。
【００４５】
次いで、得られた反応溶液に５０重量〔％〕硫酸水溶液を１００〔ｍｌ〕添加し、沈殿したトルエンスルホン酸を濾過してから分液ロートを用いて過剰の硫酸水を除去した。
【００４６】
次いで、前記溶液に炭酸カルシウム２〔ｇ〕を用いて残留硫酸を中和し、硫酸マグネシウム５〔ｇ〕で脱水した後、ロータリ．エバポレータを用いてトルエンを完全に除去することで水素シルセスキオキサン樹脂の固形物１５〔ｇ〕が得られた。
【００４７】
次いで、水素シルセスキオキサン樹脂をメチルイソブチルケトン７０〔ｇ〕に溶解させ、固形分濃度１７．５〔％〕の溶液を作成した。
【００４８】
次いで、前記溶液に重量平均分子量５３００のポリカルボシランを固形分に対して５から８０重量部を添加し、低誘電率絶縁膜材料を作成した。
【００４９】
次いで、スピン・コート法を適用することに依り、前記低誘電率絶縁膜材料をＳｉウエハ上に３０００回転、２０〔秒〕で塗布した後、温度を２００〔℃〕として溶剤乾燥を行ない、酸素濃度１００〔ｐｐｍ〕以下の窒素雰囲気中で温度を４００〔℃〕として３０〔分〕のアニールを行なって多孔質絶縁膜を形成した。
【００５０】
実施例１乃至４に依って形成した多孔質絶縁膜に直径１〔ｍｍ〕φの金電極を形成し誘電率を測定したところ、ポリカルボシランの添加量を増加させると共に誘電率は低下した。
【００５１】
図１は実施例１乃至４についてポリカルボシランの添加量と誘電率との関係を表す線図であり、図では、横軸にはポリカルボシラン添加量〔重量部〕を、縦軸には誘電率をそれぞれ採ってある。
【００５２】
図から明らかなように、実施例１乃至４の全てに於いて、ポリカルボシランの添加量を増加させると誘電率は低下することが看取されよう。
【００５３】
実施例１乃至４に依って形成した多孔質絶縁膜に直径２〔ｍｍ〕φのスタッド・ピンをエポキシ接着剤を用いて貼付し、セバスチャン測定器に依って密着性を測定したところ、ポリカルボシランを７０〔重量部〕以上添加すると膜強度が急激に低下した。
【００５４】
図２は実施例１乃至４についてポリカルボシランの添加量と膜強度との関係を表す線図であり、図では、横軸にはポリカルボシラン添加量〔重量部〕を、縦軸には膜強度〔ｋｇ／ｃｍ2 〕をそれぞれ採ってある。
【００５５】
図から明らかなように、実施例１乃至４の全てに於いて、ポリカルボシランの添加量を増加させた場合、７０〔重量部〕までは膜強度が殆ど変化しないのであるが、それを越えた点で急激に低下することが看取されよう。
【００５６】
実施例１乃至４に依って形成した多孔質絶縁膜を走査型電子顕微鏡で断面を観察したところ、細孔径は２０〔ｎｍ〕以下であった。
【００５７】
図３は本発明の物の発明に於ける実施の形態１である半導体装置を表す要部切断側面図である。
【００５８】
図に於いて、１０はシリコン基板、１２は素子間分離膜、１４はゲート電極、１６はサイド・ウォール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はストッパ膜、２４はバリヤ膜、２６はＷからなる導電プラグ、２８はバリヤ膜、３０は導体配線、３２は上乗せメタル膜、３４は配線保護膜、３６は低誘電率絶縁膜、３８はキャップ膜をそれぞれ示している。
【００５９】
図４乃至図７は図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００６０】
図４（Ａ）参照
４−（１）
通常の技法を適用することに依り、シリコン基板１０にＳｉＯ2 からなる素子間分離膜１２、ゲート絶縁膜上のゲート電極１４、ゲート電極１４の側面を覆うＳｉＯ2 からなるサイド・ウォール絶縁膜１６、ソース領域１８Ｓ、ドレイン領域１８Ｄを形成する。
【００６１】
図４（Ｂ）参照
４−（２）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、全面に燐珪酸ガラス（ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＰＳＧ）からなる層間絶縁膜２０を形成する。
【００６２】
４−（３）
引き続きＣＶＤ法を適用することに依り、層間絶縁膜２０上にＳｉＮからなるストッパ膜２１を形成する。
【００６３】
図５（Ａ）参照
５−（１）
通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨ＋ＣＦ3 ＋Ｏ2 とするドライ・エッチング法を適用することに依り、ストッパ膜２１及び層間絶縁膜２０のエッチングを行なって、ドレイン領域１８Ｄ上に電極取り出し用のコンタクト・ホール２２を形成する。
【００６４】
図５（Ｂ）参照
５−（２）
スパッタリング法を適用することに依り、厚さが例えば５０〔ｎｍ〕のＴｉＮからなるバリヤ膜２４を形成する。
【００６５】
５−（３）
ＷＦ6 と水素とを混合して還元することでコンタクト・ホール２２を埋め込むブランケットＷ膜を形成する。
【００６６】
５−（４）
化学的機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を適用することに依り、ブランケットＷ膜の研磨を行なって、コンタクト・ホール２２内にＷからなる導電プラグ２６を形成する。
【００６７】
図６参照
６−（１）
スパッタリング法を適用することに依り、ＴｉＮ膜／Ａｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜を５０〔ｎｍ〕／４５０〔ｎｍ〕／５０〔ｎｍ〕の厚さで順に積層形成する。
【００６８】
６−（２）
リソグラフィ技術に於けるレジスト・プロセスで形成した配線パターンのレジスト膜をマスクとして、ＨＣｌガスを原料とするＣｌプラズマ法を適用することに依り、ＴｉＮ膜／Ａｌ＋１〔％〕Ｃｕ膜／ＴｉＮ膜をパターニングしてバリヤ膜２８、導体配線３０、上乗せメタル膜３２とする。
【００６９】
６−（３）
テトラエチル・オキシシリケート（Ｓｉ（ＯＣ2 Ｈ5 ）4 ：ＴＥＯＳ）を原料とするＣＶＤ法を適用することに依り、厚さを例えば５０〔ｎｍ〕としてＳｉＯ2 からなる配線保護膜３４を形成する。
【００７０】
６−（４）
さきに説明した実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば５００〔ｎｍ〕となるように低誘電率絶縁膜３６を形成する。
【００７１】
６−（５）
ＴＥＯＳを原料とするＣＶＤ法を適用することに依り、厚さを例えば１０００〔ｎｍ〕としてＳｉＯ2 からなるキャップ膜３８を形成する。
【００７２】
６−（６）
ＣＭＰ法を適用することに依り、キャップ膜３８を研磨し、配線以外の部分に於いて厚さが１２００〔ｎｍ〕となるように平坦化した。
【００７３】
図７（Ａ）参照
７−（１）
前記工程５−（１）と同様のプロセスで、キャップ膜３８の表面から導体配線３０の上乗せメタル膜３２に達するコンタクト・ホールを形成し、次いで、前記工程５−（２）乃至５−（４）と同様のプロセスで、バリヤ膜４０で覆われた導電プラグ４２を形成する。
【００７４】
図７（Ｂ）参照
７−（１）
前記工程６−（１）乃至６−（６）と同様のプロセスで第二層目配線層４３を形成した、尚、この後、必要に応じて更に多層の配線を形成して良い。
【００７５】
前記工程を適用して配線層、ビア層、絶縁層の形成を繰り返し、配線どうしを１００万個のビアに接続した三層配線を形成し、ビアコンタクト抵抗の歩留りを調べたところ９０〔％〕以上であった。
【００７６】
図８は本発明の物の発明に於ける実施の形態２である半導体装置を表す要部切断側面図であり、図４に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００７７】
図に於いて、１０はシリコン基板、１２は素子間分離膜、１４はゲート電極、１６はサイド・ウォール絶縁膜、１８Ｓはソース領域、１８Ｄはドレイン領域、２０は燐珪酸ガラスからなる層間絶縁膜、２１はストッパ膜、２４はバリヤ膜、２６はＷからなる導電プラグ、５０は低誘電率絶縁膜、５１はバリヤ膜、５２はストッパ膜、５３は銅配線、５４は拡散防止膜、５５は低誘電率絶縁膜、５６はストッパ膜、５７は低誘電率絶縁膜、５８はストッパ膜、５９は拡散防止膜、６０はバリヤ膜、６１は銅配線をそれぞれ示している。
【００７８】
図８を参照しつつ物の発明に於ける実施の形態２の半導体装置を製造する工程について説明するが、シリコン基板１０に諸要素を作り込み、Ｗからなる導電プラグ２６を形成するまでの工程は実施の形態１の半導体装置を製造する工程と全く同じであるから、その後の工程から説明することとし、また、その工程も実施の形態１の製造工程の応用で対応することができる。
【００７９】
さて、導電プラグ２６を形成した後、さきに説明した方法の発明に於ける実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば４５０〔ｎｍ〕となるように低誘電率絶縁膜５０を形成する。
【００８０】
次いで、シラン及びアンモニアガスを用いたＣＶＤ法を適用することに依り、厚さを例えば５０〔ｎｍ〕としてＳｉＮからなるストッパ膜５２形成する。
【００８１】
次いで、通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 とするフッ素プラズマに依るドライ・エッチング法を適用することに依り、ストッパ膜５２及び低誘電率絶縁膜５０のエッチングを行ない、導電プラグ２６とコンタクト可能な第一層目配線溝を形成する。
【００８２】
次いで、第一層目配線溝を形成するマスクとして用いたレジスト膜を残したまま、スパッタリング法を適用することに依り、銅がＳｉＯ2 に拡散することを防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎｍ〕の銅からなるシード膜を形成する。尚、図では、このバリヤ膜＋シード膜を記号５１で表示してある。
【００８３】
次いで、電解鍍金法を適用することに依り、厚さ６００〔ｎｍ〕の銅を堆積してから、ＣＭＰ法を適用することに依り、配線パターン以外の銅を除去し、配線溝を埋めた第一層目銅配線５３を形成する。
【００８４】
次いで、銅の拡散を防止する為、シランとアンモニアのガスを用いたプラズマＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散防止膜５４を形成する。
【００８５】
次いで、方法の発明に於ける実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば６５０〔ｎｍ〕となるように低誘電率絶縁膜５５を形成する。
【００８６】
次いで、シランとアンモニアのガスを用いたプラズマＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散防止膜５６を形成する。
【００８７】
次いで、方法の発明に於ける実施例１乃至実施例４と同じ手段を適用することに依り、平面に於ける厚さが例えば４００〔ｎｍ〕となるように低誘電率絶縁膜５７を形成する。
【００８８】
次いで、ＴＥＯＳを原料とするＣＶＤ法を適用することに依り、厚さを例えば５０〔ｎｍ〕としてＳｉＯ2 からなるストッパ膜５８形成する。
【００８９】
次いで、シランとアンモニアのガスを用いたプラズマＣＶＤ法を適用することに依り、厚さが５０〔ｎｍ〕のＳｉＮからなる拡散防止膜５９を形成する。
【００９０】
次いで、通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （ＳｉＮ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、ＣＦ4 ＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・エッチング法を適用することに依り、コンタクト・ホール・パターンの開口をもったレジスト膜をマスクとし、拡散防止膜５９、ストッパ膜５８、低誘電率絶縁膜５７、ストッパ膜５６、低誘電率絶縁膜５５、拡散防止膜５４をエッチングして、第二層目導電プラグを埋め込む為のコンタクト・ホールを形成する。
【００９１】
次いで、通常のレジスト・プロセス、及び、エッチング・ガスをＣＦ4 ＋ＣＨＦ3 ＋Ｏ2 （ＳｉＮ用）、ＣＦ4 ＋ＣＨＦ3 （ＴＥＯＳ、ＳｉＯ2 用）、ＣＦ4 ＋ＣＨＦ3 （低誘電率絶縁膜用）とするドライ・エッチング法を適用することに依り、第二層目配線溝パターンの開口をもったレジスト膜をマスクとして、拡散防止膜５９、ストッパ膜５８、低誘電率絶縁膜５７、ストッパ膜５６をエッチングして、第二層目銅配線を埋め込む為の配線溝を形成する。
【００９２】
次いで、第二層目配線溝を形成するマスクとして用いたレジスト膜を残したまま、スパッタリング法を適用することに依り、銅がＳｉＯ2 に拡散することを防止する厚さ５０〔ｎｍ〕のＴａＮからなるバリヤ膜及び銅を電解鍍金する際に電極として働く厚さ５０〔ｎｍ〕の銅からなるシード膜を形成する。尚、図では、このバリヤ膜＋シード膜を記号６０で表示してある。
【００９３】
次いで、電解鍍金法を適用することに依り、厚さ１４００〔ｎｍ〕の銅を堆積してから、ＣＭＰ法を適用することに依り、配線パターン以外の銅を除去し、コンタクト・ホール及び配線溝を埋めた導電プラグ及び第二層目銅配線６１を形成する。尚、この後、必要に応じて更に多層の配線を形成することができる。
【００９４】
第二層目銅配線、及び、第二層目配線に関連する導電プラグは、同時且つ一体的に形成されるものであり、いわゆる、デュアル・ダマシン法を適用して形成されている。
【００９５】
【発明の効果】
本発明に依る多孔質低誘電率絶縁膜の形成方法及び該方法で形成された多孔質低誘電率絶縁膜及び該多孔質低誘電率絶縁膜を用いた半導体装置に於いては、シロキサン樹脂に重量平均分子量５００〜２００００のポリカルボシランを添加し、溶媒乾燥及び架橋反応を行い、且つ、３００〔℃〕以上でポリカルボシランの揮発及び分解除去を行って、細孔が３０〔ｎｍ〕以下の多孔質低誘電率絶縁膜を実現している。
【００９６】
前記構成を採ることに依り、絶縁膜の誘電率は３以下にすることができ、そして、吸湿に依る誘電率の上昇は発生せず、従って、半導体装置に於ける低誘電率の層間絶縁膜として有効であり、この絶縁膜を用いた半導体装置の動作速度及び信頼性は向上する。
【図面の簡単な説明】
【図１】実施例１乃至４についてポリカルボシランの添加量と誘電率との関係を表す線図である。
【図２】実施例１乃至４についてポリカルボシランの添加量と膜強度との関係を表す線図である。
【図３】本発明の物の発明に於ける実施の形態１である半導体装置を表す要部切断側面図である。
【図４】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図５】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図６】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図７】図３に見られる半導体装置を製造する工程を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図８】本発明の物の発明に於ける実施の形態２である半導体装置を表す要部切断側面図である。
【符号の説明】
１０ シリコン基板
１２ 素子間分離膜
１４ ゲート電極
１６ サイド・ウォール絶縁膜
１８Ｓ ソース領域
１８Ｄ ドレイン領域
２０ 燐珪酸ガラスからなる層間絶縁膜
２１ ストッパ膜
２４ バリヤ膜
２６ Ｗからなる導電プラグ
２８ バリヤ膜
３０ 導体配線
３２ 上乗せメタル膜
３４ 配線保護膜
３６ 低誘電率絶縁膜
３８ キャップ膜
Claims (1)
- 一般式１
Ｒ1 〜Ｒ3 は互いに異なっても良く、Ｈ又はＣＨ3 及び−０−。
１は５〜２００の整数。
及び一般式２
Ｒ6 〜Ｒ9 のうち一つはＨであり、その他は互いに異なっても良く、
Ｈ又はＦ及びＣＨ3 。
ｎは５〜１００の整数。
の中から選ばれたシロキサン樹脂に一般式３
Ｒ4 〜Ｒ5 は互いに異なっても良く、Ｈまたはいずれか一方がＣＨ3 。
ｍは１０〜４００の整数。
に示す重量平均分子量が５００〜２００００のポリカルボシランを該シロキサン樹脂に対し１０〜７０重量部を添加した組成物を溶剤に稀釈して塗布溶液を作成する工程と、
該塗布溶液をスピン・コートしてから温度を１２０〔℃〕〜２５０〔℃〕として溶剤乾燥及びシロキサンの架橋を行う工程と、
温度が３００〔℃〕以上で且つ酸素濃度が１００〔ｐｐｍ〕以下である不活性雰囲気中でポリカルボシランを揮発または分解除去する工程と
が含まれてなることを特徴とする多孔質化低誘電率絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30191099A JP4756526B2 (ja) | 1999-10-25 | 1999-10-25 | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30191099A JP4756526B2 (ja) | 1999-10-25 | 1999-10-25 | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127152A JP2001127152A (ja) | 2001-05-11 |
| JP4756526B2 true JP4756526B2 (ja) | 2011-08-24 |
Family
ID=17902593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30191099A Expired - Fee Related JP4756526B2 (ja) | 1999-10-25 | 1999-10-25 | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4756526B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3604007B2 (ja) * | 2000-03-29 | 2004-12-22 | 富士通株式会社 | 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法 |
| JP4545973B2 (ja) * | 2001-03-23 | 2010-09-15 | 富士通株式会社 | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 |
| JP4863182B2 (ja) * | 2002-01-31 | 2012-01-25 | 東ソー株式会社 | 有機シラン化合物を含んでなる絶縁膜用材料、その製造方法および半導体デバイス |
| JP4530130B2 (ja) * | 2004-01-16 | 2010-08-25 | Ｊｓｒ株式会社 | ポリマー膜の形成方法 |
| WO2005068539A1 (ja) * | 2004-01-16 | 2005-07-28 | Jsr Corporation | ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜 |
| JP5105041B2 (ja) * | 2004-01-16 | 2012-12-19 | Ｊｓｒ株式会社 | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| EP1719793A4 (en) * | 2004-02-26 | 2009-05-20 | Jsr Corp | POLYMER AND MANUFACTURING METHOD THEREFOR, COMPOSITION FOR FORMING AN INSULATING FILM AND PRODUCTION METHOD THEREFOR |
| JP2005272816A (ja) * | 2004-02-26 | 2005-10-06 | Jsr Corp | ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法 |
| JP5110238B2 (ja) | 2004-05-11 | 2012-12-26 | Ｊｓｒ株式会社 | 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法 |
| WO2005108469A1 (ja) * | 2004-05-11 | 2005-11-17 | Jsr Corporation | 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物 |
| JP5110239B2 (ja) * | 2004-05-11 | 2012-12-26 | Ｊｓｒ株式会社 | 有機シリカ系膜の形成方法、膜形成用組成物 |
| JP4499487B2 (ja) * | 2004-06-14 | 2010-07-07 | 三星電子株式会社 | 半導体装置の製造方法 |
| JP4798330B2 (ja) * | 2004-09-03 | 2011-10-19 | Ｊｓｒ株式会社 | 絶縁膜形成用組成物、絶縁膜、およびその形成方法 |
| JP4831330B2 (ja) * | 2006-08-28 | 2011-12-07 | 日産化学工業株式会社 | ポリカルボシランを含むレジスト下層膜形成組成物 |
| JP4766267B2 (ja) * | 2007-02-26 | 2011-09-07 | Ｊｓｒ株式会社 | 膜およびその形成方法、ならびに半導体装置 |
| WO2009008041A1 (ja) | 2007-07-06 | 2009-01-15 | Fujitsu Limited | 絶縁膜材料、多層配線基板及びその製造方法、並びに、半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246963A (ja) * | 1985-08-27 | 1987-02-28 | 帝人株式会社 | シリコンカ−バイド焼結体の製造方法 |
| JPH02222511A (ja) * | 1989-02-23 | 1990-09-05 | Showa Electric Wire & Cable Co Ltd | 耐熱コイルの製造方法 |
-
1999
- 1999-10-25 JP JP30191099A patent/JP4756526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127152A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4756526B2 (ja) | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 | |
| US6703324B2 (en) | Mechanically reinforced highly porous low dielectric constant films | |
| US6958525B2 (en) | Low dielectric constant film material, film and semiconductor device using such material | |
| US6395607B1 (en) | Integrated circuit fabrication method for self-aligned copper diffusion barrier | |
| JP3886779B2 (ja) | 絶縁膜形成用材料及び絶縁膜の形成方法 | |
| US6080526A (en) | Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation | |
| US6479391B2 (en) | Method for making a dual damascene interconnect using a multilayer hard mask | |
| US7602048B2 (en) | Semiconductor device and semiconductor wafer having a multi-layered insulation film | |
| US6351039B1 (en) | Integrated circuit dielectric and method | |
| JP3888794B2 (ja) | 多孔質膜の形成方法、配線構造体及びその形成方法 | |
| US6265303B1 (en) | Integrated circuit dielectric and method | |
| US8053901B2 (en) | Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner | |
| KR100612064B1 (ko) | 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능 | |
| US7985700B2 (en) | Composition for forming insulating film and method for fabricating semiconductor device | |
| JP2004088047A (ja) | 半導体装置の製造方法 | |
| US7022582B2 (en) | Microelectronic process and structure | |
| JP2000273176A (ja) | 絶縁膜形成方法及び半導体装置 | |
| JP2004296476A (ja) | 半導体装置の製造方法 | |
| JP2004253626A (ja) | 多孔性絶縁膜、電子装置及びそれらの製造方法 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| JP4257272B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 | |
| JP2004281535A (ja) | 被膜形成材料、絶縁膜の製造方法及び半導体装置 | |
| JP2007224114A (ja) | 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |