JPH09241518A - 樹脂組成物および多層配線形成方法 - Google Patents
樹脂組成物および多層配線形成方法Info
- Publication number
- JPH09241518A JPH09241518A JP5590496A JP5590496A JPH09241518A JP H09241518 A JPH09241518 A JP H09241518A JP 5590496 A JP5590496 A JP 5590496A JP 5590496 A JP5590496 A JP 5590496A JP H09241518 A JPH09241518 A JP H09241518A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- wiring
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Compositions Of Macromolecular Compounds (AREA)
- Paints Or Removers (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 スピンコート法により塗布可能で、比較的低
温で液状となることによりチップスケールでの平坦化が
可能であり、またはギャップフィルが可能なスピンコー
ト法による成膜が可能であり、熱硬化後に２．５以下の
誘電率を有する絶縁膜を得ることのできる材料および方
法を提供する。 【解決手段】 加熱により液状化し、かつ、架橋して不
溶化する高分子物質とシリカゾルからなるかまたはバイ
ンダー樹脂とテトラフルオロエチレンポリマの微粒子か
らなる多層配線形成用樹脂組成物。かかる樹脂組成物を
配線基板上に塗布し、次いで熱処理することにより平坦
化された絶縁膜が形成される。
温で液状となることによりチップスケールでの平坦化が
可能であり、またはギャップフィルが可能なスピンコー
ト法による成膜が可能であり、熱硬化後に２．５以下の
誘電率を有する絶縁膜を得ることのできる材料および方
法を提供する。 【解決手段】 加熱により液状化し、かつ、架橋して不
溶化する高分子物質とシリカゾルからなるかまたはバイ
ンダー樹脂とテトラフルオロエチレンポリマの微粒子か
らなる多層配線形成用樹脂組成物。かかる樹脂組成物を
配線基板上に塗布し、次いで熱処理することにより平坦
化された絶縁膜が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
多層配線における絶縁膜形成のための樹脂組成物および
絶縁膜の形成方法に関する。
多層配線における絶縁膜形成のための樹脂組成物および
絶縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体集積回路の多層配線工程において
は、配線により生じた段差を絶縁膜により平坦化する必
要がある。これまで、平坦化は、絶縁層上に形成する上
層配線の断線を防止することが目的であった。しかし、
今後配線幅０．５μｍ以下の多層配線を形成するには、
レジストのフォーカスマージンを十分得るために、チッ
プスケールで段差を０．２μｍ以下まで低減することが
要求される。本発明による平坦化方法を用いると、下地
段差に係わらずチップサイズの広い領域で段差０．１５
μｍ以下の平坦化が可能となる。
は、配線により生じた段差を絶縁膜により平坦化する必
要がある。これまで、平坦化は、絶縁層上に形成する上
層配線の断線を防止することが目的であった。しかし、
今後配線幅０．５μｍ以下の多層配線を形成するには、
レジストのフォーカスマージンを十分得るために、チッ
プスケールで段差を０．２μｍ以下まで低減することが
要求される。本発明による平坦化方法を用いると、下地
段差に係わらずチップサイズの広い領域で段差０．１５
μｍ以下の平坦化が可能となる。
【０００３】半導体集積回路に用いられてきた平坦化方
法としては、スピンオンガラス（ＳＯＧ）を塗布する方
法やレジストを塗布し、エッチバックする方法がある。
しかし、従来の塗布膜では、１０μｍ以上の太い配線の
平坦化は不可能である。また、近年においては、段差表
面を研磨することにより平坦化する方法が提案されてい
る。この方法は、平坦化という点では優れているもの
の、プロセスの増加、装置の高コスト、ゴミの発生の問
題などのために導入に際して多くのデメリットを抱えて
いる。
法としては、スピンオンガラス（ＳＯＧ）を塗布する方
法やレジストを塗布し、エッチバックする方法がある。
しかし、従来の塗布膜では、１０μｍ以上の太い配線の
平坦化は不可能である。また、近年においては、段差表
面を研磨することにより平坦化する方法が提案されてい
る。この方法は、平坦化という点では優れているもの
の、プロセスの増加、装置の高コスト、ゴミの発生の問
題などのために導入に際して多くのデメリットを抱えて
いる。
【０００４】また、塗布型材料は、縮合反応による不溶
化により硬化させるために、熱処理により活性基を完全
に反応させることができず、熱処理後の膜は吸水率が高
くなってしまい、誘電率の上昇をともなうものであっ
た。また、ＣＶＤ法で形成される無機膜も、その誘電率
は４．０以上であり、低誘電率化にはそぐわない膜であ
る。
化により硬化させるために、熱処理により活性基を完全
に反応させることができず、熱処理後の膜は吸水率が高
くなってしまい、誘電率の上昇をともなうものであっ
た。また、ＣＶＤ法で形成される無機膜も、その誘電率
は４．０以上であり、低誘電率化にはそぐわない膜であ
る。
【０００５】ポリイミドやシリコーン樹脂に代表される
有機系高分子材料は、スピンコート法を用いることによ
って下地段差の平坦化を実現してきたが、近年の配線の
微細化に伴い、これによって得られる平坦性は不十分に
なってきた。また、高速デバイスを実現するために不可
欠な低誘電率の絶縁層を形成するという点からも十分な
特性が得られないのが現状である。
有機系高分子材料は、スピンコート法を用いることによ
って下地段差の平坦化を実現してきたが、近年の配線の
微細化に伴い、これによって得られる平坦性は不十分に
なってきた。また、高速デバイスを実現するために不可
欠な低誘電率の絶縁層を形成するという点からも十分な
特性が得られないのが現状である。
【０００６】一方、半導体集積回路の多層配線におい
て、信号の伝播速度は、配線抵抗と配線間の寄生容量に
より決定される。半導体デバイスの高集積化により配線
間隔が狭くなると、配線間の寄生容量が増大する。配線
厚を薄くすることによりこの容量を低下させることがで
きるが、この場合には配線抵抗の上昇を招くために高速
化にはツ繋がらず、容量低下を図るには絶縁膜を低誘電
率化することが必須である。今後、配線間隔が０．５μ
ｍ以下の世代では、絶縁膜の誘電率が信号伝播速度を大
きく左右すると言われており、半導体の性能を支配する
大きな要素となることが予想されている。
て、信号の伝播速度は、配線抵抗と配線間の寄生容量に
より決定される。半導体デバイスの高集積化により配線
間隔が狭くなると、配線間の寄生容量が増大する。配線
厚を薄くすることによりこの容量を低下させることがで
きるが、この場合には配線抵抗の上昇を招くために高速
化にはツ繋がらず、容量低下を図るには絶縁膜を低誘電
率化することが必須である。今後、配線間隔が０．５μ
ｍ以下の世代では、絶縁膜の誘電率が信号伝播速度を大
きく左右すると言われており、半導体の性能を支配する
大きな要素となることが予想されている。
【０００７】しかるに、従来、半導体集積回路に用いら
れてきた絶縁材料としては、気相成長法（ＣＶＤ）によ
るシリコン酸化膜やリンガラス（ＰＳＧ）などが主流で
あった。これらの膜の誘電率はその膜形成条件によって
も変動するが、誘電率の最も低い膜でもその誘電率は
４．０（熱酸化膜）であることが知られている。また、
ピンオンガラス（ＳＯＧ）を塗布し、熱処理したシリコ
ン酸化膜系の絶縁膜も知られているが、この膜は吸湿性
が高く、その誘電率は実質的に５以上であることが知ら
れている。近年、低誘電率絶縁材料としてフルオロカー
ボンポリマ系やハイドロカーボン系の高分子材料が提案
されている。しかし、フルオロカーボンポリマ系材料は
他材料との密着性に問題があり、またハイドロカーボン
系材料には酸化による誘電率変動があることが課題とさ
れている。従って、高速デバイスを実現するために不可
欠な低誘電率絶縁層の形成という点からは十分な特性が
得られないのが現状である。
れてきた絶縁材料としては、気相成長法（ＣＶＤ）によ
るシリコン酸化膜やリンガラス（ＰＳＧ）などが主流で
あった。これらの膜の誘電率はその膜形成条件によって
も変動するが、誘電率の最も低い膜でもその誘電率は
４．０（熱酸化膜）であることが知られている。また、
ピンオンガラス（ＳＯＧ）を塗布し、熱処理したシリコ
ン酸化膜系の絶縁膜も知られているが、この膜は吸湿性
が高く、その誘電率は実質的に５以上であることが知ら
れている。近年、低誘電率絶縁材料としてフルオロカー
ボンポリマ系やハイドロカーボン系の高分子材料が提案
されている。しかし、フルオロカーボンポリマ系材料は
他材料との密着性に問題があり、またハイドロカーボン
系材料には酸化による誘電率変動があることが課題とさ
れている。従って、高速デバイスを実現するために不可
欠な低誘電率絶縁層の形成という点からは十分な特性が
得られないのが現状である。
【０００８】また、ＣＶＤ法で形成される無機膜にフッ
素原子を導入して低誘電率化を図る試みがなされている
が、フッ素導入により吸湿性が増加するため、その実用
的な誘電率は３．５前後である。さらに、ポリイミドや
シリコーン樹脂に代表される塗布型半導体用絶縁材料
は、スピンコート法により成膜可能なため配線間の狭い
ギャップフィルを行うのに有利であるが、熱処理後の膜
は吸湿性が高く、低誘電率絶縁膜として使用するには不
適切である。
素原子を導入して低誘電率化を図る試みがなされている
が、フッ素導入により吸湿性が増加するため、その実用
的な誘電率は３．５前後である。さらに、ポリイミドや
シリコーン樹脂に代表される塗布型半導体用絶縁材料
は、スピンコート法により成膜可能なため配線間の狭い
ギャップフィルを行うのに有利であるが、熱処理後の膜
は吸湿性が高く、低誘電率絶縁膜として使用するには不
適切である。
【０００９】
【発明が解決しようとする課題】本発明は、上記の如き
従来技術の問題点を解消し、スピンコート法により塗布
可能で、比較的低温で液状となることによりチップスケ
ールでの平坦化が可能な材料および方法を提供しようと
するものである。本発明は、また、ギャップフィルが可
能なスピンコート法による成膜が可能であり、熱硬化後
に２．５以下の誘電率を有する絶縁膜を得ることのでき
る材料および方法を提供しようとするものである。
従来技術の問題点を解消し、スピンコート法により塗布
可能で、比較的低温で液状となることによりチップスケ
ールでの平坦化が可能な材料および方法を提供しようと
するものである。本発明は、また、ギャップフィルが可
能なスピンコート法による成膜が可能であり、熱硬化後
に２．５以下の誘電率を有する絶縁膜を得ることのでき
る材料および方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するため、加熱により液状化し、かつ、架橋して不溶
化する高分子物質とシリカゾルからなる多層配線形成用
の樹脂組成物を提供する。かかる高分子物質としては、
ポリカルボシラン、ポリシルセスキオキサンおよびポリ
シラザンの如き珪素樹脂を用いるのが好ましい。なかで
も、下記一般式（１） （ＲＨＳｉＣＨ2 ）n （１） （上式中、Ｒは炭素数１〜３のアルキルまたはフェニル
を表す）で示されるポリカルボシランは、吸湿性が低
く、低誘電率を与えるので、特に好ましい。
決するため、加熱により液状化し、かつ、架橋して不溶
化する高分子物質とシリカゾルからなる多層配線形成用
の樹脂組成物を提供する。かかる高分子物質としては、
ポリカルボシラン、ポリシルセスキオキサンおよびポリ
シラザンの如き珪素樹脂を用いるのが好ましい。なかで
も、下記一般式（１） （ＲＨＳｉＣＨ2 ）n （１） （上式中、Ｒは炭素数１〜３のアルキルまたはフェニル
を表す）で示されるポリカルボシランは、吸湿性が低
く、低誘電率を与えるので、特に好ましい。
【００１１】本発明は、また、上記樹脂組成物を配線基
板上に塗布し、次いで熱処理することを特徴とする配線
基板の平坦化方法を提供する。平坦化の促進のために、
基板上にもう１枚の基板を重ねた状態で熱処理を行うの
がよく、もう１枚の基板として、表面に１μｍ以下の粒
径の揃った微粒子層を形成した基板を用いるか、または
表面にテトラフルオロエチレンポリマの膜により、深さ
１μｍ以下で、幅１０μｍ以下のストライプパターンを
形成した基板を用いるのが好ましい。また、両基板間に
圧力を加えながら熱処理を行うのがよく、さらにこの熱
処理後に上記もう１枚の基板上に樹脂を塗布して、基板
上の残留段差をさらに平坦化することもできる。
板上に塗布し、次いで熱処理することを特徴とする配線
基板の平坦化方法を提供する。平坦化の促進のために、
基板上にもう１枚の基板を重ねた状態で熱処理を行うの
がよく、もう１枚の基板として、表面に１μｍ以下の粒
径の揃った微粒子層を形成した基板を用いるか、または
表面にテトラフルオロエチレンポリマの膜により、深さ
１μｍ以下で、幅１０μｍ以下のストライプパターンを
形成した基板を用いるのが好ましい。また、両基板間に
圧力を加えながら熱処理を行うのがよく、さらにこの熱
処理後に上記もう１枚の基板上に樹脂を塗布して、基板
上の残留段差をさらに平坦化することもできる。
【００１２】本発明は、また、バインダ樹脂とテトラフ
ルオロエチレンポリマの微粒子からなる多層配線形成用
の樹脂組成物を提供する。かかるバインダ樹脂として
は、加熱により液状化するポリマ、特に上記一般式
（１）で示されるポリカルボシランを用いるのが好まし
い。また、テトラフルオロエチレンポリマの微粒子の直
径は１００ｎｍ以下であるのがよい。
ルオロエチレンポリマの微粒子からなる多層配線形成用
の樹脂組成物を提供する。かかるバインダ樹脂として
は、加熱により液状化するポリマ、特に上記一般式
（１）で示されるポリカルボシランを用いるのが好まし
い。また、テトラフルオロエチレンポリマの微粒子の直
径は１００ｎｍ以下であるのがよい。
【００１３】本発明は、さらに、そのような樹脂組成物
を用いた絶縁膜の形成方法を提供する。この方法におい
ては、上記一般式（１）のポリカルボシランを用い、３
００℃以下の温度において、Ｏ2 を含む雰囲気下に熱処
理を行うのが特に好ましい。また、この熱処理後に、３
００℃以上の温度において、不活性ガス雰囲気下にさら
に熱処理を行うのがよい。あるいは、上記Ｏ2 含有雰囲
気下における熱処理の前に上記ポリカルボシランに遠紫
外線を照射してもよく、この遠紫外線照射を酸素を含む
雰囲気下に行ってもよい。
を用いた絶縁膜の形成方法を提供する。この方法におい
ては、上記一般式（１）のポリカルボシランを用い、３
００℃以下の温度において、Ｏ2 を含む雰囲気下に熱処
理を行うのが特に好ましい。また、この熱処理後に、３
００℃以上の温度において、不活性ガス雰囲気下にさら
に熱処理を行うのがよい。あるいは、上記Ｏ2 含有雰囲
気下における熱処理の前に上記ポリカルボシランに遠紫
外線を照射してもよく、この遠紫外線照射を酸素を含む
雰囲気下に行ってもよい。
【００１４】本発明に係る樹脂組成物は、スピンコート
法により塗布可能であり、比較的低温で液状となること
から、チップスケールでの平坦化や狭ギャップフィルが
可能な材料である。また、本発明によれば、低誘電率の
層間絶縁膜の形成が可能となり、従って高い信頼性の半
導体集積回路の多層配線を実現することができる。
法により塗布可能であり、比較的低温で液状となること
から、チップスケールでの平坦化や狭ギャップフィルが
可能な材料である。また、本発明によれば、低誘電率の
層間絶縁膜の形成が可能となり、従って高い信頼性の半
導体集積回路の多層配線を実現することができる。
【００１５】
【実施例】以下、実施例により本発明をさらに説明す
る。 調製例１（樹脂溶液の調製） ポリカルボシラン（日本カーボン製）２ｇと粒径０．４
μｍのＳＩＯ2 粒子（触媒化成製ＬＮＡ）２ｇとをキシ
レン６ｇに溶解し、樹脂溶液を調製した。この溶液を
０．５μｍのメンブランフィルターによりろ過し、試料
として用いた。
る。 調製例１（樹脂溶液の調製） ポリカルボシラン（日本カーボン製）２ｇと粒径０．４
μｍのＳＩＯ2 粒子（触媒化成製ＬＮＡ）２ｇとをキシ
レン６ｇに溶解し、樹脂溶液を調製した。この溶液を
０．５μｍのメンブランフィルターによりろ過し、試料
として用いた。
【００１６】実施例１ 素子形成を行い、Ａｌ配線（第一層）を施したＳｉ基板
上に、調製例１で得られた樹脂溶液を３０００rpm ，３
０sec の条件（シリコン基板上で１．５μｍ厚に塗布可
能な条件）でスピンコート法により塗布し、２５０℃で
３分間の熱処理を施した。このときの第一層配線によっ
て生じた段差は０．３μｍ以下に平坦化されていた。
上に、調製例１で得られた樹脂溶液を３０００rpm ，３
０sec の条件（シリコン基板上で１．５μｍ厚に塗布可
能な条件）でスピンコート法により塗布し、２５０℃で
３分間の熱処理を施した。このときの第一層配線によっ
て生じた段差は０．３μｍ以下に平坦化されていた。
【００１７】この過程を断面図を用いて模式的に示せば
図１および図２の通りであり、スピンコートにより塗布
された樹脂層の表面には図１に示す如く段差が見られる
が、この段差はその後の熱処理によるリフロー効果によ
って図２に示す如く平坦化される。続いて、従来法のレ
ジストを用いた工程によってスルホールを形成し、スル
ーホール部へのＡｌの埋め込みおよび二層目Ａｌ配線層
の形成を行った。次に、配線層上にレジスト層を塗布
し、最小線幅０．８μｍのレジストパターンを形成し
た。得られたパターンに、太りや細りなどの不良は全く
観察されなかった。
図１および図２の通りであり、スピンコートにより塗布
された樹脂層の表面には図１に示す如く段差が見られる
が、この段差はその後の熱処理によるリフロー効果によ
って図２に示す如く平坦化される。続いて、従来法のレ
ジストを用いた工程によってスルホールを形成し、スル
ーホール部へのＡｌの埋め込みおよび二層目Ａｌ配線層
の形成を行った。次に、配線層上にレジスト層を塗布
し、最小線幅０．８μｍのレジストパターンを形成し
た。得られたパターンに、太りや細りなどの不良は全く
観察されなかった。
【００１８】実施例２ 実施例１と同様にして配線を施した基板上に、調製例１
で得られた樹脂溶液を３０００rpm 、３０sec の条件
（シリコン基板上で１．５μｍ厚に塗布可能な条件）で
スピンコート法により塗布し、テトラフルオロエチレン
ポリマで表面処理したＳｉ基板を重ね合わせた後に、２
５０℃で３分間の熱処理を施した。熱処理後、第一層配
線によって生じた段差は、チップ全面で０．１５μｍ以
下に平坦化されていた。
で得られた樹脂溶液を３０００rpm 、３０sec の条件
（シリコン基板上で１．５μｍ厚に塗布可能な条件）で
スピンコート法により塗布し、テトラフルオロエチレン
ポリマで表面処理したＳｉ基板を重ね合わせた後に、２
５０℃で３分間の熱処理を施した。熱処理後、第一層配
線によって生じた段差は、チップ全面で０．１５μｍ以
下に平坦化されていた。
【００１９】続いて、従来法のレジストを用いた工程に
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．５μ
ｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 実施例３ 実施例１と同様にして配線を施した基板上に、ポリカル
ボシランのキシレン溶液を２５００rpm 、３０sec の条
件（シリコン基板上で１．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。この基板に、テトラ
フルオロエチレンポリマ表面に粒径０．５μｍのＳｉＯ
2 粒子を埋め込んだ基板を重ね合わせた後に、２５０℃
で３分間の熱処理を施した。熱処理後、さらにポリカル
ボシランのキシレン溶液を４０００rpm 、３０sec の条
件（シリコン基板上で０．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。塗布後、第一層配線
によって生じた段差は、チップ全面で０．１０μｍ以下
に平坦化されていた。
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．５μ
ｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 実施例３ 実施例１と同様にして配線を施した基板上に、ポリカル
ボシランのキシレン溶液を２５００rpm 、３０sec の条
件（シリコン基板上で１．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。この基板に、テトラ
フルオロエチレンポリマ表面に粒径０．５μｍのＳｉＯ
2 粒子を埋め込んだ基板を重ね合わせた後に、２５０℃
で３分間の熱処理を施した。熱処理後、さらにポリカル
ボシランのキシレン溶液を４０００rpm 、３０sec の条
件（シリコン基板上で０．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。塗布後、第一層配線
によって生じた段差は、チップ全面で０．１０μｍ以下
に平坦化されていた。
【００２０】続いて、従来法のレジストを用いた工程に
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．３５
μｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 実施例４ 実施例１と同様にして配線を施した基板上に、ポリカル
ボシランのキシレン溶液を２５００rpm 、３０sec の条
件（シリコン基板上で１．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。この基板に、図３に
模式的に示すように、テトラフルオロエチレンポリマ表
面に１μｍ間隔のストライプパターン（深さ１μｍ以
下、幅１０μｍ以下）を形成した基板を重ね合わせた後
に、２５０℃で３分間の熱処理を施した。熱処理後、さ
らにポリカルボシランのキシレン溶液を４０００rpm 、
３０sec の条件（シリコン基板上で０．５μｍ厚に塗布
可能な条件）でスピンコート法により塗布した。塗布
後、第一層配線によって生じた段差は、チップ全面で
０．１０μｍ以下に平坦化されていた。
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．３５
μｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 実施例４ 実施例１と同様にして配線を施した基板上に、ポリカル
ボシランのキシレン溶液を２５００rpm 、３０sec の条
件（シリコン基板上で１．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。この基板に、図３に
模式的に示すように、テトラフルオロエチレンポリマ表
面に１μｍ間隔のストライプパターン（深さ１μｍ以
下、幅１０μｍ以下）を形成した基板を重ね合わせた後
に、２５０℃で３分間の熱処理を施した。熱処理後、さ
らにポリカルボシランのキシレン溶液を４０００rpm 、
３０sec の条件（シリコン基板上で０．５μｍ厚に塗布
可能な条件）でスピンコート法により塗布した。塗布
後、第一層配線によって生じた段差は、チップ全面で
０．１０μｍ以下に平坦化されていた。
【００２１】続いて、従来法のレジストを用いた工程に
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．３５
μｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 実施例５ 実施例１と同様にして配線を施した基板上に、ポリカル
ボシランのキシレン溶液を２５００rpm 、３０sec の条
件（シリコン基板上で１．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。この基板に、実施例
４と同様に、テトラフルオロエチレンポリマ表面に１μ
ｍ間隔のストライプパターン（深さ１μｍ以下、幅１０
μｍ以下）を形成した基板を重ね合わせた後に、これら
の基板の両側から５Kgf/cm2 の圧力をかけた状態で、２
５０℃で３分間の熱処理を施した。熱処理後、さらにポ
リカルボシランのキシレン溶液を４０００rpm 、３０se
cの条件（シリコン基板上で０．５μｍ厚に塗布可能な
条件）でスピンコート法により塗布した。塗布後、第一
層配線によって生じた段差は、チップ全面で０．０５μ
ｍ以下に平坦化されていた。
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．３５
μｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 実施例５ 実施例１と同様にして配線を施した基板上に、ポリカル
ボシランのキシレン溶液を２５００rpm 、３０sec の条
件（シリコン基板上で１．５μｍ厚に塗布可能な条件）
でスピンコート法により塗布した。この基板に、実施例
４と同様に、テトラフルオロエチレンポリマ表面に１μ
ｍ間隔のストライプパターン（深さ１μｍ以下、幅１０
μｍ以下）を形成した基板を重ね合わせた後に、これら
の基板の両側から５Kgf/cm2 の圧力をかけた状態で、２
５０℃で３分間の熱処理を施した。熱処理後、さらにポ
リカルボシランのキシレン溶液を４０００rpm 、３０se
cの条件（シリコン基板上で０．５μｍ厚に塗布可能な
条件）でスピンコート法により塗布した。塗布後、第一
層配線によって生じた段差は、チップ全面で０．０５μ
ｍ以下に平坦化されていた。
【００２２】続いて、従来法のレジストを用いた工程に
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．２５
μｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 調製例２（樹脂溶液の調製） ポリカルボシラン（日本カーボン製）２ｇと平均粒径
０．０５μｍのポリテトラフルオロエチレン粒子２ｇと
をキシレン６ｇに溶解し、樹脂溶液を調製した。この溶
液を０．２μｍのメンブランフィルターを用いてろ過
し、試料として用いた。
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層目Ａｌ配線層の形成を行った。次
に、配線層上にレジスト層を塗布し、最小線幅０．２５
μｍのレジストパターンを形成した。得られたパターン
に、太りや細りなどの不良は全く観察されなかった。 調製例２（樹脂溶液の調製） ポリカルボシラン（日本カーボン製）２ｇと平均粒径
０．０５μｍのポリテトラフルオロエチレン粒子２ｇと
をキシレン６ｇに溶解し、樹脂溶液を調製した。この溶
液を０．２μｍのメンブランフィルターを用いてろ過
し、試料として用いた。
【００２３】実施例６ 素子形成を行い、Ａｌ配線（第一層）を施したＳｉ基板
上に，調製例２で得られた樹脂溶液を３０００rpm 、３
０sec の条件（シリコン基板上で１．５μｍ厚に塗布可
能な条件）でスピンコート法により塗布し、２５０℃で
３分間の熱処理を施した。これにより、０．１μｍギャ
ップは完全に埋め込まれていた。
上に，調製例２で得られた樹脂溶液を３０００rpm 、３
０sec の条件（シリコン基板上で１．５μｍ厚に塗布可
能な条件）でスピンコート法により塗布し、２５０℃で
３分間の熱処理を施した。これにより、０．１μｍギャ
ップは完全に埋め込まれていた。
【００２４】続いて、酸素雰囲気下に３５０℃で３min
および窒素雰囲気下に４００℃で３０min の熱処理を施
し、絶縁膜を形成した。同一条件で熱処理を施した熱縁
膜を用いたＭＯＳデバイスにて誘電率を測定した結果、
その誘電率は２．３であった。 実施例７ 実施例６と同様にして配線を施した基板上に、調製例２
で得られた樹脂溶液を３０００rpm 、３０sec の条件
（シリコン基板上１．５μｍ厚に塗布可能な条件）でス
ピンコート法により塗布し、同様の熱処理を施した。続
いて、従来法のレジストを用いた工程によってスルホー
ルを形成し、スルホール部へのＡｌの埋め込みおよび二
層目Ａｌ配線層の形成を行った。
および窒素雰囲気下に４００℃で３０min の熱処理を施
し、絶縁膜を形成した。同一条件で熱処理を施した熱縁
膜を用いたＭＯＳデバイスにて誘電率を測定した結果、
その誘電率は２．３であった。 実施例７ 実施例６と同様にして配線を施した基板上に、調製例２
で得られた樹脂溶液を３０００rpm 、３０sec の条件
（シリコン基板上１．５μｍ厚に塗布可能な条件）でス
ピンコート法により塗布し、同様の熱処理を施した。続
いて、従来法のレジストを用いた工程によってスルホー
ルを形成し、スルホール部へのＡｌの埋め込みおよび二
層目Ａｌ配線層の形成を行った。
【００２５】このとき、ビアの黒ずみや導通不良などは
全く観察されなかった。 実施例８ 実施例６と同様にして絶縁膜を形成した後、ＣＶＤ法に
よりシリコン酸化膜を形成して絶縁層とした。続いて、
従来法のレジストを用いた工程によってスルホールを形
成し、スルホール部へのＡｌの埋め込みおよび二層目Ａ
ｌ配線層の形成を行った。
全く観察されなかった。 実施例８ 実施例６と同様にして絶縁膜を形成した後、ＣＶＤ法に
よりシリコン酸化膜を形成して絶縁層とした。続いて、
従来法のレジストを用いた工程によってスルホールを形
成し、スルホール部へのＡｌの埋め込みおよび二層目Ａ
ｌ配線層の形成を行った。
【００２６】このとき、ビアの黒ずみや導通不良などは
全く観察されなかった。 実施例９ ポリカルボシランの代わりにポリハイドロジェンシルセ
スキオキサンを用いた以外は調製例２と同様にして樹脂
溶液を調製した。続いて、実施例６と同様にして配線を
施した基板上に、この樹脂溶液を２５００rpm 、３０se
c の条件（シリコン基板上で１．５μｍ厚に塗布可能な
条件）でスピンコート法により塗布し、２５０℃で３mi
n および３５０℃で３０min の熱処理を施した。
全く観察されなかった。 実施例９ ポリカルボシランの代わりにポリハイドロジェンシルセ
スキオキサンを用いた以外は調製例２と同様にして樹脂
溶液を調製した。続いて、実施例６と同様にして配線を
施した基板上に、この樹脂溶液を２５００rpm 、３０se
c の条件（シリコン基板上で１．５μｍ厚に塗布可能な
条件）でスピンコート法により塗布し、２５０℃で３mi
n および３５０℃で３０min の熱処理を施した。
【００２７】続いて、従来法のレジストを用いた工程に
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層Ａｌ配線層の形成を行った。このと
き、ビアに黒ずみや導通不良などは全く観察されなかっ
た。 実施例１０ 素子形成を行い、Ａｌ配線（第一層）を施したＳｉ基板
上に、ポリカルボシランのキシレン溶液を３０００rpm
、３０sec の条件（シリコン基板上で１．０μｍ厚に
塗布可能な条件）でスピンコート法により塗布し、大気
中２５０℃で１０分間の熱処理を施し、さらに窒素雰囲
気下に３５０℃で３０min の熱処理を施した。このとき
の第一層配線によって生じた段差は、０．２μｍ以下に
平坦化されていた。
よってスルホールを形成し、スルーホール部へのＡｌの
埋め込みおよび二層Ａｌ配線層の形成を行った。このと
き、ビアに黒ずみや導通不良などは全く観察されなかっ
た。 実施例１０ 素子形成を行い、Ａｌ配線（第一層）を施したＳｉ基板
上に、ポリカルボシランのキシレン溶液を３０００rpm
、３０sec の条件（シリコン基板上で１．０μｍ厚に
塗布可能な条件）でスピンコート法により塗布し、大気
中２５０℃で１０分間の熱処理を施し、さらに窒素雰囲
気下に３５０℃で３０min の熱処理を施した。このとき
の第一層配線によって生じた段差は、０．２μｍ以下に
平坦化されていた。
【００２８】続いて、従来法のレジストを用いた工程に
よってスルホールを形成したが、Ｏ 2 プラズマによるレ
ジストの剥離の際にも、樹脂層には酸化によるクラック
の発生は見られなかった。スルホールを形成後、２．５
％フッ化水素酸による後処理を施し、スルーホール部へ
のＡｌの埋め込みおよび二層目Ａｌ配線を行い、保護層
として１．３μｍ厚のりんガラス層を形成したのち、電
極取り出し用の窓あけを行って半導体装置を得た。
よってスルホールを形成したが、Ｏ 2 プラズマによるレ
ジストの剥離の際にも、樹脂層には酸化によるクラック
の発生は見られなかった。スルホールを形成後、２．５
％フッ化水素酸による後処理を施し、スルーホール部へ
のＡｌの埋め込みおよび二層目Ａｌ配線を行い、保護層
として１．３μｍ厚のりんガラス層を形成したのち、電
極取り出し用の窓あけを行って半導体装置を得た。
【００２９】実施例１１ 実施例１０と同様にして配線を施した基板上に、約０．
５μｍ厚のＰ−ＣＶＤＳＩＯ2 膜を形成し、続いてポリ
カルボシラン樹脂をスピンコート（シリコン基板上で
０．５μｍ厚に塗布可能な条件）により塗布し、大気中
２５０℃で１０分間の熱処理を施した。さらに、窒素雰
囲気下に３５０℃で３０min の熱処理を施した。このと
きの第一層配線によって生じた段差は、０．３μｍ以下
に平坦化されていた。
５μｍ厚のＰ−ＣＶＤＳＩＯ2 膜を形成し、続いてポリ
カルボシラン樹脂をスピンコート（シリコン基板上で
０．５μｍ厚に塗布可能な条件）により塗布し、大気中
２５０℃で１０分間の熱処理を施した。さらに、窒素雰
囲気下に３５０℃で３０min の熱処理を施した。このと
きの第一層配線によって生じた段差は、０．３μｍ以下
に平坦化されていた。
【００３０】次に、従来法のレジストを用いた工程によ
ってスルホールを形成したが、Ｏ2プラズマによるレジ
ストの剥離の際にも、シリコーン樹脂層には酸化による
クラックの発生は見られなかった。以下、実施例１０と
同様にして、半導体装置を得た。 実施例１２ Ｉ．Ｉ基板上に実施例１０と同様にしてポリカルボシラ
ン膜を形成し、大気中２５０℃で１０分間の熱処理を施
し、さらに窒素雰囲気下に３５０℃で３０minの熱処理
を施した。
ってスルホールを形成したが、Ｏ2プラズマによるレジ
ストの剥離の際にも、シリコーン樹脂層には酸化による
クラックの発生は見られなかった。以下、実施例１０と
同様にして、半導体装置を得た。 実施例１２ Ｉ．Ｉ基板上に実施例１０と同様にしてポリカルボシラ
ン膜を形成し、大気中２５０℃で１０分間の熱処理を施
し、さらに窒素雰囲気下に３５０℃で３０minの熱処理
を施した。
【００３１】次いで、得られた膜上に電極を形成し、比
誘電率を測定した結果、誘電率は２．８であった。ま
た、大気中に１ケ月放置した後に誘電率を測定したが、
誘電率の上昇は見られなかった。
誘電率を測定した結果、誘電率は２．８であった。ま
た、大気中に１ケ月放置した後に誘電率を測定したが、
誘電率の上昇は見られなかった。
【００３２】
【発明の効果】以上の説明したように、本発明によれ
ば、チップスケールでの下地段差の平坦化が可能であ
り、また誘電率の低い膜をけいせいすることができるか
ら、信頼性の高い半導体装置の多層配線が可能となる。
また、本発明では、狭ギャップの埋め込みが可能な低誘
電率絶縁膜の形成が可能であり、配線遅延の少ない高速
動作の半体装置の形成が可能となる。
ば、チップスケールでの下地段差の平坦化が可能であ
り、また誘電率の低い膜をけいせいすることができるか
ら、信頼性の高い半導体装置の多層配線が可能となる。
また、本発明では、狭ギャップの埋め込みが可能な低誘
電率絶縁膜の形成が可能であり、配線遅延の少ない高速
動作の半体装置の形成が可能となる。
【図１】本発明の方法の一実施例による絶縁膜の形成プ
ロセスを説明するための模式断面図。
ロセスを説明するための模式断面図。
【図２】本発明の方法の一実施例による絶縁膜の平坦化
プロセスを説明するための模式断面図。
プロセスを説明するための模式断面図。
【図３】本発明の方法の他の実施例による絶縁膜の平坦
化プロセスを説明するための模式断面図。
化プロセスを説明するための模式断面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/312 Ｈ０１Ｌ 21/312 Ｃ 21/768 21/90 Ｓ (72)発明者 片山 倫子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山口 城 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (20)
- 【請求項１】 加熱により液状化し、かつ、架橋して不
溶化する高分子物質とシリカゾルからなる多層配線形成
用樹脂組成物。 - 【請求項２】 前記高分子物質が、下記一般式（１） （ＲＨＳｉＣＨ2 ）n （１） （上式中、Ｒは炭素数１〜３のアルキルまたはフェニル
を表す）で示される珪素重合体である、請求項１記載の
組成物。 - 【請求項３】 請求項１に記載の樹脂組成物を配線基板
上に塗布し、次いで熱処理することを特徴とする、配線
基板の平坦化方法。 - 【請求項４】 前記高分子物質が、下記一般式（１） （ＲＨＳｉＣＨ2 ）n （１） （上式中、Ｒは炭素数１〜３のアルキルまたはフェニル
を表す）で示される珪素重合体である、請求項３記載の
方法。 - 【請求項５】 平坦化の促進のために、前記基板上にも
う１枚の基板を重ねた状態で熱処理を行う、請求項３記
載の方法。 - 【請求項６】 前記もう１枚の基板として、表面に１μ
ｍ以下の粒径の揃った微粒子層を形成した基板を用い
る、請求項５記載の方法。 - 【請求項７】 前記もう１枚の基板として、表面にテト
ラフルオロエチレンポリマの膜により、深さ１μｍ以下
で、幅１０μｍ以下のストライプパターンを形成した基
板を用いる、請求項５記載の方法。 - 【請求項８】 両基板間に圧力を加えながら熱処理を行
う、請求項５記載の方法。 - 【請求項９】 前記熱処理後に前記もう１枚の基板上に
樹脂を塗布して、基板上の残留段差をさらに平坦化す
る、請求項５記載の方法。 - 【請求項１０】 請求項３に記載の方法により平坦化さ
れた絶縁膜を有することを特徴とする半導体装置。 - 【請求項１１】 バインダー樹脂とテトラフルオロエチ
レンポリマの微粒子からなる多層配線形成用樹脂組成
物。 - 【請求項１２】 前記バインダー樹脂が加熱により液状
化するポリマである、請求項１１記載の組成物。 - 【請求項１３】 前記ポリマが、下記一般式（１） （ＲＨＳｉＣＨ2 ）n （１） （上式中、Ｒは炭素数１〜３のアルキルまたはフェニル
を表す）で示される珪素重合体である、請求項１２記載
の組成物。 - 【請求項１４】 前記微粒子の直径が１００ｎｍ以下で
ある、請求項１１記載の組成物。 - 【請求項１５】 請求項１１に記載の組成物を用いて形
成された絶縁膜を有することを特徴とする半導体装置。 - 【請求項１６】 下記一般式（１） （ＲＨＳｉＣＨ2 ）n （１） （上式中、Ｒは炭素数１〜３のアルキルまたはフェニル
を表す）で示される珪素重合体を用い、３００℃以下の
温度において、Ｏ2 を含む雰囲気下に熱処理を行うこと
を特徴とする絶縁膜形成方法。 - 【請求項１７】 前記熱処理後に、３００℃以上の温度
において、不活性ガス雰囲気下に熱処理を行う、請求項
１６記載の方法。 - 【請求項１８】 前記珪素重合体に遠紫外線を照射した
後、前記熱処理を行う、請求項１６記載の方法。 - 【請求項１９】 前記遠紫外線照射を、酸素を含む雰囲
気下で行う、請求項１８記載の方法。 - 【請求項２０】 請求項１６に記載の方法により形成さ
れた絶縁膜を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5590496A JPH09241518A (ja) | 1996-03-13 | 1996-03-13 | 樹脂組成物および多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5590496A JPH09241518A (ja) | 1996-03-13 | 1996-03-13 | 樹脂組成物および多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09241518A true JPH09241518A (ja) | 1997-09-16 |
Family
ID=13012113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5590496A Withdrawn JPH09241518A (ja) | 1996-03-13 | 1996-03-13 | 樹脂組成物および多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09241518A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1432021A2 (en) * | 2002-12-17 | 2004-06-23 | Omron Corporation | Manufacturing method for electronic component module and electromagnetically readable data carrier |
| JP2007189223A (ja) * | 2007-01-04 | 2007-07-26 | Fujitsu Ltd | 低誘電率膜の製造方法 |
| US7563706B2 (en) | 2002-05-14 | 2009-07-21 | Panasonic Corporation | Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device |
| JP2009188046A (ja) * | 2008-02-04 | 2009-08-20 | Jsr Corp | 積層体およびその製造方法 |
| KR20110047766A (ko) * | 2009-10-30 | 2011-05-09 | 엘지디스플레이 주식회사 | 표면 플라즈몬을 이용한 컬러필터 및 액정표시장치의 제조방법 |
| US9595468B2 (en) | 2015-02-27 | 2017-03-14 | Renesas Electronics Corporation | Method of manufacturing semiconductor device that uses treatment to enhance hydrophilicity of spin coated insulating film |
-
1996
- 1996-03-13 JP JP5590496A patent/JPH09241518A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7563706B2 (en) | 2002-05-14 | 2009-07-21 | Panasonic Corporation | Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device |
| EP1432021A2 (en) * | 2002-12-17 | 2004-06-23 | Omron Corporation | Manufacturing method for electronic component module and electromagnetically readable data carrier |
| EP1432021A3 (en) * | 2002-12-17 | 2007-04-04 | Omron Corporation | Manufacturing method for electronic component module and electromagnetically readable data carrier |
| US7276436B2 (en) | 2002-12-17 | 2007-10-02 | Omron Corporation | Manufacturing method for electronic component module and electromagnetically readable data carrier |
| JP2007189223A (ja) * | 2007-01-04 | 2007-07-26 | Fujitsu Ltd | 低誘電率膜の製造方法 |
| JP2009188046A (ja) * | 2008-02-04 | 2009-08-20 | Jsr Corp | 積層体およびその製造方法 |
| KR20110047766A (ko) * | 2009-10-30 | 2011-05-09 | 엘지디스플레이 주식회사 | 표면 플라즈몬을 이용한 컬러필터 및 액정표시장치의 제조방법 |
| US9595468B2 (en) | 2015-02-27 | 2017-03-14 | Renesas Electronics Corporation | Method of manufacturing semiconductor device that uses treatment to enhance hydrophilicity of spin coated insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418458B2 (ja) | 半導体装置の製造方法 | |
| JP2790163B2 (ja) | シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法 | |
| JP3276963B2 (ja) | 誘電体フィルムを基盤上に形成する方法 | |
| US5304515A (en) | Method for forming a dielectric thin film or its pattern of high accuracy on substrate | |
| US6214748B1 (en) | Semiconductor device and method for the fabrication thereof | |
| JP4667165B2 (ja) | 半導体装置の製造方法 | |
| KR100612064B1 (ko) | 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능 | |
| JP2008117903A (ja) | 半導体装置の製造方法 | |
| JP2003142477A (ja) | 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置 | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| US7830012B2 (en) | Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device | |
| JP2007273494A (ja) | 絶縁膜形成用組成物及び半導体装置の製造方法 | |
| JP4756526B2 (ja) | 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置 | |
| JPH09241518A (ja) | 樹脂組成物および多層配線形成方法 | |
| US7541296B2 (en) | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device | |
| JPH10256363A (ja) | 半導体装置およびその製造方法 | |
| KR940005723B1 (ko) | 반도체 장치 | |
| JP4493278B2 (ja) | 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法 | |
| KR100733528B1 (ko) | 저유전율 절연막 형성용 조성물, 이를 이용하는 절연막형성 방법, 및 절연막을 갖는 전자 부품 | |
| JP4459096B2 (ja) | 半導体装置の製造方法 | |
| JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPH05175187A (ja) | 半導体装置の製造方法 | |
| JPH0362588A (ja) | 配線基板とその製造方法 | |
| JPH05218214A (ja) | 有機硅素重合体と半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |