JP2003142477A - 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置 - Google Patents

絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置

Info

Publication number
JP2003142477A
JP2003142477A JP2001338502A JP2001338502A JP2003142477A JP 2003142477 A JP2003142477 A JP 2003142477A JP 2001338502 A JP2001338502 A JP 2001338502A JP 2001338502 A JP2001338502 A JP 2001338502A JP 2003142477 A JP2003142477 A JP 2003142477A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
compound
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001338502A
Other languages
English (en)
Other versions
JP3886779B2 (ja
Inventor
Yoshihiro Nakada
義弘 中田
Katsumi Suzuki
克己 鈴木
Iwao Sugiura
巌 杉浦
Ei Yano
映 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001338502A priority Critical patent/JP3886779B2/ja
Priority to US10/102,723 priority patent/US6727515B2/en
Priority to TW091105626A priority patent/TWI223851B/zh
Priority to EP02006791.4A priority patent/EP1308476B1/en
Priority to KR1020020022411A priority patent/KR100777913B1/ko
Priority to CNB021184380A priority patent/CN1189927C/zh
Publication of JP2003142477A publication Critical patent/JP2003142477A/ja
Application granted granted Critical
Publication of JP3886779B2 publication Critical patent/JP3886779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/16—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 機械的強度に優れ、かつ低誘電率の多孔質絶
縁膜を形成し得る絶縁膜形成用材料、絶縁膜及びその形
成方法並びに半導体装置を提供する。 【解決手段】 骨格に炭素結合を有するシリコン化合物
と、熱処理により分解又は揮発する空孔形成用化合物
と、前記シリコン化合物と前記空孔形成用化合物とを溶
解する溶剤とを有する絶縁膜形成用材料により形成され
た多孔質絶縁膜２８、４０、５０を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高い機械的強度を
有し、低誘電率の多孔質絶縁膜を形成し得る絶縁膜形成
用材料、絶縁膜及びその形成方法並びに半導体装置に関
する。
【０００２】
【従来の技術】近年、半導体集積回路の集積度の増大及
び素子密度の向上に伴い、半導体素子の多層化への要求
が高まっている。このような半導体集積回路の高集積化
に伴い、半導体素子を接続する配線間の容量が増大し、
信号伝播速度が低下するという配線遅延の問題が顕在化
してきた。
【０００３】これまで、半導体デバイスの配線間隔が１
μｍ以上の世代では、配線遅延がデバイス全体に及ぼす
影響は大きなものではなかった。しかし、半導体集積回
路の高集積化に伴い配線間隔が１μｍ以下となると、配
線遅延がデバイス速度に及ぼす影響は無視できないもの
となる。特に、今後０．５μｍ以下の配線間隔で回路を
形成する場合には、配線間の寄生容量に起因する配線遅
延がデバイス速度に重大な影響を及ぼすようになってく
る。
【０００４】一般に、配線遅延Ｔは、配線抵抗Ｒと配線
間の容量Ｃにより影響を受け、次の式で表されることが
知られている。
【０００５】Ｔ∝ＣＲ ここで、配線間の容量Ｃは、電極面積Ｓ、配線間隔ｄ、
真空の誘電率ε0、配線間絶縁膜の比誘電率εrを用いて
次の式で表される。
【０００６】Ｃ＝ε0εrＳ／ｄ したがって、配線遅延を小さくするためには、配線間絶
縁膜の低誘電率化が有効な手段の一つであることがわか
る。
【０００７】従来、半導体集積回路において、配線間絶
縁膜の材料としては、二酸化珪素ＳｉＯ2や、窒化珪素
ＳｉＮ、燐珪酸ガラス（ＰＳＧ、Phospho Silicate Gla
ss）などが用いられている。そして、半導体デバイスで
最も用いられている、化学気相成長（ＣＶＤ、Chemical
Vapor Deposition）法により形成されたシリコン酸化
膜の誘電率の値は４程度である。
【０００８】さらに、絶縁膜の低誘電率化を図るべく、
配線間絶縁膜として、ＣＶＤ法により形成した弗素添加
シリコン酸化膜（ＳｉＯＦ膜）や、ポリイミド等の有機
系高分子の適用が検討されている。また、膜中に多数の
空孔を形成することにより誘電率の低減を図ったシリカ
系多孔質膜を配線間絶縁膜に適用することが検討されて
いる。
【０００９】
【発明が解決しようとする課題】しかしながら、ＣＶＤ
法によるＳｉＯＦ膜は、誘電率の値が約３．３〜３．５
程度であり、誘電率の値が３以下の膜を形成することが
困難であった。このため、配線間絶縁膜として適用した
際に、配線間の容量低減を十分に図ることができなかっ
た。また、ＳｉＯＦ膜は高い吸湿性を有しており、成膜
後に誘電率が上昇してしまうことがあった。
【００１０】一方、ポリイミド等の有機系高分子は、２
〜３程度の低い誘電率を有する。しかし、有機系高分子
には耐熱性や密着性に難点があるため、半導体装置の製
造プロセスに制約が加わってしまっていた。
【００１１】上述した背景から、今後必要とされる低誘
電率を実現するためには、シリカ系多孔質膜が有望であ
ると考えられている。シリカ系多孔質膜は、シロキサン
樹脂に熱分解性樹脂を加えた材料を基板上に塗布し、こ
れを焼成することにより膜中に空孔を形成したものであ
る。
【００１２】しかし、シリカ系多孔質膜の場合、誘電率
を低減するために膜中の空孔体積を増大すると、膜の機
械的強度が極端に低下する。シロキサン樹脂自体の誘電
率が３．０以上であるため、例えば、誘電率が２．０以
下の多孔質膜を形成するためには、膜中の空隙率を５０
％以上にする必要がある。このため、化学的機械的研磨
（ＣＭＰ、Chemical Mechanical Polishing）等の工程
中に破壊されやすく、また吸湿性が高いという難点があ
る。したがって、高速半導体デバイスの実現に不可欠な
低誘電率絶縁膜の形成という観点からは、シリカ系多孔
質膜によっても、十分な特性が得られていないというの
が現状であった。
【００１３】本発明の目的は、機械的強度に優れ、かつ
低誘電率の多孔質絶縁膜を形成し得る絶縁膜形成用材
料、絶縁膜及びその形成方法並びに半導体装置を提供す
ることにある。
【００１４】
【課題を解決するための手段】上記目的は、骨格に炭素
結合を有するシリコン化合物と、熱処理により分解又は
揮発する空孔形成用化合物と、前記シリコン化合物と前
記空孔形成用化合物とを溶解する溶剤とを有することを
特徴とする絶縁膜形成用材料により達成される。
【００１５】また、上記の目的は、骨格に炭素結合を有
するシリコン化合物からなる膜と、前記膜中に形成され
た１０ｎｍ以下の大きさの空孔とを有することを特徴と
する絶縁膜により達成される。
【００１６】また、上記の目的は、骨格に炭素結合を有
するシリコン化合物と、熱処理により分解又は揮発する
空孔形成用化合物と、前記シリコン化合物と前記空孔形
成用化合物とを溶解する溶剤とを有する絶縁膜形成用材
料を基板上に塗布する工程と、前記基板上に塗布した前
記絶縁膜形成用材料を乾燥して前記シリコン化合物と前
記空孔形成用化合物とを含む膜を形成する工程と、前記
基板を熱処理することにより、前記空孔形成用化合物を
分解又は揮発して前記膜から脱離させることにより前記
膜中に空孔を形成する工程とを有することを特徴とする
絶縁膜の形成方法により達成される。
【００１７】また、上記の目的は、骨格に炭素結合を有
するシリコン化合物からなる膜と前記膜中に形成された
１０ｎｍ以下の大きさの空孔とを有する多孔質絶縁膜
を、層間絶縁膜として有することを特徴とする半導体装
置により達成される。
【００１８】
【発明の実施の形態】本発明による絶縁膜形成用材料
は、骨格に炭素結合を有するシリコン化合物と、熱処理
により分解又は揮発する空孔形成用化合物と、前記シリ
コン化合物と前記空孔形成用化合物とを溶解する溶剤と
を有することに主たる特徴がある。
【００１９】半導体装置の配線層等の層間絶縁膜として
は、配線間の寄生容量を低減し、配線遅延の発生を抑制
するため、低誘電率であることが求められる。
【００２０】シロキサン樹脂に熱分解性樹脂を添加した
材料から形成されるシリカ系多孔質絶縁膜は、膜中に空
孔を形成することにより誘電率の低減を実現するもので
ある。多孔質絶縁膜によれば、膜中の空孔体積を増大す
る、すなわち膜中の空隙率を大きくすることにより、よ
り低誘電率の絶縁膜を得ることができる。しかしなが
ら、空孔体積の増大に伴い膜の機械的強度が低下する。
このため、機械的負荷の大きいＣＭＰの適用が困難にな
るなど半導体装置の製造プロセスに制約が加わってしま
っていた。この結果、多孔質絶縁膜によっても、半導体
装置の絶縁膜として十分な低誘電率化を実現することは
できていなかった。
【００２１】本願発明者等は、これまでシロキサン樹脂
に代替する絶縁膜形成用材料について鋭意研究を重ねて
きた。その結果、骨格に炭素結合を有するシリコン化合
物において、ケイ素原子に対する酸素原子の比率を、ケ
イ素原子１に対して酸を原子の比率を０〜０．５の範囲
とすることにより、誘電率が２．６以下の被膜が得られ
ることを見出した。そして、このように基材自体の誘電
率が低いため、空隙率を低くした場合でも誘電率を低減
することができ、空隙率の上昇に伴う膜強度の低下を抑
制できることを見出した。また、このようなシリコン化
合物を用いた多孔質絶縁膜は、耐湿性、耐薬品性が高い
という特性を有することが明らかとなった。
【００２２】そこで、本発明では、上述した骨格に炭素
結合を有するシリコン化合物を用いて多孔質絶縁膜を形
成する。これにより、誘電率が低く、かつ高い機械的強
度を有する多孔質絶縁膜を得ることができる。
【００２３】以下、本発明による絶縁膜形成用材料につ
いて説明する。なお、本明細書にいう「基板」とは、シ
リコン基板などの半導体基板そのもののみならず、トラ
ンジスタ、配線層等が形成された半導体基板をも含むも
のとする。
【００２４】本発明による絶縁膜形成用材料は、骨格に
炭素結合を有するシリコン化合物と、膜中の空隙を形成
するための脱離剤として機能する空孔形成用化合物と、
これらを溶解する希釈剤とからなるものである。本発明
による絶縁膜形成用材料の各組成物について以下に詳述
する。
【００２５】骨格に炭素結合を有するシリコン化合物と
しては、例えばポリジメチルカルボシラン、ポリヒドロ
メチルカルボシラン、ポリジエチルカルボシラン、ポリ
ヒドロエチルカルボシラン、ポリカルボシラスチレン、
ポリフェニルメチルカルボシランポリジフェニルカルボ
シラン、ポリジメチルシルフェニレンシロキサン、ポリ
メチルシルフェニレンシロキサン、ポリジエチルシルフ
ェニレンシロキサン、ポリエチルシルフェニレンシロキ
サン、ポリジプロピルシルフェニレンシロキサン、ポリ
プロピルシルフェニレンシロキサン、ポリフェニルシル
フェニレンシロキサン、ポリジフェニルシルフェニレン
シロキサン、ポリフェニルメチルシルフェニレンシロキ
サン、ポリフェニルエチルシルフェニレンシロキサン、
ポリフェニルプロピルシルフェニレンシロキサン、ポリ
エチルメチルシルフェニレンシロキサン、ポリメチルプ
ロピルシルフェニレンシロキサン、ポリエチルプロピル
シルフェニレンシロキサン等を適用することができる。
【００２６】なお、シリコン化合物としては、次の一般
式で示される構造を有するものであることが望ましい。
【００２７】
【化２】
【００２８】また、シリコン化合物としては、側鎖に水
素を有するものであることが望ましい。これは、側鎖を
有することにより、以下に述べる空孔形成用化合物とし
ての炭素数４以上のアミン化合物と反応することがで
き、膜中に微細な空孔を形成することができるからであ
る。
【００２９】また、空孔形成用化合物としては、炭素数
４以上のアミン化合物であれば特に限定されるものでは
なく、例えばアミノブタン、ジアミノブタン、シクロヘ
キシルアミン、ジシクロヘキシルアミン、テトラメチル
アンモニウムハイドライド、ヘキサメチルアンモニウム
ハイドライド、ヘキサデシルアンモニウムハイドライド
等を適用することができる。好ましくは、ケイ素−水素
結合との反応性の高い４級アミンを用いるとよい。
【００３０】なお、空孔形成用化合物として、ポリスチ
レン樹脂等の一般的な脱離剤を適用することもできる。
【００３１】希釈剤としては、上述のシリコン化合物と
空孔形成用化合物とが溶解することができるものであれ
ば特に限定されるものではない。例えば、シクロヘキサ
ノン、メチルイソブチルケトン、メチルエチルケトン、
メチルセロソルブ、エチルセロソルブ、オクタン、デカ
ン、プロピレングリコール、プロピレングリコールモノ
メチルエーテル、プロピレングリコールモノメチルエー
テルアセテート、ジエチレングリコール、プロピレング
リコール、プロピレングリコールモノメチルエーテル、
プロピレングリコールモノエチルエーテル、プロピレン
グリオールモノプロピロエーテル等を希釈剤として用い
ることができる。
【００３２】次に、本発明による絶縁膜の形成方法につ
いて説明する。
【００３３】まず、本発明による絶縁膜形成用材料を、
例えばスピンコート法を用いて多孔質絶縁膜を形成すべ
き基板上に塗布する。
【００３４】次いで、絶縁膜形成用材料を塗布した基板
を、例えば５０℃から３５０℃の温度でアニールする。
こうして、溶剤乾燥と加熱による空孔形成用化合物の一
部の脱離処理を行う。
【００３５】次いで、基板上に形成された多孔質絶縁膜
を、酸素濃度が５％以下の雰囲気下で、例えば３００℃
から５００℃の温度で熱処理する。こうして、多孔質絶
縁膜の形成を終了する。
【００３６】上述のように形成された多孔質絶縁膜は、
酸やアルカリ等の耐薬品性及び耐湿性が高いという特徴
を有する。また、多孔質絶縁膜中の空隙率が３０％程度
であっても誘電率の値が２．０以下となる。したがっ
て、従来のシリカ系多孔質絶縁膜と比較して、多孔質絶
縁膜中の空孔による強度低下が小さい。
【００３７】上述した絶縁膜の形成方法は、例えば、多
層配線構造を有する半導体装置の層間絶縁膜等の形成に
適用することができる。
【００３８】このように、本実施形態によれば、多孔質
絶縁膜の材料として、骨格に炭化結合を有するシリコン
化合物を用いるので、機械的強度が高く、また、耐薬品
性及び耐湿性の高い低誘電率多孔質絶縁膜を形成するこ
とができる。
【００３９】
【実施例】［実施例１］メチルヒドロポリカルボシラン
１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジム
ロート冷却管及び攪拌羽を装備した三ツ口の３００ｍｌ
フラスコに仕込んだ。この溶液に５％テトラメチルアン
モニウムハイドライド水溶液を４０℃で２０ｇ滴下し
た。滴下終了後、４０℃で２時間放置した後室温まで冷
却した。そして、硫酸マグネシウム３０ｇを加えて脱水
した。こうして、絶縁膜形成用材料を作製した。
【００４０】［実施例２］メチルヒドロポリカルボシラ
ン１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジ
ムロート冷却管及び攪拌羽を装備した三ツ口の３００ｍ
ｌフラスコに仕込んだ。この溶液に５％テトラメチルア
ンモニウムハイドライド水溶液を４０℃で４０ｇ滴下し
た。滴下終了後、４０℃で２時間放置した後室温まで冷
却した。そして、硫酸マグネシウム３０ｇを加えて脱水
した。こうして、実施例１における５％テトラメチルア
ンモニウムハイドライド水溶液の滴下量を４０ｇとした
以外は、実施例１と同様にして絶縁膜形成用材料を作製
した。
【００４１】［実施例３］メチルヒドロポリカルボシラ
ン１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジ
ムロート冷却管及び攪拌羽を装備した三ツ口の３００ｍ
ｌフラスコに仕込んだ。この溶液に５％テトラメチルア
ンモニウムハイドライド水溶液を４０℃で６０ｇ滴下し
た。滴下終了後、４０℃で２時間放置した後室温まで冷
却した。そして、硫酸マグネシウム３０ｇを加えて脱水
した。こうして、実施例１における５％テトラメチルア
ンモニウムハイドライド水溶液の滴下量を６０ｇとした
以外は、実施例１と同様にして絶縁膜形成用材料を作製
した。
【００４２】［実施例４］メチルヒドロポリカルボシラ
ン１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジ
ムロート冷却管及び攪拌羽を装備した三ツ口の３００ｍ
ｌフラスコに仕込んだ。この溶液に５％テトラメチルア
ンモニウムハイドライド水溶液を４０℃で１００ｇ滴下
した。滴下終了後、４０℃で２時間放置した後室温まで
冷却した。そして、硫酸マグネシウム３０ｇを加えて脱
水した。こうして、実施例１における５％テトラメチル
アンモニウムハイドライド水溶液の滴下量を１００ｇと
した以外は、実施例１と同様にして絶縁膜形成用材料を
作製した。
【００４３】［実施例５］メチルヒドロポリカルボシラ
ン１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジ
ムロート冷却管及び攪拌羽を装備した三ツ口の３００ｍ
ｌフラスコに仕込んだ。この溶液に、メチルイソブチル
ケトンに溶解した５％ポリスチレン樹脂溶液を４０℃で
２０ｇ滴下した。滴下終了後、４０℃で２時間放置した
後室温まで冷却した。こうして、絶縁膜形成用材料を作
製した。
【００４４】［実施例６］メチルヒドロポリカルボシラ
ン１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジ
ムロート冷却管及び攪拌羽を装備した三ツ口の３００ｍ
ｌフラスコに仕込んだ。この溶液に、メチルイソブチル
ケトンに溶解した５％ポリスチレン樹脂溶液を４０℃で
４０ｇ滴下した。滴下終了後、４０℃で２時間放置した
後室温まで冷却した。こうして、実施例５におけるメチ
ルイソブチルケトンに溶解した５％ポリスチレン樹脂溶
液の滴下量を４０ｇとした以外は、実施例５と同様にし
て絶縁膜形成用材料を作製した。
【００４５】［実施例７］メチルヒドロポリカルボシラ
ン１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジ
ムロート冷却管及び攪拌羽を装備した三ツ口の３００ｍ
ｌフラスコに仕込んだ。この溶液に、メチルイソブチル
ケトンに溶解した５％ポリスチレン樹脂溶液を４０℃で
６０ｇ滴下した。滴下終了後、４０℃で２時間放置した
後室温まで冷却した。こうして、実施例５におけるメチ
ルイソブチルケトンに溶解した５％ポリスチレン樹脂溶
液の滴下量を６０ｇとした以外は、実施例５と同様にし
て絶縁膜形成用材料を作製した。
【００４６】［実施例８］メチルヒドロポリカルボシラ
ン１０ｇをメチルイソブチルケトン９０ｇに溶解し、ジ
ムロート冷却管及び攪拌羽を装備した三ツ口の３００ｍ
ｌフラスコに仕込んだ。この溶液に、メチルイソブチル
ケトンに溶解した５％ポリスチレン樹脂溶液を４０℃で
１００ｇ滴下した。滴下終了後、４０℃で２時間放置し
た後室温まで冷却した。こうして、実施例５におけるメ
チルイソブチルケトンに溶解した５％ポリスチレン樹脂
溶液の滴下量を１００ｇとした以外は、実施例５と同様
にして絶縁膜形成用材料を作製した。
【００４７】［比較例１］テトラエトキシシラン２０．
８ｇ（０．１ｍｏｌ）、メチルトリエトキシシラン１
７．８ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３
９．６ｇを２００ｍｌ反応容器に仕込み、４００ｐｐｍ
の硝酸水１６．２ｇ（０．９ｍｏｌ）を１０分間で滴下
した。硝酸水の滴下終了後、２時間の熟成反応を行っ
た。次いで、硫酸マグネシウム５ｇを添加して過剰の水
分を除去した後、ロータリーエバポレータにて熟成反応
により生成したエタノールを反応液が５０ｍｌになるま
で除去した。こうして、シロキサン樹脂の絶縁膜形成用
材料を作製した。
【００４８】［比較例２］テトラエトキシシラン２０．
８ｇ（０．１ｍｏｌ）、メチルトリエトキシシラン１
７．８ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３
９．６ｇを２００ｍｌ反応容器に仕込み、４００ｐｐｍ
の硝酸水１６．２ｇ（０．９ｍｏｌ）を１０分間で滴下
した。硝酸水の滴下終了後、２時間の熟成反応を行っ
た。次いで、硫酸マグネシウム５ｇを添加して過剰の水
分を除去した後、ロータリーエバポレータにて熟成反応
により生成したエタノールを反応液が５０ｍｌになるま
で除去した。この溶液に、メチルブチルケトンに溶解し
た５％ポリスチレン溶液を４０℃で１００ｇ滴下した。
滴下終了後、４０℃で２時間放置した後室温まで冷却し
た。こうして、シロキサン樹脂の絶縁膜形成用材料を作
製した。
【００４９】［誘電率及び機械的強度の測定］上述した
実施例１乃至８及び比較例１、２による絶縁膜形成用材
料を用いて多孔質絶縁膜を形成し、各多孔質絶縁膜の誘
電率及び機械的強度と空隙率との関係を調べた。
【００５０】誘電率及び機械的強度を測定する多孔質絶
縁膜は次のようにして形成した。
【００５１】まず、絶縁膜形成用材料をスピンコート法
により３０００回転で２０秒間シリコンウェハ上に塗布
した。次いで、２００℃で溶剤を乾燥した後、シリコン
ウェハを酸素濃度５０００ｐｐｍの窒素雰囲気中で３５
０℃、３０分間の焼成を行った。こうして、シリコンウ
ェハ上に多孔質絶縁膜を形成した。
【００５２】（誘電率の測定）上述のようにして各実施
例の絶縁膜形成用材料を用いて形成した多孔質絶縁膜上
に１ｍｍの金電極を形成し、容量・電圧特性を測定し誘
電率の値を算出した。
【００５３】実施例１乃至４の絶縁膜形成用材料を用い
て形成した多孔質絶縁膜について算出された誘電率の値
を多孔質絶縁膜中の空隙率に対してプロットしたものが
図１（ａ）に示すグラフである。
【００５４】実施例５乃至８の絶縁膜形成用材料を用い
て形成した多孔質絶縁膜について算出された誘電率の値
を多孔質絶縁膜中の空隙率に対してプロットしたものが
図２（ａ）に示すグラフである。
【００５５】図１（ａ）及び図２（ａ）に示すグラフか
ら明らかなように、各実施例の絶縁膜形成用材料を用い
て形成した多孔質絶縁膜の方が、比較例に比べて、同程
度の空隙率を有する場合には、低い誘電率を有するとい
う結果が得られた。
【００５６】（機械的強度の測定）また、上述のように
して各実施例の絶縁膜形成用材料を用いて形成した多孔
質絶縁膜上にキャップ膜として膜厚１００ｎｍのプラズ
マシリコン窒化膜を形成してスタッド・プル（Stud-pul
l）試験を行い、多孔質絶縁膜の機械的強度を測定し
た。
【００５７】実施例１乃至４の絶縁膜形成用材料を用い
て形成した多孔質絶縁膜について測定された機械的強度
を多孔質絶縁膜中の空隙率に対してプロットしたものが
図１（ｂ）に示すグラフである。
【００５８】実施例５乃至８の絶縁膜形成用材料を用い
て形成した多孔質絶縁膜について測定された機械的強度
を多孔質絶縁膜中の空隙率に対してプロットしたものが
図２（ｂ）に示すグラフである。
【００５９】図１（ｂ）及び図２（ｂ）に示すグラフか
ら明らかなように、各実施例の絶縁膜形成用材料を用い
て形成した多孔質絶縁膜の方が、比較例に比べて、同程
度の空隙率を有する場合には、高い機械的強度を有する
という結果が得られた。
【００６０】以上の結果から、本発明による絶縁膜形成
用材料を用いて形成した多孔質絶縁膜は、従来の多孔質
シリカ系絶縁膜に比べて、空隙率が高くても高い機械的
強度を有し、かつ低い誘電率を有することが確認され
た。
【００６１】［半導体装置及びその製造方法］次に、本
発明による絶縁膜形成用材料により形成される多孔質絶
縁膜を多層配線構造の層間絶縁膜として適用した半導体
装置及びその製造方法について図３乃至図６を用いて説
明する。図３は、本発明による絶縁膜形成用材料により
形成される多孔質絶縁膜を多層配線構造の層間絶縁膜と
して適用した半導体装置の構造を示す断面図、図４乃至
図６は、本発明による絶縁膜形成用材料により形成され
る多孔質絶縁膜を多層配線構造の層間絶縁膜として適用
した半導体装置の製造方法を示す工程断面図である。
【００６２】まず、本発明による絶縁膜形成用材料によ
り形成される多孔質絶縁膜を多層配線構造の層間絶縁膜
として適用した半導体装置の構造について図３を用いて
説明する。
【００６３】図３に示すように、シリコンウェハ１０上
に、ゲート電極１２が形成されている。ゲート電極１２
両側のシリコンウェハ１０中には、ソース／ドレイン拡
散層１４ａ、１４ｂが形成されている。こうして、ゲー
ト電極１２と、ソース／ドレイン拡散層１４ａ、１４ｂ
とを有するトランジスタが構成されている。シリコンウ
ェハ１０には、トランジスタを分離する素子分離膜１６
が形成されている。
【００６４】上述のようにトランジスタが形成されたシ
リコンウェハ１０全面には、層間絶縁膜１８と、ストッ
パ膜２０とが順次形成されている。層間絶縁膜１８及び
ストッパ膜２０には、ドレイン拡散層１４ｂに達するコ
ンタクトホール２２が形成されている。コンタクトホー
ル２２には、窒化チタン膜２４が形成され、タングステ
ンからなる導体プラグ２６が埋め込まれている。
【００６５】ストッパ膜２０の上面には、本発明による
絶縁膜形成用材料により形成された多孔質絶縁膜２８
と、シリコン酸化膜からなるキャップ膜３０とが順次形
成されている。
【００６６】多孔質絶縁膜２８及びキャップ膜３０に
は、導体プラグ２６に接続する第１層目の配線パターン
を有する第１の配線溝３２が形成されている。第１の配
線溝３２には、窒化チタン膜３４が形成され、銅からな
る第１の配線層３６が埋め込まれている。
【００６７】キャップ膜３０の上面には、シリコン窒化
膜からなる拡散防止膜３８と、本発明による絶縁膜形成
用材料により形成された多孔質絶縁膜４０と、シリコン
窒化膜からなる拡散防止膜４２とが順次形成されてい
る。
【００６８】多孔質絶縁膜４０及び拡散防止膜４２に
は、第１の配線層３６に接続するビアホール４４が形成
されている。ビアホール４４には、窒化チタン膜４６が
形成され、銅からなるビア層４８が埋め込まれている。
【００６９】拡散防止膜４２の上面には、本発明による
絶縁膜形成用材料により形成された多孔質絶縁膜５０
と、シリコン酸化膜からなるキャップ膜５２とが順次形
成されている。
【００７０】多孔質絶縁膜５０及びキャップ膜５２に
は、ビア層４８に接続する第２層目の配線パターンを有
する第２の配線溝５６が形成されている。第２の配線溝
５６には、窒化チタン膜４６が形成され、銅からなる第
２の配線層６０が埋め込まれている。
【００７１】次に、本発明による絶縁膜形成用材料によ
り形成される多孔質絶縁膜を多層配線構造の層間絶縁膜
として適用した半導体装置の製造方法について図４乃至
図６を用いて説明する。
【００７２】まず、通常の半導体装置プロセスにより、
ゲート電極１２とソース／ドレイン拡散層１４ａ、１４
ｂとを有するトランジスタ、素子分離膜１６を形成した
シリコンウェハ１０上に、層間絶縁膜１８とストッパ膜
２０とを順次形成する。
【００７３】次いで、層間絶縁膜１８及びストッパ膜２
０に、ドレイン拡散層１４ｂに接続するコンタクトホー
ル２２を形成する。
【００７４】次いで、スパッタ法により、コンタクトホ
ール２２に膜厚５０ｎｍの窒化チタン膜２４を形成す
る。次いで、ＷＦ6を水素と混合して還元することによ
り、コンタクトホール２２中にタングステンからなる導
体プラグ２６を埋め込む。
【００７５】次いで、ＣＭＰにより、コンタクトホール
２２中以外の窒化チタン膜２４及び導体プラグ２６を形
成するために用いたタングステンを除去する〈図４
（ａ））。
【００７６】次いで、全面に、本発明による絶縁膜形成
用材料をスピンコート法により３０００回転で２０秒間
塗布する。次いで、２００℃で溶剤を乾燥した後、シリ
コンウェハを酸素濃度５０００ｐｐｍの窒素雰囲気中で
３５０℃、３０分間の焼成を行う。こうして、膜厚４５
０ｎｍの多孔質絶縁膜２８を形成する。次いで、多孔質
絶縁膜２８上に、ＴＥＯＳ（TetraEthOxySilane）を原
料とするＣＶＤ法により、膜厚５０ｎｍのシリコン酸化
膜からなるキャップ膜３０を積層する。
【００７７】次いで、フォトリソグラフィーにより、キ
ャップ膜３０上に、第１層目の配線パターンの形成予定
領域を露出するレジスト膜６２を形成する。
【００７８】次いで、パターニングしたレジスト膜６２
をマスクとして、ＣＦ4／ＣＨＦ3を用いたＲＩＥ（Reac
tive Ion Etching）によりキャップ膜３０膜及び多孔質
絶縁膜２８をエッチングする。こうして、第１層目の配
線パターンを有する第１の配線溝３２を形成する（図４
（ｂ））。第１の配線溝３２を形成した後、レジスト膜
６２を除去する。
【００７９】次いで、全面に、スパッタ法により膜厚５
０ｎｍの窒化チタン膜３４と、膜厚５０ｎｍのシード銅
膜（図示せず）を順次形成する。次いで、シード銅膜上
に、シード銅膜を電極として電解メッキ法により膜厚６
００ｎｍの銅膜６４を形成する（図４（ｃ））。
【００８０】次いで、ＣＭＰにより第１の配線溝３２以
外の部分に形成されている銅膜６４、シード銅膜及び窒
化チタン膜３４を除去する。ここで、本発明による絶縁
膜の形成方法により形成された多孔質絶縁膜２８は高い
機械的強度を有しているので、ＣＭＰにより銅膜６４等
を容易に除去することができる。こうして、第１の配線
溝３２に埋め込まれた銅膜６４からなる第１の配線層３
６を形成する（図４（ｄ））。
【００８１】次に、デュアルダマシン法により、第２の
配線層６０と、第１の配線層３６と第２の配線層６０と
を接続するビア層４８とを同時に形成する。
【００８２】まず、シランとアンモニアガスとを原料と
するプラズマＣＶＤ法により、第１の配線層３６を形成
したシリコンウェハ１０全面に、膜厚５０ｎｍのシリコ
ン窒化膜からなる拡散防止膜３８を形成する。
【００８３】次いで、多孔質絶縁膜２８を形成した場合
と同様にして、本発明による絶縁膜形成用材料により、
膜厚６５０ｎｍの多孔質絶縁膜４０を拡散防止膜３８上
に形成する。次いで、多孔質絶縁膜４０上に、シリコン
窒化膜からなる拡散防止膜４２を形成する。次いで、拡
散防止膜４２上に、本発明による絶縁膜の形成方法によ
り膜厚４５０ｎｍの多孔質絶縁膜５０を同様に形成す
る。さらに、多孔質絶縁膜５０上に、ＴＥＯＳを原料と
するＣＶＤ法により膜厚５０ｎｍのシリコン酸化膜から
なるキャップ膜５２を形成する（図５（ａ））。
【００８４】次いで、フォトリソグラフィーにより、キ
ャップ膜５２上にビアホール４４の形成予定領域を露出
するレジスト膜６６を形成する。
【００８５】次いで、パターニングしたレジスト膜６６
をマスクとして、ＣＦ4／ＣＨＦ3を用いたＲＩＥによ
り、キャップ膜５２、多孔質絶縁膜５０、拡散防止膜４
２、多孔質絶縁膜４０、拡散防止膜３８を順次エッチン
グする。こうして、第１の配線層３６に接続するビアホ
ール４４を形成する（図５（ｂ））。ビアホール４４を
形成した後、レジスト膜６６を除去する。
【００８６】次いで、フォトリソグラフィーにより、全
面に、第２層目の配線パターンの形成予定領域を露出す
るレジスト膜６８を形成する。
【００８７】次いで、パターニングしたレジスト膜６８
をマスクとして、ＣＦ4／ＣＨＦ3を用いたＲＩＥにより
キャップ膜５２と多孔質絶縁膜５０とを順次エッチング
する。こうして、第２層目の配線パターンを有するの第
２の配線溝５６を形成する。（図６（ａ））。第２の配
線溝５６を形成した後、レジスト膜６８を除去する。
【００８８】次いで、全面に、スパッタ法により膜厚５
０ｎｍの窒化チタン膜４６と膜厚５０ｎｍのシード銅膜
（図示せず）とを順次形成する。次いで、シード銅膜上
に、シード銅膜を電極として電解メッキ法により膜厚６
００ｎｍの銅膜７０を形成する（図６（ｂ））。
【００８９】次いで、ＣＭＰによりビアホール４４及び
配線溝５６以外の部分に形成されている銅膜７０、シー
ド銅膜及び窒化チタン膜４６を除去する。第１の配線層
３６を形成したときと同様に、多孔質絶縁膜５０、４０
は高い機械的強度を有しているので、ＣＭＰにより銅膜
７０等を容易に除去することができる。こうして、ビア
ホール４４及び第２の配線溝５６に埋め込まれた銅膜７
０からなるビア層４８と第２の配線層６０とを同時に形
成する。
【００９０】以後、製造すべき半導体装置の構造に応じ
て上記の工程を繰り返すことにより、多層配線を形成す
る。
【００９１】上述した半導体装置の製造方法において、
実施例３の絶縁膜形成用材料を用いて多孔質絶縁膜を形
成して多層配線を試作した。その結果、１００万個の連
続ビアの歩留まりが９０％以上であるという結果が得ら
れた。
【００９２】また、上述した半導体装置の製造方法にお
いて、実施例７の絶縁膜形成用材料を用いて多孔質絶縁
膜を形成して多層配線を試作した。その結果、１００万
個の連続ビアの歩留まりが９０％以上であるという結果
が得られた。
【００９３】以上詳述したように、本発明による絶縁膜
形成用材料、絶縁膜及びその形成方法並びに半導体装置
の特徴をまとめると以下の通りになる。
【００９４】（付記１） 骨格に炭素結合を有するシリ
コン化合物と、熱処理により分解又は揮発する空孔形成
用化合物と、前記シリコン化合物と前記空孔形成用化合
物とを溶解する溶剤とを有することを特徴とする絶縁膜
形成用材料。
【００９５】（付記２） 付記１記載の絶縁膜形成用材
料において、前記シリコン化合物は、一般式
【００９６】
【化３】
【００９７】で示される構造を有することを特徴とする
絶縁膜形成用材料。
【００９８】（付記３） 付記１記載の絶縁膜形成用材
料において、前記シリコン化合物は、側鎖に水素を有す
ることを特徴とする絶縁膜形成用材料。
【００９９】（付記４） 付記１記載の絶縁膜形成用材
料において、前記シリコン化合物は、ポリジメチルカル
ボシラン、ポリヒドロメチルカルボシラン、ポリジエチ
ルカルボシラン、ポリヒドロエチルカルボシラン、ポリ
カルボシラスチレン、ポリフェニルメチルカルボシラン
ポリジフェニルカルボシラン、ポリジメチルシルフェニ
レンシロキサン、ポリメチルシルフェニレンシロキサ
ン、ポリジエチルシルフェニレンシロキサン、ポリエチ
ルシルフェニレンシロキサン、ポリジプロピルシルフェ
ニレンシロキサン、ポリプロピルシルフェニレンシロキ
サン、ポリフェニルシルフェニレンシロキサン、ポリジ
フェニルシルフェニレンシロキサン、ポリフェニルメチ
ルシルフェニレンシロキサン、ポリフェニルエチルシル
フェニレンシロキサン、ポリフェニルプロピルシルフェ
ニレンシロキサン、ポリエチルメチルシルフェニレンシ
ロキサン、ポリメチルプロピルシルフェニレンシロキサ
ン、及びポリエチルプロピルシルフェニレンシロキサン
の群から選ばれる一の物質であることを特徴とする絶縁
膜形成用材料。
【０１００】（付記５） 付記１乃至４のいずれかに記
載の絶縁膜形成用材料において、前記空孔形成用化合物
は、炭素数４以上のアミン化合物であることを特徴とす
る絶縁膜形成用材料。
【０１０１】（付記６） 付記５記載の絶縁膜形成用材
料において、前記アミン化合物は、アミノブタン、ジア
ミノブタン、シクロヘキシルアミン、ジシクロヘキシル
アミン、テトラメチルアンモニウムハイドライド、ヘキ
サメチルアンモニウムハイドライド、及びヘキサデシル
アンモニウムハイドライドの群から選ばれる一の物質で
あることを特徴とする絶縁膜形成用材料。
【０１０２】（付記７） 骨格に炭素結合を有するシリ
コン化合物からなる膜と、前記膜中に形成された１０ｎ
ｍ以下の大きさの空孔とを有することを特徴とする絶縁
膜。
【０１０３】（付記８） 付記７記載の絶縁膜におい
て、前記シリコン化合物は、一般式
【０１０４】
【化４】
【０１０５】で示される構造を有することを特徴とする
絶縁膜。
【０１０６】（付記９） 付記７記載の絶縁膜におい
て、前記シリコン化合物は、ポリジメチルカルボシラ
ン、ポリヒドロメチルカルボシラン、ポリジエチルカル
ボシラン、ポリヒドロエチルカルボシラン、ポリカルボ
シラスチレン、ポリフェニルメチルカルボシランポリジ
フェニルカルボシラン、ポリジメチルシルフェニレンシ
ロキサン、ポリメチルシルフェニレンシロキサン、ポリ
ジエチルシルフェニレンシロキサン、ポリエチルシルフ
ェニレンシロキサン、ポリジプロピルシルフェニレンシ
ロキサン、ポリプロピルシルフェニレンシロキサン、ポ
リフェニルシルフェニレンシロキサン、ポリジフェニル
シルフェニレンシロキサン、ポリフェニルメチルシルフ
ェニレンシロキサン、ポリフェニルエチルシルフェニレ
ンシロキサン、ポリフェニルプロピルシルフェニレンシ
ロキサン、ポリエチルメチルシルフェニレンシロキサ
ン、ポリメチルプロピルシルフェニレンシロキサン、及
びポリエチルプロピルシルフェニレンシロキサンの群か
ら選ばれる一の物質であることを特徴とする絶縁膜。
【０１０７】（付記１０） 付記７乃至９のいずれかに
記載の絶縁膜において、前記膜中の骨格におけるシリコ
ン原子に対する酸素原子の比率が、前記シリコン原子１
に対して酸素原子が０から０．５の範囲であることを特
徴とする絶縁膜。
【０１０８】（付記１１） 骨格に炭素結合を有するシ
リコン化合物と、熱処理により分解又は揮発する空孔形
成用化合物と、前記シリコン化合物と前記空孔形成用化
合物とを溶解する溶剤とを有する絶縁膜形成用材料を基
板上に塗布する工程と、前記基板上に塗布した前記絶縁
膜形成用材料を乾燥して前記シリコン化合物と前記空孔
形成用化合物とを含む膜を形成する工程と、前記基板を
熱処理することにより、前記空孔形成用化合物を分解又
は揮発して前記膜から脱離させることにより前記膜中に
空孔を形成する工程とを有することを特徴とする絶縁膜
の形成方法。
【０１０９】（付記１２） 付記１１記載の絶縁膜の形
成方法において、前記シリコン化合物は、一般式
【０１１０】
【化５】
【０１１１】で示される構造を有することを特徴とする
絶縁膜の形成方法。
【０１１２】（付記１３） 付記１１記載の絶縁膜の形
成方法において、前記シリコン化合物は、ポリジメチル
カルボシラン、ポリヒドロメチルカルボシラン、ポリジ
エチルカルボシラン、ポリヒドロエチルカルボシラン、
ポリカルボシラスチレン、ポリフェニルメチルカルボシ
ランポリジフェニルカルボシラン、ポリジメチルシルフ
ェニレンシロキサン、ポリメチルシルフェニレンシロキ
サン、ポリジエチルシルフェニレンシロキサン、ポリエ
チルシルフェニレンシロキサン、ポリジプロピルシルフ
ェニレンシロキサン、ポリプロピルシルフェニレンシロ
キサン、ポリフェニルシルフェニレンシロキサン、ポリ
ジフェニルシルフェニレンシロキサン、ポリフェニルメ
チルシルフェニレンシロキサン、ポリフェニルエチルシ
ルフェニレンシロキサン、ポリフェニルプロピルシルフ
ェニレンシロキサン、ポリエチルメチルシルフェニレン
シロキサン、ポリメチルプロピルシルフェニレンシロキ
サン、及びポリエチルプロピルシルフェニレンシロキサ
ンの群から選ばれる一の物質であることを特徴とする絶
縁膜の形成方法。
【０１１３】（付記１４） 付記１１乃至１３のいずれ
かに記載の絶縁膜の形成方法において、前記空孔の大き
さを１０ｎｍ以下とすることを特徴とする絶縁膜の形成
方法。
【０１１４】（付記１５） 付記１１乃至１４のいずれ
かに記載の絶縁膜の形成方法において、前記絶縁膜形成
用材料中の前記空孔形成用化合物の濃度を調整すること
により、前記膜中の空孔率を制御することを特徴とする
絶縁膜の形成方法。
【０１１５】（付記１６） 付記１１乃至１５のいずれ
かに記載の絶縁膜の形成方法において、前記空孔形成用
化合物は、炭素数４以上のアミン化合物であって、酸素
濃度が５％以下の雰囲気下で前記膜が形成された前記基
板を３００℃から５００℃の温度で熱処理することによ
り前記膜中に前記空孔を形成することを特徴とする絶縁
膜の形成方法。
【０１１６】（付記１７） 半導体基板上に形成され、
骨格に炭素結合を有するシリコン化合物からなる膜と前
記膜中に形成された１０ｎｍ以下の大きさの空孔とを有
する多孔質絶縁膜を有することを特徴とする半導体装
置。
【０１１７】（付記１８） 付記１７記載の半導体装置
において、前記多孔質絶縁膜に埋め込まれた埋め込み配
線層を更に有することを特徴とする半導体装置。
【０１１８】（付記１９） 付記１７記載の半導体装置
において、前記半導体基板上に形成された第１の配線層
と、前記第１の配線層上に形成された前記多孔質絶縁膜
と、前記多孔質絶縁膜上に形成された第２の配線層とを
有する半導体装置。
【０１１９】（付記２０） 付記１７乃至１９のいずれ
かに記載の半導体装置において、前記シリコン化合物
は、一般式
【０１２０】
【化６】
【０１２１】で示される構造を有することを特徴とする
半導体装置。
【０１２２】（付記２１） 付記１７乃至１９のいずれ
かに記載の半導体装置において、前記シリコン化合物
は、ポリジメチルカルボシラン、ポリヒドロメチルカル
ボシラン、ポリジエチルカルボシラン、ポリヒドロエチ
ルカルボシラン、ポリカルボシラスチレン、ポリフェニ
ルメチルカルボシランポリジフェニルカルボシラン、ポ
リジメチルシルフェニレンシロキサン、ポリメチルシル
フェニレンシロキサン、ポリジエチルシルフェニレンシ
ロキサン、ポリエチルシルフェニレンシロキサン、ポリ
ジプロピルシルフェニレンシロキサン、ポリプロピルシ
ルフェニレンシロキサン、ポリフェニルシルフェニレン
シロキサン、ポリジフェニルシルフェニレンシロキサ
ン、ポリフェニルメチルシルフェニレンシロキサン、ポ
リフェニルエチルシルフェニレンシロキサン、ポリフェ
ニルプロピルシルフェニレンシロキサン、ポリエチルメ
チルシルフェニレンシロキサン、ポリメチルプロピルシ
ルフェニレンシロキサン、及びポリエチルプロピルシル
フェニレンシロキサンの群から選ばれる一の物質である
ことを特徴とする半導体装置。
【０１２３】（付記２２） 付記１７乃至２２のいずれ
かに記載の半導体装置において、前記多孔質絶縁膜の前
記膜中の骨格におけるシリコン原子に対する酸素原子の
比率が、前記シリコン原子１に対して酸素原子が０から
０．５の範囲であることを特徴とする半導体装置。
【０１２４】
【発明の効果】以上の通り、本発明によれば、骨格に炭
素結合を有するシリコン化合物と、熱処理により分解又
は揮発する空孔形成用化合物と、前記シリコン化合物と
前記空孔形成用化合物とを溶解する溶剤とを有する絶縁
膜形成用材料を用いて多孔質絶縁膜を形成するので、機
械的強度に優れ、かつ低誘電率の多孔質絶縁膜を得るこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施例による絶縁膜形成用材料を用い
て形成した多孔質絶縁膜の空隙率と誘電率及び機械的強
度との関係を示すグラフ（その１）である。
【図２】本発明の実施例による絶縁膜形成用材料を用い
て形成した多孔質絶縁膜の空隙率と誘電率及び機械的強
度との関係を示すグラフ（その２）である。
【図３】本発明による絶縁膜形成用材料により形成され
る多孔質絶縁膜を多層配線構造の層間絶縁膜として適用
した半導体装置の構造を示す断面図である。
【図４】本発明による絶縁膜形成用材料により形成され
る多孔質絶縁膜を多層配線構造の層間絶縁膜として適用
した半導体装置の製造方法を示す工程断面図（その１）
である。
【図５】本発明による絶縁膜形成用材料により形成され
る多孔質絶縁膜を多層配線構造の層間絶縁膜として適用
した半導体装置の製造方法を示す工程断面図（その２）
である。
【図６】本発明による絶縁膜形成用材料により形成され
る多孔質絶縁膜を多層配線構造の層間絶縁膜として適用
した半導体装置の製造方法を示す工程断面図（その３）
である。
【符号の説明】
１０…シリコンウェハ １２…ゲート電極 １４ａ、１４ｂ…ソース／ドレイン拡散層 １６…素子分離膜 １８…層間絶縁膜 ２０…ストッパ膜 ２２…コンタクトホール ２４…窒化チタン膜 ２６…導体プラグ ２８…多孔質絶縁膜 ３０…キャップ膜 ３２…第１の配線溝 ３４…窒化チタン膜 ３６…第１の配線層 ３８…拡散防止膜 ４０…多孔質絶縁膜 ４２…拡散防止膜 ４４…ビアホール ４６…窒化チタン膜 ４８…ビア層 ５０…多孔質絶縁膜 ５２…キャップ膜 ５６…第２の配線溝 ６０…第２の配線層 ６２…レジスト膜 ６４…銅膜 ６６…レジスト膜 ６８…レジスト膜 ７０…銅膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ０８Ｌ 83/04 Ｃ０８Ｌ 83/04 ５Ｆ０５８ 83/16 83/16 Ｃ０９Ｄ 5/25 Ｃ０９Ｄ 5/25 183/04 183/04 Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｓ (72)発明者 杉浦 巌 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 矢野 映 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4F074 AA88 AA89 AA90 AA91 AD13 CB01 CB02 CB03 CB16 CB27 DA03 DA47 4G072 AA25 BB09 BB15 HH28 MM01 RR03 RR13 UU30 4J002 CP011 CP031 CP041 EN006 EN026 EN036 EN136 GQ01 GQ05 4J038 CC032 DL011 DL031 DL041 JA02 JA20 JA24 JA30 JB01 JB02 JB04 KA06 NA11 NA17 NA21 5F033 HH11 HH33 JJ11 JJ19 JJ33 KK01 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP27 QQ09 QQ13 QQ25 QQ37 QQ48 RR04 RR05 RR23 RR29 SS04 SS11 SS22 WW01 WW04 XX24 5F058 AA10 AC03 AF04 AH02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 骨格に炭素結合を有するシリコン化合物
    と、 熱処理により分解又は揮発する空孔形成用化合物と、 前記シリコン化合物と前記空孔形成用化合物とを溶解す
    る溶剤とを有することを特徴とする絶縁膜形成用材料。
  2. 【請求項２】 請求項１記載の絶縁膜形成用材料におい
    て、 前記シリコン化合物は、一般式 【化１】 で示される構造を有することを特徴とする絶縁膜形成用
    材料。
  3. 【請求項３】 請求項１又は２記載の絶縁膜形成用材料
    において、 前記空孔形成用化合物は、炭素数４以上のアミン化合物
    であることを特徴とする絶縁膜形成用材料。
  4. 【請求項４】 骨格に炭素結合を有するシリコン化合物
    からなる膜と、 前記膜中に形成された１０ｎｍ以下の大きさの空孔とを
    有することを特徴とする絶縁膜。
  5. 【請求項５】 請求項４記載の絶縁膜において、 前記膜中の骨格におけるシリコン原子に対する酸素原子
    の比率が、前記シリコン原子１に対して酸素原子が０か
    ら０．５の範囲であることを特徴とする絶縁膜。
  6. 【請求項６】 骨格に炭素結合を有するシリコン化合物
    と、熱処理により分解又は揮発する空孔形成用化合物
    と、前記シリコン化合物と前記空孔形成用化合物とを溶
    解する溶剤とを有する絶縁膜形成用材料を基板上に塗布
    する工程と、 前記基板上に塗布した前記絶縁膜形成用材料を乾燥して
    前記シリコン化合物と前記空孔形成用化合物とを含む膜
    を形成する工程と、 前記基板を熱処理することにより、前記空孔形成用化合
    物を分解又は揮発して前記膜から脱離させることにより
    前記膜中に空孔を形成する工程とを有することを特徴と
    する絶縁膜の形成方法。
  7. 【請求項７】 請求項６記載の絶縁膜の形成方法におい
    て、 前記空孔の大きさを１０ｎｍ以下とすることを特徴とす
    る絶縁膜の形成方法。
  8. 【請求項８】 請求項６又は７記載の絶縁膜の形成方法
    において、 前記空孔形成用化合物は、炭素数４以上のアミン化合物
    であって、 酸素濃度が５％以下の雰囲気下で前記膜が形成された前
    記基板を３００℃から５００℃の温度で熱処理すること
    により前記膜中に前記空孔を形成することを特徴とする
    絶縁膜の形成方法。
  9. 【請求項９】 半導体基板上に形成され、骨格に炭素結
    合を有するシリコン化合物からなる膜と前記膜中に形成
    された１０ｎｍ以下の大きさの空孔とを有する多孔質絶
    縁膜を有することを特徴とする半導体装置。
  10. 【請求項１０】 請求項９記載の半導体装置において、 前記多孔質絶縁膜の前記膜中の骨格におけるシリコン原
    子に対する酸素原子の比率が、前記シリコン原子１に対
    して酸素原子が０から０．５の範囲であることを特徴と
    する半導体装置。
JP2001338502A 2001-11-02 2001-11-02 絶縁膜形成用材料及び絶縁膜の形成方法 Expired - Fee Related JP3886779B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001338502A JP3886779B2 (ja) 2001-11-02 2001-11-02 絶縁膜形成用材料及び絶縁膜の形成方法
US10/102,723 US6727515B2 (en) 2001-11-02 2002-03-22 Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device
TW091105626A TWI223851B (en) 2001-11-02 2002-03-22 Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device
EP02006791.4A EP1308476B1 (en) 2001-11-02 2002-03-25 Insulation film forming material, insulation film, method for forming the insulation film, and semiconductor device
KR1020020022411A KR100777913B1 (ko) 2001-11-02 2002-04-24 절연막 형성용 재료, 절연막 및 그의 형성 방법 및 반도체장치
CNB021184380A CN1189927C (zh) 2001-11-02 2002-04-25 绝缘膜形成材料,绝缘膜,形成绝缘膜的方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001338502A JP3886779B2 (ja) 2001-11-02 2001-11-02 絶縁膜形成用材料及び絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JP2003142477A true JP2003142477A (ja) 2003-05-16
JP3886779B2 JP3886779B2 (ja) 2007-02-28

Family

ID=19152987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001338502A Expired - Fee Related JP3886779B2 (ja) 2001-11-02 2001-11-02 絶縁膜形成用材料及び絶縁膜の形成方法

Country Status (6)

Country Link
US (1) US6727515B2 (ja)
EP (1) EP1308476B1 (ja)
JP (1) JP3886779B2 (ja)
KR (1) KR100777913B1 (ja)
CN (1) CN1189927C (ja)
TW (1) TWI223851B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057277A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd ボイド発生が防止される金属配線構造及び金属配線方法
WO2005057646A1 (ja) * 2003-12-09 2005-06-23 Jsr Corporation 絶縁膜およびその形成方法、ならびに膜形成用組成物
WO2005059987A1 (ja) * 2003-12-19 2005-06-30 Jsr Corporation 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP2006111741A (ja) * 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
WO2006077684A1 (ja) * 2005-01-19 2006-07-27 Tokyo Ohka Kogyo Co., Ltd. シリルフェニレン系ポリマーを含有する中間層形成用組成物およびそれを用いたパターン形成方法
WO2007055097A1 (ja) 2005-11-11 2007-05-18 Jsr Corporation ポリカルボシランおよびその製造方法、塗布用シリカ系組成物、およびシリカ系膜
JP2007131778A (ja) * 2005-11-11 2007-05-31 Jsr Corp ポリカルボシラン、塗布用シリカ系組成物、およびシリカ系膜
JP2007131779A (ja) * 2005-11-11 2007-05-31 Jsr Corp ポリカルボシランおよびその製造方法、塗布用シリカ系組成物、およびシリカ系膜
US7358317B2 (en) 2004-09-22 2008-04-15 Jsr Corporation Polycarbosilane and method of producing the same
WO2018230671A1 (ja) * 2017-06-16 2018-12-20 Jsr株式会社 パターン形成方法及びｅｕｖリソグラフィー用ケイ素含有膜形成組成物

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4545973B2 (ja) * 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
DE10227615A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
US7256498B2 (en) * 2004-03-23 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Resistance-reduced semiconductor device and methods for fabricating the same
JP2005294525A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
JP2006002125A (ja) * 2004-06-21 2006-01-05 Tokyo Ohka Kogyo Co Ltd カルボシラン系ポリマーを含んでなる被膜形成用組成物、および該組成物から得られた被膜
TW200611925A (en) * 2004-07-16 2006-04-16 Toagosei Co Ltd Polycarbosilane and method for producing same
JP2006152063A (ja) * 2004-11-26 2006-06-15 Jsr Corp 新規ポリカルボシランおよびその製造方法、膜形成用組成物、ならびに膜およびその形成方法
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
CN101627463B (zh) * 2007-03-13 2012-05-30 富士通株式会社 半导体装置和半导体装置的制造方法
JP5277552B2 (ja) * 2007-03-19 2013-08-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5470687B2 (ja) * 2007-08-10 2014-04-16 富士通株式会社 シリコン化合物、紫外線吸収体、多層配線装置の製造方法および多層配線装置
WO2021066574A1 (ko) * 2019-10-02 2021-04-08 주식회사 엘지화학 리튬 이차전지용 양극 활물질 및 상기 양극 활물질의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236249A (ja) * 1988-03-16 1989-09-21 Shin Etsu Chem Co Ltd 発泡性シリコーンゴム組成物
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US6063714A (en) * 1995-11-16 2000-05-16 Texas Instruments Incorporated Nanoporous dielectric thin film surface modification
JP3842859B2 (ja) 1997-01-21 2006-11-08 新日本製鐵株式会社 低誘電率材料、層間絶縁膜及びｉｃ基板
US6218318B1 (en) * 1997-02-05 2001-04-17 Fujitsu Limited Semiconductor device having a porous insulation film
JP3415741B2 (ja) 1997-03-31 2003-06-09 東レ・ダウコーニング・シリコーン株式会社 電気絶縁性薄膜形成用組成物および電気絶縁性薄膜の形成方法
EP0881668A3 (en) 1997-05-28 2000-11-15 Dow Corning Toray Silicone Company, Ltd. Deposition of an electrically insulating thin film with a low dielectric constant
JPH1150007A (ja) 1997-08-07 1999-02-23 Catalysts & Chem Ind Co Ltd 低誘電率シリカ系被膜形成用塗布液および被膜付基材
JP4528377B2 (ja) 1998-12-25 2010-08-18 富士通株式会社 多孔性ポリマー薄膜及び半導体装置
JP2000273176A (ja) 1999-03-26 2000-10-03 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
US6225238B1 (en) 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6107357A (en) 1999-11-16 2000-08-22 International Business Machines Corporatrion Dielectric compositions and method for their manufacture
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
DE60135540D1 (de) 2001-03-27 2008-10-09 Samsung Electronics Co Ltd noporen

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057277A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd ボイド発生が防止される金属配線構造及び金属配線方法
WO2005057646A1 (ja) * 2003-12-09 2005-06-23 Jsr Corporation 絶縁膜およびその形成方法、ならびに膜形成用組成物
US7514151B2 (en) 2003-12-09 2009-04-07 Jsr Corporation Insulating film and method for forming the same, and film-forming composition
WO2005059987A1 (ja) * 2003-12-19 2005-06-30 Jsr Corporation 絶縁膜およびその形成方法、ならびに膜形成用組成物
JP2005183697A (ja) * 2003-12-19 2005-07-07 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物。
JP4737361B2 (ja) * 2003-12-19 2011-07-27 Ｊｓｒ株式会社 絶縁膜およびその形成方法
US7358317B2 (en) 2004-09-22 2008-04-15 Jsr Corporation Polycarbosilane and method of producing the same
JP2006111741A (ja) * 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
WO2006077684A1 (ja) * 2005-01-19 2006-07-27 Tokyo Ohka Kogyo Co., Ltd. シリルフェニレン系ポリマーを含有する中間層形成用組成物およびそれを用いたパターン形成方法
JP2007131779A (ja) * 2005-11-11 2007-05-31 Jsr Corp ポリカルボシランおよびその製造方法、塗布用シリカ系組成物、およびシリカ系膜
JP2007131778A (ja) * 2005-11-11 2007-05-31 Jsr Corp ポリカルボシラン、塗布用シリカ系組成物、およびシリカ系膜
WO2007055097A1 (ja) 2005-11-11 2007-05-18 Jsr Corporation ポリカルボシランおよびその製造方法、塗布用シリカ系組成物、およびシリカ系膜
US8017700B2 (en) 2005-11-11 2011-09-13 Jsr Corporation Polycarbosilane, method for producing same, silica composition for coating application, and silica film
WO2018230671A1 (ja) * 2017-06-16 2018-12-20 Jsr株式会社 パターン形成方法及びｅｕｖリソグラフィー用ケイ素含有膜形成組成物
JPWO2018230671A1 (ja) * 2017-06-16 2020-04-16 Jsr株式会社 パターン形成方法及びｅｕｖリソグラフィー用ケイ素含有膜形成組成物
JP7048903B2 (ja) 2017-06-16 2022-04-06 Jsr株式会社 パターン形成方法及びｅｕｖリソグラフィー用ケイ素含有膜形成組成物

Also Published As

Publication number Publication date
EP1308476A1 (en) 2003-05-07
US20030089903A1 (en) 2003-05-15
TWI223851B (en) 2004-11-11
EP1308476B1 (en) 2013-08-21
JP3886779B2 (ja) 2007-02-28
KR100777913B1 (ko) 2007-11-21
KR20030038308A (ko) 2003-05-16
CN1416158A (zh) 2003-05-07
US6727515B2 (en) 2004-04-27
CN1189927C (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
JP3886779B2 (ja) 絶縁膜形成用材料及び絶縁膜の形成方法
US6958525B2 (en) Low dielectric constant film material, film and semiconductor device using such material
JP4545973B2 (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
US6703324B2 (en) Mechanically reinforced highly porous low dielectric constant films
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
JP4756526B2 (ja) 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
JP2000302791A (ja) シリコン化合物、絶縁膜形成材料及び半導体装置
KR100940017B1 (ko) 절연막 재료, 다층 배선 및 그 제조 방법, 및, 반도체장치의 제조 방법
JP3483500B2 (ja) 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
US20090061633A1 (en) Method of manufacturing semiconductor device
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP2004296476A (ja) 半導体装置の製造方法
JP5267552B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
JP4459096B2 (ja) 半導体装置の製造方法
JP2003273098A (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JPH09241518A (ja) 樹脂組成物および多層配線形成方法
JP2003273099A (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP3981870B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP4467215B2 (ja) 多孔質絶縁膜の形成方法及び半導体装置の製造方法
JP4257272B2 (ja) 半導体装置及びその製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061122

R150 Certificate of patent or registration of utility model

Ref document number: 3886779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees