DE10227615A1 - Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung - Google Patents

Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung Download PDF

Info

Publication number
DE10227615A1
DE10227615A1 DE10227615A DE10227615A DE10227615A1 DE 10227615 A1 DE10227615 A1 DE 10227615A1 DE 10227615 A DE10227615 A DE 10227615A DE 10227615 A DE10227615 A DE 10227615A DE 10227615 A1 DE10227615 A1 DE 10227615A1
Authority
DE
Germany
Prior art keywords
layer
decomposable
layer arrangement
arrangement according
useful structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10227615A
Other languages
English (en)
Inventor
Recai Dr. Sezi
Hans-Joachim Dr. Barth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10227615A priority Critical patent/DE10227615A1/de
Priority to EP03760551A priority patent/EP1514303A2/de
Priority to CNB038138298A priority patent/CN100349280C/zh
Priority to PCT/DE2003/001827 priority patent/WO2004001842A2/de
Priority to JP2004514543A priority patent/JP2005534168A/ja
Priority to US10/518,880 priority patent/US20060014374A1/en
Priority to TW092115466A priority patent/TWI222137B/zh
Publication of DE10227615A1 publication Critical patent/DE10227615A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Die Erfindung betrifft eine Schicht-Anordnung und ein Verfahren zum Herstellen einer Schicht-Anordnung. Die Schicht-Anordnung hat eine auf einem Substrat angeordnete Schicht, die einen ersten Teilbereich aus zersetzbarem Material und einen daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nicht-zersetzbaren Material aufweist. Ferner hat die Schicht-Anordnung eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur, wobei die Schicht-Anordnung derart eingerichtet ist, dass das zersetzbare Material aus der Schicht-Anordnung entfernbar ist.

Description

  • Die Erfindung betrifft eine Schicht-Anordnung und ein Verfahren zum Herstellen einer Schicht-Anordnung.
  • In der Halbleitertechnologie, insbesondere beim Ausbilden von integrierten Schaltkreisen, werden für viele Anwendungen elektrisch isolierende Schichten benötigt. Werden Isolationsschichten in einem integrierten Schaltkreis ausgebildet, in dem auch elektrisch leitfähige Bereiche, insbesondere Leiterbahnen, enthalten sind, so kann sich eine Koppelkapazität zwischen benachbarten Leiterbahnen und einer dazwischen angeordneten dielektrischen Schicht ergeben. Die Kapazität zweier paralleler Leiterbahnen, deren aneinandergrenzende Flächen, die mit A bezeichnet und in einem Abstand d voneinander angeordnet sind, ergibt sich bei einer relativen Dielektrizitätskonstante ε des Dielektrikums zu: C=εA/d (1)
  • Mit fortschreitender Miniaturisierung der Silizium-Mikroelektronik, das heißt mit abnehmendem Abstand d zwischen benachbarten Leiterbahnen, ergibt sich besonders dann eine große Koppelkapazität C, wenn die aneinandergrenzenden Flächen A der Leiterbahnen groß sind, das heißt wenn die Leiterbahnen über einen großen Längenbereich in dem integrierten Schaltkreis hinweg parallel zueinander verlaufen.
  • Probleme mit Koppelkapazitäten nehmen mit fortschreitender Verkleinerung eines integrierten Schaltkreises zu. Die Laufzeit eines Signals in einer Leiterbahn nimmt mit zunehmender Koppelkapazität zu, weil diese Laufzeit durch das Produkt von ohmschen Widerstand R und Kapazität C bestimmt ist (sogenannte "RC-Verzögerung").
  • Wie aus Gleichung (1) ersichtlich, ist bei festgelegten Strukturdimensionen A, d eine Verringerung einer Koppelkapazität C möglich, wenn die relative Dielektrizitätskonstante ε des isolierenden Materials verringert wird. Daher wird versucht, als Materialien für Isolationsschichten in integrierten Schaltkreisen solche mit einer geringen relativen Dielektrizitätskonstante ε zu verwenden(sogenannte "low k-Materialien").
  • Als Dielektrikum zum elektrischen Entkoppeln von metallischen Leiterbahnen voneinander wird häufig amorphes Siliziumdioxid (SiO2) mit einer relativen Dielektrizitätskonstante von ungefähr 4.0 verwendet.
  • Die Leistungsfähigkeit von fortschrittlichen Halbleiterchips (0.18 μm Technologie und kleiner) wird immer gravierender durch die RC-Verzögerung der Leiterbahnen verschlechtert. Daher ist Siliziumdioxid als dielektrisches Material für zukünftige Hochleistungsanforderungen nicht mehr geeignet.
  • Ab der 0.13 μm-Technologiegeneration werden zunehmend low-k-Dielektrika mit Dielektrizitätskonstanten von typischerweise kleiner als 3 eingesetzt. Beispiele hierfür sind SiLKTM mit k≈2.7, O×D (Oxazol-Dielektrikum) mit k≈2.5, Black DiamondTM mit k≈2.9, CoralTM mit k≈2.9.
  • Eine weitere Senkung des Werts der relativen Dielektrizitätskonstante von elektrisch isolierenden Schichten ist mittels Einbringens von Hohlräumen in "low-k-Material" möglich, da ein (Vakuum-)Hohlraum im Idealfall einen k-Wert von k=1 hat. Abhängig von dem Volumenanteil der Hohlräume oder Poren wird der k-Wert des porösen Materials verringert. Für zukünftige Technologiegenerationen werden zunehmend poröse Materialien eingesetzt wie beispielsweise poröses SiLK mit k≈2.2, poröses O×D mit k≈2.1, Nanoglass mit k≈2.2 oder JSR-LKD (low k-Dielektrikum der Firma JSR) mit k≈2.2.
  • Auch poröse Low-k Materialien sind noch weit vom theoretischen Optimum k=1 (Vakuum bzw. näherungsweise Luft) entfernt.
  • Aus [1], [2] ist es bekannt, sogenannte "Air-Gaps", das heißt von Festkörpermaterial freie Zwischenbereiche zwischen Leiterbahnen, als Intermetall-Dielektrikum einzusetzen. Allerdings hat diese bekannte Struktur insbesondere den Nachteil, dass sie auf der nichtkonformen Abscheidung von Siliziumdioxid bzw. eines CVD ("Chemical Vapour Deposition")-low-k-Materials (SiOC) beruht. Dadurch können zwar Air-Gaps ausgebildet werden, allerdings bleibt das Siliziumdioxid bzw. SiOC teilweise erhalten, so dass die erzielbare effektive Dielektrizitätskonstante lediglich unwesentlich unter dem Wert k=2 liegt.
  • Der Erfindung liegt das Problem zugrunde, eine Schicht-Anordnung bereitzustellen, bei der eine parasitäre Kapazität von Komponenten einer Nutzstruktur gegenüber dem Stand der Technik verringert ist.
    •
  • Das Problem wird durch eine Schicht-Anordnung und durch ein Verfahren zum Herstellen einer Schicht-Anordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Die erfindungsgemäße Schicht-Anordnung enthält eine auf einem Substrat angeordnete Schicht, die einen ersten Teilbereich aus zersetzbarem Material und einem daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nichtzersetzbaren Material aufweist. Ferner hat die Schicht-Anordnung eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur. Die Schicht-Anordnung ist derart eingerichtet, dass das zersetzbare Material aus der Schicht-Anordnung entfernbar ist.
  • Ferner ist erfindungsgemäß ein Verfahren zum Herstellen einer Schicht-Anordnung bereitgestellt, bei dem auf einem Substrat eine Schicht ausgebildet wird, die einen ersten Teilbereich aus zersetzbarem Material und einem daneben angeordneten zweiten Teilbereich aus einer Nutzstruktur aus einem nichtzersetzbaren Material aufweist. Ferner wird eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet. Die Schicht-Anordnung ist derart eingerichtet, dass das zersetzbare Material aus der Schicht-Anordnung entfernbar ist.
  • Anschaulich ist erfindungsgemäß eine Schicht-Anordnung mit einer zwischen zwei Schichten eingebetteten Schicht geschaffen, die zersetzbares Material und eine Nutzstruktur aufweist. Die Nutzstruktur kann beispielsweise Leiterbahnen eines integrierten Schaltkreises aufweisen. Zwischen Leiterbahnen der Nutzstruktur können parasitäre Kapazitäten auftreten, die gemäß Gleichung (1) umso größer sind, je größer die relative Dielektrizitätskonstante des zwischen den Leiterbahnen angeordneten zersetzbaren Materials ist. Das zersetzbare Material in Kombination mit der Deckschicht ist erfindungsgemäß derart eingerichtet, dass mittels geeigneter Behandlung der Schicht-Anordnung (beispielsweise mittels temporären Temperns) das zersetzbare Material thermisch zersetzt bzw. verdampft werden kann. Dadurch wird das zersetzbare Material aus der Schicht-Anordnung entfernt, indem es vorzugsweise durch die Deckschicht hindurchdiffundiert. Nach einer solchen Behandlung sind Bereiche zwischen Komponenten der Nutzstruktur von nunmehr zersetztem zersetzbarem Material frei, so dass im Idealfall eine relative Dielektrizitätskonstante von ε=1 erhalten wird. Dadurch ist die RC-Verzögerung maßgeblich verringert, da die Kapazität C gemäß Gleichung (1) herabgesetzt ist. Auf diese Weise ist es möglich, benachbarte Leiterbahnen bei einer gleichbleibenden Signallaufzeit mit verringertem Abstand zueinander anzuordnen, was der Tendenz zur Miniaturisierung in der Halbleiter-Technologie entgegenkommt. Die parasitäre kapazitive Kopplung zwischen Leiterbahnen, insbesondere in Metallisierungsebenen eines integrierten Schaltkreises, ist daher erfindungsgemäß verringert. Ein aufwändiges Ausbilden von Poren bzw. ein aufwändiges Strukturieren einer dielektrischen Schicht zum Erzeugen von Hohlräumen, ist somit erfindungsgemäß vermieden.
  • Anschaulich ist zwischen den Leiterbahnen einer Metallisierungsebene angeordnetes dielektrisches Material entfernbar. Die Leiterbahnen sind in vertikaler Richtung beiderseits durch eine Schicht (Deckschicht bzw. Substrat) mechanisch stabilisiert. Idealerweise ist zumindest die Deckschicht aus einem für die Zersetzungsprodukte der dazwischen angeordneten Schicht durchlässigen Material, das vorzugsweise selbst ein Low-k Material ist.
  • Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Vorzugsweise kann die Schicht-Anordnung eine Zwischenschicht zwischen dem Substrat und der Schicht aus zersetzbarem Material und der Nutzstruktur aufweisen. Die Zwischenschicht kann aus Low-k Material sein und/oder kann derart eingerichtet sein, dass das Material der Nutzstruktur aufgrund der Funktionalität der Zwischenschicht vor einem Ausdiffundieren aus der Schicht-Anordnung geschützt ist.
  • Das Substrat kann vorzugsweise Silizium aufweisen und kann insbesondere ein Silizium-Wafer oder ein Silizium-Chip sein. Dadurch kann das Prozessieren der Schicht-Anordnung in die Standardprozesse der Silizium-Mikroelektronik eingebunden werden.
  • Die Deckschicht und/oder die Zwischenschicht kann aus dielektrischem Material hergestellt sein. Insbesondere kann die Deckschicht und/oder die Zwischenschicht Siliziumoxid, Siliziumnitrid, SiLK, poröses SiLK, Oxazol, poröses Oxazol, Black Diamond, Coral, Nanoglass, JSR LKD, Polybenzoxazole, Polybenzimidazole, Polyimide, Polychinoline, Polychinoxaline, Polyarylene und/oder Polyarylenether aufweisen.
  • Die Deckschicht der Schicht-Anordnung ist vorzugsweise derart eingerichtet, dass sie für zersetztes zersetzbares Material durchlässig ist. Weiter vorzugsweise ist die Deckschicht derart eingerichtet, dass sie vor einer Zerstörung oder Schädigung bei Durchführung eines Zersetzungsverfahrens geschützt ist. Insbesondere soll die Deckschicht vor einem thermischen Zersetzen oder einer thermischen Schädigung bei Erhitzen auf einem Temperaturbereich von ca. 250°C bis ca. 400°C geschützt sein. Dieser Temperaturbereich ist typisch für ein thermisches Zersetzverfahren zum Zersetzen des zersetzbaren Materials. Die genaue Zersetztemperatur ist jedoch von der Materialwahl im Einzelfall abhängig.
  • Die Nutzstruktur kann aus einem elektrisch leitfähigen Material, insbesondere aus Aluminium und/oder Kupfer und/oder einem dielektrischen Material wie Siliziumdioxid (SiO2), Siliziumnitrid (Si3N4) oder keramischen Materialien hergestellt sein. Insbesondere Kupfer ist als Material für Leiterbahnen eines integrierten Schaltkreises geeignet, da es einen sehr geringen ohmschen Widerstand aufweist, wodurch die RC-Verzögerung gering gehalten werden kann. Aluminium ist sowohl planar abscheidbar und anschließend strukturierbar als auch unter Verwendung eines Damascene-Verfahrens prozessierbar. Bei Verwendung von Kupfer als Material der Nutzstruktur ist es vorteilhaft, eine Kupfer-Struktur auszubilden, indem zunächst eine dielektrische Schicht abgeschieden und strukturiert wird und dann unter Verwendung des Damascene-Verfahrens Kupfer-Material in von Dielektrikum-Material freie Bereichen einzubringen. Eine solche Schichtenfolge kann vorzugsweise unter Verwendung eines CMP-Verfahrens ("chemical mechanical polishing") planarisiert werden.
  • Vorzugsweise ist das zersetzbare Material thermisch zersetzbar, das heißt mittels Erhitzens auf eine vorgegebene Temperatur für eine vorgegebene Zeit in einem vorgegebenen chemischen Milieu (beispielsweise unter Schutzgasatmosphäre mit Argon, Stickstoff oder im Vakuum) aus der Schicht-Anordnung entfernbar. Die erforderliche Zersetz-Temperatur ist vor allem von der Wahl des Materials der thermisch zersetzbaren Schicht abhängig. Ferner kann die Zersetz-Temperatur mittels Verwendens einer Mischung aus unterschiedlichen Materialkomponenten für die thermisch zersetzbare Struktur modifiziert werden. Auch mittels Einstellens der sonstigen Prozessparameter bei einem thermischen Zersetzen (z. B. Umgebungsdruck, etc.) kann Einfluss auf die erforderliche Zersetztemperatur genommen werden.
  • Das zersetzbare Material kann alternativ auf eine andere Weise als thermisch zersetzbar sein. Hat das zersetzbare Material beispielsweise die Eigenschaft, elektromagnetische Strahlung eines geeigneten Wellenlängenbereichs (z. B. UV-Strahlung) ausreichend stark zu absorbieren, und ist die Absorption solcher elektromagnetischer Strahlung durch die Deckschicht ausreichend gering, so kann das Zersetzen der zersetzbaren Schicht mittels Einstrahlens elektromagnetischer Strahlung auf die erfindungsgemäße Schicht-Anordnung realisiert werden.
  • Geeignete Materialien bzw. Materialklassen für das zersetzbare Material sind beispielsweise Polyester, (vorwiegend aliphatische) Polyether wie Polyethylenglykol, Polypropylenglykol, Polyethylenoxid oder Polypropylenoxid. Ferner sind geeignet Polyacrylate, Polymethacrylate, Polyacetale, Polyketale, Polycarbonate, Polyurethane, Polyetherketone, cycloaliphatische Polymere wie Polynorbornen, vorwiegend aliphatische Polyamide, Novolake, Polyvinylphenole und Epoxy-Verbindungen. Geeignet sind auch Co- bzw. Ter-Polymere der hier genannten Materialklassen.
  • Vorzugsweise ist das zersetzbare Material photosensitiv bzw. photostrukturierbar, wie beispielsweise ein Resist.
  • Insbesondere kann ein photostrukturierbarer Resist eine der folgenden Kombinationen aus einem Basispolymer und einer photoaktiven Komponente bzw. Photosäure sein.
  • Als Polymer kann verwendet werden: Polyacrylate, Polymethacrylate, Polyacetale, Polyketale, Co-Polymere mit Maleinanhydrid (wie Styrol/Maleinanhydrid), aliphatische, aromatische oder cycloaliphatische Polymere mit tert-Butylester [(COOC(CH3)3] wie tert-Butylmethacrylat oder mit tert-Butoxycarbonyloxy-Gruppen [(OCOO(CH3)3] wie tert-Butoxycarbonyloxystyrol (=t-BOC Vinylphenol).
  • Als photoaktive Komponenten eignen sich beispielsweise Diazoketone, Diazochinone, Triphenylsulfoniumsalze oder Diphenyljodoniumsalze.
  • Als Lösungsmittel für dielektrische Materialien, Resist bzw. das temporär verwendete zersetzbare Material eignen sich zum Beispiel Methoxypropylacetat, Ethoxypropylacetat, Ethoxyethylpropionat, N-Methylpyrrolidon, gamma-Butyrolacton, Cyclohexanon oder Cyclopentanon.
  • Bei der erfindungsgemäßen Schicht-Anordnung ist vorzugsweise in der zwischen dem Substrat und der Deckschicht angeordneten Schicht mindestens eine Stützstruktur ausgebildet. Zur Verbesserung der mechanischen Eigenschaften kann es vorteilhaft sein, eine solche Stützstruktur, vorzugsweise aus metallischem Material, dort einzusetzen, wo es vom Chip-Layout her ausreichend große materialfreie Bereiche gibt. Die Stützstruktur kann beispielsweise als Stützsäule ausgebildet sein. Insbesondere unter den Bond-Pads sind Stützsäulen zum mechanischen Stabilisieren vorteilhaft.
  • Ferner kann die Schicht-Anordnung eine im Wesentlichen entlang der seitlichen Begrenzung des Substrats verlaufende Schutzstruktur zum Schutz der Nutzstruktur vor Einflüssen der Umgebung aufweisen. Anschaulich kann am Chiprand ein rundum undurchlässiger Schutzring (Dichtring) aus vorzugsweise mindestens 2 μm breiten Metallbahnen und vorzugsweise mehrfachen, ebenfalls ununterbrochenen Lang-Vias ausgeführt werden, um eine vom Chiprand ausgehende Korrosion oder Oxidation der als Leiterbahnen realisierten Nutzstruktur im Chipinneren zu vermeiden.
  • Die Nutzstruktur kann zumindest teilweise von einer Passivierungsschicht umgeben sein ("Liner"). Insbesondere bei der Verwendung von Kupfer als Material für die Nutzstruktur ist eine Diffusionssperre zum Verhindern des Ausdiffundierens des Kupfer-Materials bzw. zum Verbessern der Haftung des Kupfer-Materials vorteilhaft.
  • Im Weiteren wird das erfindungsgemäße Verfahren zum Herstellen der Schicht-Anordnung näher beschrieben. Ausgestaltungen der Schicht-Anordnung gelten auch für das Verfahren zum Herstellen der Schicht-Anordnung.
  • Vorzugsweise wird das zersetzbare Material aus der Schicht-Anordnung entfernt, beispielsweise mittels thermischen Zersetzens.
  • Gemäß dem Verfahren zum Herstellen einer Schicht-Anordnung kann die Nutzstruktur aus Kupfer ausgebildet werden und zumindest teilweise mit einer Passivierungsschicht ummantelt werden, welche Passivierungsschicht mittels eines Elektrolosen Abscheide-Verfahrens aus Kobalt-Wolfram-Phosphor (CoWP), Kobalt-Phosphor (CoP) oder Ruthenium (Ru) ausgebildet werden. Alternativ kann die Passivierungsschicht mittels eines "Chemical Vapour Deposition"-Verfahrens (CVD-Verfahren) aus Tantal (Ta), Tantalnitrid (TaN), Titannitrid (TiN), Wolfram (W), Wolfram-Stickstoff (WN) oder Wolfram-Kohlenstoff (WC) ausgebildet werden.
  • Die Schicht aus zersetzbarem Material und der Nutzstruktur kann ausgebildet werden, indem zersetzbares Material abgeschieden und (z. B. unter Verwendung eines Lithographie- und eines Ätz-Verfahrens) strukturiert wird, Material der Nutzstruktur abgeschieden wird und die Oberfläche der so erhaltenen Schichtenfolge (beispielsweise unter Verwendung eines CMP-Verfahrens, "chemical mechanical polishing") planarisiert wird. Dieses Verfahren ist insbesondere bei Verwendung von Kupfer als Material für die Nutzstruktur vorteilhaft.
  • Alternativ kann die Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet werden, indem Material der Nutzstruktur abgeschieden und strukturiert wird (z. B. unter Verwendung eines Lithographie- und eines Ätz-Verfahrens) und zersetzbares Material abgeschieden wird. Bei Verwendung eines metallischen Materials für die Nutzstruktur, beispielsweise Aluminium oder Kupfer, wird dieses Verfahren zum Ausbilden der Nutzstruktur als Damascene-Verfahren bezeichnet. Die Oberfläche der so erhaltenen Schichtenfolge kann dann planarisiert werden (z. B. unter Verwendung eines CMP-Verfahrens).
  • Gemäß dem erfindungsgemäßen Verfahren kann mindestens ein zusätzlicher Schichtenstapel auf der Deckschicht ausgebildet werden, wobei der zusätzliche Schichtenstapel eine zusätzliche Deckschicht auf einer zusätzlichen Schicht aus zersetzbarem Material und einer Nutzstruktur aufweist.
  • Anschaulich können zwei oder mehr Ebenen der erfindungsgemäßen Schicht-Anordnung aufeinander ausgebildet werden. Die Schicht-Anordnung enthält in diesem Fall ein Substrat, eine darauf angeordnete erste Schicht aus Nutzstruktur und thermisch zersetzbarem Material, eine darauf ausgebildete ersten Deckschicht, eine darauf ausgebildete zweite Schicht aus Nutzstruktur und zersetzbarem Material, eine darauf ausgebildete zweite Deckschicht, eine darauf ausgebildeten dritte Schicht aus Nutzstruktur und zersetzbarem Material, eine dritte Deckschicht, und so weiter.
  • Mit anderen Worten kann eine Vielzahl erfindungsgemäßer Schicht-Anordnungen übereinander gestapelt werden, was insbesondere beim Ausbilden von mehreren Metallisierungs-Ebenen in der Silizium-Mikroelektronik vorteilhaft ist (typischerweise bis zu zehn Metallisierungsebenen). Um das zersetzbare Material aus der Schicht-Anordnung mit möglichst wenig Arbeitsschritten zu entfernen, kann nach Ausbilden aller Schichten oder eines Teils der Schichten ein gemeinsames Zersetzungsverfahren (z. B. thermisch) angewendet werden. Um ein besonders sicheres und vollständiges Entfernen des zersetzbaren Materials auf der Schicht-Anordnung zu gewährleisten, kann alternativ nach dem Ausbilden jeweils einer Doppelschicht aus einer Schicht aus Nutzstruktur und zersetzbarem Material und einer Deckschicht diese Doppelschicht einem Zersetzungsverfahren unterzogen werden. Mit anderen Worten wird jede Doppelschicht einem separaten Zersetzungsverfahren ausgesetzt werden.
  • Vorzugsweise können durch eine Deckschicht voneinander getrennte Nutzstrukturen miteinander elektrisch bzw. mechanisch gekoppelt werden, indem in die Deckschicht mindestens ein Kontaktloch eingebracht und mit elektrisch leitfähigem Material gefüllt wird.
  • Im Weiteren werden einige typische Werte und Materialien aufgelistet. Die Dicke der Zwischenschicht beträgt vorzugsweise zwischen 100 nm und 1000 nm. Bevorzugte Schichtdicken für die Schicht aus zersetzbarem Material und der Nutzstruktur sind zwischen ungefähr 100 nm und ungefähr 1000 nm. Eine typische Dicke für einen Photoresist zum Strukturieren einer darunterliegenden Schicht liegt vorzugsweise zwischen 200 nm und 1000 nm. Zusätzlich kann eine Anti-Reflexschicht vorgesehen sein (beispielsweise BARC, "Bottom Anti Reflective Coating").
  • Für Lithographie-Verfahren während des Ausbildens der erfindungsgemäßen Schicht-Anordnung können beispielsweise die Wellenlängen 248 nm, 193 nm, 157 nm bzw. eine Wellenlänge im extremen Ultraviolett (EUV-Lithographie, "extreme ultra violet") verwendet werden.
  • Zusammenfassend ist festzustellen, dass mittels eines thermisch-zersetzbaren bzw. verdampfbaren Materials, das während des Zersetzens problemlos durch die Deckschicht hindurchdiffundieren kann, eine neuartige Möglichkeit geschaffen ist, nach außen hin mechanisch abgeschlossene Hohlraumstrukturen, insbesondere als Low-k Dielektrika, auszubilden. Insbesondere zwischen Leiterbahnen eines integrierten Schaltkreises können "Air-Gaps" erzeugt werden, indem das zersetzbare Material zersetzt wird. Dadurch kann eine deutliche Verringerung der kapazitiven Kopplung der Leiterbahnen und somit der RC-Signalverzögerung erreicht werden.
  • Ferner ist ein einfaches und mit Standardverfahren realisierbares Herstellungsverfahren für die erfindungsgemäße Schicht-Anordnung bereitgestellt. Auch ist die Erfindung im Rahmen einer Mehrlagen-Metallisierung, beispielsweise für eine Mehrzahl von Metallisierungsebenen eines integrierten Schaltkreises, verwendbar. Mechanische Stützstrukturen sowie ein Schutzring, vorzugsweise am Chiprand, erhöhen die mechanische Stabilität der Schicht-Anordnung.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
    •
  • Es zeigen:
  • 1A bis 1R Schichtenfolgen zu unterschiedlichen Zeitpunkten während erfindungsgemäßen Herstellungsverfahren einer erfindungsgemäßen Schicht-Anordnung gemäß unterschiedlichen Ausführungsbeispielen der Erfindung.
  • Im Weiteren wird bezugnehmend auf 1A bis 1H ein Verfahren zum Herstellen einer Schicht-Anordnung gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
  • Um die in 1B gezeigte Schichtenfolge 102 zu erhalten, wird auf einem Silizium-Wafer 100 (vgl. 1A) eine Bodenschicht 104 aus Polybenzoxazol ausgebildet. Hierzu wird zunächst eine Polybenzoxazol-Vorstufe (Poly-o-hydroxyamid) aus einer Lösung in N-Methylpyrrolidon mittels Schleudertechnik auf dem Silizium-Wafer 100 aufgetragen und auf einer Heizplatte für ungefähr zwei Minuten bei ungefähr 120°C getrocknet. Danach wird das beschichtete Silizium-Substrat 100 in einem Temper-Ofen unter Stickstoff-Atmosphäre ungefähr 60 Minuten bei ungefähr 420°C getempert. Aufgrund des Temperns wird die Polybenzoxazol-Vorstufe in Polybenzoxazol-Material überführt. Die Dicke der dielektrischen Bodenschicht 104 beträgt 1 μm.
  • Um die in 1C gezeigte Schichtenfolge 106 zu erhalten, wird eine Hilfsschicht 108 aus Photoresist auf die Schichtenfolge 102 aufgebracht. Dazu wird ein zersetzbarer und photoaktiver Film aus einem Co-Polymer aus tert-Butylmethacrylat und Methylmethacrylat (20 Gewichtsteile), einer Photosäure aus Triphenylsulfoniumtrifluormethansulfonat und Methoxypropylacetat als Lösungsmittel (80 Gewichtsteile) unter Verwendung einer Schleudertechnik auf die Bodenschicht 104 aufgebracht und ungefähr 1 Minute bei ungefähr 100°C getrocknet.
  • Um die in 1D gezeigte Schichtenfolge 110 zu erhalten, wird die Resist-Hilfsschicht 108 unter Verwendung einer Photomaske (Steg-Graben-Maske für die Leiterbahnen) belichtet (Belichtungs-Wellenlänge 248 nm) und 100 Sekunden auf einer Heizplatte auf 100°C erwärmt (sogenanntes "post exposure bake"), mit einem wässrig-alkalischen Entwickler NMD-W von Tokya Ohka ungefähr 60 Sekunden entwickelt und 1 Minute bei 100°C getrocknet. Dadurch entsteht auf der Hilfsschicht 108 eine zersetzbare Struktur 112 aus zersetzbarem Material. Die gemäß 1D vertikale Höhe der zersetzbaren Struktur 112 beträgt ungefähr 1 μm.
  • Um die in lE gezeigte Schichtenfolge 114 zu erhalten, wird unter Verwendung des PECVD-Verfahrens ("plasma enhanced chemical vapour deposition") die Schichtenfolge 110 mit einer dünnen Schichtkombination von Liner (Tantal-Material, 30 nm) und einer Kupfer-Keimschicht (ungefähr 100 nm) beschichtet. Alternativ kann auch zum Aufbringen dieser Schichten ein PVD-Verfahren ("Physical Vapour Deposition"), d. h. ein Sputter-Verfahren, eingesetzt werden. Die Kupfer-Keimschicht wird anschließend galvanisch derartig verstärkt, dass alle Gräbenbereiche zwischen jeweils benachbarten Komponenten der zersetzbaren Struktur 112 mit Kupfer-Material gefüllt sind. Wie in 1E gezeigt, ist die gemäß 1E vertikale Höhe des Kupfer-Materials 116 größer als die vertikale Höhe der zersetzbaren Struktur 112.
  • Um die in 1F gezeigte Schichtenfolge 118 zu erhalten, wird das Kupfer-Material 116 unter Verwendung des CMP-Verfahrens ("chemical mechanical polishing") soweit abpoliert, dass es an der Oberfläche eine gemeinsame ebene Fläche mit der zersetzbaren Struktur 112 bildet. Mit anderen Worten ist das Kupfer-Material oberhalb der zersetzbaren Struktur 112 abgeschliffen. Zur Passivierung der Kupferoberfläche wird eine selektiv und unter Verwendung eines Electroless-Deposition-Verfahrens abgeschiedene Kobalt-Wolfram-Phosphor-Schicht aufgebracht (nicht gezeigt in der Figur). Das verbleibende Kupfer-Material bildet die Kupfer-Leiterbahnen 120.
  • Um die in 1G gezeigte Schichtenfolge 122 zu erhalten, wird auf die Schichtenfolge 120 (analog wie oben beschrieben) eine weitere Polybenzoxazol-Vorstufe aufgetragen und getrocknet. Dadurch wird eine dielektrische Deckschicht 124 aus Polybenzoxazol ausgebildet.
  • Um die in 1H gezeigt Schicht-Anordnung 126 gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung zu erhalten, wird die Schichtenfolge 122 einem Temper-Verfahren unterzogen. Während des Temperns des Benzoxazol-Dielektrikums bei 420°C wird die darunter liegende zersetzbare Struktur 112 aus Resist-Material zersetzt, so dass Hohlräume 128 zurückbleiben. In diesem Verfahrensschritt ist die dielektrische Deckschicht 124 vor einer Beschädigung geschützt, da das zersetzte Material der zersetzbaren Struktur 112 durch die Deckschicht 124 hindurchdiffundiert. Da die Hohlräume 128 eine relative Dielektrizitätskonstante von näherungsweise eins aufweisen, bilden die Kupfer-Leiterbahnen 120 miteinander eine verringerte Koppelkapazität.
  • Im Weiteren wird ein zweites bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Schicht-Anordnung beschrieben.
  • Hierfür wird ausgehend von der in 1H gezeigten Schicht-Anordnung 126 analog den bezugnehmend auf 1A bis 1H beschriebenen Verfahrensschritten auf die Deckschicht 124 eine weitere Schicht aus zersetzbarem Material und daneben angeordneten Bereichen mit zersetzbarem Material ausgebildet (nicht gezeigt in der Figur). Über der zuletzt genannten Schicht wird eine weitere dielektrische Deckschicht ausgebildet, so dass zwei Leiterbahn-Ebenen übereinander realisiert sind. Jede Leiterbahn-Ebene ist in vertikaler Richtung beidseitig von jeweils einer dielektrischen Schicht umgeben. Das Verfahren ist nicht auf zwei Lagen beschränkt, sondern es können beliebig viele Lagen aufeinander ausgebildet und prozessiert werden.
  • Im Weiteren wird bezugnehmend auf 1I eine Schicht-Anordnung 130 gemäß einem dritten Ausführungsbeispiel der Erfindung beschrieben.
  • Das Herstellungsverfahren zum Ausbilden der Schicht-Anordnung 130 erfolgt weitgehend analog wie oben bezugnehmend auf 1A bis 1H beschrieben. Der wesentliche Unterschied zwischen dem Verfahren zum Herstellen der Schicht-Anordnung 130 und dem Verfahren zum Herstellen der Schicht-Anordnung 126 besteht darin, dass bei dem bezugnehmend auf 1D beschriebenen Verfahrensschritt zum Strukturieren der Hilfsschicht 108 zu der zersetzbaren Struktur 112 die Strukturierung derart durchgeführt wird, dass die in 1D gezeigte Komponente 112a der zersetzbaren Struktur 112 zusätzlich derart strukturiert wird, dass Komponente 112a in zwei voneinander räumlich entkoppelte Teilkomponenten aufgeteilt ist, zwischen denen ein weiterer Hohlraum angeordnet ist. Der weitere Hohlraum wird bei einem, zu dem bezugnehmend Fig.lE beschriebenen Verfahrensschritt, analogen Verfahrensschritt mit Kupfer-Material gefüllt, so dass bei zu 1F bis 1H analoger Prozessierung die in 1I gezeigte Schicht-Anordnung 130 erhalten wird. Diese weist zusätzlich eine Kupfer-Stützsäule 132 auf, die vorgesehen ist, um die mechanische Stabilität der Schicht-Anordnung 130 zu verbessern.
  • Im Weiteren wird bezugnehmend auf 1A bis 1H, 1J 1N ein Verfahren zum Herstellen einer Schicht-Anordnung gemäß einem vierten Ausführungsbeispiel der Erfindung beschrieben.
  • Gemäß dem vierten Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens werden zunächst die oben bezugnehmend auf 1A bis 1H gezeigten Verfahrensschritte durchgeführt.
  • Um die in 1J gezeigte Schichtenfolge 134 zu erhalten, wird auf der in 1H gezeigten Schichtenfolge eine Photoresist-Schicht 136 aufgebracht und strukturiert. Das Aufbringen der Photoresist-Schicht 136 erfolgt analog wie oben bezugnehmend auf 1C das Abscheiden der Hilfsschicht 108 beschrieben ist. Ferner wird die Photoresist-Schicht 136 mit einer Kontaktloch-Maske belichtet. Nach einem "post exposure bake" und der Entwicklung entsteht ein Kontaktloch 138, das sich direkt über einer der Kupfer-Leiterbahnen 120 befindet. Wie in 1J ferner gezeigt, ist die restliche Fläche der Deckschicht 124 mit der Photoresist-Schicht 136 bedeckt.
  • Um die in 1K gezeigte Schichtenfolge 140 zu erhalten, wird das dielektrische Material der Deckschicht 124 in dem Kontaktloch 138 mittels eines Sauerstoff-Plasmas für 100 Sekunden geätzt, wodurch die Oberfläche einer der Kupfer-Leiterbahnen 120 freigelegt wird. Dadurch entsteht ein Via-Loch 142. Zum Entfernen einer möglicherweise auf der Oberfläche dieser Kupfer-Leiterbahn 120 befindlichen Oxidschicht wird weitere 20 Sekunden mittels eines Argon-Plasmas geätzt.
  • Um die in 1L gezeigte Schichtenfolge 144 zu erhalten, wird die verbleibende Photoresist-Schicht 136 mittels einer zweiminütigen Behandlung mit N-Methylpyrrolidon entfernt (gestrippt) und die dadurch erhaltene Schichtenfolge für 60 Sekunden bei 120°C getrocknet.
  • Um die in 1M gezeigte Schichtenfolge 146 zu erhalten, wird das Via-Loch 142 galvanisch mit Kupfer-Material gefüllt, um die Kupfer-Kontaktierung 148 auszubilden.
  • Um die in 1N gezeigte Schicht-Anordnung 150 zu erhalten, wird, wie oben bezugnehmend auf das zweite Ausführungsbeispiel beschrieben, eine weitere Doppelschicht aus einer Schicht mit nebeneinander angeordneten zersetzbarem Material und zusätzlichen Kupfer-Leiterbahnen 152 sowie einer weiteren Deckschicht 156 ausgebildet. Ferner wird aus der derartig prozessierten zusätzlichen Doppelschicht das zersetzbare Material thermisch ausgetrieben. Wie in 1N gezeigt, werden dadurch zusätzliche Hohlräume 154 ausgebildet.
  • Im Weiteren wird ein Verfahren zum Herstellen einer Schicht-Anordnung gemäß einem fünften Ausführungsbeispiel der Erfindung beschrieben.
  • Dieses Ausführungsbeispiel ist eine Modifikation des Verfahrens zum Herstellen der Schicht-Anordnung 126, das bezugnehmend auf die lA bis 1H beschrieben ist. Abweichend davon wird jedoch anstelle einer Polybenzoxazol-Vorstufe ein Low-k-Material, nämlich das Material SiLKTM (Warenzeichen der Firma Dow Chemical Company) als Material für die Bodenschicht 104 verwendet. Anstelle des gemäß dem ersten Ausführungsbeispiel verwendeten Materials für die Hilfsschicht 108 wird ein Resist mit folgenden Komponenten verwendet: 20 Gewichtsteile Polyvinylphenol, dessen phenolosche Hydroxyl-Gruppen mit einer tert-Butoxycarbonyloxy-Gruppierung blockiert sind (Poly-t-BOCvinylphenol); 1 Gewichtsteil Diphenyljodoniumtrifluormethansulfonat als Photosäure; und 80 Gewichtsteile Ethoxyethylacetat als Lösungsmittel. Abgesehen von den alternativ verwendeten Materialien wird eine Schicht-Anordnung erhalten, die im Wesentlichen der in 1H gezeigten Schicht-Anordnung 126 entspricht.
  • Gemäß einem Verfahren zum Herstellen einer Schicht-Anordnung gemäß einem sechsten Ausführungsbeispiel der Erfindung wird eine Schicht-Anordnung ähnlich der Schicht-Anordnung 150 ausgebildet wie oben bezugnehmend auf das vierte Ausführungsbeispiel beschrieben. Allerdings werden gemäß dem sechsten Ausführungsbeispiel als Material für den Photoresist und das Dielektrikum die Komponenten gemäß dem fünften Ausführungsbeispiel verwendet.
  • Im Weiteren wird bezugnehmend auf 1A bis 1H, 1J bis 1L, 1O bis 1R ein Verfahren zum Herstellen einer Schicht-Anordnung gemäß einem siebten Ausführungsbeispiel der Erfindung beschrieben.
  • Zunächst wird, wie oben bezugnehmend auf 1A bis 1H, 1J bis 1L beschrieben, die Schichtenfolge 144 ausgebildet.
  • Um die in 1O gezeigte Schichtenfolge 158 zu erhalten, wird eine weitere Photoresist-Schicht 160 aus zersetzbarem und photoaktivem Material aufgeschleudert und getrocknet.
  • Um die in 1P gezeigte Schichtenfolge 162 zu erhalten, wird die weitere Photoresist-Schicht 160 mit einer Leiterbahn-Photomaske belichtet. Die Leiterbahn-Photomaske wird derart gewählt, dass jene Stelle der weiteren Photoresist-Schicht 160 belichtet wird, oberhalb derer zuvor das Via-Loch 142 angeordnet war. Der in dem ursprünglichen Via-Loch 142 befindliche Anteil der weiteren Photoresist-Schicht 160 wird also belichtet und beim anschließenden Entwickeln entfernt. Dadurch entsteht die in 1P gezeigten typischen Dual-Damescene-Struktur, bei der in der Deckschicht 124 das Via-Loch 142 und eine Leiterbahn 120 freigelegt sind. Ferner ist aus der strukturierten weiteren Photoresist-Schicht 160 eine weitere zersetzbare Struktur 164 gebildet.
  • Um die in 1Q gezeigte Schichtenfolge 166 zu erhalten, werden, wie oben bezugnehmend auf 1E, 1F beschrieben, weitere Kupfer-Leiterbahnen 166 ausgebildet. Simultan wird das Via-Loch 142 mit Kupfer-Material gefüllt. Mit anderen Worten werden mittels einer Liner- (beispielsweise Tantal) und einer Kupfer-Keimschicht-Abscheidung sowohl das Via-Loch 142 als auch die von der weiteren zersetzbaren Struktur 164 freien Oberflächenbereiche der Schichtenfolge 162 mit Kupfermaterial bedeckt. Überschüssiges Kupfer- und Liner-Material wird unter Verwendung eines CMP-Verfahrens entfernt, wodurch eine planare Oberfläche der Schichtenfolge 166 erreicht wird.
  • Um die in 1R gezeigte Schicht-Anordnung 170 zu erhalten, wird die in 1Q gezeigte Schichtenfolge 166 analog prozessiert wie oben bezugnehmend auf 1G, 1H beschrieben. Zunächst wird eine weitere Deckschicht 172 auf die Oberfläche der Schichtenfolge 166 aufgebracht. Anschließend wird das verbliebene Photoresist-Material der weiteren zersetzbaren Struktur 164 mittels Temperns entfernt, wodurch weitere Hohlräume 174 ausgebildet werden.
  • Im Weiteren wird ein Verfahren zum Herstellen einer Schicht-Anordnung gemäß einem achten Ausführungsbeispiel der Erfindung beschrieben.
  • Auf einem Silizium-Substrat (Wafer) wird eine Polyimid-Vorstufe (Polyamidocarbonsäure), hergestellt aus Diaminodiphenylether und Benzoltetracarbonsäuredianhydrid, aus einer Lösung im N-Methylpyrrolidon mittels einer Schleudertechnik aufgetragen und auf einer Heizplatte für 2 Minuten bei 120°C getrocknet. Anschließend wird das beschichtete Substrat in einem Temper-Ofen unter Stickstoff-Atmosphäre für ungefähr 60 Minuten bei ungefähr 420°C getempert. Aufgrund des Temperns wird die Polyimid-Vorstufe in Polyimid überführt. Die Schichtdecke dieses als dielektrische Schicht dienenden Polyimid-Films beträgt ungefähr 1 μm.
  • Anschließend wird eine Lösung eines Polyesters (Poly-1,4-butylenglycol-terephthalat) mittels einer Schleudertechnik auf das Dielektrikum aufgebracht und für ungefähr 3 Minuten bei ungefähr 150°C auf einer Heizplatte getrocknet. Die Dicke dieser Schicht beträgt ungefähr 1 μm. Auf die Polyester-Schicht wird mittels des CVD-Verfahrens ("Chemical Vapour Deposition") eine ungefähr 200 nm dicke Siliziumdioxid-Schicht als Hartmaske für das Strukturieren der zersetzbaren Polyester-Schicht aufgebracht. Die Siliziumdioxid-Schicht wird mit einer Resist-Schicht beschichtet, die aus folgenden Komponenten zusammengesetzt ist: 20 Gewichtsteile m-Kresol-Novolak, 6 Gewichtsteile eines Triesters aus 2,3,4-Trihydroxybenzophenon und Naphthochinon-diazid-4-sulfonsäure, sowie 80 Gewichtsteile Methoxypropylacetat.
  • Nach dem Trocknen des Resists für 2 Minuten bei 100°C ist dessen Schichtdicke ungefähr 0.8 μm.
  • Die Resist-Schicht wird unter Verwendung einer Photomaske (Steg-Graben-Maske) belichtet (Belichtungswellenlänge 365 nm), mit einem wässrig-alkalischem Entwickler AZ 303 von Celanese für ungefähr 60 Sekunden entwickelt und 1 Minute lang bei 100°C getrocknet. Die vertikale Höhe der Resiststrukturen beträgt ungefähr 0.8 μm.
  • Die Resiststruktur wird unter Verwendung eines CHF3-Plasma-Ätzverfahrens für 30 Sekunden zuerst in die Siliziumdioxid-Schicht, anschließend mittels O2-Plasma-Ätzens für 60 Sekunden in die zersetzbare Polyester-Schicht übertragen. Die Siliziumdioxid-Schicht dient dabei als Ätzmaske. Während dieser Übertragung der Strukturen wird das Photoresist-Material infolge Ätzens entfernt.
  • Anschließend wird die Siliziumdioxid-Schicht mittels einer ungefähr 60 Sekunden andauernden Behandlung mit einer HF-Lösung entfernt, die Schichtenfolge mit destilliertem Wasser gespült und für 60 Sekunden bei 100°C getrocknet.
  • Die gemäß diesem Herstellungsverfahren hergestellten Polyesterstrukturen auf Polyimid entsprechen in etwa der in 1B gezeigten Schichtenfolge 110. Ausgehend von dieser Schichtenfolge kann entsprechend einem der vorgestellten Herstellungsverfahren weiterverfahren werden, um eine erfindungsgemäße Schicht-Anordnung auszubilden.
    • 100
    Silizium-Wafer
    102
    Schichtenfolge
    104
    Bodenschicht
    106
    Schichtenfolge
    108
    Hilfsschicht
    110
    Schichtenfolge
    112
    zersetzbare Struktur
    112a
    Komponente
    114
    Schichtenfolge
    116
    Kupfer-Material
    118
    Schichtenfolge
    120
    Kupfer-Leiterbahnen
    122
    Schichtenfolge
    124
    Deckschicht
    126
    Schicht-Anordnung
    128
    Hohlräume
    130
    Schicht-Anordnung
    132
    Kupfer-Stützsäule
    134
    Schichtenfolge
    136
    Photoresist-Schicht
    138
    Kontaktloch
    140
    Schichtenfolge
    142
    Via-Loch
    144
    Schichtenfolge
    146
    Schichtenfolge
    148
    Kupfer-Kontaktierung
    150
    Schicht-Anordnung
    152
    zusätzliche Kupfer-Leiterbahnen
    154
    zusätzliche Hohlräume
    156
    zusätzliche Deckschicht
    158
    Schichtenfolge
    160
    weitere Photoresist-Schicht
    162
    Schichtenfolge
    164
    weitere zersetzbare Struktur
    166
    Schichtenfolge
    168
    weitere Kupfer-Leiterbahnen
    170
    Schicht-Anordnung
    172
    weitere Deckschicht
    174
    weitere Hohlräume
  • In diesem Dokument sind folgende Veröffentlichungen zitiert:
    • [1] B.P Shieh, L.C. Bassmann, D.-K. Kim, K.C. Saraswat, M.D. Deal, J.P. Mc Vittie, R.S. List, S. Nag, L. Ting, Proc. IEEE, IITC 1998, 125-127
    • [2] Demolliens, O. et al., Proceedings of IITC 2000, 276, 277

Claims (24)

  1. Schicht-Anordnung – mit einer auf einem Substrat angeordneten Schicht, die einen ersten Teilbereich aus zersetzbarem Material und einen daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nicht-zersetzbaren Material aufweist; – mit einer Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur; – wobei die Schicht-Anordnung derart eingerichtet ist, dass das zersetzbare Material aus der Schicht-Anordnung entfernbar ist.
  2. Schicht-Anordnung nach Anspruch 1 mit einer Zwischenschicht zwischen dem Substrat und der Schicht aus zersetzbarem Material und aus der Nutzstruktur.
  3. Schicht-Anordnung nach Anspruch 1 oder 2 bei der das Substrat Silizium aufweist.
  4. Schicht-Anordnung nach Anspruch 2 oder 3, bei der die Deckschicht und/oder die Zwischenschicht aus dielektrischen Material hergestellt ist.
  5. Schicht-Anordnung nach einem der Ansprüche 2 bis 4, bei der die Deckschicht und/oder die Zwischenschicht aus einem oder einer Kombination der Materialien – Siliziumoxid; – Siliziumnitrid; – SiLK; – poröses SiLK; – Oxazol; – poröses Oxazol; – Black Diamond; – Coral; – Nanoglass; – JSR LKD; – Polybenzoxazol; – Polybenzimidazol; – Polyimid; – Polychinolin; – Polychinoxalin; – Polyarylen; und – Polyarylenether ist.
  6. Schicht-Anordnung nach einem der Ansprüche 1 bis 5, bei der die Deckschicht derart eingerichtet ist, dass sie für zersetztes zersetzbares Material durchlässig ist.
  7. Schicht-Anordnung nach einem der Ansprüche 1 bis 6, bei der die Nutzstruktur aus einem elektrisch leitfähigen Material hergestellt ist.
  8. Schicht-Anordnung nach Anspruch 7, bei der die Nutzstruktur – Silber; – eine Silber-Legierung; – Wolfram; – Wolfram-Silizid; – Aluminium; – eine Aluminium-Legierung; – Kupfer; und/oder – eine Kupfer-Legierung aufweist.
  9. Schicht-Anordnung nach einem der Ansprüche 1 bis 6, bei der die Nutzstruktur aus einem dielektrischen Material hergestellt ist.
  10. Schicht-Anordnung nach Anspruch 9, bei der die Nutzstruktur – Siliziumdioxid; – Siliziumnitrid; und/oder – ein keramisches Material aufweist.
  11. Schicht-Anordnung nach einem der Ansprüche 1 bis 10, bei der das zersetzbare Material thermisch zersetzbar ist.
  12. Schicht-Anordnung nach einem der Ansprüche 1 bis 11, bei der das zersetzbare Material eines oder eine Kombination von – Polyester; – Polyether; – Polyethylenglykol; – Polypropylenglykol; – Polyethylenoxid; – Polypropylenoxid; – Polyacrylat; – Polymethacrylat; – Polyacetal; – Polyketal; – Polycarbonat; – Polyurethan; – Polyetherketon; – cycloaliphatischem Polymer; – Polynorbornen; – aliphatischem Polyamid; – Novolak; – Polyvinylphenol; – eine Epoxy-Verbindung; – Co-Polymer dieser Verbindungen; und – Ter-Polymer dieser Verbindungen aufweist.
  13. Schicht-Anordnung nach einem der Ansprüche 1 bis 12, bei der das zersetzbare Material photosensitiv ist.
  14. Schicht-Anordnung nach einem der Ansprüche 1 bis 13, bei der in der zwischen dem Substrat und der Deckschicht angeordneten Schicht mindestens eine Stützstruktur ausgebildet ist.
  15. Schicht-Anordnung nach einem der Ansprüche 1 bis 14 mit einer entlang der seitlichen Begrenzung des Substrats verlaufenden Schutzstruktur zum Schutz der Nutzstruktur vor Einflüssen der Umgebung.
  16. Schicht-Anordnung nach einem der Ansprüche 1 bis 15 mit einer die Nutzstruktur zumindest teilweise umgebenden Passivierungsschicht.
  17. Verfahren zum Herstellen einer Schicht-Anordnung bei dem – auf einem Substrat eine Schicht ausgebildet wird, die einen ersten Teilbereich aus zersetzbarem Material und einen daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nicht-zersetzbaren Material aufweist; – eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet wird; – wobei die Schicht-Anordnung derart eingerichtet ist, dass das zersetzbare Material aus der Schicht-Anordnung entfernbar ist.
  18. Verfahren nach Anspruch 17, bei dem das zersetzbare Material aus der Schicht-Anordnung entfernt wird.
  19. Verfahren nach Anspruch 18, bei dem das zersetzbare Material mittels thermischen Zersetzens aus der Schicht-Anordnung entfernt wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, bei dem – die Nutzstruktur aus Kupfer ausgebildet wird; – die Nutzstruktur zumindest teilweise mit einer Passivierungsschicht ummantelt wird, welche Passivierungsschicht – mittels eines "Electroless Deposition"-Verfahrens aus Kobalt-Wolfram-Phosphor, Kobalt-Phosphor oder Ruthenium ausgebildet wird; oder – mittels eines "Chemical Vapour Deposition"-Verfahrens aus Tantal, Tantalnitrid, Titannitrid, Wolfram, Wolfram-Stickstoff oder Wolfram-Kohlenstoff ausgebildet wird.
  21. Verfahren nach einem der Ansprüche 17 bis 20, bei dem die Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet wird, indem – zersetzbares Material abgeschieden und strukturiert wird; – Material der Nutzstruktur abgeschieden wird; – die Oberfläche der so erhaltenen Schichtenfolge planarisiert wird.
  22. Verfahren nach einem der Ansprüche 17 bis 20, bei dem die Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet wird, indem – Material der Nutzstruktur abgeschieden und strukturiert wird; – zersetzbares Material abgeschieden wird; – die Oberfläche der so erhaltenen Schichtenfolge planarisiert wird.
  23. Verfahren nach einem der Ansprüche 17 bis 22, bei dem mindestens ein zusätzlicher Schichtenstapel auf der Deckschicht ausgebildet wird, wobei der zusätzliche Schichtenstapel eine zusätzliche Deckschicht auf einer zusätzlichen Schicht aus zersetzbarem Material und einer Nutzstruktur aufweist.
  24. Verfahren nach Anspruch 23, bei dem durch eine Deckschicht voneinander getrennte Nutzstrukturen miteinander gekoppelt werden, indem in die Deckschicht mindestens ein Kontaktloch eingebracht und mit elektrisch leitfähigem Material gefüllt wird.
DE10227615A 2002-06-20 2002-06-20 Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung Withdrawn DE10227615A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10227615A DE10227615A1 (de) 2002-06-20 2002-06-20 Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
EP03760551A EP1514303A2 (de) 2002-06-20 2003-06-03 Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung
CNB038138298A CN100349280C (zh) 2002-06-20 2003-06-03 层组合及制造层组合之方法
PCT/DE2003/001827 WO2004001842A2 (de) 2002-06-20 2003-06-03 Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung
JP2004514543A JP2005534168A (ja) 2002-06-20 2003-06-03 層配置物および層配置物の製造方法
US10/518,880 US20060014374A1 (en) 2002-06-20 2003-06-03 Layer assembly and method for producing a layer assembly
TW092115466A TWI222137B (en) 2002-06-20 2003-06-06 Layer arrangement and process for producing a layer arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10227615A DE10227615A1 (de) 2002-06-20 2002-06-20 Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung

Publications (1)

Publication Number Publication Date
DE10227615A1 true DE10227615A1 (de) 2004-01-15

Family

ID=29723324

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10227615A Withdrawn DE10227615A1 (de) 2002-06-20 2002-06-20 Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung

Country Status (7)

Country Link
US (1) US20060014374A1 (de)
EP (1) EP1514303A2 (de)
JP (1) JP2005534168A (de)
CN (1) CN100349280C (de)
DE (1) DE10227615A1 (de)
TW (1) TWI222137B (de)
WO (1) WO2004001842A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335163B1 (ko) * 2004-03-15 2013-12-02 조지아 테크 리서치 코오포레이션 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법
EP1577940B1 (de) * 2004-03-17 2017-04-05 Imec Verfahren zur Herstellung einer Halbleitervorrichtung mit Damaszenstrukturen mit Luftzwischenräumen
TWI292933B (en) * 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
US7371684B2 (en) * 2005-05-16 2008-05-13 International Business Machines Corporation Process for preparing electronics structures using a sacrificial multilayer hardmask scheme
US7337671B2 (en) 2005-06-03 2008-03-04 Georgia Tech Research Corp. Capacitive microaccelerometers and fabrication methods
FR2897198B1 (fr) * 2006-02-08 2008-09-19 Commissariat Energie Atomique Structure d'interconnexions et procede de realisation
US7578189B1 (en) 2006-05-10 2009-08-25 Qualtre, Inc. Three-axis accelerometers
US7767484B2 (en) 2006-05-31 2010-08-03 Georgia Tech Research Corporation Method for sealing and backside releasing of microelectromechanical systems
US8778801B2 (en) * 2012-09-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming seed layer structure
CN106684335A (zh) * 2017-02-06 2017-05-17 厦门大学 一种锂离子电池微米级硅负极的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
US6342722B1 (en) * 1999-08-05 2002-01-29 International Business Machines Corporation Integrated circuit having air gaps between dielectric and conducting lines

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555940B2 (ja) * 1993-07-27 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
JP2763023B2 (ja) * 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
CN1252810C (zh) * 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
JP3137087B2 (ja) * 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법
JP3691982B2 (ja) * 1999-03-12 2005-09-07 株式会社東芝 半導体装置の製造方法
US6030896A (en) * 1999-04-21 2000-02-29 National Semiconductor Corporation Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
TW476134B (en) * 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
KR100499304B1 (ko) * 2000-03-21 2005-07-04 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 재료 및 패턴 형성 방법
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
US6509623B2 (en) * 2000-06-15 2003-01-21 Newport Fab, Llc Microelectronic air-gap structures and methods of forming the same
MY128644A (en) * 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US20030218253A1 (en) * 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
EP1623584B1 (de) * 2003-05-09 2017-07-19 Tekelec Global, Inc. Verfahren und gerät zur bereitstellung von kurznachrichten-gateway-funktionalität in einem telekommunikationsnetz
US7798817B2 (en) * 2005-11-04 2010-09-21 Georgia Tech Research Corporation Integrated circuit interconnects with coaxial conductors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
US6342722B1 (en) * 1999-08-05 2002-01-29 International Business Machines Corporation Integrated circuit having air gaps between dielectric and conducting lines

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P.A. KOHL et al.: Air-Gaps in 0,3 µm Electrical Interconnections, in: IEEE Electron Device Letters Vol. 21, No. 12, 2000, S. 557-559
P.A. KOHL et al.: Air-Gaps in 0,3 mum Electrical Interconnections, in: IEEE Electron Device LettersVol. 21, No. 12, 2000, S. 557-559 *

Also Published As

Publication number Publication date
JP2005534168A (ja) 2005-11-10
US20060014374A1 (en) 2006-01-19
CN1663040A (zh) 2005-08-31
WO2004001842A2 (de) 2003-12-31
CN100349280C (zh) 2007-11-14
TW200400561A (en) 2004-01-01
EP1514303A2 (de) 2005-03-16
WO2004001842A3 (de) 2004-03-11
TWI222137B (en) 2004-10-11

Similar Documents

Publication Publication Date Title
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102014113917A1 (de) Kontaktanschlussflächenstruktur, elektronisches Bauelement und Verfahren zur Herstellung einer Kontaktanschlussflächenstruktur
DE102012111574A1 (de) Ätzschaden- und esl-freie dual-damaszene metallkontaktstruktur
US5068711A (en) Semiconductor device having a planarized surface
KR100339677B1 (ko) 반도체장치의제조방법및반도체장치
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE10226571A1 (de) Prozess zur Ausbildung von Schmelzsicherungen
US6235648B1 (en) Semiconductor device including insulation film and fabrication method thereof
DE102018221806B4 (de) Verfahren zur herstellung von back-end-of-line-strukturen mit luftspalten
DE102020105731B4 (de) Kondensator, metall-isolator-metallstruktur und verfahren zu ihrer herstellung
DE10227615A1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE102008052470A1 (de) Verfahren zum Prozessieren eines Kontaktpads, Verfahren zum Herstellen eines Kontaktpads und integriertes Schaltkreiselement
DE112004000396T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einer barrierenschichtausgekleideten Öffnung
DE10238024B4 (de) Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
DE102006029335A1 (de) Zusammensetzung zum Ausbilden eines Isolierfilms und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
US7482288B2 (en) Method for producing a grid cap with a locally increased dielectric constant
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102008059499A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit Luftspalten, die zusammen mit Kontaktdurchführungen hergestellt sind
DE102006036797A1 (de) Einzel-Damascene mit Einwegschablone und Verfahren dafür
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE102006051496B4 (de) Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
WO2005041273A2 (de) Verfahren zur verringerung parasitärer kopplungen in schaltkreisen
DE10142201C2 (de) Verfahren zur Erzeugung von Hohlräumen mit Submikrometer-Strukturen in einer Halbleitereinrichtung mittels einer gefrierenden Prozessflüssigkeit
DE102004042168A1 (de) Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee