WO2004001842A2 - Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung - Google Patents

Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung Download PDF

Info

Publication number
WO2004001842A2
WO2004001842A2 PCT/DE2003/001827 DE0301827W WO2004001842A2 WO 2004001842 A2 WO2004001842 A2 WO 2004001842A2 DE 0301827 W DE0301827 W DE 0301827W WO 2004001842 A2 WO2004001842 A2 WO 2004001842A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
useful structure
decomposable
decomposable material
layer arrangement
Prior art date
Application number
PCT/DE2003/001827
Other languages
English (en)
French (fr)
Other versions
WO2004001842A3 (de
Inventor
Hans-Joachim Barth
Recai Sezi
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP03760551A priority Critical patent/EP1514303A2/de
Priority to US10/518,880 priority patent/US20060014374A1/en
Priority to JP2004514543A priority patent/JP2005534168A/ja
Publication of WO2004001842A2 publication Critical patent/WO2004001842A2/de
Publication of WO2004001842A3 publication Critical patent/WO2004001842A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a layer arrangement and a method for producing a layer arrangement.
  • the transit time of a signal in a conductor track increases with increasing coupling capacitance because this transit time is determined by the product of ohmic resistance R and capacitance C (so-called "RC delay").
  • Dielectric constant e of the insulating material is reduced. It is therefore attempted to use materials with a low relative dielectric constant e (so-called "low k materials”) as materials for insulation layers in integrated circuits.
  • Amorphous silicon dioxide (Si0 2 ) with a relative dielectric constant of approximately 4.0 is often used as the dielectric for electrically decoupling metallic conductor tracks from one another.
  • Silicon dioxide is therefore no longer suitable as a dielectric material for future high-performance requirements.
  • Cavities or pores will decrease the k-value of the porous material.
  • [3] discloses a copper / air hole structure made using a sacrificial polymer and a silicon oxide layer.
  • Layer is formed, wherein material located between the conductor tracks is discharged through the holes.
  • [5] discloses a layer arrangement with conductor tracks on a substrate and a porous layer on the conductor tracks, material of a sacrificial structure evaporating between the conductor tracks and being removed through the porous layer.
  • [6] discloses an integrated circuit with air holes between dielectric and electrically conductive lines.
  • the invention is based on the problem of providing a layer arrangement in which a parasitic capacitance of components of a useful structure is reduced compared to the prior art.
  • the layer arrangement according to the invention contains a layer arranged on a substrate, which has a first partial area made of decomposable material and a second partial area arranged next to it with a useful structure made of a non-decomposable material. Furthermore, the layer arrangement has a cover layer on the layer of decomposable material and the useful structure. The layer arrangement is set up in such a way that the decomposable material can be removed from the layer arrangement. Furthermore, a method for producing a layer arrangement is provided according to the invention, in which a layer is formed on a substrate which has a first partial area made of decomposable material and a second partial area arranged next to it, made of a useful structure made of a non-decomposable material. Furthermore, a cover layer is formed on the layer made of decomposable material and the useful structure. The layer arrangement is set up in such a way that the decomposable material can be removed from the layer arrangement.
  • a layer arrangement with a layer embedded between two layers, which has decomposable material and a useful structure, is clearly created according to the invention.
  • the useful structure can have, for example, conductor tracks of an integrated circuit. Parasitic capacitances can occur between conductor tracks of the useful structure, which are greater according to equation (1), the greater the relative dielectric constant of the decomposable material arranged between the conductor tracks.
  • the decomposable material in combination with the cover layer is designed according to the invention in such a way that the decomposable material can be thermally decomposed or evaporated by means of a suitable treatment of the Schich arrangement (for example by means of temporary Te perns). The decomposable material is thereby removed from the layer arrangement by preferably diffusing through the cover layer.
  • Metallization levels of an integrated circuit is therefore reduced according to the invention.
  • a complex formation of pores or a complex structuring of a dielectric layer to create cavities is thus avoided according to the invention.
  • dielectric material arranged between the conductor tracks of a metallization level can be removed.
  • the conductor tracks are mechanically stabilized on both sides in the vertical direction by a layer (cover layer or substrate).
  • at least the cover layer is made of a material which is permeable to the decomposition products of the layer arranged in between and which is preferably itself a low-k material.
  • the layer arrangement can preferably have an intermediate layer between the substrate and the layer made of decomposable material and the useful structure.
  • the intermediate layer can be made of low-k material and / or can be set up in such a way that the material of the useful structure is protected against diffusion out of the layer arrangement due to the functionality of the intermediate layer.
  • the substrate can preferably have silicon and can in particular be a silicon wafer or a silicon chip.
  • the cover layer and / or the intermediate layer can be made of dielectric material.
  • the cover layer and / or the intermediate layer can have silicon oxide, silicon nitride, SiLK, porous SiLK, oxazole, porous oxazole, black diamond, coral, nanoglass, JSR LKD, polybenzoxazole, polybenzimidazole, polyimide, polyquinoline, polyquinoxaline, polyarylene ether and / or polyarylene.
  • the cover layer of the layer arrangement is preferably set up such that it is permeable to decomposed decomposable material. More preferably, the cover layer is set up in such a way that it is protected against destruction or damage when a decomposition process is carried out. In particular, the cover layer should be protected against thermal decomposition or thermal damage when heated to a temperature range of approximately 250 ° C. to approximately 400 ° C. This temperature range is typical of a thermal decomposition process for decomposing the decomposable material. However, the exact decomposition temperature depends on the choice of material in the individual case.
  • the useful structure can be made from an electrically conductive material, in particular from aluminum and / or copper and / or a dielectric material such as silicon dioxide (Si0 2 ), silicon nitride (Si 3 N 4 ) or ceramic materials. Copper in particular is suitable as a material for conductor tracks of an integrated circuit, since it has a very low ohmic resistance, whereby the
  • RC delay can be kept low.
  • Aluminum can be deposited planar and subsequently structured, and can also be processed using a Damascene process. When using copper as the material of
  • Useful structure it is advantageous to form a copper structure by first depositing and structuring a dielectric layer and then using the Damascene method to introduce copper material into areas free of dielectric material.
  • Layer sequence can preferably be planarized using a CMP ("chemical mechanical polishing") method. It should be emphasized that in the case of a useful structure made of an electrically insulating or dielectric material, an electrically conductive passivation layer is at least unnecessary between the useful structure and the cover layer.
  • CMP chemical mechanical polishing
  • the decomposable material is preferably thermally decomposable, that is to say it can be removed from the layer arrangement by heating to a predetermined temperature for a predetermined time in a predetermined chemical environment (for example under a protective gas atmosphere with argon, nitrogen or in a vacuum).
  • a predetermined temperature for example under a protective gas atmosphere with argon, nitrogen or in a vacuum.
  • the required decomposition temperature depends above all on the choice of the material of the thermally decomposable layer.
  • the decomposition temperature can be modified by using a mixture of different material components for the thermally decomposable structure.
  • the required decomposition temperature can also be influenced by setting the other process parameters in the event of thermal decomposition (eg ambient pressure, etc.).
  • the decomposable material can be other than thermally decomposable.
  • the decomposable material has the property of absorbing electromagnetic radiation of a suitable wavelength range (e.g. UV radiation) sufficiently strongly, and if the absorption of such electromagnetic radiation by the cover layer is sufficiently low, then the decomposition of the decomposable layer by irradiation of electromagnetic radiation on the Layer arrangement according to the invention can be realized.
  • a suitable wavelength range e.g. UV radiation
  • Suitable materials or material classes for the decomposable material are, for example, polyester, (predominantly aliphatic) polyethers such as polyethylene glycol, polypropylene glycol, polyethylene oxide or polypropylene oxide. Also suitable are polyacrylates, polythethacrylates, polyacetals, polyketals, polycarbonates, polyurethanes, polyether ketones, cycloaliphatic polymers such as polynorbornene, predominantly aliphatic polyamides, novolaks, polyvinylphenols and epoxy compounds. Co or ter polymers of the material classes mentioned here are also suitable.
  • the decomposable material is preferably photosensitive or photostructurable, such as a resist.
  • a photostructurable resist can be one of the following combinations of a base polymer and a photoactive component or photo acid.
  • polyacrylates polyacrylates, polymethacrylates, polyacetals, polyketals, copolymers with maleic anhydride (such as styrene / maleic anhydride), aliphatic, aromatic or cycloaliphatic polymers with tert
  • Butyl ester such as tert-butyl ethacrylate or with tert-butoxycarbonyloxy groups [(OCOO (CH 3 ) 3 ] such as tert-
  • Suitable photoactive components are, for example
  • Diazoketones diazoquinones, triphenyl sulfonium salts or
  • Suitable solvents for dielectric materials, resist or the temporarily used decomposable material are, for example, methoxypropyl acetate, ethoxypropyl acetate, ethoxyethyl propionate, N-methylpyrrolidone, gamma-butyrolactone, cyclohexanone or cyclopentanone.
  • At least one support structure is preferably formed in the layer arranged between the substrate and the cover layer.
  • a support structure preferably made of metallic material, where there are sufficiently large material-free areas from the chip layout.
  • the support structure can be designed, for example, as a support column. Support pillars for mechanical stabilization are particularly advantageous under the bond pads.
  • the layer arrangement can have a protective structure which runs essentially along the lateral boundary of the substrate in order to protect the useful structure from influences from the surroundings.
  • An all-round impermeable protective ring (sealing ring) made of preferably at least 2 ⁇ m wide metal sheets and preferably multiple, likewise uninterrupted long vias can be implemented on the chip edge to prevent corrosion or
  • the useful structure can be at least partially of one
  • Passivation layer to be surrounded (“liner").
  • a diffusion barrier is advantageous for preventing the copper material from diffusing out or for improving the adhesion of the copper material.
  • the method according to the invention for producing the layer arrangement is described in more detail below. Refinements of the layer arrangement also apply to the method for producing the layer arrangement.
  • the decomposable material is preferably removed from the layer arrangement, for example by means of thermal decomposition.
  • the useful structure can be formed from copper and at least partially encased with a passivation layer, which passivation layer is made of cobalt-tungsten-phosphorus (CoWP), cobalt-tungsten by means of a (preferably selective) electroless deposition method -Bor (CoWB), cobalt -phosphorus (CoP) or ruthenium (Ru).
  • passivation layer is made of cobalt-tungsten-phosphorus (CoWP), cobalt-tungsten by means of a (preferably selective) electroless deposition method -Bor (CoWB), cobalt -phosphorus (CoP) or ruthenium (Ru).
  • the passivation layer can be produced using a (preferably selective) "Chemical Vapor Deposition” (CVD) process from tantalum (Ta), tantalum nitride (TaN), titanium nitride (TiN), tungsten (W), tungsten nitrogen (WN) or Tungsten carbon (WC) are formed.
  • the layer of decomposable material and the useful structure can be formed by depositing decomposable material and structuring it (for example using a lithography and an etching method), depositing material of the useful structure and the surface of the layer sequence thus obtained (for example using a CMP process, "chemical mechanical polishing”) is planarized. This procedure is particularly useful for
  • the layer of decomposable material and the useful structure can be formed by depositing and structuring material of the useful structure (e.g. using a lithography and an etching method) and depositing decomposable material. If a metallic material is used for the useful structure, for example aluminum or copper, this method for forming the useful structure is referred to as the Damascene method. The surface of the layer sequence thus obtained can then be planarized (e.g. using a CMP method).
  • At least one additional layer stack can be formed on the cover layer, the additional layer stack having an additional cover layer on an additional layer made of decomposable material and a useful structure.
  • the layer arrangement contains a
  • Substrate a first layer arranged thereon Usable structure and thermally decomposable material, a first cover layer formed thereon, a second layer made of usable structure and decomposable material formed thereon, a second cover layer formed thereon, a third layer formed of useful structure and decomposable material thereon, a third cover layer, and so on.
  • a multiplicity of layer arrangements according to the invention can be stacked on top of one another, which is particularly advantageous when forming a plurality of metallization levels in silicon microelectronics (typically up to ten metallization levels).
  • a common decomposition process e.g. thermal
  • this double layer can alternatively be subjected to a decomposition process after the formation of a double layer each consisting of a layer of useful structure and decomposable material and a cover layer.
  • each bilayer will be subjected to a separate decomposition process.
  • Utility structures that are separated from one another can preferably be electrically or mechanically coupled to one another by a cover layer, in that at least one contact hole is made in the cover layer and filled with electrically conductive material. Some typical values and materials are listed below.
  • the thickness of the intermediate layer is preferably between 100 nm and 100 nm. preferred
  • Layer thicknesses for the layer of decomposable material and the useful structure are between approximately 100 nm and approximately 100 nm.
  • the structuring of an underlying layer is preferably between 200 nm and 100 nm.
  • a first nm preferably between 200 nm and 100 nm.
  • Anti-reflective layer can be provided (for example BARC, “Bottom Anti Reflective Coating”).
  • the wavelengths 248 nm, 193 nm, 157 nm or a wavelength in extreme ultraviolet (EUV lithography, "extreme ultra violet”) can be used.
  • the invention is also in Framework of a multilayer metallization, for example for a plurality of metallization levels of an integrated one
  • Circuit usable.
  • Mechanical support structures and a protective ring preferably at the edge of the chip, increase the mechanical stability of the layer arrangement.
  • FIGS. 1A to 1R layer sequences at different times during manufacturing processes according to the invention of a layer arrangement according to the invention according to different
  • FIGS. 1A to 1H A method for producing a layer arrangement according to a first exemplary embodiment of the invention is described below with reference to FIGS. 1A to 1H.
  • a bottom layer 104 made of polybenzoxazole is formed on a silicon wafer 100 (see FIG. 1A).
  • a polybenzoxazole precursor poly-o-hydroxyamide
  • the coated silicon substrate 100 is annealed in a tempering furnace under a nitrogen atmosphere for approximately 60 minutes at approximately 420 ° C. Due to the annealing, the polybenzoxazole precursor in Polybenzoxazole material transferred.
  • the thickness of the dielectric bottom layer 104 is 1 ⁇ m.
  • an auxiliary layer 108 made of photoresist is placed on the
  • Layer sequence 102 applied.
  • a decomposable and photoactive film made from a copolymer of tert-butyl methacrylate and methyl methacrylate (20 parts by weight), a photo acid from triphenylsulfonium trifluoromethanesulfonate and methoxypropyl acetate as
  • Solvent 80 parts by weight was applied to the bottom layer 104 using a spin technique and dried at about 100 ° C for about 1 minute.
  • the resist auxiliary layer 108 is exposed using a photomask (web-trench mask for the conductor tracks) (exposure wavelength 248 nm) and heated to 100 ° C. for 100 seconds on a heating plate (so-called "post exposure bake"), developed with an aqueous alkaline developer NMD-W from Tokya Ohka for about 60 seconds and dried for 1 minute at 100 ° C.
  • a decomposable structure 112 made of decomposable material is formed on the auxiliary layer 108.
  • the vertical height of the decomposable structure 112 according to FIG. 1D is approximately 1 ⁇ m.
  • the layer sequence 110 with a thin layer combination of liner (tantalum material, 30 nm) and a copper seed layer (using the PECVD method ("plasma enhanced chemical vapor deposition") approximately 100 nm).
  • PECVD plasma enhanced chemical vapor deposition
  • a PVD process Physical Vapor Deposition
  • ie a sputtering process can also be used to apply these layers. Procedures to be used.
  • the copper seed layer is then galvanically reinforced so that all
  • Trench areas between adjacent components of the decomposable structure 112 are filled with copper material. As shown in FIG. 1E, the vertical height of the copper material 116 according to FIG. 1E is greater than the vertical height of the decomposable structure 112.
  • the copper material 116 is polished using the CMP method (“chemical mechanical polishing”) to such an extent that it forms a common flat surface with the decomposable structure 112 on the surface. In other words, the copper material is abraded above the decomposable structure 112.
  • CMP method chemical mechanical polishing
  • a cobalt-tungsten-phosphor layer deposited selectively and using an electroless deposition process is applied to the copper surface (not shown in the figure).
  • the remaining copper material forms the copper conductor tracks 120.
  • a further polybenzoxazole precursor is applied to the layer sequence 120 (as described above) and dried. This forms a dielectric cover layer 124 made of polybenzoxazole.
  • the layer sequence 122 is subjected to an annealing process.
  • the underlying decomposable structure 112 made of resist material is decomposed, so that cavities 128 remain.
  • the dielectric cover layer 124 is protected from damage, since the decomposed material of the decomposable structure 112 diffuses through the cover layer 124. Since the cavities 128 have a relative dielectric constant of approximately one, the copper conductor tracks 120 form a reduced coupling capacitance with one another.
  • a further layer of decomposable material and adjacent areas with decomposable material is formed on the cover layer 124 analogously to the method steps described with reference to FIGS. 1A to 1H (not shown in FIG Figure).
  • a further dielectric cover layer is formed over the last-mentioned layer, so that two interconnect levels are realized one above the other.
  • Each conductor track level is surrounded on both sides by a dielectric layer in the vertical direction.
  • the method is not limited to two layers, but any number of layers can be formed and processed on top of one another.
  • a layer arrangement 130 according to a third exemplary embodiment of the invention is described below with reference to FIG. II.
  • the manufacturing method for forming the layer arrangement 130 is largely analogous to that described above with reference to FIGS. 1A to 1H.
  • 126 is that in the method step described for referring to FIG. 1D for structuring the auxiliary layer 108 to form the decomposable structure 112
  • Structuring is carried out in such a way that the component 112a of the decomposable structure 112 shown in FIG. 1D is additionally structured such that component 112a is divided into two subcomponents spatially decoupled, between which a further cavity is arranged.
  • the further cavity is filled with copper material in a method step analogous to that described with reference to FIG. 1E, so that the layer arrangement 130 shown in FIG. II is obtained in the case of processing analogous to FIG. 1F to FIG. 1H.
  • This additionally has a copper support column 132, which is provided in order to improve the mechanical stability of the layer arrangement 130.
  • FIGS. 1A to 1H, 1J, IN A method for producing a layer arrangement according to a fourth exemplary embodiment of the invention is described below with reference to FIGS. 1A to 1H, 1J, IN.
  • the method steps shown above with reference to FIGS. 1A to 1H are carried out first.
  • a photoresist layer 136 is applied and structured on the layer sequence shown in FIG. 1H.
  • the photoresist layer 136 is applied analogously to With reference to FIG. IC above, the deposition of the auxiliary layer
  • a contact hole 138 is formed, which is located directly above one of the copper conductor tracks 120. As further shown in Fig. 1J, the rest is
  • the dielectric material of the cover layer 124 is etched in the contact hole 138 by means of an oxygen plasma for 100 seconds, as a result of which the surface of one of the copper conductor tracks 120 is exposed. This creates a via hole 142. To remove an oxide layer possibly located on the surface of this copper interconnect 120, etching is continued for 20 seconds using an argon plasma.
  • the remaining photoresist layer 136 is removed (stripped) by means of a two-minute treatment with N-methylpyrrolidone and the layer sequence obtained in this way is dried for 60 seconds at 120 ° C.
  • the via hole 142 is galvanically filled with copper material in order to form the copper contact 148.
  • Another double layer of a layer with decomposable arranged side by side Material and additional copper conductor tracks 152 and a further cover layer 156 are formed. Furthermore, the decomposable material is expelled thermally from the additional double layer processed in this way. As shown in FIG. IN, additional cavities 154 are thereby formed.
  • This exemplary embodiment is a modification of the method for producing the layer arrangement 126, which is described with reference to FIGS. 1A to 1H.
  • a low-k material namely the material SiLK TM (trademark of Dow Chemical Company) is used as the material for the bottom layer 104.
  • a resist is used with the following components: 20 parts by weight of polyvinylphenol, the phenolic hydroxyl groups of which are blocked with a tert-butoxycarbonyloxy grouping (poly-t-BOC-vinylphenol); 1 part by weight of diphenyliodonium trifluoromethanesulfonate as photo acid; and 80 parts by weight of ethoxyethyl acetate as a solvent.
  • a layer arrangement is obtained which essentially corresponds to the layer arrangement 126 shown in FIG. 1H.
  • a layer arrangement is similar to the layer arrangement 150 trained as referring to the fourth above
  • the components according to the fifth exemplary embodiment are used as the material for the photoresist and the dielectric.
  • the layer sequence 144 is formed.
  • a further photoresist layer 160 made of decomposable and photoactive material is spun on and dried.
  • the further photoresist layer 160 is exposed with a conductor track photomask.
  • the conductor track photomask is selected such that that point of the further photoresist layer 160 is exposed above which the via hole 142 was previously arranged.
  • the portion of the further photoresist layer 160 located in the original via hole 142 is thus exposed and removed during the subsequent development.
  • a further decomposable structure 164 is formed from the structured further photoresist layer 160.
  • IQ further copper conductor tracks 166 are formed, as described above with reference to FIG. 1E, FIG. 1F.
  • Via hole 142 is simultaneously filled with copper material.
  • both the via hole is made by means of a liner (for example tantalum) and a copper seed layer deposition
  • the layer sequence 166 shown in FIG. IQ is processed analogously as described above with reference to FIG. IG, FIG. 1H.
  • a further cover layer 172 is applied to the surface of the layer sequence 166.
  • the remaining photoresist material of the further decomposable structure 164 is then removed by means of tempering, as a result of which further cavities 174 are formed.
  • a silicon substrate On a silicon substrate (wafer) is a polyimide precursor (polyamidocarboxylic acid), made from diaminodiphenyl ether and benzene tetracarboxylic acid dianhydride, from a solution in N-methylpyrrolidone using a polyimide precursor (polyamidocarboxylic acid), made from diaminodiphenyl ether and benzene tetracarboxylic acid dianhydride, from a solution in N-methylpyrrolidone using a
  • a solution of a polyester (poly-1,4-butylene glycol terephthalate) is then applied to the dielectric by means of a centrifugal technique and dried on a hotplate at about 150 ° C. for about 3 minutes. The thickness of this layer is approximately 1 ⁇ m.
  • An approximately 200 nm thick silicon dioxide layer is applied to the polyester layer by means of the CVD process ("Chemical Vapor Deposition") as a hard mask for structuring the decomposable polyester layer.
  • the silicon dioxide layer is coated with a resist layer, which is composed of the following components: 20 parts by weight of m-cresol novolak, 6 parts by weight of a triester made of 2,3,4-trihydroxybenzophenone and naphthoquinonediazid-4-sulfonic acid, and 80 Parts by weight of methoxypropyl acetate.
  • the layer thickness is about 0.8 ⁇ m.
  • the resist layer is exposed using a photomask (web-trench mask) (exposure wavelength 365 nm), developed with an aqueous alkaline developer AZ 303 from Celanese for approximately 60 seconds and dried at 100 ° C. for 1 minute.
  • the vertical height of the resist structures is approximately 0.8 ⁇ m.
  • the resist pattern is first etched into the silicon dioxide for 30 seconds using a CHF 3 plasma etching process. Layer, then by means of 0 2 plasma etching for 60
  • Silicon dioxide layer serves as an etching mask. During this transfer of the structures, the photoresist material is removed as a result of etching.
  • the silicon dioxide layer is then removed by means of a treatment with an HF solution that lasts approximately 60 seconds, the layer sequence is rinsed with distilled water and dried at 100 ° C. for 60 seconds.
  • polyester structures on polyimide produced in accordance with this production method correspond approximately to the layer sequence 110 shown in FIG. IB.
  • further processing can be carried out in accordance with one of the production methods presented in order to form a layer arrangement according to the invention.

Abstract

Die Erfindung betrifft eine Schicht-Anordnung und ein Verfahren zum Herstellen einer Schicht-Anordnung. Die Schicht-Anordnung hat eine auf einem Substrat angeordnete Schicht, die einen ersten Teilbereich aus zersetzbarem Material und einen daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nicht-zersetzbaren Material aufweist. Ferner hat die Schicht-Anordnung eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur, wobei die Schicht-Anordnung derart eingerichtet ist, dass das zersetzbare Material aus der Schicht-Anordnung entfernbar ist.

Description

Beschreibung
Schicht-Anordnung und Verfahren zum Herstellen einer Schicht- Anordnung
Die Erfindung betrifft eine Schicht-Anordnung und ein Verfahren zum Herstellen einer Schicht-Anordnung .
In der Halbleitertechnologie, insbesondere beim Ausbilden von integrierten Schaltkreisen, werden für viele Anwendungen elektrisch isolierende Schichten benötigt. Werden Isolationsschichten in einem integrierten Schaltkreis ausgebildet, in dem auch elektrisch leitfähige Bereiche, insbesondere Leiterbahnen, enthalten sind, so kann sich eine Koppelkapazität zwischen benachbarten Leiterbahnen und einer dazwischen angeordneten dielektrischen Schicht ergeben. Die Kapazität zweier paralleler Leiterbahnen, deren aneinandergrenzende Flächen, die mit A bezeichnet und in einem Abstand d voneinander angeordnet sind, ergibt sich bei einer relativen Dielektrizitätskonstante e des Dielektrikums zu:
C=eA/d (1)
Mit fortschreitender Miniaturisierung der Silizium- Mikroelektronik, das heißt mit abnehmendem Abstand d zwischen benachbarten Leiterbahnen, ergibt sich besonders dann eine große Koppelkapazität C, wenn die aneinandergrenzenden Flächen A der Leiterbahnen groß sind, das heißt wenn die Leiterbahnen über einen großen Längenbereich in dem integrierten Schaltkreis hinweg parallel zueinander verlaufen. Probleme mit Koppelkapazitäten nehmen mit fortschreitender
Verkleinerung eines integrierten Schaltkreises zu. Die
Laufzeit eines Signals in einer Leiterbahn nimmt mit zunehmender Koppelkapazität zu, weil diese Laufzeit durch das Produkt von ohmschen Widerstand R und Kapazität C bestimmt ist (sogenannte "RC-Verzögerung" ) .
Wie aus Gleichung (1) ersichtlich, ist bei festgelegten Strukturdimensionen A, d eine Verringerung einer Koppelkapazität C möglich, wenn die relative
Dielektrizitätskonstante e des isolierenden Materials verringert wird. Daher wird versucht, als Materialien für Isolationsschichten in integrierten Schaltkreisen solche mit einer geringen relativen Dielektrizitätskonstante e zu verwenden (sogenannte "low k-Materialien" ) .
Als Dielektrikum zum elektrischen Entkoppeln von metallischen Leiterbahnen voneinander wird häufig amorphes Siliziumdioxid (Si02) mit einer relativen Dielektrizitätskonstante von ungefähr 4.0 verwendet.
Die Leistungsfähigkeit von fortschrittlichen Halbleiterchips (0.18μm Technologie und kleiner) wird immer gravierender durch die RC-Verzögerung der Leiterbahnen verschlechtert. Daher ist Siliziumdioxid als dielektrisches Material für zukünftige Hochleistungsanforderungen nicht mehr geeignet.
Ab der 0.13μm-Technologiegeneration werden zunehmend low-k- Dielektrika mit Dielektrizitätskonstanten von typischerweise kleiner als 3 eingesetzt. Beispiele hierfür sind SiLK™ mit k«2.7, OxD (Oxazol -Dielektrikum) mit k=2.5 , Black Diamond™ mit k«2.9, Coral™ mit k=2.9. Eine weitere Senkung des Werts der relativen
Dielektrizitätskonstante von elektrisch isolierenden
Schichten ist mittels Einbringens von Hohlräumen in "low-k-
Material" möglich, da ein (Vakuum-) Hohlraum im Idealfall einen k-Wert von k=l hat. Abhängig von dem Volumenanteil der
Hohlräume oder Poren wird der k-Wert des porösen Materials verringert. Für zukünftige Technologiegenerationen werden zunehmend poröse Materialien eingesetzt wie beispielsweise poröses SiLK mit k=2.2 , poröses OxD mit k«2.1 , Nanoglass mit k=2.2 oder JSR-LKD (low k-Dielektrikum der Firma JSR) mit k»2.2.
Auch poröse Low-k Materialien sind noch weit vom theoretischen Optimum k=l (Vakuum bzw. näherungsweise Luft) entfernt.
Aus [1], [2] ist es bekannt, sogenannte "Air-Gaps", das heißt von Festkörpermaterial freie Zwischenbereiche zwischen Leiterbahnen, als Intermetall -Dielektrikum einzusetzen. Allerdings hat diese bekannte Struktur insbesondere den
Nachteil, dass sie auf der nichtkonformen Abscheidung von Siliziumdioxid bzw. eines CVD ("Chemical Vapour Deposition" ) - low-k-Materials (SiOC) beruht. Dadurch können zwar Air-Gaps ausgebildet werden, allerdings bleibt das Siliziumdioxid bzw. SiOC teilweise erhalten, so dass die erzielbare effektive Dielektrizitätskonstante lediglich unwesentlich unter dem Wert k=2 liegt.
[3] offenbart eine Kupfer-/Luftloch-Struktur, die unter Verwendung eines Opferpolymers und einer Siliziumoxid-Schicht hergestellt ist. Halbleiterbauelements, bei dem oberhalb von auf einem
Substrat gebildeten Leiterbahnen eine mit Löchern versehene
Schicht gebildet wird, wobei zwischen den Leiterbahnen befindliches Material durch die Löcher abgeführt wird.
[5] offenbart eine Schicht-Anordnung mit Leiterbahnen auf einem Substrat und einer porösen Schicht auf den Leiterbahnen, wobei Material einer Opferstruktur zwischen den Leiterbahnen verdampft und durch die poröse Schicht hindurch abgeführt wird.
[6] offenbart einen integrierten Schaltkreis mit Luftlöchern zwischen dielektrischen und elektrisch leitfähigen Leitungen.
Der Erfindung liegt das Problem zugrunde, eine Schicht - Anordnung bereitzustellen, bei der eine parasitäre Kapazität von Komponenten einer Nutzstruktur gegenüber dem Stand der Technik verringert ist.
Das Problem wird durch eine Schicht -Anordnung und durch ein Verfahren zum Herstellen einer Schicht -Anordnung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst .
Die erfindungsgemäße Schicht-Anordnung enthält eine auf einem Substrat angeordnete Schicht, die einen ersten Teilbereich aus zersetzbarem Material und einem daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nicht- zersetzbaren Material aufweist. Ferner hat die Schicht- Anordnung eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur. Die Schicht -Anordnung ist derart eingerichtet, dass das zersetzbare Material aus der Schicht -Anordnung entfernbar ist. Ferner ist erfindungsgemäß ein Verfahren zum Herstellen einer Schicht -Anordnung bereitgestellt, bei dem auf einem Substrat eine Schicht ausgebildet wird, die einen ersten Teilbereich aus zersetzbarem Material und einem daneben angeordneten zweiten Teilbereich aus einer Nutzstruktur aus einem nicht- zersetzbaren Material aufweist. Ferner wird eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet. Die Schicht-Anordnung ist derart eingerichtet, dass das zersetzbare Material aus der Schicht - Anordnung entfernbar ist.
Anschaulich ist erfindungsgemäß eine Schicht -Anordnung mit einer zwischen zwei Schichten eingebetteten Schicht geschaffen, die zersetzbares Material und eine Nutzstruktur aufweist. Die Nutzstruktur kann beispielsweise Leiterbahnen eines integrierten Schaltkreises aufweisen. Zwischen Leiterbahnen der Nutzstruktur können parasitäre Kapazitäten auftreten, die gemäß Gleichung (1) umso größer sind, je größer die relative Dielektrizitätskonstante des zwischen den Leiterbahnen angeordneten zersetzbaren Materials ist. Das zersetzbare Material in Kombination mit der Deckschicht ist erfindungsgemäß derart eingerichtet, dass mittels geeigneter Behandlung der Schich -Anordnung (beispielsweise mittels temporären Te perns) das zersetzbare Material thermisch zersetzt bzw. verdampft werden kann. Dadurch wird das zersetzbare Material aus der Schicht -Anordnung entfernt, indem es vorzugsweise durch die Deckschicht hindurchdiffundiert. Nach einer solchen Behandlung sind Bereiche zwischen Komponenten der Nutzstruktur von nunmehr zersetztem zersetzbarem Material frei, so dass im Idealfall eine relative Dielektrizitätskonstante von ε=l erhalten wird. Dadurch ist die RC-Verzögerung maßgeblich verringert, da die Kapazität C gemäß Gleichung (1) herabgesetzt ist. Auf diese
Weise ist es möglich, benachbarte Leiterbahnen bei einer gleichbleibenden Signallaufzeit mit verringertem Abstand zueinander anzuordnen, was der Tendenz zur Miniaturisierung in der Halbleiter-Technologie entgegenkommt. Die parasitäre kapazitive Kopplung zwischen Leiterbahnen, insbesondere in
Metallisierungsebenen eines integrierten Schaltkreises, ist daher erfindungsgemäß verringert. Ein aufwändiges Ausbilden von Poren bzw. ein aufwändiges Strukturieren einer dielektrischen Schicht zum Erzeugen von Hohlräumen, ist somit erfindungsgemäß vermieden.
Anschaulich ist zwischen den Leiterbahnen einer Metallisierungsebene angeordnetes dielektrisches Material entfernbar. Die Leiterbahnen sind in vertikaler Richtung beiderseits durch eine Schicht (Deckschicht bzw. Substrat) mechanisch stabilisiert. Idealerweise ist zumindest die Deckschicht aus einem für die Zersetzungsprodukte der dazwischen angeordneten Schicht durchlässigen Material, das vorzugsweise selbst ein Low-k Material ist.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Vorzugsweise kann die Schicht -Anordnung eine Zwischenschicht zwischen dem Substrat und der Schicht aus zersetzbarem Material und der Nutzstruktur aufweisen. Die Zwischenschicht kann aus Low-k Material sein und/oder kann derart eingerichtet sein, dass das Material der Nutzstruktur aufgrund der Funktionalität der Zwischenschicht vor einem Ausdiffundieren aus der Schicht -Anordnung geschützt ist. Das Substrat kann vorzugsweise Silizium aufweisen und kann insbesondere ein Silizium-Wafer oder ein Silizium-Chip sein.
Dadurch kann das Prozessieren der Schicht -Anordnung in die
Standardprozesse der Silizium-Mikroelektronik eingebunden werden .
Die Deckschicht und/oder die Zwischenschicht kann aus dielektrischem Material hergestellt sein. Insbesondere kann die Deckschicht und/oder die Zwischenschicht Siliziumoxid, Siliziumnitrid, SiLK, poröses SiLK, Oxazol, poröses Oxazol, Black Diamond, Coral, Nanoglass, JSR LKD, Polybenzoxazole, Polybenzimidazole , Polyimide, Polychinoline, Polychinoxaline, Polyarylene und/oder Polyarylenether aufweisen.
Die Deckschicht der Schicht-Anordnung ist vorzugsweise derart eingerichtet, dass sie für zersetztes zersetzbares Material durchlässig ist. Weiter vorzugsweise ist die Deckschicht derart eingerichtet, dass sie vor einer Zerstörung oder Schädigung bei Durchführung eines Zersetzungsverfahrens geschützt ist. Insbesondere soll die Deckschicht vor einem thermischen Zersetzen oder einer thermischen Schädigung bei Erhitzen auf einem Temperaturbereich von ca. 250°C bis ca. 400°C geschützt sein. Dieser Temperaturbereich ist typisch für ein thermisches Zersetzverfahren zum Zersetzen des zersetzbaren Materials. Die genaue Zersetztemperatur ist jedoch von der Materialwahl im Einzelfall abhängig.
Die Nutzstruktur kann aus einem elektrisch leitfähigen Material, insbesondere aus Aluminium und/oder Kupfer und/oder einem dielektrischen Material wie Siliziumdioxid (Si02) , Siliziumnitrid (Si3N4) oder keramischen Materialien hergestellt sein. Insbesondere Kupfer ist als Material für Leiterbahnen eines integrierten Schaltkreises geeignet, da es einen sehr geringen ohmschen Widerstand aufweist, wodurch die
RC-Verzögerung gering gehalten werden kann. Aluminium ist sowohl planar abscheidbar und anschließend strukturierbar als auch unter Verwendung eines Damascene-Verfahrens prozessierbar. Bei Verwendung von Kupfer als Material der
Nutzstruktur ist es vorteilhaft, eine Kupfer-Struktur auszubilden, indem zunächst eine dielektrische Schicht abgeschieden und strukturiert wird und dann unter Verwendung des Damascene-Verfahrens Kupfer-Material in von Dielektrikum- Material freie Bereichen einzubringen. Eine solche
Schichtenfolge kann vorzugsweise unter Verwendung eines CMP- Verfahrens ("chemical mechanical polishing") planarisiert werden. Es ist zu betonen, dass im Falle einer Nutzstruktur aus einem elektrisch isolierenden bzw. dielektrischen Material eine elektrisch leitfähige Passivierungsschicht zumindest zwischen der Nutzstruktur und der Deckschicht entbehrlich ist.
Vorzugsweise ist das zersetzbare Material thermisch zersetzbar, das heißt mittels Erhitzens auf eine vorgegebene Temperatur für eine vorgegebene Zeit in einem vorgegebenen chemischen Milieu (beispielsweise unter Schutzgasatmosphäre mit Argon, Stickstoff oder im Vakuum) aus der Schicht - Anordnung entfernbar. Die erforderliche Zersetz-Temperatur ist vor allem von der Wahl des Materials der thermisch zersetzbaren Schicht abhängig. Ferner kann die Zersetz- Temperatur mittels Verwendens einer Mischung aus unterschiedlichen Materialkomponenten für die thermisch zersetzbare Struktur modifiziert werden. Auch mittels Einstellens der sonstigen Prozessparameter bei einem thermischen Zersetzen (z.B. Umgebungsdruck, etc.) kann Einfluss auf die erforderliche Zersetztemperatur genommen werden. Das zersetzbare Material kann alternativ auf eine andere Weise als thermisch zersetzbar sein. Hat das zersetzbare Material beispielsweise die Eigenschaft, elektromagnetische Strahlung eines geeigneten Wellenlängenbereichs (z.B. UV- Strahlung) ausreichend stark zu absorbieren, und ist die Absorption solcher elektromagnetischer Strahlung durch die Deckschicht ausreichend gering, so kann das Zersetzen der zersetzbaren Schicht mittels Einstrahlens elektromagnetischer Strahlung auf die erfindungsgemäße Schicht-Anordnung realisiert werden.
Geeignete Materialien bzw. Materialklassen für das zersetzbare Material sind beispielsweise Polyester, (vorwiegend aliphatische) Polyether wie Polyethylenglykol , Polypropylenglykol, Polyethylenoxid oder Polypropylenoxid. Ferner sind geeignet Polyacrylate, Polyτnethacrylate, Polyacetale, Polyketale, Polycarbonate, Polyurethane, Polyetherketone, cycloaliphatische Polymere wie Polynorbornen, vorwiegend aliphatische Polyamide, Novolake, Polyvinylphenole und Epoxy-Verbindungen. Geeignet sind auch Co- bzw. Ter-Polymere der hier genannten Materialklassen.
Vorzugsweise ist das zersetzbare Material photosensitiv bzw. photostrukturierbar, wie beispielsweise ein Resist.
Insbesondere kann ein photostrukturierbarer Resist eine der folgenden Kombinationen aus einem Basispolymer und einer photoaktiven Komponente bzw. Photosäure sein.
Als Polymer kann verwendet werden: Polyacrylate, Polymethacrylate, Polyacetale, Polyketale, Co-Polymere mit Maleinanhydrid (wie Styrol/Maleinanhydrid) , aliphatische, aromatische oder cycloaliphatische Polymere mit tert-
Butylester [ (COOC (CH3) 3] wie tert-Butyl ethacrylat oder mit tert-Butoxycarbonyloxy-Gruppen [ (OCOO (CH3) 3] wie tert-
Butoxycarbonyloxystyrol (=t-BOC Vinylphenol) .
Als photoaktive Komponenten eignen sich beispielsweise
Diazoketone, Diazochinone , Triphenylsulfoniu salze oder
Diphenyljodoniumsalze .
Als Lösungsmittel für dielektrische Materialien, Resist bzw. das temporär verwendete zersetzbare Material eignen sich zum Beispiel Methoxypropylacetat , Ethoxypropylacetat , Ethoxyethylpropionat , N-Methylpyrrolidon, gamma-Butyrolacton, Cyclohexanon oder Cyclopentanon.
Bei der erfindungsgemäßen Schicht-Anordnung ist vorzugsweise in der zwischen dem Substrat und der Deckschicht angeordneten Schicht mindestens eine Stützstruktur ausgebildet. Zur Verbesserung der mechanischen Eigenschaften kann es vorteilhaft sein, eine solche Stützstruktur, vorzugsweise aus metallischem Material, dort einzusetzen, wo es vom Chip- Layout her ausreichend große materialfreie Bereiche gibt. Die Stützstruktur kann beispielsweise als Stützsäule ausgebildet sein. Insbesondere unter den Bond-Pads sind Stützsäulen zum mechanischen Stabilisieren vorteilhaft.
Ferner kann die Schicht -Anordnung eine im Wesentlichen entlang der seitlichen Begrenzung des Substrats verlaufende Schutzstruktur zum Schutz der Nutzstruktur vor Einflüssen der Umgebung aufweisen. Anschaulich kann am Chiprand ein rundum undurchlässiger Schutzring (Dichtring) aus vorzugsweise mindestens 2μm breiten Metallbahnen und vorzugsweise mehrfachen, ebenfalls ununterbrochenen Lang-Vias ausgeführt werden, um eine vom Chiprand ausgehende Korrosion oder
Oxidation der als Leiterbahnen realisierten Nutzstruktur im
Chipinneren zu vermeiden.
Die Nutzstruktur kann zumindest teilweise von einer
Passivierungsschicht umgeben sein ("Liner"). Insbesondere bei der Verwendung von Kupfer als Material für die Nutzstruktur ist eine Diffusionssperre zum Verhindern des Ausdiffundierens des Kupfer-Materials bzw. zum Verbessern der Haftung des Kupfer-Materials vorteilhaft.
Im Weiteren wird das erfindungsgemäße Verfahren zum Herstellen der Schicht-Anordnung näher beschrieben. Ausgestaltungen der Schicht-Anordnung gelten auch für das Verfahren zum Herstellen der Schicht-Anordnung .
Vorzugsweise wird das zersetzbare Material aus der Schicht- Anordnung entfernt, beispielsweise mittels thermischen Zersetzens .
Gemäß dem Verfahren zum Herstellen einer Schicht-Anordnung kann die Nutzstruktur aus Kupfer ausgebildet werden und zumindest teilweise mit einer Passivierungsschicht ummantelt werden, welche Passivierungsschicht mittels eines (vorzugsweise selektiven) Elektrolosen Abscheide-Verfahrens aus Kobalt -Wolfram-Phosphor (CoWP) , Kobalt -Wolfram-Bor (CoWB) , Kobalt -Phosphor (CoP) oder Ruthenium (Ru) ausgebildet werden. Alternativ kann die Passivierungsschicht mittels eines (vorzugsweise selektiven) "Chemical Vapour Deposition" - Verfahrens (CVD-Verfahren) aus Tantal (Ta) , Tantalnitrid (TaN) , Titannitrid (TiN) , Wolfram (W) , Wolfram-Stickstoff (WN) oder Wolfram-Kohlenstoff (WC) ausgebildet werden. Die Schicht aus zersetzbarem Material und der Nutzstruktur kann ausgebildet werden, indem zersetzbares Material abgeschieden und (z.B. unter Verwendung eines Lithographie - und eines Ätz-Verf hrens) strukturiert wird, Material der Nutzstruktur abgeschieden wird und die Oberfläche der so erhaltenen Schichtenfolge (beispielsweise unter Verwendung eines CMP-Verfahrens , "chemical mechanical polishing") planarisiert wird. Dieses Verfahren ist insbesondere bei
Verwendung von Kupfer als Material für die Nutzstruktur vorteilhaft.
Alternativ kann die Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet werden, indem Material der Nutzstruktur abgeschieden und strukturiert wird (z.B. unter Verwendung eines Lithographie- und eines Ätz-Verfahrens) und zersetzbares Material abgeschieden wird. Bei Verwendung eines metallischen Materials für die Nutzstruktur, beispielsweise Aluminium oder Kupfer, wird dieses Verfahren zum Ausbilden der Nutzstruktur als Damascene-Verfahren bezeichnet. Die Oberfläche der so erhaltenen Schichtenfolge kann dann planarisiert werden (z.B. unter Verwendung eines CMP- Verfahrens) .
Gemäß dem erfindungsgemäßen Verfahren kann mindestens ein zusätzlicher Schichtenstapel auf der Deckschicht ausgebildet werden, wobei der zusätzliche Schichtenstapel eine zusätzliche Deckschicht auf einer zusätzlichen Schicht aus zersetzbarem Material und einer Nutzstruktur aufweist.
Anschaulich können zwei oder mehr Ebenen der erfindungsgemäßen Schich -Anordnung aufeinander ausgebildet werden. Die Schicht -Anordnung enthält in diesem Fall ein
Substrat, eine darauf angeordnete erste Schicht aus Nutzstruktur und thermisch zersetzbarem Material, eine darauf ausgebildete ersten Deckschicht, eine darauf ausgebildete zweite Schicht aus Nutzstruktur und zersetzbarem Material, eine darauf ausgebildete zweite Deckschicht, eine darauf ausgebildeten dritte Schicht aus Nutzstruktur und zersetzbarem Material, eine dritte Deckschicht, und so weiter .
Mit anderen Worten kann eine Vielzahl erfindungsgemäßer Schicht-Anordnungen übereinander gestapelt werden, was insbesondere beim Ausbilden von mehreren Metallisierungs- Ebenen in der Silizium-Mikroelektronik vorteilhaft ist (typischerweise bis zu zehn Metallisierungsebenen) . Um das zersetzbare Material aus der Schicht -Anordnung mit möglichst wenig Arbeitsschritten zu entfernen, kann nach Ausbilden aller Schichten oder eines Teils der Schichten ein gemeinsames Zersetzungsverfahren (z.B. thermisch) angewendet werden. Um ein besonders sicheres und vollständiges Entfernen des zersetzbaren Materials auf der Schicht -Anordnung zu gewährleisten, kann alternativ nach dem Ausbilden jeweils einer Doppelschicht aus einer Schicht aus Nutzstruktur und zersetzbarem Material und einer Deckschicht diese Doppelschicht einem Zersetzungsverfahren unterzogen werden. Mit anderen Worten wird jede Doppelschicht einem separaten Zersetzungsverfahren ausgesetzt werden.
Vorzugsweise können durch eine Deckschicht voneinander getrennte Nutzstrukturen miteinander elektrisch bzw. mechanisch gekoppelt werden, indem in die Deckschicht mindestens ein Kontaktloch eingebracht und mit elektrisch leitfähigem Material gefüllt wird. Im Weiteren werden einige typische Werte und Materialien aufgelistet. Die Dicke der Zwischenschicht beträgt vorzugsweise zwischen lOOnm und lOOOnm. Bevorzugte
Schichtdicken für die Schicht aus zersetzbarem Material und der Nutzstruktur sind zwischen ungefähr lOOnm und ungefähr lOOOnm. Eine typische Dicke für einen Photoresist zum
Strukturieren einer darunterliegenden Schicht liegt vorzugsweise zwischen 200nm und lOOOnm. Zusätzlich kann eine
Anti-Reflexschicht vorgesehen sein (beispielsweise BARC, "Bottom Anti Reflective Coating") .
Für Lithographie-Verfahren während des Ausbildens der erfindungsgemäßen Schicht -Anordnung können beispielsweise die Wellenlängen 248nm, 193nm, 157nm bzw. eine Wellenlänge im extremen Ultraviolett (EUV-Lithographie, "extreme ultra violet") verwendet werden.
Zusammenfassend ist festzustellen, dass mittels eines thermisch- zersetzbaren bzw. verdampfbaren Materials, das während des Zersetzens problemlos durch die Deckschicht hindurchdiffundieren kann, eine neuartige Möglichkeit geschaffen ist, nach außen hin mechanisch abgeschlossene Hohlraumstrukturen, insbesondere als Low-k Dielektrika, auszubilden. Insbesondere zwischen Leiterbahnen eines integrierten Schaltkreises können "Air-Gaps" erzeugt werden, indem das zersetzbare Material zersetzt wird. Dadurch kann eine deutliche Verringerung der kapazitiven Kopplung der Leiterbahnen und somit der RC-Signalverzögerung erreicht werden .
Ferner ist ein einfaches und mit Standardverfahren realisierbares Herstellungsverfahren für die erfindungsgemäße Schicht -Anordnung bereitgestellt. Auch ist die Erfindung im Rahmen einer Mehrlagen-Metallisierung, beispielsweise für eine Mehrzahl von Metallisierungsebenen eines integrierten
Schaltkreises, verwendbar. Mechanische Stützstrukturen sowie ein Schutzring, vorzugsweise am Chiprand, erhöhen die mechanische Stabilität der Schicht -Anordnung.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen:
Figuren 1A bis 1R Schichtenfolgen zu unterschiedlichen Zeitpunkten während erfindungsgemäßen Herstellungsverfahren einer erfindungsgemäßen Schicht -Anordnung gemäß unterschiedlichen
Ausführungsbeispielen der Erfindung.
Im Weiteren wird bezugnehmend auf Fig.lA bis Fig.lH ein Verfahren zum Herstellen einer Schicht -Anordnung gemäß einem ersten Ausführungsbeispiel der Erfindung beschrieben.
Um die in Fig.lB gezeigte Schichtenfolge 102 zu erhalten, wird auf einem Silizium-Wafer 100 (vgl. Fig.lA) eine Bodenschicht 104 aus Polybenzoxazol ausgebildet. Hierzu wird zunächst eine Polybenzoxazol -Vorstufe (Poly-o-hydroxyamid) aus einer Lösung in N-Methylpyrrolidon mittels Schleudertechnik auf dem Silizium-Wafer 100 aufgetragen und auf einer Heizplatte für ungefähr zwei Minuten bei ungefähr 120°C getrocknet. Danach wird das beschichtete Siliziu - Substrat 100 in einem Temper-Ofen unter Stickstoff-Atmosphäre ungefähr 60 Minuten bei ungefähr 420°C getempert. Aufgrund des Temperns wird die Polybenzoxazol -Vorstufe in Polybenzoxazol -Material überführt. Die Dicke der dielektrischen Bodenschicht 104 beträgt lμm.
Um die in Fig. IC gezeigte Schichtenfolge 106 zu erhalten, wird eine Hilfsschicht 108 aus Photoresist auf die
Schichtenfolge 102 aufgebracht. Dazu wird ein zersetzbarer und photoaktiver Film aus einem Co-Polymer aus tert- Butylmethacrylat und Methylmethacrylat (20 Gewichtsteile) , einer Photosäure aus Triphenylsulfonium- trifluormethansulfonat und Methoxypropylacetat als
Lösungsmittel (80 Gewichtsteile) unter Verwendung einer Schleudertechnik auf die Bodenschicht 104 aufgebracht und ungefähr 1 Minute bei ungefähr 100°C getrocknet.
Um die in Fig.lD gezeigte Schichtenfolge 110 zu erhalten, wird die Resist-Hilfsschicht 108 unter Verwendung einer Photomaske (Steg-Graben-Maske für die Leiterbahnen) belichtet (Belichtungs-Wellenlänge 248nm) und 100 Sekunden auf einer Heizplatte auf 100°C erwärmt (sogenanntes "post exposure bake"), mit einem wässrig-alkalischen Entwickler NMD-W von Tokya Ohka ungefähr 60 Sekunden entwickelt und 1 Minute bei 100°C getrocknet. Dadurch entsteht auf der Hilfsschicht 108 eine zersetzbare Struktur 112 aus zersetzbarem Material. Die gemäß Fig.lD vertikale Höhe der zersetzbaren Struktur 112 beträgt ungefähr lμm.
Um die in Fig.lE gezeigte Schichtenfolge 114 zu erhalten, wird unter Verwendung des PECVD-Verfahrens ("plasma enhanced chemical vapour deposition") die Schichtenfolge 110 mit einer dünnen Schichtkombination von Liner (Tantal -Material , 30nm) und einer Kupfer-Keimschicht (ungefähr lOOnm) beschichtet. Alternativ kann auch zum Aufbringen dieser Schichten ein PVD- Verfahren ("Physical Vapour Deposition"), d.h. ein Sputter- Verfahren, eingesetzt werden. Die Kupfer-Keimschicht wird anschließend galvanisch derartig verstärkt, dass alle
Gräbenbereiche zwischen jeweils benachbarten Komponenten der zersetzbaren Struktur 112 mit Kupfer-Material gefüllt sind. Wie in Fig.lE gezeigt, ist die gemäß Fig.lE vertikale Höhe des Kupfer-Materials 116 größer als die vertikale Höhe der zersetzbaren Struktur 112.
Um die in Fig.lF gezeigte Schichtenfolge 118 zu erhalten, wird das Kupfer-Material 116 unter Verwendung des CMP- Verfahrens ("chemical mechanical polishing") soweit abpoliert, dass es an der Oberfläche eine gemeinsame ebene Fläche mit der zersetzbaren Struktur 112 bildet. Mit anderen Worten ist das Kupfer-Material oberhalb der zersetzbaren Struktur 112 abgeschliffen. Zur Passivierung der
Kupferoberfläche wird eine selektiv und unter Verwendung eines Electroless-Deposition-Verfahrens abgeschiedene Kobalt- Wolfram-Phosphor-Schicht aufgebracht (nicht gezeigt in der Figur) . Das verbleibende Kupfer-Material bildet die Kupfer- Leiterbahnen 120.
Um die in Fig. IG gezeigte Schichtenfolge 122 zu erhalten, wird auf die Schichtenfolge 120 (analog wie oben beschrieben) eine weitere Polybenzoxazol -Vorstufe aufgetragen und getrocknet. Dadurch wird eine dielektrische Deckschicht 124 aus Polybenzoxazol ausgebildet.
Um die in Fig.lH gezeigt Schicht -Anordnung 126 gemäß einem ersten bevorzugten Ausführungsbeispiel der Erfindung zu erhalten, wird die Schichtenfolge 122 einem Temper-Verfahren unterzogen. Während des Temperns des Benzoxazol -Dielektrikums bei 420°C wird die darunter liegende zersetzbare Struktur 112 aus Resist-Material zersetzt, so dass Hohlräume 128 zurückbleiben. In diesem Verfahrensschritt ist die dielektrische Deckschicht 124 vor einer Beschädigung geschützt, da das zersetzte Material der zersetzbaren Struktur 112 durch die Deckschicht 124 hindurchdiffundiert. Da die Hohlräume 128 eine relative Dielektrizitätskonstante von näherungsweise eins aufweisen, bilden die Kupfer- Leiterbahnen 120 miteinander eine verringerte Koppelkapazität .
Im Weiteren wird ein zweites bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Schicht -Anordnung beschrieben.
Hierfür wird ausgehend von der in Fig.lH gezeigten Schicht - Anordnung 126 analog den bezugnehmend auf Fig.lA bis Fig.lH beschriebenen Verfahrensschritten auf die Deckschicht 124 eine weitere Schicht aus zersetzbarem Material und daneben angeordneten Bereichen mit zersetzbarem Material ausgebildet (nicht gezeigt in der Figur) . Über der zuletzt genannten Schicht wird eine weitere dielektrische Deckschicht ausgebildet, so dass zwei Leiterbahn-Ebenen übereinander realisiert sind. Jede Leiterbahn-Ebene ist in vertikaler Richtung beidseitig von jeweils einer dielektrischen Schicht umgeben. Das Verfahren ist nicht auf zwei Lagen beschränkt, sondern es können beliebig viele Lagen aufeinander ausgebildet und prozessiert werden.
Im Weiteren wird bezugnehmend auf Fig. II eine Schicht- Anordnung 130 gemäß einem dritten Ausführungsbeispiel der Erfindung beschrieben.
Das Herstellungsverfahren zum Ausbilden der Schicht -Anordnung 130 erfolgt weitgehend analog wie oben bezugnehmend auf Fig.lA bis Fig.lH beschrieben. Der wesentliche Unterschied zwischen dem Verfahren zum Herstellen der Schich -Anordnung
130 und dem Verfahren zum Herstellen der Schich -Anordnung
126 besteht darin, dass bei dem bezugnehmend auf Fig.lD beschriebenen Verfahrensschritt zum Strukturieren der Hilfsschicht 108 zu der zersetzbaren Struktur 112 die
Strukturierung derart durchgeführt wird, dass die in Fig.lD gezeigte Komponente 112a der zersetzbaren Struktur 112 zusätzlich derart strukturiert wird, dass Komponente 112a in zwei voneinander räumlich entkoppelte Teilkomponenten aufgeteilt ist, zwischen denen ein weiterer Hohlraum angeordnet ist. Der weitere Hohlraum wird bei einem, zu dem bezugnehmend Fig.lE beschriebenen Verfahrensschritt, analogen Verfahrensschritt mit Kupfer-Material gefüllt, so dass bei zu Fig.lF bis Fig.lH analoger Prozessierung die in Fig. II gezeigte Schicht-Anordnung 130 erhalten wird. Diese weist zusätzlich eine Kupfer-Stützsäule 132 auf, die vorgesehen ist, um die mechanische Stabilität der Schicht-Anordnung 130 zu verbessern.
Im Weiteren wird bezugnehmend auf Fig.lA bis Fig.lH, Fig.lJ Fig. IN ein Verfahren zum Herstellen einer Schicht -Anordnung gemäß einem vierten Ausführungsbeispiel der Erfindung beschrieben.
Gemäß dem vierten Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens werden zunächst die oben bezugnehmend auf Fig.lA bis Fig.lH gezeigten Verfahrensschritte durchgeführt .
Um die in Fig.lJ gezeigte Schichtenfolge 134 zu erhalten, wird auf der in Fig.lH gezeigten Schichtenfolge eine Photoresist-Schicht 136 aufgebracht und strukturiert. Das Aufbringen der Photoresist-Schicht 136 erfolgt analog wie oben bezugnehmend auf Fig. IC das Abscheiden der Hilfsschicht
108 beschrieben ist. Ferner wird die Photoresist-Schicht 136 mit einer Kontaktloch-Maske belichtet. Nach einem "post exposure bake" und der Entwicklung entsteht ein Kontaktloch 138, das sich direkt über einer der Kupfer-Leiterbahnen 120 befindet. Wie in Fig.lJ ferner gezeigt, ist die restliche
Fläche der Deckschicht 124 mit der Photoresist-Schicht 136 bedeckt .
Um die in Fig.lK gezeigte Schichtenfolge 140 zu erhalten, wird das dielektrische Material der Deckschicht 124 in dem Kontaktloch 138 mittels eines Sauerstoff-Plasmas für 100 Sekunden geätzt, wodurch die Oberfläche einer der Kupfer- Leiterbahnen 120 freigelegt wird. Dadurch entsteht ein Via- Loch 142. Zum Entfernen einer möglicherweise auf der Oberfläche dieser Kupfer-Leiterbahn 120 befindlichen Oxidschicht wird weitere 20 Sekunden mittels eines Argon- Plasmas geätzt.
Um die in Fig.lL gezeigte Schichtenfolge 144 zu erhalten, wird die verbleibende Photoresist-Schicht 136 mittels einer zweiminütigen Behandlung mit N-Methylpyrrolidon entfernt (gestrippt) und die dadurch erhaltene Schichtenfolge für 60 Sekunden bei 120°C getrocknet.
Um die in Fig. IM gezeigte Schichtenfolge 146 zu erhalten, wird das Via-Loch 142 galvanisch mit Kupfer-Material gefüllt, um die Kupfer-Kontaktierung 148 auszubilden.
Um die in Fig. IN gezeigte Schicht -Anordnung 150 zu erhalten, wird, wie oben bezugnehmend auf das zweite
Ausführungsbeispiel beschrieben, eine weitere Doppelschicht aus einer Schicht mit nebeneinander angeordneten zersetzbarem Material und zusätzlichen Kupfer-Leiterbahnen 152 sowie einer weiteren Deckschicht 156 ausgebildet. Ferner wird aus der derartig prozessierten zusätzlichen Doppelschicht das zersetzbare Material thermisch ausgetrieben. Wie in Fig. IN gezeigt, werden dadurch zusätzliche Hohlräume 154 ausgebildet .
Im Weiteren wird ein Verfahren zum Herstellen einer Schicht- Anordnung gemäß einem fünften Ausführungsbeispiel der Erfindung beschrieben.
Dieses Ausführungsbeispiel ist eine Modifikation des Verfahrens zum Herstellen der Schicht-Anordnung 126, das bezugnehmend auf die Fig.lA bis Fig.lH beschrieben ist. Abweichend davon wird jedoch anstelle einer Polybenzoxazol - Vorstufe ein Low-k-Material , nämlich das Material SiLK™ (Warenzeichen der Firma Dow Chemical Company) als Material für die Bodenschicht 104 verwendet. Anstelle des gemäß dem ersten Ausführungsbeispiel verwendeten Materials für die Hilfsschicht 108 wird ein Resist mit folgenden Komponenten verwendet: 20 Gewichtsteile Polyvinylphenol , dessen phenolosche Hydroxyl -Gruppen mit einer tert- Butoxycarbonyloxy-Gruppierung blockiert sind (Poly-t-BOC- vinylphenol) ; 1 Gewichtsteil Diphenyljodonium- trifluormethansulfonat als Photosäure; und 80 Gewichtsteile Ethoxyethylacetat als Lösungsmittel . Abgesehen von den alternativ verwendeten Materialien wird eine Schicht- Anordnung erhalten, die im Wesentlichen der in Fig.lH gezeigten Schicht-Anordnung 126 entspricht.
Gemäß einem Verfahren zum Herstellen einer Schicht -Anordnung gemäß einem sechsten Ausführungsbeispiel der Erfindung wird eine Schich -Anordnung ähnlich der Schicht -Anordnung 150 ausgebildet wie oben bezugnehmend auf das vierte
Ausführungsbeispiel beschrieben. Allerdings werden gemäß dem sechsten Ausführungsbeispiel als Material für den Photoresist und das Dielektrikum die Komponenten gemäß dem fünften Ausführungsbeispiel verwendet.
Im Weiteren wird bezugnehmend auf Fig.lA bis Fig.lH, Fig.lJ bis Fig.lL, FiglO bis Fig.lR ein Verfahren zum Herstellen einer Schicht-Anordnung gemäß einem siebten Ausführungsbeispiel der Erfindung beschrieben.
Zunächst wird, wie oben bezugnehmend auf Fig.lA bis Fig.lH, Fig.lJ bis Fig.lL beschrieben, die Schichtenfolge 144 ausgebildet .
Um die in Fig.10 gezeigte Schichtenfolge 158 zu erhalten, wird eine weitere Photoresist-Schicht 160 aus zersetzbarem und photoaktivem Material aufgeschleudert und getrocknet.
Um die in Fig.lP gezeigte Schichtenfolge 162 zu erhalten, wird die weitere Photoresist-Schicht 160 mit einer Leiterbahn-Photomaske belichtet. Die Leiterbahn-Photomaske wird derart gewählt, dass jene Stelle der weiteren Photoresist-Schicht 160 belichtet wird, oberhalb derer zuvor das Via-Loch 142 angeordnet war. Der in dem ursprünglichen Via-Loch 142 befindliche Anteil der weiteren Photoresist- Schicht 160 wird also belichtet und beim anschließenden Entwickeln entfernt. Dadurch entsteht die in Fig.lP gezeigten typischen Dual-Damescene-Struktur, bei der in der Deckschicht 124 das Via-Loch 142 und eine Leiterbahn 120 freigelegt sind. Ferner ist aus der strukturierten weiteren Photoresist- Schicht 160 eine weitere zersetzbare Struktur 164 gebildet. Um die in Fig. IQ gezeigte Schichtenfolge 166 zu erhalten, werden, wie oben bezugnehmend auf Fig.lE, Fig.lF beschrieben, weitere Kupfer-Leiterbahnen 166 ausgebildet. Simultan wird das Via-Loch 142 mit Kupfer-Material gefüllt. Mit anderen Worten werden mittels einer Liner- (beispielsweise Tantal) und einer Kupfer-Keimschicht -Abscheidung sowohl das Via-Loch
142 als auch die von der weiteren zersetzbaren Struktur 164 freien Oberflächenbereiche der Schichtenfolge 162 mit
Kupfermaterial bedeckt. Überschüssiges Kupfer- und Liner- Material wird unter Verwendung eines CMP-Verfahrens entfernt, wodurch eine planare Oberfläche der Schichtenfolge 166 erreicht wird.
Um die in Fig.lR gezeigte Schicht -Anordnung 170 zu erhalten, wird die in Fig. IQ gezeigte Schichtenfolge 166 analog prozessiert wie oben bezugnehmend auf Fig. IG, Fig.lH beschrieben. Zunächst wird eine weitere Deckschicht 172 auf die Oberfläche der Schichtenfolge 166 aufgebracht. Anschließend wird das verbliebene Photoresist-Material der weiteren zersetzbaren Struktur 164 mittels Temperns entfernt, wodurch weitere Hohlräume 174 ausgebildet werden.
Im Weiteren wird ein Verfahren zum Herstellen einer Schicht - Anordnung gemäß einem achten Ausführungsbeispiel der Erfindung beschrieben.
Auf einem Silizium-Substrat (Wafer) wird eine Polyimid- Vorstufe (Polyamidocarbonsäure) , hergestellt aus Diaminodiphenylether und Benzoltetracarbonsäuredianhydrid, aus einer Lösung im N-Methylpyrrolidon mittels einer
Schleudertechnik aufgetragen und auf einer Heizplatte für 2 Minuten bei 120°C getrocknet. Anschließend wird das beschichtete Substrat in einem Temper-Ofen unter Stickstoff- Atmosphäre für ungefähr 60 Minuten bei ungefähr 420°C getempert. Aufgrund des Temperns wird die Polyimid-Vorstufe in Polyimid überführt. Die Schichtdecke dieses als dielektrische Schicht dienenden Polyimid-Films beträgt ungefähr lμm.
Anschließend wird eine Lösung eines Polyesters (Poly-1,4- butylenglycol-terephthalat) mittels einer Schleudertechnik auf das Dielektrikum aufgebracht und für ungefähr 3 Minuten bei ungefähr 150°C auf einer Heizplatte getrocknet. Die Dicke dieser Schicht beträgt ungefähr lμm. Auf die Polyester- Schicht wird mittels des CVD-Verfahrens ("Chemical Vapour Deposition") eine ungefähr 200nm dicke Siliziumdioxid-Schicht als Hartmaske für das Strukturieren der zersetzbaren Polyester-Schicht aufgebracht. Die Siliziumdioxid-Schicht wird mit einer Resist-Schicht beschichtet, die aus folgenden Komponenten zusammengesetzt ist: 20 Gewichtsteile m-Kresol- Novolak, 6 Gewichtsteile eines Triesters aus 2,3,4- Trihydroxybenzophenon und Naphthochinon-diazid-4-sulfonsäure, sowie 80 Gewichtsteile Methoxypropylacetat .
Nach dem Trocknen des Resists für 2 Minuten bei 100°C ist dessen Schichtdicke ungefähr 0.8μm.
Die Resist-Schicht wird unter Verwendung einer Photomaske (Steg-Graben-Maske) belichtet (Belichtungswellenlänge 365 nm) , mit einem wässrig-alkalischem Entwickler AZ 303 von Celanese für ungefähr 60 Sekunden entwickelt und 1 Minute lang bei 100°C getrocknet. Die vertikale Höhe der Resiststrukturen beträgt ungefähr 0.8μm.
Die Resiststruktur wird unter Verwendung eines CHF3-Plasma- Ätzverfahrens für 30 Sekunden zuerst in die Siliziumdioxid- Schicht, anschließend mittels 02-Plasma-Ätzens für 60
Sekunden in die zersetzbare Polyester-Schicht übertragen. Die
Siliziumdioxid-Schicht dient dabei als Ätzmaske. Während dieser Übertragung der Strukturen wird das Photoresist - Material infolge Ätzens entfernt.
Anschließend wird die Siliziumdioxid-Schicht mittels einer ungefähr 60 Sekunden andauernden Behandlung mit einer HF- Lösung entfernt, die Schichtenfolge mit destilliertem Wasser gespült und für 60 Sekunden bei 100°C getrocknet.
Die gemäß diesem Herstellungsverfahren hergestellten Polyesterstrukturen auf Polyimid entsprechen in etwa der in Fig.lB gezeigten Schichtenfolge 110. Ausgehend von dieser Schichtenfolge kann entsprechend einem der vorgestellten Herstellungsverfahren weiterverfahren werden, um eine erfindungsgemäße Schicht -Anordnung auszubilden.
In diesem Dokument sind folgende Veröffentlichungen zitiert
[1] B.P Shieh, L.C. Bassmann, D.-K. Kim, K.C. Saraswat, M.D. Deal, J.P. Mc Vittie, R.S. List, S. Nag, L. Ting, Proc. IEEE, IITC 1998, 125-127
[2] Demolliens, 0. et al . , Proceedings of IITC 2000, 276, 277
[3] Kohl, P et al . (2000) "Air-Gaps in 0.3 μm Electrical Interconnections" , IEEE Electron Device Letters, Vol.21, Nr.12, p.557-559
[4] DE 44 41 898 Cl
[5] US 5,461,003
[6] US 6,342,722 Bl
Bezugszeichenliste 100 Silizium-Wafer 102 Schichtenfolge 104 Bodenschicht 106 Schichtenfolge 108 Hilfsschicht 110 Schichtenfolge 112 zersetzbare Struktur 112a Komponente 114 Schichtenfolge 116 Kupfer-Material 118 Schichtenfolge 120 Kupfer-Leiterbahnen 122 Schichtenfolge 124 Deckschicht 126 Schicht-Anordnung 128 Hohlräume 130 Schicht-Anordnung 132 Kupfer-Stützsäule 134 Schichtenfolge 136 Photoresist-Schicht 138 Kontaktloch 140 Schichtenfolge 142 Via-Loch 144 Schichtenfolge 146 Schichtenfolge 148 Kupfer-Kontaktierung 150 Schicht-Anordnung 152 zusätzliche Kupfer-Leiterbahnen 154 zusätzliche Hohlräume 156 zusätzliche Deckschicht 158 Schichtenfolge 160 weitere Photoresist-Schicht 162 Schichtenfolge 164 weitere zersetzbare Struktur 166 Schichtenfolge
168 weitere Kupfer-Leiterbahnen
170 Schicht-Anordnung
172 weitere Deckschicht
174 weitere Hohlräume

Claims

Patentansprüche:
1. Schicht -Anordnung
• mit einer auf einem Substrat angeordneten Schicht, die einen ersten Teilbereich aus zersetzbarem Material und einen daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nicht-zersetzbaren Material aufweist ;
• mit einer Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur;
• mit einer elektrisch leitfähigen Passivierungsschicht zumindest zwischen der Nutzstruktur und der Deckschicht;
• wobei die Schicht-Anordnung derart eingerichtet ist, dass das zersetzbare Material aus der Schicht -Anordnung entfernbar ist .
2. Schicht-Anordnung nach Anspruch 1 mit einer Zwischenschicht zwischen dem Substrat und der Schicht aus zersetzbarem Material und aus der Nutzstruktur.
3. Schicht -Anordnung nach Anspruch 1 oder 2 bei der das Substrat Silizium aufweist.
4. Schicht -Anordnung nach Anspruch 2 oder 3, bei der die Deckschicht und/oder die Zwischenschicht aus dielektrischen Material hergestellt ist.
5. Schicht -Anordnung nach einem der Ansprüche 2 bis 4, bei der die Deckschicht und/oder die Zwischenschicht aus einem oder einer Kombination der Materialien
• Siliziumoxid;
• Siliziurnnitrid; SiLK; poröses SiLK; Oxazol ; poröses Oxazol; Black Diamond; Coral ; Nanoglass; JSR LKD; Polybenzoxazol ; Polybenzimidazol ; Polyimid; Polychinolin; Polychinoxalin; Polyarylen; und Polyarylenether st
6. Schicht -Anordnung nach einem der Ansprüche 1 bis 5, bei der die Deckschicht derart eingerichtet ist, dass sie für zersetztes zersetzbares Material durchlässig ist.
7. Schicht-Anordnung nach einem der Ansprüche 1 bis 6, bei der die Nutzstruktur aus einem elektrisch leitfähigen Material hergestellt ist.
8. Schicht -Anordnung nach Anspruch 7, bei der die Nutzstruktur
• Silber;
• eine Silber-Legierung;
• Wolfram;
• Wolfram-Silizid; • Aluminium;
• eine Aluminium-Legierung;
• Kupfer; und/oder
• eine Kupfer-Legierung aufweist .
9. Schicht-Anordnung nach einem der Ansprüche 1 bis 6, bei der die Nutzstruktur aus einem dielektrischen Material hergestellt ist.
10. Schich -Anordnung nach Anspruch 9, bei der die Nutzstruktur
• Siliziumdioxid;
• Siliziumnitrid; und/oder
• ein keramisches Material aufweist .
11. Schicht-Anordnung nach einem der Ansprüche 1 bis 10, bei der das zersetzbare Material thermisch zersetzbar ist.
12. Schicht -Anordnung nach einem der Ansprüche 1 bis 11, bei der das zersetzbare Material eines oder eine Kombination von
• Polyester;
• Polyether;
• Polyethylenglykol ;
• Polypropylenglykol ;
• Polyethylenoxid;
• Polypropylenoxid;
• Polyacrylat;
• Polymethacrylat; Polyacetal ; Polyketal ; Polycarbonat ; Polyurethan; Polyetherketon; cycloaliphatischem Polymer; Polynorbornen; aliphatischem Polyamid; Novolak;
Polyvinylphenol ; eine Epoxy-Verbindung; Co-Polymer dieser Verbindungen; und Ter-Polymer dieser Verbindungen aufweist .
13. Schicht -Anordnung nach einem der Ansprüche 1 bis 12, bei der das zersetzbare Material photosensitiv ist.
14. Schicht -Anordnung nach einem der Ansprüche 1 bis 13, bei der in der zwischen dem Substrat und der Deckschicht angeordneten Schicht mindestens eine Stützstruktur ausgebildet ist.
15. Schicht -Anordnung nach einem der Ansprüche 1 bis 14 mit einer entlang der seitlichen Begrenzung des Substrats verlaufenden Schutzstruktur zum Schutz der Nutzstruktur vor Einflüssen der Umgebung.
16. Schicht -Anordnung nach einem der Ansprüche 1 bis 15 mit einer die Nutzstruktur zumindest teilweise umgebenden Passivierungsschicht .
17. Verfahren zum Herstellen einer Schicht -Anordnung bei dem
• auf einem Substrat eine Schicht ausgebildet wird, die einen ersten Teilbereich aus zersetzbarem Material und einen daneben angeordneten zweiten Teilbereich mit einer Nutzstruktur aus einem nicht-zersetzbaren Material aufweist ;
• eine Deckschicht auf der Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet wird; • eine elektrisch leitfähige Passivierungsschicht zumindest zwischen der Nutzstruktur und der Deckschicht gebildet wird;
• wobei die Schicht -Anordnung derart eingerichtet ist, dass das zersetzbare Material aus der Schicht -Anordnung entfernbar ist.
18. Verfahren nach Anspruch 17, bei dem das zersetzbare Material aus der Schicht -Anordnung entfernt wird.
19. Verfahren nach Anspruch 18, bei dem das zersetzbare Material mittels thermischen Zersetzens aus der Schicht-Anordnung entfernt wird.
20. Verfahren nach einem der Ansprüche 17 bis 19, bei dem
• die Nutzstruktur aus Kupfer ausgebildet wird;
• die Nutzstruktur zumindest teilweise mit einer Passivierungsschicht ummantelt wird, welche Passivierungsschicht o mittels eines "Electroless Deposition" -Verfahrens aus Kobalt-Wolfram-Phosphor, Kobalt-Wolfram-Bor, Kobalt-Phosphor oder Ruthenium ausgebildet wird; oder o mittels eines "Chemical Vapour Deposition" -
Verfahrens aus Tantal, Tantalnitrid, Titannitrid, Wolfram, Wolfram-Stickstoff oder Wolfram-
Kohlenstoff ausgebildet wird.
21. Verfahren nach einem der Ansprüche 17 bis 20, bei dem die Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet wird, indem
• zersetzbares Material abgeschieden und strukturiert wird;
• Material der Nutzstruktur abgeschieden wird;
• die Oberfläche der so erhaltenen Schichtenfolge planarisiert wird.
22. Verfahren nach einem der Ansprüche 17 bis 20, bei dem die Schicht aus zersetzbarem Material und der Nutzstruktur ausgebildet wird, indem • Material der Nutzstruktur abgeschieden und strukturiert wird;
• zersetzbares Material abgeschieden wird;
• die Oberfläche der so erhaltenen Schichtenfolge planarisiert wird.
23. Verfahren nach einem der Ansprüche 17 bis 22, bei dem mindestens ein zusätzlicher Schichtenstapel auf der Deckschicht ausgebildet wird, wobei der zusätzliche Schichtenstapel eine zusätzliche Deckschicht auf einer zusätzlichen Schicht aus zersetzbarem Material und einer Nutzstruktur aufweist.
24. Verfahren nach Anspruch 23, bei dem durch eine Deckschicht voneinander getrennte Nutzstrukturen miteinander gekoppelt werden, indem in die Deckschicht mindestens ein Kontaktloch eingebracht und mit elektrisch leitfähigem Material gefüllt wird.
PCT/DE2003/001827 2002-06-20 2003-06-03 Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung WO2004001842A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03760551A EP1514303A2 (de) 2002-06-20 2003-06-03 Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung
US10/518,880 US20060014374A1 (en) 2002-06-20 2003-06-03 Layer assembly and method for producing a layer assembly
JP2004514543A JP2005534168A (ja) 2002-06-20 2003-06-03 層配置物および層配置物の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10227615A DE10227615A1 (de) 2002-06-20 2002-06-20 Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE10227615.3 2002-06-20

Publications (2)

Publication Number Publication Date
WO2004001842A2 true WO2004001842A2 (de) 2003-12-31
WO2004001842A3 WO2004001842A3 (de) 2004-03-11

Family

ID=29723324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/001827 WO2004001842A2 (de) 2002-06-20 2003-06-03 Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung

Country Status (7)

Country Link
US (1) US20060014374A1 (de)
EP (1) EP1514303A2 (de)
JP (1) JP2005534168A (de)
CN (1) CN100349280C (de)
DE (1) DE10227615A1 (de)
TW (1) TWI222137B (de)
WO (1) WO2004001842A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577940A2 (de) * 2004-03-17 2005-09-21 Interuniversitair Microelektronica Centrum Verfahren zur Herstellung einer Halbleitervorrichtung mit Damaszenstrukturen mit Luftzwischenräumen
JP2005268791A (ja) * 2004-03-17 2005-09-29 Interuniv Micro Electronica Centrum Vzw エアギャップを伴うダマシーン構造を有する半導体デバイスの製造方法およびエアギャップを伴うダマシーン構造を有する半導体デバイス
US7825023B2 (en) 2006-02-08 2010-11-02 Commissariat A L'energie Atomique Method of manufacturing an interconnection structure

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758814A4 (de) * 2004-03-15 2010-12-15 Georgia Tech Res Inst Verkapselung für elektro-mechanische-mikrosysteme und herstellungsverfahren dafür
US7371684B2 (en) * 2005-05-16 2008-05-13 International Business Machines Corporation Process for preparing electronics structures using a sacrificial multilayer hardmask scheme
US7337671B2 (en) 2005-06-03 2008-03-04 Georgia Tech Research Corp. Capacitive microaccelerometers and fabrication methods
US7578189B1 (en) 2006-05-10 2009-08-25 Qualtre, Inc. Three-axis accelerometers
US7767484B2 (en) 2006-05-31 2010-08-03 Georgia Tech Research Corporation Method for sealing and backside releasing of microelectromechanical systems
US8778801B2 (en) * 2012-09-21 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming seed layer structure
CN106684335A (zh) * 2017-02-06 2017-05-17 厦门大学 一种锂离子电池微米级硅负极的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US6165890A (en) * 1997-01-21 2000-12-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US20020016058A1 (en) * 2000-06-15 2002-02-07 Bin Zhao Microelectronic air-gap structures and methods of forming the same
WO2002019420A2 (en) * 2000-08-31 2002-03-07 Georgia Tech Research Corporation Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnection structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555940B2 (ja) * 1993-07-27 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
JP2763023B2 (ja) * 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
JP3137087B2 (ja) * 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
KR100308871B1 (ko) * 1998-12-28 2001-11-03 윤덕용 동축 구조의 신호선 및 그의 제조 방법
JP3691982B2 (ja) * 1999-03-12 2005-09-07 株式会社東芝 半導体装置の製造方法
US6030896A (en) * 1999-04-21 2000-02-29 National Semiconductor Corporation Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US6342722B1 (en) * 1999-08-05 2002-01-29 International Business Machines Corporation Integrated circuit having air gaps between dielectric and conducting lines
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
TW476134B (en) * 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
TW546545B (en) * 2000-03-21 2003-08-11 Shinetsu Chemical Co Resist compositions and patterning process
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US20030218253A1 (en) * 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
WO2004102345A2 (en) * 2003-05-09 2004-11-25 Tekelec Methods and systems for providing short message gateway functionality in a telecommunications network
US7798817B2 (en) * 2005-11-04 2010-09-21 Georgia Tech Research Corporation Integrated circuit interconnects with coaxial conductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US6165890A (en) * 1997-01-21 2000-12-26 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US20020016058A1 (en) * 2000-06-15 2002-02-07 Bin Zhao Microelectronic air-gap structures and methods of forming the same
WO2002019420A2 (en) * 2000-08-31 2002-03-07 Georgia Tech Research Corporation Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnection structures

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BHUSARI D M ET AL: "FABRICATION OF AIR-GAPS BETWEEN CU INTERCONNECTS FOR LOW INTRALEVEL K" MATERIALS RESEARCH SOCIETY SYMPOSIUM PROCEEDINGS, MATERIALS RESEARCH SOCIETY, PITTSBURG, PA, US, Bd. 612, 23. April 2000 (2000-04-23), Seiten D4801-D4806, XP008026266 ISSN: 0272-9172 *
KOHL P A ET AL: "AIR-GAPS IN 0.3 MUM ELECTRICAL INTERCONNECTIONS" IEEE ELECTRON DEVICE LETTERS, IEEE INC. NEW YORK, US, Bd. 21, Nr. 12, Dezember 2000 (2000-12), Seiten 557-559, XP000975790 ISSN: 0741-3106 in der Anmeldung erwähnt *
See also references of EP1514303A2 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577940A2 (de) * 2004-03-17 2005-09-21 Interuniversitair Microelektronica Centrum Verfahren zur Herstellung einer Halbleitervorrichtung mit Damaszenstrukturen mit Luftzwischenräumen
JP2005268791A (ja) * 2004-03-17 2005-09-29 Interuniv Micro Electronica Centrum Vzw エアギャップを伴うダマシーン構造を有する半導体デバイスの製造方法およびエアギャップを伴うダマシーン構造を有する半導体デバイス
EP1577940A3 (de) * 2004-03-17 2010-11-10 Imec Verfahren zur Herstellung einer Halbleitervorrichtung mit Damaszenstrukturen mit Luftzwischenräumen
US7825023B2 (en) 2006-02-08 2010-11-02 Commissariat A L'energie Atomique Method of manufacturing an interconnection structure

Also Published As

Publication number Publication date
US20060014374A1 (en) 2006-01-19
CN100349280C (zh) 2007-11-14
TW200400561A (en) 2004-01-01
EP1514303A2 (de) 2005-03-16
JP2005534168A (ja) 2005-11-10
DE10227615A1 (de) 2004-01-15
CN1663040A (zh) 2005-08-31
WO2004001842A3 (de) 2004-03-11
TWI222137B (en) 2004-10-11

Similar Documents

Publication Publication Date Title
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE60127767T2 (de) Verfahren zur Herstellung von metallisierten Verbindungsstrukturen in einem integrierten Schaltkreis
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE102014113917A1 (de) Kontaktanschlussflächenstruktur, elektronisches Bauelement und Verfahren zur Herstellung einer Kontaktanschlussflächenstruktur
DE102008052470B4 (de) Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102018221806B4 (de) Verfahren zur herstellung von back-end-of-line-strukturen mit luftspalten
DE10238024B4 (de) Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen
DE112004000396T5 (de) Verfahren zur Herstellung einer Halbleiterkomponente mit einer barrierenschichtausgekleideten Öffnung
WO2004001842A2 (de) Schicht-anordnung und verfahren zum herstellen einer schicht-anordnung
DE102008059499A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit Luftspalten, die zusammen mit Kontaktdurchführungen hergestellt sind
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE10345453B4 (de) Verfahren zum Herstellen eines optischen Sensors mit einer integrierten Schichtstapel-Anordnung
DE102020105731B4 (de) Kondensator, metall-isolator-metallstruktur und verfahren zu ihrer herstellung
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102006051496B4 (de) Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
WO2005041273A2 (de) Verfahren zur verringerung parasitärer kopplungen in schaltkreisen
DE102004021261B4 (de) Halbleiterbauelement mit einem Hybrid-Metallisierungsschichtstapel für eine verbesserte mechanische Festigkeit während und nach dem Einbringen in ein Gehäuse
DE69935401T2 (de) Herstellungsverfahren für ein Zwischenmetalldielektrikum aus Luft in einer integrierten Schaltung
DE10142201C2 (de) Verfahren zur Erzeugung von Hohlräumen mit Submikrometer-Strukturen in einer Halbleitereinrichtung mittels einer gefrierenden Prozessflüssigkeit
DE102013101114B4 (de) Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Ablösen eines Resist nach einer Metallabscheidung
EP1711958B1 (de) Verfahren zum Herstellen eines Kondensators mit lokal erhöhter dielektrischer Konstante und eines Zwischendielektrikums mit niedriger dielektrischer Konstante

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003760551

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004514543

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 20038138298

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003760551

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006014374

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10518880

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10518880

Country of ref document: US