JP2763023B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2763023B2 JP2763023B2 JP7328521A JP32852195A JP2763023B2 JP 2763023 B2 JP2763023 B2 JP 2763023B2 JP 7328521 A JP7328521 A JP 7328521A JP 32852195 A JP32852195 A JP 32852195A JP 2763023 B2 JP2763023 B2 JP 2763023B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- forming
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に同一層次の配線間に空間を有する半導
体装置の製造方法に関する。
方法に関し、特に同一層次の配線間に空間を有する半導
体装置の製造方法に関する。
【０００２】
【従来の技術】近年半導体装置において、高性能化のた
め多層配線化及び微細化が進んでいる。最小加工寸法
０．３μｍレベル以下の半導体装置にとって配線の寄生
容量の増大は高速化にとって重大な問題である。同一層
次の配線間容量は微細化に伴って増大するという重大な
問題が起きてくる。
め多層配線化及び微細化が進んでいる。最小加工寸法
０．３μｍレベル以下の半導体装置にとって配線の寄生
容量の増大は高速化にとって重大な問題である。同一層
次の配線間容量は微細化に伴って増大するという重大な
問題が起きてくる。
【０００３】そこで、従来は配線相互間の寄生容量を低
減させるために、例えば、特開昭６３−３１３８９６号
公報や特開平７−４５７０１号公報に記載されている様
な配線間に空間のある半導体装置が提案されている。
減させるために、例えば、特開昭６３−３１３８９６号
公報や特開平７−４５７０１号公報に記載されている様
な配線間に空間のある半導体装置が提案されている。
【０００４】まず、図５及び図６を参照して、特開昭６
３−３１３８９６号公報に記載された、従来の配線間に
空間のある半導体装置の製造方法（従来技術１）につい
て説明する。
３−３１３８９６号公報に記載された、従来の配線間に
空間のある半導体装置の製造方法（従来技術１）につい
て説明する。
【０００５】まず、シリコン基板１６に層間絶縁膜のシ
リコン酸化膜を形成し、通常のリソグラフィ技術及びエ
ッチング技術を用いて、所定の位置に第１層配線支持部
材１７をパターンする（図５（ａ）参照）。次に第１層
間絶縁膜１８として、感光性ポリイミド有機物絶縁膜を
塗布しプリベークした後、配線層間の第１層スルーホー
ル１９部分及び第１層配線支持部材１７の上部を現像除
去した後ポストベークする（図５（ｂ）参照）。そし
て、第１層層間絶縁膜１８上の全面に無電解銅メッキで
銅の薄膜を形成した後、フォトレジストをマスクとして
電解銅メッキにより第１層配線２０を形成する（図５
（ｃ）参照）。第１層配線支持部材１７を形成する工程
と同様に、第１層配線２０の上の所定の位置及び形状で
無機物絶縁材料からなる第２層配線支持部材２１を形成
する（図５（ｄ）参照）。図５（ｂ）と同様にして、第
１層配線２０の上に第２層層間絶縁膜２２を形成し、第
２層スルーホール２３と第２層配線支持部材２１の上部
をエッチング除去する（図５（ｅ）参照）。そして、第
２層層間絶縁膜２２上に第２層配線２４を形成する（図
５（ｆ）参照）。これらの工程を繰り返し第３層配線２
７から第４層配線３０を形成する（図６（ｇ）参照）。
最後に各層間絶縁層１８，２２，２６，２９をプラズマ
エッチング法あるいはヒドラジン等のエッチング液を用
いたケミカルエッチング法により除去し、エアギャップ
３１を利用したエアギャップ配線を形成する（図６
（ｈ）参照）。
リコン酸化膜を形成し、通常のリソグラフィ技術及びエ
ッチング技術を用いて、所定の位置に第１層配線支持部
材１７をパターンする（図５（ａ）参照）。次に第１層
間絶縁膜１８として、感光性ポリイミド有機物絶縁膜を
塗布しプリベークした後、配線層間の第１層スルーホー
ル１９部分及び第１層配線支持部材１７の上部を現像除
去した後ポストベークする（図５（ｂ）参照）。そし
て、第１層層間絶縁膜１８上の全面に無電解銅メッキで
銅の薄膜を形成した後、フォトレジストをマスクとして
電解銅メッキにより第１層配線２０を形成する（図５
（ｃ）参照）。第１層配線支持部材１７を形成する工程
と同様に、第１層配線２０の上の所定の位置及び形状で
無機物絶縁材料からなる第２層配線支持部材２１を形成
する（図５（ｄ）参照）。図５（ｂ）と同様にして、第
１層配線２０の上に第２層層間絶縁膜２２を形成し、第
２層スルーホール２３と第２層配線支持部材２１の上部
をエッチング除去する（図５（ｅ）参照）。そして、第
２層層間絶縁膜２２上に第２層配線２４を形成する（図
５（ｆ）参照）。これらの工程を繰り返し第３層配線２
７から第４層配線３０を形成する（図６（ｇ）参照）。
最後に各層間絶縁層１８，２２，２６，２９をプラズマ
エッチング法あるいはヒドラジン等のエッチング液を用
いたケミカルエッチング法により除去し、エアギャップ
３１を利用したエアギャップ配線を形成する（図６
（ｈ）参照）。
【０００６】次に、図７を参照して、特開平７−４５７
０１号公報に記載された、従来の配線間に空間のある半
導体装置の製造方法（従来技術２）について説明する。
０１号公報に記載された、従来の配線間に空間のある半
導体装置の製造方法（従来技術２）について説明する。
【０００７】まず、シリコン基板（図示せず）に層間絶
縁膜の酸化シリコン膜１を形成し、通常のリソグラフィ
技術及びエッチング技術を用いて、コンタクト孔（図示
せず）を形成する。そして、図７（ａ）に示す様にスパ
ッタリング技術を用いて第１層目のＡｌ配線２を形成す
る。
縁膜の酸化シリコン膜１を形成し、通常のリソグラフィ
技術及びエッチング技術を用いて、コンタクト孔（図示
せず）を形成する。そして、図７（ａ）に示す様にスパ
ッタリング技術を用いて第１層目のＡｌ配線２を形成す
る。
【０００８】次に、例えば回転塗布装置を用いて、半導
体基板を冷却しながら、例えば氷膜３２の様な固体膜を
形成する（図７（ｂ）参照）。次に、化学的機械研磨
（ＣＭＰ）法で第１層目のＡｌ配線２が露出するまで、
固体膜を研磨する（図７（ｃ）参照）。次に、冷却プラ
ズマＣＶＤ法を用いて低温で膜収縮率の大きな疎な酸化
シリコン膜３４を形成する。
体基板を冷却しながら、例えば氷膜３２の様な固体膜を
形成する（図７（ｂ）参照）。次に、化学的機械研磨
（ＣＭＰ）法で第１層目のＡｌ配線２が露出するまで、
固体膜を研磨する（図７（ｃ）参照）。次に、冷却プラ
ズマＣＶＤ法を用いて低温で膜収縮率の大きな疎な酸化
シリコン膜３４を形成する。
【０００９】その後、１００〜３００℃に加熱し配線間
の固体膜を、疎な酸化シリコン系絶縁膜３４を通して、
蒸発させる（図７（ｄ）参照）。
の固体膜を、疎な酸化シリコン系絶縁膜３４を通して、
蒸発させる（図７（ｄ）参照）。
【００１０】そして、通常のプラズマＣＶＤ法を用い
て、疎な酸化シリコン絶縁膜３４より熱処理による膜収
縮の少ない密な酸化シリコン系絶縁膜６を形成する。次
にスパッタリング法でＡｌ膜を形成し、通常のフォトリ
ソグラフィー技術及びプラズマエッチング技術を用い
て、第２層のＡｌ膜配線７を形成する（図７（ｅ）参
照）。
て、疎な酸化シリコン絶縁膜３４より熱処理による膜収
縮の少ない密な酸化シリコン系絶縁膜６を形成する。次
にスパッタリング法でＡｌ膜を形成し、通常のフォトリ
ソグラフィー技術及びプラズマエッチング技術を用い
て、第２層のＡｌ膜配線７を形成する（図７（ｅ）参
照）。
【００１１】以上の様にして、配線間に空間５を形成す
ることができる。
ることができる。
【００１２】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では以下の問題点がある。
の製造方法では以下の問題点がある。
【００１３】まず、特開昭６３−３１３８９６号公報に
記載されている従来技術１の場合、配線間は空気からな
り配線間の容量は低減できるが、配線と一部の配線支持
材しかないので機械的強度は弱く、後の工程で配線が倒
れ、配線の断線やパーティクルの発生等の問題が生じ
る。また、図６（ｈ）に示す様に層間膜をエッチング液
を用いたケミカルエッチング法やドライエッチング法で
除去しているのでエアギャップ形成後、その後のパッシ
ベーション膜を形成するまでに、水や大気にさらされる
ので配線下層の酸化シリコン系絶縁膜の層間膜が水分を
吸収し、配線の信頼性が劣化する等の問題が発生する。
また、図５及び図６で示す様に、絶縁物の配線支持材を
用いるため、工程数が増え、かつ複雑になるという問題
点もある。
記載されている従来技術１の場合、配線間は空気からな
り配線間の容量は低減できるが、配線と一部の配線支持
材しかないので機械的強度は弱く、後の工程で配線が倒
れ、配線の断線やパーティクルの発生等の問題が生じ
る。また、図６（ｈ）に示す様に層間膜をエッチング液
を用いたケミカルエッチング法やドライエッチング法で
除去しているのでエアギャップ形成後、その後のパッシ
ベーション膜を形成するまでに、水や大気にさらされる
ので配線下層の酸化シリコン系絶縁膜の層間膜が水分を
吸収し、配線の信頼性が劣化する等の問題が発生する。
また、図５及び図６で示す様に、絶縁物の配線支持材を
用いるため、工程数が増え、かつ複雑になるという問題
点もある。
【００１４】また、特開平７−４５７０１号公報に記載
されている従来技術２の場合、第１の配線層と第２の配
線層との間には、疎な絶縁膜と密な絶縁膜があるので、
機械的強度もあり、また空間形成後に配線層が直接大気
にさらされることが配線の信頼性を劣化させることも無
い。しかし、冷却プラズマＣＶＤ法を用いる等低温プロ
セスを行う必要があり、装置が複雑になったり、成膜速
度の低下による処理能力が小さい、ウェハーの取り扱い
が難しい等の問題があり、その結果生産性が悪いという
欠点がある。
されている従来技術２の場合、第１の配線層と第２の配
線層との間には、疎な絶縁膜と密な絶縁膜があるので、
機械的強度もあり、また空間形成後に配線層が直接大気
にさらされることが配線の信頼性を劣化させることも無
い。しかし、冷却プラズマＣＶＤ法を用いる等低温プロ
セスを行う必要があり、装置が複雑になったり、成膜速
度の低下による処理能力が小さい、ウェハーの取り扱い
が難しい等の問題があり、その結果生産性が悪いという
欠点がある。
【００１５】
【課題を解決するための手段】請求項１記載の発明によ
れば、半導体基板上の所定の第１の絶縁膜の表面を選択
的に被覆して同一層次の複数の配線を形成する工程と、
有機樹脂膜を前記配線相互間に選択的に形成する工程
と、前記配線と前記有機樹脂膜とを覆う有機ＳＯＧ膜を
形成する工程と、前記有機ＳＯＧ膜に酸素プラズマ処理
を行い疎な第２の絶縁膜を形成する工程と、前記疎な第
２の絶縁膜を通して前記有機樹脂膜を除去し前記配線相
互間に空間を形成する工程とを有することを特徴とする
半導体装置の製造方法が得られる。
れば、半導体基板上の所定の第１の絶縁膜の表面を選択
的に被覆して同一層次の複数の配線を形成する工程と、
有機樹脂膜を前記配線相互間に選択的に形成する工程
と、前記配線と前記有機樹脂膜とを覆う有機ＳＯＧ膜を
形成する工程と、前記有機ＳＯＧ膜に酸素プラズマ処理
を行い疎な第２の絶縁膜を形成する工程と、前記疎な第
２の絶縁膜を通して前記有機樹脂膜を除去し前記配線相
互間に空間を形成する工程とを有することを特徴とする
半導体装置の製造方法が得られる。
【００１６】請求項２記載の発明によれば、半導体基板
上の所定の第１の絶縁膜の表面を選択的に被覆して同一
層次の複数の配線を形成する工程と、前記配線の表面及
び側面を少なくとも覆う保護膜を形成する工程と、有機
樹脂膜を前記保護膜で覆われた配線相互間に選択的に形
成する工程と、前記保護膜で覆われた配線と前記有機樹
脂膜とを覆う有機ＳＯＧ膜を形成する工程と、前記有機
ＳＯＧ膜に酸素プラズマ処理を行い疎な第２の絶縁膜を
形成する工程と、前記疎な第２の絶縁膜を通して前記有
機樹脂膜を除去し前記配線相互間に空間を形成する工程
とを有することを特徴とする半導体装置の製造方法が得
られる。
上の所定の第１の絶縁膜の表面を選択的に被覆して同一
層次の複数の配線を形成する工程と、前記配線の表面及
び側面を少なくとも覆う保護膜を形成する工程と、有機
樹脂膜を前記保護膜で覆われた配線相互間に選択的に形
成する工程と、前記保護膜で覆われた配線と前記有機樹
脂膜とを覆う有機ＳＯＧ膜を形成する工程と、前記有機
ＳＯＧ膜に酸素プラズマ処理を行い疎な第２の絶縁膜を
形成する工程と、前記疎な第２の絶縁膜を通して前記有
機樹脂膜を除去し前記配線相互間に空間を形成する工程
とを有することを特徴とする半導体装置の製造方法が得
られる。
【００１７】請求項３記載の発明によれば、前記空間を
形成した後、前記疎な第２の絶縁膜上に密な第３の絶縁
膜を形成する工程を有することを特徴とする請求項１又
は請求項２記載の半導体装置の製造方法が得られる。
形成した後、前記疎な第２の絶縁膜上に密な第３の絶縁
膜を形成する工程を有することを特徴とする請求項１又
は請求項２記載の半導体装置の製造方法が得られる。
【００１８】請求項４記載の発明によれば、前記有機樹
脂膜を除去する工程から前記第３の絶縁膜を形成する工
程までを同一の製造装置内で行うことを特徴とする請求
項３に記載の半導体装置の製造方法が得られる。
脂膜を除去する工程から前記第３の絶縁膜を形成する工
程までを同一の製造装置内で行うことを特徴とする請求
項３に記載の半導体装置の製造方法が得られる。
【００１９】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１（ａ）〜（ｅ）は本発明の第１の実施
形態について製造工程に沿って説明するための工程順断
面図である。
て説明する。図１（ａ）〜（ｅ）は本発明の第１の実施
形態について製造工程に沿って説明するための工程順断
面図である。
【００２０】まず、図１（ａ）に示す様に、通常の方法
を用いることで、シリコン基板（図示せず）に半導体装
置に構成するのに必要な諸部分例えば、トランジスタ等
を形成後、ＣＶＤ法等を用いて酸化シリコン膜１（第１
の絶縁膜）を２００〜８００ｎｍ程度形成する。次に通
常のフォトリソグラフィ技術等を用いて、コンタクト孔
（図示せず）を形成する。そして、スパッタリング技術
を用いて、第１層目のＡｌ膜配線２を形成する。
を用いることで、シリコン基板（図示せず）に半導体装
置に構成するのに必要な諸部分例えば、トランジスタ等
を形成後、ＣＶＤ法等を用いて酸化シリコン膜１（第１
の絶縁膜）を２００〜８００ｎｍ程度形成する。次に通
常のフォトリソグラフィ技術等を用いて、コンタクト孔
（図示せず）を形成する。そして、スパッタリング技術
を用いて、第１層目のＡｌ膜配線２を形成する。
【００２１】次に、例えば回転塗布装置を用いて、図１
（ｂ）に示す様に、有機樹脂膜、例えばポジ型レジスト
によく用いられるノボラック系樹脂のレジスト膜３を約
０．５〜２μｍ程度形成する。有機樹脂膜としては、ネ
ガ型レジストで用いられるイソプレンゴム系のレジスト
を用いても良いし、他の有機系の樹脂膜でも良い。そし
て、通常の平行平板型のＲＩＥ装置を用いて、ＣＦ4 と
Ｏ2 又はＣｌ2 ＋Ｏ2のガス系で、Ａｌ配線２が露出す
るまでレジスト膜３をエッチバックする（図１（ｃ）参
照）。
（ｂ）に示す様に、有機樹脂膜、例えばポジ型レジスト
によく用いられるノボラック系樹脂のレジスト膜３を約
０．５〜２μｍ程度形成する。有機樹脂膜としては、ネ
ガ型レジストで用いられるイソプレンゴム系のレジスト
を用いても良いし、他の有機系の樹脂膜でも良い。そし
て、通常の平行平板型のＲＩＥ装置を用いて、ＣＦ4 と
Ｏ2 又はＣｌ2 ＋Ｏ2のガス系で、Ａｌ配線２が露出す
るまでレジスト膜３をエッチバックする（図１（ｃ）参
照）。
【００２２】引き続いて、回転塗布装置を用いて、通常
の有機ＳＯＧ膜（第２の絶縁膜）４を２００〜５００ｎ
ｍ成膜する。この後、必要に応じて通常の有機ＳＯＧ膜
形成と同様に加熱して溶剤を蒸発させる。有機ＳＯＧ膜
は、従来よく用いられているもので良い。
の有機ＳＯＧ膜（第２の絶縁膜）４を２００〜５００ｎ
ｍ成膜する。この後、必要に応じて通常の有機ＳＯＧ膜
形成と同様に加熱して溶剤を蒸発させる。有機ＳＯＧ膜
は、従来よく用いられているもので良い。
【００２３】そして、図１（ｄ）に示す様にＯ2 プラズ
マ処理で、いわゆるアッシングを行って、配線間のノボ
ラック系樹脂のレジスト膜３を除去する。この時Ｏ2 プ
ラズマ処理を行うことで、有機ＳＯＧ膜４中の炭素が除
去され疎な膜に変化して、その結果Ｏ2 プラズマが有機
ＳＯＧ膜４中を通過してレジスト膜３を除去できるので
ある。
マ処理で、いわゆるアッシングを行って、配線間のノボ
ラック系樹脂のレジスト膜３を除去する。この時Ｏ2 プ
ラズマ処理を行うことで、有機ＳＯＧ膜４中の炭素が除
去され疎な膜に変化して、その結果Ｏ2 プラズマが有機
ＳＯＧ膜４中を通過してレジスト膜３を除去できるので
ある。
【００２４】そして、例えば膜収縮率の少ない密な酸化
シリコン系絶縁膜６（第３の絶縁膜）を、図１（ｅ）に
示す様に、２００〜１０００ｎｍ成膜する。成膜方法と
して、シランと亜酸化窒素又はテトラエトキシシランと
酸素を用いたプラズマＣＶＤ法がある。この様に形成さ
れる酸化シリコン系絶縁膜６は、９００℃の窒素雰囲気
中の処理で膜厚の収縮率が３％以下の膜質を示す密な膜
である。次に、スパッタリング法を用いてＡｌ膜を０．
３〜１μｍ成膜し、通常のフォトリソグラフィ技術及び
ドライエッチング技術を用いて、第２層のＡｌ膜配線７
を形成する。
シリコン系絶縁膜６（第３の絶縁膜）を、図１（ｅ）に
示す様に、２００〜１０００ｎｍ成膜する。成膜方法と
して、シランと亜酸化窒素又はテトラエトキシシランと
酸素を用いたプラズマＣＶＤ法がある。この様に形成さ
れる酸化シリコン系絶縁膜６は、９００℃の窒素雰囲気
中の処理で膜厚の収縮率が３％以下の膜質を示す密な膜
である。次に、スパッタリング法を用いてＡｌ膜を０．
３〜１μｍ成膜し、通常のフォトリソグラフィ技術及び
ドライエッチング技術を用いて、第２層のＡｌ膜配線７
を形成する。
【００２５】以上説明した様に、本発明は、Ｏ2 プラズ
マ処理を行うことで有機ＳＯＧ膜４中の炭素を抜いて疎
な膜として、その疎な有機ＳＯＧ膜４を通してＯ2 プラ
ズマが侵入しレジスト膜３をアッシングして、配線間に
空間５を形成するものである。空間には固体が無いので
比誘電率は約１であり、酸化シリコン系膜の約４に比較
して、約１／４に低減される。
マ処理を行うことで有機ＳＯＧ膜４中の炭素を抜いて疎
な膜として、その疎な有機ＳＯＧ膜４を通してＯ2 プラ
ズマが侵入しレジスト膜３をアッシングして、配線間に
空間５を形成するものである。空間には固体が無いので
比誘電率は約１であり、酸化シリコン系膜の約４に比較
して、約１／４に低減される。
【００２６】また、本発明は従来技術１の様に絶縁膜の
配線支持材を用いないため、配線支持材を形成する工程
が不要になる等、工程数を少なくできるという効果もあ
る。さらに、従来技術２の様に低温工程を用いる必要も
なく、量産性が良いという効果がある。
配線支持材を用いないため、配線支持材を形成する工程
が不要になる等、工程数を少なくできるという効果もあ
る。さらに、従来技術２の様に低温工程を用いる必要も
なく、量産性が良いという効果がある。
【００２７】この様に、本発明は多層配線化を行っても
配線間寄生容量の低減が可能であり、かつ機械的強度も
充分にあり、従来より微細配線および多層配線に対応で
きる。
配線間寄生容量の低減が可能であり、かつ機械的強度も
充分にあり、従来より微細配線および多層配線に対応で
きる。
【００２８】次に、第２の実施形態について説明する。
図２は、本発明の第２の実施形態を示す半導体装置の断
面図である。本実施形態は、Ａｌ膜配線２及び７の周囲
をそれぞれ窒化アルミニウム９ａ，９ｂで囲んだ構造で
ある。窒化アルミニウム膜（保護膜）でＡｌ膜配線を囲
むことで、大電流をＡｌ膜配線に流す場合のエレクトロ
マイグレーション等の耐性を上げ、配線の信頼性を第１
の実施形態より一層向上させたものである。
図２は、本発明の第２の実施形態を示す半導体装置の断
面図である。本実施形態は、Ａｌ膜配線２及び７の周囲
をそれぞれ窒化アルミニウム９ａ，９ｂで囲んだ構造で
ある。窒化アルミニウム膜（保護膜）でＡｌ膜配線を囲
むことで、大電流をＡｌ膜配線に流す場合のエレクトロ
マイグレーション等の耐性を上げ、配線の信頼性を第１
の実施形態より一層向上させたものである。
【００２９】本実施形態で、第１層目及び第２層目のＡ
ｌ膜配線２，７を形成後に、窒素またはアンモニアのプ
ラズマ処理（いわゆるプラズマ窒化）でＡｌ膜配線２，
７の表面を窒化し、窒化アルミニウム膜９ａ，９ｂを１
〜５０ｎｍ形成するほかは、第１の実施形態と同様であ
る。プラズマ処理条件は、例えば、１３．５６ＭＨｚで
３５０〜４５０℃である。また、ランプアニーラー等を
用いて、窒素又はアンモニア雰囲気中で、３００〜４５
０℃に加熱することで、窒化アルミニウムを形成しても
良い。また、保護膜としては、前述の窒化アルミニウム
膜の代わりに、酸素雰囲気中で加熱することで、酸化ア
ルミニウム膜を形成しても良い。
ｌ膜配線２，７を形成後に、窒素またはアンモニアのプ
ラズマ処理（いわゆるプラズマ窒化）でＡｌ膜配線２，
７の表面を窒化し、窒化アルミニウム膜９ａ，９ｂを１
〜５０ｎｍ形成するほかは、第１の実施形態と同様であ
る。プラズマ処理条件は、例えば、１３．５６ＭＨｚで
３５０〜４５０℃である。また、ランプアニーラー等を
用いて、窒素又はアンモニア雰囲気中で、３００〜４５
０℃に加熱することで、窒化アルミニウムを形成しても
良い。また、保護膜としては、前述の窒化アルミニウム
膜の代わりに、酸素雰囲気中で加熱することで、酸化ア
ルミニウム膜を形成しても良い。
【００３０】次に、第３の実施形態について説明する。
図３は、本発明の第３の実施形態を示す半導体装置の断
面図である。本実施形態は、Ａｌ膜配線２及び７の周囲
をそれぞれ酸化シリコン系絶縁膜１０ａ及び１０ｂ（保
護膜）で囲んだ構造である。シランと亜酸化窒素あるい
はテトラエトキシシランと酸素を用いてプラズマＣＶＤ
法で、酸化シリコン系絶縁膜１０ａ，１０ｂをそれぞれ
５０〜２００ｎｍ形成することにより、Ａｌ膜配線の信
頼性向上に効果があるが、Ａｌ膜配線間の間隔が小さく
なると、第３の実施形態では配線間の空間５が酸化シリ
コン系絶縁膜で埋まるので、配線間の寄生容量低下の効
果は減少している。半導体装置によって、第２又は第３
の実施形態を用いるかを自由に決めれば良い。
図３は、本発明の第３の実施形態を示す半導体装置の断
面図である。本実施形態は、Ａｌ膜配線２及び７の周囲
をそれぞれ酸化シリコン系絶縁膜１０ａ及び１０ｂ（保
護膜）で囲んだ構造である。シランと亜酸化窒素あるい
はテトラエトキシシランと酸素を用いてプラズマＣＶＤ
法で、酸化シリコン系絶縁膜１０ａ，１０ｂをそれぞれ
５０〜２００ｎｍ形成することにより、Ａｌ膜配線の信
頼性向上に効果があるが、Ａｌ膜配線間の間隔が小さく
なると、第３の実施形態では配線間の空間５が酸化シリ
コン系絶縁膜で埋まるので、配線間の寄生容量低下の効
果は減少している。半導体装置によって、第２又は第３
の実施形態を用いるかを自由に決めれば良い。
【００３１】なお、Ａｌ膜配線の周辺を囲む保護膜の種
類を、第１層目は窒化アルミニウム膜、第２層目は酸化
シリコン系絶縁膜と、各層ごとに変化させても良い。
類を、第１層目は窒化アルミニウム膜、第２層目は酸化
シリコン系絶縁膜と、各層ごとに変化させても良い。
【００３２】次に本発明を実施するための半導体製造装
置を図面を参照して説明する。図４は本発明を実施する
ために用いられる半導体製造装置の模式図である。この
半導体製造装置は、例えば、第１の実施形態において、
Ｏ2 プラズマ処理する工程から密な絶縁膜を形成する工
程までを同一装置内で行える様にしたものである。
置を図面を参照して説明する。図４は本発明を実施する
ために用いられる半導体製造装置の模式図である。この
半導体製造装置は、例えば、第１の実施形態において、
Ｏ2 プラズマ処理する工程から密な絶縁膜を形成する工
程までを同一装置内で行える様にしたものである。
【００３３】本装置は、ウェハーの出し入れ用インター
ロック室１１、Ｏ2 プラズマ処理室１３、密な絶縁膜形
成用ＣＶＤ室１４、搬送ロボットのある移載室１２、及
びバルブ１５−１〜１５−４から構成されている。
ロック室１１、Ｏ2 プラズマ処理室１３、密な絶縁膜形
成用ＣＶＤ室１４、搬送ロボットのある移載室１２、及
びバルブ１５−１〜１５−４から構成されている。
【００３４】本装置を用いて本発明を実施する方法を以
下に説明する。まず、第２の絶縁膜である有機ＳＯＧ膜
を形成後、ウェハーをインターロック室１１に入れ、移
載室１２を経由して、Ｏ2 プラズマ処理室１３に入れ
る。第１の実施形態で説明した様に、Ｏ2 プラズマ処理
を行って有機樹脂膜のレジスト膜３を有機ＳＯＧ膜４を
通して除去する。次に、ウェハーを移載室１２を経由し
てＣＶＤ室１４に搬送し、第３の絶縁膜の密な酸化シリ
コン系絶縁膜６を形成する。
下に説明する。まず、第２の絶縁膜である有機ＳＯＧ膜
を形成後、ウェハーをインターロック室１１に入れ、移
載室１２を経由して、Ｏ2 プラズマ処理室１３に入れ
る。第１の実施形態で説明した様に、Ｏ2 プラズマ処理
を行って有機樹脂膜のレジスト膜３を有機ＳＯＧ膜４を
通して除去する。次に、ウェハーを移載室１２を経由し
てＣＶＤ室１４に搬送し、第３の絶縁膜の密な酸化シリ
コン系絶縁膜６を形成する。
【００３５】以上の様に、同一製造装置内で一連の工程
を行うことで、Ｏ2 プラズマ処理でレジスト除去後、大
気や水分等が第１層目のＡｌ膜配線２表面に吸着するの
を防止でき、再現性良く、信頼性の良い半導体装置が実
現できる。
を行うことで、Ｏ2 プラズマ処理でレジスト除去後、大
気や水分等が第１層目のＡｌ膜配線２表面に吸着するの
を防止でき、再現性良く、信頼性の良い半導体装置が実
現できる。
【００３６】以上の様に、本発明の実施形態を説明した
が、配線材料として、Ａｌ以外に、Ａｌ−Ｃｕ−Ｓｉ、
Ａｌ−ＣｕのＡｌ系の合金はいうまでもないが、Ｗ，Ｍ
ｏ，Ｃｕ等の金属又は、シリサイド等の材料を用いて
も、本発明の効果は変わらない。また、例えばＴｉとＴ
ｉＮとＡｌからなる様な複数の配線材料から構成されて
いる配線の場合でも本発明の効果は変わらない。
が、配線材料として、Ａｌ以外に、Ａｌ−Ｃｕ−Ｓｉ、
Ａｌ−ＣｕのＡｌ系の合金はいうまでもないが、Ｗ，Ｍ
ｏ，Ｃｕ等の金属又は、シリサイド等の材料を用いて
も、本発明の効果は変わらない。また、例えばＴｉとＴ
ｉＮとＡｌからなる様な複数の配線材料から構成されて
いる配線の場合でも本発明の効果は変わらない。
【００３７】また、実施形態では密な絶縁膜として酸化
シリコン系絶縁膜で説明したが、例えば、窒化シリコン
膜、酸化窒化シリコン膜等の他の絶縁膜を用いても良
い。
シリコン系絶縁膜で説明したが、例えば、窒化シリコン
膜、酸化窒化シリコン膜等の他の絶縁膜を用いても良
い。
【００３８】なお、本発明の実施形態では、２層配線構
造で説明したが、１層構造、２層以上の構造に本発明を
用いても良い。
造で説明したが、１層構造、２層以上の構造に本発明を
用いても良い。
【００３９】さらに、本発明による多層配線の機械的強
度を上げるために、同一層次の配線間にダミーの配線を
設けるのも自由である。
度を上げるために、同一層次の配線間にダミーの配線を
設けるのも自由である。
【００４０】
【発明の効果】以上説明した様に本発明は、同一層次の
配線間に空間を形成することにより、多層配線にして
も、従来みられた機械的強度の弱さによる配線の倒れが
発生するという問題点も解決できるという効果がある。
また、従来みられた様に絶縁物の配線支持部材を形成す
る必要もなく、工程数を少なくできるという効果もあ
る。また、従来のように、エアギャップ形成後、大気や
水分にさらされることもなく、配線の断絶等の問題もな
くなり、多層配線の信頼性も向上るするという効果もあ
る。
配線間に空間を形成することにより、多層配線にして
も、従来みられた機械的強度の弱さによる配線の倒れが
発生するという問題点も解決できるという効果がある。
また、従来みられた様に絶縁物の配線支持部材を形成す
る必要もなく、工程数を少なくできるという効果もあ
る。また、従来のように、エアギャップ形成後、大気や
水分にさらされることもなく、配線の断絶等の問題もな
くなり、多層配線の信頼性も向上るするという効果もあ
る。
【００４１】さらに、有機樹脂膜及び有機ＳＯＧ膜を用
いることで、従来みられた様に０℃以下の低温に保つと
いう様なプロセスマージンが少なく、かつ半導体装置の
製造装置価格が高いという問題点も解決できるという効
果がある。
いることで、従来みられた様に０℃以下の低温に保つと
いう様なプロセスマージンが少なく、かつ半導体装置の
製造装置価格が高いという問題点も解決できるという効
果がある。
【図１】本発明の第１の実施形態を説明するため（ａ）
〜（ｅ）に分図して示す工程断面図である。
〜（ｅ）に分図して示す工程断面図である。
【図２】本発明の第２の実施形態を説明するための半導
体装置の断面図である。
体装置の断面図である。
【図３】本発明の第３の実施形態を説明するための半導
体装置の断面図である。
体装置の断面図である。
【図４】本発明の第４の実施形態を説明するための半導
体装置の製造装置の模式図である。
体装置の製造装置の模式図である。
【図５】従来技術１を説明するため（ａ）〜（ｆ）に分
図して示す工程断面図である。
図して示す工程断面図である。
【図６】従来技術１を説明するため（ｇ）〜（ｈ）に分
図して示す工程断面図である。
図して示す工程断面図である。
【図７】従来技術２を説明するため（ａ）〜（ｅ）に分
図して示す工程断面図である。
図して示す工程断面図である。
１ 酸化シリコン膜 ２ Ａｌ膜配線 ３ レジスト膜 ４ 有機ＳＯＧ膜 ４ａ 有機ＳＯＧ膜 ４ｂ 有機ＳＯＧ膜 ５ 空間 ６ 密な酸化シリコン系膜 ７ Ａｌ膜配線 ８ パッシベーション膜 ９ａ 窒化アルミニウム ９ｂ 窒化アルミニウム １０ａ 酸化シリコン系絶縁膜 １０ｂ 酸化シリコン系絶縁膜 １１ インターロック室 １２ 移載室 １３ Ｏ2 プラズマ処理室 １４ ＣＶＤ室 １６ シリコン基板 １７ 第１層配線支持部材 １８ 第１層層間絶縁膜 １９ 第１層スルーホール ２０ 第１層配線 ２１ 第２層配線支持部材 ２２ 第２層層間絶縁膜 ２３ 第２層スルーホール ２４ 第２層配線 ２５ 第３層配線支持部材 ２６ 第３層層間絶縁膜 ２７ 第３層配線 ２８ 第４層配線支持部材 ２９ 第４層層間絶縁膜 ３０ 第４層配線 ３１ エアギャップ ３２ 氷膜 ３３ 水蒸気 ３４ 疎な酸化シリコン系膜
Claims (4)
- 【請求項１】 半導体基板上の所定の第１の絶縁膜の表
面を選択的に被覆して同一層次の複数の配線を形成する
工程と、有機樹脂膜を前記配線相互間に選択的に形成す
る工程と、前記配線と前記有機樹脂膜とを覆う有機ＳＯ
Ｇ膜を形成する工程と、前記有機ＳＯＧ膜に酸素プラズ
マ処理を行い疎な第２の絶縁膜を形成する工程と、前記
疎な第２の絶縁膜を通して前記有機樹脂膜を除去し前記
配線相互間に空間を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 半導体基板上の所定の第１の絶縁膜の表
面を選択的に被覆して同一層次の複数の配線を形成する
工程と、前記配線の表面及び側面を少なくとも覆う保護
膜を形成する工程と、有機樹脂膜を前記保護膜で覆われ
た配線相互間に選択的に形成する工程と、前記保護膜で
覆われた配線と前記有機樹脂膜とを覆う有機ＳＯＧ膜を
形成する工程と、前記有機ＳＯＧ膜に酸素プラズマ処理
を行い疎な第２の絶縁膜を形成する工程と、前記疎な第
２の絶縁膜を通して前記有機樹脂膜を除去し前記配線相
互間に空間を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項３】 前記空間を形成した後、前記疎な第２の
絶縁膜上に密な第３の絶縁膜を形成する工程を有するこ
とを特徴とする請求項１又は請求項２記載の半導体装置
の製造方法。 - 【請求項４】 前記有機樹脂膜を除去する工程から前記
第３の絶縁膜を形成する工程までを同一の製造装置内で
行うことを特徴とする請求項３に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7328521A JP2763023B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7328521A JP2763023B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172068A JPH09172068A (ja) | 1997-06-30 |
| JP2763023B2 true JP2763023B2 (ja) | 1998-06-11 |
Family
ID=18211218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7328521A Expired - Fee Related JP2763023B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763023B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806442B1 (ko) | 2004-08-18 | 2008-02-21 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406587B1 (ko) * | 1996-11-27 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US6333255B1 (en) | 1997-08-21 | 2001-12-25 | Matsushita Electronics Corporation | Method for making semiconductor device containing low carbon film for interconnect structures |
| JPH11150185A (ja) | 1997-11-14 | 1999-06-02 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| FR2784230B1 (fr) * | 1998-10-05 | 2000-12-29 | St Microelectronics Sa | Procede de realisation d'un isolement inter et/ou intra-metallique par air dans un circuit integre et circuit integre obtenu |
| JP2000208622A (ja) * | 1999-01-12 | 2000-07-28 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| US6713235B1 (en) | 1999-03-30 | 2004-03-30 | Citizen Watch Co., Ltd. | Method for fabricating thin-film substrate and thin-film substrate fabricated by the method |
| US6380106B1 (en) * | 2000-11-27 | 2002-04-30 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures |
| JP3504250B2 (ja) | 2002-03-07 | 2004-03-08 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| DE10227615A1 (de) * | 2002-06-20 | 2004-01-15 | Infineon Technologies Ag | Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung |
| JP5635301B2 (ja) * | 2010-05-12 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
| JP5970004B2 (ja) * | 2014-01-09 | 2016-08-17 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| EP3150668A4 (en) | 2014-05-29 | 2018-01-17 | AZ Electronic Materials (Luxembourg) S.à.r.l. | Void forming composition, semiconductor device provided with voids formed using composition, and method for manufacturing semiconductor device using composition |
| KR20170040271A (ko) | 2014-07-31 | 2017-04-12 | 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. | 희생막용 조성물, 및 그 제조 방법, 및 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조 방법 |
| JP7296002B2 (ja) * | 2018-11-15 | 2023-06-21 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461003A (en) | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
-
1995
- 1995-12-18 JP JP7328521A patent/JP2763023B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461003A (en) | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806442B1 (ko) | 2004-08-18 | 2008-02-21 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09172068A (ja) | 1997-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JP2763023B2 (ja) | 半導体装置の製造方法 | |
| US6586323B1 (en) | Method for dual-layer polyimide processing on bumping technology | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| US6420261B2 (en) | Semiconductor device manufacturing method | |
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| US7163887B2 (en) | Method for fabricating a semiconductor device | |
| KR100319588B1 (ko) | 배선구조의 형성방법 | |
| JP2555940B2 (ja) | 半導体装置及びその製造方法 | |
| US20050250280A1 (en) | Capacitance process by using passivation film scheme | |
| JP2000223490A (ja) | 半導体装置の製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP3941485B2 (ja) | 多層配線形成方法及び半導体素子の製造方法 | |
| JP2004023030A (ja) | 半導体装置の製造方法 | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| JPH0758706B2 (ja) | 半導体装置の製造方法 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JPH06342790A (ja) | 半導体装置の製造方法 | |
| JPH10150102A (ja) | 半導体装置およびその製造方法 | |
| JP2011142221A (ja) | 半導体装置の製造方法 | |
| JPH09321044A (ja) | 半導体装置およびその製造方法 | |
| JPH0684901A (ja) | 半導体装置の製造方法 | |
| JP2000114375A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980225 |
|
| LAPS | Cancellation because of no payment of annual fees |