JP5970004B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5970004B2
JP5970004B2 JP2014002598A JP2014002598A JP5970004B2 JP 5970004 B2 JP5970004 B2 JP 5970004B2 JP 2014002598 A JP2014002598 A JP 2014002598A JP 2014002598 A JP2014002598 A JP 2014002598A JP 5970004 B2 JP5970004 B2 JP 5970004B2
Authority
JP
Japan
Prior art keywords
film
carbon
insulating film
carbon film
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014002598A
Other languages
English (en)
Other versions
JP2015133355A (ja
Inventor
浩一 八田
浩一 八田
角村　貴昭
貴昭 角村
崇 早川
崇 早川
宏政 持木
宏政 持木
長谷部　一秀
一秀 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014002598A priority Critical patent/JP5970004B2/ja
Priority to KR1020140193424A priority patent/KR20150083426A/ko
Priority to US14/592,281 priority patent/US20150194441A1/en
Publication of JP2015133355A publication Critical patent/JP2015133355A/ja
Application granted granted Critical
Publication of JP5970004B2 publication Critical patent/JP5970004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年半導体装置の分野では、リソグラフィ技術の限界に制約されることなく高集積化を達成する方法として、積層型の半導体装置が注目されている。
例えば特許文献１には基板上に、層間絶縁膜及び犠牲膜を複数層互いに交替して形成し、犠牲膜を湿式エッチング工程を通じて除去した後、犠牲膜を除去した部分にトンネル酸化膜、電荷トラップ膜や、導電物質を配置する垂直半導体素子の製造方法が開示されている。
特開２００９−１１７８４３号公報
しかしながら、特許文献１に開示された垂直半導体素子の製造方法によれば犠牲膜を全て湿式エッチングにより除去する必要があり、湿式エッチングを行った際にエッチング液の表面張力により層間絶縁膜に撓みを生じる恐れがある。層間絶縁膜に撓みが生じると、層間の距離を一定に保つことができないため、その後のプロセスにおいて層間に導電物質等を均一に供給できず、歩留まりの低下等の問題を生じる恐れがあった。
本発明は上記従来技術が有する問題に鑑み、犠牲膜と他の物質の膜との積層構造を形成した後、乾式の除去手段により除去できる犠牲膜を用いた半導体装置の製造方法を提供することを目的とする。
上記課題を解決するため本発明は、基板の一方の面側に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程で形成された絶縁膜上にカーボン膜を形成するカーボン膜形成工程と、
前記絶縁膜形成工程及び前記カーボン膜形成工程を複数回繰り返し、前記基板の一方の面側に前記絶縁膜と前記カーボン膜とが交互に複数層積層された絶縁膜−カーボン膜積層体を形成する絶縁膜−カーボン膜積層体形成工程と、
前記絶縁膜−カーボン膜積層体を構成する前記カーボン膜を除去するカーボン膜除去工程と、
前記カーボン膜除去工程で前記カーボン膜が除去された領域に電極膜を形成し、前記絶縁膜と前記電極膜とが複数層積層された絶縁膜−電極膜積層体とする電極膜形成工程と、を有し、
前記カーボン膜形成工程を実施する前、及び、前記カーボン膜形成工程を実施した後にシリコン膜を形成するシリコン膜形成工程をさらに有する半導体装置の製造方法を提供する。
本発明によれば、犠牲膜と他の物質の膜との積層構造を形成した後、乾式の除去手段により除去できる犠牲膜を用いた半導体装置の製造方法を提供できる。
本発明に係る第１の実施形態における絶縁膜−カーボン膜積層体の説明図。 シリコン膜を形成した場合の図１の一部拡大図。 本発明に係る第１の実施形態におけるトレンチ形成工程の説明図。 本発明に係る第１の実施形態におけるトレンチ形成工程の説明図。 本発明に係る第１の実施形態におけるメモリストリングス形成工程の説明図。 本発明に係る第１の実施形態におけるメモリストリングス形成工程の説明図。 本発明に係る第１の実施形態におけるメモリストリングス形成工程の説明図。 本発明に係る第１の実施形態における電極形成工程の説明図。 本発明に係る第１の実施形態における電極形成工程の説明図。 本発明に係る第１の実施形態における電極形成工程の説明図。 本発明に係る第１の実施形態における電極形成工程の説明図。 本発明に係る第１の実施形態におけるメモリストリングス間絶縁膜形成後の半導体装置の構成説明図。 本発明に係る第１の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第１の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第１の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第１の実施形態におけるワードラインコンタクト部に絶縁膜を形成した後の半導体装置の構成説明図。 本発明に係る第２の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第２の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第２の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第２の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第２の実施形態におけるワードラインコンタクト部に絶縁膜を形成した後の半導体装置の構成説明図。 本発明に係る第２の実施形態における電極形成工程及びメモリストリングス間絶縁膜形成工程の説明図。 本発明に係る第２の実施形態における電極形成工程及びメモリストリングス間絶縁膜形成工程の説明図。 本発明に係る第３の実施形態における電極膜−カーボン膜積層体の説明図。 本発明に係る第３の実施形態におけるメモリストリングス形成後の半導体装置の構成説明図。 本発明に係る第３の実施形態におけるメモリストリングス間絶縁膜形成後の半導体装置の構成説明図。 本発明に係る第３の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第３の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第３の実施形態におけるワードラインコンタクト部形成工程の説明図。 本発明に係る第３の実施形態におけるカーボン膜除去工程の説明図。 本発明に係る第３の実施形態におけるカーボン膜除去工程の説明図。 本発明に係る第３の実施形態における絶縁膜形成工程の説明図。 本発明に係る第３の実施形態における絶縁膜形成工程の説明図。
以下、本発明を実施するための形態について図面を参照して説明するが、本発明は、下記の実施形態に制限されることはなく、本発明の範囲を逸脱することなく、下記の実施形態に種々の変形および置換を加えることができる。
［第１の実施形態］
本実施の形態では、半導体装置の製造方法の一構成例について説明する。なお、本実施形態では、半導体装置としてＮＡＮＤ型フラッシュメモリを製造する場合を例に説明するが、係る形態に限定されるものではなく、積層型の半導体装置全般に適用することができる。
本実施形態の半導体装置の製造方法は、以下の工程を有することができる。
基板の一方の面側に絶縁膜を形成する絶縁膜形成工程。
絶縁膜形成工程で形成された絶縁膜上にカーボン膜を形成するカーボン膜形成工程。
絶縁膜形成工程及びカーボン膜形成工程を複数回繰り返し、基板の一方の面側に絶縁膜とカーボン膜とが交互に複数層積層された絶縁膜−カーボン膜積層体を形成する絶縁膜−カーボン膜積層体形成工程。
絶縁膜−カーボン膜積層体を構成するカーボン膜を除去するカーボン膜除去工程。
カーボン膜除去工程でカーボン膜が除去された領域に電極膜を形成し、絶縁膜と電極膜とが複数層積層された絶縁膜−電極膜積層体とする電極膜形成工程。
まず、絶縁膜形成工程、カーボン膜形成工程及び絶縁膜−カーボン膜積層体形成工程の各工程について図１、図２を用いて以下に説明する。図１は、絶縁膜−カーボン膜積層体形成工程後、基板上に絶縁膜−カーボン膜積層体が形成された状態の絶縁膜−カーボン膜積層体の積層方向と平行な面における断面図を示している。図２は後述するシリコン膜を形成した場合の図１の一部拡大図を示している。
本実施形態の半導体装置の製造方法に適用する基板１１について説明する。基板１１については特に限定されるものではないが、例えば、バルク単結晶基板や、単結晶ＳＯＩ基板等を用いることができる。また、例えば半導体メモリを形成する場合、基板上にメモリストリングスを配置し、さらに、基板の任意の一端部側に、積層したワードラインとのコンタクト部を形成することができる。このため、図１に示すように、基板１１の一部については、その上部にメモリストリングスを配置するメモリストリングス領域Ｘとし、また、基板１１の一部についてはワードラインのコンタクト部を設けるワードラインコンタクト部領域Ｙとすることができる。
そして、メモリストリングスを配置するメモリストリングス領域Ｘにおいては所定の導電型の不純物を打ち込み、活性化させることで、ソース領域１１１を形成することができる。ソース領域１１１は、例えばｐ型とすることができる。
また、ワードラインコンタクト部領域Ｙ等に必要に応じて図示しない周辺回路（ペリフェラル）等を形成しておくこともできる。
そして、本実施形態の半導体装置の製造方法においては、絶縁膜形成工程を実施することができる。絶縁膜１２ａは基板１１の一方の面側に形成することができる。なお、第１層目の絶縁膜１２ａは基板１１上に形成することができる。また、絶縁膜−カーボン膜積層体形成工程で形成する第２層目以降の絶縁膜１２ｂ〜１２ｈは、図１に示すようにカーボン膜１３ａ〜１３ｇ上に形成することができる。
絶縁膜形成工程で形成する絶縁膜１２ａの材料は特に限定されるものではないが、例えば、シリコン酸化膜であることが好ましい。
絶縁膜１２ａの成膜方法は特に限定されるものではなく、成膜する膜の材料や膜厚等に応じて任意に選択することができる。絶縁膜１２ａがシリコン酸化膜の場合、例えばシリコンを含むガスと酸化剤を含むガスとを同時に供給しながら成膜する、いわゆるＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が採用されても良い。ＣＶＤとしては、熱ＣＶＤ法やプラズマＣＶＤ法等を用いることができる。成膜時の温度は成膜する際に用いるシリコンを含むガスの種類等により任意に選択することができ、特に限定されるものではないが、例えば３００℃以上８００℃以下で成膜することが好ましい。特に４００℃以上７００℃以下で成膜することがより好ましい。
また、絶縁膜１２ａとしてシリコン酸化膜を成膜する場合、ＣＶＤ法以外にも、シリコンを含むガスと酸化剤を含むガスとを交互に供給しながら成膜する、いわゆるＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はＭＬＤ(Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ)法が採用されても良い。ＡＬＤ（又はＭＬＤ）法の例としては、処理温度を室温（２５℃）〜４００℃としたプラズマＡＬＤ（又はＭＬＤ）法、又はＡＬＤ（又はＭＬＤ）法を挙げることができる。
絶縁膜としてシリコン酸化膜を成膜する際の絶縁膜形成工程で用いるシリコンを含むガスは特に限定されるものではないが、例えば、ジクロロシラン等の各種シランガスを用いることができる。また、酸化剤としてＮ２Ｏ（亜酸化窒素）、酸素等を用いることができる。
絶縁膜形成工程において形成する絶縁膜１２ａの膜厚は特に限定されるものではなく、任意に選択することができるが、例えば、１０ｎｍ以上５０ｎｍ以下になるように成膜することが好ましく、２０ｎｍ以上４０ｎｍ以下になるように成膜することがより好ましい。
なお、後述する絶縁膜−カーボン膜積層体形成工程で形成する絶縁膜１２ｂ〜１２ｈについても絶縁膜１２ａと同様に構成することができる。すなわち絶縁膜１２ｂ〜１２ｈは、絶縁膜１２ａと同じ材料とし、成膜方法、成膜条件も絶縁膜１２ａの場合と同様にすることができる。また、絶縁膜１２ｂ〜１２ｈについても膜厚は上記範囲であることが好ましい。
次にカーボン膜形成工程について説明する。
カーボン膜形成工程では、絶縁膜形成工程で形成した絶縁膜１２ａ上にカーボン膜１３ａを形成することができる。また、後述する絶縁膜−カーボン膜積層体形成工程で形成する第２層目以降のカーボン膜１３ｂ〜１３ｇは、図１に示すように絶縁膜１２ｂ〜１２ｇ上に形成することができる。カーボン膜としては、例えばアモルファスカーボン膜を形成することができる。
カーボン膜１３ａの成膜方法は特に限定されるものではないが、例えば、熱ＣＶＤ法やプラズマＣＶＤ法により成膜することができる。また、プラズマＡＬＤ法やプラズマＭＬＤ法、を用いて成膜することもできる。
カーボン膜形成工程における、成膜時の温度等の条件は特に限定されないが、カーボン膜の成膜温度を５００℃以上９００℃以下とすることが好ましく、６００℃以上８００℃以下とすることがより好ましい。これは、カーボン膜の成膜時の温度を例えば上述のように５００℃以上とすることにより、例えば絶縁膜形成工程や、後述するメモリストリングスのチャネルを形成する際の成膜条件（成膜温度）に対して十分な耐熱性を備えることができるためである。このため、後述する絶縁膜−カーボン膜積層体形成工程において絶縁膜を形成する際等の温度でカーボン膜がダメージを受ける恐れを低減することができる。ただし、成膜温度を高くしすぎるとカーボン膜が成膜できない場合や、基板等の他の部材に悪影響を与える場合があるため、９００℃以下とすることが好ましく、８００℃以下とすることがより好ましい。
カーボン膜形成工程において用いるガスは特に限定されるものではないが、炭素を含有ガス、例えば、エチレン（Ｃ２Ｈ４）ガス、プロピレン（Ｃ３Ｈ６）ガス等を好ましく用いることができる。
また、絶縁膜と、カーボン膜とは密着性が低い場合がある。そして、カーボン膜を成膜した後、後述のようにさらに絶縁膜を成膜する場合、絶縁膜を成膜する際の雰囲気によりカーボン膜の膜厚が減少してしまう場合がある。
そこで、カーボン膜形成工程を実施する前、及び、カーボン膜形成工程を実施した後にシリコン膜を形成するシリコン膜形成工程をさらに有することが好ましい。すなわち、絶縁膜形成工程の後、カーボン膜形成工程を実施する前、及び、カーボン膜形成工程を実施後に続けてシリコン膜（シード層）を形成するシリコン膜形成工程を実施することが好ましい。
この場合、例えば、図２に示すように、基板１１上に形成された絶縁膜１２ａ上にシリコン膜２１ａを介してカーボン膜１３ａが配置され、カーボン膜１３ａ上にはさらにシリコン膜２１ｂを介して絶縁膜１２ｂが配置されることとなる。なお、図２では絶縁膜１２ｂより上の層については記載を省略しているが、他のカーボン膜を形成する際にも、カーボン膜の上下、すなわち、カーボン膜と絶縁膜との間には同様にシリコン膜を配置した構成とすることができる。
このようにシリコン膜２１ａ、２１ｂを設けることにより、絶縁膜１２ａ、１２ｂとカーボン膜１３ａとの密着性を向上することができる。
また、カーボン膜の上面に絶縁膜を形成する際にカーボン膜の膜厚が減少するのは、絶縁膜を成膜する際に用いる酸化剤中の酸素や酸素ラジカルが、カーボン膜表面に接触し、ＣＯやＣＯ２となって揮発するためと考えられる。このため、カーボン膜１３ａの表面にシリコン膜２１ｂを配置することにより、カーボン膜１３ａと、酸素や酸素ラジカルが、直接接触することを抑制でき、カーボン膜１３ａの揮発を抑制し、カーボン膜１３ａの膜厚減少を抑制できる。
シリコン膜形成工程において、シリコン膜を形成する具体的な方法は特に限定されるものではないが、例えば熱ＣＶＤ法や、プラズマＣＶＤ法、プラズマＡＬＤ法、プラズマＭＬＤ法等により形成することができる。
シリコン膜を形成する際に用いるガス種は特に限定されないが、例えばアミノシラン系ガスを好ましく用いることができる。アミノシラン系ガスとしては、例えば、ＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＴＤＭＡＳ（トリジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）等を好ましく用いることができる。
また、シリコン膜を形成する際の基板の加熱温度も特に限定されるものではないが、例えば３００℃以上９００℃以下に加熱することが好ましく、４００℃以上８００℃以下に加熱することがより好ましい。
シリコン膜の厚さは特に限定されなるものではなく、要求される絶縁膜とカーボン膜との密着性や、カーボン膜の膜厚減少を抑制すべき程度等により任意に選択することができる。特に絶縁膜とカーボン膜との密着性を高め、絶縁膜形成時にカーボン膜の膜厚減少を抑制するため、シリコン膜の膜厚は例えば、０．１ｎｍ以上１．０ｎｍ以下とすることが好ましく、０．２ｎｍ以上０．７ｎｍ以下とすることがより好ましい。
次に絶縁膜−カーボン膜積層体形成工程について説明する。
絶縁膜−カーボン膜積層体形成工程では、上述の絶縁膜形成工程と、カーボン膜形成工程と、を交互に繰り返し実施することができる。これにより基板１１上に絶縁膜１２ｂ〜１２ｈと、カーボン膜１３ｂ〜１３ｇと、を積層し、図１に示したような絶縁膜−カーボン膜積層体１４を形成できる。絶縁膜−カーボン膜積層体形成工程における、絶縁膜形成工程、及び、カーボン膜形成工程については、上述の手順により実施することができるため、ここでは説明を省略する。
絶縁膜形成工程と、カーボン膜形成工程と、を繰り返す回数については特に限定されるものではなく、要求される積層数に応じて繰り返すことができる。従って、図１では、カーボン膜を７層、絶縁膜を８層積層した例を示したが、絶縁膜−カーボン膜積層体の各膜の積層数は特に限定されるものではなく、さらに、複数層積層することもできる。また、層の数が図１の場合よりも少なくても良い。
ただし、後述のように、絶縁膜−カーボン膜積層体から半導体装置を形成する際にカーボン膜は犠牲膜として機能し、除去される。このため、最上層が絶縁膜になるように絶縁膜−カーボン膜積層体形成工程を実施することが好ましい。
以上に説明した本実施形態の半導体装置の製造方法においては、絶縁膜−カーボン膜積層体を形成することができる。そして、カーボン膜は、犠牲膜として機能することができ、乾式の除去手段（除去方法）により除去できる。このため、犠牲膜を除去したとしても従来技術のように湿式で犠牲膜を除去した場合と比較して、絶縁膜に撓みが生じることを抑制することができる。
本実施形態の半導体装置の製造方法においては、所定の半導体装置の構成とするためにさらに各種工程を付加することができる。以下に具体的な例を挙げて説明する。
（トレンチ形成工程）
ここまで説明した半導体装置の製造方法において得られた絶縁膜−カーボン膜積層体に対してはさらに以下の工程を含むトレンチ形成工程を実施し、例えばメモリストリングスを形成するためのトレンチを形成できる。トレンチ形成工程について図３Ａ、図３Ｂを用いて説明する。
絶縁膜−カーボン膜積層体の上に、ハードマスク膜を複数層形成するハードマスク膜形成工程。
ハードマスク膜をマスクとして絶縁膜及びカーボン膜をエッチングする絶縁膜、カーボン膜エッチング工程。
まず、ハードマスク膜形成工程について説明する。
ハードマスク膜形成工程は、後述する絶縁膜、カーボン膜エッチング工程を行う際のマスクとなるハードマスク膜３１を配置する工程であり、例えば、図３Ａに示すように、ハードマスク膜３１は、絶縁膜−カーボン膜積層体１４の上面に配置することができる。
ハードマスク膜３１は、後述する絶縁膜、カーボン膜エッチング工程において、マスクとして機能できるように構成されていればよく、その構成は特に限定されない。ただし、ハードマスク膜３１は、第１の無機材料層と、第１の無機材料層とは材料の異なる第２の無機材料層と、を含むことが好ましい。このようにハードマスク膜３１が材料の異なる層を含むことにより、例えば後述するＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）を行った場合に材料の異なる層がストッパー層として機能することができる。
また、ハードマスク膜３１は、図３Ａに示したように、第１の無機材料層（３１１ａ、３１１ｂ、３１１ｃ）と、第２の無機材料層（３１２ａ、３１２ｂ）とを、交互に複数層設けることが好ましい。さらに、図３Ａのようにハードマスク膜３１は第３の無機材料層３１３を配置することもできる。
例えば深さの異なるトレンチ等の複数の開口部を絶縁膜−カーボン膜に形成する場合、エッチングを行う毎にハードマスク膜３１を形成すると、工程数が増加する恐れがある。このため、上述のようにエッチング工程を実施する回数にあわせて予めハードマスク膜３１に含まれる第１の無機材料層、第２の無機材料層を複数層形成しておくことにより、マスクを形成する工程の数を減らすことができ、好ましい。
ハードマスク膜３１に含まれる第１の無機材料層（３１１ａ〜３１１ｃ）、第２の無機材料層（３１２ａ、３１２ｂ）の材料は特に限定されるものではないが、例えばポリシリコンや、シリコン窒化物等を用いることができる。また、上述のように第３の無機材料層３１３を配置する場合、第３の無機材料層３１３は例えばシリコン酸化物等を用いることができる。
ハードマスク膜３１上にさらにエッチングに用いられるマスク層を配置することができる。マスク層の構成は特に限定されるものではないが、例えば図３に示したように、ハードマスク膜３１側から順に有機マスク膜３２、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜３３、フォトレジスト３４を配置できる。この場合、フォトレジスト３４に所望のパターンを形成後、エッチングを実施することにより、フォトレジスト３４に形成したパターンがまず、下層のＳＯＧ膜３３及び有機マスク膜３２に転写される。そして、さらにエッチングを継続することにより、図３Ｂに示したようにハードマスク膜３１にパターンが転写されてハードマスク膜３１の下層に配置された絶縁膜−カーボン膜積層体１４の絶縁膜及びカーボン膜のエッチングを実施できる。絶縁膜、カーボン膜エッチング工程を実施する中で、有機マスク膜３２、ＳＯＧ膜３３、フォトレジスト３４については、除去され、絶縁膜及びカーボン膜に後述するメモリストリングスを形成するためのトレンチ３５が形成される。
なお、トレンチ３５の形状は特に限定されないが例えば円柱形状とすることができる。そして、トレンチ３５の底面は基板１１の上面とすることができる。
また、図３Ｂは紙面と平行な方向に配列されたトレンチ３５の中心部を通る面における本実施形態の半導体装置の断面図を示しており、トレンチ３５はさらに、図３Ｂの紙面と垂直な方向に所定の間隔をあけて複数配列することができる。
エッチングを行う際の条件は特に限定されるものではなく、絶縁膜−カーボン膜積層体１４に含まれる絶縁膜と、カーボン膜と、のエッチングを行える条件であればよい。
具体的には例えば、プラズマエッチングにより実施することが好ましい。
プラズマエッチングを行う際に用いるガスとしては、例えば、Ｃ４Ｆ８に、ＳＦ６、ＣＦ４、ＮＦ３から選択されるいずれかのガスと、Ａｒと、Ｏ２と、を添加したガスを用いることができる。また、ＣＦ４とＨ２との混合ガスを用いることもできる。これらのガスを用いてプラズマエッチングを行った場合、絶縁膜とカーボン膜を同時にエッチングできる。
また、絶縁膜をエッチングできるガスと、カーボン膜をエッチングできるガスと、を交互に供給してエッチングすることもできる。例えば、絶縁膜をエッチングする際にはＣＦ４Ｆ８又はＣ４Ｆ６に、Ａｒと、Ｏ２とを添加したガスを、カーボン膜をエッチングする際には、Ｏ２とＣＯＳ（Ｃａｒｂｏｎｙｌ Ｓｕｌｆｉｄｅ）との混合ガス、または、Ｏ２とＮ２とＨ２との混合ガスを用いることができる。
なお、プラズマエッチングを行う際の条件は特に限定されないが、例えばガス圧力を１０ｍＴｏｒｒ以上５０ｍＴｏｒｒ以下、電源出力を１０００Ｗ以上２０００Ｗ以下、バイアス出力を２０００Ｗ以上４０００Ｗ以下として実施することができる。
（メモリストリングス形成工程）
本実施形態の半導体装置の製造方法においてはさらに、絶縁膜−カーボン膜積層体１４に形成したトレンチ３５内にメモリストリングスを構成する部材を順次形成するメモリストリングス形成工程を実施することができる。メモリストリングス形成工程について図４Ａ〜図４Ｃを用いて説明する。
メモリストリングス形成工程では、例えば以下の工程を実施できる。
トレンチ３５の表面にＩＧＤ（Ｉｎｔｅｒ−Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃ）膜と、チャージトラップ膜を形成するＩＧＤ膜、チャージトラップ膜形成工程。
トレンチ３５の底面に形成されたＩＧＤ膜及びチャージトラップ膜を除去するＩＧＤ膜、チャージトラップ膜除去工程。
ＩＧＤ膜及びチャージトラップ膜の表面にトンネル酸化膜を形成するトンネル酸化膜形成工程。
トレンチ３５内にメモリストリングスのチャネル部分を形成するチャネル形成工程。
ハードマスク膜３１の一部を除去するハードマスク膜除去工程。
選択ゲートを形成する選択ゲート形成工程。
以下に各工程について説明する。
ＩＧＤ膜、チャージトラップ膜形成工程は、図４Ａに示すように、トレンチ３５の表面及び、ハードマスク膜３１の上面にＩＧＤ膜、チャージトラップ膜をその順に積層したＩＧＤ膜及びチャージトラップ膜を形成することにより実施できる。
ＩＧＤ膜については特に限定されるものではないが、誘電率の高い（ｈｉｇｈ-Ｋ）絶縁膜を好ましく用いることができ、例えば、ＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層構造膜）や、ＳｉＯ２膜とＨｆＯ２膜との積層構造膜等を用いることができる。
また、チャージトラップ膜としては、例えばシリコン窒化膜等を用いることができる。
ＩＧＤ膜、チャージトラップ膜の形成方法は特に限定されるものではなく、例えば、ＣＶＤ法や、ＡＬＤ法、ＭＬＤ法等を用いることができる。
ＩＧＤ膜、チャージトラップ膜形成工程においては、図４Ａに示したように、トレンチ３５の底面にもＩＧＤ膜、チャージトラップ膜積層体４１が形成される。このため、トレンチ３５の底面に形成されたＩＧＤ膜、チャージトラップ膜積層体４１を除去するＩＧＤ膜、チャージトラップ膜除去工程を実施できる。ＩＧＤ膜、チャージトラップ膜除去工程は例えば異方性エッチングにより実施できる。この際、ハードマスク膜３１上面に形成されていたＩＧＤ膜、チャージトラップ膜積層体４１も除去されることになる。
次に、図４Ｂに示すようにＩＧＤ膜、チャージトラップ膜積層体４１の表面にトンネル酸化膜４２を形成するトンネル酸化膜形成工程を実施できる。トンネル酸化膜は例えば、シリコン酸化膜やシリコン窒化膜とすることができる。トンネル酸化膜４２はトレンチ３５の底面にも形成されるが、トンネル酸化膜４２は電流に与える影響は軽微なため、該底面部分に形成されたトンネル酸化膜４２は除去してもよく、除去せずに次工程を実施することもできる。
トンネル酸化膜の形成方法は特に限定されるものではなく、例えば、ＣＶＤ法や、ＡＬＤ法、ＭＬＤ法等を用いることができる。
次いで、図４Ｂに示すようにトレンチ３５内のトンネル酸化膜４２に囲まれた領域にメモリストリングスのチャネル部分を形成するチャネル形成工程を実施できる。チャネル４３の材料としては特に限定されないが、例えばポリシリコン等を用いることができる。
チャネルを形成する方法についても特に限定されるものではなく、例えばＣＶＤ法や、ＡＬＤ法、ＭＬＤ法等を用いることができる。
図４Ｂに示したように、チャネル形成工程においてチャネル４３を形成する際に、トレンチ３５内だけではなく、ハードマスク膜３１の上面にもチャネル４３を構成する材料の層が形成される。このため、チャネル形成工程の後に、ハードマスク膜３１の上面に形成されたチャネル材料の層及びハードマスク膜３１の一部を除去するハードマスク膜除去工程を実施することができる。
なお、ハードマスク膜３１の一部は後述する選択ゲート間の絶縁膜を形成する際にマスクとして用いることができるため、ハードマスク膜３１は完全に除去しないことが好ましい。例えば、ハードマスク膜３１を構成する第１の無機材料層と、第２の無機材料層のうち、最表面に配置された第１の無機材料層と、第２の無機材料層とを除去することが好ましい。例えば図４Ｂの場合、第１の無機材料層３１１ｃ及び第２の無機材料層３１２ｂを除去することが好ましい。
ハードマスク膜３１の一部と、ハードマスク膜３１の上面に形成されたチャネル材料の層を除去する方法は特に限定されるものではないが、例えばＣＭＰ（化学機械研磨）等を用いることができる。
次に選択ゲートを形成する選択ゲート形成工程を実施できる。
半導体装置として半導体メモリを製造する場合、カーボン膜を電極に入れ替えた際の、最上層の電極は選択ゲート電極とすることができる。また、それ以外の電極部分はワードラインとすることができる。このため、メモリストリングスの、最上層のカーボン膜１３ｇに対応する部分について選択ゲートを形成する選択ゲート形成工程を実施できる。
選択ゲート形成工程は特に限定されるものではないが、例えば、以下の工程を実施することにより図４Ｃに示した選択ゲートを形成することができる。
メモリストリングスのうち、選択ゲートを形成する部分についてはチャネル４３や、ＩＧＤ膜、チャージトラップ膜、トンネル酸化膜４２を除去する選択ゲート形成領域除去工程。
露出したチャネル４３の上面に砒素等をドープしてソース領域４４を形成する工程。
チャネル４３等を除去した部分の表面に酸化絶縁膜（ＳｉＯ２膜）４５を形成する酸化絶縁膜形成工程。
酸化絶縁膜形成工程で形成した酸化絶縁膜４５内の空隙に選択ゲートのチャネル４６を形成する選択ゲートチャネル形成工程。
形成した選択ゲートのチャネル４６の上面に砒素等をドープしてドレイン領域を形成するドレイン領域形成工程。なお、ドレイン領域については、後述するカーボン膜を除去する工程等を実施した後に行うことが好ましいため、図４Ｃには示していない。
選択ゲート形成領域除去工程の方法は特に限定されないが、エッチングにより実施することができる。
酸化絶縁膜形成工程において形成する酸化絶縁膜は特に限定されないが、シリコン酸化膜（ＳｉＯ２）を好ましく用いることができる。酸化絶縁膜の形成方法は特に限定されないが、例えばＣＶＤ法や、ＡＬＤ法、ＭＬＤ法等を用いることができる。
選択ゲートチャネル形成工程は、例えば上述のチャネル４３を形成した際のチャネル形成工程と同様にして実施することができる。
選択ゲート形成工程は、上記工程に限定されるものではない。例えば選択ゲートを形成する部分について、予めＩＧＤ膜やチャネル４３等を形成せずに空隙としていた場合には、上記選択ゲート形成領域除去工程を実施せずに、ドレイン領域形成工程から実施することもできる。
メモリストリングス形成工程は、後述する電極形成工程の後に実施することもできる。ただし、電極形成工程はカーボン膜を除去することにより形成された空隙に電極を形成する工程であり、メモリストリングス形成工程を実施した後であれば、メモリストリングスがカーボン膜を除去した後の絶縁膜を支持する働きを有する。このため、電極形成工程の後にメモリストリングス形成工程を実施する場合、トレンチ形成工程後には、メモリストリングスにかえて絶縁膜支持部材を形成することが好ましい。すなわち、トレンチ形成工程の後にメモリストリングス形成工程にかえて絶縁膜支持部材を形成する工程を実施することが好ましい。
メモリストリングスにかえて形成する絶縁膜支持部材としては例えばトレンチにシリコン窒化物を充填したものを用いることができる。このため、例えば、絶縁膜−カーボン膜積層体の絶縁膜及びカーボン膜を貫通するトレンチを形成するトレンチ形成工程を実施した後、トレンチにシリコン窒化物を充填する充填工程を実施できる。これにより、トレンチに充填されたシリコン窒化物が、カーボン膜を除去した後に絶縁膜を支持し、絶縁膜の空隙を維持することができる。なお、トレンチ形成工程は、既述の方法により実施できる。
そして上記工程を実施した場合、メモリストリングスを形成する際にはシリコン窒化物を除去してから形成することができる。このように、メモリストリングス形成工程を電極形成工程の後に実施することにより、電極形成工程においてカーボン膜を除去する際にメモリストリングスに含まれるＩＧＤ膜やチャージトラップ膜が損傷を受けることを特に抑制できる。
なお、図４Ａ〜図４Ｃは本実施形態の半導体装置の紙面と平行な方向に配列されたトレンチ３５の中心部を通る面における断面図を示しており、該トレンチ３５にメモリストリングスを形成した例を示している。そして、本実施形態の半導体装置においては既述のように、トレンチ３５を紙面と垂直な方向にも所定の間隔をあけて複数配列することができる。このため、図４Ａ〜図４Ｃに示したメモリストリングス形成工程においては、図示していない紙面と垂直な方向に形成されたトレンチ３５にも同時にメモリストリングスを形成することができる。
（電極形成工程、メモリストリングス間絶縁膜形成工程）
また、本実施形態の半導体装置の製造方法においては上述したように、以下のカーボン膜除去工程と、電極膜形成工程と、を実施することができる。
以下のカーボン膜除去工程と、電極膜形成工程と、を実施することにより、犠牲膜であるカーボン膜１３ａ〜１３ｇを除去して電極を形成できる（電極形成工程）。
絶縁膜−カーボン膜積層体１４を構成するカーボン膜１３ａ〜１３ｇを除去するカーボン膜除去工程。
カーボン膜除去工程でカーボン膜が除去された領域に電極膜を形成し、絶縁膜と電極膜とが複数層積層された絶縁膜−電極膜積層体とする電極膜形成工程。
各工程について図５Ａ〜図５Ｄを用いて説明する。
カーボン膜除去工程は乾式の除去手段（犠牲膜除去手段）を用いて実施することができる。この際、カーボン膜に対して乾式の除去手段、例えば、酸素プラズマを供給できるように、絶縁膜−カーボン膜積層体に開口部を形成することが好ましい。そこで、後述するメモリストリングス間を絶縁する絶縁膜を形成するための開口部を形成し、係る開口部をカーボン膜に対して酸素プラズマを供給するための開口部とすることができる。
そこでまず、図５Ａに示すようにメモリストリングス間を絶縁する絶縁膜を形成するための開口部５１を形成することができる。
メモリストリングス間を絶縁する絶縁膜を形成するための開口部５１は、例えばトレンチ３５を形成した場合と同様にして形成できる。具体的には、残っているハードマスク膜３１の上面に有機マスク膜、ＳＯＧ膜、フォトレジストを配置してから、エッチングにより実施することができる。なお、開口部５１は全てのメモリストリングス間に配置する必要はなく、例えば、図５Ａに示したように基板１１に形成したソース領域１１１で接続された２つのメモリストリングス間に形成すればよい。この場合、開口部５１は図１に示すように絶縁膜−カーボン膜積層体１４の全ての層を貫通するように形成することが好ましい。また、メモリストリングスは紙面と垂直な方向にも配列できることから、開口部５１も半導体装置の紙面と垂直な方向全体に渡って形成することができる。
次いで、絶縁膜−カーボン膜積層体１４を構成するカーボン膜１３ａ〜１３ｇを除去するカーボン膜除去工程を実施することができる。カーボン膜除去工程を実施することにより、図５Ｂに示したように、絶縁膜１２ａ〜１２ｈ間に配置されていた絶縁膜１３ａ〜１３ｇの部分が除去され空隙となる。なお、絶縁膜１２ａ〜１２ｈは、形成したメモリストリングスにより支持されているため、絶縁膜１２ａ〜１２ｈの層間の空隙は維持される。
カーボン膜除去工程の具体的な方法は特に限定されるものではないが、例えば、カーボン膜除去工程は、酸素プラズマを用いたアッシング処理により実施することが好ましい。なお、カーボン膜形成工程を実施する前、及び、実施した後にシリコン膜を形成するシリコン膜形成工程を実施した場合、カーボン膜除去工程を行った際に、形成したシリコン膜をシリコン酸化膜またはシリコン酸化膜に近い組成とすることが好ましい。これは、シリコン膜をシリコン酸化膜またはシリコン酸化膜に近い組成の膜とすることにより誘電率を低下することができるためである。このため、カーボン膜除去工程において、シリコン膜を酸化することが好ましい。
上述のようにカーボン膜除去工程で酸素プラズマを用いたアッシング処理を行う場合には、その処理過程においてカーボン膜形成工程を実施する前後で形成した上述のシリコン膜を酸化できる。カーボン膜除去工程とは別途、シリコン膜を酸化するシリコン膜酸化工程を設けることもできる。
また、カーボン膜除去工程においてカーボン膜の残渣が若干発生した場合には、表面張力の弱い溶液を用いたウエット洗浄を組み合わせてもよい。この場合は、表面張力の弱い溶液を用い、短時間でウエット洗浄を行えるため絶縁膜の撓みは抑制できる。
そして、カーボン膜除去工程の後、カーボン膜除去工程で除去された領域に電極膜を形成し、絶縁膜と電極膜とが複数層積層された絶縁膜−電極膜積層体とする電極膜形成工程を実施できる。これにより、図５Ｃに示すように、絶縁膜１２ａ〜１２ｈ間に電極膜５２ａ〜５２ｇが形成された絶縁膜−電極膜積層体５３とすることができる。
なお、電極膜５２ａ〜５２ｇを形成する前に、バリア膜として絶縁膜１２ａ〜１２ｈの表面に窒化チタン膜を形成することが好ましい。このため、図５Ｃの領域Ａを拡大した図５Ｄのように、絶縁膜１２ｆの表面に窒化チタン膜５４を介して電極膜５２が形成された構成とすることができる。
電極膜形成工程において形成する電極膜５２ａ〜５２ｇは特に限定されるものではないが、例えばタングステン含有膜とすることができる。具体的には例えばタングステンや、窒化タングステンを好ましく用いることができる。
電極膜５２及び窒化チタン膜５４の形成方法は特に限定されないが、例えばＣＶＤ法や、ＡＬＤ法、ＭＬＤ法等により形成することができる。特にＣＶＤ法により形成することが好ましい。
電極膜形成工程により電極を形成する際、図５Ｃに示すように、ハードマスク膜３１上や、メモリストリングス間を絶縁する絶縁膜を形成するための開口部５１内にも電極を構成する材料が配置される。このため、これらの電極が不要な部分については除去する工程を実施することができる。
ハードマスク膜３１上の電極材料は、例えばＣＭＰ（化学機械研磨）により除去することができる。この際、ハードマスク膜３１の一部もあわせて除去することもできるが、例えば第１の無機材料層３１１ａは後述する選択ゲート間の絶縁膜を配置する開口部を形成する際のマスクとして用いることができるため残しておくことが好ましい。
メモリストリングス間を絶縁する絶縁膜を形成するための開口部５１内に配置された電極材料はエッチングにより除去することが好ましい。この際、例えば図３Ａの場合と同様に、残ったハードマスク膜３１（３１１ａ）の上面に、有機マスク膜、ＳＯＧ膜、開口部５１に対応した開口部を備えたフォトレジストを有するマスク層を配置してエッチングを実施することが好ましい。
そして、以下の手順によりメモリストリングス間絶縁膜形成工程を実施できる。
まず、選択ゲートに関しては、全ての選択ゲート間に絶縁膜を設けることが好ましい。このため、開口部５１を形成していないメモリストリングス間において、選択ゲートが対向する領域に、選択ゲート間を絶縁する絶縁膜を形成するための開口部を形成することが好ましい。係る開口部は、メモリストリングス間を絶縁する絶縁膜を形成するための開口部５１を形成した際と同様の手順により形成することができるため、説明を省略する。なお、選択ゲート間を絶縁する絶縁膜は、選択ゲート電極となる電極膜５２ｇを絶縁できるように形成できれば良い。このため、選択ゲート間を絶縁する絶縁膜を形成するための開口部は、例えば図５Ｃに示した絶縁膜１２ｇに達する深さになるように形成すれば良い。
そして、メモリストリングス間を絶縁する絶縁膜を形成するための開口部５１及び、選択ゲート間を絶縁する絶縁膜を形成するための開口部に、絶縁膜６２及び絶縁膜６４をそれぞれ形成できる。これにより図６に示すように、基板１１に形成されたソース領域１１１により接続されたメモリストリングス６１ａ、６１ｂ間には絶縁膜６２が配置され、選択ゲート６３間には、絶縁膜６２及び６４が交互に配置された構成とすることができる。
なお、絶縁膜６２、６４の材料は特に限定されないが、例えばシリコン酸化膜等により構成することができる。
また、既述のように、本実施形態の半導体装置においては、例えば図６の紙面と垂直な方向に所定の間隔をあけて図６に示したメモリストリングスと同じ構成を備えた複数のメモリストリングスが配列されている。このため、絶縁膜６２及び６４は、半導体装置内で、図６の紙面と垂直な方向に渡って形成することができる。
既述のように、メモリストリングス形成工程を実施せずに、絶縁膜支持部材を形成する工程として例えば、トレンチにシリコン窒化物を充填する充填工程を実施した場合には、電極形成工程を実施した後にメモリストリングス形成工程を実施できる。
具体的には、トレンチに充填されたシリコン窒化物を除去する工程と、メモリストリングス形成工程を実施できる。シリコン窒化物は例えばエッチングにより除去することができる。また、メモリストリングス形成工程は既述の手順により実施できるため、ここでは説明を省略する。
（ワードラインコンタクト部形成工程、ワードラインコンタクト部絶縁膜形成工程）
また、本実施形態の半導体装置の製造方法においては、ワードラインコンタクト部領域Ｙにおいて、ワードラインのコンタクト部を設けるワードラインコンタクト部形成工程を実施できる。ワードラインコンタクト部形成工程においては、絶縁膜及び電極膜を階段状にエッチングすることができ、例えば以下の各工程を含むことができる。
まず、図７Ａに示すように、絶縁膜−電極膜積層体５３上にハードマスク膜３１（３１１ａ）を介してマスク７１を配置するマスク配置工程を行う。この際、次のエッチング工程で絶縁膜及び電極膜をエッチングする分だけ絶縁膜−電極膜積層体５３上に配置したハードマスク膜３１１ａが露出するようにマスク７１を形成する。
なお、後述するマスク７１の一部を除去するトリム工程を繰り返し実施する際、マスク７１の厚さも徐々に減少する。このため、マスク７１はトリム工程の繰り返し回数等を勘案して十分な厚さとなるように形成することが好ましい。マスク７１の材料は特に限定されないが、絶縁膜や電極膜をエッチングした際に、マスク７１もエッチングされないことが好ましい。このため、マスク７１は有機物のマスク、例えばフォトレジストとすることが好ましい。
また、図７Ａ、図７Ｂでは、ワードラインコンタクト部領域Ｙのみを示しているが、メモリストリングス領域Ｘの絶縁膜−電極膜積層体５３上の全面にもマスクを配置することが好ましい。これは、メモリストリングス領域Ｘに形成した絶縁膜や電極膜が後述するエッチング工程等でエッチングされることを防止するためである。
次に、異方性エッチングにより、絶縁膜−電極膜積層体５３の最上層の絶縁膜１２ｈ及び電極膜５２ｇのうち、マスク７１から露出した、図中点線で囲まれたエッチング領域７２を除去する絶縁膜−電極膜エッチング工程を実施する。なお、この際エッチング領域７２内のハードマスク膜３１１ａもエッチングにより除去される。
さらに段差を形成するため、等方性エッチングにより、マスク７１のうち点線で囲まれたトリム領域７３を除去するトリム工程を実施する。トリム工程後は図７Ｂに示した状態となる。
その後、絶縁膜−電極膜エッチング工程と、トリム工程と、を交互に繰り返し実施する繰り返し工程を実施することができる。
例えば、図７Ｂに示した状態から上述のエッチング工程と同様にエッチングを実施することにより、エッチング領域７４、７５を除去することができる。そして、トリム工程を実施することによりマスク７１のうち、トリム領域７６を除去することができる。
繰り返し工程を実施することにより、例えば図７Ｃに示したような絶縁膜−電極膜積層体５３の端部を階段状に加工し、ワードラインコンタクト部を形成することができる。
次に、絶縁膜−電極膜積層体５３の階段状に加工された端部に、絶縁膜８１を配置するワードラインコンタクト部絶縁膜形成工程を実施することができる。絶縁膜８１を形成後の半導体装置の構成例を図８に示す。
絶縁膜８１の材料は特に限定されないが、例えばシリコン酸化膜とすることができる。絶縁膜８１は、例えばＣＶＤ法等により形成することができる。
なお、絶縁膜８１を形成する際、階段状に加工された端部部分のみではなく、絶縁膜−電極膜積層体５３の上側全体にも形成される場合がある。この場合、絶縁膜−電極膜積層体５３上に形成された絶縁膜はＣＭＰ（化学機械研磨）等により除去できる。これにより、図８に示したように絶縁膜−電極膜積層体５３上のハードマスク膜３１（３１１ａ）を露出させ、絶縁膜−電極膜積層体５３上のハードマスク膜３１（３１１ａ）と、絶縁膜８１の上面と、を同一平面にすることができる。
そして、絶縁膜８１を形成した後は、図８に示すように選択ゲート６３の上面が露出することになるので、メモリストリングス形成工程で説明した、選択ゲートチャネルの上面に砒素等をドープしてドレイン領域８２を形成するドレイン領域形成工程を実施することができる。
また、半導体装置に要する各種部材を形成する工程をさらに実施することができる。
例えば、各メモリストリングス上にビットラインを形成するビットライン形成工程を実施することができる。図８に示した半導体装置は、本実施形態の一断面図を示しており、図８の紙面と垂直な方向にメモリストリングスを所定の間隔をあけて複数配列することができる。そして、ビットライン形成工程においては、紙面と垂直な方向に配列されたメモリストリングス間を接続するビットラインをメモリストリングスの上部に形成することができる。
また、階段状に形成したワードラインコンタクト部に対して、ワードライン用配線を形成するワードライン用配線形成工程等を実施することができる。ワードライン用配線は、例えば図８のワードラインコンタクト部形成領域Ｙにおいて絶縁膜−電極膜積層体５３を構成する各電極に対して略垂直に形成することができる。ワードライン用配線形成工程は、例えば絶縁膜８１及び絶縁膜−電極膜積層体５３の絶縁膜について予め所定の形状の開口部を形成し、該開口部に導電材料、例えばタングステンや窒化タングステンを配置することにより実施できる。
以上に本実施形態の半導体装置の製造方法について説明してきたが、係る半導体装置の製造方法においては、絶縁膜−カーボン膜積層体を形成した後に、犠牲膜であるカーボン膜を乾式の除去手段により除去することができる。このため、絶縁膜に撓み等が生じることを抑制し、歩留まりを向上させることができる。
なお、本実施形態では、３次元構造のＮＡＮＤ型フラッシュメモリの構成を例に説明したが、係る形態に限定されるものではない。例えばＲｅＲＡＭ等の半導体装置とすることもできる。
［第２の実施形態］
第１の実施形態において、例えば、電極形成工程及びメモリストリングス間絶縁膜形成工程の前に、ワードラインコンタクト部形成工程及びワードラインコンタクト部絶縁膜形成工程を実施することもできる。係る場合の半導体装置の製造方法の一構成例について説明する。
図４Ｃに示した絶縁膜−カーボン膜積層体１４にメモリストリングスを形成するまでは第１の実施形態と同様に実施できるため、説明を省略する。
そして、図４Ｃに示したメモリストリングスが形成された絶縁膜−カーボン膜積層体１４について、ワードラインコンタクト部、ワードラインコンタクト部絶縁膜を形成する工程について説明する。
（ワードラインコンタクト部形成工程、ワードラインコンタクト部絶縁膜形成工程）
第１の実施形態の場合と同様に、ワードラインコンタクト部領域Ｙにおいて、ワードラインコンタクト部を設けるワードラインコンタクト部形成工程を実施できる。ただし、本実施形態の場合は、絶縁膜−電極膜積層体ではなく、絶縁膜−カーボン膜積層体において、端部を階段状に加工することとなる。
絶縁膜−カーボン膜積層体の端部において、積層した絶縁膜及びカーボン膜を階段状に加工するワードラインコンタクト部形成工程は以下の工程を有することができる。
絶縁膜−カーボン膜積層体上にマスクを配置するマスク配置工程。
絶縁膜の一部を除去する絶縁膜エッチング工程。
マスク及びカーボン膜の一部を除去するトリム工程。
絶縁膜エッチング工程と、トリム工程と、を交互に繰り返し実施する繰り返し工程。
図９Ａ〜図９Ｄを用いて各工程について説明する。
まず、図９Ａに示すように絶縁膜−カーボン膜積層体１４上にハードマスク膜３１（３１１ａ、３１２ａ、３１１ｂ）を介してマスク９１を配置するマスク配置工程を行う。この際、次のエッチング工程で絶縁膜及びカーボン膜をエッチングする分だけ絶縁膜−カーボン膜積層体１４上に配置したハードマスク膜３１が露出するようにマスク９１を形成する。
なお、後述するマスク９１及びカーボン膜の一部を除去するトリム工程を繰り返し実施する際、マスク９１の厚さも徐々に減少する。このため、マスク９１はトリム工程の繰り返し回数等を勘案して十分な厚さとなるように形成することが好ましい。
マスク９１の材料は特に限定されず、有機物のマスク、例えばフォトレジストとすることができる。また、後述のようにシリコン窒化物やアモルファスシリコンであってもよい。
ここではまず、マスク９１として例えばフォトレジストを用いた場合を例に以下に説明する。
図９Ａ〜図９Ｄでは、ワードラインコンタクト部領域Ｙのみを示しているが、メモリストリングス領域Ｘの絶縁膜−カーボン膜積層体１４上の全面にもマスクを配置することが好ましい。これは、メモリストリングス領域Ｘに形成した絶縁膜やカーボン膜が後述するエッチング工程等で除去されることを防止するためである。
次に、異方性エッチングにより、絶縁膜−カーボン膜積層体１４の最上層の絶縁膜１２ｈのうち、マスク９１から露出した、図中点線で囲まれたエッチング領域９２を除去する絶縁膜エッチング工程を実施する。すなわち、絶縁膜の一部を除去する絶縁膜エッチング工程を実施することができる。なおこの際、マスク９１から露出したエッチング領域９２に含まれるハードマスク膜３１部分についても併せて除去され、図９Ｂに示した状態になる。
さらに段差を形成するため、図９Ｂに示すように等方性エッチングにより、マスク９１のうち点線で囲まれたトリム領域９３を除去するトリム工程を実施する。マスクがフォトレジストの場合、マスク及びカーボン膜は有機物であるため、トリム工程を実施する際、カーボン膜１３ｇの露出したカーボン膜露出領域９４も併せて除去される。すなわち、マスク９１及びカーボン膜１３ｇの一部を除去するトリム工程を実施することができる。係るトリム工程を実施すると、図９Ｃに示した状態となる。
その後、絶縁膜エッチング工程と、トリム工程と、を交互に繰り返し実施する繰り返し工程を実施することができる。
例えば、図９Ｃに示した状態から上述のエッチング工程と同様にエッチングを実施することにより、エッチング領域９５、９６を除去することができる。そして、トリム工程を実施することによりマスク９１のうちトリム領域９７と、カーボン膜のうちエッチング工程後に露出するカーボン膜露出領域９８、９９を除去することができる。
そして、繰り返し工程を実施することにより、図９Ｄに示したように絶縁膜−カーボン膜積層体１４の端部を階段状に加工することができる。
また、上述のようにマスク９１はシリコン窒化物やアモルファスシリコンであってもよい。マスク９１がシリコン窒化物やアモルファスシリコン場合、上述したマスク９１がフォトレジストの場合とは異なり、エッチング工程では絶縁膜及びカーボン膜を除去し、トリム工程ではマスクのみを除去することが好ましい。
具体的には、図９Ａの工程では、エッチング領域９２及び、カーボン膜１２ｈのうちエッチング領域９２の直下の部分（図９Ｂのカーボン膜露出領域９４に相当する部分）をエッチングにより除去する。
その後、マスク９１のうち、図９Ｂにおけるトリム領域９３を除去するトリム工程を実施する。
次いで図９Ｃにおいて、エッチング領域９５、９６、トリム領域９７、９８をエッチングにより除去するエッチング工程を実施する。その後は、トリム工程とエッチング工程とを繰り返し実施することにより図９Ｄに示したように、絶縁膜−カーボン膜積層体１４の端部を階段状に加工することができる。
次に、絶縁膜−カーボン膜積層体１４の階段状に加工された端部に、絶縁膜１０１を配置するワードラインコンタクト部絶縁膜形成工程を実施することができる。絶縁膜１０１を形成後の半導体装置の構成例を図１０に示す。
絶縁膜１０１の材料は特に限定されないが、第１の実施形態のワードラインコンタクト部絶縁膜形成工程でワードラインコンタクト部に形成した絶縁膜８１と同様に、例えばシリコン酸化膜とすることが好ましい。また、絶縁膜１０１は、例えばＣＶＤ法や、ＡＬＤ法、ＭＬＤ法等により形成することができる。特にＣＶＤ法により形成することが好ましい。
なお、絶縁膜１０１を形成する際、絶縁膜が、階段状に加工された端部部分のみではなく、絶縁膜−カーボン膜積層体１４の上側全体にも形成される場合がある。この場合、絶縁膜−カーボン膜積層体１４上に形成された絶縁膜をＣＭＰ（化学機械研磨）により除去することができる。これにより、図１０に示したように絶縁膜−カーボン膜積層体１４上のハードマスク膜３１を露出させ、ハードマスク膜３１と、絶縁膜１０１の上面と、を同一平面にすることができる。
（電極形成工程、メモリストリングス間絶縁膜形成工程）
そして、係る工程の後に、第１の実施形態で説明した電極形成工程を実施できる。
電極形成工程は、以下の工程を有することができる。
絶縁膜−カーボン膜積層体１４を構成するカーボン膜１３ａ〜１３ｇを除去するカーボン膜除去工程。
カーボン膜除去工程でカーボン膜が除去された領域に電極膜を形成し、絶縁膜と電極膜とが複数層積層された絶縁膜−電極膜積層体とする電極膜形成工程。
カーボン膜除去工程は第１の実施形態で説明したように、乾式の除去手段（犠牲膜除去手段）を用いて実施することができる。この際、カーボン膜に対して乾式の除去手段、例えば、酸素プラズマを供給できるように、絶縁膜−カーボン膜積層体に開口部を形成することが好ましい。
そこでまず、図１１Ａに示すようにメモリストリングス間を絶縁する絶縁膜を形成するための開口部１１２を形成することができる。開口部１１２は例えば、第１の実施形態における開口部５１と同様にマスク層を形成した後エッチングを行うことにより形成することができ、既に第１の実施形態で説明したため、詳細な説明を省略する。
そして、絶縁膜−カーボン膜積層体１４を構成するカーボン膜１３ａ〜１３ｇを除去するカーボン膜除去工程を実施することができる。
なお、第１の実施形態で説明したように、カーボン膜形成工程を実施する前後にシリコン膜を形成するシリコン膜形成工程を実施した場合、カーボン膜除去工程を行った際に、形成したシリコン膜をシリコン酸化膜またはシリコン酸化膜に近い組成とすることが好ましい。このため、カーボン膜除去工程において、シリコン膜を酸化することが好ましい。
カーボン除去工程で酸素プラズマを用いたアッシング処理を行う場合には、その処理過程においてシリコン膜を酸化できる。カーボン膜除去工程とは別途、シリコン膜を酸化するシリコン膜酸化工程を設けてもよい。
また、カーボン膜除去工程においてカーボン膜の残渣が若干発生した場合には、表面張力の弱い溶液を用いたウエット洗浄を組み合わせてもよい。この場合は、表面張力の弱い溶液を用い、短時間でウエット洗浄を行えるため絶縁膜の撓みは抑制できる。
カーボン膜除去工程を実施することにより、図１１Ａに示したように絶縁膜１２ａ〜１２ｈ間のカーボン膜が除去され空隙が形成された状態にすることができる。
カーボン膜除去工程の後、カーボン膜除去工程で除去された領域に電極膜を形成し、絶縁膜と電極膜とが複数層積層された絶縁膜−電極膜積層体とする電極膜形成工程を実施できる。
なお、第１の実施形態でも説明したように、電極膜を形成する前に、バリア膜として絶縁膜１２ａ〜１２ｈの表面に窒化チタン膜を形成することが好ましい。
カーボン膜除去工程、電極膜形成工程の詳細については第１の実施形態と同様にして実施できるため、ここでは説明を省略する。
電極膜形成工程により電極膜が形成されると、第１の実施形態で説明した図５Ｃの場合と同様に、ハードマスク膜３１上、さらには、メモリストリングス間を絶縁する絶縁膜を形成するために設けた開口部１１２内にも電極膜を構成する材料が配置される。また、本実施形態の場合には絶縁膜１０１上にも電極を構成する材料が配置される。
このため第１の実施形態と同様にして、ハードマスク膜３１や絶縁膜１０１上の電極材料や、メモリストリングス間を絶縁する絶縁膜を形成するために設けた開口部１１２内に配置された電極材料を除去することができる。
なお、ハードマスク膜３１や絶縁膜１０１上の電極材料は、例えばＣＭＰにより除去できる。この際、ハードマスク膜３１、絶縁膜１０１の一部も併せて除去できる。ただし、例えば第１の無機材料層３１１ａは後述する選択ゲート間の絶縁膜を配置する開口部を形成する際のマスクとして用いることができるため残しておくことが好ましい。
メモリストリングス間を絶縁する絶縁膜を形成するために設けた開口部１１２内に配置された電極材料は、第１の実施形態で説明した、開口部５１内に配置された電極材料を除去した場合と同様にエッチングにより除去することができる。すなわち、例えばハードマスク膜３１（３１１ａ）の上面に、有機マスク膜、ＳＯＧ膜、開口部１１２に対応した開口部を備えたフォトレジストを有するマスク層を配置してエッチングを実施することができる。
そして、第１の実施形態の場合と同様にしてメモリストリングス間絶縁膜形成工程を実施できる。
まず、選択ゲートに関しては、全ての選択ゲート間に絶縁膜を設けることが好ましいことから、開口部１１２を形成していないメモリストリングス間において、選択ゲートが対向する領域に、選択ゲート間を絶縁する絶縁膜を形成するための開口部を形成できる。係る開口部は、メモリストリングス間を絶縁する絶縁膜を形成するための開口部１１２を形成した際と同様の手順により形成することができるため、説明を省略する。
そして、第１の実施形態の場合と同様にして、メモリストリングス間を絶縁する絶縁膜を形成するために設けた開口部１１２、及び、選択ゲート間を絶縁する絶縁膜を形成するための開口部に絶縁膜を配置することができる。
これにより図１１Ｂに示すように、基板１１に形成されたソース領域１１１により接続されたメモリストリングス１１３ａ、１１３ｂ間には絶縁膜１１４が配置され、選択ゲート１１５間には、絶縁膜１１４及び絶縁膜１１６が交互に配置された構成とすることができる。
そして、係る工程の後に選択ゲート１１５の上面が露出することになるので、第１の実施形態のメモリストリングス形成工程で説明した、選択ゲート１１５の上面に砒素等をドープしてドレイン領域を形成するドレイン領域形成工程を実施することができる。
また、半導体装置に要する各種部材を形成する工程をさらに実施することができる。例えば、第１の実施形態で説明したように、各メモリストリングス上にビットラインを形成する工程や、階段状に形成したワードラインのコンタクト部に対して、配線を形成するワードライン用配線を形成する工程等を実施することができる。
本実施形態の半導体装置の製造方法においても、絶縁膜−カーボン膜積層体を形成した後に、犠牲膜であるカーボン膜を乾式の除去手段により除去することができる。このため、絶縁膜に撓み等が生じることを抑制し、歩留まりを向上させることができる。
なお、本実施形態では、３次元構造のＮＡＮＤ型フラッシュメモリの構成を例に説明したが、係る形態に限定されるものではない。例えばＲｅＲＡＭ等の半導体装置とすることもできる。
［第３の実施形態］
第１の実施形態、第２の実施形態では、絶縁膜−カーボン膜積層体を形成した場合を例に説明したが、係る形態に限定されるものではなく、絶縁膜にかえて電極膜とカーボン膜の積層体を形成する半導体装置の製造方法とすることもできる。
具体的には例えば、以下の工程を含むことができる。
基板の一方の面側に電極膜を形成する電極膜形成工程。
電極膜形成工程で形成された電極膜上にカーボン膜を形成するカーボン膜形成工程。
電極膜形成工程及びカーボン膜形成工程を複数回繰り返し、基板の一方の面側に電極膜とカーボン膜とが交互に複数層積層された電極膜−カーボン膜積層体を形成する電極膜−カーボン膜積層体形成工程。
電極膜−カーボン膜積層体を構成するカーボン膜を除去するカーボン膜除去工程。
まず、電極膜形成工程、カーボン膜形成工程及び電極膜−カーボン膜積層体形成工程の各工程について以下に説明する。
基板１１については第１の実施形態で説明したものと同様のものを用いることができるため、ここでは説明を省略する。
また、基板１１上に絶縁膜１２１ａを形成しておくことができる。このため、電極膜１２２ａを形成する電極膜形成工程を実施する前に、絶縁膜形成工程を実施することができる。
絶縁膜１２１ａは例えば第１の実施形態で説明した絶縁膜１１ａと同様にして形成することができるため、ここでは説明を省略する。
なお、絶縁膜形成工程を実施せずに、電極膜形成工程より先にカーボン膜形成工程から開始して、後述のようにカーボン膜を除去した後、カーボン膜を除去した空隙に絶縁膜を配置することにより絶縁膜１２１ａを形成することもできる。
電極膜形成工程は、基板１１の一方の面側に電極膜１２２ａを形成する工程である。電極膜形成工程において形成する電極膜は特に限定されるものではないが、例えばタングステン含有膜とすることができる。具体的には例えばタングステンや、窒化タングステンを好ましく用いることができる。電極膜は例えばＣＶＤ法により形成することができる。
次にカーボン膜形成工程について説明する。
カーボン膜形成工程では、電極膜形成工程で形成した電極膜１２２ａ上にカーボン膜１２３ａ、例えばアモルファスカーボン膜を形成することができる。
カーボン膜１２３ａは例えば第１の実施形態で説明したカーボン膜と同様にして形成することができるため、ここでは説明を省略する。
なお、カーボン膜形成工程における、成膜時の条件は特に限定されないが、カーボン膜の成膜温度を５００℃以上９００℃以下とすることが好ましく、６００℃以上８００℃以下とすることがより好ましい。
また、カーボン膜形成工程を実施する前、及び、カーボン膜形成工程を実施した後にシリコン膜を形成するシリコン膜形成工程をさらに有することもできる。すなわち、電極膜形成工程の実施後、カーボン膜形成工程を実施する前、及び、カーボン膜形成工程を実施後に続けてシリコン膜（シード層）を形成するシリコン膜形成工程を実施することができる。例えば電極膜とカーボン膜との密着性が低い場合等にシリコン膜形成工程を実施することにより電極膜とカーボン膜との密着性を向上させることができる。
シリコン膜形成工程は、第１の実施形態で説明したシリコン膜形成工程と同様にして実施することができるため、ここでは説明を省略する。
次に電極膜−カーボン膜積層体形成工程について説明する。
電極膜−カーボン膜積層体形成工程は、上述の電極膜形成工程と、カーボン膜形成工程と、を交互に繰り返し実施することにより、基板１１の一方の面側に電極膜１２２ｂ〜１２２ｆと、カーボン膜１２３ｂ〜１２３ｅと、を積層する工程である。これにより、図１２に示したような電極膜−カーボン膜積層体１２４を形成することができる。電極膜−カーボン膜積層体形成工程における電極膜形成工程及びカーボン膜形成工程については、上述の手順により実施することができるため、ここでは説明を省略する。
電極膜形成工程と、カーボン膜形成工程と、を繰り返す回数については特に限定されるものではなく、要求される積層数に応じて繰り返すことができる。ただし、電極膜−カーボン膜積層体から半導体装置を形成する際にカーボン膜は犠牲膜として機能し、除去される。このため、最上層が電極膜になるように電極膜−カーボン膜積層体形成工程を実施することが好ましい。なお、図１２では、カーボン膜を５層、電極膜を６層積層した例を示したが、電極膜−カーボン膜積層体の各膜の積層数は特に限定されるものではなく、さらに、複数層積層することもできる。また、層の数が図１２の場合よりも少なくても良い。
また、図１２に示したように、電極膜−カーボン膜積層体１２４上にはさらに、絶縁膜１２１ｂ、電極膜１２２ｇを形成することもできる。すなわち、絶縁膜形成工程、電極膜形成工程をさらに実施することができる。ここで形成した電極膜１２２ｇは例えば選択ゲートの電極として用いることができる。なお、絶縁膜１２１ｂもカーボン膜としておき、後述の工程で絶縁膜に置き換えることもできる。
（トレンチ形成工程）
ここまで説明した半導体装置の製造方法において得られた電極膜−カーボン膜積層体に対してはさらに以下の工程を含むトレンチ形成工程を実施し、例えばメモリストリングス等を形成するためのトレンチを形成できる。
電極膜−カーボン膜積層体の上に、ハードマスク膜を複数層形成するハードマスク膜形成工程。
ハードマスク膜をマスクとして電極膜及びカーボン膜をエッチングする電極膜、カーボン膜エッチング工程。
まず、ハードマスク膜形成工程について説明する。
ハードマスク膜形成工程は、後述する電極膜、カーボン膜エッチング工程を行う際のマスクを配置する工程である。ハードマスク膜１２７は図１２に示したように電極膜−カーボン膜積層体１２４の上面に配置することができる。なお、上述のように電極膜−カーボン膜積層体１２４の上面に、絶縁膜１２１ｂ及び電極膜１２２ｇを配置した場合には、係る絶縁膜１２１ｂ及び電極膜１２２ｇを介してハードマスク膜１２７は配置されることになる。
ハードマスク膜は、後述する電極膜、カーボン膜エッチング工程において、マスクとして機能できるように構成されていればよく、その構成は特に限定されない。ただし、ハードマスク膜１２７は、第１の無機材料層１２５ａ、１２５ｂと、第１の無機材料層とは材料の異なる第２の無機材料層１２６ａ、１２６ｂと、を含むことが好ましい。このようにハードマスク膜１２７が材料の異なる層を含むことにより、例えばＣＭＰ（化学機械研磨）を行った場合に材料の異なる層がストッパー層として機能することができる。
また、第１の実施形態の場合と同様に、ハードマスク膜１２７は、第１の無機材料層１２５ａ、１２５ｂと、第２の無機材料層１２６ａ、１２６ｂとを、交互に複数層設けることが好ましい。さらに、ハードマスク膜は第３の無機材料層を含むこともできる。
ハードマスク膜１２７に含まれる第１の無機材料層１２５ａ、１２５ｂ、第２の無機材料層１２６ａ、１２６ｂの材料は特に限定されるものではないが、例えばポリシリコンや、シリコン酸化物、シリコン窒化物等を用いることができる。
ハードマスク膜１２７上にさらにエッチングに用いられる図示しないマスク層を配置することができる。マスク層の構成は特に限定されるものではないが、例えば第１の実施形態で説明したように、ハードマスク膜側から順に有機マスク膜、ＳＯＧ膜、フォトレジストを配置できる。この場合、フォトレジストに所望のパターンを形成後、エッチングを実施することにより、フォトレジストに形成したパターンがまず、下層のＳＯＧ膜及び有機マスク膜に転写される。そして、さらにエッチングを継続することにより、ハードマスク膜にパターンが転写されてハードマスク膜の下層に配置された電極膜−カーボン膜積層体１２４の電極膜及びカーボン膜や、絶縁膜のエッチングを実施できる。これらのエッチング工程を実施する中で、有機マスク膜、ＳＯＧ膜、フォトレジストについては除去される。そして、電極膜１２２ａ〜１２２ｇ、カーボン膜１２３ａ〜１２３ｅ、さらには絶縁膜１２１ａ、１２１ｂにメモリストリングスを形成するためのトレンチが形成される。
エッチングを行う際の条件は特に限定されるものではなく、電極膜１２２ａ〜１２２ｇ及びカーボン膜１２３ａ〜１２３ｅをエッチングできる条件であればよい。なお、絶縁膜１２１ａ、１２１ｂを設けた場合には、絶縁膜１２１ａ、１２１ｂもエッチングできる条件でエッチングすることが好ましい。
具体的には例えば、プラズマエッチングにより実施することが好ましい。
プラズマエッチングを行う際に用いるガスとしては特に限定されないが、例えば、ＳＦ６又はＮＦ３にＡｒ、Ｏ２を添加したガスを用いた場合、電極膜及びカーボン膜を同時にエッチングできる。
また、電極膜をエッチングできるガスと、カーボン膜をエッチングできるガスと、を交互に供給してプラズマエッチングすることもできる。例えば、電極膜をエッチングする際にはＳＦ６、ＮＦ３、Ｃｌ２、ＨＢｒから選択されたいずれかを含むガスを用いることができる。また、カーボン膜をエッチングする際には、Ｏ２とＣＯＳ（Ｃａｒｂｏｎｙｌ Ｓｕｌｆｉｄｅ）との混合ガス、または、Ｏ２とＮ２とＨ２との混合ガスを用いることができる。
なお、絶縁膜をプラズマエッチングする際には、例えばＣＦ４Ｆ８又はＣ４Ｆ６に、Ａｒ、Ｏ２を添加したガスを用いることができる。
なお、プラズマエッチングを行う際の条件は特に限定されないが、例えばガス圧力を１０ｍＴｏｒｒ以上５０ｍＴｏｒｒ以下、電源出力を５００Ｗ以上２０００Ｗ以下、バイアス出力を１０００Ｗ以上４０００Ｗ以下として実施することができる。
また、トレンチの形状は後述するメモリストリングスに対応した形状とすることができ、例えば円柱形状とすることができる。トレンチの底面は基板１１を露出するように形成することが好ましい。また、トレンチは第１、第２の実施形態の場合と同様に、例えば図１２のメモリストリングス領域Ｘに紙面方向、及び、紙面と垂直な方向に複数配列することができる。
（メモリストリングス形成工程）
本実施形態の半導体装置の製造方法においてはさらに、形成したトレンチ内にメモリストリングスを構成する部材を順次形成するメモリストリングス形成工程を実施することができる。
メモリストリングス形成工程では、例えば以下の工程を実施することができる。
トレンチの表面にＩＧＤ（Ｉｎｔｅｒ−Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃ）膜と、チャージトラップ膜を形成するＩＧＤ膜、チャージトラップ膜形成工程。
トレンチの底面に形成されたＩＧＤ膜及びチャージトラップ膜を除去する除去工程。
ＩＧＤ膜及びチャージトラップ膜の表面にトンネル酸化膜を形成するトンネル酸化膜形成工程。
トレンチ内にメモリストリングスのチャネル部分を形成するチャネル形成工程。
ハードマスク膜の一部を除去する工程。
選択ゲートを形成する工程。
各工程については、第１の実施形態で説明したメモリストリングス形成工程の場合と同様にして実施することができるため、ここでは説明を省略する。
メモリストリングス形成工程を実施した後では例えば、図１３に示したように、形成されたトレンチ内に、上部に選択ゲート１３２が形成されたメモリストリングス１３１とすることができる。メモリストリングス１３１の下部は、第１の実施形態の場合と同様に、トレンチの表面側から、ＩＧＤ膜、チャージトラップ膜積層体１３３、トンネル酸化膜１３４が積層され、チャネル部分１３５には例えばポリシリコン等が充填された構成とすることができる。
選択ゲート１３２部分は、ソース領域１３６、酸化絶縁膜１３７、選択ゲートチャネル１３８を有することができる。
（メモリストリングス間絶縁膜形成工程）
本実施形態の半導体装置の製造方法においてはさらに、メモリストリングス間及び選択ゲート間を絶縁する絶縁膜を形成するメモリストリングス間絶縁膜形成工程を実施できる。
メモリストリングス間については、図１４に示すように、基板１１に形成されたソース領域１１１により接続されたメモリストリングス１３１ａ、１３１ｂ間に絶縁膜１４２を配置することが好ましい。
絶縁膜１４２の形成方法について説明する。
例えばまず、第１の実施形態における開口部５１のようにメモリストリングス間を絶縁する絶縁膜１４２を形成するための開口部を形成する、（メモリストリングス間）開口部形成工程を実施できる。該開口部は、第１の実施形態の場合と同様に、図１３のハードマスク膜１２７上に、有機マスク膜、ＳＯＧ膜、絶縁膜１４２を形成するための開口部の形状に対応した開口部を備えたフォトレジストを配置した後エッチング工程を実施することにより形成できる。なお、有機マスク膜、ＳＯＧ膜、フォトレジストはエッチング工程中に消失する。
次いで、該開口部内に絶縁膜１４２を配置する（メモリストリングス間）絶縁膜形成工程を実施する。絶縁膜１４２は例えばＣＶＤ法により形成することができる。なお、絶縁膜１４２を形成する際、絶縁膜１４２は該開口部内に形成されるが、同時にハードマスク膜１２７上にも形成される。このため、例えばＣＭＰ（化学機械研磨）により、ハードマスク膜１２７のうち最上層の第１の無機材料層１２５ｂと共に除去することができる。
メモリストリングス間の絶縁膜１４２は選択ゲート１３２間の絶縁膜としても機能するが、全ての選択ゲート１３２間に絶縁膜を配置することが好ましい。このため、さらに、絶縁膜１４２が形成されていない選択ゲート１３２間について絶縁膜１４１を形成することが好ましい。絶縁膜１４１は選択ゲート１３２間を絶縁できればいいため、選択ゲート１３２に対応した深さまで開口部を形成し、該開口部に絶縁膜１４１を配置することにより形成できる。開口部の形成方法、開口部への絶縁膜の形成方法は絶縁膜１４２の場合と同様にして実施できるため、ここでは説明を省略する。
なお、絶縁膜１４１を形成した際、絶縁膜１４２の場合と同様にハードマスク膜上にも絶縁膜が形成される。このため、例えばＣＭＰ（化学機械研磨）により、ハードマスク膜１２７のうち最上層となっている第２の無機材料層１２６ａ（図１３を参照）とともに除去できる。
また、ここでは絶縁膜１４２を形成した後に絶縁膜１４１を形成する開口部を形成し、絶縁膜１４１を形成した例を示したが、係る形態に限定されるものではない。例えば第１の実施形態の場合と同様に、絶縁膜１４２を形成するための開口部と、絶縁膜１４１を形成するための開口部を形成してから、絶縁膜１４１、絶縁膜１４２を同時に形成することもできる。
（ワードラインコンタクト部形成工程）
また、本実施形態の半導体装置の製造方法においては、ワードラインコンタクト部領域Ｙにおいて、ワードラインのコンタクト部を設けるため、電極膜とカーボン膜とを階段状にエッチングする工程を設けることができる。ワードラインコンタクト部形成工程は以下の各工程を含むことができる。
まず、図１５Ａに示すように、電極膜−カーボン膜積層体１２４上にハードマスク膜１２５ａ等を介してマスク１５１を配置するマスク配置工程を行う。この際、次のエッチング工程でハードマスク膜１２５ａ及び電極膜１２２ｇをエッチングする分だけハードマスク膜１２５ａが露出するようにマスク１５１を形成する。
なお、後述するマスク１５１の一部を除去するトリム工程を繰り返し実施する際、マスク１５１の厚さも徐々に減少する。このため、マスク１５１はトリム工程の繰り返し回数等を勘案して十分な厚さとなるように形成することが好ましい。また、トリム工程でマスク１５１を除去できるよう、マスク１５１は有機物のマスク、例えばフォトレジストであることが好ましい。
また、図１５Ａ〜図１５Ｃでは、ワードラインコンタクト部領域Ｙのみを示しているが、メモリストリングス領域Ｘの電極膜−カーボン膜積層体１２４上の全面にもマスクを配置することが好ましい。これは、メモリストリングス領域Ｘに形成した電極膜やカーボン膜が後述するエッチング工程等でエッチングされることを防止するためである。
次に、異方性エッチングにより、電極膜１２２ｇのうち、マスク１５１から露出した、図１５Ａ中点線で囲まれたエッチング領域１５２を除去する電極膜エッチング工程を実施する。なおこの際、エッチング領域１５２に含まれるハードマスク膜１２５ａも除去される。
さらに段差を形成するため、等方性エッチングにより、図１５Ａにおいてマスク１５１のうち点線で囲まれたトリム領域１５３を除去するトリム工程を実施する。これにより図１５Ｂに示した状態となる。
次に、図１５Ｂにおいて、異方性エッチングにより、点線で囲まれたエッチング領域１５４、１５５を除去する電極膜エッチング工程を実施する。この際、エッチング領域１５４、１５５に含まれる電極膜１２２ｇ、１２２ｆが除去される。また、エッチング領域１５４、１５５に含まれるハードマスク膜１２５ａ、絶縁膜１２１ｂも除去される。これにより図１５Ｃに示した状態になる。
そして、図１５Ｃにおいて、点線で囲まれたマスク１５１のトリム領域１５６、及び露出しているカーボン膜１２３ｅのトリム領域１５７をトリムするトリム工程を実施する。
その後、電極膜エッチング工程と、トリム工程と、を交互に繰り返し実施する繰り返し工程を実施することができる。
そして、繰り返し工程を実施することにより、図１６Ａに示したような電極膜−カーボン膜積層体１２４の端部を階段状に加工することができる。
（カーボン膜除去工程、絶縁膜形成工程）
また、本実施形態の半導体装置の製造方法においてはさらに、犠牲膜であるカーボン膜１２３ａ〜１２３ｅを除去して（層間）絶縁膜を形成することができる。この場合、本実施形態の半導体装置の製造方法は、上述のように電極膜−カーボン膜積層体１２４を構成するカーボン膜１２３ａ〜１２３ｅを除去するカーボン膜除去工程を有することができる。
図１６Ａ、図１６Ｂを用いて説明する。
例えば図１６Ａに示したように電極膜−カーボン膜積層体１２４は、電極膜１２２ａ〜１２２ｆの層間にカーボン膜１２３ａ〜１２３ｅが配置された構成を有している。
そして、図１６Ａに示した電極膜−カーボン膜積層体１２４に対してカーボン膜除去工程を実施することにより、図１６Ｂに示すように電極膜間に配置されていたカーボン膜を除去し、空隙とすることができる。この際、電極膜１２２ａ〜１２２ｆはメモリストリングス１３１により支持されているため、電極膜間の空隙は維持される。
また、図１６Ｂに示したようにワードラインコンタクト部形成工程で用いたマスク１５１も有機物のマスクを用いた場合、カーボン膜除去工程でカーボン膜１２３ａ〜１２３ｅと共に除去することができる。
カーボン膜除去工程の具体的な方法は特に限定されるものではないが、例えば、カーボン膜除去工程は、酸素プラズマを用いたアッシング処理により実施することが好ましい。
また、カーボン膜除去工程においてカーボン膜の残渣が若干発生した場合には、表面張力の弱い溶液を用いたウエット洗浄を組み合わせてもよい。この場合は、表面張力の弱い溶液を用い、短時間でウエット洗浄を行えるため電極膜の撓みは抑制できる。
次に図１７Ａに示したように、カーボン膜除去工程によりカーボン膜１２３ａ〜１２３ｅが除去された領域、すなわち電極膜１２２ａ〜１２２ｆの層間に形成された空隙に、（層間）絶縁膜１７１ａ〜１７１ｅを配置する絶縁膜形成工程をさらに有することができる。これにより絶縁膜１７１ａ〜１７１ｅと、電極膜１２２ａ〜１２２ｆとが交互に積層された電極膜−絶縁膜積層体１７２を形成することができる。
また、この際、ワードラインのコンタクト部として、電極膜１２２ａ〜１２２ｆが階段状に加工された端部にも、図１７Ａに示すように（ワードラインコンタクト部）絶縁膜１７３を配置することができる。
なお、図１７Ａでは、電極膜１２２ａ〜１２２ｆ間に（層間）絶縁膜１７１ａ〜１７１ｅを配置した例を示したが、図１７Ｂに示したように、電極膜１２２ａ〜１２２ｆ間には絶縁膜を配置しない構成とすることもできる。すなわち、カーボン膜除去工程でカーボン膜１２３ａ〜１２３ｅが除去された電極膜１２２ａ〜１２２ｆ間の領域をエアギャップ部とすることができる。これは、電極膜１２２ａ〜１２２ｆ間には空隙が形成されているため、絶縁膜を配置しなくても、例えば得られた半導体装置を真空又は所定の雰囲気下に置くことにより絶縁膜が配置されたのと同様の効果を示すことになるためである。なお、この場合でも、ワードラインのコンタクト部として、電極膜１２２ａ〜１２２ｆが階段状に加工された端部には、図１７Ｂに示すように（ワードラインコンタクト部）絶縁膜１７３を配置することが好ましい。
（層間）絶縁膜１７１ａ〜１７１ｅや、（ワードラインコンタクト部）絶縁膜１７３の材料は特に限定されるものではないが、例えば、シリコン酸化膜であることが好ましい。なお、（層間）絶縁膜１７１ａ〜１７１ｅおよび／または（ワードラインコンタクト部）絶縁膜１７３を形成する前に電極膜１２２ａ〜１２２ｆの酸化防止膜として、窒化チタン膜またはシリコン窒化膜を電極膜１２２ａ〜１２２ｆの表面に形成してもよい。窒化チタン膜、シリコン窒化膜の成膜方法は特に限定されないが例えばＣＶＤ法や、ＡＬＤ法、ＭＬＤ法等により形成することができる。特にＡＬＤ法により形成することが好ましい。
（層間）絶縁膜１７１ａ〜１７１ｅや、（ワードラインコンタクト部）絶縁膜１７３を形成する際の条件は特に限定されないが、例えば第１の実施形態で形成した絶縁膜１２ａ〜１２ｈと同様の成膜条件で形成することができる。
なお、図１７Ａ、図１７Ｂに示した半導体装置においては、選択ゲート１３２の上面が露出することになるので、第１の実施形態のメモリストリングス形成工程で説明した、選択ゲートチャネルの上面に砒素等をドープしてドレイン領域を形成するドレイン領域形成工程を実施することができる。
また、半導体装置に要する各種部材を形成する工程をさらに実施することができる。例えば、第１の実施形態で説明したように各メモリストリングス１３１上にビットラインを形成する工程や、階段状に形成したワードラインコンタクト部に対して、配線を形成するワードライン用配線を形成するワードライン用配線形成工程等を実施することができる。
以上に本実施形態の半導体装置の製造方法について説明してきたが、係る半導体装置の製造方法においては、電極膜−カーボン膜積層体を形成した後に、犠牲膜であるカーボン膜を乾式の除去手段により除去することができる。このため、電極膜に撓み等が生じることを抑制し、歩留まりを向上させることができる。
なお、本実施形態では、３次元構造のＮＡＮＤ型フラッシュメモリの構成を例に説明したが、係る形態に限定されるものではない。例えばＲｅＲＡＭ等の半導体装置とすることもできる。
１１ 基板
１２ａ〜１２ｈ、１７１ａ〜１７１ｅ 絶縁膜
１３ａ〜１３ｇ、１２３ａ〜１２３ｅ カーボン膜
１４ 絶縁膜−カーボン膜積層体
２１ａ、２１ｂ シリコン膜
３１、１２７ ハードマスク膜
３１１ａ〜３１１ｃ 第１の無機材料層
３１２ａ、３１２ｂ 第２の無機材料層
３５、５１、１１２ トレンチ
５２ａ〜５２ｇ、１２２ａ〜１２２ｇ 電極膜
５３、１７２ 絶縁膜−電極膜積層体
１２４ 電極膜−カーボン膜積層体
７１、９１、１５１ マスク

Claims (22)

  1. 基板の一方の面側に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜形成工程で形成された絶縁膜上にカーボン膜を形成するカーボン膜形成工程と、
    前記絶縁膜形成工程及び前記カーボン膜形成工程を複数回繰り返し、前記基板の一方の面側に前記絶縁膜と前記カーボン膜とが交互に複数層積層された絶縁膜−カーボン膜積層体を形成する絶縁膜−カーボン膜積層体形成工程と、
    前記絶縁膜−カーボン膜積層体を構成する前記カーボン膜を除去するカーボン膜除去工程と、
    前記カーボン膜除去工程で前記カーボン膜が除去された領域に電極膜を形成し、前記絶縁膜と前記電極膜とが複数層積層された絶縁膜−電極膜積層体とする電極膜形成工程と、を有し、
    前記カーボン膜形成工程を実施する前、及び、前記カーボン膜形成工程を実施した後にシリコン膜を形成するシリコン膜形成工程をさらに有する半導体装置の製造方法。
  2. 前記カーボン膜除去工程は、酸素プラズマを用いたアッシング処理により実施する請求項１に記載の半導体装置の製造方法。
  3. 前記電極膜形成工程において形成する前記電極膜は、タングステン含有膜である請求項１または２に記載の半導体装置の製造方法。
  4. 前記カーボン膜除去工程において、前記シリコン膜を酸化する請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記カーボン膜形成工程において、前記カーボン膜の成膜温度を５００℃以上９００℃以下とする請求項１乃至４いずれか一項に記載の半導体装置の製造方法。
  6. 前記絶縁膜形成工程で形成する前記絶縁膜がシリコン酸化膜である請求項１乃至５いずれか一項に記載の半導体装置の製造方法。
  7. 前記絶縁膜−カーボン膜積層体の上に、ハードマスク膜を複数層形成するハードマスク膜形成工程と、
    前記ハードマスク膜をマスクとして前記絶縁膜及び前記カーボン膜をエッチングする絶縁膜及びカーボン膜エッチング工程と、を有し、
    前記ハードマスク膜は、第１の無機材料層と、前記第１の無機材料層とは材料の異なる第２の無機材料層と、を含む請求項１乃至６いずれか一項に記載の半導体装置の製造方法。
  8. 前記絶縁膜−カーボン膜積層体の端部において、積層した前記絶縁膜及び前記カーボン膜を階段状に加工するワードラインコンタクト部形成工程をさらに有し、
    前記ワードラインコンタクト部形成工程は、
    前記絶縁膜−カーボン膜積層体上にマスクを配置するマスク配置工程と、
    前記絶縁膜の一部を除去する絶縁膜エッチング工程と、
    前記マスク及び前記カーボン膜の一部を除去するトリム工程と、
    前記絶縁膜エッチング工程と、前記トリム工程と、を交互に繰り返し実施する繰り返し工程と、を有する請求項１乃至７いずれか一項に記載の半導体装置の製造方法。
  9. 前記絶縁膜−カーボン膜積層体の前記絶縁膜及び前記カーボン膜を貫通するトレンチを形成するトレンチ形成工程と、
    前記トレンチにシリコン窒化物を充填する充填工程と、をさらに有する請求項１乃至８いずれか一項に記載の半導体装置の製造方法。
  10. 前記シリコン膜形成工程において、前記シリコン膜を形成する際に用いるアミノシラン系ガスとして、ＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＴＤＭＡＳ（トリジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、及びＤＩＰＡＳ（ジイソプロピルアミノシラン）からなる群より選択される少なくとも１つを用いる請求項１乃至９いずれか一項に記載の半導体装置の製造方法。
  11. 前記シリコン膜形成工程において、前記シリコン膜の膜厚を０．１ｎｍ以上１．０ｎｍ以下とする請求項１乃至１０いずれか一項に記載の半導体装置の製造方法。
  12. 基板の一方の面側に電極膜を形成する電極膜形成工程と、
    前記電極膜形成工程で形成された電極膜上にカーボン膜を形成するカーボン膜形成工程と、
    前記電極膜形成工程及び前記カーボン膜形成工程を複数回繰り返し、前記基板の一方の面側に前記電極膜と前記カーボン膜とが交互に複数層積層された電極膜−カーボン膜積層体を形成する電極膜−カーボン膜積層体形成工程と、
    前記電極膜−カーボン膜積層体を構成する前記カーボン膜を除去するカーボン膜除去工程と、を有し、
    前記カーボン膜形成工程を実施する前、及び、前記カーボン膜形成工程を実施した後にシリコン膜を形成するシリコン膜形成工程をさらに有する半導体装置の製造方法。
  13. 前記カーボン膜除去工程は、酸素プラズマを用いたアッシング処理により実施する請求項１２に記載の半導体装置の製造方法。
  14. 前記カーボン膜除去工程により前記カーボン膜が除去された領域に絶縁膜を形成する絶縁膜形成工程をさらに有する請求項１２または１３に記載の半導体装置の製造方法。
  15. 前記絶縁膜がシリコン酸化膜である請求項１４に記載の半導体装置の製造方法。
  16. 前記絶縁膜を形成する前に、酸化防止膜を前記電極膜の表面に形成する請求項１４又は１５に記載の半導体装置の製造方法。
  17. 前記カーボン膜除去工程で前記カーボン膜が除去された前記電極膜間の領域をエアギャップ部とする請求項１２または１３に記載の半導体装置の製造方法。
  18. 前記カーボン膜形成工程において、カーボン膜の成膜温度を５００℃以上９００℃以下とする請求項１２乃至１７いずれか一項に記載の半導体装置の製造方法。
  19. 前記電極膜形成工程で形成される前記電極膜は、タングステン含有膜である請求項１２乃至１８いずれか一項に記載の半導体装置の製造方法。
  20. 前記電極膜−カーボン膜積層体の上に、ハードマスク膜を複数層形成するハードマスク膜形成工程と、
    前記ハードマスク膜をマスクとして前記電極膜及び前記カーボン膜をエッチングする電極膜及びカーボン膜エッチング工程と、を有し、
    前記ハードマスク膜は、第１の無機材料層と、前記第１の無機材料層とは材料の異なる第２の無機材料層と、を含む請求項１２乃至１９いずれか一項に記載の半導体装置の製造方法。
  21. 前記シリコン膜形成工程において、前記シリコン膜を形成する際に用いるアミノシラン系ガスとして、ＢＡＳ（ブチルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＴＤＭＡＳ（トリジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、及びＤＩＰＡＳ（ジイソプロピルアミノシラン）からなる群より選択される少なくとも１つを用いる請求項１２乃至２０いずれか一項に記載の半導体装置の製造方法。
  22. 前記シリコン膜形成工程において、前記シリコン膜の膜厚を０．１ｎｍ以上１．０ｎｍ以下とする請求項１２乃至２１いずれか一項に記載の半導体装置の製造方法。
JP2014002598A 2014-01-09 2014-01-09 半導体装置の製造方法 Expired - Fee Related JP5970004B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014002598A JP5970004B2 (ja) 2014-01-09 2014-01-09 半導体装置の製造方法
KR1020140193424A KR20150083426A (ko) 2014-01-09 2014-12-30 반도체 장치의 제조방법
US14/592,281 US20150194441A1 (en) 2014-01-09 2015-01-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014002598A JP5970004B2 (ja) 2014-01-09 2014-01-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015133355A JP2015133355A (ja) 2015-07-23
JP5970004B2 true JP5970004B2 (ja) 2016-08-17

Family

ID=53495812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014002598A Expired - Fee Related JP5970004B2 (ja) 2014-01-09 2014-01-09 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20150194441A1 (ja)
JP (1) JP5970004B2 (ja)
KR (1) KR20150083426A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170692A (ja) * 2014-03-06 2015-09-28 株式会社東芝 半導体装置及びその製造方法
US9786680B2 (en) * 2015-09-10 2017-10-10 Toshiba Memory Corporation Semiconductor device
US9853047B2 (en) * 2016-01-26 2017-12-26 SK Hynix Inc. Semiconductor device and method of manufacturing the same
KR102550575B1 (ko) * 2016-01-26 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10157933B2 (en) * 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10504838B2 (en) 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
US9997366B2 (en) * 2016-10-19 2018-06-12 Lam Research Corporation Silicon oxide silicon nitride stack ion-assisted etch
JP2018170447A (ja) * 2017-03-30 2018-11-01 東芝メモリ株式会社 半導体装置及びその製造方法
JP6840051B2 (ja) * 2017-08-02 2021-03-10 東京エレクトロン株式会社 タングステン膜上へシリコン酸化膜を形成する方法および装置
WO2019167687A1 (ja) * 2018-03-02 2019-09-06 東京エレクトロン株式会社 ３次元半導体記憶装置の製造方法
KR102437273B1 (ko) 2018-03-14 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치의 제조 방법
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10964717B2 (en) * 2019-01-21 2021-03-30 Applied Materials, Inc. Methods and apparatus for three-dimensional NAND structure fabrication
US11177278B2 (en) 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20210058330A (ko) * 2019-11-14 2021-05-24 에스케이하이닉스 주식회사 박막 형성 방법 및 이를 이용한 비휘발성 메모리 장치의 제조방법
US11889683B2 (en) 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11706918B2 (en) 2020-07-01 2023-07-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108109A (ja) * 1987-10-20 1989-04-25 Nippon Telegr & Teleph Corp <Ntt> 平坦膜およびその形成方法
JP2763023B2 (ja) * 1995-12-18 1998-06-11 日本電気株式会社 半導体装置の製造方法
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
JP2971454B2 (ja) * 1997-08-21 1999-11-08 松下電子工業株式会社 半導体装置とその製造方法
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
US7842537B2 (en) * 2005-02-14 2010-11-30 Intel Corporation Stressed semiconductor using carbon and method for producing the same
US20080067604A1 (en) * 2006-09-18 2008-03-20 Lars Bach Field effect transistor arrangement, memory device and methods of forming the same
JP2008306067A (ja) * 2007-06-08 2008-12-18 Elpida Memory Inc コンタクトプラグの形成方法および半導体装置の製造方法
JP4691124B2 (ja) * 2008-03-14 2011-06-01 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101527192B1 (ko) * 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
US20100155818A1 (en) * 2008-12-24 2010-06-24 Heung-Jae Cho Vertical channel type nonvolatile memory device and method for fabricating the same
JP5305980B2 (ja) * 2009-02-25 2013-10-02 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2010225694A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 半導体装置及びその製造方法
US8110466B2 (en) * 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
KR101086056B1 (ko) * 2010-02-01 2011-11-22 한국전력기술 주식회사 경수로용 제어봉 구동장치의 냉각 유니트
KR101652829B1 (ko) * 2010-06-03 2016-09-01 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
JP2012038865A (ja) * 2010-08-05 2012-02-23 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
KR101787041B1 (ko) * 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
JP2012151187A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置の製造方法
KR20130006794A (ko) * 2011-06-23 2013-01-18 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
DE112012005837T5 (de) * 2012-03-30 2014-10-30 Hitachi, Ltd. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
KR101881857B1 (ko) * 2012-08-27 2018-08-24 삼성전자주식회사 계단형 패턴 형성 방법

Also Published As

Publication number Publication date
KR20150083426A (ko) 2015-07-17
JP2015133355A (ja) 2015-07-23
US20150194441A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP5970004B2 (ja) 半導体装置の製造方法
JP4987918B2 (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
US9634020B1 (en) Method of making embedded memory device with silicon-on-insulator substrate
KR101226685B1 (ko) 수직형 반도체 소자 및 그 제조 방법.
US8697579B2 (en) Method of forming an isolation structure and method of forming a semiconductor device
US8399323B2 (en) Method for fabricating vertical channel type nonvolatile memory device
TWI743784B (zh) 形成三維水平ｎｏｒ記憶陣列之製程
US9293360B2 (en) Manufacturing method of semiconductor memory device with air gap isolation layers
EP2455967A1 (en) A method for forming a buried dielectric layer underneath a semiconductor fin
JP2008098239A (ja) 半導体装置の製造方法
KR20130036553A (ko) 반도체 소자의 제조 방법
US11751385B2 (en) Three-dimensional memory devices and fabricating methods thereof
JP2009278098A (ja) フラッシュメモリ素子及びその製造方法
JP2012049455A (ja) 半導体記憶装置および半導体記憶装置の製造方法
TWI555065B (zh) 非揮發性記憶體的製造方法
JP2009004492A (ja) 半導体装置の製造方法
KR20130090509A (ko) 수직형 메모리 장치의 제조 방법
JP2010040754A (ja) 半導体装置およびその製造方法
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2006222447A (ja) 半導体装置及びその製造方法
JP6178129B2 (ja) 半導体装置の製造方法
KR101132363B1 (ko) 반도체 메모리 소자 및 그 형성방법
KR20090133001A (ko) 웨이퍼 접합을 이용한 비휘발성 메모리 소자 제조 방법
JP2006024969A (ja) 半導体記憶装置とその製造方法
JP2006253547A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160708

R150 Certificate of patent or registration of utility model

Ref document number: 5970004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees