JP2010225694A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010225694A JP2010225694A JP2009069045A JP2009069045A JP2010225694A JP 2010225694 A JP2010225694 A JP 2010225694A JP 2009069045 A JP2009069045 A JP 2009069045A JP 2009069045 A JP2009069045 A JP 2009069045A JP 2010225694 A JP2010225694 A JP 2010225694A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- amorphous silicon
- semiconductor device
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】メモリセルを3次元的に配置した、良質な構造を有する不揮発性半導体装置及びその製造方法を提供する。
【解決手段】基板100上にノンドープのアモルファスシリコン層とボロンを含むアモルファスシリコン層106とを交互に形成する工程と、アモルファスシリコン層をエッチングしてスリットを形成する工程と、スリット内に犠牲膜を形成する工程と、アモルファスシリコン層をエッチングしてホールを形成する工程と、ノンドープのアモルファスシリコン層をエッチングして、空隙を形成する工程と、空隙内及びホール内に層間絶縁膜107を形成する工程と、ホール内に形成された層間絶縁膜107をエッチングしてホール115を形成する工程と、ホール115内にブロック絶縁膜を形成する工程と、電荷蓄積絶縁膜を形成する工程と、トンネル絶縁膜を形成する工程と、半導体領域を形成する工程とを含む。
【選択図】図10
【解決手段】基板100上にノンドープのアモルファスシリコン層とボロンを含むアモルファスシリコン層106とを交互に形成する工程と、アモルファスシリコン層をエッチングしてスリットを形成する工程と、スリット内に犠牲膜を形成する工程と、アモルファスシリコン層をエッチングしてホールを形成する工程と、ノンドープのアモルファスシリコン層をエッチングして、空隙を形成する工程と、空隙内及びホール内に層間絶縁膜107を形成する工程と、ホール内に形成された層間絶縁膜107をエッチングしてホール115を形成する工程と、ホール115内にブロック絶縁膜を形成する工程と、電荷蓄積絶縁膜を形成する工程と、トンネル絶縁膜を形成する工程と、半導体領域を形成する工程とを含む。
【選択図】図10
Description
本発明は、半導体装置及びその製造方法に関する。
近年、メモリの集積度を高めるために、メモリセルを3次元的に配置した半導体記憶装置が提案されている(例えば特許文献1を参照)。
この半導体記憶装置の製造方法としては、基板上にシリコン膜及び酸化膜を交互に積層することで縦方向に制御ゲート電極を形成している。しかし、このシリコン膜及び酸化膜の積層数を増やすことにより、酸化膜、シリコン膜の成膜回数が大きく増加する。酸化膜とシリコン膜は同一の装置で連続して形成することが困難なため、工程数が大きく増加するという問題があった。さらに、シリコン膜及び酸化膜の積層膜にスリットやホールを加工する際においても、積層数が増えると加工が困難になる。
このように、従来の製造方法では、良質な構造を有する半導体装置及びその製造方法が得られているとはいえなかった。
本発明は、良質な構造を有する半導体装置及びその製造方法を提供することを目的としている。
本発明の第一の視点に係る半導体装置の製造方法の態様は、基板上に複数の第1の半導体層と複数の第2の半導体層とが交互に積層された積層膜を形成する工程と、前記第1及び第2の半導体層とをエッチングして前記積層膜を貫通する溝を形成する工程と、前記溝内に第1の絶縁膜を形成する工程と、前記第1の絶縁膜を形成した後、前記第1及び第2の半導体層をエッチングして前記積層膜を貫通する第1のホールを形成する工程と、前記第1のホールを形成した後、第1の半導体層を選択的にエッチングして、空隙を形成する工程と、前記空隙内及び前記第1のホール内に第2の絶縁膜を形成する工程と、前記第1のホール内に形成された第2の絶縁膜をエッチングして第2のホールを形成する工程と、前記第2のホールの内壁に第3の絶縁膜を形成する工程と、前記第3の絶縁膜の内壁に電荷蓄積膜を形成する工程と、前記電荷蓄積膜の内壁に第4の絶縁膜を形成する工程と、前記第4の絶縁膜の内壁に半導体領域を形成する工程とを含むことを特徴とする。
本発明の第二の視点に係る半導体装置の態様は、基板と、前記基板上に形成され、前記基板に対して垂直な柱状の半導体領域と、前記半導体領域の側面に形成された第1の絶縁膜と、前記第1の絶縁膜の側面に形成された電荷蓄積膜と、前記電荷蓄積膜の側面に形成された第2の絶縁膜と、前記第2の絶縁膜の側面に接し、少なくとも表面はシリサイドで形成され、前記基板に対して平行な平板状の複数の制御ゲート電極と、前記第2の絶縁膜及び前記制御ゲート電極の表面に形成された第3の絶縁膜とを含むことを特徴とする。
本発明によれば、良質な構造を有する半導体装置及びその製造方法を提供することができる。
以下、本発明の実施形態の詳細を図面を参照して説明する。なお、以下の各実施形態では、3次元積層技術BiCS(Bit Cost Scalable)を用いた3次元構造を有する不揮発性半導体記憶装置について説明する。また、以下の各実施形態は、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置である。このような不揮発性半導体記憶装置として、MONOS型、SONOS型等がある。
(第1の実施形態)
図1、図2を用いて、第1の実施形態の半導体装置の基本的な構成を概略的に説明する。
図1、図2を用いて、第1の実施形態の半導体装置の基本的な構成を概略的に説明する。
図1(a)は、第1の実施形態の半導体装置の基本的な構成を模式的に示す断面図であり、図1(b)は、第1の実施形態の半導体装置の基本的な構成を模式的に示す平面図である。
図2(a)は、図1(a)に示す構造の詳細を示した図であり、図2(b)は、図1(b)に示す構造の一部を拡大した断面図である。
図1、図2に示すように、半導体基板を含む基板100表面近傍には、基板100に垂直な円柱状の半導体領域101が形成されている。半導体領域101の側面、すなわち周囲にはトンネル絶縁膜102が形成されている。トンネル絶縁膜102の側面には電荷蓄積絶縁膜(電荷蓄積膜)103が形成され、電荷蓄積絶縁膜103の側面にはブロック絶縁膜104が形成されている。なお、便宜上、トンネル絶縁膜102、電荷蓄積絶縁膜103及びブロック絶縁膜104からなる構造を、絶縁膜105として図示している。ブロック絶縁膜104の側面には、ボロン(B)を含み、且つ基板100に対して平行な平板状の複数の制御ゲート電極106が接して形成され、ブロック絶縁膜104及び制御ゲート電極106の表面には層間絶縁膜107が形成されている。
次に、図1〜図12を用いて、第1の実施形態の半導体装置の基本的な製造方法を概略的に説明する。図3(a)〜図12(a)は、第1の実施形態の半導体装置の基本的な製造方法を模式的に示す断面図であり、図3(b)〜図12(b)は、第1の実施形態の半導体装置の基本的な製造方法を模式的に示す平面図である。
先ず、図3に示すように、基板100の表面領域のシリコン酸化膜に犠牲膜形成領域を形成し、犠牲膜108としてカーボン膜を犠牲膜形成領域に埋め込む。
次に、図4に示すように、シラン(SiH4)ガスとシラン及び三塩化ホウ素(BCl3)の混合ガスとを交互に用いたLPCVD(Low pressure Chemical Vapor Deposition)によって、基板100上に、厚さ30nm〜50nm程度のボロン(不純物)を含まないノンドープのアモルファスシリコン層(第1の半導体層)109と、厚さ30nm〜50nm程度の制御ゲート電極となるボロン(不純物)を含むアモルファスシリコン層(第2の半導体層)106とを少なくとも2層以上堆積して積層膜を形成する。なお、アモルファスシリコン層106のボロン濃度は5×1020atom/cm3〜2×1021atom/cm3程度である。また、アモルファスシリコン層109及びアモルファスシリコン層106を形成する工程では、三塩化ホウ素のガスのオンオフを制御することで、装置を交換することなく同一の成膜装置内でアモルファスシリコン層109及びアモルファスシリコン層106を形成することができる。続いて、ハードマスクとなるアモルファスカーボン層110を堆積する。
次に、図5に示すように、アモルファスカーボン層110をマスクとして用いて、RIE(Reactive Ion Etching)等の異方性エッチングによって、アモルファスシリコン層106及びアモルファスシリコン層109をエッチングして積層膜を貫通するスリット(溝)111を形成する。このスリット111により、ワード線間が分離される。
次に、図6に示すように、スリット111内にシリコン窒化膜を埋め込むことで、犠牲膜112が形成される。この犠牲膜112は、後述する工程においてアモルファスシリコン層106を支える。
次に、図7に示すように、アモルファスカーボン層110をマスクとして用いて、Cl2もしくはBCl3等の塩素系のガスによるRIEで、アモルファスシリコン層106及びアモルファスシリコン層109をエッチングする。これにより、積層膜を貫通し且つホール径が40nm〜80nm程度であるホール(第1のホール)113が形成される。また、積層膜の上面及び下面におけるホール113の径はほぼ等しく、ホール113の側壁は、基板100に対して垂直である。
次に、図8に示すように、アモルファスシリコン層109とアモルファスシリコン層106との選択エッチングが可能な薬液、例えばアルカリ系の薬液により、アモルファスシリコン層109のみを選択的にエッチングする。より具体的には、コリン液をホール113を用い、アルカリの選択比を利用してノンドープ領域であるアモルファスシリコン層109のみを選択的にエッチングする。これにより、アモルファスシリコン層109が除去され、空隙114が形成される。このとき、犠牲膜112がアモルファスシリコン層106を支えるため、アモルファスシリコン層106は所定の位置に保持されている。
次に、図9に示すように、ALD(Atomic Layer Deposition)法等を用いて、空隙114内及びホール113内にシリコン酸化膜107を形成する。
次に、図10に示すように、RIEによって、ホール113内に形成されたシリコン酸化膜107をエッチングして、ホール(第2のホール)115を形成する。この際、エッチングの対象となるのはシリコン酸化膜であるため、1μm以上の厚い膜でも加工することが可能である。その後、酸素プラズマ処理等でアモルファスカーボン層110及び犠牲膜108の除去を行うことで、空隙116が形成される。
次に、図2及び図11に示すように、ホール115の内壁及び空隙116の内壁にCVD法を用いて、ブロック絶縁膜104となる厚さ10nm程度のアルミニウムと酸素を主成分として含有する例えばアルミナ膜を堆積する。また、このブロック絶縁膜104は、シリコン及び酸素を主成分として含有する例えばシリコン酸化膜でも良い。続いて、ALD法を用いて電荷蓄積絶縁膜103となる厚さ5nm程度のシリコン窒化膜を堆積する。さらに、ALD法を用いてトンネル絶縁膜102となる厚さ6nm程度のシリコン酸化膜を堆積する。
次に、図12に示すように、CVD法を用いて、チャネル領域となる不純物をドーピングしたシリコン膜(半導体領域)101を形成する。その後、CMP(chemical mechanical polishing)等を用いて、平坦化を行う。
次に、図1に示すように、ホットリン酸等で犠牲膜112を選択的にエッチングし、スリットを形成する。その後、該スリット内に、シリコン酸化膜を形成し、層間絶縁膜107の一部が形成される。
その後、周知の技術を用いて配線層等(図示せず)を形成して、不揮発性半導体記憶装置を完成させる。
上記実施形態によれば、ノンドープのアモルファスシリコン層109とボロンがドープされたアモルファスシリコン層106とを交互に堆積し、積層膜を形成している。そして、RIEを用いて積層膜にスリット111及びホール113を形成している。この時、アモルファスシリコン層109及びアモルファスシリコン層106はRIEにおけるエッチングレートが同様なため、積層膜の厚さに依存することなく、一括して精度良く加工することができる。その結果、少ない工程数で、基板100に対して垂直な内壁を有するホール113を形成することが可能である。これにより、ホール径が一定なホールパターンを形成することが可能である。
また、ノンドープのアモルファスシリコン層109及びボロンがドープされたアモルファスシリコン層106の積層膜を形成する際は、三塩化ホウ素ガスの導入制御が可能な装置で一括して形成することが可能である。そのため、成膜の装置を切り替えることなく、アモルファスシリコン層109及びアモルファスシリコン層106の積層構造を形成することができる。その結果、少ない工程数で制御ゲート電極となるアモルファスシリコン層106を形成することが可能である。
(第2の実施形態)
図13、図14を用いて、第2の実施形態の半導体装置の基本的な構成を概略的に説明する。なお、上記第1の実施形態では、ノンドープのアモルファスシリコン層とボロンがドープされたアモルファスシリコン層とを交互に堆積した積層膜を用いることで、ホールの加工を容易且つ精度良く行った。第2の実施形態では、ゲルマニウムを含むアモルファスシリコン層とノンドープのアモルファスシリコン層とを交互に堆積した積層膜を用いて、ホールの加工を行う。また、第2の実施形態の半導体装置の基本的な構成及び基本的な製造方法は、上述した第1の実施形態と同様である。
図13、図14を用いて、第2の実施形態の半導体装置の基本的な構成を概略的に説明する。なお、上記第1の実施形態では、ノンドープのアモルファスシリコン層とボロンがドープされたアモルファスシリコン層とを交互に堆積した積層膜を用いることで、ホールの加工を容易且つ精度良く行った。第2の実施形態では、ゲルマニウムを含むアモルファスシリコン層とノンドープのアモルファスシリコン層とを交互に堆積した積層膜を用いて、ホールの加工を行う。また、第2の実施形態の半導体装置の基本的な構成及び基本的な製造方法は、上述した第1の実施形態と同様である。
図13(a)は、第2の実施形態の半導体装置の基本的な構成を模式的に示す断面図であり、図13(b)は、第2の実施形態の半導体装置の基本的な構成を模式的に示す平面図である。
図14(a)は、図13(a)に示す構造の一部を拡大した断面図であり、図14(b)は、図13(b)に示す構造の詳細を示した図である。
図13、図14に示すように、半導体基板を含む基板100表面近傍には、基板100に垂直な円柱状の半導体領域101が形成されている。半導体領域101の側面にはトンネル絶縁膜102が形成されている。トンネル絶縁膜102の側面には電荷蓄積絶縁膜103が形成され、電荷蓄積絶縁膜103の側面にはブロック絶縁膜104が形成されている。なお、便宜上、トンネル絶縁膜102、電荷蓄積絶縁膜103及びブロック絶縁膜104からなる構造を、絶縁膜105として図示している。ブロック絶縁膜104の側面には、シリサイドであり、基板100に対して平行な平板状の複数の制御ゲート電極117が接して形成され、ブロック絶縁膜104及び制御ゲート電極106の表面には層間絶縁膜107が形成されている。
次に、図13〜図24を用いて、第2の実施形態の半導体装置の基本的な製造方法を概略的に説明する。図15(a)〜図24(a)は、第2の実施形態の半導体装置の基本的な製造方法を模式的に示す断面図であり、図15(b)〜図24(b)は、第2の実施形態の半導体装置の基本的な製造方法を模式的に示す平面図である。
先ず、図15に示すように、基板100の表面領域のシリコン酸化膜に犠牲膜形成領域を形成し、犠牲膜108としてカーボン膜を犠牲膜形成領域に埋め込む。
次に、図16に示すように、シラン及びゲルマン(GeH4)の混合ガスとシランガスとを交互に用いたLPCVDによって、基板100上に、厚さ30nm〜50nm程度のゲルマニウム(Ge)を含むアモルファスシリコン層(第1の半導体層)118と、厚さ30nm〜50nm程度の制御ゲート電極となるノンドープのアモルファスシリコン層(第2の半導体層)117とを少なくとも2層以上堆積して積層膜を形成する。また、アモルファスシリコン層118及びアモルファスシリコン層117を形成する工程では、ゲルマンのガスのオンオフを制御することで、装置を交換することなく同一の成膜装置内でアモルファスシリコン層118及びアモルファスシリコン層117を形成することができる。続いて、ハードマスクとなるアモルファスカーボン層110を堆積する。
次に、図17に示すように、アモルファスカーボン層110をマスクとして用いて、RIE等の異方性エッチングによって、アモルファスシリコン層117及びアモルファスシリコン層118をエッチングして積層膜を貫通するスリット111を形成する。このスリット111により、ワード線間が分離される。
次に、図18に示すように、スリット111内にシリコン窒化膜を埋め込むことで、犠牲膜112が形成される。この犠牲膜112は、後述する工程においてアモルファスシリコン層117を支える。
次に、図19に示すように、アモルファスカーボン層110をマスクとして用いて、Cl2もしくはBCl3等の塩素系のガスによるRIEで、アモルファスシリコン層117及びアモルファスシリコン層118をエッチングする。これにより、積層膜を貫通し且つホール径が40nm〜80nm程度であるホール113が形成される。また、積層膜の上面及び下面におけるホール113の径はほぼ等しく、ホール113の側壁は、基板100に対して垂直である。
次に、図20に示すように、アモルファスシリコン層118とアモルファスシリコン層117との選択エッチングが可能な薬液により、アモルファスシリコン層118のみを選択的にエッチングする。より具体的には、1/100程度に希釈したフッ硝酸をホール113を用い、ゲルマニウムが導入されたアモルファスシリコン層118のみを選択的にエッチングする。これにより、アモルファスシリコン層118が除去され、空隙114が形成される。このとき、犠牲膜112がアモルファスシリコン層117を支えるため、アモルファスシリコン層117は所定の位置に保持されている。その後、所定の温度でホール113内及び空隙114内を四塩化チタン(TiCl3)ガス雰囲気に晒すことにより、アモルファスシリコン層117の少なくとも表面がシリサイド化され、制御ゲート電極117が形成される。アモルファスシリコン層117をシリサイド化することで低抵抗化することが可能である。
次に、図21に示すように、ALD法等を用いて、空隙114内及びホール113内にシリコン酸化膜107を形成する。
次に、図22に示すように、RIEによって、ホール113内に形成されたシリコン酸化膜107をエッチングして、ホール115を形成する。その後、酸素プラズマ処理等でアモルファスカーボン層110及び犠牲膜108の除去を行うことで、空隙116が形成される。
次に、図14及び図23に示すように、ホール115の内壁及び空隙116の内壁にCVD法を用いて、ブロック絶縁膜104となる厚さ10nm程度のアルミニウムと酸素を主成分として含有する例えばアルミナ膜を堆積する。続いて、ALD法を用いて電荷蓄積絶縁膜103となる厚さ5nm程度のシリコン窒化膜を堆積する。さらに、ALD法を用いてトンネル絶縁膜102となる厚さ6nm程度のシリコン酸化膜を堆積する。
次に、図24に示すように、CVD法を用いて、チャネル領域となる不純物をドーピングしたシリコン膜101を形成する。その後、CMP等を用いて、平坦化を行う。
次に、図13に示すように、ホットリン酸等で犠牲膜112を選択的にエッチングし、スリットを形成する。その後、該スリット内に、シリコン酸化膜を形成し、層間絶縁膜107の一部が形成される。
その後、周知の技術を用いて配線層等(図示せず)を形成して、不揮発性半導体記憶装置を完成させる。
上記第2の実施形態によれば、ゲルマニウムを含むアモルファスシリコン層118とノンドープのアモルファスシリコン層117とを交互に堆積し、積層膜を形成している。そして、RIEを用いて積層膜にスリット111及びホール113を形成している。この時、アモルファスシリコン層118及びアモルファスシリコン層117は上述した第1の実施形態と同様に、RIEにおけるエッチングレートが同様なため、積層膜の厚さに依存することなく、一括して精度良く加工することができる。その結果、第1の実施形態と同様に、少ない工程数で、基板100に対して垂直な内壁を有するホール113を形成することが可能である。
また、ゲルマニウムを含むアモルファスシリコン層118及びノンドープのアモルファスシリコン層117の積層膜を形成する際は、ゲルマンガスの導入制御が可能な装置で一括して形成することが可能である。そのため、第1の実施形態と同様に、成膜の装置を切り替えることなく、少ない工程数でアモルファスシリコン層118及びアモルファスシリコン層117の積層構造を形成することができる。
また、図20の工程において、空隙114が形成されるため、アモルファスシリコン層117の表面の広い範囲をシリサイド化のガスにさらすことができる。このため、アモルファスシリコン層117を効率的にシリサイド化でき、抵抗の低い電極を形成することができる。
(第3の実施形態)
図25、図26を用いて、第3の実施形態の半導体装置の基本的な構成を概略的に説明する。なお、上記第1の実施形態では、ノンドープのアモルファスシリコン層とボロンがドープされたアモルファスシリコン層とを交互に堆積した積層膜を用いることで、ホールの加工を容易且つ精度良く行った。しかし、第3の実施形態では、ボロン及びゲルマニウムを含むアモルファスシリコン層とゲルマニウムを含むアモルファスシリコン層とを交互に堆積した積層膜を用いて、ホールの加工を行う。また、第3の実施形態の半導体装置の基本的な構成及び基本的な製造方法は、上述した第1及び第2の実施形態と同様である。
図25、図26を用いて、第3の実施形態の半導体装置の基本的な構成を概略的に説明する。なお、上記第1の実施形態では、ノンドープのアモルファスシリコン層とボロンがドープされたアモルファスシリコン層とを交互に堆積した積層膜を用いることで、ホールの加工を容易且つ精度良く行った。しかし、第3の実施形態では、ボロン及びゲルマニウムを含むアモルファスシリコン層とゲルマニウムを含むアモルファスシリコン層とを交互に堆積した積層膜を用いて、ホールの加工を行う。また、第3の実施形態の半導体装置の基本的な構成及び基本的な製造方法は、上述した第1及び第2の実施形態と同様である。
図25(a)は、第3の実施形態の半導体装置の基本的な構成を模式的に示す断面図であり、図25(b)は、第3の実施形態の半導体装置の基本的な構成を模式的に示す平面図である。
図26(a)は、図25(a)に示す構造の一部を拡大した断面図であり、図26(b)は、図25(b)に示す構造の詳細を示した図である。
図25、図26に示すように、半導体基板を含む基板100表面近傍には、基板100に垂直な円柱状の半導体領域101が形成されている。半導体領域101の側面、すなわち周囲にはトンネル絶縁膜102が形成されている。トンネル絶縁膜102の側面には電荷蓄積絶縁膜(電荷蓄積膜)103が形成され、電荷蓄積絶縁膜103の側面にはブロック絶縁膜104が形成されている。なお、便宜上、トンネル絶縁膜102、電荷蓄積絶縁膜103及びブロック絶縁膜104からなる構造を、絶縁膜105として図示している。ブロック絶縁膜104の側面には、ボロン及びゲルマニウムを含み、基板100に対して平行な平板状の複数の制御ゲート電極119が接して形成され、ブロック絶縁膜104及び制御ゲート電極119の表面には層間絶縁膜107が形成されている。
次に、図25〜図36を用いて、第3の実施形態の半導体装置の基本的な製造方法を概略的に説明する。図27(a)〜図36(a)は、第2の実施形態の半導体装置の基本的な製造方法を模式的に示す断面図であり、図27(b)〜図36(b)は、第2の実施形態の半導体装置の基本的な製造方法を模式的に示す平面図である。
先ず、図27に示すように、基板100の表面領域のシリコン酸化膜に犠牲膜形成領域を形成し、犠牲膜108としてカーボン膜を犠牲膜形成領域に埋め込む。
次に、図28に示すように、シラン及びゲルマンの混合ガスとシラン、ゲルマン及び三塩化ホウ素の混合ガスとを交互に用いたLPCVDによって、基板100上に、厚さ30nm〜50nm程度のゲルマニウムを含むアモルファスシリコン層(第1の半導体層)118と、厚さ30nm〜50nm程度の制御ゲート電極となるゲルマニウム及びボロンを含むアモルファスシリコン層(第2の半導体層)119とを少なくとも2層以上堆積して積層膜を形成する。なお、アモルファスシリコン層119のボロン濃度は5×1020atom/cm3〜2×1021atom/cm3程度である。また、アモルファスシリコン層118及びアモルファスシリコン層119を形成する工程では、三塩化ホウ素のガスのオンオフを制御することで、装置を交換することなく同一の成膜装置内でアモルファスシリコン層118及びアモルファスシリコン層119を形成することができる。続いて、ハードマスクとなるアモルファスカーボン層110を堆積する。
次に、図29に示すように、アモルファスカーボン層110をマスクとして用いて、RIE等の異方性エッチングによって、アモルファスシリコン層119及びアモルファスシリコン層118をエッチングして積層膜を貫通するスリット111を形成する。このスリット111により、ワード線間が分離される。
次に、図30に示すように、スリット111内にシリコン窒化膜を埋め込むことで、犠牲膜112が形成される。この犠牲膜112は、後述する工程においてアモルファスシリコン層119を支える。
次に、図31に示すように、アモルファスカーボン層110をマスクとして用いて、Cl2もしくはBCl3等の塩素系のガスによるRIEで、アモルファスシリコン層119及びアモルファスシリコン層118をエッチングする、これにより、積層膜を貫通し且つホール径が40nm〜80nm程度であるホール113が形成される。また、積層膜の上面及び下面におけるホール113の径はほぼ等しく、ホール113の側壁は、基板100に対して垂直である。
次に、図32に示すように、アモルファスシリコン層118とアモルファスシリコン層119との選択エッチングが可能な薬液、例えばアルカリ系の薬液により、アモルファスシリコン層118のみを選択的にエッチングする。より具体的には、コリン液をホール113を用い、アルカリの選択比を利用してボロンが導入されていないアモルファスシリコン層118のみを選択的にエッチングする。これにより、アモルファスシリコン層118が除去され、空隙114が形成される。このとき、犠牲膜112がアモルファスシリコン層119を支えるため、アモルファスシリコン層119は所定の位置に保持されている。
次に、図33に示すように、ALD法等を用いて、空隙114内及びホール113内にシリコン酸化膜107を形成する。
次に、図34に示すように、RIEによって、ホール113内に形成されたシリコン酸化膜107をエッチングして、ホール115を形成する。その後、酸素プラズマ処理等でアモルファスカーボン層110及び犠牲膜108の除去を行うことで、空隙116が形成される。
次に、図26及び図35に示すように、ホール115の内壁及び空隙116の内壁にCVD法を用いて、ブロック絶縁膜104となる厚さ10nm程度のアルミニウムと酸素を主成分として含有する例えばアルミナ膜を堆積する。続いて、ALD法を用いて電荷蓄積絶縁膜103となる厚さ5nm程度のシリコン窒化膜を堆積する。さらに、ALD法を用いてトンネル絶縁膜102となる厚さ6nm程度のシリコン酸化膜を堆積する。
次に、図36に示すように、CVD法を用いて、チャネル領域となる不純物をドーピングしたシリコン膜101を形成する。その後、CMP等を用いて、平坦化を行う。
次に、図25に示すように、ホットリン酸等で犠牲膜112を選択的にエッチングし、スリットを形成する。その後、該スリット内に、シリコン酸化膜を形成し、層間絶縁膜107の一部が形成される。
その後、周知の技術を用いて配線層等(図示せず)を形成して、不揮発性半導体記憶装置を完成させる。
上記第3の実施形態によれば、ゲルマニウムを含むアモルファスシリコン層118とゲルマニウム及びボロンを含むアモルファスシリコン層119とを交互に堆積し、積層膜を形成している。そして、RIEを用いて積層膜にスリット111及びホール113を形成している。この時、アモルファスシリコン層119及びアモルファスシリコン層118は上述した第1の実施形態と同様に、RIEにおけるエッチングレートが同様なため、積層膜の厚さに依存することなく、一括して精度良く加工することができる。その結果、第1の実施形態と同様に、少ない工程数で、基板100に対して垂直な内壁を有するホール113を形成することが可能である。
また、ゲルマニウムを含むアモルファスシリコン層118及びゲルマニウム及びボロンを含むアモルファスシリコン層119の積層膜を形成する際は、三塩化ホウ素の導入制御が可能な装置で一括して形成することが可能である。そのため、第1の実施形態と同様に、成膜の装置を切り替えることなく、少ない工程数でアモルファスシリコン層118及びアモルファスシリコン層118の積層構造を形成することができる。
なお、上述した第2実施形態では、図20に示す工程において、ホール113内及び空隙114内を四塩化チタン(TiCl3)ガス雰囲気に晒すことにより、アモルファスシリコン層117をホール113に面する表面のみならず、ホール113から離れた領域もシリサイド化している。上述した第1実施形態においても、同様の工程を行って良い。具体的には、図8に示す工程、つまり、アモルファスシリコン層109を選択的にエッチングした後に、ホール113内及び空隙114内を四塩化チタン(TiCl3)ガス雰囲気に晒すことにより、アモルファスシリコン層106をシリサイド化しても良い。また、同様に、上述した第3の実施形態においても、この工程を行ってよい。具体的には、図32に示す工程、つまり、アモルファスシリコン層118を選択的にエッチングした後に、ホール113内及び空隙114内を四塩化チタン(TiCl3)ガス雰囲気に晒すことにより、アモルファスシリコン層119をシリサイド化しても良い。これにより、抵抗の低い電極を形成することができる。また、ホール113及び空隙114に面するアモルファスシリコン層106、117、119の表面領域のみをシリサイド化することでも、同様の効果を十分得ることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
100…基板、 101…半導体領域、 102…トンネル絶縁膜、
103…電荷蓄積絶縁膜、 104…ブロック絶縁膜、
106…制御ゲート電極、 107…層間絶縁膜、
109…アモルファスシリコン層、 111…スリット、 112…犠牲膜、
113…ホール、 114…空隙、 115…ホール、
116…アモルファスシリコン層、 117…制御ゲート電極、
118…アモルファスシリコン層、 119…制御ゲート電極、
103…電荷蓄積絶縁膜、 104…ブロック絶縁膜、
106…制御ゲート電極、 107…層間絶縁膜、
109…アモルファスシリコン層、 111…スリット、 112…犠牲膜、
113…ホール、 114…空隙、 115…ホール、
116…アモルファスシリコン層、 117…制御ゲート電極、
118…アモルファスシリコン層、 119…制御ゲート電極、
Claims (6)
- 基板上に複数の第1の半導体層と複数の第2の半導体層とが交互に積層された積層膜を形成する工程と、
前記第1及び第2の半導体層とをエッチングして前記積層膜を貫通する溝を形成する工程と、
前記溝内に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を形成した後、前記第1及び第2の半導体層をエッチングして前記積層膜を貫通する第1のホールを形成する工程と、
前記第1のホールを形成した後、第1の半導体層を選択的にエッチングして、空隙を形成する工程と、
前記空隙内及び前記第1のホール内に第2の絶縁膜を形成する工程と、
前記第1のホール内に形成された第2の絶縁膜をエッチングして第2のホールを形成する工程と、
前記第2のホールの内壁に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜の内壁に電荷蓄積膜を形成する工程と、
前記電荷蓄積膜の内壁に第4の絶縁膜を形成する工程と、
前記第4の絶縁膜の内壁に半導体領域を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記第1の半導体層はシリコン層であり、前記第2の半導体層はボロンがドープされたシリコン層であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の半導体層はシリコンゲルマニウム層であり、前記第2の半導体層はシリコン層であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の半導体層はシリコンゲルマニウム層であり、前記第2の半導体層はボロンがドープされたシリコンゲルマニウム層であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記空隙を形成した後、前記第2の半導体層をシリサイド化する工程を更に含むことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 基板と、
前記基板上に形成され、前記基板に対して垂直な柱状の半導体領域と、
前記半導体領域の側面に形成された第1の絶縁膜と、
前記第1の絶縁膜の側面に形成された電荷蓄積膜と、
前記電荷蓄積膜の側面に形成された第2の絶縁膜と、
前記第2の絶縁膜の側面に接し、少なくとも表面はシリサイドで形成され、前記基板に対して平行な平板状の複数の制御ゲート電極と、
前記第2の絶縁膜及び前記制御ゲート電極の表面に形成された第3の絶縁膜と
を含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069045A JP2010225694A (ja) | 2009-03-19 | 2009-03-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009069045A JP2010225694A (ja) | 2009-03-19 | 2009-03-19 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010225694A true JP2010225694A (ja) | 2010-10-07 |
Family
ID=43042609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009069045A Withdrawn JP2010225694A (ja) | 2009-03-19 | 2009-03-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225694A (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013035476A1 (ja) * | 2011-09-07 | 2013-03-14 | セントラル硝子株式会社 | ドライエッチング方法 |
KR20130105512A (ko) | 2012-03-15 | 2013-09-25 | 도쿄엘렉트론가부시키가이샤 | 적층 반도체막의 성막 방법 |
JP2013214736A (ja) * | 2012-03-07 | 2013-10-17 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2013543266A (ja) * | 2010-10-18 | 2013-11-28 | アイメック | 縦型半導体メモリデバイス及びその製造方法 |
JP2014003232A (ja) * | 2012-06-20 | 2014-01-09 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8735246B2 (en) | 2012-02-24 | 2014-05-27 | Kabushiki Kaisha Toshiba | Method for manufacturing nonvolatile semiconductor memory device |
US8809931B2 (en) | 2012-03-22 | 2014-08-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2014187191A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
US8963231B2 (en) | 2011-03-29 | 2015-02-24 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory devices and methods of fabricating the same |
US9076820B2 (en) | 2012-02-28 | 2015-07-07 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
JP2015133355A (ja) * | 2014-01-09 | 2015-07-23 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
US9230866B2 (en) | 2013-01-14 | 2016-01-05 | Samsung Electronics Co., Ltd. | Fabricating method of customized mask and fabricating method of semiconductor device using customized mask |
US9299718B2 (en) | 2014-05-20 | 2016-03-29 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9431412B1 (en) | 2015-07-06 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US9711528B2 (en) | 2015-10-06 | 2017-07-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9711527B2 (en) | 2015-09-11 | 2017-07-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
CN107393928A (zh) * | 2016-05-12 | 2017-11-24 | 三星电子株式会社 | 半导体器件 |
CN108962903A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 半导体结构 |
-
2009
- 2009-03-19 JP JP2009069045A patent/JP2010225694A/ja not_active Withdrawn
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013543266A (ja) * | 2010-10-18 | 2013-11-28 | アイメック | 縦型半導体メモリデバイス及びその製造方法 |
US8963231B2 (en) | 2011-03-29 | 2015-02-24 | Samsung Electronics Co., Ltd. | Three dimensional semiconductor memory devices and methods of fabricating the same |
US9972638B2 (en) | 2011-03-29 | 2018-05-15 | Samsung Electronics Co., Ltd. | Methods of fabricating three-dimensional semiconductor devices |
KR101703777B1 (ko) | 2011-09-07 | 2017-02-07 | 샌트랄 글래스 컴퍼니 리미티드 | 드라이 에칭 방법 |
US9165776B2 (en) | 2011-09-07 | 2015-10-20 | Central Glass Company, Limited | Dry etching method |
CN103782369A (zh) * | 2011-09-07 | 2014-05-07 | 中央硝子株式会社 | 干蚀刻方法 |
KR20140053333A (ko) | 2011-09-07 | 2014-05-07 | 샌트랄 글래스 컴퍼니 리미티드 | 드라이 에칭 방법 |
WO2013035476A1 (ja) * | 2011-09-07 | 2013-03-14 | セントラル硝子株式会社 | ドライエッチング方法 |
TWI502642B (zh) * | 2011-09-07 | 2015-10-01 | Central Glass Co Ltd | Dry etching method |
US8735246B2 (en) | 2012-02-24 | 2014-05-27 | Kabushiki Kaisha Toshiba | Method for manufacturing nonvolatile semiconductor memory device |
US9076820B2 (en) | 2012-02-28 | 2015-07-07 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device and semiconductor device |
JP2013214736A (ja) * | 2012-03-07 | 2013-10-17 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
US9263318B2 (en) | 2012-03-15 | 2016-02-16 | Tokyo Electron Limited | Method of forming a laminated semiconductor film |
KR20130105512A (ko) | 2012-03-15 | 2013-09-25 | 도쿄엘렉트론가부시키가이샤 | 적층 반도체막의 성막 방법 |
US8809931B2 (en) | 2012-03-22 | 2014-08-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2014003232A (ja) * | 2012-06-20 | 2014-01-09 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US9230866B2 (en) | 2013-01-14 | 2016-01-05 | Samsung Electronics Co., Ltd. | Fabricating method of customized mask and fabricating method of semiconductor device using customized mask |
JP2014187191A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体記憶装置の製造方法及び半導体記憶装置 |
JP2015133355A (ja) * | 2014-01-09 | 2015-07-23 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
US9362306B2 (en) | 2014-05-20 | 2016-06-07 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9299718B2 (en) | 2014-05-20 | 2016-03-29 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9431412B1 (en) | 2015-07-06 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US9711527B2 (en) | 2015-09-11 | 2017-07-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US10083983B2 (en) | 2015-09-11 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor memory device |
US9711528B2 (en) | 2015-10-06 | 2017-07-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
CN107393928A (zh) * | 2016-05-12 | 2017-11-24 | 三星电子株式会社 | 半导体器件 |
CN107393928B (zh) * | 2016-05-12 | 2021-12-28 | 三星电子株式会社 | 半导体器件 |
CN108962903A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 半导体结构 |
CN108962903B (zh) * | 2018-09-19 | 2024-02-02 | 长江存储科技有限责任公司 | 半导体结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010225694A (ja) | 半導体装置及びその製造方法 | |
TWI692841B (zh) | 三維記憶裝置的陣列共通源極結構以及其形成方法 | |
KR102416028B1 (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
US9184177B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5279403B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR102031182B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
KR102509915B1 (ko) | 반도체 메모리 소자 | |
US8921182B2 (en) | Method for fabricating 3D nonvolatile memory device with vertical channel hole | |
US9543313B2 (en) | Nonvolatile memory device and method for fabricating the same | |
CN109564922A (zh) | 三维存储设备及其制造方法 | |
JP2010177652A (ja) | 半導体装置の製造方法 | |
US8658504B2 (en) | Method for manufacturing semiconductor device | |
TW201719895A (zh) | 製造堆疊奈米線電晶體之方法 | |
CN107534046B (zh) | 半导体存储装置及其制造方法 | |
CN103594423B (zh) | 制造非易失性存储器件的方法 | |
JP2011040533A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011166061A (ja) | 半導体装置の製造方法 | |
TWI424571B (zh) | 包含在不同高度之通道區域之電子裝置及其形成方法 | |
JP2011108921A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2015133355A (ja) | 半導体装置の製造方法 | |
CN109643718B (zh) | 三维存储器器件及其制造方法 | |
US10211222B1 (en) | Memory device | |
US10790298B2 (en) | Methods and apparatus for three-dimensional NAND structure fabrication | |
KR102525050B1 (ko) | 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법 | |
JP2015095650A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |