WO2013035476A1 - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
WO2013035476A1
WO2013035476A1 PCT/JP2012/070154 JP2012070154W WO2013035476A1 WO 2013035476 A1 WO2013035476 A1 WO 2013035476A1 JP 2012070154 W JP2012070154 W JP 2012070154W WO 2013035476 A1 WO2013035476 A1 WO 2013035476A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
gas
hole
substrate
brf
Prior art date
Application number
PCT/JP2012/070154
Other languages
English (en)
French (fr)
Inventor
智典 梅崎
勇 毛利
Original Assignee
セントラル硝子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セントラル硝子株式会社 filed Critical セントラル硝子株式会社
Priority to CN201280043758.2A priority Critical patent/CN103782369B/zh
Priority to KR1020147006924A priority patent/KR101703777B1/ko
Priority to EP12830450.8A priority patent/EP2755229B1/en
Priority to US14/238,639 priority patent/US9165776B2/en
Publication of WO2013035476A1 publication Critical patent/WO2013035476A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Definitions

  • the present invention relates to dry etching of a silicon layer of a three-dimensional three-dimensional structure element formed on a substrate.
  • Patent Document 1 an attempt has been made to develop a three-dimensional structure semiconductor element in which elements are arranged not only in a direction parallel to the substrate surface but also in a vertical direction.
  • Patent Document 1 a laminated film obtained by alternately depositing multiple layers of silicon electrodes and insulators on a substrate surface such as single crystal silicon
  • a three-dimensional three-dimensional structure element in which semiconductor elements are arranged in a direction perpendicular to the substrate surface is formed.
  • Non-Patent Document 1 a method of plasma etching a hole penetrating the Si electrode layer and the silicon oxide insulating layer by BiCS memory hole etching has been reported.
  • Etching is required to process the specific layer appearing on the inner surface of the hole or groove to provide functionality as a capacitor or transistor.
  • this etching process there are a wet etching method for removing using a chemical solution having selective reaction characteristics with the specific layer, and a dry etching method for removing using a gas having selective reaction characteristics with the specific layer. It is used.
  • Non-patent Document 2 When etching the silicon layer appearing on the inner surface of the fine holes by the dry etching method, since it is necessary to etch in a direction parallel to the substrate surface, ClF 3 capable of isotropically etching And XeF 2 gas are used (Non-patent Document 2).
  • Non-Patent Document 1 In the manufacture of a conventional three-dimensional structure semiconductor element as shown in Non-Patent Document 1, since a plurality of specific layers to be processed by etching process exist at different depths in the hole or groove, the hole diameter or groove As the width of the film becomes finer, the etching depth of the specific layer to be etched varies from layer to layer, and the uniformity of the etching depth in the depth direction of the hole or groove (hereinafter referred to as “uniformity of the etching depth”). This is one of the causes of deterioration of device performance.
  • an etching method is desired in which the etching depth does not depend on the depth direction of the hole or groove in the etching process of the specific layer appearing on the inner surface of the hole or groove.
  • the present invention provides an etching method capable of suppressing nonuniform etching depth in the depth direction of the hole or groove in the etching of the silicon layer, which is a specific layer appearing on the inner surface of the hole or groove.
  • the purpose is that.
  • etching gas a gas obtained by mixing F 2 with at least one gas selected from ClF 3 , BrF 5 , BrF 3 , IF 7 , and IF 5 .
  • the present inventors have found that it is possible to suppress non-uniform etching depth of the silicon layer appearing on the inner surface of the hole or groove with respect to the depth direction in the hole or groove.
  • the present invention appears on the inner surface of a hole or groove formed in a direction perpendicular to the substrate surface in a laminated film formed on the substrate and having a layered structure in which a silicon layer and an insulating layer are laminated.
  • an etching gas is used to etch a silicon layer
  • at least one gas selected from ClF 3 , BrF 5 , BrF 3 , IF 7 and IF 5 and F 2 are used as an etching gas.
  • the present invention provides a dry etching method using a contained gas.
  • the partial pressures of ClF 3 , BrF 5 , BrF 3 , IF 7 , IF 5 or F 2 contained in the etching gas are preferably 1 Pa or more and 2000 Pa or less, respectively.
  • the etching gas may further contain at least one gas selected from N 2 , He, and Ar. Further, the etching gas is preferably brought into contact with a substrate having a temperature of ⁇ 30 ° C. to 100 ° C. .
  • the silicon layer appearing on the inner surface of a hole or groove formed in a direction perpendicular to the substrate surface is By performing the etching process by the dry etching method of the invention, it becomes possible to suppress the non-uniformity of the etching depth of the silicon layer with respect to the depth direction of the hole or groove.
  • the object to be processed by the dry etching method in the present invention is a hole formed in a direction perpendicular to the substrate surface in a laminated film having a layered structure in which a silicon layer and an insulating layer are formed on a substrate. Alternatively, it is a silicon layer appearing on the inner surface of the groove.
  • Examples of the silicon layer include an amorphous silicon film, a polysilicon film, a single crystal silicon film, and the like.
  • Examples of the insulating film include those made of a silicon oxide film, a silicon nitride film, a titanium nitride film, and the like.
  • a gas containing at least one interhalogen selected from ClF 3 , BrF 5 , BrF 3 , IF 7 and IF 5 and F 2 is used as an etching gas.
  • the etching gas is introduced into a reaction chamber in which a substrate is installed, and is brought into contact with a hole or a groove formed on the substrate.
  • the partial pressures of ClF 3 , BrF 5 , BrF 3 , IF 7 , IF 5 , F 2 in the etching gas in contact are each preferably 1 Pa or more and 2000 Pa or less, and more preferably 5 Pa or more and 1000 Pa or less. It is particularly preferable for obtaining a higher effect with respect to the uniformity of the etching depth.
  • the etching gas further contains at least one type of diluent gas selected from N 2 , He, and Ar. Also good.
  • the partial pressures of N 2 , He, and Ar contained are not particularly limited, but it is desirable that the total pressure of the etching gas does not exceed the atmospheric pressure in consideration of the airtightness of a general reaction chamber.
  • the gas components contained in the etching gas may be independently introduced into the reaction chamber, or may be introduced into the reaction chamber after being adjusted in advance as a mixed gas.
  • the substrate temperature when the etching gas is brought into contact with the silicon layer is preferably ⁇ 30 ° C. or higher and 100 ° C. or lower, more preferably ⁇ 20 ° C. or higher and 80 ° C. or lower, and further preferably 0 ° C. or higher and 50 ° C. or lower. It is particularly preferable to obtain a higher effect on the uniformity of the etching depth and a higher etching rate.
  • the total flow rate of the gas component containing F atoms contained in the etching gas per unit area with respect to the etching target surface of the substrate is 0.3 sccm / cm 2 or more when the number of F atoms in the molecule is converted to F 2. It is desirable that If it is less than 0.3 sccm / cm 2 , the uniformity of the etching depth may be deteriorated. 0.3 sccm / uniformity of cm 2 or more value, if the etching depth is the better, from the viewpoint of consumption efficiency of the etching gas is desirably 2000 sccm / cm 2 or less.
  • the diameter of the hole or the width of the groove formed in a direction perpendicular to the substrate surface by a method such as reactive ion etching is about 10 nm to 500 nm.
  • the etching time is preferably within 30 minutes in consideration of the efficiency of the element manufacturing process.
  • the etching time means that an etching gas is introduced into the process chamber in which the substrate is installed inside the etching process, and then the etching gas in the process chamber is used to finish the etching process. Indicates the time until exhaustion by a vacuum pump or the like.
  • the etching depth of the silicon layer is not particularly limited, it is preferably 5 nm or more and 90 nm or less in order to improve the process characteristics in the next film formation process in the formation of the semiconductor element having a three-dimensional structure. Further, the smaller the variation in the etching depth of each layer with respect to the depth direction of the hole or groove, the better the device characteristics.
  • FIG. 1 is a schematic system diagram of an etching apparatus used in an etching test.
  • the reaction chamber 1 is provided with a stage 5 for supporting the sample 7.
  • the stage 5 is provided with a stage temperature adjuster 6 that can adjust the temperature of the stage.
  • a gas pipe 41 for introducing gas and a gas pipe 42 for exhausting gas are connected to the reaction chamber 1.
  • the interhalogen supply system 21, the F 2 supply system 22, and the dilution gas supply system 23 are connected to a gas pipe 41 via a valve 31, a valve 32, and a valve 33, respectively.
  • the vacuum pump 8 is connected to a gas pipe 42 via a valve 33 for gas exhaust.
  • the pressure inside the reaction chamber 1 is controlled by a valve 33 based on the indicated value of a pressure gauge (not shown) attached to the reaction chamber 1.
  • FIG. 2 is a schematic diagram of a cross section of the sample 7 used in this test.
  • a silicon nitride film 12 having a thickness of 30 nm is formed on a silicon substrate 11 having a shape of 20 mm square (substrate surface area of 4 cm 2 ) and a thickness of 0.1 mm, and a silicon oxide film 9 and a polysilicon film are further formed thereon.
  • a hole 13 having a predetermined diameter D is formed in a direction perpendicular to the substrate surface up to the silicon nitride film 12 in a laminated film in which a total of 16 layers each having a thickness of 30 nm are alternately formed.
  • the holes 13 are uniformly formed on the silicon substrate surface at intervals of 400 nm in length and width.
  • the sample 7 is placed on the stage 5, and after the reaction chamber 1 and the gas pipes 41 and 42 are vacuum-replaced to less than 10 Pa, the temperature of the stage 5 is set to a predetermined value. After confirming that the temperature of the stage 5 has reached a predetermined value, the valves 31, 32, and 33 are opened, and gas at a predetermined flow rate is supplied from the interhalogen supply system 21, F 2 supply system 22, and dilution gas supply system 23. Thus, an etching gas is introduced into the reaction chamber 1 from the gas pipe 41.
  • the interhalogen, F 2 and dilution gas contained in the etching gas are set.
  • the desired partial pressure based on the total flow rate of the etching gas, each partial pressure, and the substrate surface area of the sample 7, the total flow rate of the gas component containing F atoms contained in the etching gas per unit area of the etching target surface of the substrate is expressed as F Calculated by converting to 2 .
  • etching time After a predetermined time (etching time) has passed since the introduction of the etching gas, the introduction of the etching gas was stopped, the inside of the reaction chamber 1 was replaced with vacuum, the sample 7 was taken out, and the cross-sectional shape of the hole was observed by SEM.
  • the etching depth t of each polysilicon layer on the wall surface of 16 layers in the same hole was measured by cross-sectional SEM observation, and the average value tA and standard deviation ⁇ of the etching depth t were obtained.
  • the uniformity of the etching depth with respect to the depth direction of the hole was evaluated by obtaining ⁇ / tA.
  • the etching depth t of the polysilicon layer is shown in FIG. 3 schematically showing the state after etching of the polysilicon layer in the side surface of the hole 13 in cross section.
  • the polysilicon layer is formed by laminating the polysilicon film 10 with the upper and lower sides sandwiched by the silicon oxide film 9, and the portion of the polysilicon layer on the side surface of the hole 13 becomes concave by etching.
  • the surface of the layer of the silicon oxide film 9 (corresponding to the same position as the surface of the layer of the polysilicon film 10 before being etched) which is an unetched surface of the side surface of the hole, and the recessed polysilicon film 10
  • the distance from the surface of this layer is the etching depth t.
  • Table 1 shows the etching conditions and results in Examples 1 to 32.
  • a substrate temperature of 20 ° C., ClF 3, and N 2 is used as a diluent gas, as a condition for fixing the partial pressure of F 2 to 10 Pa, the partial pressure of ClF 3 and N 2, and as interhalogen
  • the etching test was conducted by changing the etching time to the values shown in Table 1.
  • the diameter D of the sample hole 13 is 100 nm, and the total flow rate of the etching gas is 5000 sccm.
  • a substrate temperature of 20 ° C., ClF 3, and N 2 is used as a diluent gas, as a condition for fixing the partial pressure of ClF 3 to 10 Pa, the partial pressure of F 2 and N 2, and as interhalogen
  • the etching test was conducted by changing the etching time to the values shown in Table 1.
  • the diameter D of the sample hole 13 is 100 nm, and the total flow rate of the etching gas is 5000 sccm.
  • Example 10 to 14 ClF 3 was used as the interhalogen, N 2 was used as the dilution gas, the partial pressures of ClF 3 and F 2 were fixed at 10 Pa, the partial pressure of N 2 was fixed at 980 Pa, and the total pressure of the etching gas was fixed at 1000 Pa.
  • the etching test was performed by changing the substrate temperature and the etching time to the values shown in Table 1.
  • the diameter D of the sample hole 13 is 100 nm, and the total flow rate of the etching gas is 5000 sccm.
  • the substrate temperature is 20 ° C.
  • the etching time is 3 min, BrF 3 , BrF 5 , IF 5 , IF 7 as interhalogen, or a mixed gas of ClF 3 and IF 7 as N 2 as a dilution gas.
  • the partial pressure of N 2 is changed to the value shown in Table 1 under the condition that each partial pressure of BrF 3 , BrF 5 , IF 5 , IF 7 , ClF 3 and F 2 are fixed at 10 Pa.
  • An etching test was conducted.
  • the diameter D of the sample hole 13 is 100 nm, and the total flow rate of the etching gas is 5000 sccm.
  • the substrate temperature was 20 ° C.
  • the etching time was 3 min
  • ClF 3 was used as the interhalogen
  • the partial pressures of ClF 3 and F 2 were each 10 Pa
  • the total pressure of the etching gas was fixed to 4990 Pa.
  • the etching test was performed by changing the dilution gas to Ar or He.
  • the diameter D of the sample hole 13 is 100 nm
  • the total flow rate of the etching gas is 5000 sccm.
  • Example 22 and 23 the substrate temperature 20 ° C., and the etch time be 3min, the ClF 3 as interhalogen, the N 2 is used as the diluent gas, 10 Pa the partial pressure of ClF 3 and F 2, respectively, all of the etching gas
  • the etching test was performed by changing the diameter D of the hole 13 of the sample to 30 nm or 200 nm under the condition that the pressure was fixed at 1000 Pa.
  • the total flow rate of the etching gas is 5000 sccm.
  • Examples 24-26 a substrate temperature of 20 ° C., the ClF 3 as interhalogen, the N 2 is used as a diluent gas, as a condition of the partial pressure of ClF 3 and F 2 are fixed to 10Pa each minute of the dilution gas
  • the etching test was conducted by changing the pressure and etching time to the values shown in Table 1.
  • the diameter D of the sample hole 13 is 100 nm, and the total flow rate of the etching gas is 5000 sccm.
  • Example 27 an etching test was performed under the same conditions as in Example 2 except that the pressure of ClF 3 was 0.5 Pa.
  • Example 28 an etching test was performed under the same conditions as in Example 6 except that the pressure of F 2 was set to 0.5 Pa.
  • Example 29 an etching test was performed under the same conditions as in Example 1 except that no dilution gas was used and the etching time was 1 min.
  • Example 30 by setting the partial pressure of the dilution gas N 2 to 100000 Pa, the F 2 conversion value of the total flow rate of the gas components containing F atoms contained in the etching gas is set to 0.3 sccm / cm 2 , and the etching time is set.
  • the etching test was performed under the same conditions as in Example 1 except that the time was 20 minutes.
  • Example 31 the total flow rate of the etching gas was set to 10,000 sccm, and the F 2 converted value of the total flow rate of the gas components containing F atoms contained in the etching gas was set to 3387.5 sccm / cm 2. Etching tests were performed under the same conditions as in.
  • Example 32 Example 4 is performed except that the total flow rate of the etching gas is 30000 sccm so that the F 2 conversion value of the total flow rate of the gas components containing F atoms contained in the etching gas is 10162.5 sccm / cm 2. Etching tests were performed under the same conditions as in.
  • Comparative Example 1 an etching test was performed under the same conditions as in Example 1 except that the F 2 partial pressure was set to 0 Pa.
  • Example 3 the etching test was performed under the same conditions as in Example 3 except that the F 2 partial pressure was 0 Pa and no dilution gas was used.
  • non-uniformity in the dry etching depth of the silicon layer can be suppressed.
  • the present invention arranges semiconductor elements not only in a direction parallel to the substrate surface but also in a direction perpendicular to the substrate surface in order to increase the degree of integration. This is effective for forming a three-dimensional structure element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　本発明のドライエッチング方法は、基板上に形成されている、シリコン層と絶縁層が積層している層状構造を有する積層膜において、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層に対し、エッチングガスを用いてエッチングする際、エッチングガスとして、ＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5から選ばれる少なくとも１種類のガスとＦ2とを含有するガスを用いることを特徴とする。これにより、シリコン層のドライエッチング深さの不均一化を抑制することができる。

Description

ドライエッチング方法
　本発明は、基板上に形成されている立体的な三次元構造素子のシリコン層のドライエッチングに関する。
　半導体素子の高集積化が年々進んでいる。これまで、集積度を増加させるためには、単位表面積当たりに集積する半導体素子の数を増加させる必要があることから、回路線幅を細くするための微細加工技術が進展してきた。しかしながら、素子の微細化が進みすぎると誤作動が増加することが指摘されている。
　そこで近年、素子を基板面に対して平行方向だけでなく垂直方向へと並べる三次元構造半導体素子の開発が試みられている（特許文献１）。従来のように基板面に対して平行方向に素子を形成するだけでなく、単結晶シリコンなどの基板面上にシリコン電極と絶縁体の膜を交互に何層も成膜し、得られる積層膜を貫通する２０～２００ｎｍ程度の微細な孔又は溝を反応性イオンエッチングなどの異方性プロセスにより多数形成し、更に、前記孔又は溝の内側面に現れている特定層（たとえばシリコン電極層）の形状を加工することで、基板面に対して垂直方向へも半導体素子が配列した立体的な三次元構造素子が形成される。例えば、大容量メモリＢｉＣＳの製造において、ＢｉＣＳメモリホールエッチングにより、Ｓｉ電極層と酸化シリコン絶縁層に対して貫通する孔をプラズマエッチングする方法が報告されている（非特許文献１）。
　前記孔又は溝の内側面に現れている特定層をキャパシタやトランジスタとしての機能性を付与するために加工するには、エッチング処理が必要となる。このエッチング処理として、該特定層との選択的な反応特性を持つ薬液を用いて除去するウェットエッチング法や、該特定層との選択的な反応特性を持つガスを用いて除去するドライエッチング法が用いられている。
　ドライエッチング法により微細な孔の内側面に現れているシリコン層をエッチングする際には、基板面に対して平行方向にエッチングすることが必要となるため、等方的なエッチングが可能なＣｌＦ3やＸｅＦ2ガスが用いられている（非特許文献２）。
特開２０１０－２２５６９４号公報
市川尚志，東芝レビュー、ｖｏｌ．６６，Ｎｏ．５（２０１１） Gregory T.A.Kovacs, Proceedings of the IEEE,vol.86(8),pp1536-1551,1998
　非特許文献１に示されるような従来の三次元構造半導体素子の製造では、エッチング処理によって形状加工する複数の特定層が前記孔内又は溝内の異なった深さに存在するため、孔径又は溝の幅が微細になるほど、エッチングされる特定層のエッチング深さが層毎にばらついて、孔又は溝の深さ方向に対してエッチング深さの均一性（以下、「エッチング深さの均一性」という）が得られなくなる傾向が高く、それが素子性能の悪化を引き起こす原因の一つとなっている。
　このため、前記孔又は溝の内側面に現れている特定層のエッチング処理において、エッチング深さが前記孔又は溝の深さ方向に依存しないエッチング方法が望まれている。
　本発明では、前記孔又は溝の内側面に現れている特定層であるシリコン層のエッチングにおいて、前記孔又は溝の深さ方向に対するエッチング深さの不均一化を抑制可能なエッチング方法を提供することを目的としている。
　本発明者らは、鋭意検討を重ねた結果、ＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5から選ばれる少なくとも１種類のガスにＦ2を混合したガスをエッチングガスとして用いることにより、前記孔又は溝内の深さ方向に対し、前記孔又は溝の内側面に現れているシリコン層のエッチング深さの不均一化を抑制可能であることを見出し、本発明に至った。
　すなわち、本発明は、基板上に形成されている、シリコン層と絶縁層が積層している層状構造を有する積層膜において、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層に対し、エッチングガスを用いてエッチングするドライエッチング方法において、エッチングガスとして、ＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5から選ばれる少なくとも１種類のガスとＦ2とを含有するガスを用いることを特徴とするドライエッチング方法を提供するものである。
　前記エッチングガスに含有するＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5又Ｆ2の分圧は、それぞれ１Ｐａ以上２０００Ｐａ以下であることが好ましい。前記エッチングガスに、更に、Ｎ2、Ｈｅ、Ａｒから選ばれる少なくとも１種類のガスを含有してもよい。また、温度が－３０℃以上１００℃以下の基板に、前記エッチングガスを接触させることが好ましい。。
　基板上に形成されているシリコン層と絶縁層が積層している層状構造を有する積層膜において、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層を、本発明のドライエッチング方法によりエッチング処理することにより、該孔又は溝の深さ方向に対するシリコン層のエッチング深さの不均一化を抑制することが可能となる。
エッチング反応装置の概略系統図である。 エッチング前の試料の断面模式図である。 エッチング後の試料の凹部を拡大した断面模式図である。
　本発明におけるドライエッチング方法の処理対象となるものは、基板上に形成されているシリコン層と絶縁層が積層している層状構造を有する積層膜において、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層である。
　シリコン層としては、アモルファスシリコン膜、ポリシリコン膜、単結晶シリコン膜などからなるものが挙げられる。
　絶縁膜としては、酸化ケイ素膜、窒化ケイ素膜、窒化チタン膜などがからなるものが挙げられる。
　本発明によるドライエッチング方法では、エッチングガスとして、ＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5から選ばれる少なくとも１種類のインターハロゲンとＦ2とを含有するガスを用いる。そのエッチングガスを内部に基板が設置されている反応チャンバー内に導入し、その基板上に形成されている孔又は溝に接触させる。
　接触するエッチングガス中のＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5、Ｆ2の分圧は、それぞれ１Ｐａ以上２０００Ｐａ以下であることが好ましく、更には５Ｐａ以上１０００Ｐａ以下であることが、エッチング深さの均一性に関してより高い効果を得るためには特に好ましい。
　上記エッチングガス中には、ＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5、Ｆ2以外にも、更に、Ｎ2、Ｈｅ、Ａｒから選ばれる少なくとも１種類の希釈ガスが含有されていてもよい。含有するＮ2、Ｈｅ、Ａｒの分圧は特に限定されないが、一般的な反応チャンバーの気密性を勘案すると、エッチングガスの全圧が大気圧を超えるような条件とならないことが望ましい。
　エッチングガスに含有されるガス成分についてはそれぞれ独立して反応チャンバー内に導入してもよく、または予め混合ガスとして調整した上で、反応チャンバー内に導入しても構わない。
　上記エッチングガスを上記シリコン層に接触させるときの基板温度は、－３０℃以上１００℃以下であることが好ましく、より好ましくは、－２０℃以上８０℃以下、さらに好ましくは０℃以上５０℃以下、であることが、エッチング深さの均一性に関してより高い効果と、より大きいエッチング速度を得る上で特に好ましい。
　基板のエッチング対象面に対する単位面積当りの、上記エッチングガス中に含まれるＦ原子を含むガス成分の総流量は、分子中のＦ原子の数をＦ2に換算して０．３ｓｃｃｍ／ｃｍ2以上であることが望ましい。０．３ｓｃｃｍ／ｃｍ2未満であるとエッチング深さの均一性が悪化する虞がある。０．３ｓｃｃｍ／ｃｍ2以上であればエッチング深さの均一性は良好となるが、エッチングガスの消費効率の観点より、２０００ｓｃｃｍ／ｃｍ2以下であることが望ましい。
　基板上に形成される三次元構造の半導体素子において、反応性イオンエッチングなどの方法で基板面に垂直方向に形成される孔の直径又は溝の幅は、１０ｎｍ以上５００ｎｍ以下の程度である。形成された孔の内面に現れるシリコン層と絶縁層の積層構造がキャパシタやトランジスタとしての機能を果たすことにより、より集積密度の高い半導体素子が形成可能となる。
　エッチング時間は素子製造プロセスの効率を考慮すると、３０分以内であることが好ましい。ここに、エッチング時間とは、エッチング処理が行われる内部に基板が設置されているプロセスチャンバーの内部にエッチングガスを導入し、その後、該エッチング処理を終える為に該プロセスチャンバーの内のエッチングガスを真空ポンプ等により排気するまでの時間を指す。
　シリコン層のエッチング深さは特に限定されないが、三次元構造の半導体素子の形成において、次の成膜工程でのプロセス特性を良好とするためには、５ｎｍ以上９０ｎｍ以下であることが好ましい。また、各層のエッチング深さは孔又は溝の深さ方向に対して、ばらつきが小さいほど素子特性が良好となる。
　［実施例１～３２］
　図１はエッチング試験で用いたエッチング装置の概略系統図である。反応チャンバー１には試料７を支持するためのステージ５が具備されている。ステージ５にはステージの温度を調整可能なステージ温度調整器６が具備されている。反応チャンバー１にはガス導入の為のガス配管４１及びガス排気の為のガス配管４２が接続されている。インターハロゲン供給系２１、Ｆ2供給系２２、希釈ガス供給系２３は、それぞれバルブ３１、バルブ３２、バルブ３３を介してガス配管４１に接続されている。真空ポンプ８はガス排気の為、バルブ３３を介してガス配管４２に接続されている。反応チャンバー１内部の圧力は反応チャンバー１付設の圧力計（図中省略）の指示値を基に、バルブ３３により制御される。
　図２は本試験に用いた試料７の断面の模式図である。試料７は、２０ｍｍ角（基板表面積４ｃｍ2）で板厚が０．１ｍｍの形状のシリコン基板１１上に窒化ケイ素膜１２が３０ｎｍ成膜され、更に、その上に酸化シリコン膜９とポリシリコン膜１０がそれぞれ３０ｎｍの厚みで交互に計１６層成膜されている積層膜に所定の直径Ｄの孔１３を窒化ケイ素膜１２まで基板面垂直方向に形成したものである。孔１３はシリコン基板面上に縦横４００ｎｍ間隔で均等に形成されている。
　次にエッチング操作方法について説明する。ステージ５上に試料７を設置し、反応チャンバー１及びガス配管４１、４２を１０Ｐａ未満まで真空置換後、ステージ５の温度を所定値に設定する。ステージ５の温度が所定値に達したことを確認後、バルブ３１，３２，３３を開放し、インターハロゲン供給系２１、Ｆ2供給系２２、希釈ガス供給系２３よりそれぞれ所定流量のガスを供給することにより、ガス配管４１よりエッチングガスを反応チャンバー１に導入する。また、エッチングガスに含有されるインターハロゲン、Ｆ2、希釈ガスの流量比と反応チャンバー１内部の圧力を所定の値に設定することにより、エッチングガスに含有されるインターハロゲン、Ｆ2、希釈ガスがそれぞれ目的の分圧となるようにした。この場合、エッチングガス総流量、各分圧、及び試料７の基板表面積より、該基板のエッチング対象面の単位面積当りの、エッチングガス中に含まれるＦ原子を含むガス成分の総流量を、Ｆ2に換算して算出される。
　エッチングガスを導入してから所定時間（エッチング時間）経過後、エッチングガスの導入を停止し、反応チャンバー１内部を真空置換後、試料７を取り出して孔の断面形状をＳＥＭ観察した。
　本試験における、シリコンのエッチング形態について、同一孔内の１６層の壁面の各ポリシリコン層のエッチング深さｔを断面ＳＥＭ観察により測定し、そのエッチング深さｔの平均値ｔＡおよび標準偏差σを求め、σ／ｔＡを求めることにより、孔の深さ方向に対するエッチング深さの均一性を評価した。
　ポリシリコン層のエッチング深さｔは、孔１３の側面中にあるポリシリコン層のエッチング後の状態を断面で模式的に表している図３に示されている。ポリシリコン層は、上下を酸化シリコン膜９に挟まれてポリシリコン膜１０が積層されて形成されており、エッチングにより孔１３の側面のポリシリコン層の部分が凹状となる。このとき、孔の側面のエッチングされていない面である酸化シリコン膜９の層の面（エッチングされる前のポリシリコン膜１０の層の面と同じ位置に相当）と、凹んだポリシリコン膜１０の層の面との距離が、エッチング深さｔである。
　実施例１～３２におけるエッチング条件と、その結果を表１に示す。
　実施例１～５では、基板温度を２０℃とし、インターハロゲンとしてＣｌＦ3、希釈ガスとしてＮ2を用い、Ｆ2の分圧を１０Ｐａに固定した条件として、ＣｌＦ3とＮ2の分圧及びエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
　実施例６～９では、基板温度を２０℃とし、インターハロゲンとしてＣｌＦ3、希釈ガスとしてＮ2を用い、ＣｌＦ3の分圧を１０Ｐａに固定した条件として、Ｆ2とＮ2の分圧及びエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
　実施例１０～１４では、インターハロゲンとしてＣｌＦ3、希釈ガスとしてＮ2を用い、ＣｌＦ3とＦ2の分圧をそれぞれ１０Ｐａ、Ｎ2の分圧を９８０Ｐａ、エッチングガスの全圧を１０００Ｐａに固定した条件として、基板温度及びエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
　実施例１５～１９では、基板温度を２０℃、エッチング時間を３ｍｉｎとし、インターハロゲンとしてＢｒＦ3、ＢｒＦ5、ＩＦ5、ＩＦ7、あるいはＣｌＦ3とＩＦ7の混合ガスを、希釈ガスとしてＮ2を用い、ＢｒＦ3、ＢｒＦ5、ＩＦ5、ＩＦ7、ＣｌＦ3の各分圧とＦ2の分圧をそれぞれ１０Ｐａに固定した条件として、Ｎ2の分圧を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
　実施例２０、２１では、基板温度を２０℃、エッチング時間を３ｍｉｎとし、インターハロゲンとしてＣｌＦ3を用い、ＣｌＦ3とＦ2の分圧をそれぞれ１０Ｐａ、エッチングガスの全圧を４９９０Ｐａに固定した条件として、希釈ガスをＡｒ又はＨｅに変えてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
　実施例２２、２３では、基板温度を２０℃、エッチング時間を３ｍｉｎとし、インターハロゲンとしてＣｌＦ3を、希釈ガスとしてＮ2を用い、ＣｌＦ3とＦ2の分圧をそれぞれ１０Ｐａ、エッチングガスの全圧を１０００Ｐａに固定した条件として、試料の孔１３の直径Ｄを３０ｎｍ又は２００ｎｍに変えてエッチング試験を行った。エッチングガスの総流量は５０００ｓｃｃｍである。
　実施例２４～２６では、基板温度を２０℃とし、インターハロゲンとしてＣｌＦ3を、希釈ガスとしてＮ2を用い、ＣｌＦ3とＦ2の分圧をそれぞれ１０Ｐａに固定した条件として、希釈ガスの分圧とエッチング時間を表１に記載の値に変化させてエッチング試験を行った。試料の孔１３の直径Ｄは１００ｎｍであり、エッチングガスの総流量は５０００ｓｃｃｍである。
　実施例２７では、ＣｌＦ3の圧力を０．５Ｐａとする以外は、実施例２と同様の条件にてエッチング試験を行った。
　実施例２８では、Ｆ2の圧力を０．５Ｐａとする以外は、実施例６と同様の条件にてエッチング試験を行った。
　実施例２９では、希釈ガスを用いずエッチング時間を１ｍｉｎとする以外は、実施例１と同様の条件にてエッチング試験を行った。
　実施例３０では、希釈ガスＮ2の分圧を１０００００Ｐａとすることでエッチングガス中に含まれるＦ原子を含むガス成分の総流量のＦ2換算値を０．３ｓｃｃｍ／ｃｍ2とし、エッチング時間を２０分とする以外は実施例１と同様の条件にてエッチング試験を行った。
　実施例３１では、エッチングガスの総流量を１００００ｓｃｃｍとすることでエッチングガス中に含まれるＦ原子を含むガス成分の総流量のＦ2換算値を３３８７．５ｓｃｃｍ／ｃｍ2とする以外は実施例４と同様の条件にてエッチング試験を行った。
　実施例３２では、エッチングガスの総流量を３００００ｓｃｃｍとすることでエッチングガス中に含まれるＦ原子を含むガス成分の総流量のＦ2換算値を１０１６２．５ｓｃｃｍ／ｃｍ2とする以外は実施例４と同様の条件にてエッチング試験を行った。
　その結果、実施例間で平均エッチング深さｔＡは異なるが、いずれの実施例においてもσ／ｔＡは２０％以内とエッチング深さの均一性は良好であった。
Figure JPOXMLDOC01-appb-T000001
　［比較例１～６］
　比較例１～６におけるエッチング条件と、その結果を表２に示す。
　本比較例１では、Ｆ2分圧を０Ｐａとする以外は実施例１と同様の条件にてエッチング試験を行った。
　本比較例２では、ＣｌＦ3分圧を０Ｐａとする以外は実施例実施例７と同様の条件にてエッチング試験を行った。
　本比較例３では、Ｆ2分圧を０Ｐａにて、更に希釈ガスを用いないこと以外は実施例３と同様の条件にてエッチング試験を行った。
　本比較例４では、Ｆ2分圧を０Ｐａとする以外は実施例３と同様の条件にてエッチング試験を行った。
　本比較例５では、Ｆ2分圧を０Ｐａとする以外は実施例５と同様の条件にてエッチング試験を行った。
　本比較例６では、ＣｌＦ3分圧を０Ｐａとする以外は実施例９と同様の条件にてエッチング試験を行った。
　その結果、σ／ｔＡはいずれも２０％を超え、エッチング深さの均一性不良であった。
Figure JPOXMLDOC01-appb-T000002
　上述の通り、本発明のドライエッチング方法によれば、シリコン層のドライエッチング深さの不均一化を抑制することができる。
　本発明を具体的な実施例に基づいて説明してきたが、本発明は上記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々の変形・変更を含むものである。
　本発明は、シリコン層を有する層状構造に孔又は溝が形成されている半導体の製造において、集積度を増加させるために基板面に対して平行方向だけでなく垂直方向へも半導体素子を配列させる三次元構造素子の形成に有効である。
　１・・・反応チャンバー
　２１・・・インターハロゲン供給系
　２２・・・Ｆ2供給系
　２３・・・希釈ガス供給系
　３１、３２、３３・・・バルブ
　４１、４２・・・ガス配管
　５・・・ステージ
　６・・・ステージ温度調整器
　７・・・試料
　８・・・真空ポンプ
　９・・・酸化シリコン膜
　１０・・・ポリシリコン膜
　１１・・・シリコン基板
　１２・・・窒化ケイ素膜
　１３・・・孔

Claims (4)

  1. 基板上に形成されている、シリコン層と絶縁層が積層している層状構造を有する積層膜において、基板面に垂直方向に形成されている孔又は溝の内側面に現れているシリコン層に対し、エッチングガスを用いてエッチングするドライエッチング方法において、エッチングガスとして、ＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5から選ばれる少なくとも１種類のガスとＦ2とを含有するガスを用いることを特徴とするドライエッチング方法。
  2. 請求項１において、エッチングガスに含有するＣｌＦ3、ＢｒＦ5、ＢｒＦ3、ＩＦ7、ＩＦ5、又はＦ2の分圧は、それぞれ１Ｐａ以上２０００Ｐａ以下であることを特徴とするドライエッチング方法。
  3. 前記エッチングガスに、更に、Ｎ2、Ｈｅ、Ａｒから選ばれる少なくとも１種類のガスを含有することを特徴とする請求項１又は２のいずれか１項に記載のドライエッチング方法。
  4. 温度が－３０℃以上１００℃以下の基板に、前記エッチングガスを接触させることを特徴とする請求項１～３のいずれか１項に記載のドライエッチング方法。
PCT/JP2012/070154 2011-09-07 2012-08-08 ドライエッチング方法 WO2013035476A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280043758.2A CN103782369B (zh) 2011-09-07 2012-08-08 干蚀刻方法
KR1020147006924A KR101703777B1 (ko) 2011-09-07 2012-08-08 드라이 에칭 방법
EP12830450.8A EP2755229B1 (en) 2011-09-07 2012-08-08 Dry etching method
US14/238,639 US9165776B2 (en) 2011-09-07 2012-08-08 Dry etching method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-195359 2011-09-07
JP2011195359 2011-09-07
JP2011267110A JP6056136B2 (ja) 2011-09-07 2011-12-06 ドライエッチング方法
JP2011-267110 2011-12-06

Publications (1)

Publication Number Publication Date
WO2013035476A1 true WO2013035476A1 (ja) 2013-03-14

Family

ID=47831928

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/070154 WO2013035476A1 (ja) 2011-09-07 2012-08-08 ドライエッチング方法

Country Status (7)

Country Link
US (1) US9165776B2 (ja)
EP (1) EP2755229B1 (ja)
JP (1) JP6056136B2 (ja)
KR (1) KR101703777B1 (ja)
CN (1) CN103782369B (ja)
TW (1) TWI502642B (ja)
WO (1) WO2013035476A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374756A (zh) * 2014-08-08 2016-03-02 东京毅力科创株式会社 多层膜的蚀刻方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015011829A1 (ja) * 2013-07-26 2015-01-29 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
WO2015016149A1 (ja) * 2013-07-29 2015-02-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
WO2016056300A1 (ja) * 2014-10-10 2016-04-14 関東電化工業株式会社 ケイ素化合物用エッチングガス組成物及びエッチング方法
US9728422B2 (en) 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
JP6544215B2 (ja) 2015-01-23 2019-07-17 セントラル硝子株式会社 ドライエッチング方法
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
JP6823533B2 (ja) * 2017-04-24 2021-02-03 東京エレクトロン株式会社 チタンシリサイド領域を形成する方法
JP6971823B2 (ja) * 2017-12-13 2021-11-24 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
US11594429B2 (en) * 2018-03-16 2023-02-28 Lam Research Corporation Plasma etching chemistries of high aspect ratio features in dielectrics
US11447697B2 (en) * 2018-03-29 2022-09-20 Central Glass Company, Limited Substrate processing gas, storage container, and substrate processing method
JP7072440B2 (ja) * 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7174180B2 (ja) * 2018-05-16 2022-11-17 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
CN115376910B (zh) * 2022-09-06 2023-06-13 兰州大学 一种制备平行斜刻凹槽图形化硅衬底的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103689A (ja) * 2006-09-22 2008-05-01 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010509081A (ja) * 2006-11-10 2010-03-25 エージェンシー フォー サイエンス， テクノロジー アンド リサーチ マイクロメカニカル構造体およびマイクロメカニカル構造体の製造方法
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
JP2010225694A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2011060958A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
US5624582A (en) * 1993-01-21 1997-04-29 Vlsi Technology, Inc. Optimization of dry etching through the control of helium backside pressure
TW498440B (en) * 1998-03-30 2002-08-11 Hitachi Ltd Manufacture method of semiconductor device
US7041224B2 (en) * 1999-10-26 2006-05-09 Reflectivity, Inc. Method for vapor phase etching of silicon
AU2002303842A1 (en) * 2001-05-22 2002-12-03 Reflectivity, Inc. A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
JP2010010596A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4968861B2 (ja) 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
JP6080166B2 (ja) * 2011-08-25 2017-02-15 株式会社Ｓｃｒｅｅｎホールディングス パターン形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103689A (ja) * 2006-09-22 2008-05-01 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010509081A (ja) * 2006-11-10 2010-03-25 エージェンシー フォー サイエンス， テクノロジー アンド リサーチ マイクロメカニカル構造体およびマイクロメカニカル構造体の製造方法
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
JP2010225694A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2011060958A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2755229A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374756A (zh) * 2014-08-08 2016-03-02 东京毅力科创株式会社 多层膜的蚀刻方法

Also Published As

Publication number Publication date
JP6056136B2 (ja) 2017-01-11
JP2013070012A (ja) 2013-04-18
TW201314770A (zh) 2013-04-01
CN103782369B (zh) 2017-02-15
KR20140053333A (ko) 2014-05-07
TWI502642B (zh) 2015-10-01
CN103782369A (zh) 2014-05-07
EP2755229A1 (en) 2014-07-16
US9165776B2 (en) 2015-10-20
EP2755229B1 (en) 2018-04-25
KR101703777B1 (ko) 2017-02-07
EP2755229A4 (en) 2015-01-07
US20140206196A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6056136B2 (ja) ドライエッチング方法
CN110235228B (zh) 用于高深宽比结构的移除方法
US10954129B2 (en) Diamond-like carbon as mandrel
JP6871233B2 (ja) シリコン含有膜をエッチングするための方法
JP2021509538A (ja) ３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング
WO2015153123A1 (en) Generation of compact alumina passivation layers on aluminum plasma equipment components
TWI525699B (zh) Silicon dry etching method
US11417534B2 (en) Selective material removal
JP6601257B2 (ja) 基板処理方法
US11335565B2 (en) Systems and methods to form airgaps
TWI797548B (zh) 半導體基板、半導體基板之製造方法及半導體裝置之製造方法
US10872778B2 (en) Systems and methods utilizing solid-phase etchants
JP2005086080A (ja) 半導体装置の製造方法
JP2002009038A (ja) 半導体基板の処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12830450

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14238639

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147006924

Country of ref document: KR

Kind code of ref document: A