JP2002009038A - 半導体基板の処理方法 - Google Patents

半導体基板の処理方法

Info

Publication number
JP2002009038A
JP2002009038A JP2000186645A JP2000186645A JP2002009038A JP 2002009038 A JP2002009038 A JP 2002009038A JP 2000186645 A JP2000186645 A JP 2000186645A JP 2000186645 A JP2000186645 A JP 2000186645A JP 2002009038 A JP2002009038 A JP 2002009038A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
reaction chamber
siof
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000186645A
Other languages
English (en)
Inventor
Akira Shimizu
亮 清水
Noritoshi Ozaki
文紀 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Japan KK
Original Assignee
ASM Japan KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Japan KK filed Critical ASM Japan KK
Priority to JP2000186645A priority Critical patent/JP2002009038A/ja
Priority to US09/881,255 priority patent/US6645873B2/en
Priority to EP01305281A priority patent/EP1168425A3/en
Priority to TW090114929A priority patent/TW587285B/zh
Priority to KR1020010034991A priority patent/KR20010114173A/ko
Publication of JP2002009038A publication Critical patent/JP2002009038A/ja
Priority to US10/365,756 priority patent/US6737357B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】NSGをエッチングすることなく、高い選択性を
有する酸化膜を使用して選択エッチング処理を行う半導
体基板の処理方法を提供する。 【解決手段】本発明に係る方法は、反応チャンバ手段
と、材料ガス導入手段と、排気手段と、から成る半導体
製造装置を使って、半導体基板上に成膜された少なくと
も2種類の薄膜のうち選択された1種類の薄膜について
のみエッチング処理を行う工程を含む半導体基板処理方
法において、エッチングされる薄膜としてSiOFを使用す
ることを特徴とする。エッチングガスとしてHFのみが使
用される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板の処理
方法に関し、特にフッ素添加シリコン酸化膜(以下、Si
OFという)を犠牲膜とする選択エッチング方法に関す
る。
【0002】
【従来技術及び発明が解決しようとする課題】近年、エ
ッチング処理方法は、デバイスの高集積化にともないパ
ーティクル汚染を減少させるべく、ウエットエッチング
から気相エッチングに移行しつつある。典型的に、気相
HFエッチングは、コンタクトホール埋め込み若しくはゲ
ート電極成膜等の前処理に適用される自然酸化膜除去処
理と、キャパシタ電極の加工処理に適用される酸化膜種
による選択性を利用した選択エッチング処理とから成
る。
【0003】従来の選択エッチング処理では、ノンドー
プシリコン酸化膜(以下、NSGという)との選択性を得
るために、リンドープ酸化膜(以下、PSGという)若し
くはリンボロンドープ酸化膜(以下、BPSGという)等が
使用される。選択エッチングは原理的に以下に示す2つ
の化学反応によって生じる。 SiO2(P2O5)+4HF→SiF4+2H2O・・・・・(1) P2O5+3H2O→2H3PO4・・・・・・・・・(2) 上記化学反応(1)はPSG若しくはBPSGがHFによってエ
ッチングされる初期に生じるものであり、化学反応
(2)はその後に生じるリン酸生成反応を示す。化学反
応(1)によって生じたH2Oと、PSG若しくはBPSG中のP2
O5が化学反応(2)を起こしリン酸層が形成される。そ
のリン酸層中でのみHFが効果的にイオン化されるために
PSG若しくはBPSGが選択的にエッチングされるのであ
る。しかし、この方法にはいくつかの問題点がある。
【0004】まず、化学反応(2)で生成されたリン酸
は少量のHFを含みかつ蒸気圧が低いためにエッチング処
理後も半導体基板上に残留し、装置から出すと大気中の
水分を吸収してNSGをエッチングしてしまう。
【0005】また、NSGのエッチングを防止するため
に、エッチング処理終了後に速やかに半導体基板を純水
で洗浄する必要があるが、それによって工程数が増加し
プロセス安定性が低下する。
【0006】さらに、気相HFエッチング処理は自然酸化
膜除去と選択エッチングの2種類から成り、装置も2種
類必要となるため装置コスト及び装置スペースが増大す
る。
【0007】したがって、本発明の目的は、NSGをエッ
チングすることなく、高い選択性を有する酸化膜を使用
して選択エッチング処理を行う半導体基板の処理方法を
提供することである。
【0008】また、本発明の他の目的は、工程数を増や
すことなく高いプロセス安定性を保って選択エッチング
処理を行う半導体基板の処理方法を提供することであ
る。
【0009】さらに、本発明の他の目的は、1つの装置
で自然酸化膜除去及び選択エッチングを実行することが
できる半導体基板の処理方法を提供することである。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体基板の処理方法は以下の工程か
ら成る。
【0011】本発明に係る方法は、反応チャンバ手段
と、材料ガス導入手段と、排気手段と、から成る半導体
製造装置を使って、半導体基板上に成膜された少なくと
も2種類の薄膜のうち選択された1種類の薄膜について
のみエッチング処理を行う工程を含む半導体基板処理方
法において、エッチングされる前記薄膜としてSiOFを使
用することを特徴とする。
【0012】好適には、エッチングガスとしてHFのみが
使用される。
【0013】また、好適には、エッチング処理は25℃〜
150℃の範囲で実行される。
【0014】さらに、本発明に係る方法は、前処理とし
て、気相のH2Oのみを前記反応チャンバ手段内に導入
し、一定時間保持することにより、前記SiOFを吸湿させ
る工程を含むことができる。
【0015】
【発明の実施の態様】本発明に係る方法は、反応チャン
バ手段と、材料ガス導入手段と、排気手段と、から成る
半導体製造装置を使って、半導体基板上に成膜された少
なくとも2種類の薄膜のうち選択された1種類の薄膜に
ついてのみエッチング処理を行う工程を含む半導体基板
処理方法において、エッチングされる該薄膜としてSiOF
を使用することを特徴とする。ここで、SiOFについて簡
単に説明する。
【0016】フッ素添加シリコン酸化膜(SiOF)は、優
れた段差埋め込み性と、膜中フッ素濃度に応じて低下す
る低誘電率という特徴によって、多層配線の次世代層間
絶縁膜として注目されている。プラズマCVD法を用いて
成膜したSiOFは高い吸湿性を示すが、その吸湿現象は、
膜中ボアへのH2Oの侵入に始まり、続いてH2OのSi−OH及
びSi−Fへの水素結合、さらにSi−F2結合とH2Oの間で、 Si−F2+H2O→F−Si−OH+HF・・・・・・(3) という加水分解反応が起こり、膜中にF−Si−OH及びHF
が形成されるという過程で進行すると考えられている。
これらの取り込まれたH2Oは、150℃以上の温度でなけれ
ば脱離しない。空気中のH2O分子を取り込んで一度吸湿
したSiOF膜は、膜中に−OH基及びH2O分子を有してい
る。これらと反応チャンバに導入されたHFガスとが反応
することでHFがイオン化し、 SiOF+HF→SiF4+H2O・・・・・・・・(4) というエッチング反応が生じる。化学反応式(4)によ
り発生したH2Oは、さらに雰囲気中のHFと反応しエッチ
ングが促進される。
【0017】化学反応式(4)から明らかなように、吸
湿したSiOF膜は、エッチングの際に従来の酸化膜が必要
としたH2Oを必要としない。したがって、HFのみをエッ
チングガスに使用することでSiOF以外の酸化膜種のエッ
チングを抑制することができ、選択性を向上させること
ができる。化学反応式(4)の反応でできた生成物であ
るSiF4及びH2Oは、エッチング処理後に反応チャンバ内
を真空排気することによって気体として排気されるの
で、残渣若しくは副生成物が生じることもなく、エッチ
ング処理後の純水洗浄も必要ではない。
【0018】また、室温(約25℃)から150℃の温
度で上記化学反応式(4)のエッチング反応を起こさせ
ることによって、生成されたH2Oが再液化し他の酸化膜
種若しくは周辺部に付着してそれらをエッチングするこ
とを防止することができる。
【0019】さらに、吸湿していないか若しくは吸湿が
不十分なSiOFをエッチングする場合には、前処理とし
て、気相のH2Oのみを反応チャンバ内に導入し一定時間
その状態を保持することによってSiOFを吸湿させる。そ
の後チャンバ内を真空排気し、他の酸化膜種等の表面に
付着したH2Oを除去した後にHFガスを導入する。
【0020】このように、本願発明は吸湿性を有するSi
OF膜をエッチングの犠牲膜として使用することによって
高い選択性を達成しようとするものである。
【0021】
【実施例】以下、本願発明に係る方法を用いて、選択性
を確認する実験を行ったので説明する。エッチング処理
装置は、反応チャンバと、該反応チャンバ内で半導体基
板を水平に保持するサセプタと、該反応チャンバに材料
ガスを導入するためのガス導入手段と、該反応チャンバ
内を排気するための排気手段とから成る。半導体基板は
好適には上記サセプタ内に埋設されたシースヒータによ
って所望の温度に加熱されるが、さらに好適には反応チ
ャンバ外壁を覆ったヒータによって反応チャンバ内部全
体が一定温度に加熱されるとともに半導体基板も所望の
温度に加熱される。反応チャンバ内の圧力は圧力計によ
って計測される。
【0022】まず、排気手段によって反応チャンバ内を
真空排気する。次にガス導入手段によってHFガスを導入
する。HFの圧力を6Torrに制御し、2分間滞在させる。
この際半導体基板の温度は室温(約25度)に制御す
る。その後、排気手段によって反応チャンバ内を真空排
気する。さらに、ガス導入手段によってN2ガスを導入し
反応チャンバ内をパージする。最後に排気手段によって
反応チャンバ内を真空排気する。パージ+真空排気を数
回繰り返した後、半導体基板を反応チャンバ外へ搬出す
る。 エッチング条件: 温度 室温 HF圧力 6Torr エッチング時間 2分 本発明に係る方法を使用した選択エッチングの結果を表
1に示す。
【0023】
【表1】 この結果から、本発明に係る方法を使用することによっ
て、SiOF/SiO2=100、SiOF/BSG=50という高い選択性が
得られることがわかった。
【0024】
【効果】本発明に係る方法によれば、エッチングの犠牲
膜として、SiOFを使用することによって、NSGをエッチ
ングすることなく、高い選択性を得ることができる。
【0025】また、本発明に係る方法によれば、純水洗
浄工程が不要となり、工程数を増やすことなく高いプロ
セス安定性を保って選択エッチング処理を行うことがで
きる。
【0026】さらに、本発明に係る方法によれば、1つ
の装置で自然酸化膜除去及び選択エッチングを実行する
ことができる。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】反応チャンバ手段と、材料ガス導入手段
    と、排気手段と、から成る半導体製造装置を使って、半
    導体基板上に成膜された少なくとも2種類の薄膜のうち
    選択された1種類の薄膜についてのみエッチング処理を
    行う工程を含む半導体基板処理方法において、エッチン
    グされる前記薄膜としてSiOFを使用することを特徴とす
    る方法。
  2. 【請求項2】請求項1に記載の方法であって、エッチン
    グガスとしてHFのみを使用するところの方法。
  3. 【請求項3】請求項1に記載の方法であって、前記エッ
    チング処理が25℃〜150℃の範囲で実行されるところの
    方法。
  4. 【請求項4】請求項1に記載の方法であって、さらに、
    前処理として、気相のH2Oのみを前記反応チャンバ手段
    内に導入し、一定時間保持することにより、前記SiOFを
    吸湿させる工程を含むところの方法。
JP2000186645A 2000-06-21 2000-06-21 半導体基板の処理方法 Pending JP2002009038A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000186645A JP2002009038A (ja) 2000-06-21 2000-06-21 半導体基板の処理方法
US09/881,255 US6645873B2 (en) 2000-06-21 2001-06-14 Method for manufacturing a semiconductor device
EP01305281A EP1168425A3 (en) 2000-06-21 2001-06-18 Method for selectively etching a SiOF film
TW090114929A TW587285B (en) 2000-06-21 2001-06-20 Method for manufacturing a semiconductor device
KR1020010034991A KR20010114173A (ko) 2000-06-21 2001-06-20 반도체 장치의 제조 방법
US10/365,756 US6737357B2 (en) 2000-06-21 2003-02-12 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000186645A JP2002009038A (ja) 2000-06-21 2000-06-21 半導体基板の処理方法

Publications (1)

Publication Number Publication Date
JP2002009038A true JP2002009038A (ja) 2002-01-11

Family

ID=18686769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000186645A Pending JP2002009038A (ja) 2000-06-21 2000-06-21 半導体基板の処理方法

Country Status (1)

Country Link
JP (1) JP2002009038A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100338736C (zh) * 2002-03-30 2007-09-19 海力士半导体有限公司 在半导体器件中形成接触插塞的方法
WO2017022086A1 (ja) * 2015-08-04 2017-02-09 株式会社日立国際電気 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100338736C (zh) * 2002-03-30 2007-09-19 海力士半导体有限公司 在半导体器件中形成接触插塞的方法
WO2017022086A1 (ja) * 2015-08-04 2017-02-09 株式会社日立国際電気 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体

Similar Documents

Publication Publication Date Title
US11302519B2 (en) Method of patterning a low-k dielectric film
KR102033685B1 (ko) 저-k 유전체 막을 패터닝하는 방법
CN100454496C (zh) 清洗衬底表面的方法
JP2000236021A (ja) 半導体装置のコンタクトホール埋め込み方法
JP5823160B2 (ja) 堆積物除去方法
US20060207724A1 (en) Method of removing oxide film on a substrate with hydrogen and fluorine radicals
KR101930577B1 (ko) 퇴적물 제거 방법
JP7332961B2 (ja) ドライエッチング方法
EP0747711B1 (en) Micro-machine manufacturing process
US6645873B2 (en) Method for manufacturing a semiconductor device
US5023206A (en) Semiconductor device with adjacent non-oxide layers and the fabrication thereof
JP2002009038A (ja) 半導体基板の処理方法
WO2013157235A1 (ja) 堆積物除去方法及びガス処理装置
JP2009060145A (ja) 酸化膜除去方法
JPH1098019A (ja) 表面清浄化方法
KR101575131B1 (ko) 기판 처리 방법
JP4986661B2 (ja) 絶縁膜の形成方法およびこれを用いた半導体装置
JP5420077B2 (ja) 酸化膜の除去方法
JP2001102345A (ja) 表面処理方法および装置
JP2002050609A (ja) 半導体基板の処理方法
JP2599445B2 (ja) 半導体装置の製造方法
JP2002009148A (ja) 半導体装置の製造方法
JP4986660B2 (ja) 絶縁膜の形成方法およびこれを用いた半導体装置
JPH08199361A (ja) 成膜装置のクリーニング方法
JPH04242927A (ja) 半導体装置の製造方法