KR101930577B1 - 퇴적물 제거 방법 - Google Patents

퇴적물 제거 방법 Download PDF

Info

Publication number
KR101930577B1
KR101930577B1 KR1020147011356A KR20147011356A KR101930577B1 KR 101930577 B1 KR101930577 B1 KR 101930577B1 KR 1020147011356 A KR1020147011356 A KR 1020147011356A KR 20147011356 A KR20147011356 A KR 20147011356A KR 101930577 B1 KR101930577 B1 KR 101930577B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
partial pressure
oxygen plasma
hydrogen fluoride
Prior art date
Application number
KR1020147011356A
Other languages
English (en)
Other versions
KR20140082758A (ko
Inventor
시게루 다하라
에이이치 니시무라
다카노리 마츠모토
Original Assignee
도쿄엘렉트론가부시키가이샤
도시바 메모리 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 도시바 메모리 가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140082758A publication Critical patent/KR20140082758A/ko
Application granted granted Critical
Publication of KR101930577B1 publication Critical patent/KR101930577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/14—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by electrical means
    • B05D3/141—Plasma treatment
    • B05D3/145—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

기판 상에 에칭에 의해서 형성된 패턴의 표면에 퇴적된 퇴적물을 제거하는 퇴적물 제거 방법으로서, 기판을, 불화수소 가스를 포함하는 분위기에 노출시키는 제 1 처리 공정과, 제 1 처리 공정 후에, 기판을 가열하면서 산소 플라즈마에 노출시키는 산소 플라즈마 처리 공정과, 산소 플라즈마 처리 공정 후에, 기판을, 불화수소 가스를 포함하는 분위기에 노출시키는 제 2 처리 공정을 구비하고 있다.

Description

퇴적물 제거 방법{DEPOSIT REMOVAL METHOD}
본 발명은 퇴적물 제거 방법에 관한 것이다.
종래부터, 반도체 장치의 제조 분야에 있어서는, 반도체 웨이퍼 등의 기판에 성막 처리나 에칭 처리를 행하여, 원하는 패턴을 형성하는 것이 행해지고 있다. 이와 같은 반도체 장치의 제조 공정에 있어서, STI(Shallow Trench Isolation; 얕은 트렌치 소자격리) 프로세스를 실시하면, 패턴의 측벽 부분에 실리콘 산화물(예컨대 SiO2나 SiOBr)의 퇴적물이 퇴적된다. 종래, 이와 같은 퇴적물의 제거는, 예컨대 불화수소(HF)의 단일 가스를 이용한 처리에 의해서 행해지고 있었다.
그러나, 퇴적물의 조성이나 결합의 상태가 패턴 중의 구조물인 이산화실리콘(예컨대 게이트 산화막)과 가까운 경우, 이들과의 선택비가 취해지지 않는다는 문제가 있다. 한편, 퇴적물과 불화수소의 반응(SiO2+4HF→SiF4+2H2O)에 의해서 생성되는 부산물인 물이 반응을 가속시켜 연쇄 반응을 야기하여, 퇴적물뿐만 아니라 패턴 중의 구조물인 이산화실리콘이 깎여 버리는 경우가 있다. 또한, 에칭 처리 후의 방치 시간(q-time)이 길어지면, 퇴적물의 흡습 상태에 의존하여 수분의 영향이 나타나기 때문에, 더욱 선택비가 나빠지는 경우가 있다.
실리콘 기판 표면에 형성된 자연 산화막을 제거하는 기술로서는, 불화수소 증기 및 H2O 또는 알코올 증기를 사용하는 기술이 알려져 있다(예컨대 특허문헌 1 참조). 그러나, 이 기술은 자연 산화막을 제거하는 기술이고, 패턴의 측벽 부분에 퇴적된 퇴적물을 제거하는 기술은 아니다.
또한, 진공 영역에서 불화수소 가스에 노출시킴으로써 폴리실리콘막의 표면에 형성된 자연 산화막을 제거한 후, 연속적으로, 높은 에칭 선택성을 갖는 에칭 조건에서 폴리실리콘막을 에칭하는 기술이 개시되어 있다(예컨대 특허문헌 2 참조). 또한, 특허문헌 2에는, 탄소를 포함하는 에칭 가스를 이용하여 산화막을 에칭한 경우, 탄소계 물질을 포함하는 에칭 부생성물이 폴리실리콘막의 표면에 부착되는 문제가 기재되어 있지만, 이 문제에 대한 해결책은 전혀 개시도 시사도 되어 있지 않다.
일본 특허공개 평7-263416호 공보 일본 특허공개 평5-304122호 공보
전술한 바와 같이, 종래에 있어서는, 패턴에 퇴적된 퇴적물을 제거할 때에, 퇴적물과 패턴 중의 구조물인 이산화실리콘의 선택비가 낮아, 패턴 중의 구조물인 이산화실리콘이 손상을 입는다는 문제가 있었다. 게다가, 에칭 처리 후의 방치 시간(q-time)이 길어지면, 퇴적물의 흡습 상태에 의존하여 수분의 영향이 나타나기 때문에, 더욱 선택비가 나빠진다는 문제가 있었다.
또한, 본 발명자들이 상세히 검토한 바, 실리콘이나 그 전후의 막종(膜種)을 에칭할 때에, 에칭 가스에 카본을 포함하는 가스를 사용하면, 퇴적물이 유기물을 포함하고 있는 경우가 있고, 이 경우, 실리콘 산화물(예컨대 SiO2나 SiOBr)의 퇴적물을 제거하는 방법으로는 퇴적물을 완전히 제거할 수 없다는 문제가 발생하는 것이 판명되었다.
본 발명은 상기 종래의 사정에 대처하여 이루어진 것으로, 퇴적물이 유기물을 포함하고 있는 경우여도, 효율적으로 퇴적물을 제거할 수 있는 퇴적물의 제거 방법을 제공하고자 하는 것이다.
본 발명의 퇴적물 제거 방법의 일 태양은, 기판 상에 에칭에 의해서 형성된 패턴의 표면에 퇴적된 퇴적물을 제거하는 퇴적물 제거 방법으로서, 상기 기판을, 불화수소 가스를 포함하는 분위기에 노출시키는 제 1 처리 공정과, 상기 제 1 처리 공정 후에, 상기 기판을 가열하면서 산소 플라즈마에 노출시키는 산소 플라즈마 처리 공정과, 상기 산소 플라즈마 처리 공정 후에, 상기 기판을, 불화수소 가스를 포함하는 분위기에 노출시키는 제 2 처리 공정을 구비한 것을 특징으로 한다.
본 발명에 의하면, 퇴적물이 유기물을 포함하고 있는 경우여도, 효율적으로 퇴적물을 제거할 수 있는 퇴적물의 제거 방법을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 이용하는 플라즈마 처리 장치의 단면 개략 구성을 나타내는 도면이다.
도 2는 본 발명의 일 실시형태에 이용하는 가스 처리 장치의 단면 개략 구성을 나타내는 도면이다.
도 3은 본 발명의 일 실시형태의 공정을 나타내는 흐름도이다.
도 4는 본 발명의 일 실시형태에 따른 반도체 웨이퍼의 단면 개략 구성을 확대하여 나타내는 도면이다.
도 5는 본 발명의 일 실시형태에 있어서의 압력의 변화 상태를 나타내는 그래프이다.
도 6은 실시예에 따른 반도체 웨이퍼의 상태를 나타내는 전자 현미경 사진이다.
도 7은 비교예에 따른 반도체 웨이퍼의 상태를 나타내는 전자 현미경 사진이다.
도 8은 퇴적물 제거 가능한 압력, 메탄올 가스 유량, 온도의 관계를 나타내는 그래프이다.
이하, 본 발명의 상세를, 도면을 참조하여 실시형태에 기초하여 설명한다.
도 1은 본 발명의 일 실시형태의 퇴적물 제거 방법에 있어서의 산소 플라즈마 처리 공정에 사용하는 플라즈마 처리 장치(100)의 구성예를 모식적으로 나타내는 종단면도이다. 동 도면에 나타내는 바와 같이 이 플라즈마 처리 장치(100)는, 내부를 기밀하게 폐색 가능하게 한 처리 챔버(101)를 구비하고 있다. 이 처리 챔버(101) 내에는 반도체 웨이퍼(기판)(W)를 재치하기 위한 스테이지(102)가 설치되어 있다. 스테이지(102)는 도시하지 않은 온도 제어 기구를 구비하고 있고, 스테이지(102) 상에 재치된 반도체 웨이퍼(W)의 온도를 소정 온도로 유지할 수 있도록 되어 있다.
처리 챔버(101)는, 예컨대 쿼츠 등으로 구성되어 있고, 그의 천장부에는 쿼츠제의 창(103)이 형성되어 있다. 그리고, 이 창(103)의 외측에는, 도시하지 않은 고주파 전원에 접속된 RF 코일(104)이 설치되어 있다. 창(103)의 부분에는, 산소 가스를 포함하는 소정의 처리 가스(예컨대 O2 가스의 단일 가스)를 처리 챔버(101) 내에 도입하기 위한 가스 도입부(105)가 설치되어 있다. 그리고, RF 코일(104)에 공급된 고주파의 작용에 의해서, 가스 도입부(105)로부터 도입된 처리 가스의 플라즈마(P)를 발생시키도록 되어 있다.
창(103)의 하방에는, 플라즈마의 차폐와 가스의 분산을 행하기 위한 가스 확산판(106)이 설치되어 있고, 이 가스 확산판(106)을 개재하여 플라즈마 중의 라디칼이 분산된 상태로 스테이지(102) 상의 반도체 웨이퍼(W)에 공급되도록 되어 있다. 한편, 기판에 플라즈마를 작용시키는 경우, 직접 기판과 플라즈마를 접촉시켜도 좋고, 또한 본 실시형태와 같이 리모트 플라즈마에 의한 처리, 즉 직접 기판과 플라즈마를 접촉시키는 것이 아니라, 기판과는 이간된 부위에서 발생시킨 플라즈마 중으로부터 인출된 라디칼을 기판에 작용시켜도 좋다.
또한, 처리 챔버(101)의 저부에는, 배기관(107)이 설치되어 있다. 이 배기관(107)은 도시하지 않은 진공 펌프 등에 접속되어 있고, 처리 챔버(101) 내를 소정의 압력으로 배기할 수 있도록 되어 있다.
도 2는 본 발명의 일 실시형태의 퇴적물 제거 방법에 있어서의 반도체 웨이퍼(기판)(W)를, 불화수소(HF) 가스를 포함하는 분위기에 노출시키는 공정(제 1 처리 공정 및 제 2 처리 공정)에 사용하는 가스 처리 장치(200)의 구성예를 모식적으로 나타내는 종단면도이다. 동 도면에 나타내는 바와 같이 이 가스 처리 장치(200)는, 내부를 기밀하게 폐색 가능하게 한 처리 챔버(201)를 구비하고 있다. 이 처리 챔버(201) 내에는, 반도체 웨이퍼(기판)(W)를 재치하기 위한 스테이지(202)가 설치되어 있다. 스테이지(202)는 도시하지 않은 온도 제어 기구를 구비하고 있고, 스테이지(202) 상에 재치된 반도체 웨이퍼(W)의 온도를 소정 온도로 유지할 수 있도록 되어 있다.
처리 챔버(201)의 상부에는, 처리 챔버(201) 내에 소정의 처리 가스(본 실시형태에서는 불화수소 가스와 메탄올 가스의 혼합 가스)를 도입하기 위한 가스 도입부(203)가 설치되어 있다. 또한, 가스 도입부(203)가 처리 챔버(201) 내로 개구하는 개구부(204)의 하방에는, 다수의 투공(透孔)(205)이 형성된 가스 확산판(206)이 설치되어 있고, 이 가스 확산판(206)의 투공(205)으로부터, 균일하게 분산된 상태로 처리 가스가 반도체 웨이퍼(W)의 표면에 공급되도록 구성되어 있다.
또한, 처리 챔버(201)의 저부에는, 배기관(207)이 설치되어 있다. 이 배기관(207)은 도시하지 않은 진공 펌프 등에 접속되어 있고, 처리 챔버(201) 내를 소정의 압력으로 배기할 수 있도록 되어 있다.
상기 구성의 플라즈마 처리 장치(100) 및 가스 처리 장치(200)를 이용하여, 본 실시형태에서는, 다음과 같이 하여 퇴적물 제거 처리를 행한다.
도 3의 흐름도에 나타내는 바와 같이, 전(前)공정에 있어서 에칭 처리가 행해지고(스텝 301), 소정의 패턴이 형성된 반도체 웨이퍼에는, 에칭 처리에 수반하는 퇴적물(소위 데포물)이 패턴의 측벽 부분에 퇴적된다. 예컨대, STI(Shallow Trench Isolation) 프로세스를 실시하면, 패턴의 측벽 부분에 실리콘 산화물(예컨대 SiO2나 SiOBr)의 퇴적물이 퇴적된다. 그래서, 본 실시형태에 있어서의 퇴적물 제거 처리에 의해, 패턴의 측벽 부분에 퇴적된 퇴적물을 제거한다. 도 4는 이와 같은 에칭 처리가 행해진 반도체 웨이퍼의 단면 구성의 일례를 확대하여 나타내는 것이다. 도 4에 나타내는 바와 같이, 실리콘 기판(3) 상에는, 게이트 산화막(2) 및 플로팅 폴리실리콘막(1) 등으로 이루어지고 소정 형상으로 패터닝된 복수의 패턴이 형성되어 있고, 이들 패턴의 측방에는 트랜치(STI)(4)가 형성되어 있다. 그리고, 패턴의 측벽부 및 트랜치(STI)(4) 내에는 퇴적물(6)이 부착되어 있다.
상기의 에칭 처리(스텝 301)는, 예컨대 이하에 나타내는 바와 같은 에칭 가스를 이용하여 실시한다.
에칭 가스: HBr/NF3/CO/O2
에칭 가스: HBr/CF4/CO/O2
상기와 같이, 에칭 가스로서 탄소를 포함하는 에칭 가스를 이용한 경우, 퇴적물이 유기물을 포함하는 경우가 있다. 그리고, 이와 같이 퇴적물이 유기물을 포함하는 경우, 불화수소 가스, 또는 불화수소 가스와 알코올 가스의 혼합 가스를 이용한 퇴적물 제거 처리로는 퇴적물의 제거를 충분히 행할 수 없고, 패턴의 측벽부에 퇴적물이 남은 상태가 되는 경우가 많다. 그래서, 본 실시형태에서는, 도 3의 흐름도에 나타내는 바와 같이, 반도체 웨이퍼(W)를, 불화수소 가스를 포함하는 분위기에 노출시키는 제 1 처리(스텝 303)를 행한 후, 산소 플라즈마 처리(스텝 304)를 행하고, 그 후, 반도체 웨이퍼(W)를, 불화수소 가스를 포함하는 분위기에 노출시키는 제 2 처리(스텝 305)를 행한다.
또한, 본 실시형태에서는, 상기한 제 1 처리(스텝 303)에 앞서, 에칭 처리 후, 산소 플라즈마에 의한 전처리를 행한다(스텝 302). 이 산소 플라즈마에 의한 전처리는, 도 1에 나타낸 플라즈마 처리 장치(100) 등에 의해서 실시할 수 있다.
이 산소 플라즈마에 의한 전처리는, 에칭 처리 후의 방치 시간(q-time)의 길고 짧음에 상관없이, 패턴 및 퇴적물의 흡습 상태를 일정하게 하기(탈수하기) 위해서 행하는 것이다. 이에 의해, 나중에 행하는 처리 공정에 있어서, 흡습 상태의 차이에 의한 영향을 배제하는 것에 의해 패턴의 측벽에 퇴적된 퇴적물인 실리콘 산화물(예컨대 SiO2나 SiOBr)을 제거할 수 있고, 또한 반응이 과잉이 되어 패턴 구조물인 게이트 산화막 등의 SiO2층이 손상을 입는 것 등을 억제할 수 있다. 그러나, 에칭 처리 후의 방치 시간(q-time)이 짧은 경우는, 이 산소 플라즈마에 의한 전처리는 생략해도 좋다.
플라즈마 처리 장치(100)에 있어서의 산소 플라즈마에 의한 전처리는, 예컨대 이하와 같이 실시한다. 즉, 산소 플라즈마에 의한 전처리에서는, 미리 소정 온도로 설정된 스테이지(102) 상에 반도체 웨이퍼(W)가 재치되고, 도시하지 않은 정전 척 등에 의해서 흡착되는 것에 의해 반도체 웨이퍼(W)가 소정 온도로 가열된 상태가 된다. 이 상태에서 가스 도입부(105)로부터 산소 가스를 포함하는 소정의 처리 가스가 도입됨과 더불어, 배기관(107)으로부터 배기가 행해져, 처리 챔버(101) 내가 소정 압력의 처리 가스 분위기가 된다. 그리고, RF 코일(104)에 고주파 전력이 인가되는 것에 의해, 산소 가스의 유도 결합 플라즈마가 발생된다. 이 플라즈마 중의 이온은 가스 확산판(106)에 의해서 차폐되고, 전하를 갖지 않는 산소 라디칼이 분산된 상태로 스테이지(102) 상의 반도체 웨이퍼(W)에 공급되어, 산소 라디칼의 작용에 의한 처리가 행해진다.
이 산소 플라즈마에 의한 전처리에서는, 처리 가스로서 산소를 포함하는 가스, 예컨대 산소 가스의 단일 가스 또는 산소 가스와 질소 가스의 혼합 가스 등을 사용하고, 반도체 웨이퍼(W)의 가열 온도(스테이지 온도)는 예컨대 200℃∼300℃ 정도로 설정된다. 또한, 압력은, 예컨대 66.5Pa(0.5Torr)∼266Pa(2Torr) 정도가 된다.
상기의 산소 플라즈마에 의한 전처리 후, 퇴적물 제거 처리에 있어서의 제 1 처리(스텝 303)를 실시한다. 이 제 1 처리는, 반도체 웨이퍼(기판)(W)를, 불화수소 가스를 포함하는 분위기(본 실시형태에서는, 불화수소 가스와 알코올 가스의 혼합 가스의 분위기)에 노출시키는 것에 의해 행하고, 도 2에 나타낸 가스 처리 장치(200) 등에 의해서 실시할 수 있다.
가스 처리 장치(200)에 있어서의 제 1 처리는, 예컨대 이하와 같이 실시된다. 즉, 미리 소정 온도로 설정된 스테이지(202) 상에 반도체 웨이퍼(W)가 재치되는 것에 의해 반도체 웨이퍼(W)가 소정 온도로 유지된 상태가 된다. 이 상태에서 가스 도입부(203)로부터 소정의 처리 가스(본 실시형태에서는 불화수소 가스 + 메탄올 가스)가 도입됨과 더불어, 배기관(207)으로부터 배기가 행해져, 처리 챔버(201) 내가 소정 압력의 처리 가스 분위기가 된다.
본 실시형태에 있어서, 제 1 처리(스텝 303)는, 도 3의 흐름도에 나타내는 바와 같이, 알코올 가스(메탄올 가스)의 분압을 제 1 분압으로 하는 제 1 기간(스텝 311)과, 처리 챔버 내를 배기하여 알코올 가스(메탄올 가스)의 분압을 제 1 분압보다 낮은 제 2 분압으로 하는 제 2 기간(스텝 312)을 복수 사이클 반복한다(스텝 313). 이와 같이 알코올 가스(메탄올 가스)의 분압을 변동시키는 방법으로서는, 예컨대 이하와 같은 방법을 이용할 수 있다.
즉, 가스의 공급을 변화시켜, 예컨대 제 1 기간에서는 소정 유량의 혼합 가스를 공급하고, 제 2 기간에서는 혼합 가스의 공급을 정지하여 소정 유량의 질소 가스 등을 공급하는 방법, 또한 제 1 기간에서는 소정 유량의 혼합 가스를 공급하면서 자동 압력 제어 장치(APC)로 처리 챔버 내를 소정 압력에 유지하고, 제 2 기간에서는 자동 압력 제어 장치(APC)의 설정 압력을 낮게 하거나 또는 전부 개방으로 하여 진공 펌프로 흡인해서, 압력을 낮추는 방법 등이다. 본 실시형태에서는, 도 5의 그래프에 나타내는 바와 같이, 후자의 방법을 이용하여 제 1 기간과 제 2 기간을 설정한다.
이 때, 반도체 웨이퍼(W)의 온도는, 예컨대 수십 도(예컨대 30℃) 이하의 저온으로 하는 것이 바람직하다. 또한, 제 1 기간에 있어서의 압력은, 예컨대 665Pa(5Torr)∼1330Pa(10Torr) 정도가 바람직하고, 처리 가스는 불화수소 가스 + 알코올 가스(본 실시형태에서는 메탄올(CH3OH 가스))의 혼합 가스를 사용한다.
이와 같은 사이클 처리에 있어서, 제 1 기간은, 혼합 가스의 작용에 의해서 퇴적물이 제거될 수 있는 알코올 가스(메탄올 가스)의 분압으로 설정한다. 또한, 제 2 기간은, 알코올 가스(메탄올 가스)의 분압을 저하시키고, 퇴적물이 제거되지 않고서 제 1 기간 중에 퇴적물과 혼합 가스의 반응에 의해서 생성된 물질(H2O 등)을 배기하여 처리 챔버(201) 밖으로 배출하는 기간으로 한다. 이와 같은 제 1 기간 및 제 2 기간은 각각 5초 내지 20초 정도로 하고, 이 사이클을 복수회 반복하여 행한다.
그리고, 상기의 사이클 처리를 소정 횟수 반복하는 것에 의해 제 1 처리(스텝 303)를 실시한 후, 산소 플라즈마 처리(스텝 304)를 행한다. 이 산소 플라즈마 처리(스텝 304)는, 도 1에 나타낸 플라즈마 처리 장치(100) 등에 의해서 실시할 수 있다.
플라즈마 처리 장치(100)에 있어서의 산소 플라즈마 처리는, 예컨대 이하와 같이 실시한다. 즉, 미리 소정 온도로 설정된 스테이지(102) 상에 반도체 웨이퍼(W)가 재치되고, 도시하지 않은 정전 척 등에 의해서 흡착되는 것에 의해 반도체 웨이퍼(W)가 소정 온도로 가열된 상태가 된다. 이 상태에서 가스 도입부(105)로부터 산소 가스를 포함하는 소정의 처리 가스가 도입됨과 더불어, 배기관(107)으로부터 배기가 행해져, 처리 챔버(101) 내가 소정 압력의 처리 가스 분위기가 된다. 그리고, RF 코일(104)에 고주파 전력이 인가되는 것에 의해, 산소 가스의 유도 결합 플라즈마가 발생된다. 이 플라즈마 중의 이온은 가스 확산판(106)에 의해서 차폐되고, 전하를 갖지 않는 산소 라디칼이 분산된 상태로 스테이지(102) 상의 반도체 웨이퍼(W)에 공급되어, 산소 라디칼의 작용에 의한 처리가 행해진다. 이에 의해서, 유기물을 포함하는 퇴적물을 제거할 수 있다.
이 산소 플라즈마 처리에서는, 처리 가스로서 산소를 포함하는 가스, 예컨대 산소 가스의 단일 가스 또는 산소 가스와 질소 가스의 혼합 가스 등을 사용하고, 반도체 웨이퍼(W)의 가열 온도(스테이지 온도)는 예컨대 200℃∼300℃ 정도로 설정된다. 또한, 압력은, 예컨대 66.5Pa(0.5Torr)∼266Pa(2Torr) 정도가 된다.
도 3의 흐름도에 나타내는 바와 같이, 상기 산소 플라즈마 처리(스텝 304)를 행한 후, 제 2 처리(스텝 305)를 실시한다. 이 제 2 처리(스텝 305)는, 반도체 웨이퍼(기판)(W)를, 불화수소 가스를 포함하는 분위기(본 실시형태에서는, 불화수소 가스와 알코올 가스의 혼합 가스의 분위기)에 노출시키는 것에 의해 행하고, 도 2에 나타낸 가스 처리 장치(200) 등에 의해서 실시할 수 있다.
가스 처리 장치(200)에 있어서의 제 2 처리는, 예컨대 이하와 같이 실시된다. 즉, 미리 소정 온도로 설정된 스테이지(202) 상에 반도체 웨이퍼(W)가 재치되는 것에 의해 반도체 웨이퍼(W)가 소정 온도로 유지된 상태가 된다. 이 상태에서 가스 도입부(203)로부터 소정의 처리 가스(본 실시형태에서는 불화수소 가스 + 메탄올 가스)가 도입됨과 더불어, 배기관(207)으로부터 배기가 행해져, 처리 챔버(201) 내가 소정 압력의 처리 가스 분위기가 된다.
본 실시형태에 있어서, 제 2 처리(스텝 305)는, 도 3의 흐름도에 나타내는 바와 같이, 알코올 가스(메탄올 가스)의 분압을 제 1 분압으로 하는 제 1 기간(스텝 321)과, 처리 챔버 내를 배기하여 알코올 가스(메탄올 가스)의 분압을 제 1 분압보다 낮은 제 2 분압으로 하는 제 2 기간(스텝 322)을 복수 사이클 반복한다(스텝 323). 이와 같이 메탄올 가스의 분압을 변동시키는 방법으로서는, 전술한 제 1 처리(스텝 303)와 마찬가지의 방법을 이용할 수 있다.
이 제 2 처리(스텝 305)에서는, 반도체 웨이퍼(W)의 온도는, 예컨대 수십 도(예컨대 30℃) 이하의 저온으로 하는 것이 바람직하다. 또한, 제 1 기간에 있어서의 압력은, 예컨대 665Pa(5Torr)∼1330Pa(10Torr) 정도가 바람직하고, 처리 가스는 불화수소 가스 + 알코올 가스(본 실시형태에서는 메탄올 가스(CH3OH 가스))의 혼합 가스를 사용한다.
이와 같은 사이클 처리에 있어서, 제 1 기간은, 혼합 가스의 작용에 의해서 퇴적물이 제거될 수 있는 메탄올 가스의 분압으로 설정한다. 또한, 제 2 기간은, 메탄올 가스의 분압을 저하시키고, 퇴적물이 제거되지 않고서 제 1 기간 중에 퇴적물과 혼합 가스의 반응에 의해서 생성된 물질(H2O 등)을 배기하여 처리 챔버(201) 밖으로 배출하는 기간으로 한다. 이와 같은 제 1 기간 및 제 2 기간은 각각 5초 내지 20초 정도로 하고, 이 사이클을 복수회 반복하여 행한다.
그리고, 제 2 처리(스텝 305)에 있어서의 사이클 처리(스텝 321∼323)가 소정 횟수에 도달하면, 퇴적물 제거 처리가 종료된다.
이상과 같이, 본 실시형태에서는, 제 1 처리(스텝 303)를 행한 후, 산소 플라즈마 처리(스텝 304)를 행하고, 그 후, 제 2 처리(스텝 305)를 행하는 것에 의해, 퇴적물에 유기물이 포함되어 있는 경우여도 이 퇴적물을 제거할 수 있다.
또한, 본 실시형태에서는, 산소 플라즈마에 의한 전처리에 의해서 패턴 및 퇴적물의 흡습 상태를 에칭 처리 후의 방치 시간(q-time)의 길고 짧음에 상관없이 일정하게 하고 있다. 여기서, 산소 플라즈마에 의한 전처리를 행하면, 불화수소(HF)의 단일 가스에 의한 처리에서는 퇴적물의 제거를 행하는 것이 곤란해진다. 이 때문에, 본 실시형태에 있어서의 제 1 처리 및 제 2 처리에서는, 불화수소 가스 + 알코올 가스(본 실시형태에서는 메탄올 가스)의 혼합 가스를 이용한다. 이 경우, 반응에 의해서 생긴 H2O량이 과잉이 되어, 패턴 구조물인 게이트 산화막 등이 손상을 입거나, 역반응에 의해서 퇴적(재(再)데포)이 생기는 경우가 있다. 이 때문에, 제 1 처리 및 제 2 처리에서는, 사이클 처리에 의해, 퇴적물의 제거가 행해지는 제 1 기간과, 퇴적물의 제거가 행해지지 않고 반응 생성물이 배기되는 제 2 기간을 반복하여 행하는 것에 의해 H2O량이 과잉이 되는 것을 방지한다.
이에 의해서, 패턴의 측벽에 퇴적된 퇴적물(실리콘 산화물(예컨대 SiO2나 SiOBr) 및 유기물)을 제거할 수 있고, 또한 H2O에 의한 촉매 작용에 의해서 반응이 과잉으로 진행되어, 패턴 구조물인 게이트 산화막 등의 SiO2층이 손상을 입는 것을 억제할 수 있다.
실시예로서, 에칭에 의해 패턴을 형성한 반도체 웨이퍼에, 산소 플라즈마에 의한 전처리를 실시한 후, 퇴적물 제거를 행했다. 산소 플라즈마에 의한 전처리는, 이하의 처리 조건에 의해서 행했다.
압력: 133Pa(1Torr)
고주파 전력: 1000W
처리 가스: O2 = 2000sccm
스테이지 온도: 250℃
시간: 120초
다음으로, 제 1 처리를 이하의 처리 조건에 의해서 행했다.
압력: (931Pa(7Torr) 10초 ⇔ 173Pa(1.3Torr) 10초)×3 사이클
처리 가스: HF/CH3OH = 2800/65sccm
스테이지 온도: 10℃
한편, 상기의 사이클 처리에 있어서의 압력의 설정은, 전술한 바와 같이, 제 1 기간에서는, APC의 압력 설정을 931Pa(7Torr)로 한 시간을 10초 유지하고, 제 2 기간에서는, 처리 가스를 흘려보낸 상태에서 APC를 전부 개방으로 한 상태를 10초 유지한 것이며, 실제 처리 챔버(201) 내의 압력의 변동은 도 5의 그래프에 나타낸 바와 같이 된다. 즉, APC가 전부 개방된 상태로부터 APC의 압력 설정을 931Pa(7Torr)로 해도, 실제 압력이 931Pa(7Torr)에 도달할 때까지 4∼5초 정도 걸린다. 또한, APC의 압력 설정을 931Pa(7Torr)로부터 전부 개방으로 하면 비교적 단시간에 압력이 173Pa(1.3Torr) 정도로 일정해진다.
여기서, 상기의 스테이지 온도 및 처리 가스의 유량의 조건에서는, 퇴적물 제거(데포 박리)가 가능해지는 메탄올 가스의 분압이 되는 압력은 665Pa(5Torr) 정도가 된다. 따라서, 이 경우의 사이클 처리에 있어서의 1/2 사이클의 시간은 5∼20초 정도로 하는 것이 바람직하다. 한편, 제 1 기간과 제 2 기간은 반드시 동일하게 할 필요는 없고, 상이하게 해도 좋다.
다음으로, 산소 플라즈마 처리를 이하의 처리 조건에 의해서 행했다.
압력: 133Pa(1Torr)
고주파 전력: 1000W
처리 가스: O2 = 2000sccm
스테이지 온도: 250℃
시간: 30초
다음으로, 제 2 처리를 이하의 처리 조건에 의해서 행했다.
압력: (931Pa(7Torr) 10초 ⇔ 173Pa(1.3Torr) 10초)×3 사이클
처리 가스: HF/CH3OH = 2800/65sccm
스테이지 온도: 10℃
이상의 퇴적물 제거를 실시한 후의 반도체 웨이퍼를 전자 현미경(SEM)으로 확대하여 관찰한 바, 패턴의 측벽부에 퇴적된 퇴적물이 제거되고, 또한 패턴 구조물인 게이트 산화막 등의 SiO2층이 손상을 입지 않고 있었다. 이 실시예의 반도체 웨이퍼의 전자 현미경(SEM)에 의한 사진을 도 6에 나타낸다.
한편, 비교예로서, 실시예에 있어서의 산소 플라즈마 처리(스텝 304) 및 제 2 처리(스텝 305)를 행하지 않고, 제 1 처리(스텝 303)에 있어서의 사이클 처리를 6사이클 행한 바, 패턴의 측벽부에 퇴적물이 잔존하고, 퇴적물을 완전히 제거할 수 없었다. 이 비교예의 반도체 웨이퍼의 전자 현미경(SEM)에 의한 사진을 도 7에 나타낸다. 도 7의 사진에서는, 패턴의 측벽에 잔존하는 퇴적물이 하얗게 찍혀 있다. 한편, 상기 비교예에 있어서 사이클 처리를 12사이클 행한 경우에 있어서도, 역시 패턴의 측벽부에 퇴적물이 잔존하고, 퇴적물을 완전히 제거할 수 없었다.
다음으로, 퇴적물을 제거 가능한 처리의 조건을 조사한 결과에 대하여 설명한다. 우선, 처리 가스에 있어서의 메탄올 가스 첨가량과 퇴적물의 박리력의 관계를 조사한 바, 메탄올 가스를 첨가하지 않은 경우에 퇴적물을 제거할 수 없었던 샘플에 대하여, 메탄올 가스를 100sccm 첨가한 경우는, 퇴적물을 제거할 수 있었다. 또한, 메탄올 가스의 첨가량을 200sccm으로 늘리면, 퇴적물의 박리력이 증대하는 것을 확인할 수 있었다. 단, 이 실험은, 사이클 처리를 행하는 일 없이 연속적으로 가스 처리를 행했기 때문에, 패턴의 구조물인 게이트 산화막이 깎여 손상이 발생했다.
또한, 처리 가스의 압력과 퇴적물의 박리력의 관계를 조사하기 위해서, 압력을 665Pa(5Torr), 1330Pa(10Torr), 1995Pa(15Torr)로 하여, 샘플의 퇴적물의 제거를 행했다. 이 결과, 고압화하는 것에 의해, 퇴적물의 박리력이 증대되는 것을 확인할 수 있었다. 단, 이 실험은, 사이클 처리를 행하는 일 없이 연속적으로 가스 처리를 행했기 때문에, 패턴의 구조물인 게이트 산화막이 깎여 손상이 발생했다.
나아가, 온도와 퇴적물의 박리력의 관계를 조사하기 위해서, 온도를 10℃, 30℃, 50℃로 하여, 샘플의 퇴적물의 제거를 행했다. 이 결과, 저온화하는 것에 의해, 퇴적물의 박리력이 증대되는 것을 확인할 수 있었다. 단, 이 실험은, 사이클 처리를 행하는 일 없이 연속적으로 가스 처리를 행했기 때문에, 패턴의 구조물인 게이트 산화막이 깎여 손상이 발생했다.
상기의 결과로부터, 세로축을 압력, 가로축을 메탄올 가스 유량으로 한 도 8의 그래프에 나타내는 바와 같이, 각 처리 온도마다 퇴적물의 제거가 진행되는 영역과 퇴적물의 제거가 진행되지 않는 영역을 구분짓는 경계선을 구할 수 있다. 그리고, 이 경계선에 걸쳐지도록 처리 조건(압력 또는 메탄올 가스 유량, 또는 이들 쌍방)을 변경하면, 사이클 처리에 있어서 퇴적물의 제거가 행해지는 메탄올 가스의 분압이 되는 제 1 기간과, 퇴적물의 제거가 행해지지 않는 메탄올 가스의 분압이 되는 제 2 기간을 설정할 수 있다.
이상, 본 발명의 실시형태 및 실시예에 대하여 설명했지만, 본 발명은 상기 실시형태 및 실시예에 한정되는 것은 아니며, 각종 변형이 가능한 것은 물론이다. 예컨대, 상기 실시형태 및 실시예에서는, 산소 플라즈마에 의한 전처리를 행한 경우에 대하여 설명했지만, 이 산소 플라즈마에 의한 전처리는 생략할 수 있다. 또한, 산소 플라즈마에 의한 전처리를 생략한 경우, 제 1 처리 공정 및 제 2 처리 공정에 사용하는 가스를, 알코올을 포함하지 않는 불화수소 가스의 단일 가스로 할 수 있고, 이 경우 사이클 처리로 하지 않고서 압력을 일정하게 한 처리를 행할 수 있다. 게다가, 상기 실시형태 및 실시예에서는, 알코올 가스로서 메탄올 가스를 사용한 경우에 대하여 설명했지만, 다른 알코올 가스, 예컨대 에탄올 가스나 아이소프로필 알코올 가스 등을 사용해도 좋다.
본 발명의 퇴적물 제거 방법은, 반도체 장치의 제조 분야 등에서 이용할 수 있다. 따라서, 산업상의 이용가능성을 갖는다.
W: 반도체 웨이퍼 100: 플라즈마 처리 장치
101: 처리 챔버 102: 스테이지
103: 창 104: RF 코일
105: 가스 도입부 106: 가스 확산판
107: 배기관 200: 가스 처리 장치
201: 처리 챔버 202: 스테이지
203: 가스 도입부 204: 개구부
205: 투공 206: 가스 확산판
207: 배기관

Claims (8)

  1. 기판 상에 에칭에 의해서 형성된 패턴의 표면에 퇴적된 퇴적물을 제거하는 퇴적물 제거 방법으로서,
    상기 기판을, 불화수소 가스를 포함하는 분위기에 노출시키는 제 1 처리 공정과,
    상기 제 1 처리 공정 후에, 상기 기판을 가열하면서 산소 플라즈마에 노출시키는 산소 플라즈마 처리 공정과,
    상기 산소 플라즈마 처리 공정 후에, 상기 기판을, 불화수소 가스를 포함하는 분위기에 노출시키는 제 2 처리 공정을 구비하고,
    상기 제 1 처리 공정 및 상기 제 2 처리 공정에 있어서의 불화수소 가스를 포함하는 분위기는, 불화수소 가스와 알코올 가스의 혼합 가스의 분위기이고,
    상기 제 1 처리 공정 및 상기 제 2 처리 공정 중 적어도 한쪽은,
    처리 챔버 내에서 실시하고, 상기 알코올 가스의 분압을 제 1 분압으로 하는 제 1 기간과, 처리 챔버 내를 배기하여 상기 알코올 가스의 분압을 제 1 분압보다 낮은 제 2 분압으로 하는 제 2 기간을, 복수 사이클 반복하는 사이클 처리에 의해서 행하는 것을 특징으로 하는 퇴적물 제거 방법.
  2. 제 1 항에 있어서,
    상기 퇴적물이 실리콘 산화물과 유기물을 포함하는 것을 특징으로 하는 퇴적물 제거 방법.
  3. 제 2 항에 있어서,
    상기 퇴적물 중의 유기물이, 상기 패턴을 형성할 때의 에칭에서 탄소를 포함하는 가스를 이용하는 것에 의해 형성된 것을 특징으로 하는 퇴적물 제거 방법.
  4. 제 1 항에 있어서,
    상기 제 1 분압이 상기 혼합 가스의 작용에 의해서 상기 퇴적물을 제거 가능한 분압인 것을 특징으로 하는 퇴적물 제거 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 처리 공정 전에,
    상기 기판을 가열하면서 산소 플라즈마에 노출시키는 산소 플라즈마에 의한 전처리 공정을 행하는 것을 특징으로 하는 퇴적물 제거 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 패턴이, 구조물로서 이산화규소를 포함하는 것을 특징으로 하는 퇴적물 제거 방법.
  7. 삭제
  8. 삭제
KR1020147011356A 2011-09-29 2012-09-25 퇴적물 제거 방법 KR101930577B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-213677 2011-09-29
JP2011213677A JP5859262B2 (ja) 2011-09-29 2011-09-29 堆積物除去方法
PCT/JP2012/006091 WO2013046642A1 (ja) 2011-09-29 2012-09-25 堆積物除去方法

Publications (2)

Publication Number Publication Date
KR20140082758A KR20140082758A (ko) 2014-07-02
KR101930577B1 true KR101930577B1 (ko) 2018-12-18

Family

ID=47994725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147011356A KR101930577B1 (ko) 2011-09-29 2012-09-25 퇴적물 제거 방법

Country Status (6)

Country Link
US (1) US9177816B2 (ko)
JP (1) JP5859262B2 (ko)
KR (1) KR101930577B1 (ko)
CN (1) CN103828029B (ko)
TW (1) TW201332010A (ko)
WO (1) WO2013046642A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6017170B2 (ja) * 2012-04-18 2016-10-26 東京エレクトロン株式会社 堆積物除去方法及びガス処理装置
JP6499001B2 (ja) * 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法
CN113506731A (zh) * 2016-10-08 2021-10-15 北京北方华创微电子装备有限公司 一种集成电路的制造工艺
WO2018180663A1 (ja) * 2017-03-27 2018-10-04 株式会社 日立ハイテクノロジーズ プラズマ処理方法
CN107331614B (zh) * 2017-06-23 2021-05-25 江苏鲁汶仪器有限公司 一种自限制精确刻蚀硅的方法及其专用装置
JP7137927B2 (ja) * 2017-12-20 2022-09-15 キオクシア株式会社 半導体装置の製造方法
CN113785382B (zh) 2020-04-10 2023-10-27 株式会社日立高新技术 蚀刻方法
KR20230123009A (ko) 2022-02-14 2023-08-22 주식회사 히타치하이테크 에칭 처리 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060207968A1 (en) 2005-03-08 2006-09-21 Mumbauer Paul D Selective etching of oxides from substrates
JP2008126374A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム
US20090275202A1 (en) 2006-11-22 2009-11-05 Masahiko Tanaka Silicon structure having an opening which has a high aspect ratio, method for manufacturing the same, system for manufacturing the same, and program for manufacturing the same, and method for manufacturing etching mask for the silicon structure
US20110228370A1 (en) 2006-12-04 2011-09-22 Chialun Tsai Manufacturing method for stress compensated x-y gimbaled mems mirror array

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635532A (ja) * 1986-06-25 1988-01-11 Matsushita Electric Ind Co Ltd プラズマクリ−ニング方法
JPH05304122A (ja) 1992-04-28 1993-11-16 Matsushita Electric Ind Co Ltd ドライエッチング方法およびドライエッチング装置
JPH0684852A (ja) * 1992-09-02 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JP3328416B2 (ja) 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
JPH07335602A (ja) * 1994-06-06 1995-12-22 Dainippon Screen Mfg Co Ltd 基板の表面処理方法及び表面処理装置
TW418444B (en) 1996-12-16 2001-01-11 Shinetsu Handotai Kk The surface treatment method of silicon single crystal and the manufacture method of the silicon single crystal thin film
JP3334578B2 (ja) * 1996-12-16 2002-10-15 信越半導体株式会社 シリコン単結晶薄膜の製造方法
JP2000049227A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置の製造方法
US6184119B1 (en) * 1999-03-15 2001-02-06 Vlsi Technology, Inc. Methods for reducing semiconductor contact resistance
JP2001007094A (ja) 1999-05-03 2001-01-12 Applied Materials Inc 誘電エッチングプロセスのための総合エッチング後処理方法
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
JP2002353205A (ja) * 2000-08-28 2002-12-06 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置
CN1388571A (zh) * 2001-05-24 2003-01-01 矽统科技股份有限公司 介电层的蚀刻制程
JP4727170B2 (ja) * 2004-06-23 2011-07-20 東京エレクトロン株式会社 プラズマ処理方法、および後処理方法
US20060011580A1 (en) 2004-06-23 2006-01-19 Tokyo Electron Limited Plasma processing method and post-processing method
JP2007115795A (ja) * 2005-10-19 2007-05-10 Hitachi High-Technologies Corp 基板裏面のドライ洗浄方法とその装置
GB0615343D0 (en) * 2006-08-02 2006-09-13 Point 35 Microstructures Ltd Improved etch process
JP4661753B2 (ja) * 2006-09-29 2011-03-30 東京エレクトロン株式会社 基板処理方法、洗浄方法及び記憶媒体
JP5074009B2 (ja) * 2006-11-22 2012-11-14 Ｓｐｐテクノロジーズ株式会社 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
CN100524691C (zh) * 2006-12-13 2009-08-05 上海华虹Nec电子有限公司 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法
JP5823160B2 (ja) * 2011-05-11 2015-11-25 東京エレクトロン株式会社 堆積物除去方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060207968A1 (en) 2005-03-08 2006-09-21 Mumbauer Paul D Selective etching of oxides from substrates
JP2008126374A (ja) * 2006-11-22 2008-06-05 Sumitomo Precision Prod Co Ltd 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム
US20090275202A1 (en) 2006-11-22 2009-11-05 Masahiko Tanaka Silicon structure having an opening which has a high aspect ratio, method for manufacturing the same, system for manufacturing the same, and program for manufacturing the same, and method for manufacturing etching mask for the silicon structure
US20110228370A1 (en) 2006-12-04 2011-09-22 Chialun Tsai Manufacturing method for stress compensated x-y gimbaled mems mirror array

Also Published As

Publication number Publication date
CN103828029B (zh) 2016-06-15
JP5859262B2 (ja) 2016-02-10
US20140206198A1 (en) 2014-07-24
WO2013046642A1 (ja) 2013-04-04
KR20140082758A (ko) 2014-07-02
JP2013074220A (ja) 2013-04-22
US9177816B2 (en) 2015-11-03
TWI562228B (ko) 2016-12-11
TW201332010A (zh) 2013-08-01
CN103828029A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
KR101930577B1 (ko) 퇴적물 제거 방법
KR101895095B1 (ko) 퇴적물 제거 방법
CN112593212B (zh) 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
US10468251B2 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US11302519B2 (en) Method of patterning a low-k dielectric film
KR20170018817A (ko) 기판 처리 시스템 및 기판 처리 방법
KR20200010099A (ko) 유전체 재료의 식각을 위한 사전 세척
KR102516620B1 (ko) 탄소계 막들을 위한 자기 제한 순환 에칭 방법
US20070071894A1 (en) Method for atomic layer deposition of materials using a pre-treatment for semiconductor devices
US20130025624A1 (en) Method of cleaning a semiconductor device manufacturing apparatus
JP2019197903A (ja) 処理装置
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP6017170B2 (ja) 堆積物除去方法及びガス処理装置
CN116615796A (zh) 成膜方法以及等离子处理方法
KR20230011032A (ko) 기판처리장치 클리닝방법 및 이를 포함하는 기판처리방법
KR20030091298A (ko) 반도체소자 제조설비의 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant