CN107331614B - 一种自限制精确刻蚀硅的方法及其专用装置 - Google Patents

一种自限制精确刻蚀硅的方法及其专用装置 Download PDF

Info

Publication number
CN107331614B
CN107331614B CN201710488368.0A CN201710488368A CN107331614B CN 107331614 B CN107331614 B CN 107331614B CN 201710488368 A CN201710488368 A CN 201710488368A CN 107331614 B CN107331614 B CN 107331614B
Authority
CN
China
Prior art keywords
etching
self
silicon
limiting
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710488368.0A
Other languages
English (en)
Other versions
CN107331614A (zh
Inventor
许开东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Leuven Instruments Co Ltd
Original Assignee
Jiangsu Leuven Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Leuven Instruments Co Ltd filed Critical Jiangsu Leuven Instruments Co Ltd
Priority to CN201710488368.0A priority Critical patent/CN107331614B/zh
Publication of CN107331614A publication Critical patent/CN107331614A/zh
Application granted granted Critical
Publication of CN107331614B publication Critical patent/CN107331614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment

Abstract

本发明公开了一种自限制精确刻蚀硅的方法及其专用装置，包括以下步骤：1）Si表面自我限制氧化层Si‑Br的形成；2）多余Br基气氛去除；3）传到高温台去除Si‑HBr；4）重复步骤1）~3），实现精确控制刻蚀量。本发明的自限制精确刻蚀硅的方法及其专用装置，既具有原子层级的自我限制能力，又可以实现三维（横向与纵向加工）加工，还对设备本身控制能力不需要现有技术方案那么高。

Description

一种自限制精确刻蚀硅的方法及其专用装置
技术领域
本发明属于半导体芯片或纳米微结构制造技术领域，具体涉及一种自限制精确刻蚀硅的方法及其专用装置。
背景技术
集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克•基尔比（基于锗（Ge）的集成电路）和罗伯特•诺伊思（基于硅（Si）的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。
随着技术的不断发展，晶体管的特征尺寸不断缩小，目前正在由5nm向更小的技术迈进，沟道也由平面发展到鳍形（FinFet）再到纳米线（nanowire），所以对其制造技术提出了更高的要求，尤其是三维加工能力。
原子层刻蚀技术（Atomic layer etching）是一项新兴的刻蚀技术，目前有设备厂商及研究机构推出一种刻蚀硅的原子层刻蚀技术，基本原理及过程如下：
1）采用Cl2去改性（modification）硅表面：将Si-Si悬挂键改性成Si-Cl: Cl2 (气)+ Si (固)→SiClx (固)；由于形成的物质在常温下为固体，所以该步具有自我限制特性，只影响约一个原子层；
2）去除多余Cl2；
3）采用合适能量的Ar离子（图3）去除SiClx (固)且不能伤到Si，Si-Si键能为Si-Si 3.4eV，Si-Cl 键能为4.2 eV。
Cl的引入会将Si与下层Si之间的键能降低到2.3eV，所以Ar离子能量要精确敲击掉Si-Cl物质而不够敲击Si-Si的阈值即可自我限制地刻蚀掉SiClx；然后重复以上过程完成刻蚀。
目前有机构报道该技术可用于鳍形栅刻蚀的过刻刻蚀中，较传统刻蚀，可以用更小的过刻量（25%）达到去除硅残留的目的。
这些现有技术，存在以下缺点：
1）对设备控制提出了极高的要求：需要对离子能量提出了极高的要求（如图3）所示，只有当离子能量适当才能实现，离子能量低了达不到去除改性层目的，离子能量高了将会造成Si表面损伤或者刻蚀掉硅达不到原子层自我限制刻蚀的目的（self limitedetching ）。
2）该方法因去除离子具有方向性，无法实现三维（横向加工），在未来需要三维加工领域如纳米线加工领域将会受到局限。
发明内容
发明目的：针对现有技术中存在的不足，本发明的目的是提供一种自限制精确刻蚀硅的方法，既具有原子层级的自我限制能力，又可以实现三维（横向与纵向加工）加工，还对设备本身控制能力不需要现有技术方案那么高。本发明的另一目的是提供一种上述的自限制精确刻蚀硅的方法的专用装置。
技术方案：为了实现上述发明目的，本发明采用的技术方案为：
一种自限制精确刻蚀硅的方法，包括以下步骤：
1）Si表面自我限制氧化层Si-Br的形成；
2）多余Br基气氛去除；
3）传到高温台去除Si-HBr；
4）重复步骤1）~3），实现精确控制刻蚀量。
所述的自限制精确刻蚀硅的方法，制备之前：用长膜和光刻及刻蚀技术，生长出阻挡层SiO2，Si厚度50~100nm，硬掩蔽层SiN；光刻出90nm~45nm尺寸的线或柱，去除光刻胶。
所述的自限制精确刻蚀硅的方法，阻挡层SiO2厚度1~10nm。
所述的自限制精确刻蚀硅的方法，硬掩蔽层SiN厚度1~10nm。
所述的自限制精确刻蚀硅的方法，在真空反应腔内的低温基座上，-60~140℃，用HBr气体10sccm~1000sccm，ICP源等离子功率100W~1000W，气压为3mT~900mT，处理时间为1s~10s，通入N2吹扫抽除HBr残气。
所述的自限制精确刻蚀硅的方法，机械手将硅片传至高温基座上，160~800℃，处理时间为1s~10s。
所述的自限制精确刻蚀硅的方法，循环刻蚀，控制最终留下的硅线柱宽3~10nm。
所述的自限制精确刻蚀硅的方法，采用稀释的HCl选择性去除掩蔽层Al2O3，获得纳米尺度的硅线柱。
所述的自限制精确刻蚀硅的方法，无硬掩蔽层，但预先留好Si高度的补偿量。
所述的自限制精确刻蚀硅的方法，步骤1）中，Si在<150℃下与HBr气体反应形成Si-Br，在高温下挥发并抽走SiBr4。
所述的自限制精确刻蚀硅的方法的专用装置，包括传输模块和工艺模块，在所述的工艺模块内设有两个不同温度的基座，分别为低温基座和高温基座，Si的表面Br基处理在低温基座上进行，完成相应的步骤后，由传输模块传输到高温基座上去除SiBrx产物，在两个基座上循环进行完成刻蚀。
有益效果：与现有技术相比，本发明的自限制精确刻蚀硅的方法及其专用装置，既具有原子层级的自我限制能力，又可以实现三维（横向与纵向加工）加工，还对设备本身控制能力不需要现有技术方案那么高。解决了现有技术不能解决的两大问题：不需要精确控制离子能量，降低了设备成本。可以实现横向精确刻蚀，为三维器件加工提供了方法。
附图说明
图1是专用装置的结构示意图；
图2是自限制精确刻蚀硅的方法的流程图；
图3是实施例3的流程图。
具体实施方式
下面结合具体实施例对本发明做进一步的说明。
实施例1
一种自限制精确刻蚀硅的方法，包括以下步骤：
1）Si表面自我限制氧化层Si-Br的形成；
2）多余Br基气氛去除；
3）传到高温台去除Si-HBr；
4）重复步骤1）~3），实现精确控制刻蚀量。
专用装置类似于普通的半导体真空加工设备，如图1所示，也有传输模块（机械手）和工艺模块，不同的是工艺模块内有两个不同温度的基座，分别为低温基座和高温基座，Si的表面Br基处理在低温基座上进行（步骤1）、2）），完成相应的步骤后，由机械手传输到高温基座上去除SiBrx产物（步骤3））。在两个基座上循环进行完成刻蚀。
因为该方法中没有涉及离子定向刻蚀过程，具有明显的各向同性的特点，同时每步又具有自我限制的特点：
HBr是公知的刻蚀硅的气体，而HBr与Si的生成物SiBr4沸点通常比较高，所以如果低温（<150℃）下，且没有离子轰击情况下，第一步热反应非常容易实现且具有良好的自我限制特性；
Si+4HBr（气态）=SiBr4(非气态)+ H2（气态）（无偏至压力的等离子处理）。
然后去除多余的未参与反应的HBr气体，机械手将片子传输到高温基座上处理，将SiBr4挥发并抽走。
所以从步骤1）到步骤3）可以实现自我限制的Si刻蚀，重复这些步骤即可实现精确控制刻蚀量。
实施例1
自限制精确刻蚀硅的方法同实施例1，其中，如图2所示，用当前常用常规的长膜和光刻及刻蚀技术，生长出阻挡层3（SiO2）厚度1~10nm，硅2（Si）厚度50~100nm，硬掩蔽层1（SiN）厚度1~10nm，采用常规光刻出90nm~45nm尺寸的线或柱出来，去除光刻胶；
1）然后在真空反应腔内低温基座上（-60~140℃），用HBr气体10sccm~1000sccm，ICP源等离子功率100W~1000W，气压为3mT~900mT，处理时间为1s~10s，通入N2吹扫抽除HBr残气。HBr不会与阻挡层SiO2作用也不会与掩蔽层SiN作用是公知技术。
2）机械手将硅片传至高温基座上（160~800℃），处理时间为1s~10s；
3）循环以上步骤1）、2），并根据每次循环精确的刻蚀量，控制最终留下的硅柱（线）宽约3nm~10nm。
4）SiN掩蔽采用高温磷酸选择性去除，且不需要先进光刻技术即可精确获得纳米级线或柱结构。
实施例3
在实施例1基础上省去了硬掩蔽，如图3所示，但应预先算好高度的补偿量，也能获得预期的纳米尺度线条或柱，不需要先进光刻技术，即可获得精确的纳米尺度结构。

Claims (6)

1.一种自限制精确刻蚀硅的方法，其特征在于，包括以下步骤：
制备之前：用长膜和光刻及刻蚀技术，生长出阻挡层SiO2厚度1~10nm，Si厚度50~100nm，硬掩蔽层SiN厚度1~10nm；光刻出90nm~45nm尺寸的线或柱，去除光刻胶;
1）以HBr作为刻蚀气体，使用各向同性的刻蚀离子束，在Si表面形成均一的自我限制氧化层Si-Br：在真空反应腔内的低温基座上，-60~140℃，用HBr气体10sccm~1000sccm，ICP源等离子体功率100W~1000W，气压为3mT~900mT，处理时间为1s~10s；
2）多余Br基气氛去除：通入N2吹扫抽除HBr残气；
3）传到高温台去除Si-Br：机械手将硅片传至高温基座上，160~800℃，处理时间为1s~10s；
4）重复步骤1）~3），实现精确控制刻蚀量。
2.根据权利要求1所述的自限制精确刻蚀硅的方法，其特征在于，循环刻蚀，控制最终留下的硅线柱宽3~10nm。
3.根据权利要求1所述的自限制精确刻蚀硅的方法，其特征在于，采用稀释的HCl选择性去除掩蔽层Al2O3，获得纳米尺度的硅线柱。
4.根据权利要求1所述的自限制精确刻蚀硅的方法，其特征在于，无硬掩蔽层，但预先留好Si高度的补偿量。
5.根据权利要求1所述的自限制精确刻蚀硅的方法，其特征在于，步骤1）中，Si在<150℃下与HBr气体反应形成Si-Br，在高温下挥发并抽走SiBr4。
6.权利要求1所述的自限制精确刻蚀硅的方法的专用装置，其特征在于，包括传输模块和工艺模块，在所述的工艺模块内设有两个不同温度的基座，分别为低温机座和高温基座，Si的表面Br基处理在低温基座上进行，完成相应的步骤后，由传输模块传输到高温基座上去除SiBrx产物，在两个基座上循环进行完成刻蚀。
CN201710488368.0A 2017-06-23 2017-06-23 一种自限制精确刻蚀硅的方法及其专用装置 Active CN107331614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710488368.0A CN107331614B (zh) 2017-06-23 2017-06-23 一种自限制精确刻蚀硅的方法及其专用装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710488368.0A CN107331614B (zh) 2017-06-23 2017-06-23 一种自限制精确刻蚀硅的方法及其专用装置

Publications (2)

Publication Number Publication Date
CN107331614A CN107331614A (zh) 2017-11-07
CN107331614B true CN107331614B (zh) 2021-05-25

Family

ID=60194436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710488368.0A Active CN107331614B (zh) 2017-06-23 2017-06-23 一种自限制精确刻蚀硅的方法及其专用装置

Country Status (1)

Country Link
CN (1) CN107331614B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293510A (zh) * 2017-07-05 2017-10-24 鲁汶仪器有限公司（比利时） 一种自限制精确刻蚀硅的装置及方法
CN112366135A (zh) * 2020-10-26 2021-02-12 北京北方华创微电子装备有限公司 一种硅原子层刻蚀方法
US11776816B2 (en) 2020-12-02 2023-10-03 Synopsys, Inc. Fin patterning to reduce fin collapse and transistor leakage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170055A (zh) * 2006-10-26 2008-04-30 应用材料股份有限公司 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法
CN102169889A (zh) * 2011-03-17 2011-08-31 复旦大学 超长半导体纳米线结构及其制备方法
CN103187445A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN103828029A (zh) * 2011-09-29 2014-05-28 东京毅力科创株式会社 堆积物去除方法
CN104517890A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 快闪存储器的浅沟槽隔离结构的形成方法
CN106653566A (zh) * 2016-11-29 2017-05-10 东莞市广信知识产权服务有限公司 一种硅锗纳米线的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170055A (zh) * 2006-10-26 2008-04-30 应用材料股份有限公司 通过热处理从所蚀刻的衬底去除卤素残余物的集成方法
CN102169889A (zh) * 2011-03-17 2011-08-31 复旦大学 超长半导体纳米线结构及其制备方法
CN103828029A (zh) * 2011-09-29 2014-05-28 东京毅力科创株式会社 堆积物去除方法
CN103187445A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN104517890A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 快闪存储器的浅沟槽隔离结构的形成方法
CN106653566A (zh) * 2016-11-29 2017-05-10 东莞市广信知识产权服务有限公司 一种硅锗纳米线的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
纳米尺度多晶硅微结构刻蚀研究;李悦;《微纳电子技术》;20120630;413页-416页 *

Also Published As

Publication number Publication date
CN107331614A (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
US9070635B2 (en) Removing method
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
CN107331614B (zh) 一种自限制精确刻蚀硅的方法及其专用装置
CN102569195B (zh) 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金
CN104701158B (zh) 自对准双重图形的形成方法
TWI549162B (zh) 半導體儲存裝置之圖案化結構及其製造方法
TWI706473B (zh) 藉由背面揭露摻雜半導體結構之子鰭區域的方法與相關裝置
US20120238097A1 (en) Method for fabricating fine line
CN107424923A (zh) 一种自限制精确刻蚀硅的方法
CN104425264B (zh) 半导体结构的形成方法
CN103887178A (zh) 一种应变垂直mos器件的制造方法
CN106935484A (zh) 半导体装置的制造方法
CN104078329A (zh) 自对准多重图形的形成方法
CN107331611B (zh) 一种三维自限制精确制造硅纳米线柱的方法
CN107799462A (zh) 半导体结构的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
CN106553993A (zh) 与cmos工艺兼容的纳米结构制备方法
US9698250B2 (en) Method for the surface etching of a three-dimensional structure
TWI585031B (zh) 半導體裝置之製造方法
CN103633032B (zh) 半导体器件的形成方法、晶体管的形成方法
US20130130503A1 (en) Method for fabricating ultra-fine nanowire
CN107293510A (zh) 一种自限制精确刻蚀硅的装置及方法
CN103928313A (zh) 一种小尺寸图形的制作方法
CN102543743A (zh) Mos器件的制作方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 221300 No.8, Liaohe West Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Patentee after: Jiangsu Luwen Instrument Co.,Ltd.

Address before: 221300 No. 8 Liaohe West Road, Pizhou Economic Development Zone, Pizhou, Xuzhou, Jiangsu

Patentee before: JIANGSU LEUVEN INSTRUMMENTS Co.,Ltd.

CP03 Change of name, title or address