CN106553993A - 与cmos工艺兼容的纳米结构制备方法 - Google Patents

Abstract

本发明提供了一种与CMOS工艺兼容的纳米结构制备方法，包括以下步骤：在目标衬底上依次形成第一硬掩模层和第二硬掩模层；采用光刻技术，在所述第二硬掩模层上形成光刻图形；将所述光刻图形作为掩模，采用干法刻蚀技术依次刻蚀所述第二硬掩模层和所述第一硬掩模层，形成硬掩模图形；将所述硬掩模图形作为掩模，采用干法刻蚀技术刻蚀所述目标衬底形成纳米结构。本发明采用非晶硅材料、多晶硅材料或其组合材料，利用干法刻蚀技术精确地将纳米尺度下的光刻图形转移到硅基或非硅基电介质绝缘材料及目标衬底上，降低纳米结构制备工艺的复杂度和生产制造成本，对于在各种衬底上快速制备各种纳米结构具有极其重要的意义。

Description

与CMOS工艺兼容的纳米结构制备方法

技术领域

本发明涉及纳米制造领域，尤其涉及一种与CMOS工艺兼容的纳米结构制备方法。

背景技术

最近几年，由于半导体技术的迅速发展，特别是光刻技术与刻蚀技术的进步，纳米尺度的新型结构与器件的制备已经得到了普遍关注。诸如纳米沟道、纳米孔及纳米柱阵列等纳米结构由于其独特的应用前景，在生物医学传感器、光子晶体、光伏器件、表面等离激元共振、表面增强拉曼光谱及作为纳米压印模板等方面，引起了强烈的科学兴趣，得到了广泛关注。目前，已经有许多制备方法和手段可以产生硅或二氧化硅等周期性纳米结构，它们不仅包括传统的自上而下的方法，也包括一些近年来刚刚提出的一些新颖的方法，如正迅猛发展的自下而上的自组装技术。上述方法的不同，最大的区别在于如何定义光刻图形，这是制备纳米结构的基础一环。然而，要获得最终的纳米结构还需要依赖于精确的图形转移技术，这主要和目标衬底层有关，从而需要选择不同的掩模材料及进行合适的掩模结构设计。

随着技术的进步，当前已经可以制备纳米尺度下的半导体结构。曾经大尺度下仅仅依靠光刻胶而不需要选择合适硬掩模材料的制造技术越来越不合时宜，因为随着图形尺寸的减小，为了提高光刻图形的分辨率，光刻胶的厚度也必须降低，这不仅使得制备高深宽比结构较为困难，同时，也使得图形的边缘粗糙度大大恶化，而这些往往决定了最终的器件性能。因此借助于合适的硬掩模材料进行纳米结构的制造将逐渐成为必需，而无法单纯通过使用光刻胶得到精确的图形转移及良好的图形质量。通常在制备纳米结构时需要一层或多层硬掩模材料，其中，最广泛使用的掩模材料为二氧化硅。然而，对于纳米尺度下的结构制备而言，单纯采用光刻胶很难将光刻图形精确地转移到下面的二氧化硅硬掩模上，往往需要借助于另一中间层材料，即利用其对光刻胶及二氧化硅有较高的刻蚀选择比，从而能够顺利地将该层图形转移到二氧化硅硬掩模上，进而转移到目标衬底上。常见的方法主要有两种：一种是在光刻胶与二氧化硅等电介质材料间引入一层新的中间层材料如非晶碳掩模，采用干法刻蚀技术将光刻图形依次转移到二氧化硅及目标衬底上；二是通过金属掩模将光刻图形依次转移到目标衬底上。对于第一种方法而言，非晶碳对二氧化硅有极佳的刻蚀选择性，能够将光刻胶图形精确地转移到二氧化硅上，然而，非晶碳往往需要配置复杂的掩模结构，即由于其疏松多孔的性质需要与其他电介质材料结合使用，这将使得集成工艺更加繁复从而引入高昂的制造成本，并且刻蚀后需要对非晶碳材料进行有效的去除，也增加了工艺复杂性。第二种方法则广泛应用在一些微纳米尺度的纳米结构制备过程中，目的在于降低工艺复杂度及节省成本，然而，这样做的后果将会导致发生严重的金属沾污，使得其无法与CMOS工艺相兼容。

发明内容

本发明提供一种与CMOS工艺兼容的纳米结构制备方法，能够精确地将纳米尺度下的光刻图形转移到下面的硅基或非硅基电介质绝缘材料上，进而转移到目标衬底上，有效降低工艺复杂性及制造成本。

为实现上述目的，本发明提供以下技术方案：

一种与CMOS工艺兼容的纳米结构制备方法，其特征在于，包括以下步骤：

在目标衬底上依次形成第一硬掩模层和第二硬掩模层；

采用光刻技术，在所述第二硬掩模层上形成光刻图形；

将所述光刻图形作为掩模，采用干法刻蚀技术依次刻蚀所述第二硬掩模层和所述第一硬掩模层，形成硬掩模图形；

将所述硬掩模图形作为掩模，采用干法刻蚀技术刻蚀所述目标衬底形成纳米结构图形。

优选的，在形成所述纳米结构图形后，去除所述光刻图形和所述第二硬掩模层。

优选的，所述第二硬掩模层为以下材料之一或组合：非晶硅材料、多晶硅材料。

优选的，所述第一硬掩模层包括至少一层电介质绝缘材料。

优选的，所述电介质绝缘材料为下列材料之一或其组合：二氧化硅、氮化硅、SiON、SiOC。

优选的，所述方法还包括：采用以下方法之一或组合形成所述光刻图形：193nm浸入式光刻、电子束光刻、EUV光刻、纳米压印、自组装。

优选的，干法刻蚀技术刻蚀所述第二硬掩模层的气体为以下之一或组合：碳氟基气体，卤基气体、SF6。

优选的，干法刻蚀技术刻蚀所述第一硬掩模层的气体为碳氟基气体。

优选的，所述目标衬底的半导体结构包括：MOSFET的源漏区、源漏区上的金属硅化物、下层互连线、接触焊垫、无源器件的电极、保护其他器件结构的刻蚀停止层。

优选的，当所述目标衬底材料为硅基材料或者硅锗材料时，刻蚀气体为以下之一或组合：碳氟基气体、卤基气体、SF6气体。

优选的，当所述目标衬底材料为非硅基材料时，刻蚀气体为以下之一或组合：碳氟基气体、卤基气体、SF6气体及BCl3。

优选的，所述碳氟基气体为以下之一或组合：CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8。

本发明提供一种与CMOS工艺兼容的纳米结构制备方法，相较传统采用非晶碳，通过复杂的掩模结构把光刻图形转移到下面的硅基或非硅基电介质绝缘材料及目标衬底上，本发明采用非晶硅材料、多晶硅材料或其组合材料，利用干法刻蚀技术直接将纳米尺度下的光刻图形精确刻蚀到硅基或非硅基电介质绝缘材料及目标衬底上，降低纳米结构制备工艺的复杂度和生产制造成本，对于在各种衬底上快速制备纳米结构具有极其重要的意义。

附图说明

为了更清楚地说明本发明的具体实施例，下面将对实施例中所需要使用的附图作简单地介绍。

图1：是本发明提供的一种与CMOS工艺兼容的纳米结构制备流程图；

图2：是本发明实施例提供的一种制备纳米结构的掩模结构示意图；

图3：是本发明实施例提供的一种在目标衬底上制备纳米结构的光刻图形示意图；

图4：是本发明实施例提供的一种在目标衬底上制备纳米结构的第二硬掩模图形示意图；

图5：是本发明实施例提供的一种在目标衬底上制备纳米结构的第一硬掩模图形示意图；

图6：是本发明实施例提供的一种在目标衬底上制备纳米结构的衬底纳米结构图形示意图；

图7：是本发明实施例提供的一种纳米结构示意图。

附图标记

100 目标衬底

101 目标衬底的刻蚀停止层

102 目标衬底的半导体层

200 第一硬掩模层

300 第二硬掩模层

400 光刻胶层

1000 纳米结构图形

2000 第一硬掩模图形

3000 第二硬掩模图形

4000 光刻胶图形

5000 硬掩模图形

具体实施方式

为了使本技术领域的人员更好地理解本发明实施例的方案，下面结合附图和实施方式对本发明实施例作进一步的详细说明。

针对与CMOS工艺兼容的纳米结构制备中单纯采用光刻胶很难将光刻图形精确地转移到下面的硅基或非硅基电介质绝缘材料上，传统方法要么需要复杂的硬掩模结构要么需要引入金属沾污风险，大大限制了它们的应用。本发明提供一种与CMOS工艺兼容的纳米结构制备方法，降低纳米结构制备工艺的复杂度和生产制造成本，能将纳米尺度下的光刻图形精确转移到下面的硅基或非硅基电介质绝缘材料上，进而在目标衬底上形成纳米结构图形。

如图1所示，为本发明提供的一种与CMOS工艺兼容的纳米结构制备流程图。包括以下步骤：

步骤S1：在目标衬底上依次形成第一硬掩模层和第二硬掩模层；

步骤S2：采用光刻技术，在所述第二硬掩模层上形成光刻图形；

步骤S3：将所述光刻图形作为掩模，采用干法刻蚀技术依次刻蚀所述第二硬掩模层和所述第一硬掩模层，形成硬掩模图形；

步骤S4：将所述硬掩模图形作为掩模，采用干法刻蚀技术刻蚀所述目标衬底形成纳米结构图形。

需要说明的是，在所述第二硬掩模材料层上形成光刻图形，存在多种方法，本实施例采用光刻技术，同时对于光刻图形的介质可根据实际需求进行选择，比如可选用光刻胶作为光刻层的介质，光刻胶具有较高的刻蚀选择比。通过在所述第二硬掩模材料层上形成光刻胶层，并在光刻胶层上形成光刻胶图形。

如图2所示，为本发明实施例提供的一种制备纳米结构的掩模结构示意图。在半导体结构的目标衬底100上依次形成第一硬掩模层200和第二硬掩模层300，在第二硬掩模层300上形成光刻胶层400。在实际应用中，可采用生长或沉积的方式形成第一硬掩模层200和第二硬掩模层300。

如图3所示，为本发明实施例提供的一种在目标衬底上制备纳米结构的光刻胶图形示意图。采用光刻技术在光刻胶层400定义好图形后，将光刻图形在光刻胶层400上形成光刻胶图形4000。所述光刻胶图形可采用以下方法之一或组合：193nm浸入式光刻、电子束光刻、EUV光刻、纳米压印、自组装或其它光刻技术。

进一步，第二硬掩模层300为以下材料之一或组合：非晶硅材料、多晶硅材料。所述非晶硅材料采用以下任意一种方法制备：炉管、等离子体增强化学气相沉积或其它方法。

如图4所示，为本发明实施例提供的一种在目标衬底上制备纳米结构的第二硬掩模图形示意图。本实施例中利用处于第二硬掩模层300上方的光刻胶图形4000作为掩模，采用干法刻蚀技术刻蚀所述第二硬掩模层300，形成第二硬掩模图形3000。在实际应用中，所述干法刻蚀技术是采用等离子体进行刻蚀的技术，是集成电路制造工艺中应用最主流的刻蚀技术。

进一步，干法刻蚀技术刻蚀所述第二硬掩模层的刻蚀气体为以下之一或组合：碳氟基气体，卤基气体、SF6。所述碳氟基气体包括CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8或其它碳氟性气体的任意一种或其组合，所述卤基气体包括Cl2、HBr的任意一种或其组合。

所述第一硬掩模层200包括至少一层硅基或非硅基电介质绝缘材料，也可以采用多层硅基或非硅基电介质绝缘材料形成第一硬掩模层200，这主要由工艺要求决定。

进一步，所述硅基或非硅基电介质绝缘材料为下列材料之一或其组合：二氧化硅、氮化硅、SiON、SiOC或其他电介质材料。所述二氧化硅材料采用以下任意一种方法制备：热氧化、等离子体增强化学气相沉积或其它方法。

如图5所示，为本发明实施例提供的一种在目标衬底上制备纳米结构的第一硬掩模图形示意图。本实施例中利用光刻胶图形4000和第二硬掩模图形3000，利用干法刻蚀技术刻蚀所述第一硬掩模层200，形成第一硬掩模图形2000。所述第一硬掩模图形2000和第二硬掩模图形3000叠加形成硬掩模图形5000。

进一步，干法刻蚀技术刻蚀所述第一硬掩模层200的刻蚀气体为碳氟基气体，包括：CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8或其它碳氟性气体的任意一种及其组合。

所述目标衬底的半导体结构包括：MOSFET的源漏区、源漏区上的金属硅化物、下层互连线、接触焊垫、无源器件的电极、保护其他器件结构的刻蚀停止层、用于多栅器件如Finfet、围栅纳米线等上的结构、光电器件及生物传感器件上的结构等。

如图6所示，为本发明实施例提供的一种在目标衬底上制备纳米结构的纳米结构图形示意图。本实施例将硬掩模图形5000作为掩模，采用干法刻蚀技术刻蚀所述目标衬底的半导体层102，直到达到所述目标衬底的刻蚀停止层101为止，完成目标衬底100的刻蚀，形成所需的纳米结构图形1000。

进一步，在形成所述纳米结构图形后，去除所述光刻胶图形4000和所述第二硬掩模图形3000，可根据器件及结构制作的要求去除或保留所述第一硬掩模图形2000。如图7所示，为本发明实施例提供的一种纳米结构示意图。在实际应用中，所述光刻胶可在干法氧等离子体中被去除，而非晶硅则可采用高选择性的TMAH湿法清洗或其他干法刻蚀技术去除。

进一步，当所述目标衬底材料为硅基材料或者硅锗材料时，刻蚀气体为以下之一或组合：碳氟基气体、卤基气体、SF6气体。当所述目标衬底材料为非硅基材料时，刻蚀气体为以下之一或组合：碳氟基气体、卤基气体、SF6气体及BCl3。所述碳氟基气体包括CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8或其它碳氟性气体的任意一种或其组合，所述卤基气体包括Cl2、HBr的任意一种或其组合。

可见，本发明提供的一种与CMOS工艺兼容的纳米结构制备方法，采用非晶硅材料、多晶硅材料或其组合作为硬掩模层，利用干法刻蚀技术能够精确地将纳米尺度下的光刻图形转移到硅基或非硅基电介质绝缘材料上,进而刻蚀到目标衬底，形成需要的纳米结构。相较于传统采用增加非晶碳硬掩模结构的方法，减少了硬掩模结构的复杂度和繁琐的去除工艺，减少生产工艺的复杂度和生产成本，对于在各种衬底上快速制备纳米结构具有极其重要的意义。需要说明的是，本发明提供的一种与CMOS工艺兼容的电介质纳米结构制备方法还适用于将非纳米尺度的图形精确转移到电介质绝缘材料上，进而转移到目标衬底，形成所需的结构。

以上依据图示所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (12)

1.一种与CMOS工艺兼容的纳米结构制备方法，其特征在于，包括以下步骤：

在目标衬底上依次形成第一硬掩模层和第二硬掩模层；

采用光刻技术，在所述第二硬掩模层上形成光刻图形；

将所述光刻图形作为掩模，采用干法刻蚀技术依次刻蚀所述第二硬掩模层和所述第一硬掩模层，形成硬掩模图形；

将所述硬掩模图形作为掩模，采用干法刻蚀技术刻蚀所述目标衬底形成纳米结构图形。

2.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，在形成所述衬底纳米结构图形后，去除所述光刻图形和所述第二硬掩模层。

3.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，所述第二硬掩模层为以下材料之一或组合：非晶硅材料、多晶硅材料。

4.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，所述第一硬掩模层包括至少一层电介质绝缘材料。

5.根据权利要求4所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，所述电介质绝缘材料为下列材料之一或其组合：二氧化硅、氮化硅、SiON、SiOC。

6.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，所述方法还包括：采用以下方法之一或组合形成所述光刻图形：193nm浸入式光刻、电子束光刻、EUV光刻、纳米压印、自组装。

7.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，干法刻蚀技术刻蚀所述第二硬掩模层的气体为以下之一或组合：碳氟基气体，卤基气体、SF6。

8.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，干法刻蚀技术刻蚀所述第一硬掩模层的气体为碳氟基气体。

9.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，所述目标衬体的半导体结构包括：MOSFET的源漏区、源漏区上的金属硅化物、下层互连线、接触焊垫、无源器件的电极、保护其他器件结构的刻蚀停止层。

10.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，当所述目标衬底材料为硅基材料或者硅锗材料时，刻蚀气体为以下之一或组合：碳氟基气体、卤基气体、SF6气体。

11.根据权利要求1所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，当所述目标衬底材料为非硅基材料时，刻蚀气体为以下之一或组合：碳氟基气体、卤基气体、SF6气体及BCl3。

12.根据权利要求7、8、10或11任一项所述与CMOS工艺兼容的纳米结构制备方法，其特征在于，所述碳氟基气体为以下之一或组合：CF4、CHF3、CH2F2、CH3F、C3F6、C4F6、C4F8。