CN111252730A - 一种非对称半导体结构的制备方法 - Google Patents

一种非对称半导体结构的制备方法 Download PDF

Info

Publication number
CN111252730A
CN111252730A CN202010075810.9A CN202010075810A CN111252730A CN 111252730 A CN111252730 A CN 111252730A CN 202010075810 A CN202010075810 A CN 202010075810A CN 111252730 A CN111252730 A CN 111252730A
Authority
CN
China
Prior art keywords
pattern
semiconductor structure
asymmetric
etching
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010075810.9A
Other languages
English (en)
Inventor
孟令款
李可为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Technological University CDTU
Chengdu Univeristy of Technology
Original Assignee
Chengdu Technological University CDTU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Technological University CDTU filed Critical Chengdu Technological University CDTU
Priority to CN202010075810.9A priority Critical patent/CN111252730A/zh
Publication of CN111252730A publication Critical patent/CN111252730A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种非对称的半导体结构的制备方法，所述图案具有周期性或非周期性的图形，且图形两侧、图形周边或相邻图形间距大小不等。然后对衬底材料进行刻蚀，形成第一级沟槽图形，并在底部和侧壁形成钝化保护层，然后去除第一沟槽图形底部的钝化保护层，保持水平表面的正常刻蚀，形成第二级沟槽图形。通过重复上述步骤形成多层沟槽图形，最终形成非对称的半导体结构，且图形密度和相邻图形间距差距越大，非对称趋势越明显。本发明通过结构设计，利用深宽比依赖刻蚀效应(ARDE)，能够极大地克服现有加工方法的限制，并且无须引入复杂冗长的工艺步骤，即可采用常规的加工手段一次性地得到非对称的半导体结构。

Description

一种非对称半导体结构的制备方法
技术领域
本发明涉及半导体集成电路制造领域，更具体地说，涉及一种利用深宽比依赖刻蚀效应(ARDE)制备非对称的半导体结构的方法。
背景技术
光子晶体(photonic crystals，PhC)是具有不同介电常数或折射率的介质材料在一维、二维或三维方向上呈周期性有序排列构成的结构，从而对特定波长的光的传播起到选择性阻碍和控制作用的材料。由于其独特的光子带隙结构和光子局域特性，光子晶体在高反射镜、滤波器、分光装置、光波导、光纤、微型激光器、传感器、微波天线、海量储存与计算以及非线性光学等方面有着广泛的应用前景。
在现代电信中，光能在几秒钟内传输数千米的数字信息。适配的光学材料可有效控制光信号，材料的光学特性会受到特定结构化的决定性影响。硅可以被用于通讯元件，如过滤器或偏转器。然而，到目前为止，这些元件基本上都是平面的，即二维的。使用三维结构来制造光子晶体完全是可行的，然而采用一般的方法制造满足光子晶体需求的三维结构所需的成本比较高。
现行的大多数半导体结构基本上都是通过光刻和刻蚀得到，尽管容易得到尺度较小且高可靠的结构，而且在整个晶圆上也可以获得非常优良的工艺均匀性，但是它们往往都是对称性的结构，即在图形的不同侧面表现出对称的特点。在一些应用上，如光子晶体、医药传输系统上的结构如微针、半导体集成电路器件、传感器件等，会对非对称的结构有特别的需求，采用常规的加工方法需要借助于多次光刻和刻蚀，分步制备出满足要求的不同结构来，这明显增加了工艺复杂性，加大了工艺成本和控制难度。
发明内容
为解决上述问题，本发明提出了一种非对称的半导体结构的制备方法，即利用深宽比依赖刻蚀效应(Aspect Ratio Dependent Etching，ARDE)，通过结构设计，可以一次性的加工出满足要求的非对称半导体结构。具体包括如下步骤：
S1：在半导体衬底上使用光刻胶和/或硬掩模定义好光刻图案，上述图案具有周期性或非周期性的多种图形，且图形两侧、图形周边或相邻图形间距大小不等；
S2：通入第一刻蚀性气体对上述定义的图案进行刻蚀，形成第一级沟槽图形；
S3：通入钝化性气体在上述第一级沟槽图形底部和侧壁形成一钝化保护层；
S4：通入第二刻蚀性气体去除第一沟槽图形底部的钝化保护层，并保留侧壁的钝化保护层；
S5：周期性重复步骤S2-S3形成第二级沟槽图形、第三级沟槽图形……第N级沟槽图形，形成非对称半导体结构；
S6：清除残留在所述非对称半导体结构上所述钝化保护层、光刻胶和/或掩模层，形成最终的非对称的半导体结构。
优选地，上述图案可以为周期性或非周期性的线条形、圆形、椭圆形或不规则图形。
优选地，上述图案中图形密度和相邻图形间距差距越大，非对称趋势越明显，优选地，相邻间距大小为3倍以上的关系。
优选地，上述半导体衬底选自Si、Ge、SiGe、SiC、SiGeC、SOI以及包括InAs、GaN、GaAs和InP在内的III/V化合物半导体。
优选地，上述硬掩膜层为氧化硅、氮化硅、旋涂或CVD旋涂的非晶碳、硅基抗反射材料(Si ARC)以及上述材料组成的多层复合结构。
优选地，上述硬掩膜层为氧化硅/氮化硅、Si ARC/SOC/氧化硅或Si ARC/SOC/氮化硅复合结构。
优选地，上述第一刻蚀性气体选自SF6、SF6/O2、SF6/O2/Ar或SF6与其他气体的组合。
优选地，上述第二刻蚀性气体选自Ar、Ar和O2混合气体、SF6、SF6与O2混合气体。
优选地，在步骤S2之后，通入O2进行原位钝化处理。
优选地，在步骤S6之后进一步对上述非对称的半导体结构进行高温原位处理包括高温热氧化和高温氢气退火。
本发明的制备非对称的半导体结构的方法快速、高效且简单，可以一次性成型而无须采用多次光刻和刻蚀步骤，在几分钟内就能够得到所需结构，而且使用的工艺与当前的半导体产业完全兼容。
附图说明
通过以下参照附图对本发明的非对称半导体结构的制备方法进行描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1具有L1和L2周期性图案。
图2具有L1和L2周期性图案的俯视图。
图3具有L1、L2、L3、L4不同宽度的图案。
图4具有L1、L2、L3、L4不同宽度的图案的俯视图。
图5具有L1-L7的圆柱型图案。
图6形成第一沟槽图形。
图7形成钝化层。
图8去除底部钝化层。
图9形成第二沟槽图形。
图10形成第二沟槽图形的钝化层。
图11去除第二沟槽图形的底部钝化层。
图12形成第三级沟槽。
图13形成第四级沟槽。
图14多层堆叠的非对称纳米线结构示意图。
图15多层堆叠的对称性的半导体纳米线结构示意图。
具体实施方式
以下定义和缩写用于权利要求和说明书的解释。如本文所使用的，术语“包括”，“包含”，“包括”，“包含”，“具有”，“具有”，“包含”或其任何其他变型旨在覆盖非独家包容。例如，包括一系列元素的组合物，混合物，过程，方法，制品或设备不必仅限于那些元素，而是可以包括未明确列出或此类的组合物，混合物，过程，方法所固有的其他元素、物品或设备。
如本文中所使用的，在元件或组件之前的冠词“一”和“一个”旨在关于元件或组件的实例(即出现)的数量是非限制性的。因此，“一”或“一个”应被理解为包括一个或至少一个，并且元素或组件的单数形式也包括复数，除非数字显然是单数。现在将通过参考以下讨论和本申请的附图来更详细地描述本申请。注意，提供本申请的附图仅出于说明性目的，因此，附图未按比例绘制。还应注意，相同和相应的元件由相同的附图标记指代。
在下面的描述中，阐述了许多具体细节，例如特定的结构，部件，材料，尺寸，处理步骤和技术，以便提供对本申请的各种实施例的理解。然而，本领域的普通技术人员将意识到，可以在没有这些具体细节的情况下实践本申请的各种实施例。在其他情况下，没有详细描述公知的结构或处理步骤，以避免使本申请难以理解。下面将结合附图和实施例对本发明作进一步详细说明。
本发明提出了一种制备非对称的半导体结构的方法，可以应用于光子晶体、医药传输系统中的微针、半导体集成电路器件、传感器件等等。该方法快速、高效且简单，可以一次性成型而无须采用多次光刻和刻蚀步骤，在几分钟内就能够得到完整的非对称结构，而且使用的工艺与当前的半导体产业完全兼容。在下面的具体说明中，部分文字会以在光子晶体和半导体集成电路器件上的应用为例加以阐述。
首先提供一半导体衬底1，在其上依次形成硬掩膜层2、光刻层3。具体地，需要根据加工尺寸和性能方面的要求，来选择是否需要硬掩膜层2。对于一些尺寸较大的结构如微米或几百个纳米尺度量级的，可以直接使用光刻胶，但是在加工更小尺寸且对图形质量要求更高的结构上时，则往往需要选择使用一层或多层硬掩模材料，提高对衬底材料的刻蚀选择性和降低线条粗糙度以便获得更高质量的图形。
图1示出了在半导体衬底1上采用常规的光刻与刻蚀方法加工的图形，及其对应的俯视图。半导体衬底1可以由任何半导体材料构成，包括但不限于Si、Ge、SiGe、SiC、SiGeC和III/V化合物半导体，例如InAs、GaN、GaAs和InP。这些半导体材料组成的多层材料也可以用作半导体衬底。半导体衬底可以由单晶半导体材料组成，在本实施例中选用单晶硅作为半导体衬底。在另一些实施例中，半导体衬底可以为多晶或非晶半导体材料。随后根据具体需要，便可以利用本申请的方法得到满足要求的半导体结构。
在另一个实施例中，半导体衬底1可以包括绝缘体上半导体(SOI)衬底(未具体示出)。尽管没有具体示出，但是本领域技术人员理解，SOI衬底包括支撑衬底，位于支撑衬底表面上的绝缘体层，以及位于绝缘体层的上表面的最顶部的半导体层。支撑衬底为绝缘体层和最顶层的半导体层提供机械支撑。SOI衬底的支撑衬底和最上面的半导体层可以包括相同或不同的半导体材料。在一个实施例中，支撑衬底和最顶层的半导体层均由硅组成。在一些实施例中，支撑衬底是非半导体材料，包括例如介电材料和/或导电材料。
在一些实施例中，支撑衬底和SOI衬底的最顶部半导体层可以具有相同或不同的晶体取向。例如，支撑衬底和/或半导体层的晶体取向可以是{100}，{110}或{111}。除了特别提到的那些之外，其他晶体学取向也可以在本发明中使用。SOI衬底的衬底和/或顶部半导体层可以是单晶半导体材料、多晶材料或非晶材料。通常，至少最顶层的半导体层是单晶半导体材料。在一些实施例中，可以将位于绝缘体层顶部的最顶部半导体层处理为包括具有不同晶体取向的半导体区域。
SOI衬底的绝缘体层可以是结晶或非晶氧化物或氮化物。在一些实施例中，绝缘体层是氧化物，例如二氧化硅。绝缘体层可以是连续的，也可以是不连续的。当存在不连续的绝缘体区域时，绝缘体区域可以作为被半导体材料包围的隔离岛存在。
因此，术语“衬底”或“半导体衬底”应被理解为覆盖所有半导体材料以及这种材料的所有形式。衬底可以具有与图示的层不同的层，并且可以包括外延沉积的半导体层。
根据实际的加工需要，图形可以是线条形、圆形、椭圆形等规则形状，也可以是其他非规则形状等，可以是周期结构，也可以是非周期结构。这里以周期交替的线条形图形进行示例。
硬掩膜层2的材料可以为单一材料如氧化硅、氮化硅、旋涂的非晶碳(SOC)，CVD沉积的非晶碳、硅基抗反射材料(Si ARC)等，也可以为多种不同材料组成的复合结构，如氧化硅/氮化硅或SiARC/SOC/氧化硅或SiARC/SOC/氮化硅等，或其他材料组合而成的复合结构。当然，也可以采用其他薄膜形成该硬掩模层，本发明对此不作严格限定。硬掩膜层2可通过本领域合适的方法来形成，包括物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、或其他沉积方法。
然后，在硬掩模层2上涂覆光刻胶层3。通过光刻胶旋涂、显影、曝光等工艺，对光刻胶层进行图案化。光刻层102定义了最初的图形尺寸，可以采用传统的光刻技术如I线、248nm DUV光刻、193nm ArF光刻等。另外，也可以采用非传统的光刻技术如共聚物自组装首先形成模板，然后去除其中一种嵌段分子，定义出光刻图形。随后，采用等子体干法刻蚀技术将光刻胶层的图形转移到下面的硬掩模上，形成图案化的硬掩模层，如图1所示。为了保证掩模侧壁有良好的粗糙度性能往往选择去除光刻胶层3，这可以通过干法去胶工艺或湿法清洗工艺来完成。
为了加工出非对称的半导体结构，需要利用深宽比依赖刻蚀效应(ARDE)，即表现为：在同一衬底上不同尺寸的图形刻蚀深度不同，宽的图形刻蚀深，窄的图形刻蚀浅。这是因为高深宽比结构随着刻蚀深度的增加，刻蚀表面的有效反应成分的更新越来越困难。因此，为了使刻蚀顺利进行，刻蚀生成的挥发成分必须从深槽或深孔中被排出，并使充足的有效反应成分进入深槽或深孔以补充消耗掉的部分。根据这一原理，需要在光刻掩模板上设计出符合一定规则的图形，可以为周期性结构，也可以为非周期性的结构，但是图形两侧、图形周边或相邻图形的间距不能相近或相等，特别是图形密度和图形间距差距越大，即负载效应越大，结构的非对称趋势越明显。这里需要对上述语句进行更一般的描述。所谓图形两侧一般指的是线条形图形，即直接指某一图形的两个侧壁；所谓图形周边一般指的是圆柱形或具有曲率的图形，即其不像线条形仅具有两个侧壁，往往具有多个不同的侧壁，如圆柱形的周边具有无数个侧壁；所谓相邻图形指的紧密相邻的两个或多个图形，可以是线条形与圆柱形相邻，也可以是线条形与具有曲率的图形相邻，等等。如图1所示，提供了一种周期性的非对称线条形结构的设计示意图，相邻图形的尺寸以L1/L2相交替，且L1不等于L2。优选地，L1＞3L2或L1＜3L2。根据具体的应用需要，可以将两者的数值设计在不同的量级范围，如L1可以为1μm，L2可以为10μm甚至更大的尺度上。在一些实施例中，L1也可以为纳米尺度，而L2为微米尺度，这样将会得到更加明显的非对称结构图形。
更进一步，不同的图形间距也可以设计成不同的尺寸大小或尺度，如图3和图4所示提供了另一种实施例。其中，L1、L2、L3、L4……等为不同图形间的间距值，它们可以部分相同或全部不同，但相邻之间的数值不能相同，如L1为纳米尺度如200nm，L2可以为1μm，L3可以为10μm，L4可以为100μm……，由此经过一系列刻蚀可以得到具有不同形状的非对称结构。
如图5，给出了在半导体器件及微纳制造工艺中经常使用的另一种典型结构：圆形柱状图形。与线条形的图形结构不同，在它的周期性与非周期性的图形布局中，受到相邻图形的影响更多，因此涉及到的图形参数也更多。在一个实施例中，考察图5，其相邻的间距有L1、L2、L3、L4及两个对角线上的间距L5-L8。根据ARDE效应对刻蚀图形的影响，如果相邻图形的间距全都相等或相近的话，则能够获得几乎完全对称性的图形侧壁及刻蚀深度，保持高可靠的均匀性。作为一个常见的应用，在周期性图形结构的设计中，会确保L1-L4相近或相等，而L5-L8一般会大于L1-L4，这样刻蚀得到的图形不会显示明显的非对称性。然而，对于一些非常特别的应用如多种可调制的光子晶体结构、光波导结构或用于医药传输的微针结构，为了得到较明显的非对称结构，需要满足一定的条件即L1-L8中至少有一个与其他值不同，且相差越大，如3倍以上，得到的非对称性越明显。在一个实施例中，可以在兼顾精度和可制造性基础上进行满足一定规则的设计，即L1＞L2＞L3＞L4，或L1＜L2＜L3＜L4或L1＝L3＞L2＝L4等等，也可以把L5-L8等参数加入进来，根据实际需要进行其他更具个性化的设计。
进行完光刻掩模板几何尺寸的设计后，接下来就可以进行衬底材料的刻蚀工作，如可以选择常规的BOSCH深硅刻蚀技术或其变体如刻蚀-钝化交替循环、钝化-刻蚀交替循环、表面修饰-刻蚀-钝化交替循环等等处理方法，或低温深硅刻蚀技术或基于这两种主要技术的其他变形等刻蚀方法。这里对传统的BOSCH工艺为例进行一个简略说明，其原理是在反应腔室中轮流通入钝化气体C4F8与刻蚀气体SF6与衬底材料进行反应，工艺的整个过程是沉积钝化层步骤与刻蚀步骤的反复交替，以达到对衬底材料进行高深宽比、各向异性刻蚀的目的。其中保护气体C4F8在高密度等离子体的作用下分解生成碳氟聚合物保护层，沉积在已经做好图形的材料表面。刻蚀过程则是通过刻蚀气体SF6在等离子体的作用下分解，提供刻蚀所需的中性氟基团与加速离子，实现硅以及聚合物的各项异性刻蚀。刻蚀过程中，被刻蚀部分的聚合物保护层会完全去除掉，然后对保护层下的材料进行刻蚀，而侧壁的保护层由于离子刻蚀的方向性，刻蚀速度低而不会被去除。随后重复钝化步骤，导致刻蚀持续在垂直方向进行。最终经过一系列的钝化与刻蚀步骤，得到满足要求的非对称性半导体结构。
如图6-图13所示给出了一个完整的非对称结构的加工工艺流程图。首先，以图案化的硬掩模层2为掩模(图中光刻胶已经被去除，在一些实施例中也可以保留，视具体要求而定)，对半导体衬底100进行刻蚀，图中给出了第一个循环过程中的刻蚀形貌示意。可以看到，由于存在ARDE效应，两侧侧壁上刻蚀的横向深度与纵向深度均不同，这里左侧要大于右侧。此处，对半导体衬底材料进行刻蚀的刻蚀性气体可以为SF6、SF6/O2、SF6/O2/Ar或SF6与其他气体的组合，从而实现对干法刻蚀的调控。简而言之，首先通入上述刻蚀性气体对硅基材料进行刻蚀，一定时间后，即可形成第一级的图形，如图6。根据具体要求及工艺特点，还可以在刻蚀后引入O2对刻蚀后的图形进行原位钝化处理，或直接跳到下面的钝化步骤。
具体而言，在本实施方式中，可以通入SF6或SF6和O2的混合气体对半导体衬底1进行等离子体刻蚀。在此过程中，可以通过改变气体的流量大小、气体压强和功率等来调控半导体衬底的刻蚀速率。然而，在其他实施方式中，也可以采用其他刻蚀气体(例如，单一的SF6气体或Ar和SF6的混合气体)或者其他方式对半导体衬底1进行刻蚀。
接下来，利用C4F6或C4F8等钝化性气体在4-1中已经刻蚀的半导体结构的沟槽的底部和侧壁形成钝化保护层，如图7所示。在本实施方式中，采用通入C4F8气体，而在其他实施方式中，也可以通入C4F6气体或利用其他适合方式形成聚合物钝化保护层。在此步骤中，还可以通过控制不同的工艺参数来调节聚合物钝化层沉积的厚度。
然后，通入Ar或Ar和O2的混合气体，或SF6或/与O2气体等，通过调控各向异性的刻蚀能力，将水平表面上的钝化层去除，而沟槽侧壁的钝化层不被去除继续对侧壁进行保护，如图8所示。垂直方向上的刻蚀得以持续进行，并继续刻蚀半导体衬底1，形成新的沟槽，如图9所示。在此过程中，沟槽侧壁侧由于聚合物钝化保护层的存在所以刻蚀率较低，从而保证了后续总体上深硅刻蚀的各向异性。
在一些实施例中，可以先执行刻蚀也可以先执行聚合物钝化步骤。另外，根据具体的尺寸和形貌的要求，不同工艺循环可以采用相同或不同的工艺参数，以更灵活和充分的调节得到满足需求的非对称结构。
随后，图10到图12执行类似于图7到图9的交替循环步骤，最终得到具有多个分层的图形结构。如图13给出了4个刻蚀循环后的非对称半导体结构形貌。
可选地，在执行通入SF6或SF6和O2的混合气体进行等离子体刻蚀的步骤之后，可以通入O2，对形成的半导体结构进行原位处理，然后再通入C4F8执行聚合物钝化步骤。亦即，将等离子体刻蚀、O2原位处理和C4F8聚合物钝化视为一个工艺循环，该工艺循环重复执行，即可更灵活的调节非对称的半导体结构。当然，如果先进行C4F8聚合物钝化步骤的话，则需在随后的等离子体刻蚀后再通入O2进行原位处理，然后再进行第二个循环，即聚合物钝化、等离子体刻蚀及O2原位处理步骤，由此交替循环进行。根据半导体结构的刻蚀情况，每一次的工艺循环可以采用相同或不同的刻蚀工艺参数。其中，O2原位处理步骤的每次循环也可以采用不同的工艺参数。
作为一个实施例，上面提及的非对称半导体结构的加工方法也可以用于制造集成电路器件，但是在先进的半导体器件应用中，要将线宽尺寸进一步缩小到纳米尺度如50nm以下的大小。这里给出了一个示例，如图14所示给出了一个多层堆叠的纳米线结构的SEM切片图。相比于当前流行的FinFET器件，这一新型器件结构可以更好的抑制短沟道效应，增加对沟道的控制能力，并且能够与标准的FinFET器件工艺相兼容。从图中可以看出，相比右侧的纳米线，左侧的纳米线非对称性非常明显，而且随着刻蚀深度的增加，这各趋势愈加明显。在图15中，给出了多层堆叠的对称性的半导体纳米线结构，可以应用于光子晶体、医药传输微针或围栅堆叠纳米线器件之中。
最后，可以利用现有技术中的干法等离子体去除技术结合湿法清洗技术，对残留在半导体结构上的光刻胶和聚合物钝化保护层进行清除，并同时去除硬掩模层2，形成最终需要的非对称的半导体结构。
在一些实施例中，根据需要，还可以利用高温原位处理技术对制造得到的非对称半导体结构进行进一步的处理，得到更光滑的侧壁结构。此处的高温原位处理技术可以包括高温热氧化和高温氢气退火。高温热氧化和高温氢气退火可以相结合进行，或者分别单独执行，这需要视具体的结构尺寸、形貌及其性能要求而定。
本发明提供的非对称的半导体结构的制备方法中，通过使用重复的刻蚀和钝化步骤可以使刻蚀深度逐渐增加，而借助于具体工艺参数可以对腔体中的电场进行精确调控，每个刻蚀步骤都不会产生垂直的极其平滑的侧壁，而是会产生带有曲面的球形凹陷，从而实现对图形侧壁非对称形貌的精确控制。对于在光子晶体上的应用来说，半导体结构上的曲率大小是新型波导工作的基础。对于发生在某一波长处的光通迅而言，可以在侧壁上创造具有微米或纳米范围大小的波纹状周期性或非周期性结构，紧密相邻且具有一定深度的特别加工过的半导体侧壁就会像规则晶体一样，对某一波长的光发生折射。
光子晶体有不同的设计，有些可用作曲率半径很小、损耗很小的波导，或用作极小波段的滤光片和多路复用器，这一方法为满足电信光学组件的要求开辟了新的可能性。同时本专利的方法也可以在医药传输系统的结构中作为微针使用，或半导体集成电路制造之中，加工具有不同特征的纳米器件，如对称或非对称的多层堆叠的围栅纳米线器件。
虽然，上文中已经用一般性说明、具体实施方式，对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (10)

1.一种非对称半导体结构的制备方法，其特征在于包括以下步骤：
S1：在半导体衬底(1)上使用光刻胶和/或硬掩模定义好光刻图案，所述图案具有周期性或非周期性的多种图形，且图形两侧、图形周边或相邻图形间距大小不等；
S2：通入第一刻蚀性气体对上述定义的图案进行刻蚀，形成第一级沟槽图形；
S3：通入钝化性气体在所述第一级沟槽图形底部和侧壁形成一钝化保护层；
S4：通入第二刻蚀性气体去除第一沟槽图形底部的钝化保护层，并保留侧壁的钝化保护层；
S5：周期性重复步骤S2-S3形成第二级沟槽图形、第三级沟槽图形……第N级沟槽图形，形成非对称半导体结构；
S6：清除残留在所述非对称半导体结构上所述钝化保护层、光刻胶和/或掩模层(2)，形成最终的非对称的光子晶体结构。
2.如权利要求1所述的非对称半导体结构的制备方法，其特征在于，所述图案可以为周期性或非周期性的线条形、圆形、椭圆形或不规则图形。
3.如权利要求1所述的非对称半导体结构的制备方法，其特征在于，所述图案中图形密度和相邻图形间距差距越大，非对称趋势越明显，优选地，相邻间距大小为3倍以上的关系。
4.如权利要求1所述的非对称半导体结构的制备方法，其特征在于，所述半导体衬底(1)选择Si、Ge、SiGe、SiC、SiGeC、SOI以及包括InAs、GaN、GaAs和InP在内的III/V化合物半导体。
5.如权利要求1所述的非对称半导体结构的制备方法，其特征在于，所述硬掩膜层为氧化硅、氮化硅、旋涂或CVD旋涂的非晶碳、硅基抗反射材料(Si ARC)以及上述材料组成的多层复合结构。
6.如权利要求5所述的非对称半导体结构的制备方法，其特征在于，所述硬掩膜层为氧化硅/氮化硅、硅基抗反射材料(Si ARC)/SOC/氧化硅或Si ARC/SOC/氮化硅复合结构。
7.如权利要求1所述的非对称半导体结构的制备方法，其特征在于，所述第一刻蚀性气体选自SF6、SF6/O2、SF6/O2/Ar或SF6与其他气体的组合。
8.如权利要求1所述的非对称半导体结构的制备方法，其特征在于，所述第二刻蚀性气体选自Ar、Ar和O2混合气体、SF6、SF6与O2混合气体。
9.如权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S2之后，通入O2进行原位钝化处理。
10.如权利要求1所述的非对称半导体结构的制备方法，其特征在于，在步骤S6之后进一步对所述非对称半导体结构进行高温原位处理包括高温热氧化和高温氢气退火。
CN202010075810.9A 2020-01-22 2020-01-22 一种非对称半导体结构的制备方法 Pending CN111252730A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010075810.9A CN111252730A (zh) 2020-01-22 2020-01-22 一种非对称半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010075810.9A CN111252730A (zh) 2020-01-22 2020-01-22 一种非对称半导体结构的制备方法

Publications (1)

Publication Number Publication Date
CN111252730A true CN111252730A (zh) 2020-06-09

Family

ID=70942822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010075810.9A Pending CN111252730A (zh) 2020-01-22 2020-01-22 一种非对称半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN111252730A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115259679A (zh) * 2022-07-26 2022-11-01 Oppo广东移动通信有限公司 基板的蚀刻方法、壳体组件和电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800567A (zh) * 2012-08-27 2012-11-28 中国科学院苏州纳米技术与纳米仿生研究所 深硅刻蚀方法
CN105140100A (zh) * 2014-05-28 2015-12-09 台湾积体电路制造股份有限公司 使用双重图案化的自对准纳米线的形成
CN105329846A (zh) * 2014-08-12 2016-02-17 中国科学院微电子研究所 一种mems工艺中的刻蚀方法
CN105448697A (zh) * 2014-07-18 2016-03-30 中微半导体设备(上海)有限公司 高深宽比结构的刻蚀方法及mems器件的制作方法
CN105590845A (zh) * 2015-12-25 2016-05-18 中国科学院微电子研究所 堆叠围栅纳米线制造方法
CN105719961A (zh) * 2016-02-04 2016-06-29 中国科学院微电子研究所 堆叠纳米线制造方法
CN106553993A (zh) * 2015-09-28 2017-04-05 中国科学院微电子研究所 与cmos工艺兼容的纳米结构制备方法
CN107473178A (zh) * 2017-08-21 2017-12-15 叶军 一种mems器件湿法刻蚀工艺

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800567A (zh) * 2012-08-27 2012-11-28 中国科学院苏州纳米技术与纳米仿生研究所 深硅刻蚀方法
CN105140100A (zh) * 2014-05-28 2015-12-09 台湾积体电路制造股份有限公司 使用双重图案化的自对准纳米线的形成
CN105448697A (zh) * 2014-07-18 2016-03-30 中微半导体设备(上海)有限公司 高深宽比结构的刻蚀方法及mems器件的制作方法
CN105329846A (zh) * 2014-08-12 2016-02-17 中国科学院微电子研究所 一种mems工艺中的刻蚀方法
CN106553993A (zh) * 2015-09-28 2017-04-05 中国科学院微电子研究所 与cmos工艺兼容的纳米结构制备方法
CN105590845A (zh) * 2015-12-25 2016-05-18 中国科学院微电子研究所 堆叠围栅纳米线制造方法
CN105719961A (zh) * 2016-02-04 2016-06-29 中国科学院微电子研究所 堆叠纳米线制造方法
CN107473178A (zh) * 2017-08-21 2017-12-15 叶军 一种mems器件湿法刻蚀工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
（美）MICHAEL QUIRK，（美）JULIAN SERDA著；韩郑生等译: "半导体制造技术", 电子工业出版社, pages: 430 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115259679A (zh) * 2022-07-26 2022-11-01 Oppo广东移动通信有限公司 基板的蚀刻方法、壳体组件和电子设备
CN115259679B (zh) * 2022-07-26 2024-02-27 Oppo广东移动通信有限公司 基板的蚀刻方法、壳体组件和电子设备

Similar Documents

Publication Publication Date Title
US9633851B2 (en) Semiconductor device including small pitch patterns
US7659208B2 (en) Method for forming high density patterns
US8203137B2 (en) Photonic structure
US6110837A (en) Method for forming a hard mask of half critical dimension
KR101091298B1 (ko) 반도체 디바이스의 임계 치수를 축소하는 방법 및 축소된 임계 치수를 갖는 부분적으로 제조된 반도체 디바이스
KR100996072B1 (ko) 반도체 장치 제조 방법
US8288083B2 (en) Methods of forming patterned masks
US9293345B2 (en) Sidewall image transfer with a spin-on hardmask
US10354911B2 (en) Silicon on nothing devices and methods of formation thereof
US20160379823A1 (en) Tone inverted directed self-assembly (dsa) fin patterning
US8969205B2 (en) Double patterning via triangular shaped sidewall spacers
CN102446704B (zh) 双重图形化方法
CN111261586B (zh) 一种中孔半导体纳米结构的制作方法
CN112582255A (zh) 使用应力控制制造厚电介质膜的方法
US8084319B2 (en) Precisely tuning feature sizes on hard masks via plasma treatment
US20200279748A1 (en) Semiconductor structure and formation method thereof
CN111252730A (zh) 一种非对称半导体结构的制备方法
US9443756B2 (en) Methods of forming a substrate opening
CN113571413A (zh) 沟槽栅结构及形成方法
US20230245890A1 (en) Pitch Scaling in Microfabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200609

RJ01 Rejection of invention patent application after publication