JP6123242B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP6123242B2
JP6123242B2 JP2012247652A JP2012247652A JP6123242B2 JP 6123242 B2 JP6123242 B2 JP 6123242B2 JP 2012247652 A JP2012247652 A JP 2012247652A JP 2012247652 A JP2012247652 A JP 2012247652A JP 6123242 B2 JP6123242 B2 JP 6123242B2
Authority
JP
Japan
Prior art keywords
pattern
hard mask
sidewall
mask layer
core material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012247652A
Other languages
English (en)
Other versions
JP2014096494A (ja
Inventor
佑介 河野
佑介 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012247652A priority Critical patent/JP6123242B2/ja
Publication of JP2014096494A publication Critical patent/JP2014096494A/ja
Application granted granted Critical
Publication of JP6123242B2 publication Critical patent/JP6123242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、パターン形成方法に関し、特にナノインプリントモールドのモールドパターンを形成するパターン形成方法に関する。
近年、半導体装置の微細化に伴い、半導体装置の製造プロセスに用いられているフォトリソグラフィ工程での課題が顕著になりつつある。すなわち、現時点における最先端の半導体装置の設計ルールは、ハーフピッチ(hp)で数十nm程度にまで微細化してきており、従来の光を用いた縮小パターン転写によるリソグラフィでは解像力が不足し、パターン形成が困難な状況になっている。そこで、近年では、このようなリソグラフィに代わり、ナノインプリント技術が提案されている。
ナノインプリント技術は、基材の表面に微細な凹凸パターンを形成した型部材(モールドと呼ぶ)を用い、凹凸パターンを被加工物に転写することで微細構造を等倍転写するパターン形成技術である。上記のようなhpで数十nm程度の微細化に対応可能なモールドの製造方法として、芯材となるパターンの側壁に成膜を施し、側壁に形成された側壁パターンを残すように芯材を除去し、該側壁パターンを用いて微細なパターンを形成する方法(いわゆる、側壁法)が知られている。(例えば、特許文献1)。
米国特許出願公開第2008/0286449号
特許文献1には、クロム層を有する石英基板上にレジストの芯材パターンを形成し、この芯材パターンを覆うように側壁材料膜として酸化膜又は窒化膜を成膜し、その後、芯材パターンの側壁のみに側壁材料膜が残るように側壁材料膜をエッチングすることが記載されている。しかしながら、側壁材料膜のエッチングの際に、本来エッチングしたくないクロム層の一部がエッチングされる虞があり、石英基材に所望のパターンが形成されないことがある。なお、詳細については後述する。
本発明は上記実情に鑑みてなされたものであり、側壁法を用いてパターン形成を行う際に、精度良くパターンを得る技術を提供することを主目的とする。
本発明の一実施形態に係るパターン形成方法は、石英基材と、前記石英基材の片側に配置された
ハードマスク層とを有する被エッチング体を準備する被エッチング体準備工程と、前記ハードマスク層上に芯材パターンを形成する芯材パターン形成工程と、前記芯材パターンと、前記芯材パターンから露出した前記ハードマスク層とを覆うように側壁材料膜を形成する側壁材料膜形成工程と、前記芯材パターンの上面の前記側壁材料膜が除去され、且つ、前記芯材パターンの側壁と、前記芯材パターンの周囲の前記ハードマスク層とに前記側壁材料膜の一部が残存するように、前記側壁材料膜に対してドライエッチングを行う第1の側壁材料膜除去工程と、前記芯材パターンを除去する芯材パターン除去工程と、前記側壁材料膜の一部を除去し、前記ハードマスク層上に側壁パターンを形成する第2の側壁材料膜除去工程と、前記側壁パターンを介して前記ハードマスク層をエッチングしてハードマスクを形成するハードマスク形成工程と、前記ハードマスクを介して前記石英基材をエッチングして凹凸パターンを形成する凹凸パターン形成工程と、を有し、前記ハードマスク層は、クロムまたはクロム化合物を含むことを特徴とする。
他の態様として、前記側壁パターンは、前記ハードマスク層よりも前記ハードマスク層をエッチングするエッチャントに対してエッチング耐性が高いものとしてもよい。
本発明によれば、側壁法を用いてパターン形成を行う際に、精度良くパターンを作製することができる。
本発明の一実施形態に係るパターン形成方法を説明する工程断面図である。 本発明の一実施形態に係るパターン形成方法を説明する工程断面図である。 参考例を説明する工程断面図である。
以下、図面を参照して本発明を説明する。但し、本発明は種々の態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。また、説明の便宜上、実際に比べて縮尺などを変更して説明を実施していることに注意されたい。
本発明の説明を行うに先立ち、まず発明者が発見した側壁法を用いたパターン形成方法における問題点を説明する。なお、以下に説明する、発明者が本発明に至る前に行った技術的アプローチを参考例と称する。図3は、参考例を説明する工程断面図である。
側壁法によるパターン形成では、ハードマスク層502と、それが形成された基材501とにより構成される被エッチング体510を準備し、ハードマスク層502上に芯材パターン503を形成し、この芯材パターン503を覆うように側壁材料膜504を成膜する(図3(A)参照)。側壁材料膜504は、ハードマスク層502よりもハードマスク層502をエッチングするエッチャントに対するエッチング耐性が高い材料により構成される。
芯材パターン503の側壁のみに側壁材料膜504が残存するようにエッチバックを行う。この際、後に続くハードマスク層502、基材501のエッチングを適切に実行するために、芯材パターン503の周囲のハードマスク層502が露出するようにオーバーエッチングが行われる。しかしながら、オーバーエッチングを行うと、芯材パターン503の周囲のハードマスク層502が必要以上にエッチングされてしまうことがある。その後、芯材パターン503をエッチングにより除去し、ハードマスク層502上に側壁パターン504aを形成する。さらに、芯材パターン503をエッチングする際にも、芯材パターン503の周囲のハードマスク層502が必要以上にエッチングされてしまうことがある(図3(B)参照)。)
側壁パターン504aをマスクとして、ハードマスク層502をパターニングすると、膜減りした領域(図における一点鎖線で囲んだ部分)がそれ以外の領域に比べてハードマスク層502が早く消失する。通常、ハードマスク層502と基材501とはエッチング選択性の良い組み合わせで選択されるため、露出しているハードマスク層502が除去された後は、基材501にエッチングが進行せず、供給されるエッチャントは側壁パターン504a下のハードマスク層502のサイドエッチングに費やされる。また、側壁パターン504aは、ハードマスク層502をエッチングするエッチャントに対してハードマスク層502よりもエッチング耐性が高い材料で構成されているので、ハードマスク層502のエッチングでは側壁パターン504aの高さの変化が少なく、側壁パターン504aがアスペクト比の高い構造体として維持される。ハードマスク層の所望の部位が除去されるまでエッチングが行われると、ハードマスク層502へのサイドエッチングが過度に進行することとなり、結果、アスペクト比の高い構造である側壁パターン504aが足場の安定性を欠き所望の形態を維持できずに倒壊などが生じる現象が発生する(図3(C)参照)。
以上のように、側壁パターン504aに倒壊などが生じると、ハードマスク層502を介して基材501にエッチングを行ったときに基材501に所期の凹凸パターンを精度良く形成することできないという問題があることを見出した。さらに、上記の問題は、側壁パターン504aのアスペクト比が1以上の構造体である場合に顕著に見られることが分かった。以上の参考例に関する説明を踏まえて本発明を理解されたい。なお、本明細書におけるアスペクト比とは、{側壁パターンの高さ/側壁パターンの上面により規定される幅}により表される値とする。
図1〜2を参照して、本発明の一実施形態に係るパターン形成方法について説明する。図1及び図2は、本発明の一実施形態に係るパターン形成方法を説明する工程断面図である。
(1)被エッチング体準備工程(図1(A)参照)
基材101の一方の面1aにハードマスク層102が形成された被エッチング体110を準備する。被エッチング体110は、基材101にハードマスク層102を形成して準備してもよいし、基材101にハードマスク層102が予め形成されたものを入手して準備してもよい。
基材101の材料は、本発明の一実施形態に係るパターン形成方法を適用する対象に応じて適宜選択できる。例えば、石英やソーダライムガラス、ホウ珪酸ガラス等のガラス、シリコンやガリウム砒素、窒化ガリウム等の半導体、金属、あるいは、これらの材料の任意の組み合わせからなる複合材料などから選択するとよい。ナノインプリントモールドを作製する場合には、基材101は典型的には石英、シリコンである。半導体装置を作製する場合には、基材101は典型的にはシリコンである。
基材101の厚みは、基材101に形成するパターンの形状や寸法、材料強度、取り扱い適性等を考慮して設定することができ、例えば、300μm〜10mmの範囲で適宜設定することができる。なお、図示しないが基材101の一方の側1aには、予め素子、配線、電極、アライメントマークなどの種々の微細な構造体が形成されていてもよい。
ハードマスク層102の材料は、基材101に対してエッチング選択性の良い材料で構成することが好ましく、例えば、クロム、チタン、タンタルなどの金属又は金属化合物、酸化シリコン、窒化シリコン、モリブデンシリサイドなどの半導体化合物などを挙げることができる。ハードマスク層102は、材料に応じて物理蒸着法、スパッタ法、CVD法などの真空成膜法により形成することができる。
ハードマスク層102の厚みは、特に制限はないが、例えば、1nm〜50nmの範囲で設定することができる。ハードマスク層102の厚みを上記の範囲とする理由としては、厚みが1nm未満になるとハードマスク層にピンホールが発生しやすくなり、厚みが50nmより大きくなると100nm以下の微細なパターンの加工が困難となることがあるからである。なお、図ではハードマスク層102を単層として示したが、複数積層されたものであってもよいし、ハードマスク層と別の層の積層体による多重積層構造を有していてもよい。
(2)芯材パターン形成工程(図1(B)参照)
ハードマスク層102の表面1b上に芯材パターン103を形成する。芯材パターン103は、側壁法において芯材やコアなどと称される構造体であり、後述する側壁材料膜は芯材パターンの側壁の形状を再現するような形状で形成される。
芯材パターン103の材料は、特に制限はなく、有機材料や無機材料を用いることができる。芯材パターン103をレジストなどの有機材料により構成する場合には、ハードマスク層102上に有機材料を含むレジストを塗布し、このレジストを化学線リソグラフィ、ナノインプリントリソグラフィなどによりパターニングすることで、ハードマスク層102上に芯材パターン103を形成することができる。また、芯材パターン103をシリコン、シリコン酸化物、シリコン窒化物などの無機材料により構成する場合には、ハードマスク層102上に真空成膜法により無機材料を堆積させ、この無機材料をレジストを用いた化学線リソグラフィ、ナノインプリントリソグラフィなどでパターニングすることで、ハードマスク層102上に芯材パターン103を形成することができる。
芯材パターン103は、典型的にはラインパターンである。但し、これに限らず、ドット状のピラーパターンなどであってもよい。また、基材上に形成される芯材パターン群がラインパターン、ピラーパターンを組み合わせたものであってもよい。
(3)側壁材料膜形成工程(図1(C)参照)
芯材パターン103と、芯材パターン103から露出したハードマスク層102とを覆うように側壁材料膜104を形成する。側壁材料膜104は、加工されて後述する側壁パターンとなる層である。側壁材料膜104の材料は、例えば、クロム、チタン、タンタルなどの金属又は金属化合物、多結晶シリコンなどの半導体、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などのシリコン化合物の中から適宜選択するとよい。側壁材料膜104は、ハードマスク層102をエッチングするエッチャントに対するエッチング耐性がハードマスク層102よりも高い材料により構成することがハードマスクの加工性の観点から好ましい。例えば、ハードマスク層102をエッチングする際の、側壁材料膜のエッチングレートをRs、ハードマスク層のエッチングレートをRhとしたときに、Rh≧10×Rsであることが好ましい。側壁材料膜104は、材料に応じて物理蒸着法、スパッタ法、CVD法、原子層堆積(ALD)法などの真空成膜法により形成できる。なかでも原子層堆積(ALD)法は、0.1nm〜100nmの原子層を均一に成膜することができることから、好適な成膜手法である。芯材パターン103の側壁に形成された側壁材料膜104の厚みは、側壁パターンの幅に相当するものであり、得たいパターン寸法に応じて適宜設定すればよい。
なお、側壁材料膜104を形成するのに先立ち、芯材パターン103をスリミングし、その寸法を小さくしてもよい。スリミングは、芯材パターン103の材料に応じて、ドライエッチング、ウェットエッチング、アッシングなどにより行うことができる。スリミングによって芯材パターン103を細らせる量は、得たい凹凸パターンの寸法やパターン同士の間隔などに応じて適宜設定できる。
(4)第1の側壁材料膜除去工程(図1(D)参照)
芯材パターン103の上面の側壁材料膜104が除去され、且つ、芯材パターン103の側壁と、芯材パターン103の周囲のハードマスク層102とに側壁材料膜104の一部が残存するように、側壁材料膜104に対してドライエッチングを行う。
ドライエッチングでは、芯材パターン103の上面の側壁材料膜とそれ以外の側壁材料膜とではエッチングレートに差が生じ、芯材パターン103の上面の側壁材料膜はそれ以外の側壁材料膜よりもエッチングレートが早くなる。これは、芯材パターン103同士の間にはエッチャントが到達しにくいことや、芯材パターン103の周りでは芯材パターン103が傘の如くはたらくことにより、エッチャントが到達しにくいことによるものと考えられる。したがって、芯材パターン103の上面の側壁材料膜104を除去するための条件でドライッチングを行うことで、芯材パターン103の側壁と、芯材パターン103の周囲(図における一点鎖線で囲んだ部分)のハードマスク層102とに側壁材料膜104の一部を残存させることができる。芯材パターンの103の周囲のハードマスク層102上の側壁材料膜を残すために、処理圧力を上げたり、バイアスを低くしたりし、エッチングの異方性を下げるようにしてもよい。
(5)芯材パターン除去工程(図2(A)参照)
芯材パターン103を除去する。芯材パターン103の除去は、芯材パターン103の材料に応じて、ドライエッチング、ウェットエッチング、アッシングなどにより行うことができる。芯材パターン103の周囲(図において一点鎖線で囲んだ部分)のハードマスク層102上には側壁材料膜104の一部が残存しているため、芯材パターン103の除去に伴うハードマスク層102の減少は抑制される。
また、芯材パターン103が除去される際に、芯材パターン103の側壁の側壁材料膜104と、芯材パターン103の周囲のハードマスク層102上には側壁材料膜104とが連結しているので、芯材パターン103の側壁の側壁材料膜104が応力により倒れや滑りを抑制するという効果が期待できる。
(6)第2の側壁材料膜除去工程(図2(B)参照)
側壁材料膜104の一部である残膜部分を除去し、ハードマスク層102の表面1b上に側壁パターン104aを形成する。側壁材料膜104の一部の除去は、ドライエッチングなどにより行うことができる。側壁材料膜104は、ハードマスク層102に対してエッチング選択性の良い材料により構成されているので、側壁材料膜104の一部を除去するにあたり、ハードマスク層102の膜厚の減少が抑制される。これにより、後述するハードマスク層102のエッチング開始面を、被エッチング体110の面内で均一に揃えることができる。また、第2の側壁材料除去工程を芯材パターン除去工程後に行うことで、芯材パターン除去工程で芯材パターンが完全に除去されず残っている場合であっても、次の第2の側壁材料除去工程でその残部を除去することができる。
なお、芯材パターンを除去した状態のものを、パターン形成用構造体として提供することも可能である。パターン形成用構造体100´は、側壁法を用いて凹凸パターンを形成するために用いられる、パターン形成用構造体であって、凹凸パターンが形成される基材101と、基材101の一方の面1a上に配置されたハードマスク層102と、ハードマスク層102上に配置された側壁パターン104aと、を有し、ハードマスク層102の側壁パターン104aが接する面1bを表面としたとき、側壁パターン104aが接する領域(X)のハードマスク層102の表面1bと、側壁パターン104aから露出する領域(Y)ハードマスク層102の表面1bとが、基材101の一方の面1aから実質的に等しい距離に存在することを特徴とするものである。実質的に等しい距離に存在するとは、両者における基材101の一方の面1aからの距離の差が3nm以内であることをいう。このようなパターン形成用構造体は、ハードマスク層102のエッチング開始面が揃っているため、基材101のエッチングを精度良く行うことができる。
(7)ハードマスク形成工程(図2(C)参照)
側壁パターン104aをエッチングマスクとしてハードマスク層102をエッチングし、ハードマスク102aを形成する。本発明の一実施形態に係るパターン形成方法によれば、ハードマスク層の所望の部位が除去されるまでエッチングを行っても、ハードマスク層102へのサイドエッチングが過度に進行することがない、又は、サイドエッチングが進行したとしても進行度合いが参考例に比べて軽いため、側壁パターン104aに倒れなどが生じることが抑えられる。
側壁パターン104aが、ハードマスク層102よりもハードマスク層102をエッチングするエッチャントに対してエッチング耐性が高く、エッチング中に側壁パターン104aの高さの減少が少ない場合であっても、側壁パターン104aに倒れなどが生じることが抑えられる。また、側壁パターン104aのアスペクト比が1以上であっても、側壁パターン104aの土台となるハードマスク102aの形状が維持されているため、側壁パターン104aに倒れなどが生じることが抑えられる。側壁パターン104aは、後述する基材101のエッチング後まで残しておいてもよいし、ハードマスク102aの形成後にドライエッチング又はウェットエッチングにより除去してもよい。
(8)凹凸パターン形成工程(図2(D)参照)
ハードマスク102aをエッチングマスクとして、基材101をエッチングして凹凸パターン101aを形成する。以上により、構造体100が作製される。構造体100は、例えば、ナノインプリントモールドや半導体装置である。
以上のように、本発明の一実施形態に係るパターン形成方法によれば、ハードマスク層102をエッチングする際に、側壁パターン104aに倒れなどが生じることが抑制されることにより、精度良くハードマスク102aが形成される。これにより、ハードマスク102aをエッチングマスクとして基材101をエッチングした場合に、基材101の一方の面1a側に凹凸パターン101aを精度良く作製することが可能となる。
100…構造体、101…基材、101a…凹凸パターン、102…ハードマスク層、102a…ハードマスク、103…芯材パターン、104…側壁材料膜、104a…側壁パターン、110…被エッチング体、501…基材、501a…凹凸パターン、502…ハードマスク層、502a…ハードマスク、503…芯材パターン、504…側壁材料膜、504a…側壁パターン、510…被エッチング体

Claims (2)

  1. 石英基材と、前記石英基材の片側に配置されたハードマスク層とを有する被エッチング体を準備する被エッチング体準備工程と、
    前記ハードマスク層上に芯材パターンを形成する芯材パターン形成工程と、
    前記芯材パターンと、前記芯材パターンから露出した前記ハードマスク層とを覆うように側壁材料膜を形成する側壁材料膜形成工程と、
    前記芯材パターンの上面の前記側壁材料膜が除去され、且つ、前記芯材パターンの側壁と、前記芯材パターンの周囲の前記ハードマスク層とに前記側壁材料膜の一部が残存するように、前記側壁材料膜に対してドライエッチングを行う第1の側壁材料膜除去工程と、
    前記芯材パターンを除去する芯材パターン除去工程と、
    前記側壁材料膜の一部を除去し、前記ハードマスク層上に側壁パターンを形成する第2の側壁材料膜除去工程と、
    前記側壁パターンを介して前記ハードマスク層をエッチングしてハードマスクを形成するハードマスク形成工程と、
    前記ハードマスクを介して前記石英基材をエッチングして凹凸パターンを形成する凹凸パターン形成工程と、を有し、
    前記ハードマスク層は、クロムまたはクロム化合物を含むナノインプリントモールドの製造方法。
  2. 前記側壁パターンは、前記ハードマスク層よりも前記ハードマスク層をエッチングするエッチャントに対してエッチング耐性が高い、請求項1記載のナノインプリントモールドの製造方法。
JP2012247652A 2012-11-09 2012-11-09 パターン形成方法 Active JP6123242B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012247652A JP6123242B2 (ja) 2012-11-09 2012-11-09 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012247652A JP6123242B2 (ja) 2012-11-09 2012-11-09 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014096494A JP2014096494A (ja) 2014-05-22
JP6123242B2 true JP6123242B2 (ja) 2017-05-10

Family

ID=50939344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012247652A Active JP6123242B2 (ja) 2012-11-09 2012-11-09 パターン形成方法

Country Status (1)

Country Link
JP (1) JP6123242B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
JP6565415B2 (ja) * 2015-07-22 2019-08-28 大日本印刷株式会社 インプリントモールド製造用の基板およびインプリントモールドの製造方法
CN112086348B (zh) * 2020-08-31 2022-11-29 上海华力微电子有限公司 双重图形氧化硅芯轴制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592870B2 (ja) * 1996-12-26 2004-11-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3595716B2 (ja) * 1999-03-01 2004-12-02 株式会社東芝 半導体装置の製造方法
JP3483541B2 (ja) * 2000-12-08 2004-01-06 沖電気工業株式会社 半導体装置の製造方法
JP2008072032A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 半導体装置の製造方法
KR100881513B1 (ko) * 2007-05-18 2009-02-05 주식회사 동부하이텍 반도체 미세패턴 형성 방법
US7709396B2 (en) * 2008-09-19 2010-05-04 Applied Materials, Inc. Integral patterning of large features along with array using spacer mask patterning process flow
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US7989355B2 (en) * 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
KR101425760B1 (ko) * 2010-08-27 2014-08-01 도쿄엘렉트론가부시키가이샤 에칭 방법, 기판 처리 방법, 패턴 형성 방법, 반도체 소자의 제조 방법, 및 반도체 소자
JP5634313B2 (ja) * 2011-03-29 2014-12-03 富士フイルム株式会社 レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
JP5337207B2 (ja) * 2011-07-29 2013-11-06 株式会社東芝 パターン検査データの作成方法

Also Published As

Publication number Publication date
JP2014096494A (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
US10049878B2 (en) Self-aligned patterning process
US9129906B2 (en) Self-aligned double spacer patterning process
KR101670556B1 (ko) 집적 회로 패터닝 방법
US9373580B2 (en) Dual hard mask lithography process
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
TWI576897B (zh) 製造方法與圖案化方法
KR20180045892A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US8728945B2 (en) Method for patterning sublithographic features
JP6123242B2 (ja) パターン形成方法
JP2010087300A (ja) 半導体装置の製造方法
US20210159081A1 (en) Semiconductor structure and fabrication method thereof
JP2009239030A (ja) 半導体装置の製造方法
TWI443758B (zh) 形成閘極導體結構的方法
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
US7939451B2 (en) Method for fabricating a pattern
CN112951718B (zh) 半导体结构及其形成方法
US9348230B2 (en) Method of manufacturing semiconductor device
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JP6206667B2 (ja) パターン形成方法
JP6019966B2 (ja) パターン形成方法
JP6019967B2 (ja) パターン形成方法
KR100816210B1 (ko) 반도체 장치 형성 방법
US20180323072A1 (en) Method For Increasing Trench CD in EUV Patterning Without Increasing Single Line Opens or Roughness

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170320

R150 Certificate of patent or registration of utility model

Ref document number: 6123242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150