JP2014096494A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2014096494A JP2014096494A JP2012247652A JP2012247652A JP2014096494A JP 2014096494 A JP2014096494 A JP 2014096494A JP 2012247652 A JP2012247652 A JP 2012247652A JP 2012247652 A JP2012247652 A JP 2012247652A JP 2014096494 A JP2014096494 A JP 2014096494A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hard mask
- sidewall
- mask layer
- core material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】 ハードマスク層を備える基材を含む被エッチング体を準備する工程と、芯材パターンを形成する工程と、芯材パターンを覆うように側壁材料膜を形成する工程と、芯材パターンの上面の側壁材料膜が除去され、且つ、芯材パターンの側壁と、芯材パターンの周囲のハードマスク層とに側壁材料膜の一部が残存するように、側壁材料膜に対してドライエッチングを行う工程と、芯材パターンを除去する工程と、側壁材料膜の一部を除去し、ハードマスク層上に側壁パターンを形成する工程と、側壁パターンを介してハードマスク層をエッチングしてハードマスクを形成する工程と、ハードマスクを介して基材をエッチングして凹凸パターンを形成する工程とを有する。
【選択図】図2
Description
基材101の一方の面1aにハードマスク層102が形成された被エッチング体110を準備する。被エッチング体110は、基材101にハードマスク層102を形成して準備してもよいし、基材101にハードマスク層102が予め形成されたものを入手して準備してもよい。
ハードマスク層102の表面1b上に芯材パターン103を形成する。芯材パターン103は、側壁法において芯材やコアなどと称される構造体であり、後述する側壁材料膜は芯材パターンの側壁の形状を再現するような形状で形成される。
芯材パターン103と、芯材パターン103から露出したハードマスク層102とを覆うように側壁材料膜104を形成する。側壁材料膜104は、加工されて後述する側壁パターンとなる層である。側壁材料膜104の材料は、例えば、クロム、チタン、タンタルなどの金属又は金属化合物、多結晶シリコンなどの半導体、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などのシリコン化合物の中から適宜選択するとよい。側壁材料膜104は、ハードマスク層102をエッチングするエッチャントに対するエッチング耐性がハードマスク層102よりも高い材料により構成することがハードマスクの加工性の観点から好ましい。例えば、ハードマスク層102をエッチングする際の、側壁材料膜のエッチングレートをRs、ハードマスク層のエッチングレートをRhとしたときに、Rh≧10×Rsであることが好ましい。側壁材料膜104は、材料に応じて物理蒸着法、スパッタ法、CVD法、原子層堆積(ALD)法などの真空成膜法により形成できる。なかでも原子層堆積(ALD)法は、0.1nm〜100nmの原子層を均一に成膜することができることから、好適な成膜手法である。芯材パターン103の側壁に形成された側壁材料膜104の厚みは、側壁パターンの幅に相当するものであり、得たいパターン寸法に応じて適宜設定すればよい。
芯材パターン103の上面の側壁材料膜104が除去され、且つ、芯材パターン103の側壁と、芯材パターン103の周囲のハードマスク層102とに側壁材料膜104の一部が残存するように、側壁材料膜104に対してドライエッチングを行う。
芯材パターン103を除去する。芯材パターン103の除去は、芯材パターン103の材料に応じて、ドライエッチング、ウェットエッチング、アッシングなどにより行うことができる。芯材パターン103の周囲(図において一点鎖線で囲んだ部分)のハードマスク層102上には側壁材料膜104の一部が残存しているため、芯材パターン103の除去に伴うハードマスク層102の減少は抑制される。
側壁材料膜104の一部である残膜部分を除去し、ハードマスク層102の表面1b上に側壁パターン104aを形成する。側壁材料膜104の一部の除去は、ドライエッチングなどにより行うことができる。側壁材料膜104は、ハードマスク層102に対してエッチング選択性の良い材料により構成されているので、側壁材料膜104の一部を除去するにあたり、ハードマスク層102の膜厚の減少が抑制される。これにより、後述するハードマスク層102のエッチング開始面を、被エッチング体110の面内で均一に揃えることができる。また、第2の側壁材料除去工程を芯材パターン除去工程後に行うことで、芯材パターン除去工程で芯材パターンが完全に除去されず残っている場合であっても、次の第2の側壁材料除去工程でその残部を除去することができる。
側壁パターン104aをエッチングマスクとしてハードマスク層102をエッチングし、ハードマスク102aを形成する。本発明の一実施形態に係るパターン形成方法によれば、ハードマスク層の所望の部位が除去されるまでエッチングを行っても、ハードマスク層102へのサイドエッチングが過度に進行することがない、又は、サイドエッチングが進行したとしても進行度合いが参考例に比べて軽いため、側壁パターン104aに倒れなどが生じることが抑えられる。
ハードマスク102aをエッチングマスクとして、基材101をエッチングして凹凸パターン101aを形成する。以上により、構造体100が作製される。構造体100は、例えば、ナノインプリントモールドや半導体装置である。
Claims (3)
- 基材と、前記基材の片側に配置されたハードマスク層とを有する被エッチング体を準備する被エッチング体準備工程と、
前記ハードマスク層上に芯材パターンを形成する芯材パターン形成工程と、
前記芯材パターンと、前記芯材パターンから露出した前記ハードマスク層とを覆うように側壁材料膜を形成する側壁材料膜形成工程と、
前記芯材パターンの上面の前記側壁材料膜が除去され、且つ、前記芯材パターンの側壁と、前記芯材パターンの周囲の前記ハードマスク層とに前記側壁材料膜の一部が残存するように、前記側壁材料膜に対してドライエッチングを行う第1の側壁材料膜除去工程と、
前記芯材パターンを除去する芯材パターン除去工程と、
前記側壁材料膜の一部を除去し、前記ハードマスク層上に側壁パターンを形成する第2の側壁材料膜除去工程と、
前記側壁パターンを介して前記ハードマスク層をエッチングしてハードマスクを形成するハードマスク形成工程と、
前記ハードマスクを介して前記基材をエッチングして凹凸パターンを形成する凹凸パターン形成工程と、を有するパターン形成方法。 - 前記側壁パターンは、前記ハードマスク層よりも前記ハードマスク層をエッチングするエッチャントに対してエッチング耐性が高い、請求項1記載のパターン形成方法。
- 側壁法を用いて凹凸パターンを形成するために用いられる、パターン形成用構造体であって、
凹凸パターンが形成される基材と、
前記基材の一方の面上に配置されたハードマスク層と、
前記ハードマスク層上に配置された側壁パターンと、を有し、
前記ハードマスク層の前記側壁パターンが接する面を表面としたとき、前記側壁パターンが接する前記ハードマスク層の表面と、前記側壁パターンから露出した前記ハードマスク層の表面とが、前記基材の一方の面から実質的に等しい距離に存在する、パターン形成用構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247652A JP6123242B2 (ja) | 2012-11-09 | 2012-11-09 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012247652A JP6123242B2 (ja) | 2012-11-09 | 2012-11-09 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014096494A true JP2014096494A (ja) | 2014-05-22 |
JP6123242B2 JP6123242B2 (ja) | 2017-05-10 |
Family
ID=50939344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012247652A Active JP6123242B2 (ja) | 2012-11-09 | 2012-11-09 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6123242B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143890A (ja) * | 2015-02-02 | 2016-08-08 | 東京エレクトロン株式会社 | 自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法 |
JP2017028081A (ja) * | 2015-07-22 | 2017-02-02 | 大日本印刷株式会社 | インプリントモールド製造用の基板およびインプリントモールドの製造方法 |
CN112086348A (zh) * | 2020-08-31 | 2020-12-15 | 上海华力微电子有限公司 | 双重图形氧化硅芯轴制备方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189901A (ja) * | 1996-12-26 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000252263A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2002237603A (ja) * | 2000-12-08 | 2002-08-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008072032A (ja) * | 2006-09-15 | 2008-03-27 | Toshiba Corp | 半導体装置の製造方法 |
US20080286973A1 (en) * | 2007-05-18 | 2008-11-20 | Eun Soo Jeong | Method for forming semiconductor fine-pitch pattern |
JP2010114424A (ja) * | 2008-09-19 | 2010-05-20 | Applied Materials Inc | スペーサマスクパターニングプロセスフローを用いた大きい特徴部と配列との一体パターニング |
JP2010153872A (ja) * | 2008-12-24 | 2010-07-08 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
US20100203734A1 (en) * | 2009-02-12 | 2010-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of pitch halving |
JP2012009875A (ja) * | 2011-07-29 | 2012-01-12 | Toshiba Corp | パターン検査データの作成方法 |
WO2012026286A1 (ja) * | 2010-08-27 | 2012-03-01 | 東京エレクトロン株式会社 | エッチング方法、基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子 |
JP2012209290A (ja) * | 2011-03-29 | 2012-10-25 | Fujifilm Corp | レジストパターン形成方法およびそれを用いたパターン化基板の製造方法 |
-
2012
- 2012-11-09 JP JP2012247652A patent/JP6123242B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189901A (ja) * | 1996-12-26 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2000252263A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2002237603A (ja) * | 2000-12-08 | 2002-08-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008072032A (ja) * | 2006-09-15 | 2008-03-27 | Toshiba Corp | 半導体装置の製造方法 |
US20080286973A1 (en) * | 2007-05-18 | 2008-11-20 | Eun Soo Jeong | Method for forming semiconductor fine-pitch pattern |
JP2010114424A (ja) * | 2008-09-19 | 2010-05-20 | Applied Materials Inc | スペーサマスクパターニングプロセスフローを用いた大きい特徴部と配列との一体パターニング |
JP2010153872A (ja) * | 2008-12-24 | 2010-07-08 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
US20100203734A1 (en) * | 2009-02-12 | 2010-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of pitch halving |
WO2012026286A1 (ja) * | 2010-08-27 | 2012-03-01 | 東京エレクトロン株式会社 | エッチング方法、基板処理方法、パターン形成方法、半導体素子の製造方法、および半導体素子 |
JP2012209290A (ja) * | 2011-03-29 | 2012-10-25 | Fujifilm Corp | レジストパターン形成方法およびそれを用いたパターン化基板の製造方法 |
JP2012009875A (ja) * | 2011-07-29 | 2012-01-12 | Toshiba Corp | パターン検査データの作成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143890A (ja) * | 2015-02-02 | 2016-08-08 | 東京エレクトロン株式会社 | 自己配列されたパターニング集積化スキームにおけるパターン密度を増加させるための方法 |
JP2017028081A (ja) * | 2015-07-22 | 2017-02-02 | 大日本印刷株式会社 | インプリントモールド製造用の基板およびインプリントモールドの製造方法 |
CN112086348A (zh) * | 2020-08-31 | 2020-12-15 | 上海华力微电子有限公司 | 双重图形氧化硅芯轴制备方法 |
CN112086348B (zh) * | 2020-08-31 | 2022-11-29 | 上海华力微电子有限公司 | 双重图形氧化硅芯轴制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6123242B2 (ja) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10049878B2 (en) | Self-aligned patterning process | |
US9831117B2 (en) | Self-aligned double spacer patterning process | |
TWI409852B (zh) | 利用自對準雙重圖案製作半導體元件微細結構的方法 | |
KR20180045892A (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
KR100876892B1 (ko) | 반도체 소자의 제조방법 | |
JP2008517448A (ja) | リバーストーン処理を利用したリセス構造の形成方法 | |
KR20150101398A (ko) | 기판 내 반도체 장치의 핀 구조체 제조방법 | |
TW200901272A (en) | Method for forming fine patterns in semiconductor device | |
JP6123242B2 (ja) | パターン形成方法 | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
KR102052465B1 (ko) | 나노임프린트 몰드의 제조 방법 | |
US11664234B2 (en) | Semiconductor structure and fabrication method thereof | |
JP2009239030A (ja) | 半導体装置の製造方法 | |
US8084832B2 (en) | Semiconductor device | |
JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
TWI443758B (zh) | 形成閘極導體結構的方法 | |
JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
US7939451B2 (en) | Method for fabricating a pattern | |
CN112951718B (zh) | 半导体结构及其形成方法 | |
US7195716B2 (en) | Etching process and patterning process | |
JP2001230233A (ja) | 半導体装置の製造方法 | |
US7906272B2 (en) | Method of forming a pattern of a semiconductor device | |
US9348230B2 (en) | Method of manufacturing semiconductor device | |
JP6206667B2 (ja) | パターン形成方法 | |
KR100816210B1 (ko) | 반도체 장치 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6123242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |