JP2008517448A - リバーストーン処理を利用したリセス構造の形成方法 - Google Patents

リバーストーン処理を利用したリセス構造の形成方法 Download PDF

Info

Publication number
JP2008517448A
JP2008517448A JP2007527480A JP2007527480A JP2008517448A JP 2008517448 A JP2008517448 A JP 2008517448A JP 2007527480 A JP2007527480 A JP 2007527480A JP 2007527480 A JP2007527480 A JP 2007527480A JP 2008517448 A JP2008517448 A JP 2008517448A
Authority
JP
Japan
Prior art keywords
layer
transferring
shape
feature
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007527480A
Other languages
English (en)
Other versions
JP5059608B2 (ja
JP2008517448A5 (ja
Inventor
スリニーヴァッサン，シトルガタ・ヴイ
Original Assignee
モレキュラー・インプリンツ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モレキュラー・インプリンツ・インコーポレーテッド filed Critical モレキュラー・インプリンツ・インコーポレーテッド
Publication of JP2008517448A publication Critical patent/JP2008517448A/ja
Publication of JP2008517448A5 publication Critical patent/JP2008517448A5/ja
Application granted granted Critical
Publication of JP5059608B2 publication Critical patent/JP5059608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046—Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本発明は基板上にリセス部を形成する方法を提供し、該方法は第１のフューチャを有するパターン形成層を基板上に形成する段階と、第１のフューチャをトリムエッチングしてある形状を有するトリムフューチャを形成する段階と、該形状の反転形状を基板に転写する段階とを含む。
【選択図】図４

Description

本発明の技術分野は一般に、構造体の微細加工に関する。より詳細には本発明は、トリムエッチング処理を利用してリセス構造を生成した後でリセス構造をリバーストーン(reverse toning)することに関する。
微細加工は、例えば、およそマイクロメートル又はそれよりも小さいフューチャを有する極めて小さい構造体の加工を伴う。微細加工がかなり大きな影響を有している１つの分野は、集積回路の処理である。半導体処理産業が基板上に形成される単位面積当たりの回路を増大させながら、より大きな生産歩留りを継続的に追求するにつれて、微細加工は益々重要になってきている。微細加工は、形成される構造体の最小フューチャ寸法の縮小を図ることができるが、高度なプロセス制御を必要とする。微細加工が利用されてきた他の開発分野には、バイオ技術、光学技術、機械システム、又は同様のものがある。
微細加工によって形成される構造体の最小フューチャ寸法を縮小する方法は、Ｐｌａｔらに付与された米国特許第６，５４１，３６０号に開示されており、小さな臨界寸法を有する集積回路ゲート構造体を形成する２層トリムエッチングプロセスを記載している。更に具体的には、Ｐｌａｔらは、ポリシリコン層上に有機基層を堆積させ、該有機基層の上にイメージング層を堆積させて、該イメージング層をパターン形成することによって多層構造体を形成することを記載している。次いでイメージング層は、有機基層を選択的にトリムエッチングし、イメージング層によって生成されるものよりも小さなパターンを形成するためのハードマスクとして利用される。次に、ハードマスクイメージング層が除去され、最終的にポリシリコン層の一部が有機基層によって形成されたパターンを用いてエッチングされる。これによりイメージング層のパターン幅よりも狭幅のゲートパターンの形成が可能になる。
しかしながら望まれているものは、より小さな臨界寸法のホール／トレンチを有する構造体を形成する技術である。
米国特許第６，５４１，３６０号 米国特許公開第２００４／００６５９７６号 米国特許公開第２００４／００６５２５２号 米国特許公開第２００４／００４６２７１号
本発明は基板上にリセス部を形成する方法を提供し、本方法は、第１のフューチャを有するパターン形成層を基板上に形成する段階と、第１のフューチャをトリムエッチングしてある形状を有するトリムフューチャを形成する段階と、該形状の反転形状を基板に転写する段階とを含む。これらの実施形態及びその他のものは以下で十分に説明される。
図１を参照すると、基板３０、転写層３７、イメージング層４３を有する多層構造体４０が示されており、転写層３７はイメージング層４３と基板３０との間に配置されている。基板３０は、限定ではないが、シリコン、ヒ化ガリウム、石英、溶融シリカ、サファイア、有機ポリマー、シロキサンポリマー、ホウケイ酸塩ガラス、フッ素樹脂、又はこれらの組合せを含む部材から形成することができる。転写層３７とイメージング層４３は、望ましい部材や用途に応じた知られているあらゆる技術を用いて形成することができる。例えば基板３０からだけでなく転写層３７やイメージング層４３から部材を除去するのに利用することができるエッチング処理は、半導体処理技術分野において知られた任意のものとすることができる。利用されるエッチング処理は、利用される部材や望ましい用途に依存する。転写層３７やイメージング層４３を堆積させるのに利用することができる技術は、限定ではないが、化学蒸着法（ＣＶＤ）、物理蒸着法（ＰＶＤ）、スパッタ堆積法、スピンコーティング、液体分注法を含む。
転写層３７は、ミズーリ州ローラのＢｒｅｗｅｒ Ｓｃｉｅｎｃｅ，Ｉｎｃ．から入手可能なＤＵＶ３０Ｊ−６などの反射防止被覆（ＢＡＲＣ）層とすることができる。更に転写層３７は、例えば、シリコン含有のｌｏｗ−ｋ層又はＢＣＢ層とすることができる。別の実施形態では、転写層３７の組成はシリコンが含まれておらず、以下のものからなる。
組成１
アクリル酸イソボルニル
アクリル酸ｎ−ヘキシル
エチレングリコールジアクリラート
２−ヒドロキシ−２−メチル−１−フェニル−プロパン−１−オン
組成１では、アクリル酸イソボルニルは組成の約５５％を構成し、アクリル酸ｎ−ヘキシルは約２７％、エチレングリコールジアクリラートは約１５％、更に開始剤である２−ヒドロキシ−２−メチル−１−フェニルプロパン−１−オンは約３％を構成している。開始剤は、ニューヨーク州タリータウンのＣＩＢＡ（登録商標）によってＤＡＲＯＣＵＲ（登録商標）１１７３の商標の下で販売されている。上述で認識された組成はまた、化学技術分野で組成の動作寿命を増大させることが良く知られている安定剤を含む。
イメージング層４３は、転写層３７のエッチング特性とは異なるエッチング特性をイメージング層４３に与える複数のフューチャ４４、４５を有する。フューチャ４４、４５は、限定ではないが、フォトリソグラフィ（Ｇ線、Ｉ線、２４８ｎｍ、１９３ｎｍ、１５７ｎｍ、１３．２〜１３．４ｎｍを含む種々の波長）、ｅ−ビームリソグラフィ、Ｘ線リソグラフィ、イオンビームリソグラフィ、原子線リソグラフィ、インプリントリソグラフィを含むこのような技術によって形成することができる。インプリントリソグラフィは、米国特許出願第１０／２６４，９６０号として出願された名称「Ｍｅｔｈｏｄ ａｎｄ ａ Ｍｏｌｄ ｔｏ Ａｒｒａｎｇｅ Ｆｅａｔｕｒｅｓ ｏｎ ａ Ｓｕｂｓｔｒａｔｅ ｔｏ Ｒｅｐｌｉｃａｔｅ Ｆｅａｔｕｒｅｓ Ｈａｖｉｎｇ Ｍｉｎｉｍａｌ Ｄｉｍｅｎｓｉｏｎａｌ Ｖａｒｉａｂｉｌｉｔｙ（基板上にフューチャを配置して最小寸法を有するフューチャを複製するための方法及びモールド）」の米国公開特許公開第２００４／００６５９７６号；米国特許出願第１０／２６４，９２６号として出願された名称「Ｍｅｔｈｏｄ ｏｆ Ｆｏｒｍｉｎｇ ａ Ｌａｙｅｒ ｏｎ ａ Ｓｕｂｓｔｒａｔｅ ｔｏ Ｆａｃｉｌｉｔａｔｅ Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｍｅｔｒｏｌｏｇｙ Ｓｔａｎｄａｒｄｓ（計測標準部の加工を容易にするために基板上に層を形成する方法）」の米国特許公開第２００４／００６５２５２号、米国特許出願第１０／２３５，３１４号として出願された名称「Ｆｕｎｃｔｉｏｎａｌ Ｐａｔｔｅｒｎｉｎｇ Ｍａｔｅｒｉａｌ ｆｏｒ Ｉｍｐｒｉｎｔ Ｌｉｔｈｏｇｒａｐｈｙ Ｐｒｏｃｅｓｓｅｓ（インプリントリソグラフィ処理のための機能的パターン形成部材）」の米国特許公開第２００４／００４６２７１号などの多くの公報において記載されており、これらの全ては本発明の譲受人に譲渡されており、引用により本明細書に組み込まれる。例示的なリソグラフィシステムは、７８７５８テキサス州オースチンの１８０７−Ｃ ブレーカーレーン、スイート１００に事業所を有するＭｏｌｅｃｕｌａｒ Ｉｍｐｒｉｎｔｓ，Ｉｎｃ．からＩＭＰＲＩＯ１００（商標）という商品名で入手可能である。ＩＭＰＲＩＯ１００（商標）のシステム説明書は、ｗｗｗ．ｍｏｌｅｃｕｌａｒｉｍｐｒｉｎｔｓ．ｃｏｍで入手可能であり、引用により本明細書に組み込まれる。
図１、２を参照すると、フューチャ４４、４５の形成にインプリントリソグラフィを利用すると、イメージング層４３にフューチャ４４と重なる残留部分１１が形成される。従って、残留部分１１を除去するため、図１に示されている多層構造体４０が形成されるように貫通孔を各々利用することができる。
図１を参照すると、上述のようにフューチャ４４、４５は、転写層３７のエッチング特性とは異なる各特性をイメージング層４３に与える。そのためには、イメージング層４３のエッチング特性により、イメージング層４３は転写層３７用のハードマスクとして機能することが可能となる。そのためにはイメージング層４３は、重量で３％から４０％の範囲にあるシリコン含有量を有する有機部材、又はフォトイメージ可能とすることができる他の部材から形成することができる。イメージング層４３は、所与のエッチング処理において転写層３７に対し望ましいエッチング差の特性が得られるように十分な厚さでシリコン含有部材を転写層３７上にスピンコートで堆積させる。イメージング層４３を形成する例示的な部材は、以下で更に十分に説明する組成２、組成３を含む。フューチャ４４、４５をイメージング層４３にパターン形成した後、多層構造体４０はトリムエッチング処理を受ける。別の実施形態では、イメージング層４３と転写層３７は、ペンシルバニア州フィラデルフィアのＲｏｈｍ ａｎｄ Ｈａａｓから入手可能なＳｉＢＥＲ（商標）ＤＵＶ２層レジストプラットフォームによって形成することができる。ＳｉＢＥＲ（商標）ＤＵＶ２層レジストプラットフォームについての説明書は、http://electronicmaterials.rohmhaas.com/businesses/micro/lithography/248photo.asp?caid=240で入手可能であり、引用により本明細書に組み込まれる。
図３を参照すると、トリムエッチング処理が多層構造体４０に突出部４２を形成する。突出部４２の各々は、フューチャ４５と、これと重なる、本体４７と呼ばれる転写層３７の一部とを含む。図１で示されているフューチャ４５の幅「ａ1」は、トリムエッチング処理によって縮小され、幅「ａ2」のフューチャ４５となる。具体的には、図１に示されている幅「ａ1」が幅「ａ2」よりも大きくなるように、トリムエッチング処理中に部材をフューチャ４５から除去する。同様に部材が転写層３７から除去される。具体的には、転写層３７は部分的にトリムエッチング処理を受けて、図１に示すようにフューチャ４４と重なった転写層３７の一部が除去される。これは、イメージング層４３がトリムエッチング処理中に転写層３７に対するマスクとして機能することによって生じる。フューチャ４５と重なった転写層３７の一部も同様に部分的にエッチングされる。このように本体４７は、その長さにわたって変化する寸法を有することになる。本体４７と基板３０との境界面における本体４７の幅「ｂ1」は、本体４７とイメージング層４３との境界面における本体４７の幅「ｂ2」よりも大きい。幅「ｂ1」は幅「ａ2」と実質的に同じか小さく、幅「ｂ2」は幅「ａ2」よりも小さい。
図３、図４を参照すると、多層構造体４０は上述のトリムエッチング処理を受けた後に第２のエッチング処理を受け、転写層３７の残留部分を一様な寸法とする。具体的には転写層３７が、イメージング層４３の残留部分をマスクとして用いて選択的にエッチングされる。このようにして多層構造体１４０が形成される。多層構造体１４０は、幅「ｃ1」を備えた突出部４２を有する。幅「ｃ1」は幅「ｂ2」と実質的に同一とする。別の実施形態では、幅「ｃ1」は幅「ｂ2」よりも小さい。上述のエッチング処理を多層構造体１４０に受けさせた結果として、フューチャ４５はファセットを有するようになり、ファセット部材と呼ばれる。ファセット部分は除去することが望ましい。ファセット部分を除去する方法は、ファセット部分が形成される部材に応じて決まる。ファセット部材を除去する１つの方法は、このファセット部材をフッ化水素酸（ＨＦ）浸液に曝すことに基づく。或いはファセット部分を除去するために、ファセット部分が形成された部材を、放射に露出させ、続いて化学物質に曝す。すなわちファセット部分は光応答性を有し、フォトレジスト部材と類似している。しかしながら、ファセット部分を除去する処理は、突出部４２の残留部分のファセット形成を最小限に止め又は排除し、図５に示される突出部５４を形成することが望ましい。
図５、図６を参照すると、ファセット部分を除去した後、突出部５４のリバーストーン(reverse tone)が基板３０へ転写される。このために順応層４６を突出部５４を覆って堆積させ、多層構造体３４０を形成する。これは、限定ではないが、スピンオン技術、接触平坦化法、又は同様のものを含む方法によって行うことができる。このために、順応層４６は重合可能部材から形成する。順応層４６を形成する例示的組成は以下の通りである。
組成２
ヒドロキシル−機能性ポリシロキサン
キサメトキシメチルメラミン
トルエンスルホン酸
メチルアミルケトン

組成３
ヒドロキシル−機能性ポリシロキサン
キサメトキシメチルメラミン
γ−グリシドキシプロピルトリメトキシシラン
トルエンスルホン酸
メチル アミル ケトン
組成２では、ヒドロキシル−機能性ポリシロキサンは組成の約４％を構成し、キサメトキシメチルメラミンは約０．９５％、トルエンスルホン酸は約０．０５％、更にメチルアミルケトンは約９５％を構成している。組成３では、ヒドロキシル−機能性ポリシロキサンは組成の約４％を構成し、キサメトキシメチルメラミンは約０．７％、γ−グリシドキシプロピルトリメトキシシランは約０．２５％、トルエンスルホン酸は約０．０５％、更にメチルアミルケトンは約９５％を構成している。
順応層４６は、第１と第２の向き合っている側を含む。第１の側４８は基板３０に面している。第２の側は基板３０から外方に向いており、正規化面５０を形成する。正規化面５０は、突出部５４と正規化面５０との間の距離ｋ1、ｋ3、ｋ5、ｋ7、ｋ9が実質的に同一であり、へこんだ部分５８と正規化面５０との間の距離ｋ2、ｋ4、ｋ6、ｋ8が実質的に同一であることを確実にすることによって実質的に正規化されたプロファイルを備える。
正規化面５０に正規化プロファイルをもたらす１つの方法は、順応層４６を平坦面６２を有する平坦化モールド６０と接触させることである。この後、平坦化モールド６０は順応層４６から分離され、放射線を順応層４６に入射させて順応層４６を重合させ、従って固化させる。順応層４６に入射する放射線は、紫外線、熱放射、電磁放射、可視光、温度放射、その他の同様のものとすることができる。別の実施形態では、順応層４６に入射する放射線は、平坦化モールド６０が順応層４６から分離される前に入射させることができる。順応層４６が平坦化モールド６０に確実に付着しないように、低表面エネルギーコーティング６４を平坦化モールド６０上に設けることができる。
或いは、順応層４６の剥離特性は、順応層４６が製作される部材内に界面活性剤を含めることにより改善することができる。界面活性剤は、順応層４６の平坦化モールド６０への接着性を低減させる望ましい剥離特性を与える。本発明の目的において、界面活性剤はその１つのテイル(tail)が疎水性である、あらゆる分子と定義される。界面活性剤は、フッ素（例えばフッ素鎖を含む）含んでもよいが、或いは界面活性剤分子構造内にどのようなフッ素も含まなくともよい。例示的界面活性剤は、ＤＵＰＯＮＴ（商標）からＺＯＮＹＬ（登録商標）ＦＳＯ−１００という商品名で入手可能であり、これはＲ1Ｒ2の一般構造体を有し、式中、Ｒ1＝Ｆ（ＣＦ2ＣＦ2）ｙ、ｙは１から７のこれらを含めた範囲、Ｒ2＝ＣＨ2ＣＨ2Ｏ（ＣＨ2ＣＨ2Ｏ）ｘＨであり、ｘは０から１５のこれらを含めた範囲にある。界面活性剤は、平坦化モールド６０に適用することができる低表面エネルギーコーティング６４と共に、又はその代わりに用いることができることを理解されたい。
図６、図７を参照すると、ブランケットエッチングを利用して、順応層４６の一部を除去し、クラウン面６６を有する多層構造体３４０を生成している。クラウン面６６は、突出部５４の各々の露出面６８と、ブランケットエッチング後に順応層４６上に残留する部分７０の上部表面とによって定められる。ブランケットエッチングは、ウェットエッチング又はドライエッチングとすることができる。別の実施形態では、化学機械研磨／平坦化法を利用して、順応層４６の一部分を除去し、クラウン面６６を備えた多層構造体３４０を形成することができる。
図６、７、８を参照すると、クラウン面６６が異方性プラズマエッチングを受ける。異方性エッチングのエッチング性質は、突出部５４のエッチングを最大にすると同時に、部分７０のエッチングを最小にするように選択される。この例では、突出部５４と順応層４６との間のシリコン含有量の差を利用した。具体的には、酸素ベースの化学作用を伴うプラズマエッチングを利用することにより、クラウン面６６に近接する部分７０の領域にｉｎ−ｓｉｔｕ硬化マスク７２が生成され、多層構造体４４０を形成することが明らかになった。これは、シリコン含有重合可能部材の酸素プラズマとの相互作用により生じる。硬化マスク７２とエッチング処理の異方性の結果として、突出部５４と重なった領域７４が露出する。
図８、図９を参照すると、多層構造体４４０によって形成されたパターンが、基板３０に転写されるパターンのベースを形成している。具体的には、多層構造体４４０によって定められた構造の形状を、異方性フッ素プラズマエッチングを利用することによって基板３０に転写することができる。この処理の利点は、リセス部の形状のベースを形成する図１に示されるイメージング層４３などのパターン形成層と比べ、遙かに小さな寸法を有するリセス部を基板３０内に形成することができる点である。また図６に示されている順応層４６がシリコン含有光応答性部材から形成されている場合には、図６に示されている順応層４６の除去は、フォトレジスト部材の除去と同様の方法で行うことができる。結果としてブランケットフッ素エッチングを利用する必要はないことになる。
図４と１０を参照すると、上記で説明したＨＦ浸液利用の必要性を回避する別の実施形態が示されている。具体的には、突出部４２の形成後に順応層４６が堆積される。このために、順応層４６と突出部４２のファセット領域は、同様のエッチング特性を有する部材から作られる。具体的には、ファセット領域に関するエッチング速度は、順応層４６に関するエッチング速度よりも大きくないのが望ましい。この方法で、ブランケットエッチングは、図６、７に関して上記で説明した様に実施することができる。しかしながら、表面は図７に示されるクラウン面６６に関して上記で示されているように平坦である必要はない点を理解されたい。この後、図７、８、９で上述したように、基板３０の領域７４にリセス部が形成される。
図１１を参照すると、本発明の別の実施形態が記載されており、前述の処理を利用して、基板３０上の既存層内にリセス構造を形成できることを示している。このために、多層構造体５４０は、基板３０、基層１４１、転写層１３７、イメージング層１４３を有し、基層１４１は転写層１３７と基板３０との間に配置され、転写層１３７はイメージング層１４３と基層１４１との間に配置されて示されている。転写層１３７とイメージング層１４３は、図１にそれぞれ示されている転写層３７とイメージング層４３に関して上述の部材によって形成することができ、図１にそれぞれ示されている転写層３７とイメージング層４３に関して上述のように形成することができる。
基層１４１は、シリコン含有ｌｏｗ−ｋ、ＢＣＢ、二酸化ケイ素、スピンオンガラス、ＦＳＧ、ポリシリコンなどのｌｏｗ−ｋ部材から形成することができる。基層１４１は、図１に示されている転写層３７とイメージング層４３に関して上記で説明した技術のいずれかを利用して形成することができる。例示的な実施形態では、基層１４１は、スピンコート技術を利用して基板３０上に堆積させることができ、ｌｏｗ−ｋのシリコン含有誘電体からなる。
図１２、１３を参照すると、図１に示されるイメージング層４３と転写層３７に関して上述したように、イメージング層１４３は、転写層１３７のエッチング特性とは異なる、関連するエッチング特性を有する。この方法では、突出部１４２を形成するためにトリムエッチング手法が利用される。図のように、基板３０とフューチャ４５との間に延びる図３の本体４７とは異なり、本体１４７がフューチャ１４５と基層１４１との間に延びる点以外は、突出部１４２は、図３に関して上記で説明した方法で形成されている。多層構造体５４０に上述のトリムエッチング処理を受けさせた後、図４、５、６、７、８、９に関して上記で説明したような追加の処理を行い、基層１４１内にリセス構造１７４を得ることができる。図示しないが、リセス構造１７４は、基層１４１を貫通して延び、基板３０で終端することができる。
図１４を参照すると、別の実施形態において、イメージング層４３を基板３０上に配置し、多層構造体６４０を形成することができる。イメージング層４３は、ペンシルバニア州フィラデルフィアのＲｏｈｍ ａｎｄ Ｈａａｓから入手可能なＩ線、１９３ｎｍ、２４８ｎｍのフォトリソグラフィレジストなどの有機レジストで形成することができる。Ｉ線、１９３ｎｍ、２４８ｎｍのフォトリソグラフィレジストの説明書は、http://electronicmaterials.rohmhaas.com/businesses/micro/lithography/248 photo.asp?caid=235から入手可能であり、引用により本明細書に組み込まれる。イメージング層４３はまた、日本国東京のＺｅｏｎ Ｃｏｒｐｏｒａｔｉｏｎから入手可能な電子ビーム有機レジストで形成してもよい。電子ビーム有機レジストについての説明書は、http://www. zeon.co.jp/business e/enterprise/imagelec/zep7000.htmlから入手可能であり、引用により本明細書に組み込まれる。フューチャ４５の幅「ａ1」を縮小するために、イメージング層４３は等方性エッチング成分を有する有機エッチングを受けることができる。しかしながらこれは、ファセット部材と呼ばれるファセットが形成されるフューチャ４５をもたらす可能性がある。多層構造体６４０によって形成された構造体形状を基板３０に転写させるために、図４、５、６、７、８、９に関して上記で説明したように追加の処理を受けることができる。しかしながら、多層構造体６４０に対して図６、７に関して上述したブランケットエッチングを利用すると、上述のファセット部材を排除するためにオーバーエッチングを必要とする可能性がある。
図１５を参照すると、別の実施形態において、イメージング層１４３を基層１４１上に配置して多層構造体７４０を形成することができ、ここで多層構造体７４０は、多層構造体７４０によって形成された構造体形状が基層１４１に転写されるように多層構造体６４０に関する上述の処理を受けることができる。
上述の本発明の実施形態は例示的なものである。本発明の範囲内に留まりながら、上記の開示に対して多くの変更及び修正を加えることができる。従って本発明の範囲は、添付の請求項並びに均等物の全範囲に関連して決定すべきである。
多層構造体の簡易立面図である。 インプリントリソグラフィによって形成された多層構造体の簡易立面図である。 図１に示されている多層構造体がトリムエッチング処理を受けた後の該多層構造体の簡易立面図である。 図３に示されている多層構造体を選択的にエッチングした後の該多層構造体の簡易立面図である。 図４に示されている多層構造体が浸液エッチングを受けた後の該多層構造体の簡易立面図である。 図５に示されている多層構造体の順応層堆積後の簡易立面図である。 図６に示されている多層構造体のブランケットエッチング及びクラウン面形成後の簡易立面図である。 クラウン面にエッチング処理を受けさせて基板領域を露出させた後の図７に示されている多層構造体の簡易立面図である。 多層構造体のパターン転写後の図８に示されている基板の簡易立面図である。 本発明の別の実施形態による順応層の堆積後の図５に示されている多層構造体の簡易立面図である。 本発明の別の実施形態による多層構造体の簡易立面図である。 図１１に示されている多層構造体がトリムエッチング処理を受けた後の簡易立面図である。 本発明の別の実施形態による後処理の後の図１２に示されている多層構造体の簡易立面図である。 本発明の別の実施形態による多層構造体の簡易立面図である。 本発明の別の実施形態による多層構造体の簡易立面図である。
符号の説明
１４０ 多層構造体、４２ 突出部、４５ フューチャ、４３ イメージング層、３７ 転写層、３０ 基板

Claims (10)

  1. 表面にリセス部を形成する方法であって、
    前記表面上に第１の寸法と形状を備えたフューチャを有するパターン形成層を形成するステップと、
    前記第１の寸法とは異なる第２の寸法を有する、前記形状の反転形状を前記表面に転写するステップと、
    を含む方法。
  2. 前記転写ステップは、前記形状の反転形状を基板に転写するステップを更に含む請求項１に記載の方法。
  3. 前記転写ステップは、前記形状の反転形状を基層に転写するステップを更に含む請求項１に記載の方法。
  4. 前記転写ステップは、前記形状の反転形状を前記フューチャの１つと重なった前記表面領域に転写するステップを含む請求項１に記載の方法。
  5. 前記転写ステップは、前記フューチャと重なった基層領域に前記形状の反転形状を転写するステップを含む請求項１に記載の方法。
  6. 前記転写ステップは、前記フューチャから前記表面に延びる複数の突出部を生成するステップと、順応層で前記複数の突出部を覆うステップとを更に含み、前記順応層と前記突出部の小部分が同等のシリコン含有量を有する部材から形成されることを特徴とする請求項１に記載の方法。
  7. 前記転写ステップは、前記フューチャから前記表面に延びる複数の突出部を生成するステップと、順応層で前記複数の突出部を覆うステップとを更に含み、前記順応層と前記突出部の第１の小部分が同等のシリコン含有量を有する部材から形成されており、前記突出部の第２の小部分は前記第１の部分とは異なるシリコン含有量を有することを特徴とする請求項１に記載の方法。
  8. 前記転写ステップは、前記フューチャから前記表面に延びる複数の突出部を生成するステップと、順応層で前記複数の突出部を覆うステップとを更に含み、前記順応層と前記突出部の第１の部分は所与のエッチング化学作用に対して同様のエッチング特性を有し、前記突出部の第２の部分は前記所与のエッチング化学作用に対して前記順応層とは異なるエッチング特性を有することを特徴とする請求項１に記載の方法。
  9. 前記第２の寸法は前記第１の寸法よりも小さいことを特徴とする請求項１に記載の方法。
  10. 前記形成ステップは、前記パターン形成層と前記表面との間に転写層を配置するステップを更に含み、前記転写ステップは、前記転写層をエッチングし、第１の方向に沿った前記反転形状の寸法と実質的に等しい、前記第１の方向に沿った寸法を有する複数の突出部を生成するステップを更に含むことを特徴とする請求項１に記載の方法。
JP2007527480A 2004-05-21 2005-05-19 リバーストーン処理を利用したリセス構造の形成方法 Active JP5059608B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US85087604A 2004-05-21 2004-05-21
US10/850,876 2004-05-21
US10/946,570 2004-09-21
US10/946,570 US7186656B2 (en) 2004-05-21 2004-09-21 Method of forming a recessed structure employing a reverse tone process
PCT/US2005/017756 WO2005114719A2 (en) 2004-05-21 2005-05-19 Method of forming a recessed structure employing a reverse tone process

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011264596A Division JP5563544B2 (ja) 2004-05-21 2011-12-02 表面にリセスを形成する方法

Publications (3)

Publication Number Publication Date
JP2008517448A true JP2008517448A (ja) 2008-05-22
JP2008517448A5 JP2008517448A5 (ja) 2008-07-03
JP5059608B2 JP5059608B2 (ja) 2012-10-24

Family

ID=35429090

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007527480A Active JP5059608B2 (ja) 2004-05-21 2005-05-19 リバーストーン処理を利用したリセス構造の形成方法
JP2011264596A Active JP5563544B2 (ja) 2004-05-21 2011-12-02 表面にリセスを形成する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011264596A Active JP5563544B2 (ja) 2004-05-21 2011-12-02 表面にリセスを形成する方法

Country Status (7)

Country Link
US (1) US7186656B2 (ja)
EP (1) EP1761949A4 (ja)
JP (2) JP5059608B2 (ja)
KR (1) KR101139302B1 (ja)
CN (1) CN101356303B (ja)
TW (1) TWI289326B (ja)
WO (1) WO2005114719A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012508978A (ja) * 2008-11-13 2012-04-12 モレキュラー・インプリンツ・インコーポレーテッド ナノサイズ形状の大面積パターニング

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7384569B1 (en) * 2004-08-02 2008-06-10 Advanced Micro Devices, Inc. Imprint lithography mask trimming for imprint mask using etch
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US7547504B2 (en) * 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US7585424B2 (en) * 2005-01-18 2009-09-08 Hewlett-Packard Development Company, L.P. Pattern reversal process for self aligned imprint lithography and device
JP4247198B2 (ja) * 2005-03-31 2009-04-02 株式会社東芝 半導体装置の製造方法
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
US20070077763A1 (en) * 2005-09-30 2007-04-05 Molecular Imprints, Inc. Deposition technique to planarize a multi-layer structure
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern
US7776628B2 (en) * 2006-11-16 2010-08-17 International Business Machines Corporation Method and system for tone inverting of residual layer tolerant imprint lithography
US20110105366A1 (en) * 2007-06-18 2011-05-05 Illumina, Inc. Microfabrication methods for the optimal patterning of substrates
US8136224B1 (en) 2008-05-15 2012-03-20 Western Digital (Fremont), Llc Method and system for providing a perpendicular magnetic recording head utilizing a mask having an undercut line
CN102084301B (zh) * 2008-07-24 2013-08-28 日产化学工业株式会社 涂布组合物和图案形成方法
US8415010B2 (en) * 2008-10-20 2013-04-09 Molecular Imprints, Inc. Nano-imprint lithography stack with enhanced adhesion between silicon-containing and non-silicon containing layers
SG174889A1 (en) * 2009-03-23 2011-11-28 Intevac Inc A process for optimization of island to trench ratio in patterned media
US8492009B1 (en) 2009-08-25 2013-07-23 Wd Media, Inc. Electrochemical etching of magnetic recording layer
WO2012031818A2 (en) 2010-09-09 2012-03-15 Asml Netherlands B.V. Lithography using self-assembled polymers
JP5982386B2 (ja) 2010-11-05 2016-08-31 モレキュラー・インプリンツ・インコーポレーテッド 非凸形ナノ構造のパターン形成
EP2718465B1 (en) 2011-06-09 2022-04-13 Illumina, Inc. Method of making an analyte array
CA2856163C (en) 2011-10-28 2019-05-07 Illumina, Inc. Microarray fabrication system and method
US8870345B2 (en) * 2012-07-16 2014-10-28 Xerox Corporation Method of making superoleophobic re-entrant resist structures
KR20140046266A (ko) * 2012-10-10 2014-04-18 삼성디스플레이 주식회사 패턴 형성 장치, 패턴 형성 장치의 제조 방법 및 패턴 형성 방법
US9105295B2 (en) * 2013-02-25 2015-08-11 HGST Netherlands B.V. Pattern tone reversal
US9514950B2 (en) 2013-12-30 2016-12-06 Canon Nanotechnologies, Inc. Methods for uniform imprint pattern transfer of sub-20 nm features
KR102279239B1 (ko) 2014-07-25 2021-07-19 삼성전자주식회사 임프린트 공정을 이용한 역상 패턴 전사방법
US10580659B2 (en) 2017-09-14 2020-03-03 Canon Kabushiki Kaisha Planarization process and apparatus
US10304744B1 (en) 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
US11398377B2 (en) 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155621A (ja) * 1986-12-18 1988-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06244156A (ja) * 1993-02-15 1994-09-02 Nippon Telegr & Teleph Corp <Ntt> パタ―ン形成法
JP2000323461A (ja) * 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053675B2 (ja) * 1978-09-20 1985-11-27 富士写真フイルム株式会社 スピンコ−テイング方法
US4426247A (en) * 1982-04-12 1984-01-17 Nippon Telegraph & Telephone Public Corporation Method for forming micropattern
US4507331A (en) * 1983-12-12 1985-03-26 International Business Machines Corporation Dry process for forming positive tone micro patterns
US4512848A (en) * 1984-02-06 1985-04-23 Exxon Research And Engineering Co. Procedure for fabrication of microstructures over large areas using physical replication
JPS61190947A (ja) * 1985-02-19 1986-08-25 Toshiba Corp 微細パタ−ンの形成方法
US4657845A (en) * 1986-01-14 1987-04-14 International Business Machines Corporation Positive tone oxygen plasma developable photoresist
US4692205A (en) * 1986-01-31 1987-09-08 International Business Machines Corporation Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
FR2604553A1 (fr) * 1986-09-29 1988-04-01 Rhone Poulenc Chimie Substrat polymere rigide pour disque optique et les disques optiques obtenus a partir dudit substrat
US4931351A (en) * 1987-01-12 1990-06-05 Eastman Kodak Company Bilayer lithographic process
US4731155A (en) * 1987-04-15 1988-03-15 General Electric Company Process for forming a lithographic mask
KR930000293B1 (ko) 1987-10-26 1993-01-15 마쯔시다덴기산교 가부시기가이샤 미세패턴형성방법
US5028366A (en) * 1988-01-12 1991-07-02 Air Products And Chemicals, Inc. Water based mold release compositions for making molded polyurethane foam
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer
CA2010169A1 (en) 1989-02-21 1990-08-21 Masakazu Uekita Multi-layer resist
JP3001607B2 (ja) * 1989-04-24 2000-01-24 シーメンス、アクチエンゲゼルシヤフト 二層法における寸法安定な構造転写方法
DE59010728D1 (de) 1989-04-24 1997-07-31 Siemens Ag Verfahren zur Erzeugung ätzresistenter Strukturen
US5110514A (en) * 1989-05-01 1992-05-05 Soane Technologies, Inc. Controlled casting of a shrinkable material
JP2586692B2 (ja) * 1990-05-24 1997-03-05 松下電器産業株式会社 パターン形成材料およびパターン形成方法
DE4029912A1 (de) * 1990-09-21 1992-03-26 Philips Patentverwaltung Verfahren zur bildung mindestens eines grabens in einer substratschicht
US5314772A (en) * 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0580530A (ja) 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US5545367A (en) * 1992-04-15 1996-08-13 Soane Technologies, Inc. Rapid prototype three dimensional stereolithography
US5601641A (en) * 1992-07-21 1997-02-11 Tse Industries, Inc. Mold release composition with polybutadiene and method of coating a mold core
DE69405451T2 (de) * 1993-03-16 1998-03-12 Koninkl Philips Electronics Nv Verfahren und Vorrichtung zur Herstellung eines strukturierten Reliefbildes aus vernetztem Photoresist auf einer flachen Substratoberfläche
US5348616A (en) * 1993-05-03 1994-09-20 Motorola, Inc. Method for patterning a mold
JP2837063B2 (ja) * 1993-06-04 1998-12-14 シャープ株式会社 レジストパターンの形成方法
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
US5776748A (en) * 1993-10-04 1998-07-07 President And Fellows Of Harvard College Method of formation of microstamped patterns on plates for adhesion of cells and other biological materials, devices and uses therefor
US6776094B1 (en) * 1993-10-04 2004-08-17 President & Fellows Of Harvard College Kit For Microcontact Printing
KR970009858B1 (ko) 1994-01-12 1997-06-18 엘지반도체 주식회사 다층 레지스트 패턴 형성방법
US5434107A (en) * 1994-01-28 1995-07-18 Texas Instruments Incorporated Method for planarization
JPH08262717A (ja) * 1995-03-27 1996-10-11 Fujitsu Ltd レジスト組成物及びレジストパターンの形成方法
US5849209A (en) 1995-03-31 1998-12-15 Johnson & Johnson Vision Products, Inc. Mold material made with additives
US5743998A (en) * 1995-04-19 1998-04-28 Park Scientific Instruments Process for transferring microminiature patterns using spin-on glass resist media
US5820769A (en) * 1995-05-24 1998-10-13 Regents Of The University Of Minnesota Method for making magnetic storage having discrete elements with quantized magnetic moments
US5597438A (en) * 1995-09-14 1997-01-28 Siemens Aktiengesellschaft Etch chamber having three independently controlled electrodes
US5849222A (en) 1995-09-29 1998-12-15 Johnson & Johnson Vision Products, Inc. Method for reducing lens hole defects in production of contact lens blanks
US7758794B2 (en) * 2001-10-29 2010-07-20 Princeton University Method of making an article comprising nanoscale patterns with reduced edge roughness
US20040137734A1 (en) * 1995-11-15 2004-07-15 Princeton University Compositions and processes for nanoimprinting
US6518189B1 (en) 1995-11-15 2003-02-11 Regents Of The University Of Minnesota Method and apparatus for high density nanostructures
US20030080471A1 (en) * 2001-10-29 2003-05-01 Chou Stephen Y. Lithographic method for molding pattern with nanoscale features
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US20040036201A1 (en) * 2000-07-18 2004-02-26 Princeton University Methods and apparatus of field-induced pressure imprint lithography
US6482742B1 (en) 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US5684066A (en) * 1995-12-04 1997-11-04 H.B. Fuller Licensing & Financing, Inc. Protective coatings having enhanced properties
US5669303A (en) * 1996-03-04 1997-09-23 Motorola Apparatus and method for stamping a surface
US6355198B1 (en) * 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
US5942443A (en) * 1996-06-28 1999-08-24 Caliper Technologies Corporation High throughput screening assay systems in microscale fluidic devices
US5888650A (en) * 1996-06-03 1999-03-30 Minnesota Mining And Manufacturing Company Temperature-responsive adhesive article
US6074827A (en) * 1996-07-30 2000-06-13 Aclara Biosciences, Inc. Microfluidic method for nucleic acid purification and processing
US5942449A (en) * 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
JP3258240B2 (ja) * 1996-09-10 2002-02-18 株式会社日立製作所 エッチング方法
US5948470A (en) * 1997-04-28 1999-09-07 Harrison; Christopher Method of nanoscale patterning and products made thereby
US6071372A (en) * 1997-06-05 2000-06-06 Applied Materials, Inc. RF plasma etch reactor with internal inductive coil antenna and electrically conductive chamber walls
US6033977A (en) * 1997-06-30 2000-03-07 Siemens Aktiengesellschaft Dual damascene structure
JP3780700B2 (ja) 1998-05-26 2006-05-31 セイコーエプソン株式会社 パターン形成方法、パターン形成装置、パターン形成用版、パターン形成用版の製造方法、カラーフィルタの製造方法、導電膜の製造方法及び液晶パネルの製造方法
DE19828969A1 (de) 1998-06-29 1999-12-30 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen
US5907782A (en) * 1998-08-15 1999-05-25 Acer Semiconductor Manufacturing Inc. Method of forming a multiple fin-pillar capacitor for a high density dram cell
US6096655A (en) * 1998-09-02 2000-08-01 International Business Machines, Corporation Method for forming vias and trenches in an insulation layer for a dual-damascene multilevel interconnection structure
US6713238B1 (en) * 1998-10-09 2004-03-30 Stephen Y. Chou Microscale patterning and articles formed thereby
US6218316B1 (en) * 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
CN2349218Y (zh) * 1998-11-18 1999-11-17 中国科学院长春光学精密机械研究所 一种用于准分子激光刻蚀的附着式掩膜组件
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
JP4286374B2 (ja) * 1999-03-30 2009-06-24 新日鐵化学株式会社 シリコーン樹脂及びこれを含有する感光性樹脂組成物
US6342097B1 (en) * 1999-04-23 2002-01-29 Sdc Coatings, Inc. Composition for providing an abrasion resistant coating on a substrate with a matched refractive index and controlled tintability
US6150190A (en) 1999-05-27 2000-11-21 Motorola Inc. Method of formation of buried mirror semiconductive device
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6329256B1 (en) 1999-09-24 2001-12-11 Advanced Micro Devices, Inc. Self-aligned damascene gate formation with low gate resistance
TW442961B (en) * 1999-10-08 2001-06-23 Taiwan Semiconductor Mfg Manufacturing method of double-recess crown capacitor of DRAM
DE19958966A1 (de) * 1999-12-07 2001-06-13 Infineon Technologies Ag Erzeugung von Resiststrukturen
EP1251974B1 (en) * 1999-12-23 2005-05-04 University of Massachusetts Methods for forming submicron patterns on films
US6245581B1 (en) * 2000-04-19 2001-06-12 Advanced Micro Devices, Inc. Method and apparatus for control of critical dimension using feedback etch control
US6566258B1 (en) * 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6759325B2 (en) * 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US7635262B2 (en) * 2000-07-18 2009-12-22 Princeton University Lithographic apparatus for fluid pressure imprint lithography
US20050037143A1 (en) * 2000-07-18 2005-02-17 Chou Stephen Y. Imprint lithography with improved monitoring and control and apparatus therefor
US7211214B2 (en) * 2000-07-18 2007-05-01 Princeton University Laser assisted direct imprint lithography
US6326627B1 (en) 2000-08-02 2001-12-04 Archimedes Technology Group, Inc. Mass filtering sputtered ion source
US6777170B1 (en) * 2000-08-04 2004-08-17 Massachusetts Institute Of Technology Stereolithographic patterning by variable dose light delivery
US6730256B1 (en) * 2000-08-04 2004-05-04 Massachusetts Institute Of Technology Stereolithographic patterning with interlayer surface modifications
US6468853B1 (en) 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US6455411B1 (en) * 2000-09-11 2002-09-24 Texas Instruments Incorporated Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics
JP3848070B2 (ja) 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
EP1352295B1 (en) * 2000-10-12 2015-12-23 Board of Regents, The University of Texas System Template for room temperature, low pressure micro- and nano-imprint lithography
US6387787B1 (en) * 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US6541360B1 (en) * 2001-04-30 2003-04-01 Advanced Micro Devices, Inc. Bi-layer trim etch process to form integrated circuit gate structures
WO2003035932A1 (en) * 2001-09-25 2003-05-01 Minuta Technology Co., Ltd. Method for forming a micro-pattern on a substrate by using capillary force
US6716767B2 (en) * 2001-10-31 2004-04-06 Brewer Science, Inc. Contact planarization materials that generate no volatile byproducts or residue during curing
US6489237B1 (en) * 2001-12-04 2002-12-03 Taiwan Semiconductor Manufacturing Company Method of patterning lines in semiconductor devices
US6767202B2 (en) * 2001-12-18 2004-07-27 3M Innovative Properties Company Tooling with helical coils for structured surface articles
DE10200678B4 (de) * 2002-01-10 2006-05-11 Infineon Technologies Ag Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
US6737202B2 (en) 2002-02-22 2004-05-18 Motorola, Inc. Method of fabricating a tiered structure using a multi-layered resist stack and use
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US6743713B2 (en) * 2002-05-15 2004-06-01 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
US6495430B1 (en) 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US7077992B2 (en) * 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6900881B2 (en) * 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US7070405B2 (en) * 2002-08-01 2006-07-04 Molecular Imprints, Inc. Alignment systems for imprint lithography
US7027156B2 (en) * 2002-08-01 2006-04-11 Molecular Imprints, Inc. Scatterometry alignment for imprint lithography
US6916584B2 (en) * 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US6820677B2 (en) 2002-08-20 2004-11-23 Ford Motor Company Method of making a spray formed article
US7750059B2 (en) * 2002-12-04 2010-07-06 Hewlett-Packard Development Company, L.P. Polymer solution for nanoimprint lithography to reduce imprint temperature and pressure
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control
US7179396B2 (en) * 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
WO2004086471A1 (en) * 2003-03-27 2004-10-07 Korea Institute Of Machinery & Materials Uv nanoimprint lithography process using elementwise embossed stamp and selectively additive pressurization
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155621A (ja) * 1986-12-18 1988-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06244156A (ja) * 1993-02-15 1994-09-02 Nippon Telegr & Teleph Corp <Ntt> パタ―ン形成法
JP2000323461A (ja) * 1999-05-11 2000-11-24 Nec Corp 微細パターン形成装置、その製造方法、および形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012508978A (ja) * 2008-11-13 2012-04-12 モレキュラー・インプリンツ・インコーポレーテッド ナノサイズ形状の大面積パターニング

Also Published As

Publication number Publication date
US20050260848A1 (en) 2005-11-24
JP2012054612A (ja) 2012-03-15
TW200603261A (en) 2006-01-16
TWI289326B (en) 2007-11-01
WO2005114719A3 (en) 2008-10-09
EP1761949A4 (en) 2011-04-20
JP5059608B2 (ja) 2012-10-24
CN101356303A (zh) 2009-01-28
EP1761949A2 (en) 2007-03-14
WO2005114719A2 (en) 2005-12-01
KR20070013305A (ko) 2007-01-30
US7186656B2 (en) 2007-03-06
JP5563544B2 (ja) 2014-07-30
CN101356303B (zh) 2012-04-04
KR101139302B1 (ko) 2012-05-25

Similar Documents

Publication Publication Date Title
JP5059608B2 (ja) リバーストーン処理を利用したリセス構造の形成方法
US7323417B2 (en) Method of forming a recessed structure employing a reverse tone process
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
US7547504B2 (en) Pattern reversal employing thick residual layers
US7140861B2 (en) Compliant hard template for UV imprinting
US8012394B2 (en) Template pattern density doubling
US7041604B2 (en) Method of patterning surfaces while providing greater control of recess anisotropy
US7241395B2 (en) Reverse tone patterning on surfaces having planarity perturbations
JP5848386B2 (ja) インサイチュ嵌込み構造物形成方法
WO2006057745A2 (en) Direct imprinting of etch barriers using step and flash imprint lithography
US7205244B2 (en) Patterning substrates employing multi-film layers defining etch-differential interfaces
US7252777B2 (en) Method of forming an in-situ recessed structure
US7906272B2 (en) Method of forming a pattern of a semiconductor device
KR20090044835A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5059608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250