DE19828969A1 - Verfahren zur Herstellung von Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen

Info

Publication number
DE19828969A1
DE19828969A1 DE19828969A DE19828969A DE19828969A1 DE 19828969 A1 DE19828969 A1 DE 19828969A1 DE 19828969 A DE19828969 A DE 19828969A DE 19828969 A DE19828969 A DE 19828969A DE 19828969 A1 DE19828969 A1 DE 19828969A1
Authority
DE
Germany
Prior art keywords
layer
silicon layer
conductive layer
silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19828969A
Other languages
English (en)
Inventor
Thomas Roehr
Carlos Mazure
Christine Dehm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19828969A priority Critical patent/DE19828969A1/de
Priority to TW088109120A priority patent/TW432534B/zh
Priority to EP99939349A priority patent/EP1099251A2/de
Priority to KR1020007015076A priority patent/KR100604708B1/ko
Priority to CNB998104965A priority patent/CN1280878C/zh
Priority to PCT/DE1999/001770 priority patent/WO2000001010A2/de
Priority to JP2000557497A priority patent/JP2003519434A/ja
Publication of DE19828969A1 publication Critical patent/DE19828969A1/de
Priority to US09/751,961 priority patent/US6468896B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Abstract

Es wird ein Verfahren zur Herstellung von Halbleiterbauelementen mit einer auf einem Halbleitersubstrat (5) angeordneten Metallschicht (10) mit folgenden Schritten vorgeschlagen: DOLLAR A - Aufbringen einer Siliziumschicht (15) auf die Metallschicht (10); DOLLAR A - Aufbringen einer Ätzmaske (25) zum Strukturieren der Siliziumschicht (15); DOLLAR A - selektives Ätzen der Siliziumschicht (15) unter Verwendung der Ätzmaske (25); und DOLLAR A - Strukturieren der Metallschicht (10) in einem Ätzprozeß unter Verwendung der selektiv geätzten Siliziumschicht (15) als Hartmaske.

Description

Die Erfindung liegt auf dem Gebiet der Halbleitertechnologie und betrifft ein Halbleiterbauelement sowie ein Verfahren zu dessen Herstellung.
Bei der zunehmenden Erhöhung der Integrationsdichte und der damit einhergehenden Verringerung der Strukturbreite bei Halbleiterbauelementen werden an die strukturtreue Herstel­ lung der Halbleiterbauelemente hohe Anforderungen gestellt. Die zu strukturierenden Schichten bestehen beispielsweise aus Metall oder dotiertem Polysilizium.
Ein Verfahren zum Strukturieren einer Metallschicht ist bei­ spielsweise in der US 5,700,737 offenbart. Bei dem dort beschriebenen Verfahren werden nacheinander eine aus Titanni­ trid bestehende Antireflexionsschicht, eine aus Siliziumni­ trid bestehende Ätzstoppschicht und eine Photolackschicht auf eine Metallschicht abgeschieden. Daran schließt sich die pho­ tolithographische Strukturierung der Photolackschicht an, die ihrerseits nachfolgend als Maske zur Strukturierung der Ätz­ stoppschicht dient. In einem weiteren Verfahrensschritt wird die Antireflexionsschicht entsprechend der Maskierung durch die Ätzstoppschicht strukturiert. Schließlich wird die Me­ tallschicht in einem Ätzprozeß strukturiert, wobei die Ätz­ stoppschicht gemeinsam mit der Antireflexionsschicht als Hartmaske dient. Dieses Herstellungsverfahren ist durch die Verwendung mehrerer Schichten sehr aufwendig.
Ein weiteres Verfahren zur Herstellung von Halbleiterbauelementen ist in der US 5,707,883 beschrieben. In dem dortigen Verfahren werden zur Maskierung einer Metallschicht eine aus Siliziumnitrid bestehende Antireflexionsschicht sowie eine Photolackschicht verwendet. Die Antireflexionsschicht dient nach ihrer Strukturierung gleichzeitig als Hartmaske beim Ätzen der Metallschicht. Bei diesem Herstellungsverfahren muß die elektrisch isolierende Antireflexionsschicht, insbesondere bei einem nachfolgenden Kontaktieren der Metallschicht, entfernt werden.
Es ist daher Aufgabe der Erfindung, ein Herstellungsverfahren vorzuschlagen, durch das in einfacher Art und Weise elek­ trisch leitfähige Schichten strukturiert werden können.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung von Halbleiterbauelementen mit einer auf ei­ nem Halbleitersubstrat angeordneten elektrisch leitfähigen Schicht mit folgenden Schritten:
  • - Aufbringen einer Siliziumschicht auf die leitfähige Schicht;
  • - Aufbringen einer Ätzmaske auf die leitfähige Schicht zum Strukturieren der Siliziumschicht;
  • - selektives Ätzen der Siliziumschicht unter Verwendung der Ätzmaske; und
  • - Strukturieren der leitfähigen Schicht in einem Ätzprozeß unter Verwendung der selektiv geätzten Siliziumschicht als Hartmaske.
Gemäß der Erfindung wird eine Siliziumschicht als Hartmaske in einem Ätzprozeß zur Strukturierung der leitfähigen Schicht verwendet. Die Siliziumschicht selbst wird zuvor durch eine photolithographisch strukturierbare Schicht, vorzugsweise durch einen Photolack, maskiert und geätzt. Silizium weist bei einer Vielzahl von Ätzprozessen gegenüber Metallen und anderen leitfähigen Materialien eine hohe Selektivität auf, wobei unter Selektivität das Verhältnis von Ätzrate des zu ätzenden Materials zu Ätzrate von Silizium verstanden wird. Bedingt durch diese hohe Selektivität wird Silizium durch den Ätzprozeß kaum angegriffen und kann somit vorteilhaft als Hartmaske verwendet werden. Weiterhin zeichnet sich Silizium dadurch aus, daß es temperaturbeständiger als andere Hartmas­ kenmaterialien, beispielsweise Titannitrid, ist. Dadurch kön­ nen eventuell notwendige Temperprozesse bei der weiteren Her­ stellung des Halbleiterbauelements auch bei hohen Temperatu­ ren ohne Zerstörung der Siliziumschicht durchgeführt werden. Durch die gute Haftung von Silizium auf einer Vielzahl von Materialien ist während der gesamten Strukturierung der leitfähigen Schicht ein sicheres Haften der Siliziumschicht auf der leitfähigen Schicht gewährleistet, das zu einem strukturtreuen Ätzen dieser Schicht beiträgt.
Eine vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht nach dem Strukturie­ ren der leitfähigen Schicht auf dieser verbleibt und als Haftvermittlungsschicht zwischen der leitfähigen Schicht und einer abgeschiedenen weiteren Schicht verwendet wird.
Die guten Hafteigenschaften von Silizium lassen sich in vor­ teilhafter Weise auch zur Haftvermittlung zwischen Schichten aus unterschiedlichen Materialien ausnutzen. Dies ist insbe­ sondere dann von Vorteil, wenn die weitere abgeschiedene Schicht schlechte Hafteigenschaften bezüglich der leitfähigen Schicht aufweist. Durch die Siliziumschicht lassen sich ins­ besondere die Hafteigenschaften zwischen zwei Metallschichten aus unterschiedlichen Metallen sowie zwischen einer Metall­ schicht und einer Oxidschicht verbessern.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht in ihrer Schichtdicke zur Verminderung von Reflexionen beim photo­ lithographischen Strukturieren ihrer Ätzmaske angepaßt ist.
Bei entsprechender Ausgestaltung der Siliziumschicht läßt sich diese auch als Antireflexionsschicht verwenden. Dabei wird die Dicke der Siliziumschicht entsprechend der bei der Photolithographie verwendeten Lichtwellenlänge eingestellt, so daß durch Interferenz in der Siliziumschicht die Reflexion des Lichts an der Oberfläche der leitfähigen Schicht vermin­ dert wird. Die durch die Siliziumschicht erzielte Unterdrück­ ung störender Reflexionen bei der photolithographischen Strukturierung ihrer Ätzmaske verbessert die strukturtreue Ausbildung der Siliziumschicht zur Hartmaske und dadurch die strukturtreue Ausbildung der leitfähigen Schicht.
Eine weitere vorteilhafte Erfindung ist dadurch gekennzeich­ net, daß die Siliziumschicht als Ätzstopp zum Schutz der leitfähigen Schicht dient.
Bei der Schaffung von Kontaktlöchern in einer Isolations­ schicht zum Kontaktieren der leitfähigen Schicht läßt sich die Siliziumschicht in vorteilhafter Weise auch als Ätzstopp verwenden. Dabei verhindert die Siliziumschicht beim Durchät­ zen der Isolationsschicht ein Anätzen oder sogar ein vollständiges Abt ragen der unter der Isolationsschicht angeordneten leitfähigen Schicht und schützt dadurch diese vor Zerstörung.
Ein weiterer Vorteil ist, daß beim Ätzen der Kontaktlöcher das Material, aus dem die leitfähige Schicht besteht, in Be­ reichen außerhalb der Kontaktlöcher nicht freigelegt wird. Somit wird eine eventuelle Kontamination anderer Schichten oder des Halbleitergrundsubstrats sowie von Prozeßeinrichtun­ gen (z. B. Abscheideanlagen) durch das Material (z. B. Pt, Al, Cu) vermieden.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, die Siliziumschicht amorph oder poly­ kristallin ist.
Die Siliziumschicht läßt sich durch unterschiedliche, den je­ weils zur Herstellung der leitfähigen Schicht verwendeten Ma­ terialien angepaßten Verfahren auf die leitfähige Schicht ab­ scheiden. Wird Silizium durch ein Sputterverfahren auftragen, so entsteht eine amorphe Siliziumschicht. Im Gegensatz dazu bildet sich bei einer Siliziumabscheidung durch ein CVD-Ver­ fahren (Chemical Vapour Deposition) oder nach einer sich an das Sputtern anschließenden Temperung der amorphen Siliziumschicht eine polykristalline Siliziumschicht. Durch Wahl einer amorphen oder polykristallinen Struktur lassen sich die Hartmaskeneigenschaften der Siliziumschicht in vorteilhafter Art und Weise den jeweiligen Ätzprozessen anpassen.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht dotiert ist.
Zu Erhöhung der elektrischen Leitfähigkeit, insbesondere bei der Kontaktierung der leitfähigen Schicht kann die Silizium­ schicht zuvor in geeigneter Art und Weise dotiert werden. Da­ durch lassen sich auch mögliche parasitäre Kapazitäten aus­ schließen.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Siliziumschicht als Hartmaske beim selektiven Ätzen einer Schichtenfolge bestehend aus der leitfähigen Schicht und einem Dielektrikum verwendet wird.
Die Verwendung der Siliziumschicht zum Strukturieren der leitfähigen Schicht sowie des Dielektrikums führt zu einer identischen Strukturausbildung beider Schichten. Die Struktu­ rierung kann hierbei in zwei aufeinanderfolgenden und den je­ weiligen Materialien (leitfähige Schicht, Dielektrikum) opti­ mal angepaßten Ätzprozessen oder in einem gemeinsamen Ätz­ schritt erfolgen. Das gemeinsame Strukturieren der leitfähi­ gen Schicht und des Dielektrikums ist insbesondere bei der Herstellung von Speicherelementen vorteilhaft, da das relativ empfindliche Dielektrikum durch die darüber befindliche leit­ fähige Schicht vor unerwünschten Prozeßeinflüssen geschützt wird.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die leitfähige Schicht eine Metallschicht ist.
Durch Verwendung der Siliziumschicht ist sogar ein selektives Ätzen von Metallschichten oder sogar Edelmetallschichten in hervorragender Art und Weise möglich. Vorteilhaft sind unter anderen die gute Haftung von Silizium auf Metallen sowie eine hohe Ätzselektivität der Metalle gegenüber Silizium. Ein strukturtreues und sicheres Ätzen von Metallschichten, die beispielsweise Platin, Ruthenium oder Iridium enthalten, ist erst mit der Verwendung von Silizium als Hartmaskenschicht möglich.
Die Ausbildung einer Metallsilizidschicht zwischen der Me­ tallschicht und der Siliziumschicht führt vorteilhaft zu ei­ nem perfekten ohmschen Kontakt zwischen der Metallschicht und der Siliziumschicht, so daß bei einem nachfolgenden Kontak­ tieren der Metallschicht die Siliziumschicht nicht entfernt werden muß. Sofern die Kontaktierung mittels einer weiteren Metallschicht erfolgt, wird durch die Siliziumschicht unter Ausbildung einer weiteren Metallsilizidschicht eine gute elektrische Verbindung zu dieser weiteren Metallschicht hergestellt.
Eine weitere vorteilhafte Ausführungsform der Erfindung ist dadurch gekennzeichnet, daß die Metallschicht aus Platin, Iridium, Palladium, Ruthenium oder einer Legierung aus wenig­ stens einem der vorgenannten Metalle besteht.
Die Verwendung der Siliziumschicht gestattet vorteilhaft auch die Strukturierung und das Ätzen von Elektroden vorgenannter Materialien, die zur Herstellung von Speicherzellen mit ge­ ringer Strukturbreite unter Ausnutzung eines Dielektrikums mit extrem hoher Dielektrizitätskonstante verwendet werden. Als Dielektrika kommen vorwiegend oxidkeramische Materialien, beispielsweise vom Perowskit-Typ, zur Anwendung. Bevorzugte Dielektrika, die auch ferroelektrische Eigenschaften aufweisen können, sind u. a. Barium-Strontium-Titanat (BST), Blei-Zirkon-Titanat (PZT) oder Strontium-Bismut-Tantalat (SBT).
Vorteilhaft ist weiterhin die Verwendung von leitfähigen Oxi­ den, beispielsweise Iridiumoxid oder Rutheniumoxid, zur Her­ stellung der leitfähigen Schicht.
Bevorzugt wird mit dem erfindungsgemäßen Herstellungsverfahren ein Halbleiterbauelement mit einer auf einem Halbleitersubstrat angeordneten leitfähigen Schicht geschaffen, wobei die leitfähige Schicht unter Zwischenlage einer Siliziumschicht als Haftvermittlungsschicht mit einer weiteren Schicht verbunden ist und die leitfähige Schicht aus Platin, Iridium, Ruthenium, Palladium oder aus einer Legierung der vorgenannten Metalle oder aus Iridiumoxid oder Rutheniumoxid besteht.
Im folgenden wird ein erfindungsgemäßes Halbleiterbauelement mit einer auf einem Halbleitersubstrat angeordneten Edelme­ tallschicht beschrieben, wobei die Edelmetallschicht unter Zwischenlage einer Siliziumschicht als Haftvermittlungs­ schicht mit einer weiteren Schicht verbunden ist. Anstelle des Edelmetalls kann auch jedes andere der oben angegebenen Materialien sowie die Metalle Kupfer, Aluminium und Wolfram verwendet werden.
Ein derartiges Halbleiterbauelement ist dadurch gekennzeich­ net, daß eine Siliziumschicht, die einen unmittelbaren Kon­ takt zu der Edelmetallschicht hat, als Haftvermittlungs­ schicht dient. Das erfindungsgemäße Halbleiterbauelement weist somit eine Schichtenfolge Edelmetallschicht - Silizium­ schicht - weitere Schicht auf, wobei unter Siliziumschicht nicht ein Siliziumgrundsubstrat verstanden wird. Durch die Siliziumschicht lassen sich insbesondere wenig reaktive Edel­ metallschichten, beispielsweise Platin, bei der Herstellung von Halbleiterbauelementen verwenden.
Im folgenden wird die Erfindung anhand eines Ausführungsbei­ spiels erläutert und in Figuren dargestellt.
Es zeigen die Fig. 1 bis 4 einzelne Verfahrensschritte des Herstellungsverfahren,
Fig. 5 zeigt die Verwendung der Siliziumschicht als Ätzstopp bei der Kontaktlochätzung, und
Fig. 6 zeigt ein erfindungsgemäßes Halbleiterbauelement.
Das erfindungsgemäße Herstellungsverfahren soll hier am Bei­ spiel eines Speicherkondensators beschrieben werden. Zunächst wird eine untere Elektrode auf eine Zwischenisolationsschicht aufgebracht. Gegebenenfalls ist vor dem Aufbringen der unte­ ren Elektrode das Abscheiden einer Barrierenschicht auf die Zwischenisolationsschicht sinnvoll, die zur Haftvermittlung zwischen der unteren Elektrode und der Zwischenisolations­ schicht dient. Bevorzugt besteht die untere Elektrode aus Platin. Auf diese wird konform ein Dielektrikum mittels eines CVD-Verfahrens aufgebracht. Dieses Dielektrikum wird entweder separat oder zusammen mit der nachfolgend aufzubringenden leitfähigen Schicht geätzt. Die vorstehend beschriebene Schichtenfolge Barrierenschicht - Metallschicht - Dielek­ trikum - leitfähige Schicht ist beispielsweise in Fig. 6 dargestellt. Zur Vereinfachung wurde in den Fig. 1 bis 4 auf die Darstellung des Kondensators verzichtet. Das gezeigte Grundsubstrat soll hier jedoch stellvertretend für den Kondensator und für weitere Substrate stehen.
Auf einem Grundsubstrat 5 ist eine im wesentlichen aus Platin bestehende und die leitfähige Schicht 10 darstellende Metall­ schicht 10 abgeschieden. Nachfolgend wird auf die Metall­ schicht 10 eine Siliziumschicht 15, z. B. durch Sputtern, auf­ getragen, gefolgt von einem Aufbringen einer Photolackschicht 20. In einem weiteren Verfahrensschritt erfolgt das photoli­ thographische Strukturieren der Photolackschicht 20. Dazu wird diese unter Verwendung einer Photomaske bzw. eines Reti­ kels selektiv belichtet und nachfolgend entwickelt. Zur Ver­ minderung störender Reflexionen des bei der Photolithographie verwendeten Anregungslichts an der Metallschicht 10 ist die Dicke der Siliziumschicht 15 geeignet wählt und beträgt etwa 100 nm. Im wesentlichen erfolgt die Reflexionsverminderung durch destruktive Interferenz in der Siliziumschicht 15. Da­ durch wird eine unerwünschte Belichtung einzelner maskierter Bereiche der Photolackschicht 20 vermieden. Der dadurch ver­ besserte Belichtungskontrast führt zu einer deutlich höheren Strukturtreue in der Photolackschicht 20.
Nach erfolgter Belichtung der Photolackschicht 20 wird diese entwickelt. Dabei verbleiben auf der Siliziumschicht 15 nur die unbelichteten Bereiche 25 der Photolackschicht 20. Bei Verwendung negativer Photolackschichten verbleiben dagegen nach dem Entwickeln die belichteten Bereiche. Die so geschaf­ fene strukturtreue Ätzmaske 25 dient, wie in Fig. 2 darge­ stellt, als Maskierung zum Ätzen der Siliziumschicht 15. Durch einen beispielsweise anisotropen Ätzvorgang wird die Siliziumschicht 15 entsprechend der Maskierung durch die Ätz­ maske 25 der Photolackschicht 20 strukturiert, wodurch eine Hartmaske 30 bestehend aus den verbleibenden Abschnitten 30 der Siliziumschicht 15 und der Ätzmaske 25 entsteht. Nach Entfernen der Ätzmaske 25 dient die Hartmaske 30 in einem nachfolgenden Ätzprozeß zur selektiven Maskierung der Metall­ schicht 10, die sich beispielsweise durch ein chemisch-physi­ kalisches Trockenätzverfahren geeignet strukturieren läßt, wobei die von der Hartmaske 30 nicht bedeckten Bereiche der Metallschicht 10 abgetragen werden. Auf dem Grundsubstrat 5 verbleiben somit nur Bereiche 35 der Metallschicht 10, die den ursprünglich nicht belichteten Bereichen 25 der Photo­ lackschicht 20 entsprechen. Die unbelichteten Bereiche 25 und damit die Ätzmaske 25 werden in der Regel vor dem Ätzen der Metallschicht 10 entfernt, so daß ein nur aus den Bereichen 35 der Metallschicht 10 und der Hartmaske 30 bestehender Schichtaufbau nach dem Ätzschritt auf dem Grundsubstrat 5 verbleibt. Die auf den Bereichen 35 der Metallschicht 10 ver­ bleibende Hartmaske 30 dient nachfolgend einerseits als Haft­ vermittlung zu weiteren Schichten und andererseits als Schutzschicht, die ein Angreifen der Metallschicht 10 bei weiteren Prozeßschritten verhindert. Dadurch wird gleichzei­ tig ein teilweises Abtragen der Metallschicht 10 und damit eine Kontamination des Grundsubstrats 5 unterbunden. Außerdem läßt sich die Leitfähigkeit der Siliziumschicht 15 zur elektrischen Kontaktierung der Metallschicht 10 durch geeignete Dotierung vor oder nach Ausbildung der Hartmaske 30 erhöhen.
Das erfindungsgemäße Herstellungsverfahren läßt sich beson­ ders vorteilhaft zur Herstellung der oberen Elektrode eines Speicherkondensators verwenden. Insbesondere günstig erweist sich die auf der oberen Elektrode angeordnete Siliziumschicht als Haftvermittlungs- und Kontaktschicht.
Selbstverständlich können mit dem erfindungsgemäßen Verfahren auch andere leitfähige Schichten geeignet strukturiert wer­ den. Durch die vorteilhafte Antireflexionswirkung der Siliziumschicht ist eine hohe Strukturtreue beim Belichten und Entwickeln von Ätzmasken erreichbar, die nachfolgend zu einer hohen Ätzgüte führt. Somit ist ein sehr genaues Struk­ turieren der leitfähigen Schicht in einzelnen Bereichen die­ ser ganzflächig abgeschiedenen Schicht möglich. Die einzelnen Bereiche können dabei sowohl innerhalb eines Speicherzellen­ feldes als auch peripher angeordnet sein.
Die Verwendung der Siliziumschicht als Ätzstoppschicht ist in Fig. 5 dargestellt. Hier ist eine strukturierte Metallschicht 100 unter Zwischenlage eines Zwischenoxids 105 gegenüber einem Grundsubstrat 110 elektrisch isoliert angeordnet. Die Metallschicht 100 sowie die metallschichtfreien Bereiche 115 sind vollständig mit einem weiteren Zwischenoxid 120 bedeckt. Nach geeigneter Maskierung dieser weiteren Zwischenoxidschicht 120 werden Kontaktlöcher in diese sowie in die Zwischenoxidschicht 105 geätzt. Dabei wird ein erstes Kontaktloch 125 im Bereich der Metallschicht 100 bis zu dieser durch die Zwischenoxidschicht 120 hindurch gebildet. Ein zweites Kontaktloch 130 wird in dem metallschichtfreien Bereich 115 bis zum Grundsubstrat 110 durch die Zwischenoxidschichten 105 und 120 geätzt. Da die Tiefe der einzelnen Kontaktlöcher 125 und 130 unterschiedlich ist, muß zumindest bezüglich des ersten Kontaktlochs 125 eine Überätzung erfolgen, damit das zweite Kontaktloch 130 tief genug ausgebildet werden kann. Bei dieser Überätzung verhindert eine die Metallschicht 100 vollständig überdeckende Siliziumschicht 135 eine Beschädigung der Metallschicht 100. Diese Siliziumschicht 135 wirkt somit als Ätzstopp bei der Kontaktlochätzung.
In Fig. 6 ist ein erfindungsgemäßes Halbleiterbauelement am Beispiel eines Speicherbausteins dargestellt. Der Speicher­ baustein besteht aus einer Vielzahl von einzelnen Speicher­ zellen 200, die aus einer ersten Elektrode 205, einem Dielek­ trikum 210 und einer zweiten Elektrode 215 bestehen. Ein un­ terhalb der ersten Elektrode 205 angeordneter Auswahltransistor ist hier nicht dargestellt. Die Elektroden 205 und 215 bestehen aus Platin oder einem anderen wenig re­ aktiven Metall. Als Dielektrikum 210 werden Keramikmaterialien mit einer extrem hohen Dielektrizitätskon­ stante, z. B. Barium-Strontium-Titanat, oder ferroelektrische Keramikmaterialien, z. B. Strontium-Bismut-Tantalat, verwen­ det. Auf der zweiten Elektrode 215 ist eine als Hartmaske verwendete Siliziumschicht 220 angeordnet. Die Speicherzelle 200 ist vollständig mit einer Oxidschicht 225 bedeckt. Auf dieser Oxidschicht 225 ist eine weitere Metallschicht 230 in Form einer Verdrahtungsebene angeordnet. Durch ein mit einem leitfähigen Material befülltes Kontaktloch 235 ist eine elek­ trisch leitende Verbindung zwischen der zweiten Elektrode 215 und der weiteren Metallschicht 230 hergestellt. Dabei dient die Siliziumschicht 220 einerseits als elektrisch leitfähiger Kontakt zu dem im Kontaktloch befindlichen Material und ande­ rerseits als Haftvermittler zwischen der zweiten Elektrode 215 und der Oxidschicht 225. Die zur gemeinsamen Strukturier­ ung der zweiten Elektrode 215 und des Dielektrikums 210 ver­ wendete Siliziumschicht 220 verbleibt somit auf der zweiten Elektrode 215 und muß nicht durch einen zusätzlichen Ätzvor­ gang von dieser entfernt werden.

Claims (11)

1. Verfahren zur Herstellung von Halbleiterbauelementen mit einer auf einem Halbleitersubstrat (5) angeordneten elektrisch leitfähigen Schicht (10) mit folgenden Schritten:
  • - Aufbringen einer Siliziumschicht (15) auf die leitfähige Schicht (10);
  • - Aufbringen einer Ätzmaske (25) auf die leitfähige Schicht (10) zum Strukturieren der Siliziumschicht (15);
  • - selektives Ätzen der Siliziumschicht (15) unter Verwendung der Ätzmaske (25); und
  • - Strukturieren der leitfähigen Schicht (10) in einem Ätzprozeß unter Verwendung der selektiv geätzten Siliziumschicht (15) als Hartmaske.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumschicht (15) nach dem Strukturieren der leitfähigen Schicht (10) auf dieser verbleibt und als Haftvermittlungsschicht zwischen der leitfähigen Schicht (10) und einer abgeschiedenen weiteren Schicht (120) verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Siliziumschicht (15) in ihrer Schichtdicke zur Verminderung von Reflexionen beim photolithographischen Strukturieren ihrer Ätzmaske (25) angepaßt ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (135) als Ätzstopp zum Schutz der leitfähigen Schicht (100) dient.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (15) amorph oder polykristallin ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (15) dotiert ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumschicht (220) als Hartmaske beim selektiven Ätzen einer Schicht folge bestehend aus der leitfähigen Schicht (215) und einem Dielektrikum (210) verwendet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die leitfähige Schicht (215) eine Metallschicht (215) ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Metallschicht (215) aus Platin, Iridium, Palladium, Ruthenium oder einer Legierung aus wenigstens einem der vorgenannten Metalle besteht.
10. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die leitfähige Schicht (215) aus Iridiumoxid oder Rutheniumoxid besteht.
11. Halbleiterbauelement mit einer auf einem Halbleiter­ substrat angeordneten leitfähigen Schicht (215), wobei die leitfähige Schicht (215) unter Zwischenlage einer Siliziumschicht (220) als Haftvermittlungsschicht mit einer weiteren Schicht (225, 235) verbunden ist, und die leitfähige Schicht (215) aus Platin, Iridium, Palladium, Ruthenium oder einer Legierung aus wenigstens einem der vorgenannten Metalle oder aus Iridiumoxid oder Rutheniumoxid besteht.
DE19828969A 1998-06-29 1998-06-29 Verfahren zur Herstellung von Halbleiterbauelementen Withdrawn DE19828969A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19828969A DE19828969A1 (de) 1998-06-29 1998-06-29 Verfahren zur Herstellung von Halbleiterbauelementen
TW088109120A TW432534B (en) 1998-06-29 1999-06-02 Method to produce semiconductor elements
EP99939349A EP1099251A2 (de) 1998-06-29 1999-06-16 Verfahren zur herstellung von halbleiterbauelementen
KR1020007015076A KR100604708B1 (ko) 1998-06-29 1999-06-16 반도체 부품 제조 방법
CNB998104965A CN1280878C (zh) 1998-06-29 1999-06-16 半导体器件的制法
PCT/DE1999/001770 WO2000001010A2 (de) 1998-06-29 1999-06-16 Verfahren zur herstellung von halbleiterbauelementen
JP2000557497A JP2003519434A (ja) 1998-06-29 1999-06-16 半導体構成素子を製造するための方法
US09/751,961 US6468896B2 (en) 1998-06-29 2000-12-29 Method of fabricating semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19828969A DE19828969A1 (de) 1998-06-29 1998-06-29 Verfahren zur Herstellung von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE19828969A1 true DE19828969A1 (de) 1999-12-30

Family

ID=7872383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19828969A Withdrawn DE19828969A1 (de) 1998-06-29 1998-06-29 Verfahren zur Herstellung von Halbleiterbauelementen

Country Status (8)

Country Link
US (1) US6468896B2 (de)
EP (1) EP1099251A2 (de)
JP (1) JP2003519434A (de)
KR (1) KR100604708B1 (de)
CN (1) CN1280878C (de)
DE (1) DE19828969A1 (de)
TW (1) TW432534B (de)
WO (1) WO2000001010A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207130A1 (de) * 2002-02-20 2003-09-11 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Metallschicht und einer Isolationsschicht
DE10229463B4 (de) * 2002-07-01 2008-12-11 Qimonda Ag Halbleiteranordnung und Verfahren zu ihrer Herstellung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759367B2 (ja) * 2000-02-29 2006-03-22 沖電気工業株式会社 半導体装置およびその製造方法
US6689682B1 (en) * 2000-08-11 2004-02-10 Advanced Micro Devices, Inc. Multilayer anti-reflective coating for semiconductor lithography
TWI335615B (en) * 2002-12-27 2011-01-01 Hynix Semiconductor Inc Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask
US7186656B2 (en) 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7307118B2 (en) 2004-11-24 2007-12-11 Molecular Imprints, Inc. Composition to reduce adhesion between a conformable region and a mold
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) * 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
FR2867606B1 (fr) * 2004-03-10 2006-06-02 Soitec Silicon On Insulator Procede et dispositif de traitement de la couche utile d'une structure multicouche
US7282550B2 (en) * 2004-08-16 2007-10-16 Molecular Imprints, Inc. Composition to provide a layer with uniform etch characteristics
US7205244B2 (en) 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7547504B2 (en) 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US20060062922A1 (en) 2004-09-23 2006-03-23 Molecular Imprints, Inc. Polymerization technique to attenuate oxygen inhibition of solidification of liquids and composition therefor
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
US7357876B2 (en) 2004-12-01 2008-04-15 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US7759407B2 (en) 2005-07-22 2010-07-20 Molecular Imprints, Inc. Composition for adhering materials together
US8557351B2 (en) 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US7259102B2 (en) * 2005-09-30 2007-08-21 Molecular Imprints, Inc. Etching technique to planarize a multi-layer structure
US8980706B2 (en) * 2008-09-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Double treatment on hard mask for gate N/P patterning
US8415010B2 (en) * 2008-10-20 2013-04-09 Molecular Imprints, Inc. Nano-imprint lithography stack with enhanced adhesion between silicon-containing and non-silicon containing layers
JP5827939B2 (ja) 2012-12-17 2015-12-02 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜装置
JP5871844B2 (ja) 2013-03-06 2016-03-01 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014175357A (ja) 2013-03-06 2014-09-22 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5700737A (en) * 1996-02-26 1997-12-23 Taiwan Semiconductor Manufactured Company Ltd. PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
US5707883A (en) * 1992-10-23 1998-01-13 Yamaha Corporation Method for manufacturing a semiconductor device using antireflection coating

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching
US5677111A (en) * 1991-12-20 1997-10-14 Sony Corporation Process for production of micropattern utilizing antireflection film
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
DE19806211C2 (de) 1998-02-16 2000-11-02 Bosch Gmbh Robert Sensor in Dünnfilmbauweise

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707883A (en) * 1992-10-23 1998-01-13 Yamaha Corporation Method for manufacturing a semiconductor device using antireflection coating
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
US5700737A (en) * 1996-02-26 1997-12-23 Taiwan Semiconductor Manufactured Company Ltd. PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOKOYAMA, N. et al.: 0,1 mu m contact metalliza- tion with SlH2F2-reduced CVD W in: 1992 Symposium on VLSI Technology, Digest of Technical Papers, New York, USA: IEEE 1992, p. 68-69 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207130A1 (de) * 2002-02-20 2003-09-11 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Metallschicht und einer Isolationsschicht
US6737692B2 (en) 2002-02-20 2004-05-18 Infineon Technologies Ag Method for fabricating a component, and component having a metal layer and an insulation layer
DE10207130B4 (de) * 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
DE10229463B4 (de) * 2002-07-01 2008-12-11 Qimonda Ag Halbleiteranordnung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
WO2000001010A2 (de) 2000-01-06
CN1357156A (zh) 2002-07-03
US6468896B2 (en) 2002-10-22
KR100604708B1 (ko) 2006-07-28
JP2003519434A (ja) 2003-06-17
CN1280878C (zh) 2006-10-18
EP1099251A2 (de) 2001-05-16
WO2000001010A3 (de) 2002-10-03
TW432534B (en) 2001-05-01
KR20010072659A (ko) 2001-07-31
US20010024873A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
DE19828969A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE19625883C2 (de) Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE3922456C2 (de)
EP1983573B1 (de) Integrierte Schaltungsanordnung enthaltend eine Kondensatoranordnung und Kondensatoranordnungen
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE102019203596A1 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE4300808C1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
DE19919939B4 (de) Verfahren zur Bildung von elektrisch leitenden Leitungen in integrierten Speicherschaltungen unter Verwendung von selbstjustierenden Silicid-Sperrschichten
DE19729602C2 (de) Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE4433535A1 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE4222584A1 (de) Verfahren zur herstellung von halbleiterbausteinen
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE10344273A1 (de) Verbesserter Kontakt für Speicherzellen
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69523682T9 (de) Herstellungsverfahren für eine Verdrahtung und eine Kontaktstruktur einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8130 Withdrawal